KR20130097817A - 감소된 치수들을 갖는 고체 상태 조명 장치들 및 제조 방법들 - Google Patents
감소된 치수들을 갖는 고체 상태 조명 장치들 및 제조 방법들 Download PDFInfo
- Publication number
- KR20130097817A KR20130097817A KR1020137021760A KR20137021760A KR20130097817A KR 20130097817 A KR20130097817 A KR 20130097817A KR 1020137021760 A KR1020137021760 A KR 1020137021760A KR 20137021760 A KR20137021760 A KR 20137021760A KR 20130097817 A KR20130097817 A KR 20130097817A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor
- insulating
- region
- semiconductor material
- indentation
- Prior art date
Links
- 239000007787 solid Substances 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title claims description 61
- 238000004519 manufacturing process Methods 0.000 title abstract description 5
- 239000011810 insulating material Substances 0.000 claims abstract description 76
- 239000004020 conductor Substances 0.000 claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims description 234
- 239000000463 material Substances 0.000 claims description 230
- 238000007373 indentation Methods 0.000 claims description 59
- 239000000758 substrate Substances 0.000 claims description 28
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 27
- 229910002601 GaN Inorganic materials 0.000 claims description 26
- 238000000151 deposition Methods 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 claims description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000000873 masking effect Effects 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 11
- 238000003892 spreading Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910001092 metal group alloy Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910005540 GaP Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 238000005755 formation reaction Methods 0.000 description 3
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- PFNQVRZLDWYSCW-UHFFFAOYSA-N (fluoren-9-ylideneamino) n-naphthalen-1-ylcarbamate Chemical compound C12=CC=CC=C2C2=CC=CC=C2C1=NOC(=O)NC1=CC=CC2=CC=CC=C12 PFNQVRZLDWYSCW-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 241000237509 Patinopecten sp. Species 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 238000004943 liquid phase epitaxy Methods 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 235000020637 scallop Nutrition 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- AKJVMGQSGCSQBU-UHFFFAOYSA-N zinc azanidylidenezinc Chemical compound [Zn++].[N-]=[Zn].[N-]=[Zn] AKJVMGQSGCSQBU-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- -1 AlGaN Chemical compound 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Electroluminescent Light Sources (AREA)
- Led Device Packages (AREA)
Abstract
감소된 치수들(예를 들어, 두께들)을 갖는 고체 상태 조명(SSL) 장치들(예를 들어, 발광 다이오드들을 갖는 장치들) 및 제조 방법들은 본 명세서에 개시된다. 일 실시예에서, SSL 장치는 제 1 영역 및 제 1 영역으로부터 측방으로 이격되는 제 2 영역을 갖는 SSL 구조 및 제 1 및 제 2 영역들 사이에 있고 이들을 전기적으로 절연하는 절연 재료를 포함한다. SSL 장치는 또한 제 1 및 제 2 영역들을 직렬로 전기적으로 결합하기 위해 제 1 및 제 2 영역들 사이에 있고 절연 재료에 인접하는 전도성 재료를 포함한다.
Description
본 발명은 감소된 치수들(예를 들어, 두께들)을 갖는 고체 상태 조명("SSL") 장치들(예를 들어, LED들(light emitting diodes)을 갖는 장치들) 및 제조 방법들에 관한 것이다.
SSL 장치들은 전기적 콘택트(contact)들에 대한 상이한 구성들을 가질 수 있다. 예를 들어, 도 1a 및 도 1b는 측방 콘택트들을 갖는 SSL 장치(10)의 단면도 및 평면도이다. 도 1a에 도시된 바와 같이, SSL 장치(10)는 N형 질화 갈륨(GaN)(14), GaN/질화 인듐 갈륨(InGaN) MQW들(multiple quantum wells)(16), 및 P형 GaN(18)로 구성되는 LED 구조(11)를 유지하는 기판(12)을 포함한다. SSL 장치(10)는 또한 N형 GaN(14) 상의 제 1 콘택트(20) 및 P형 GaN(18) 상의 제 2 콘택트(22)를 포함한다. 도 1b에 도시된 바와 같이, 제 1 및 제 2 콘택트들(20 및 22)은 제 1 및 제 2 콘택트 핑거들(20a, 20b, 22a, 및 22b)을 각각 포함할 수 있다. 도 2a 및 도 2b는 수직 콘택트들을 갖는 다른 SSL 장치(10')의 단면도 및 평면도이다. 제 1 콘택트(20)는 크로스 부재(23)에 의해 서로 결합되는 복수의 전도성 핑거들(21)을 포함한다(3개는 예시의 목적들을 위해 도시됨). 제 2 콘택트(22)(도 2b)는 반사성 및 전도성 재료(예를 들어, 알루미늄)를 포함한다.
수직 콘택트들을 갖는 SSL 장치들은 종종 측방 콘택트들을 갖는 것들보다 그들의 더 높은 광 추출 효율들, 더 좋은 열 특성들, 및 우수한 전류 확산 특성들 때문에 바람직하다. 그러나, 도 2a 및 도 2b의 SSL 장치(10')에서, N형 GaN(14)은 전형적으로 N형 GaN(14) 내의 전위 밀도를 허용가능 레벨로 감소시키기 위해 대략 4-6㎛의 큰 두께를 갖는다. 큰 두께는 N형 GaN(14)을 통한 적절한 전류 확산에 요구되고 다른 광 추출 특징들을 N형 GaN(14)의 표면 상에 러프닝(roughening)하며 및/또는 형성하기 위해 요구될 수도 있다.
N형 GaN(14)의 두꺼운 층들을 에피택셜 성장(epitaxial growth)을 형성하는 것은 동작적으로 어렵고, 시간 소모적이며, 비싸다. 예를 들어, 상대적으로 두꺼운 N형 GaN(14)은 응력을 에피택셜 공정의 냉각 동안 에피택셜 N형 GaN(14) 내의 크랙들의 형성을 통해 이완시킬 수 있다. 전형적으로, 기판(12)은 사용가능 치수들을 갖는 "고유" 재료들(예를 들어, GaN 또는 InGaN)이 제조되기 어렵기 때문에 실리콘(Si), 사파이어(Al2O3),탄화 규소(SiC), 및/또는 다른 "비고유" 재료들을 포함한다. 비고유 재료들은 전형적으로 N형 GaN(14)의 것과 상이한 열팽창계수들("CTE")을 갖는다. 그러한 CTE 부조화는 에피택셜 성장 동안 기판(12)의 휨 및/또는 N형 GaN(14) 내의 다른 결정 결함들을 야기하는 열 응력을 발생시킬 수 있다.
본 발명의 목적은 감소된 치수들을 갖는 고체 상태 조명 장치들 및 제조 방법들을 제공하는 것이다.
도 1a는 종래 기술에 따른 SSL 장치의 개략적 단면도이다.
도 1b는 도 1a 내의 SSL 장치의 개략적 평면도이다.
도 2a는 종래 기술에 따른 다른 SSL 장치의 개략적 단면도이다.
도 2b는 도 2a 내의 SSL 장치의 개략적 평면도이다.
도 3a-도 3h는 기술의 실시예들에 따른 공정을 시행하는 SSL 장치의 단면도들이다.
도 3i는 기술의 실시예들에 따른 공정에 의해 형성되는 SSL 장치의 개략적 회로도이다.
도 4는 기술의 부가 실시예들에 따른 SSL 장치의 단면도이다.
도 5는 기술의 실시예들에 따른 SSL 장치의 단면도이다.
도 6a-도 6d는 기술의 실시예들에 따른 상이한 만입부 단면들을 갖는 SSL 장치의 단면도들이다.
도 1b는 도 1a 내의 SSL 장치의 개략적 평면도이다.
도 2a는 종래 기술에 따른 다른 SSL 장치의 개략적 단면도이다.
도 2b는 도 2a 내의 SSL 장치의 개략적 평면도이다.
도 3a-도 3h는 기술의 실시예들에 따른 공정을 시행하는 SSL 장치의 단면도들이다.
도 3i는 기술의 실시예들에 따른 공정에 의해 형성되는 SSL 장치의 개략적 회로도이다.
도 4는 기술의 부가 실시예들에 따른 SSL 장치의 단면도이다.
도 5는 기술의 실시예들에 따른 SSL 장치의 단면도이다.
도 6a-도 6d는 기술의 실시예들에 따른 상이한 만입부 단면들을 갖는 SSL 장치의 단면도들이다.
SSL 장치들, 어셈블리들, 및 제조 방법들의 다양한 실시예들이 아래에 설명된다. 이하에 사용되는 바와 같이, "SSL 장치"라는 용어는 일반적으로 LED들, LD들(laser diodes), 및/또는 전기 필라멘트들, 플라즈마, 또는 가스 이외의 다른 적적절한 조명 소스들을 갖는 장치들을 지칭한다. 당해 기술에서 통상의 기술자는 또한 기술이 부가 실시예들을 가질 수 있다는 점, 및 기술이 도 3a-도 5를 참조하여 후술되는 실시예들의 수개의 상세들 없이 실시될 수 있다는 점을 이해할 것이다.
도 3a-도 3h는 기술의 실시예들에 따른 공정을 시행하는 SSL 장치(100)의 개략적 단면도들이다. 도 3a에 도시된 바와 같이, 공정의 초기 단계 동안, SSL 구조(111)는 선택적 버퍼 재료(103)를 갖는 기판 재료(102) 상에 형성될 수 있다. 예시된 실시예에서, SSL 구조(111)는 직렬로 적층되는 제 1 반도체 재료(104), 활성 영역(106), 및 제 2 반도체 재료(108)를 포함한다. 다른 실시예들에서, SSL 구조(111)는 절연체로서의 질화 실리콘(Si3N4),버퍼 재료로서의 질화 알루미늄(AlN), 및/또는 SSL 구조(111) 내의 다른 적절한 중간 재료들을 포함할 수도 있다.
임의의 실시예들에서, 기판 재료(102)는 실리콘(Si)을 포함할 수 있으며, 그의 적어도 일부는 Si(111) 결정 배향(crystal orientation)을 갖는다. 다른 실시예들에서, 기판 재료(102)는 다른 결정 배향들을 갖는 실리콘(예를 들어, Si(1,0,0)), 알루미늄-질화 갈륨(AlGaN), GaN, 탄화 규소(SiC), 사파이어(Al2O3),산화 아연(ZnO2),이전 재료들의 조합, 및/또는 다른 적절한 기판 재료들을 포함할 수 있다. 예시된 실시예에서, 기판 재료(102)는 일반적으로 선택적 버퍼 재료(103)에 근접한 평면 표면(101)을 갖는다. 다른 실시예들에서, 기판 재료(102)는 개구부들, 채널들, 및/또는 다른 표면 특징들(도시되지 않음)을 포함할 수도 있다.
선택적 버퍼 재료(103)는 기판 재료(102) 상에 제 1 및 제 2 반도체 재료들(104 및 108) 및 활성 영역(106)의 형성을 용이하게 하기 위해 선택될 수 있다. 임의의 실시예들에서, 선택적 버퍼 재료(103)는 AlN, AlGaN, 질화 아연(ZnN), GaN, 및/또는 제 1 및/또는 제 2 반도체 재료들(104 및 108)에 의해 기판 재료(102)의 표면(101)의 적절한 습윤을 허용하도록 구성되는 다른 적절한 재료들 중 적어도 하나를 포함할 수 있다. 다른 실시예들에서, 선택적 버퍼 재료(103)는 생략될 수 있고, 제 1 반도체 재료(104)는 기판 재료(102) 상에 직접 형성될 수 있다.
임의의 실시예들에서, 제 1 반도체 재료(104)는 N형 GaN(예를 들어, 실리콘(Si)으로 도핑됨)을 포함할 수 있고, 제 2 반도체 재료(108)는 P형 GaN(예를 들어, 마그네슘(Mg)으로 도핑됨)을 포함할 수 있다. 다른 실시예들에서, 제 1 반도체 재료(104)는 P형 GaN을 포함할 수 있고, 제 2 반도체 재료(108)는 N형 GaN을 포함할 수 있다. 추가 실시예들에서, 제 1 및 제 2 반도체 재료들(104 및 108)은 개별적으로 인화 알루미늄 인듐 갈륨(AlInGaP), 갈륨 비소(GaAs), 알루미늄 갈륨 비소(AlGaAs), 인화 갈륨 비소(GaAsP), 갈륨(III) 인화물(GaP), 셀렌화 아연(ZnSe), 질화 붕소(BN), AlGaN, 및/또는 다른 적절한 반도체 재료들 중 적어도 하나를 포함할 수 있다. 나중에 더 상세히 논의되는 바와 같이, 제 1 및/또는 제 2 반도체 재료들(104 및 108)는 적절한 전류 확산 능력들을 유지하면서 작은 두께(예를 들어, 대략 1㎛, 대략 1㎛ 내지 대략 2㎛, 대략 2㎛ 내지 대략 3㎛, 또는 다른 적절한 두께 값들)를 가질 수 있다. 그 결과, SSL 장치(100)는 종래의 장치들과 비교할 때 더 적은 결함들 및 더 낮은 비용들로 제조될 수 있다.
활성 영역(106)은 SQW(single quantum well), MQW들, 및/또는 벌크 반도체 재료를 포함할 수 있다. 이하에 사용되는 바와 같이, "벌크 반도체 재료"는 일반적으로 대략 10 나노미터보다 크고 대략 500 나노미터까지의 두께를 갖는 단일 그레인 반도체 재료(예를 들어, InGaN)를 지칭한다. 임의의 실시예들에서, 활성 영역(106)은 InGaN SQW, GaN/InGaN MQW들, 및/또는 InGaN 벌크 재료를 포함할 수 있다. 다른 실시예들에서, 활성 영역(106)은 인화 알루미늄 갈륨 인듐(AlGaInP), 질화 알루미늄 갈륨 인듐(AlGaInN), 및/또는 다른 적절한 재료들 또는 구성들을 포함할 수 있다.
임의의 실시예들에서, 제 1 반도체 재료(104), 활성 영역(106), 제 2 반도체 재료(108), 및 선택적 버퍼 재료(103) 중 적어도 하나는 MOCVD(metal organic chemical vapor deposition), MBE(molecular beam epitaxy), LPE(liquid phase epitaxy), 및/또는 HVPE(hydride vapor phase epitaxy)를 통해 기판 재료(102) 상에 형성될 수 있다. 다른 실시예들에서, SSL 구조(111)의 이전 구성요소들 및/또는 다른 적절한 구성요소들(도시되지 않음) 중 적어도 하나는 다른 적절한 에피택셜 성장(epitaxial growth) 기술들을 통해 형성될 수 있다.
도 3b는 제 1 마스킹 재료(112)가 제 2 반도체 재료(108)의 표면(108a) 상에 증착(deposit)되고 패턴화되어 복수의 제 1 개구부들(114)을 형성하는 다른 공정 단계를 도시한다. 제 1 개구부들(114)은 개별적으로 제 2 반도체 재료(108)의 표면(108a)(팬텀 라인들로 도시됨)의 일부를 노출한다. 일 실시예에서, 제 1 마스킹 재료(112)는 포토레지스트를 포함할 수 있고 포토리소그래피 및/또는 다른 적절한 기술들을 사용하여 패턴화될 수 있다. 다른 실시예들에서, 제 1 마스킹 재료(112)는 산화 실리콘(SiO2),질화 실리콘, 및/또는 포토레지스트(도시되지 않음)를 증착 및 패턴화하고, 그 후에 습식 에칭, 건식 에칭, 및/또는 다른 적절한 기술들을 사용하여 제 1 마스킹 재료(112)의 일부를 제거함으로써 패턴화될 수 있는 다른 적절한 "하드" 마스킹 재료들을 포함할 수 있다.
도 3b에 도시된 바와 같이, 다른 공정 단계는 SSL 구조(111)의 일부를 개구부들(114)을 통해 제 1 마스킹 재료(112)에서 제거하는 단계 및 하나 이상의 측방으로 이격된 만입부들(116)을 SSL 구조(111)에 형성하는 단계를 포함한다. 도 3b에서, 2개의 만입부들(116)은 예시의 목적들을 위해 도시되지만 SSL 구조(111)는 1개, 3개, 4개, 또는 임의의 다른 적절한 수의 만입부들(116)을 포함할 수 있다. SSL 구조(111)의 일부를 제거하는 기술들은 반응성 이온 에칭, 습식 에칭, 레이저 어블레이션(laser ablation), 및/또는 다른 적절한 재료 제거 기술들을 포함할 수 있다.
예시된 실시예에서, 만입부들(116)은 개별적으로 선택적 버퍼 재료(103)에 도달하는 것 없이 제 1 측벽(116a) 및 제 2 측벽(116b)이 제 2 반도체 재료(108)의 표면(108a)으로부터 제 1 반도체 재료(104)로 연장된 상태에서 삼각형 단면을 포함한다. 제 1 및 제 2 측벽들(116a 및 116b)은 개별적으로 제 1 반도체 재료(104)에 대응하는 제 1 부분(117a), 활성 영역(106)에 대응하는 제 2 부분(117b), 및 제 2 반도체 재료(108)에 대응하는 제 3 부분(117c)을 포함한다. 다른 실시예들에서, 만입부들(116) 중 적어도 하나는 선택적 버퍼 재료(103) 및/또는 기판 재료(102)까지 또는 심지어 이들로 연장될 수 있다. 추가 실시예들에서, 만입부들(116)은 일반적으로 도 6a-도 6d에 도시된 바와 같이, 직사각형, "가리비형", 사다리꼴, 타원형, 및/또는 다른 적절한 타입들의 단면을 가질 수 있다.
임의의 실시예들에서, 공정은 제 1 반도체 재료(104)의 전류 확산 특성(예를 들어, 전기 저항)에 적어도 부분적으로 기초하여 인접한 만입부들(116) 사이의 간격(이하 "피치"(P)로 지칭됨)을 선택하는 단계를 포함할 수 있다. 예를 들어, 제 1 반도체 재료(104)가 낮은 전기 저항(예를 들어, 높은 도핑 농도들)을 갖는 높은 전류 확산 능력을 구비하면, 큰 피치(P)가 선택될 수 있다(예를 들어, 대략 300㎛ 내지 대략 500㎛). 다른 실시예들에서, 제 1 반도체 재료(104)는 높은 전기 저항을 갖는 낮은 전류 확산 능력을 가질 수 있고, 작은 피치(P)가 선택될 수 있다(예를 들어, 대략 100㎛ 내지 대략 300㎛). 추가 실시예들에서, 피치(P)는 다른 적절한 간격 값들을 가질 수 있다.
도 3c에 도시된 바와 같이, 다른 공정 단계는 절연 재료(118)를 제 2 반도체 재료(108)의 표면(108a) 상에 및 만입부들(116)의 제 1 및 제 2 측벽들(116a 및 116b) 상에 증착하는 단계를 포함할 수 있다. 절연 재료(118)는 산화 실리콘, 질화 실리콘, 및/또는 다른 적절한 절연 재료들을 포함할 수 있다. 절연 재료(118)를 형성하는 기술들은 열 산화, CVD(chemical vapor deposition), ALD(atomic layer deposition), 및/또는 다른 적절한 기술들을 포함할 수 있다. 예시된 실시예에서, 절연 재료(118)는 일반적으로 만입부들(116)의 제 1 및 제 2 측벽들(116a 및 116b)에 합치한다. 다른 실시예들에서, 절연 재료(118)는 적어도 부분적으로 만입부들(116)을 충전할 수 있으며 및/또는 다른 적절한 구성들을 가질 수 있다.
도 3d에 도시된 바와 같이, 다른 공정 단계는 제 2 마스킹 재료(113)를 절연 재료(118) 상에 형성하고 제 2 마스킹 재료(113)를 패턴화하여 복수의 제 2 개구부들(115)을 형성하는 단계를 포함할 수 있다. 제 2 마스킹 재료(113)는 일반적으로 제 1 마스킹 재료(112)(도 3b)와 동일하거나 상이할 수 있다. 예시된 실시예에서, 제 2 개구부들(115)은 절연 재료(118)의 제 1 부분(118a) 및 제 2 부분(118b)을 노출한다. 제 1 부분(118a)은 제 2 반도체 재료(108) 상에 있다. 제 2 부분(118b)은 개별 만입부들(116)의 제 2 측벽(116b) 상에 있다. 다른 실시예들에서, 제 2 개구부들(115)은 절연 재료(118)의 다른 부분들을 노출할 수도 있다.
제 2 개구부들(115)을 형성한 후에, 공정은 절연 재료(118)의 제 1 및 제 2 부분들(118a 및 118b)을 제 2 개구부들(115)을 통해 반응성 이온 에칭, 습식 에칭, 레이저 어블레이션, 및/또는 다른 적절한 재료 제거 기술들에 의해 제거하는 단계를 포함한다. 예시된 실시예에서, 재료 제거 동작은 제 2 반도체 재료(108)의 표면(108a) 및 만입부들(116)의 제 2 측벽(116b)에서 정지된다. 다른 실시예들에서, 재료 제거는 제 2 반도체 재료(108) 및/또는 제 2 측벽(116b)의 일부를 계속해서 제거할 수 있다.
도 3e에 도시된 바와 같이, 절연 재료(118)의 제 1 및 제 2 부분들(118a 및 118b)를 제거한 후(도 3d), 나머지 절연 재료(118)는 만입부들(116)의 제 1 측벽(116a) 상의 제 1 섹션(120) 및 제 2 측벽(116b) 상의 제 2 섹션(121)을 포함한다. 예시된 실시예에서, 제 1 섹션(120)은 제 1 측벽(116b)을 실질적으로 커버(cover)하고 실질적으로 제 2 반도체 재료(108)의 표면(108a)과 동일 평면인 제 1 단부(end)(120a)를 갖는다. 제 2 섹션(121)은 단지 제 2 측벽(116b)을 부분적으로 커버하고 제 2 반도체 재료(108)의 표면(108a)을 넘어 연장되는 제 2 단부(121a)를 갖는다.
그 결과, 간극(gap)(123)은 개별 만입부들(116) 내의 절연 재료(118)의 제 1 및 제 2 섹션들(120 및 121) 사이에 형성된다. 간극(123)은 제 1 반도체 재료(104)의 적어도 일부를 노출한다. 따라서, 제 2 섹션(121)은 제 2 측벽(116b)의 제 1 부분(117a)의 적어도 일부를 커버하지 않는다. 다른 실시예들에서, 제 1 섹션(120)은 도 5를 참조하여 아래에 더 상세히 논의되는 바와 같이, 제 1 측벽(116a)을 부분적으로 커버하고 따라서 제 1 반도체 재료(104)의 일부를 노출할 수도 있다. 예시된 실시예에서, 간극(123)은 활성 영역(106)을 제 2 측벽(116b)을 따라 노출하지 않지만, 추가 실시예들에서 간극(123)은 활성 영역(106)의 일부를 적어도 제 2 측벽(116b) 상에 노출할 수도 있다.
도 3e를 계속하면, 다른 공정 단계는 제 3 마스킹 재료(157)를 제 2 반도체 재료(108)의 표면(108a) 상에 형성하고 제 3 마스킹 재료(157)를 패턴화하여 복수의 제 3 개구부들(119)을 형성하는 단계를 포함할 수 있다. 제 3 개구부들(119)은 개별적으로 만입부들(116)의 적어도 일부를 노출한다.
도 3f에 도시된 바와 같이, 공정은 전도성 재료(122)를 제 3 개구부들(119)을 통해 만입부들(116)로 증착하는 단계를 포함할 수 있다. 전도성 재료(122)는 구리, 알루미늄, 금, 은, 및/또는 다른 적절한 금속 또는 금속 합금들을 포함할 수 있다. 전도성 재료(122)를 증착하는 기술들은 CVD, ALD, 스퍼터링, 전기 도금, 및/또는 다른 적절한 증착 기술들을 포함할 수 있다. 예시된 실시예에서, 전도성 재료(122)는 일반적으로 제 2 반도체 재료(108)의 표면(108a)과 동일 평면인 제 1 단부(122a)를 포함한다. 전도성 재료(122)는 또한 간극(123)을 통해 제 1 반도체 재료(104)와 직접 접촉하는 제 2 단부(122b)를 포함한다. 다른 실시예들에서, 제 1 단부(122a)는 제 2 반도체 재료(108)의 표면(108a)으로부터 리세스될 수 있다. 추가 실시예들에서, 제 2 단부(122b)는 간극(123)을 통해 제 1 반도체 재료(104) 및 활성 영역(106) 둘 다와 직접 접촉할 수 있다. 그 후에, 제 3 마스킹 재료(157)는 SSL 구조(111)로부터 제거될 수 있다.
도 3g에 도시된 바와 같이, 다른 공정 단계는 전극(124)을 SSL 구조(111) 상에 형성하는 단계를 포함한다. 전극(124)은 구리, 알루미늄, 금, 은, 및/또는 CVD, ALD, 스퍼터링, 전기 도금, 및/또는 다른 적절한 증착 기술들을 통해 형성되는 다른 적절한 금속 또는 금속 합금을 포함할 수 있다. 예시된 실시예에서, 전극(124)은 제 2 반도체 재료(108)의 표면(108a)과 직접 접촉하는 제 1 표면(124a)을 갖는다. 전극(124)은 또한 일반적으로 절연 재료(118)의 제 2 섹션(121)의 제 2 단부(121a)와 동일 평면인 제 2 표면(124b)을 갖는다. 그 결과, 절연 재료(118)의 제 2 섹션(121)은 전극(124)을 복수의 전극 소자들(125)(개별적으로 제 1, 제 2, 및 제 3 전극 소자들(125a, 125b, 및 125c)로 식별됨)로 분리하고 전기적으로 절연한다. 다른 실시예들에서, 제 2 표면(124b)은 제 2 섹션(121)의 제 2 단부(121a)로부터 리세스될 수 있으며 및/또는 다른 적절한 구성들을 가질 수 있다.
그 후에, 패시베이션 재료(126)는 전극(124) 및 절연 재료(118) 상에 형성될 수 있다. 패시베이션 재료(126)는 산화 실리콘, 질화 실리콘, 및/또는 다른 적절한 비전도성 재료들을 포함할 수 있다. 예시된 실시예에서, 패시베이션 재료(126)는 SSL 구조(111)의 주변 영역에 근접한 개구부(127)를 포함한다. 다른 실시예들에서, 패시베이션 재료(126)는 SSL 구조(111)의 다른 영역들 내의 개구부(127)를 포함할 수 있다.
도 3g에 도시된 바와 같이, 공정은 제 1 본딩 재료(128)를 SSL 구조(111) 상에 형성하는 단계를 더 포함한다. 제 1 본딩 재료(128)는 구리, 금/주석 합금, 니켈/주석 합금, 및/또는 CVD, ALD, 스퍼터링, 전기 도금, 및/또는 다른 적절한 기술들을 사용하여 형성되는 다른 적절한 금속들 또는 금속 합금들을 포함할 수 있다. 예시된 실시예에서, 제 1 본딩 재료(128)는 패시베이션 재료(126) 내의 개구부(127)를 통해 전극(124)과 직접 접촉한다. 다른 실시예들에서, 제 1 본딩 재료(128)는 다르게 전극(124)에 전기적으로 결합될 수 있다.
이론에 의해 구속되는 것 없이, 제 1 반도체 재료(104)가 선택적 버퍼 재료(103) 상에(또는 기판 재료(102) 상에 직접) 형성될 때, 제 1 반도체 재료(104)는 초기에 표면(104a)에 근접한 다수의 전위들을 포함한다고 생각된다. 에피택셜 성장이 계속되므로, 전위들은 합체되며 및/또는 그렇지 않으면 서로 결합되어, 고품질의 결정 형성들을 야기한다. 따라서, 표면(104a)으로부터 제 1 반도체 재료(104)의 처음 부분을 제거함으로써, 전위들의 수(또는 밀도)는 제 1 반도체 재료(104)에서 감소될 수 있다.
도 3h에 도시된 바와 같이, SSL 구조(111)는 제 2 본딩 재료(131)를 갖는 캐리어 기판(130)에 본딩된다. 캐리어 기판(130)은 세라믹 기판, 실리콘 기판, 금속 합금 기판, 및/또는 다른 적절한 타입들의 캐리어 기판들을 포함할 수 있다. 제 2 본딩 재료(131)는 일반적으로 제 1 본딩 재료(128)와 유사하거나 상이할 수 있다. 제 1 및 제 2 본딩 재료들(128 및 131)은 고체 상태 본딩, 용접, 및/또는 다른 적절한 기술들을 통해 서로 본딩될 수 있다. 그 후에, 콘택트(132)(예를 들어, 구리 콘택트)는 제 1 반도체 재료(104)에 형성될 수 있다.
예시된 실시예에서, 2개의 만입부들(116)(제 1 및 제 2 만입부들(116' 및 116")로 식별됨)은 SSL 구조(111)를 3개의 영역들(개별적으로 제 1, 제 2, 및 제 3 영역들(111', 111'', 및 111''')로 식별됨)로 분할한다. 제 1 반도체 재료(104)(개별적으로 제 1 반도체 소자들(104', 104'', 및 104''')로 식별됨), 활성 영역(106)(개별적으로 제 1, 제 2, 및 제 3 능동 소자들(106', 106'', 및 106''')로 식별됨), 및 제 2 반도체 재료(108)(개별적으로 제 2 반도체 소자들(108', 108'', 및 108''')로 식별됨)의 대응하는 부분들을 갖는 3개의 영역들(111', 111'', 및 111''') 각각은 3개의 직렬 결합된 정션(junction)들을 SSL 구조(111)에 형성한다.
SSL 구조(111)를 캐리어 기판(130)에 본딩한 후, 기판 재료(102) 및 선택적 버퍼 재료(103)는 그라인딩, 박리, 습식 에칭, 및/또는 다른 적절한 기술들을 통해 제 1 반도체 재료(104)로부터 제거될 수 있다. 일 실시예에서, 기판 재료(102) 및 선택적 버퍼 재료(103)를 제거하는 것은 제 1 반도체 재료(104)의 표면(104a)에서 정지될 수 있다. 다른 실시예들에서, 공정은 표면(104a)으로부터 제 1 반도체 재료(104)의 일부를 제거하는 단계를 포함할 수도 있으며, 이는 제 1 반도체 재료(104) 내의 전위 밀도 레벨을 감소시킬 수 있다.
도 3h에 도시된 바와 같이, 동작 동안, 전압은 콘택트(132)와 전극(124) 사이에 인가될 수 있다. 이에 대응하여, 전류(화살표(135)에 의해 표시되는 바와 같음)는 콘택트(132)로부터 제 1 영역(111') 내의 제 1 반도체 소자(104'), 제 1 능동 소자(106'), 및 제 2 반도체 소자(108')를 통해 전극(124)의 제 1 전극 소자(125a)를 향하여 흐른다. 제 1 능동 소자(106')는 전류의 일부를 제 1 반도체 재료(104)를 통해 추출될 수 있는 광으로 변환한다.
제 1 만입부(116')에 도달한 후, 전류는 제 1 전극 소자(125a)로부터 제 1 만입부(116') 내의 전도성 재료(122)를 통해 제 2 영역(111'') 내의 제 1 반도체 소자(104'')를 향하여 흐른다(화살표 136에 의해 표시되는 바와 같음). 그 다음, SSL 구조(111)의 제 2 영역(111'')에서, 전류는 제 1 반도체 재료(104'')로부터 활성 영역(106'') 및 제 2 반도체 재료(108'')을 통해 제 2 전극 소자(125b)를 향하여 흐른다(화살표(137)에 의해 표시되는 바와 같음). 제 2 능동 소자(106'')는 전류의 다른 부분을 제 1 반도체 재료(104)를 통해 추출될 수 있는 광으로 변환한다.
그 다음, 제 2 만입부(116'')에 도달한 후, 전류는 제 2 전극 소자(125b)로부터 전도성 재료(122)를 통해 SSL 구조(111)의 제 3 영역(111''') 내의 제 1 반도체 재료(104''')로 흐른다(팬텀 화살표(138)에 의해 표시되는 바와 같음). 그 다음, SSL 구조(111)의 제 3 영역(111''')에서, 전류는 전극(124)에 도달하기 전에 제 1 반도체 재료(104''')로부터 제 3 활성 영역(106''') 및 제 2 반도체 재료(108''')를 통해 제 3 전극 소자(125c)를 향하여 흐른다(화살표(139)에 의해 표시되는 바와 같음). 제 3 능동 소자(106''')는 전류의 추가 부분을 제 1 반도체 재료(104)를 통해 추출될 수 있는 광으로 변환한다.
그 결과, 도 3i에 도시된 바와 같이, 제 1 반도체 소자들(104', 104'', 및 104'''), 제 1, 제 2 및 제 3 능동 소자들(106', 106'', 및 106'''), 및 제 2 반도체 소자들(108', 108'', 및 108''')은 제 1, 제 2 및 제 3 영역들(111', 111'', 및 111''')에 대응하는 3개의 직렬 결합된 정션들(202)(개별적으로 제 1, 제 2, 및 제 3 정션들(202', 202'', 및 202''')로 식별됨)을 SSL 구조(111)에 각각 형성한다. 이하에 사용되는 바와 같이, "정션"이라는 용어는 일반적으로 반대 또는 그렇지 않으면 상이한 전하 운반 특성들을 갖는 반도체 결정의 적어도 2개의 영역들 사이의 계면 공간을 지칭한다. 단지 3개의 정션들(202)이 도 4에 도시될지라도, 다른 실시예들에서, SSL 장치(100)는 1개, 2개, 또는 다른 적절한 수의 정션들(202)을 포함할 수 있다. 일반적 용어들에서, SSL 장치(100)는 SSL 구조(111)을 N이 양의 정수인 N+1 정션들(202)로 분할하는 N 만입부들(116)(도 3h)을 포함할 수 있다.
이론에 의해 구속되는 것 없이, 제 1 및/또는 제 2 반도체 재료들(104 및 108)의 두께는 SSL 구조(111)의 사이의 인접한 영역들(111', 111'', 및 111''') 사이의 측방 간격이 작기 때문에 작을 수 있다고 생각된다. 따라서, 제 1 반도체 재료(104) 및/또는 제 2 반도체 재료(108)의 작은 두께는 적절한 측방 전류 확산을 제 1, 제 2 및 제 3 영역들(111', 111'', 및 111''') 각각에 제공하기에 충분할 수 있다. 작은 두께는 낮은 에피택셜 성장 시간에 대응하고, 따라서 SSL 장치(100)는 종래의 장치들보다 더 효율적으로 및 저렴하게 제조될 수 있다.
SSL 구조(111)의 실시예들은 종래의 장치들과 비교할 때 개선된 광 추출 효율들을 가질 수 있다. 도 3h에 도시된 바와 같이, SSL 구조(111)는 콘택트(132)에 의해 점유되는 작은 영역을 제외하고 제 1 반도체 재료(104)의 상당한 부분을 점유하는 불투명 재료들(예를 들어, 금속 콘택드 형상들(figures))을 갖지 않는다. 따라서, 활성 영역(106)에서 발생되는 광은 제 1 반도체 재료(104)를 통해 용이하게 추출될 수 있다.
SSL 장치(100)의 실시예들은 SSL 구조(111)가 종래의 장치들보다 더 높은 전압들에서 동작할 수 있기 때문에 저전력 소모로 동작할 수도 있다. 도 4에 도시된 바와 같이, SSL 구조(111)는 복수의 직렬 결합된 정션들(202)을 포함한다. 단일 정션을 가로지는 전압 강하가 Vo(예를 들어, 3 볼트)이면, 이 때 SSL 구조(111)는 N이 정션들의 수인 NㆍVo에서 동작할 수 있다. 따라서, 임의의 실시예들에서, SSL 구조(111) 내의 정션들 N의 수는 원하는 동작 전압(예를 들어, 12 볼트, 24 볼트, 48 볼트, 또는 다른 적절한 전압 값들)을 획득하기 위해 선택될 수 있다. 전원에서 변환되는 전압 다운은 출력 전압이 더 높은 값들에 있을 때 더 효율적이라고 생각된다. 예를 들어, 전원은 출력 전압이 12 볼트 대신에 24 볼트일 때 더 효율적으로 동작할 수 있다. 그 결과, SSL 구조(111)의 실시예들을 통합하는 조명 장치들은 종래의 장치들보다 더 높은 전압 레벨들에서 동작함으로써 더 효율적일 수 있다.
도 3a-도 3h를 참조하여 상기 논의된 SSL 장치(100)는 전압을 전극(124) 및 콘택트(132)에 인가하는 것을 포함할지라도, 다른 실시예들에서, 도 4에 도시된 바와 같이 캐리어 기판(130)은 SSL 장치(100)에 대한 전극을 형성하기 위해 전도성 또는 반전도성 재료를 포함할 수 있다. 추가 실시예들에서, 표면 특징들(예를 들어, 러프닝, 모스 아이(moth eye), 도시되지 않음)은 기판 재료(102) 및 선택적 버퍼 재료(103)를 제거한 후 제 1 반도체 재료(104) 상에 형성될 수 있다.
도 5는 기술의 실시예에 따른 SSL 장치(200)의 단면도이다. SSL 장치(200)는 일반적으로 도 3h에서의 SSL 장치(100)와 유사한 임의의 구성요소들을 포함한다. 그러나, 도 3h에서의 SSL 장치(100)와 다르게, SSL 장치(200)에서, 나머지 절연 재료(118)의 제 1 및 제 2 섹션들(120 및 121) 둘 다는 단지 제 1 및 제 2 측벽들(116a 및 116b)을 각각 부분적으로 커버한다. 그 결과, 전도성 재료(122)는 제 1 및 제 2 측벽들(116a 및 116b) 둘 다를 통해 제 1 반도체 재료(104)와 직접 접촉한다.
도 6a-도 6d는 기술의 실시예들에 따른 상이한 만입부 단면들을 갖는 SSL 장치(300)의 단면도들이다. SSL 장치(300)는 SSL 장치(300) 내의 만입부(116)가 일반적으로 도 6a-도 6d에서 직사각형, "가리비형", 사다리꼴, 및 타원형 단면을 각각 갖는 것을 제외하고, 일반적으로 도 3h에서의 SSL 장치(100)와 유사한 임의의 구성요소들을 포함한다. 추가 실시예들에서, 만입부(116)는 다른 적절한 단면 형상들을 포함할 수도 있다.
상기로부터, 기술의 특정 실시예들은 본 명세서에서 예시를 위해 설명되었지만, 다양한 수정들은 본 개시로부터 벗어나는 것 없이 이루어질 수 있다는 점이 이해될 것이다. 게다가, 일 실시예의 많은 소자들은 다른 실시예들의 소자들에 더하여 또는 대신에 다른 실시예들과 결합될 수 있다. 따라서, 본 개시는 첨부된 청구항들에 의한 것 외에 제한되지 않는다.
Claims (34)
- 고체 상태 조명(SSL) 장치로서,
제 1 반도체 재료;
상기 제 1 반도체 재료로부터 이격되는 제 2 반도체 재료;
상기 제 1 및 제 2 반도체 재료들 사이의 활성 영역;
상기 제 1 반도체 재료, 상기 활성 영역, 및 상기 제 2 반도체 재료 내의 만입부;
상기 제 2 반도체 재료 및 상기 활성 영역을 커버(cover)하고 상기 제 1 반도체 재료의 일부를 노출하는 상기 만입부 내의 절연 재료; 및
상기 절연 재료에 인접하고 상기 만입부 내에 있는 전도성 재료로서, 상기 제 1 반도체 재료와 직접 접촉하는 상기 전도성 재료를 포함하는 고체 상태 조명 장치. - 청구항 1에 있어서,
상기 제 1 반도체 재료는 N형 질화 갈륨(N-type gallium nitride)(GaN) 재료를 포함하고;
상기 제 2 반도체 재료는 P형 GaN 재료를 포함하고;
상기 활성 영역은 GaN/질화 인듐 갈륨(InGaN) 다수의 양자 우물(quantum well)들을 포함하고;
상기 만입부는 상기 제 2 반도체 재료의 표면으로부터 상기 제 1 반도체 재료로 연장된 제 1 측벽 및 제 2 측벽을 지닌 삼각형 단면을 구비하고;
상기 절연 재료는 상기 제 1 측벽을 실질적으로 커버하는 제 1 절연 부분 및 상기 제 2 측벽을 부분적으로 커버하는 제 2 부분을 포함하고;
상기 제 1 절연 부분은 제 2 표면에 대향하는 제 1 표면을 갖고;
상기 제 1 절연 부분의 상기 제 1 표면은 일반적으로 상기 제 2 반도체 재료의 표면과 동일 평면이고;
상기 제 1 절연 부분의 상기 제 2 표면은 상기 제 1 반도체 재료에 근접하고;
상기 제 2 절연 부분은 제 2 단부(end)에 대향하는 제 1 단부를 갖고;
상기 제 2 절연 부분의 제 1 단부는 상기 제 2 반도체 재료의 표면을 넘어 연장되고;
상기 제 2 절연 부분의 제 2 단부는 상기 제 1 반도체 재료를 향하여 연장되고;
상기 절연 재료는 상기 제 1 및 제 2 절연 부분들 사이의 간극(gap)을 포함하고, 상기 간극은 상기 제 2 측벽에 근접한 상기 제 1 반도체 재료의 일부를 노출하며;
상기 전도성 재료는 상기 제 1 및 제 2 절연 부분들 사이의 간극을 통해 상기 제 1 반도체 재료와 직접 접촉하는, 고체 상태 조명 장치. - 청구항 1에 있어서,
상기 만입부는 상기 제 2 반도체 재료의 표면으로부터 상기 제 1 반도체 재료로 연장되는 측벽을 갖고;
상기 절연 재료는 상기 절연 재료를 통해 노출된 상기 제 1 반도체 재료의 일부로 상기 측벽을 부분적으로 커버하는, 고체 상태 조명 장치. - 청구항 1에 있어서,
상기 만입부는 상기 제 2 반도체 재료의 표면으로부터 상기 제 1 반도체 재료로 연장되는 측벽을 갖고;
상기 측벽은 상기 제 1 반도체 재료에 대응하는 제 1 부분, 상기 활성 영역에 대응하는 제 2 부분, 및 상기 제 2 반도체 재료에 대응하는 제 3 부분을 포함하며;
상기 절연 재료는 상기 측벽의 상기 제 2 및 제 3 부분들을 실질적으로 커버하고 상기 측벽의 상기 제 1 부분을 적어도 완전히 커버하지 않는, 고체 상태 조명 장치. - 청구항 1에 있어서,
상기 만입부는 상기 제 2 반도체 재료의 표면으로부터 상기 제 1 반도체 재료로 연장되는 측벽을 갖고;
상기 측벽은 상기 제 1 반도체 재료에 대응하는 제 1 부분, 상기 활성 영역에 대응하는 제 2 부분, 및 상기 제 2 반도체 재료에 대응하는 제 3 부분을 포함하고;
상기 절연 재료는 상기 측벽의 상기 제 2 및 제 3 부분들을 실질적으로 커버하고 상기 측벽의 제 1 부분을 적어도 완전히 커버하지 않으며;
상기 전도성 재료는 상기 측벽의 상기 제 1 부분에서 상기 제 1 반도체 재료와 직접 접촉하는, 고체 상태 조명 장치. - 청구항 1에 있어서,
상기 만입부는 상기 제 2 반도체 재료의 표면으로부터 상기 제 1 반도체 재료로 연장된 제 1 측벽 및 제2 측벽을 지닌 삼각형 단면을 갖고;
상기 절연 재료는 상기 제 1 측벽을 실질적으로 커버하는 제 1 절연 부분 및 상기 제 2 측벽을 부분적으로 커버하는 제 2 부분을 포함하는, 고체 상태 조명 장치. - 상기 만입부는 상기 제 2 반도체 재료의 표면으로부터 상기 제 1 반도체 재료로 연장되는 측벽을 갖고;
상기 절연 재료는 상기 절연 재료를 통해 노출된 상기 제 1 반도체 재료의 일부로 상기 측벽을 부분적으로 커버하고;
상기 절연 재료는 제 2 단부에 대향하는 제 1 단부를 갖고;
상기 절연 재료의 상기 제 1 단부는 상기 제 2 반도체 재료의 표면을 넘어 연장되며;
상기 절연 재료의 상기 제 2 단부는 상기 제 1 반도체 재료를 향하여 연장되는 고체 상태 조명 장치. - 청구항 1에 있어서,
상기 만입부는 상기 제 2 반도체 재료의 표면으로부터 상기 제 1 반도체 재료로 연장되는 측벽을 갖고;
상기 절연 재료는 상기 절연 재료를 통해 노출된 상기 제 1 반도체 재료의 일부로 상기 측벽을 부분적으로 커버하고;
상기 절연 재료는 제 2 단부에 대향하는 제 1 단부를 갖고;
상기 절연 재료의 상기 제 1 단부는 상기 제 2 반도체 재료의 표면을 넘어 연장되고;
상기 절연 재료의 상기 제 2 단부는 상기 제 1 반도체 재료를 향하여 연장되며;
상기 SSL 장치는 상기 제 2 반도체 재료의 표면 상의 제 1 전극 소자 및 제 2 전극 소자를 더 포함하고, 상기 절연 재료의 상기 제 1 단부는 상기 제 1 및 제 2 전극 소자들을 전기적으로 절연하는, 고체 상태 조명 장치. - 청구항 1에 있어서,
상기 만입부는 상기 제 2 반도체 재료의 표면으로부터 상기 제 1 반도체 재료로 연장되는 측벽을 갖고;
상기 절연 재료는 제 2 단부에 대향하는 제 1 단부를 갖고;
상기 절연 재료의 상기 제 1 단부는 상기 제 2 반도체 재료의 표면을 넘어 연장되고;
상기 절연 재료의 상기 제 2 단부는 상기 제 1 반도체 재료를 향하여 연장되며;
상기 SSL 장치는,
상기 제 2 반도체 재료 상의 제 1 전극 소자 및 제 2 전극 소자 - 상기 절연 재료의 상기 제 1 단부는 상기 제 1 및 제 2 전극 소자들을 전기적으로 절연함 -; 및
상기 제 1 전극 소자에 대향하는 상기 제 1 반도체 재료 내에 있고 상기 제 2 전극 소자로부터 측방으로 이격되는 콘택트(contact)를 더 포함하는, 고체 상태 조명 장치. - 청구항 1에 있어서,
상기 만입부는 상기 제 2 반도체 재료의 표면으로부터 상기 제 1 반도체 재료로 연장되는 측벽을 갖고;
상기 측벽은 상기 제 1 반도체 재료에 대응하는 제 1 부분, 상기 활성 영역에 대응하는 제 2 부분, 및 상기 제 2 반도체 재료에 대응하는 제 3 부분을 포함하고;
상기 절연 재료는 상기 측벽의 제 2 및 제 3 부분들을 실질적으로 커버하고 상기 측벽의 제 1 부분을 적어도 완전히 커버하지 않고;
상기 절연 재료는 제 2 단부에 대향하는 제 1 단부를 갖고;
상기 전도성 재료는 상기 측벽의 상기 제 1 부분과 직접 접촉하고;
상기 절연 재료의 상기 제 1 단부는 상기 제 2 반도체 재료의 표면을 넘어 연장되고;
상기 절연 재료의 상기 제 2 단부는 상기 제 1 반도체 재료를 향하여 연장되며;
상기 SSL 장치는,
상기 제 2 반도체 재료의 표면 상의 제 1 전극 소자 및 제 2 전극 소자 - 상기 절연 재료의 상기 제 1 단부는 상기 제 1 및 제 2 전극 소자들을 전기적으로 절연함 - ; 및
상기 제 1 전극 소자에 대향하는 상기 제 1 반도체 재료 내에 있고 상기 제 2 전극 소자로부터 측방으로 이격되는 콘택트를 더 포함하는 고체 상태 조명 장치. - 고체 상태 조명(SSL) 장치로서,
제 1 영역 및 상기 제 1 영역으로부터 측방으로 이격되는 제 2 영역을 갖는 SSL 구조;
상기 제 1 및 제 2 영역들 사이의 절연 재료로서, 상기 제 1 및 제 2 영역들을 전기적으로 절연하는 상기 절연 재료; 및
상기 제 1 및 제 2 영역들 사이에 있고 상기 절연 재료에 인접하는 전도성 재료로서, 상기 제 1 및 제 2 영역들을 직렬로 전기적으로 결합하는 상기 전도성 재료를 포함하는, 고체 상태 조명 장치. - 청구항 11에 있어서,
상기 SSL 구조의 상기 제 1 및 제 2 영역들은 개별적으로 제 1 반도체 소자, 제 2 반도체 소자, 및 상기 제 1 및 제 2 반도체 소자들 사이의 능동 소자를 포함하고;
상기 제 1 및 제 2 영역들의 제 1 및/또는 제 2 반도체 소자들은 대략 2㎛ 미만의 두께를 갖는, 고체 상태 조명 장치. - 청구항 11에 있어서,
상기 SSL 구조의 상기 제 1 및 제 2 영역들은 개별적으로 제 1 반도체 소자, 제 2 반도체 소자, 및 상기 제 1 및 제 2 반도체 소자들 사이의 능동 소자를 포함하고;
상기 제 1 영역의 상기 제 1 반도체 소자, 상기 능동 소자, 및 상기 제 2 반도체 소자는 제 1 전기적 경로를 형성하고;
상기 제 2 영역의 상기 제 1 반도체 소자, 상기 능동 소자, 및 상기 제 2 반도체 소자는 제 2 전기적 경로를 형성하며;
상기 전도성 재료는 상기 제 1 및 제 2 전기적 경로들을 직렬로 전기적으로 결합하는, 고체 상태 조명 장치. - 청구항 11에 있어서,
상기 SSL 구조의 상기 제 1 및 제 2 영역들은 개별적으로 제 1 반도체 소자, 제 2 반도체 소자, 및 상기 제 1 및 제 2 반도체 소자들 사이의 능동 소자를 포함하고;
상기 제 1 및 제 2 영역들의 제 1 및/또는 제 2 반도체 소자들은 대략 2㎛ 미만의 두께를 갖고;
상기 제 1 영역은 콘택트(contact) 및 제 1 전극 소자를 포함하고;
상기 콘택트는 상기 제 1 영역의 상기 제 1 반도체 소자 내에 있고;
상기 제 1 전극 소자는 상기 제 1 영역의 상기 제 2 반도체 소자에 인접하고;
상기 제 2 영역은 상기 제 1 전극 소자로부터 측방으로 이격되는 제 2 전극 소자를 포함하고;
상기 SSL 구조는 상기 제 1 및 제 2 영역들 사이에 직접 만입부를 더 포함하고;
상기 절연 재료는 적어도 부분적으로 상기 만입부에 위치되고;
상기 절연 재료는 제 1 절연 부분 및 제 2 절연 부분을 포함하고;
상기 제 1 절연 부분은 상기 제 1 영역에 인접하고 상기 전도성 재료로부터 상기 제 1 영역의 상기 제 1 반도체 소자, 상기 능동 소자, 및 상기 제 2 반도체 소자를 전기적으로 절연하고;
상기 제 2 절연 부분은 상기 제 2 영역에 인접하고 상기 전도성 재료로부터 상기 제 2 영역의 상기 능동 소자 및 상기 제 2 반도체 소자를 전기적으로 절연하고;
상기 제 2 절연 부분은 또한 상기 제 2 전극 소자로부터 상기 제 1 전극 소자를 전기적으로 절연하고;
상기 전도성 재료는 상기 만입부 내에 있고 상기 제 1 및 제 2 절연 부분들 사이에 있으며;
상기 전도성 재료는 상기 제 1 전극 소자로부터 상기 제 2 영역의 제 1 반도체 소자로 전기적 경로를 형성하는, 고체 상태 조명 장치. - 청구항 11에 있어서,
상기 제 1 영역은 콘택트 및 상기 콘택트로부터 이격되는 제 1 전극 소자를 포함하고;
상기 제 2 영역은 상기 제 1 전극 소자로부터 측방으로 이격되고 전기적으로 절연되는 제 2 전극 소자를 포함하며;
상기 전도성 재료는 상기 제 1 전극 소자로부터, 상기 제 2 영역을 통해, 및 상기 제 2 전극 소자로 전기적 경로를 형성하는, 고체 상태 조명 장치. - 청구항 11에 있어서,
상기 제 1 영역은 콘택트 및 상기 콘택트로부터 이격되는 제 1 전극 소자를 포함하고;
상기 제 2 영역은 상기 제 1 전극 소자로부터 측방으로 이격되고 전기적으로 절연되는 제 2 전극 소자를 포함하며;
상기 전도성 재료는 직접 그 사이에 있고 상기 제 1 전극 소자를 상기 제 2 영역에 전기적으로 연결하는 고체 상태 조명 장치. - 청구항 11에 있어서,
상기 SSL 구조의 상기 제 1 및 제 2 영역들은 개별적으로 제 1 반도체 소자, 제 2 반도체 소자, 및 상기 제 1 및 제 2 반도체 소자들 사이의 능동 소자를 포함하고;
상기 제 1 영역은 상기 제 1 반도체 소자 내의 콘택트 및 상기 제 1 영역의 상기 제 2 반도체 소자에 인접한 제 1 전극 소자를 포함하고;
상기 제 2 영역은 상기 제 2 영역의 상기 제 2 반도체 소자에 인접하는 제 2 전극 소자를 포함하며;
상기 전도성 재료는 상기 제 1 영역의 상기 제 1 전극 소자를 상기 제 2 영역의 상기 제 1 반도체 소자에 전기적으로 연결하는, 고체 상태 조명 장치. - 청구항 11에 있어서,
상기 SSL 구조의 상기 제 1 및 제 2 영역들은 개별적으로 제 1 반도체 소자, 제 2 반도체 소자, 및 상기 제 1 및 제 2 반도체 소자들 사이의 능동 소자를 포함하고;
상기 제 1 영역은 상기 제 1 영역의 상기 제 2 반도체 소자에 인접하는 제 1 전극 소자를 포함하고;
상기 제 2 영역은 상기 제 2 영역의 상기 제 2 반도체 소자에 인접하고 상기 제 1 영역의 제 1 전극 소자로부터 측방으로 이격되는 제 2 전극 소자를 포함하며;
상기 절연 재료는 상기 제 2 전극 소자로부터 상기 제 1 전극 소자를 전기적으로 절연하는, 고체 상태 조명 장치. - 청구항 11에 있어서,
상기 SSL 구조의 상기 제 1 및 제 2 영역들은 개별적으로 제 1 반도체 소자, 제 2 반도체 소자, 및 상기 제 1 및 제 2 반도체 소자들 사이의 능동 소자를 포함하고;
상기 제 1 영역은 상기 제 1 영역의 상기 제 2 반도체 소자에 인접한 제 1 전극 소자를 포함하고;
상기 제 2 영역은 상기 제 2 영역의 상기 제 2 반도체 소자에 인접하고 상기 제 1 영역의 상기 제 1 전극 소자로부터 측방으로 이격되는 제 2 전극 소자를 포함하고;
상기 절연 재료는 상기 제 2 전극 소자로부터 상기 제 1 전극 소자를 전기적으로 절연하며;
상기 전도성 재료는 상기 제 1 영역의 상기 제 1 전극 소자를 상기 제 2 영역의 상기 제 1 반도체 소자, 상기 능동 소자, 및 상기 제 2 반도체 소자를 통해 상기 제 2 영역의 상기 제 2 전극 소자에 전기적으로 연결하는 고체 상태 조명 장치. - 고체 상태 조명(SSL) 장치로서,
제 1 영역 및 상기 제 1 영역으로부터 측방으로 이격되는 제 2 영역을 갖는 SSL 구조로서;
상기 제 1 영역은 제 1 전극 소자를 포함하고;
상기 제 2 영역은 상기 제 1 영역의 상기 제 1 전극 소자로부터 측방으로 이격되는 제 2 전극 소자를 포함하는, 상기 SSL 구조; 및
상기 제 1 및 제 2 전극 소자들 사이에 있고 이들을 전기적으로 절연하는 절연 재료를 포함하는, 고체 상태 조명 장치. - 청구항 20에 있어서,
상기 SSL 구조의 상기 제 1 및 제 2 영역들은 개별적으로 제 1 반도체 소자, 제 2 반도체 소자, 및 상기 제 1 및 제 2 반도체 소자들 사이의 능동 소자를 포함하고;
상기 SSL 장치는 상기 제 1 전극 소자를 상기 제 2 영역의 상기 제 1 반도체 소자에 전기적으로 연결하는 전도성 재료를 더 포함하는, 고체 상태 조명 장치. - 청구항 20에 있어서,
상기 SSL 구조의 제 1 및 제 2 영역들은 개별적으로 제 1 반도체 소자, 제 2 반도체 소자, 및 상기 제 1 및 제 2 반도체 소자들 사이의 능동 소자를 포함하고;
상기 제 1 전극 소자는 상기 제 1 영역의 상기 제 2 반도체 소자와 접촉하고;
상기 제 2 전극 소자는 상기 제 2 영역의 상기 제 2 반도체 소자와 접촉하며;
상기 절연 재료는 상기 제 1 및 제 2 영역들의 제 2 반도체 소자들을 넘어 연장되고 직접 제 1 및 제 2 전극 소자들 사이에 직접 있는 고체 상태 조명 장치. - 고체 상태 조명(SSL) 장치를 형성하는 방법으로서,
기판 재료 상에 SSL 구조를 형성하는 단계로서, 상기 SSL 구조는 상기 기판 재료에 근접한 제 1 반도체 재료, 상기 제 1 반도체 재료로부터 이격되는 제 2 반도체 재료, 및 상기 제 1 및 제 2 반도체 재료들 사이의 활성 영역을 갖는 상기 SSL 구조를 형성하는 단계;
상기 SSL 구조에 만입부를 형성하는 단계로서, 상기 만입부는 상기 제 2 반도체 재료로부터, 상기 활성 영역을 통해, 및 상기 제 1 반도체 재료로 연장되는, 상기 만입부를 형성하는 단계;
상기 만입부를 절연 재료로 절연하는 단계로서, 상기 절연 재료는 상기 제 1 반도체 재료의 일부를 노출하는, 상기 절연하는 단계; 및
전도성 재료를 상기 만입부에 및 상기 절연 재료에 인접하게 배치하는 단계로서, 상기 전도성 재료는 상기 제 1 반도체 재료와 전기적으로 접촉하는, 상기 배치하는 단계를 포함하는 방법. - 청구항 23에 있어서,
상기 SSL 구조를 형성하는 단계는 상기 제 1 반도체 재료, 상기 활성 영역, 및 상기 제 2 반도체 재료를 에피택셜 성장(epitaxial growth)을 통해 형성하는 단계를 포함하고, 상기 제 1 반도체 재료는 대략 2㎛ 미만의 두께를 갖고;
상기 SSL 구조에 상기 만입부를 형성하는 단계는 상기 제 2 반도체 재료로부터, 상기 활성 영역을 통해, 및 상기 제 1 반도체 재료로 연장되는 측벽을 갖는 만입부를 형성하는 단계를 포함하고;
상기 만입부를 절연하는 단계는,
상기 절연 재료를 상기 만입부의 측벽 상에 증착(deposit)하는 단계로서, 상기 절연 재료는 일반적으로 상기 측벽에 합치하는 상기 증착하는 단계; 및
상기 측벽으로부터 상기 절연 재료를 부분적으로 제거함으로써, 상기 제 1 반도체 재료의 일부를 노출하는 간극(gap)을 형성하는 단계를 포함하고;
상기 전도성 재료를 배치하는 단계는 상기 전도성 재료를 상기 절연 재료의 상기 간극에 배치하는 단계를 포함하며;
상기 방법은 전극을 상기 제 2 반도체 재료 및 상기 전도성 재료 상에 형성하는 단계를 더 포함하고, 상기 전극은 상기 절연 재료에 의해 분리되는 제 1 및 제 2 전극 소자들을 갖는, 방법. - 청구항 23에 있어서,
상기 SSL 구조에 상기 만입부를 형성하는 단계는 상기 제 2 반도체 재료로부터, 상기 활성 영역을 통해, 및 상기 제 1 반도체 재료로 연장되는 측벽을 갖는 상기 만입부를 형성하는 단계를 포함하고;
상기 만입부를 절연하는 단계는,
상기 절연 재료를 상기 만입부의 상기 측벽 상에 증착하는 단계; 및
상기 측벽으로부터 상기 절연 재료를 부분적으로 제거함으로써, 상기 제 1 반도체 재료의 일부를 노출하는 간극을 형성하는 단계를 포함하는, 방법. - 청구항 23에 있어서,
상기 SSL 구조에 상기 만입부를 형성하는 단계는 상기 제 2 반도체 재료로부터, 상기 활성 영역을 통해, 및 상기 제 1 반도체 재료로 연장되는 측벽을 갖는 상기 만입부를 형성하는 단계를 포함하고;
상기 만입부를 절연하는 단계는 상기 만입부를 상기 제 1 반도체 재료의 적어도 일부를 커버하지 않는 상기 절연 재료로 절연하는 단계를 포함하는, 방법. - 청구항 23에 있어서,
상기 SSL 구조에 상기 만입부를 형성하는 단계는 상기 제 2 반도체 재료로부터, 상기 활성 영역을 통해, 및 상기 제 1 반도체 재료로 연장되는 측벽을 갖는 상기 만입부를 형성하는 단계를 포함하고;
상기 만입부를 절연하는 단계는 상기 만입부를 제 2 단부(end)에 대향하는 제 1 단부를 갖는 상기 절연 재료로 절연하는 단계를 포함하며, 상기 제 1 단부는 상기 제 1 반도체 재료의 적어도 일부를 커버하지 않고 상기 제 2 단부는 상기 제 2 반도체 재료를 넘어 연장되는, 방법. - 청구항 23에 있어서,
상기 SSL 구조에 상기 만입부를 형성하는 단계는 상기 제 2 반도체 재료로부터, 상기 활성 영역을 통해, 및 상기 제 1 반도체 재료로 연장되는 측벽을 갖는 상기 만입부를 형성하는 단계를 포함하고;
상기 만입부를 절연하는 단계는 상기 만입부를 제 2 단부에 대향하는 제 1 단부를 갖는 상기 절연 재료로 절연하는 단계를 포함하고;
상기 제 1 단부는 상기 제 1 반도체 재료의 적어도 일부를 커버하지 않고;
상기 제 2 단부는 상기 제 2 반도체 재료를 넘어 연장되며;
상기 절연 재료는 상기 만입부 내의 상기 전도성 재료로부터 상기 활성 영역 및 상기 제 2 반도체 재료를 전기적으로 절연하는 방법. - 청구항 23에 있어서,
상기 SSL 구조에 상기 만입부를 형성하는 단계는 제 2 측벽을 마주보는 제 1 측벽을 갖는 만입부를 형성하는 단계를 포함하고, 상기 제 1 및 제 2 측벽들 둘 다는 상기 제 2 반도체 재료로부터, 상기 활성 영역을 통해, 및 상기 제 1 반도체 재료로 연장되고;
상기 만입부를 절연하는 단계는 상기 제 1 및 제 2 측벽들을 상기 절연 재료로 절연하는 단계를 포함하고;
상기 절연 재료는 상기 제 1 측벽 상의 제 1 절연 부분 및 상기 제 2 측벽 상의 제 2 절연 부분을 갖고;
상기 제 1 절연 부분은 상기 제 1 측벽을 실질적으로 커버하며;
상기 제 2 절연 부분은 상기 제 2 측벽을 부분적으로 커버함으로써, 상기 제 1 반도체 재료의 일부를 노출하는 간극을 상기 절연 재료에 형성하는 방법. - 청구항 23에 있어서,
상기 SSL 구조에 상기 만입부를 형성하는 단계는 제 2 측벽에 면하는 제 1 측벽을 갖는 상기 만입부를 형성하는 단계를 포함하고, 상기 제 1 및 제 2 측벽들 둘 다는 상기 제 2 반도체 재료로부터, 상기 활성 영역을 통해, 및 상기 제 1 반도체 재료로 연장되고;
상기 만입부를 절연하는 단계는 상기 제 1 및 제 2 측벽들을 상기 절연 재료로 절연하는 단계를 포함하고;
상기 절연 재료는 상기 제 1 측벽 상의 제 1 절연 부분 및 상기 제 2 측벽 상의 제 2 절연 부분을 갖고;
상기 제 1 절연 부분은 상기 제 1 측벽을 실질적으로 커버하고;
상기 제 2 절연 부분은 상기 제 2 측벽을 부분적으로 커버함으로써, 상기 제 1 반도체 재료의 일부를 노출하는 간극을 상기 절연 재료에 형성하며;
상기 전도성 재료를 배치하는 단계는 상기 전도성 재료를 상기 제 1 및 제 2 절연 부분들 사이에 및 상기 간극에 배치하는 단계를 포함하는 방법. - SSL 구조를 갖는 고체 상태 조명(SSL) 장치를 동작시키는 방법으로서, 상기 SSL 구조는 제 1 영역 및 상기 제 1 영역으로부터 측방으로 이격되는 제 2 영역을 갖고, 상기 제 1 및 제 2 영역들은 개별적으로 제 1 반도체 소자, 상기 제 1 반도체 소자로부터 이격되는 제 2 반도체 소자, 및 상기 제 1 및 제 2 반도체 소자들 사이의 능동 소자를 갖고, 상기 제 1 영역은 콘택트(contact) 및 제 1 전극 소자를 가지며, 상기 제 2 영역은 상기 제 1 전극 소자로부터 절연되는 제 2 전극 소자를 갖고, 상기 방법은:
전류를 상기 콘택트로부터, 상기 제 1 영역의 상기 제 1 반도체 소자, 상기 능동 소자, 및 상기 제 2 반도체 소자를 통해 상기 제 1 전극 소자로 흐르게 하는 단계;
상기 전류를 상기 제 1 전극 소자로부터 상기 제 2 영역의 상기 제 1 반도체 소자로 전도하는 단계; 및
상기 전류를 상기 제 2 영역의 상기 제 1 반도체 소자로부터, 상기 제 2 영역의 상기 능동 소자 및 제 2 반도체 소자를 통해 상기 제 2 전극 소자로 흐르게 하는 단계를 포함하는 방법. - 청구항 31에 있어서, 상기 전류를 전도하는 단계는,
상기 전류를 상기 제 1 전극 소자로부터 상기 SSL 구조의 상기 제 1 및 제 2 영역들 사이의 만입부 내의 전도성 재료를 통해 상기 제 2 영역의 상기 제 1 반도체 소자로 전도하는 단계를 포함하고;
상기 전도성 재료는 상기 SSL 구조의 상기 제 1 및 제 2 영역들의 상기 능동 소자들 및 제 2 반도체 소자들로부터 전기적으로 절연되는, 방법. - 청구항 31에 있어서,
상기 전류를 상기 콘택트로부터 흐르게 하는 단계는 상기 전류를 상기 콘택트로부터, 상기 제 1 영역의 상기 제 1 반도체 소자, 상기 능동 소자, 및 상기 제 2 반도체 소자를 통해 상기 제 1 전극 소자까지 제 1 방향으로 흐르게 하는 단계를 포함하고;
상기 전류를 전도하는 단계는 상기 전류를 상기 제 1 전극 소자로부터 상기 제 2 영역의 상기 제 1 반도체 소자까지 상기 제 1 방향과 일반적으로 반대 방향인 제 2 방향으로 전도하는 단계를 포함하는, 방법. - 청구항 31에 있어서,
상기 전류를 상기 콘택트로부터 흐르게 하는 단계는 상기 전류를 제 1 방향으로 흐르게 하는 단계를 포함하고;
상기 전류를 전도하는 단계는 상기 전류를 상기 제 1 방향과 일반적으로 반대 방향인 제 2 방향으로 전도하는 단계를 포함하며;
상기 전류를 상기 제 1 반도체 소자로부터 흐르게 하는 단계는 상기 전류를 상기 제 2 방향과 일반적으로 반대 방향인 제 3 방향으로 흐르게 하는 단계를 포함하는 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/016,183 | 2011-01-28 | ||
| US13/016,183 US8536594B2 (en) | 2011-01-28 | 2011-01-28 | Solid state lighting devices with reduced dimensions and methods of manufacturing |
| PCT/US2011/064828 WO2012102800A1 (en) | 2011-01-28 | 2011-12-14 | Solid state lighting devices with reduced dimensions and methods of manufacturing |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130097817A true KR20130097817A (ko) | 2013-09-03 |
| KR101547043B1 KR101547043B1 (ko) | 2015-08-24 |
Family
ID=46576786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020137021760A KR101547043B1 (ko) | 2011-01-28 | 2011-12-14 | 감소된 치수들을 갖는 고체 상태 조명 장치들 및 제조 방법들 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US8536594B2 (ko) |
| EP (2) | EP2668674B1 (ko) |
| JP (1) | JP5894191B2 (ko) |
| KR (1) | KR101547043B1 (ko) |
| CN (1) | CN103339748B (ko) |
| SG (1) | SG192143A1 (ko) |
| TW (1) | TWI479684B (ko) |
| WO (1) | WO2012102800A1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5789782B2 (ja) * | 2010-05-20 | 2015-10-07 | パナソニックＩｐマネジメント株式会社 | 窒化物半導体発光素子および窒化物半導体発光素子の製造方法 |
| KR101956084B1 (ko) * | 2012-08-07 | 2019-03-11 | 엘지이노텍 주식회사 | 발광소자 |
| DE102013103602A1 (de) * | 2013-04-10 | 2014-10-16 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung |
| FR3046298B1 (fr) * | 2015-12-23 | 2018-01-26 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif optoelectronique d’emission de lumiere |
| JP7079106B2 (ja) * | 2018-01-24 | 2022-06-01 | シャープ株式会社 | 画像表示素子、及び画像表示素子の製造方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10294491A (ja) * | 1997-04-22 | 1998-11-04 | Toshiba Corp | 半導体発光素子およびその製造方法ならびに発光装置 |
| US7233028B2 (en) * | 2001-02-23 | 2007-06-19 | Nitronex Corporation | Gallium nitride material devices and methods of forming the same |
| EP2475006B1 (en) * | 2003-07-16 | 2015-09-30 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor light emitting device, method of manufacturing the same, and lighting apparatus and display apparatus using the same |
| US7675075B2 (en) | 2003-08-28 | 2010-03-09 | Panasonic Corporation | Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device |
| JP3904571B2 (ja) * | 2004-09-02 | 2007-04-11 | ローム株式会社 | 半導体発光装置 |
| US7535028B2 (en) | 2005-02-03 | 2009-05-19 | Ac Led Lighting, L.Lc. | Micro-LED based high voltage AC/DC indicator lamp |
| US7687811B2 (en) | 2006-03-21 | 2010-03-30 | Lg Electronics Inc. | Vertical light emitting device having a photonic crystal structure |
| JP2007305708A (ja) * | 2006-05-10 | 2007-11-22 | Rohm Co Ltd | 半導体発光素子アレイおよびこれを用いた照明用器具 |
| US7842963B2 (en) * | 2006-10-18 | 2010-11-30 | Koninklijke Philips Electronics N.V. | Electrical contacts for a semiconductor light emitting apparatus |
| GB2447091B8 (en) | 2007-03-02 | 2010-01-13 | Photonstar Led Ltd | Vertical light emitting diodes |
| US7791090B2 (en) | 2007-06-11 | 2010-09-07 | Bridgelux, Inc. | GaN based LED having reduced thickness and method for making the same |
| US7939839B2 (en) | 2008-09-11 | 2011-05-10 | Bridgelux, Inc. | Series connected segmented LED |
| JP5123269B2 (ja) * | 2008-09-30 | 2013-01-23 | ソウル オプト デバイス カンパニー リミテッド | 発光素子及びその製造方法 |
| KR100999689B1 (ko) | 2008-10-17 | 2010-12-08 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법, 이를 구비한 발광장치 |
| US8963175B2 (en) * | 2008-11-06 | 2015-02-24 | Samsung Electro-Mechanics Co., Ltd. | Light emitting device and method of manufacturing the same |
| DE102009006177A1 (de) * | 2008-11-28 | 2010-06-02 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender Halbleiterchip |
| KR101533817B1 (ko) * | 2008-12-31 | 2015-07-09 | 서울바이오시스 주식회사 | 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 |
| EP2445018B1 (en) * | 2009-06-15 | 2016-05-11 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor light-emitting device, light-emitting module, and illumination device |
| KR20120006410A (ko) * | 2010-07-12 | 2012-01-18 | 엘지이노텍 주식회사 | 발광 소자 및 그 제조방법 |
-
2011
- 2011-01-28 US US13/016,183 patent/US8536594B2/en active Active
- 2011-12-14 CN CN201180065847.2A patent/CN103339748B/zh active Active
- 2011-12-14 EP EP11857157.9A patent/EP2668674B1/en active Active
- 2011-12-14 JP JP2013551969A patent/JP5894191B2/ja active Active
- 2011-12-14 SG SG2013056841A patent/SG192143A1/en unknown
- 2011-12-14 KR KR1020137021760A patent/KR101547043B1/ko active IP Right Grant
- 2011-12-14 EP EP19180198.4A patent/EP3576167B1/en active Active
- 2011-12-14 WO PCT/US2011/064828 patent/WO2012102800A1/en active Application Filing
- 2011-12-28 TW TW100149325A patent/TWI479684B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| CN103339748A (zh) | 2013-10-02 |
| EP3576167A1 (en) | 2019-12-04 |
| TWI479684B (zh) | 2015-04-01 |
| SG192143A1 (en) | 2013-09-30 |
| EP2668674A1 (en) | 2013-12-04 |
| TW201246603A (en) | 2012-11-16 |
| CN103339748B (zh) | 2016-04-20 |
| JP2014507805A (ja) | 2014-03-27 |
| US8536594B2 (en) | 2013-09-17 |
| KR101547043B1 (ko) | 2015-08-24 |
| EP3576167B1 (en) | 2022-09-07 |
| US20120194103A1 (en) | 2012-08-02 |
| EP2668674B1 (en) | 2019-07-10 |
| JP5894191B2 (ja) | 2016-03-23 |
| EP2668674A4 (en) | 2016-01-27 |
| WO2012102800A1 (en) | 2012-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11211537B2 (en) | Vertical light emitting devices with nickel silicide bonding and methods of manufacturing | |
| CN101807593B (zh) | 发光器件及其制造方法 | |
| KR100649763B1 (ko) | 수직구조 질화물 발광소자의 제조방법 | |
| KR20100068839A (ko) | 발광 소자의 제조 방법 | |
| US9466760B2 (en) | Horizontal power LED device and method for manufacturing same | |
| JP2013546200A (ja) | 接近可能な電極を具備する固体照明装置および製造方法 | |
| JP5650716B2 (ja) | オプトエレクトロニクス部品の製造方法、オプトエレクトロニクス部品、および複数のオプトエレクトロニクス部品を有する部品レイアウト | |
| KR101547043B1 (ko) | 감소된 치수들을 갖는 고체 상태 조명 장치들 및 제조 방법들 | |
| CN112635629A (zh) | 一种发光二极管及其制造方法 | |
| CN102334203B (zh) | 发光器件的制造方法 | |
| JP2007036010A (ja) | ショットキーバリアダイオード装置及びその製造方法 | |
| KR101072200B1 (ko) | 발광소자 및 그 제조방법 | |
| TW201547053A (zh) | 形成發光裝置的方法 | |
| KR20090076163A (ko) | 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자 | |
| US11784210B2 (en) | Light-emitting device and manufacturing method thereof | |
| CN112652690A (zh) | 一种发光二极管及其制造方法 | |
| JP2012243972A (ja) | 発光素子 | |
| KR20090076164A (ko) | 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자 | |
| JP5952880B2 (ja) | オプトエレクトロニクス部品の製造方法、オプトエレクトロニクス部品、および複数のオプトエレクトロニクス部品を有する部品レイアウト | |
| KR100700531B1 (ko) | 발광 다이오드 및 그 제조 방법 | |
| KR101158077B1 (ko) | 고효율 발광 다이오드 및 그것을 제조하는 방법 | |
| KR20120073396A (ko) | 발광 다이오드 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180801 Year of fee payment: 4 |