KR20130095321A - 반도체 칩, 복수의 반도체 칩을 포함하는 디스플레이, 및 그 제조 방법 - Google Patents

반도체 칩, 복수의 반도체 칩을 포함하는 디스플레이, 및 그 제조 방법 Download PDF

Info

Publication number
KR20130095321A
KR20130095321A KR1020137019912A KR20137019912A KR20130095321A KR 20130095321 A KR20130095321 A KR 20130095321A KR 1020137019912 A KR1020137019912 A KR 1020137019912A KR 20137019912 A KR20137019912 A KR 20137019912A KR 20130095321 A KR20130095321 A KR 20130095321A
Authority
KR
South Korea
Prior art keywords
semiconductor
active layer
semiconductor chip
layer
radiation
Prior art date
Application number
KR1020137019912A
Other languages
English (en)
Other versions
KR101625271B1 (ko
Inventor
말 노르윈 본
알렉산더 링코브
노르베르트 린더
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20130095321A publication Critical patent/KR20130095321A/ko
Application granted granted Critical
Publication of KR101625271B1 publication Critical patent/KR101625271B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Abstract

본 발명은 광전 반도체 칩(100)에 관한 것이며, 상기 반도체 칩은 반도체 재료로 이루어진 반도체 몸체와, 방출 방향에서 반도체 몸체의 후방에 배열되는 분리 표면(9)과, 반사층(1)을 포함한다. 활성층(2)과 반사층(1) 사이의 간격은, 반도체 칩(100)이 순방향으로 우선 방향을 갖는 방출된 방사선의 방출 특성을 나타내도록 활성층(2)으로부터 분리 표면(9)의 방향으로 방출된 방사선이 반사층(1)에서 반사된 방사선을 간섭하는 방식으로 조정된다. 또한, 본 발명은 복수의 상기 유형의 반도체 칩(100)을 포함하는 디스플레이(1000)에 관한 것이다. 또한, 반도체 칩과 디스플레이를 제조하기 위한 방법도 명시된다.

Description

반도체 칩, 복수의 반도체 칩을 포함하는 디스플레이, 및 그 제조 방법{SEMICONDUCTOR CHIP, DISPLAY COMPRISING A PLURALITY OF SEMICONDUCTOR CHIPS, AND METHOD FOR THE PRODUCTION THEREOF}
본 발명은 반도체 몸체를 포함하는 광전 반도체 칩, 복수의 반도체 칩을 포함하는 디스플레이, 및 그 제조 방법에 관한 것이다.
영상 생성 소자(imaging element)와 연결되는 예컨대 비머(beamer) 또는 프로젝터에서의 적용을 위한 반도체 칩들은 이미 공지되었으며, 영상 생성 소자로서는 예컨대 LCD(액정 디스플레이) 또는 DLP(디지털 광 프로세서)가 적용된다. 그러나 영상 생성 소자들과 상기 유형의 반도체 칩들의 조합은 광 손실에 의해 비효율적이고 광로의 방향으로 높은 부품 높이를 필요로 한다.
더욱 효율적이고 더욱 조밀한 경우는 하나의 부품에 반도체 칩들과 영상 생성 소자를 실현하는 접근법이다. 그러나 이 경우, 바람직하지 못하게는, 방사선이 방출하는 반도체 칩으로부터 인접하고 경우에 따라 비활성화된 반도체 칩에 도달하여 그 인접한 반도체 칩에서 분리되는 문제가 발생한다. 그럼으로써 상기 유형의 부품들의 대조는 바람직하지 못하게 감소한다.
본 출원의 과제는, 측면 방향으로 방사선 분리가 방지됨으로써, 바람직하게는 순방향으로 효율성이 증가되는 반도체 칩을 명시하는 것에 있다. 그 외에도, 본 출원의 과제는, 복수의 반도체 칩을 포함하는 디스플레이에 있어서, 일측의 반도체 칩의 방출된 방사선이 인접한 반도체 칩 내로 결합되는 점이 방지됨으로써, 디스플레이가 향상된 대조를 특징으로 하게 되는, 상기 디스플레이를 명시하는 것에 있다. 그 외에도, 본 출원의 과제는, 상기 유형의 반도체 칩 및 상기 유형의 디스플레이를 위한 제조 방법들을 명시하는 것에 있다.
상기 과제들은 특히 청구항 제 1 항의 특징들을 포함하는 반도체 칩, 청구항 제 8 항의 특징들을 포함하는 디스플레이, 청구항 제 14 항의 특징들을 포함하는 반도체 칩 제조 방법, 및 청구항 제 15 항의 특징들을 포함하는 디스플레이 제조 방법을 통해 해결된다. 반도체 칩, 디스플레이 및 그 제조 방법들의 바람직한 개선 실시예들은 종속 청구항들의 대상이다.
일 실시예에 따라서, 반도체 칩은 반도체 재료로 이루어진 반도체 몸체와, 방출 방향에서 반도체 몸체의 후방에 배열되는 분리 표면(decoupling surface)과, 반사층을 포함하며, 반도체 몸체는 방사선 생성을 위해 제공되는 활성층을 포함한다. 반사층은 분리 표면의 반대 방향으로 향해 있는 반도체 몸체의 측면에 배열된다. 활성층과 반사층 사이의 간격은, 반도체 칩이 순방향의 우선 방향을 갖는 방출된 방사선의 방출 특성을 나타내도록 활성층으로부터 분리 표면의 방향으로 방출된 방사선이 반사층에서 반사된 방사선을 간섭하는 방식으로 조정된다. 반사층은 예컨대 은(silver)으로 이루어진 금속 층일 수 있다. 분리 표면 및/또는 반사층은 평면으로 형성될 수 있다.
광전 반도체 칩은 특히 전자 생성된 데이터 또는 에너지를 광 방출로 변환하거나, 또는 그 반대 방향으로 변환하는 것을 가능하게 하는 반도체 칩이다. 예컨대 광전 반도체 칩은 방사선 방출형 반도체 칩이다.
방출 특성은 주 방출 방향의 세기와 관련된 광 세기의 각도 의존성을 설명한다. 이 경우, 주 방출 방향은 활성층 또는 반도체 칩의 측면 연장부와 관련된 수직 방향이다.
본원에서, 반사층에 대한 활성층의 간격은, 반도체 칩의 방사선 방출이 순방향으로, 다시 말해 주 방출 방향, 특히 활성층의 측면 연장부에 대해 수직으로 증폭되는 방식으로, 더 강하게 향하도록 형성된다. 바람직하게는, 활성층과 반사층 사이의 간격은, 순방향의 방사선 세기가 최댓값이 되도록 조정된다. 이 경우, 활성층 또는 반도체 칩에 대해 측면으로 향하는 방사선 방출은, 조정된 간격을 바탕으로 감소되고, 바람직하게는 저지된다. 다시 말해, 반도체 칩은 램버트 방출 특성을 나타내지 않는다. 상기 유형의 배향은 당업자에게 "빔 형성(beam shaping)"의 개념 하에 공지되었다.
순방향의 우선 방향은 특히 공진(resonance)에 의해 생성된다. 반도체 몸체 내에서는, 순방향으로, 다시 말해 반도체 칩의 측면 연장부에 대해 수직인 방향으로, 특히 주 방출 방향으로 반도체 칩의 방사선 방출을 가능하게 하는 세기 분포가 형성된다.
개선 실시예에 따라서, 반도체 몸체 상에는, 반도체 재료의 굴절률보다 더 작은 굴절률을 갖는 충진 재료(potting material)가 배열된다. 다시 말해 반도체 몸체의 분리 표면에서 굴절률 점프가 비교적 적다.
하나 이상의 실시예에 따라서, 반도체 칩은 레이저가 아니라, 발광 다이오드, 특히 이른바 공진 공동 발광 다이오드 또는 짧은 RC LED이다. 이 경우, 방출된 방사선의 코히어런스 길이는 비교적 짧다.
반도체 칩으로부터 방출된 방사선은 바람직하게는 실질적으로 반도체 칩의 분리 표면을 통해 분리된다. 바람직하게는, 활성층에서 방출된 방사선의 80%, 특히 바람직하게는 활성층에 의해 방출된 방사선의 90%가 분리 표면을 통해 반도체 칩으로부터 분리된다.
그 외에, 반사층은 바람직하게는 반도체 칩의 p 접점으로서 이용될 수 있다. 그 외에, 반도체 칩의 n 접촉은 마찬가지로 분리 표면의 맞은편에 위치하는 반도체 칩의 측면에서 이루어질 수 있다. 예컨대 n 접점은, 전기 절연 방식으로, 반도체 칩의 반대 방향으로 향해 있는 반사층의 측면에 배열되고, 절기 절연된 관통구들, 이른바 바이아(Via)들에 의해 거울을 통해 반도체 칩의 n 측으로 이어진다. 대체되는 방식으로, n 접점은 반도체 몸체와 충진 재료 사이에서 반도체 칩의 분리 측면 상에 배열될 수 있다. 이 경우, n 접점은 바람직하게는 예컨대 TCO를 포함하는 방사선 투과 층이거나, 또는 금속 격자 접점으로서 형성된다.
개선 실시예에 따라, 분리 표면은 반도체 몸체의 측면 연장부보다 더 작은 측면 연장부를 포함한다. 반도체 몸체는 특히 반사층에 대향하여 배열되는 주 표면을 포함하며, 주 표면은 일부 영역에 분리 표면을 포함한다. 이 경우, 분리 표면은 바람직하게는 주 표면 내 중앙에 배열된다. 이는, 특히 분리 표면의 옆에 배열되는 주 표면의 가장자리 영역들에서 실질적으로 방사선이 분리되지 않는 것을 의미한다. 바람직하게는, 가장자리 영역들에서는 활성층으로부터 방출된 방사선 중에서 기껏해야 10%만이 분리된다.
그에 따라, 반도체 칩을 내려볼 때, 반도체 칩은 복수의 영역, 이른바 픽셀을 보유하는 주 표면을 포함한다. 픽셀은 예컨대 분리 표면을 포함하고, 측면에서 분리 표면에 인접하는 방식으로 인접한 픽셀들이 배열되고, 이들 픽셀을 통해서는 바람직하게는 방사선이 분리되지 않거나 거의 분리되지 않는다.
개선 실시예에 따라서, 하기 공식이 적용된다.
Figure pct00001
위의 식에서, p1은 전류 공급되는 활성층의 반 크기(half size)이고, p2는 분리 표면의 반 크기이고, d1은 반도체 몸체의 높이이고, d2는 충진 재료의 높이이고, d3은 활성층과 반사층 사이의 간격이고, n1은 반도체 재료의 굴절률이고, n2는 충진 재료의 굴절률이며, 이때 0 ≤ α2 < 90°의 관계가 적용된다.
이 경우, 반 크기는 절반의 측면 연장부에 상응한다.
전류 공급되는 활성층이 반 크기(P1)를 갖는다면, 해당하는 분리 표면의 최적의 최소 반 크기(p2)가 전술한 공식을 통해 계산될 수 있다. 반도체 칩의 대조는 특히 d2 * tan(α2)의 비결정성(indetermination)에 의해 제한되는데, 그 이유는 각도(α2)가 큰 경우 tan(α2)는 무한대로 향하기 때문이다. 이는, 항상 방사선의 일부분이 분리 표면에 대해 인접하여 분리되기 때문에, 대조는 임의로 커질 수 없음을 의미한다. 그 밖에, 반도체 몸체의 재료와 충진 재료 사이의 경계면들에 프레넬 반사(Fresnel reflection)가 존재하며, 그럼으로써 반사된 광은 반도체 몸체 내로 재반사되고, 그 다음 반사층에서 반사되며, 그에 따라 분리 표면에 인접하여 위치하는 영역들을 통해 분리된다.
개선 실시예에 따라서, 활성층과 분리 표면 사이에는 브래그 거울이 배열된다. 바람직하게는, 브래그 거울은 λ/4 층들, 예컨대 5개의 λ/4 층으로 구성된다. 바람직하게는, 브래그 거울은 AlxGa(1-x)N 층 및 GaN 층을 포함한다. 이처럼 배열되는 브래그 거울은 바람직하게는 빔 형성 효과와 그에 따른 반도체 칩의 효율성을 유의적으로 증가시킨다. 특히 브래그 거울은 순방향으로 방사선 방출을 증폭시킨다.
브래그 거울은 바람직하게는 순방향으로 방출되는 빔들(beam)에 대한 세기 증가와, 측면 방향으로 방출되는 빔들에 대한 세기 감소를 가능하게 한다.
분리 표면과 반도체 몸체는 수직 대칭축을 포함하고, 바람직하게는 활성층의 대칭축과 분리 표면의 대칭축은 직접적으로 상호 간에 겹친다. 브래그 거울은 바람직하게는, 브래그 거울의 대칭축이 활성층의 대칭축 및 분리 표면의 대칭축과 일치하는 방식으로 배열된다. 브래그 거울은 바람직하게는 반도체 몸체 내에 통합된다.
대체되는 개선 실시예에 따라서, 반도체 몸체에는 브래그 거울과 같은 거울이 제공되지 않는다. 이 경우, 특히 활성층과 분리 표면 사이에서는 반사를 위해 장착되는 중간층이 위치되지 않는다. 이 경우, 분리 표면의 반사도는 예컨대 20% 및 그 이상과 60% 미만의 범위이거나, 25% 및 그 이상과 50% 미만의 범위일 수 있다. 상기와 같이 낮은 반사도는 특히 충진 재료를 통해 실현될 수 있다.
개선 실시예에 따라서, 반도체 몸체의 반대 방향으로 향해 있는 충진 재료의 측면 상에는 변환층이 도포된다. 변환층은 바람직하게는 투명한 세라믹 또는 반도체 재료, 예컨대 II/VI 반도체 재료를 함유한다.
바람직하게는, 변환층은 예컨대 컨버터 입자와 같은 산란 중심을 포함하지 않는다. 대체되는 방식으로, 변환층은 내부에 컨버터 입자들이 매입된 기질 재료를 함유하고, 컨버터 입자들의 굴절률과 기질 재료의 굴절률은 동일하며, 그럼으로써 컨버터 입자들을 통한 산란 중심은 형성되지 않는다.
변환층은 활성층으로부터 방출된 방사선을 또 다른 파장의 방사선으로 변환하기에 적합하다. 이 경우, 변환층은, 완전 변환이 이루어지는 방식으로 형성될 수 있다. 완전 변환은 특히, 변환층이 활성층으로부터 방출된 방사선의 대부분을 또 다른 파장의 방사선으로 변환함으로써 칩이 실질적으로 변환된 방사선만을 방출하는 것을 의미한다. 대체되는 방식으로 부분 변환도 이루어진다. 부분 변환은 특히, 활성층으로부터 방출된 방사선 중에서 일부분만이 또 다른 파장의 방사선으로 변환됨으로써 칩이 변환된 방사선과 활성층으로부터 방출된 방사선으로 이루어진 혼합 방사선을 방출하는 방식으로, 변환층이 형성되는 것을 의미한다.
변환층은 충진 재료와 다른 굴절률을 보유한다. 바람직하게는, 변환층의 굴절률은 반도체 재료의 굴절률에 부합하게 조정된다. 이는, 변환층의 굴절률이 반도체 몸체의 굴절률에 근사하는 것을 의미한다. 변환층의 굴절률과 반도체 몸체의 굴절률 사이의 편차는 최대한 적으며, 바람직하게는 10% 미만이다. 따라서, 충진 재료와 변환층 사이의 경계면에는 마찬가지로 프레넬 반사가 발생하며, 그럼으로써 반사된 광은 다시 반도체 몸체 내로 반사되고, 그 다음 반사층에서 반사되며, 이어서 주 표면을 통해 분리된다.
개선 실시예에 따라서, 반도체 칩은 LED, 바람직하게는 박막 LED이다. 본 출원의 범위에서, 박막 LED로서 간주되는 경우는, 제조되는 동안 상부에 반도체 몸체가 에피택셜 성장된 성장 기판이 바람직하게는 완전하게 에칭되는, 그런 LED이다.
반도체 몸체, 특히 반도체 재료는 바람직하게는 InGaN, InGaAlP 또는 InAlGaAs이다.
일 실시예에 따라서, 반도체 칩은 충진 재료를 포함하지 않는다. 이 경우, 변환층은, 예컨대 반도체 몸체와 변환층의 직접 접합(direct bonding)에 의해 반도체 몸체와 직접적으로 결합된다.
분리 표면은 100㎚ 및 그 이상과 100㎛ 및 그 미만의 범위 이내의 측면 연장부를 포함한다. 바람직하게는, 분리 표면의 측면 연장부는 2㎛ 및 그 이상과 10㎛ 미만의 범위 이내이다.
일 실시예에 따라서, 디스플레이는 측면으로 서로 나란하게 배열되는 복수의 전술한 반도체 칩을 포함한다. 예컨대 반도체 칩들은 공동의 캐리어 기판 상에 측면으로 서로 나란하게 배열된다. 이 경우, 반도체 칩들은 바람직하게는 이격 간격 없이 서로 나란하게 배열된다. 대체되는 방식으로, 반도체 칩들 사이에, 자체의 활성층이 동작 중에 전류를 공급받지 않는 그런 영역들이 배열될 수 있으며, 그럼으로써 상기 영역들에서는 동작 중에 방사선이 생성되지 않게 된다.
반도체 칩과 결부하여 언급한 특징들은 디스플레이에 대해서도, 또는 그 반대로도 적용된다.
상기 유형의 반도체 칩들을 포함하는 디스플레이는, 특히 증가된 대조를 특징으로 한다. 상기 증가된 대조는, 디스플레이의 개별 반도체 칩들이 각각 순방향의 우선 방향을 갖는 방출 특성을 나타냄으로써, 방출된 방사선 중에서 기껏해야 적은 부분만이 인접한 반도체 칩 내로 결합되어 그곳에서 분리되는 것을 통해 달성될 수 있다.
디스플레이의 개선 실시예에 따라서, 복수의 반도체 칩은 공동의 반도체 몸체를 포함한다. 이 경우, 반도체 몸체는, 측면으로 상호 간에 이격되어 동작 중에 전류 공급되는 영역들을 보유하는 활성층을 포함한다. 동작 중에 전류 공급되는 활성층의 영역들 사이에는, 내부적으로 반도체 몸체가 동작 중에 전류를 공급받지 않는 반도체 재료를 포함하는 그런 영역이 각각 배열된다.
개선 실시예에 따라서, 인접한 반도체 칩들의 분리 표면들 및 활성층의 전류 공급되는 영역들은 각각 상호 간에 소정의 측면 간격으로 이격되어 배열된다. 바람직하게는, 각각의 전류 공급되는 활성층 위쪽에 수직으로 각각의 분리 표면이 대칭을 이루는 방식으로 배열된다.
개선 실시예에 따라서, 인접한 반도체 칩들의 충진 재료들 사이에는 각각 바람직하게는 약 1의 굴절률을 갖는 가스를 포함하는 공동부가 배열된다. 이 경우, 각각의 반도체 칩 또는 반도체 칩의 각각의 영역은 충진 재료를 포함하고, 개별 반도체 칩들 사이의 영역들에서 반도체 재료 상에는 충진 재료가 배열되는 것이 아니라, 상기 영역 내에 가스가 내포된다.
개선 실시예에 따라서, 인접한 반도체 칩들의 활성층의 영역이면서 동작 중에 전류 공급되는 상기 영역들 사이에서 충진 재료의 반대 방향으로 향해 있는 활성층의 측면 상에는 각각 흡수층이 배열된다. 그에 따라 반도체 몸체는 활성층의 전류 공급되는 영역들 사이에 통합되는 흡수 재료를 함유하고, 상기 재료는 활성층의 전류 공급되는 영역들로부터 방출된 방사선을 흡수하기에 적합하다. 이 경우, 흡수층과 가스로 충전된 공동부는 수직으로 상호 간에 겹쳐져 배열되며, 흡수층과 공동부 사이에는 반도체 몸체의 반도체 재료가 배열된다. 상기 반도체 재료는 동작 중에 전류를 공급받지 않는다. 공동부와 흡수층은 바람직하게는, 반도체 칩으로부터 인접한 반도체 칩의 방향으로 방출되는 그런 방출된 광을 제거한다. 반도체 재료와 가스 사이의 강한 굴절률 점프를 통해, 인접 칩의 방향으로 방출된 빔들은 공동부에서 전반사되고 이어서 흡수층에서 흡수된다. 그럼으로써 상기 빔들은 바람직하게는 더 이상 인접 칩들로부터 분리될 수 없음으로써, 바람직하게는 상기 유형의 디스플레이들의 대조는 증가된다.
개선 실시예에 따라서, 변환층은 활성층으로부터 방출된 방사선을 상이한 파장의 방사선으로 변환하기에 적합한 복수의 영역을 포함한다. 그에 따라, 변환층을 내려볼 때, 상기 변환층은 활성층으로부터 방출된 방사선을 서로 상이한 파장의 방사선으로 변환하기에 적합한 복수의 영역을 포함한다. 예컨대 제 1 영역은, 활성층으로부터 방출된 방사선이 적색 방사선으로 변환되도록 형성되고, 제 2 영역은, 활성층으로부터 방출된 방사선이 녹색 방사선으로 변환되도록 형성되며, 제 3 영역은 상기 방사선을 변화없이 통과하도록 하거나 황색 방사선으로 변환하도록 형성된다.
바람직하게는, 하나의 반도체 칩의 후방에는 각각 변환층의 영역이 배열되며, 그럼으로써 디스플레이를 내려볼 때, 예컨대 변환층의 상이한 영역들의 행렬형 배열이 형성된다.
반도체 칩의 광로 내로 변환층을 삽입하는 것을 통해, 칩으로부터 방출된 방사선의 방출 색상이 변경될 수 있다. 특히 상이한 색상의 영역들을 포함하는 변환층은, 풀 컬러 디스플레이가 생성되게끔 할 수 있다. 따라서, RGB(적색, 녹색, 청색) 디스플레이가 실현될 수 있다. 그 외에도, 백색 변환형 디스플레이들은 픽셀화된 헤드 램프에서 적용된다.
반도체 칩을 제조하기 위한 방법은 하기 공정 단계들을 포함한다.
- 방사선 생성을 위해 제공되는 활성화층을 포함하고 반도체 재료로 이루어진 반도체 몸체를 준비하는 준비 단계, 및
- 반도체 몸체 상에 반사층을 배열하는 반사층 배열 단계이며, 활성층과 반사층 사이의 간격은 활성층으로부터 분리 표면의 방향으로 방출된 방사선이 반사층에서 반사된 방사선을 간섭하는 방식으로 조정되고, 그럼으로써 순방향의 우선 방향을 갖는 반도체 칩의 방출된 방사선의 방출 특성이 생성되게끔 하는 상기 배열 단계.
개선 실시예에 따라서, 상기 방법은 하기의 추가 공정 단계를 포함한다.
- 반사층의 반대 방향으로 향하는 측면에서 반도체 몸체 상에 충진 재료를 배열하는 배열 단계이며, 상기 충진 재료는 반도체 재료의 굴절률보다 더 작은 굴절률을 갖는, 상기 배열 단계.
반도체 칩과 결부하여 언급한 특징들은 상기 방법에 대해서도, 그리고 그 반대로도 적용된다.
개선 실시예에 따라서, 전술한 방법으로 제조되는 복수의 반도체 칩을 포함하는 디스플레이가 제조된다.
본 발명의 추가의 장점들 및 바람직한 개선 실시예들은 하기에서 도 1 내지 도 5와 결부하여 설명되는 실시예들로부터 제시된다.
도 1은 본 발명에 따르는 반도체 칩의 일 실시예를 도시한 개략적 횡단면도이다.
도 2a 내지 도 2c는 활성층과 반사층 사이의 간격에 따르는 분리 효율, 및 방출 각도에 따르는 방출 특성과 관련하여 각각 개략적으로 나타낸 그래프이다.
도 3과 도 4는 본 발명에 따르는 디스플레이의 실시예를 각각 도시한 개략적 횡단면도이다.
도 5는 반도체 칩의 본 발명에 따른 제조 방법과 관련한 흐름도이다.
도들에서, 동일하거나 동일하게 작용하는 구성 부분들은 각각 동일한 도면 부호로 표시될 수 있다. 도시된 구성 부분들과 그들의 상호 간 크기 비율은 정확한 척도인 것으로 간주해서는 안 된다. 오히려, 예컨대 층들, 구조들, 구성 요소들 및 영역들과 같은 개별 구성 부분들은 더 나은 형태성 및/또는 더 나은 이해를 위해 과장되어 두껍게 또는 크게 치수화되어 도시되어 있을 수 있다.
도 1에는 반도체 몸체(6)와 이 반도체 몸체 상에 배열되는 충진 재료(7)를 포함하는 반도체 칩(100)이 도시되어 있다. 반도체 칩(100)은 예컨대 LED, 바람직하게는 박막 LED이다.
반도체 몸체(6)는, 예컨대 InGaN, InGaAlP, InAlGaAs를 기반으로 하는 반도체 재료로 구성된다. 반도체 몸체는 방사선 생성을 위해 제공되어 동작 중에 전압 공급되는 활성층(2)을 포함한다. 이 경우, 동작 중에 전압 공급되는 활성층의 부분은 반도체 몸체(6)의 전체 측면 연장부에 걸쳐 연장되는 것이 아니라, 반도체 몸체(6)의 반도체 층들 내에 센터링되어 배열된다. 이는, 반도체 칩(10)을 내려볼 때, 반도체 몸체가 동작 중에 전류 공급되는 중앙 영역을 포함하고, 이 중앙 영역 내에서는 방사선이 생성되며, 칩(100)의 인접한 가장자리 영역들은 동작 중에 전류를 공급받지 않는 것을 의미한다.
반도체 몸체(6)는, 반도체 몸체를 형성하는 에피택셜 증착된 층들을 포함하며, 활성층(2)은 상기 층들 내에 통합된다.
반도체 몸체(6)는 상부에 충진 재료(7)가 배열되는 주 표면을 포함한다. 충진 재료(7)의 반대 방향으로 향해 있는 반도체 몸체(6)의 측면 상에는 반사층(1)이 배열된다.
충진 재료는 반도체 몸체(6)의 반도체 재료의 굴절률보다 더 작은 굴절률을 보유한다. 예컨대 충진 재료는 실리콘을 함유한다. 충진 재료는 층으로서 반도체 몸체(6)의 주 표면 상에 배열된다. 반도체 몸체(6)의 측면 표면에는 바람직하게는 충진 재료(7)가 제공되지 않는다.
반사층(1)은 활성층(2)으로부터 방출된 방사선을 주 표면의 방향으로 방출하기에 적합하다. 이 경우, 반도체 칩(100)으로부터 유출된 광은 직접적으로 활성층(2)으로부터 주 표면의 방향으로 분리되거나(화살표 3으로 향하는 광로 참조), 또는 간접적으로 반사층(1)을 통해 반사되어 분리된다(화살표 4로 향하는 광로 참조). 상기 직접 광(3) 및 반사된 광(4)은 활성층(2)과 반사층(1) 사이의 간격(d3)에 따라서 간섭상을 생성한다. 이런 효과는 반도체 칩(100)의 내부 방출 특성을 변경한다. 상기 유형의 반도체 칩(100)의 효율성 및 대조를 증가시키기 위해, 우선 반도체 칩의 램버트 방출이 더 강하게 순방향으로 향한다. 이런 효과는 당업자에게 "빔 형성"의 개념 하에 공지되었다. 이는 구체적으로, 반사층(1)과 활성층(2) 사이의 간격(d3)이, 공진을 통해 순방향의 방출 세기가 증폭되도록, 바람직하게는 최댓값이 되도록 선택되는 것을 통해 달성된다.
그럼으로써 반도체 칩(100)은 바람직하게는 분리 표면(9)을 포함하고, 이 분리 표면으로부터 활성층(2)에서 방출된 방사선 대부분이 반도체 칩으로부터 분리되며, 상기 분리 표면(9)은 바람직하게는 반도체 몸체(6)의 측면 연장부보다 더 작은 측면 연장부를 포함한다. 이 경우, 분리 표면(9)은 반도체 칩(100) 내에 센터링되어 배열되며, 그럼으로써 반도체 칩(100)은 반도체 칩을 내려볼 때 중앙 영역에 분리 표면(9)을 포함하며, 이 분리 표면은, 자체로부터는 방사선이 반도체 칩으로부터 거의 분리되지 않거나 전혀 분리되지 않는 그런 영역들(10)에 의해 인접된다.
전류 공급되는 활성층이 반 크기(p1)를 갖는다면, 해당하는 분리 표면의 최적의 최소 반 크기(p2)는 하기 공식을 통해 계산될 수 있다.
Figure pct00002
위의 식에서, d1은 반도체 몸체(6)의 높이이고, d2는 충진 재료(7)의 높이이고, d3은 활성층(2)과 반사층(1) 사이의 간격이고, n1은 반도체 재료의 굴절률이고, n2는 충진 재료(7)의 굴절률이며, α2는 0° 및 그 이상과 90° 미만의 범위이거나, 20° 및 그 이상과 60° 미만의 범위이다.
간격(d3)은 예컨대 50㎚ 및 그 이상과 130㎚ 미만의 범위, 또는 75㎚ 및 그 이상과 105㎚ 미만의 범위이다. 특히 간격(d3)은 0.5 n1 λ이며, 여기서 λ는 반도체 칩으로부터 방출된 주 파장이다. 굴절률(n1)은 예컨대 2.2 및 그 이상과 2.7 미만의 범위이고, 굴절률(n2)은 예컨대 1.3 및 그 이상과 1.75 미만의 범위이다.
반도체 몸체(6)의 반대 방향으로 향해 있는 충진 재료(7)의 측면 상에는, 활성층(2)으로부터 방출된 방사선을 또 다른 파장의 방사선으로 변환하기에 적합한 변환층(8)이 배열된다. 이 경우, 변환층은 반도체 재료의 굴절률, 다시 말해 예컨대 굴절률(n1)에 부합하게 조정된 굴절률을 보유한다.
반도체 재료(6)와 충진 재료(7) 사이뿐 아니라, 충진 재료(7)와 변환층(8) 사이의 경계면들에는 프레넬 반사가 발생하며, 그럼으로써 반사된 광은 다시 반도체 몸체(6) 내에 도달하고 그 다음 반사층(1)에서 분리 표면의 방향으로 반사된다.
상기 유형의 반도체 칩(100)에서 빔 형성 효과를 높이기 위해, 선택에 따라 브래그 거울(11)이 반도체 몸체(6) 내에서 활성층(2)과 분리 표면(9) 사이에 통합될 수 있다. 브래그 거울(11)은 예컨대 AlxGa(1-x)N 및 GaN으로 이루어진 5개의 λ/4 층을 포함한다.
이 경우, 분리 표면(9), 브래그 거울(11) 및 활성층(2)은 바람직하게는 반도체 칩(100) 내에 센터링되어 배열된다.
반도체 칩(100)의 내부에서 간격(d3)의 최적화를 통해, 상기 유형의 칩의 방출 특성은 종래의 칩들에 비해서 증가된 효율성과 향상된 대조를 나타낸다. 이 경우, 대조는 동작 중에 분리 표면(9)으로부터 방출된 방사선과 동작 중에 인접한 영역들(10)로부터 방출된 방사선의 비율이다. 이 경우, 인접한 영역들(10) 내에서는, 소량의 방사선이 반도체 칩(100)으로부터 분리되거나, 또는 방사선이 전혀 분리되지 않는다.
분리 표면(9)의 측면 연장부는 100㎚ 및 그 이상과 100㎛ 미만의 범위, 바람직하게는 2㎛와 10㎛ 사이의 범위 이내일 수 있다.
반도체 칩(100)은 풀 컬러 디스플레이에서 적용되거나, 또는 픽셀화된 헤드 램프를 위해서도 적용될 수 있다.
도 2a에는, 분리 표면으로부터 총 방출의 효율성이 간격(d3)에 따라 도시되어 있는 그래프가 도시되어 있다. 예컨대 상기 그래프는 도 1의 실시예에 따르는 반도체 칩(100)에 관한 것이다.
도 2a의 곡선 A1은 분리 표면으로부터의 분리 효율이 직접적으로 활성층과 반사층 사이의 간격에 따라 결정되는 점을 도시하고 있다. 특히 분리 효율은 바람직하게는 공차가 기껏해야 10%이거나, 또는 기껏해야 5%인 조건에서 간격이 90㎚인 경우 최댓값을 나타낸다. 상기 최적의 간격을 상회 및 하회하는 영역에서 분리 표면으로부터 분리 효율은 감소한다. 이는, 90㎚의 간격을 상회 및 하회하는 영역들에서 활성층으로부터 방출된 방사선의 일부분이 분리 표면에 대한 인접 영역들 내로 분리되는 것을 의미한다. 그러나 상기 방사선은 상기 유형의 칩들의 대조를 바람직하지 못하게 감소시키며, 이는 특히 디스플레이의 적용에서 바람직하지 못하다.
곡선 A1은 도 1의 실시예에 따르는 반도체 칩(100)을 나타내지만, 활성층과 분리 표면 사이에 브래그 거울이 배열되어 있지 않다. 활성층과 분리 표면 사이에 브래그 거울을 포함하는 반도체 칩에 관계하는 데이터 포인트는 도 2a의 그래프에서 포인트 B1에 의해 도시되어 있다. 그래프에 도시된 것처럼, 상기 유형으로 배열된 브래그 거울에 의해서는 분리 표면의 영역 내 분리 효율이 추가로 증가될 수 있다. 따라서 특히 이른바 빔 형성 효과가 증가된다.
도 2b에는, 대조, 다시 말해 분리 표면에 대한 인접한 영역들 내 총 출력의 비율이 활성층과 반사층 사이의 간격(d3)에 대해 도시되어 있는 그래프가 도시되어 있다. 곡선 A2로부터 알 수 있듯이, 바람직하게는 간격(d3)이 더 높을수록 대조도 증가된다.
도 2b의 그래프의 곡선 A2는 여기서도 도 1의 실시예에 따르는 반도체에 관한 것이지만, 반도체 몸체 내에 브래그 거울이 통합되어 있지 않다. 브래그 거울과 통합된 반도체 칩과 해당하는 데이터 포인트는 포인트 B2로 도시되어 있다. 이 경우, 통합된 브래그 거울을 포함하는 반도체 칩은 평균적인 대조를 나타낸다.
도 2c에는, 방사선 세기가 방출 각도에 걸쳐 표시되어 있는 그래프가 도시되어 있으며, 개별 곡선들 A3 내지 A7은 활성층과 반사층 사이에 서로 다른 간격(d3)을 보유한다. 곡선들 A3 내지 A7은 통합된 브래그 거울을 포함하지 않은 반도체 칩들을 기반으로 하며, 그에 반해 곡선 B3은 통합된 브래그 거울을 포함하는 반도체 칩을 기반으로 한다. 곡선 A3은 100㎚의 간격(d3)을 기반으로 하고, 곡선 A4은 90㎚의 간격을 기반으로 하고, 곡선 A5은 80㎚의 간격을 기반으로 하고, 곡선 A6은 70㎚의 간격을 기반으로 하며, 곡선 A7은 110㎚의 간격을 기반으로 한다. 활성층과 반사층 사이에 넓은 간격을 갖는 곡선들, 다시 말해 곡선 A3 및 A4는 각도가 0°일 때 낮은 효율성을 나타낸다. 그와 반대로 곡선 A6 및 A5는 0°일 때 높은 효율성을 나타낸다. 따라서 상기 유형의 간격들의 조건에서 순 방향, 다시 말해 0° 방향의 우선 방향을 갖는 방출 특성이 제공된다.
또한, 높은 효율성은 통합된 브래그 거울을 포함하는 칩으로도 달성될 수 있다(곡선 B3 참조).
도 3에는, 측면으로 서로 나란하게 배열되어 있는 복수의 반도체 칩(100)을 포함하는 디스플레이(1000)가 도시되어 있다. 반도체 칩들(100)은 실질적으로 도 1의 실시예에 따르는 반도체 칩에 상응하며, 도 3의 칩들의 경우 반도체 몸체(6) 내에 브래그 거울이 통합되어 있지 않다.
디스플레이(1000)의 반도체 칩들(100)은 공동의 반도체 몸체(6)를 포함한다. 이는, 반도체 칩들(100)이 공동으로 함께 결합되어 성장 기판 상에서 성장되었음을 의미한다. 이 경우, 함께 결합되어, 동작 중에 전류를 공급받는 영역들을 포함하는 하나 이상의 활성층이 형성된다. 동작 중에 전류 공급되는 활성층의 영역들 사이에는 각각 측면 간격이 배열되며, 그럼으로써 결합부는 동작 중에 방사선을 생성하지 않는 영역들을 포함하게 된다.
디스플레이(1000)는 복수의 분리 표면(9, 10)을 포함하고, 이들 분리 표면은 상호 간에 소정의 측면 간격으로 이격되어 배열된다. 수직 방향으로 각각의 활성층 후방에는 분리 표면이 배열된다. 따라서 디스플레이는, 동작 중에 방사선이 방출되는 영역들(9, 10)을 포함하도록 구성되며, 상기 영역들은, 내부적으로 동작 중에 방사선이 방출되지 않는 그런 영역들에 의해 상호 간에 분리된다.
상기 유형의 디스플레이들의 최대 대조를 보장하기 위해, 바람직하게는, 일측의 반도체 칩의 방출된 방사선이 인접한 반도체 칩 내로 결합되는 점이 방지된다. 이를 위해, 각각의 반도체 칩(100)의 활성층(2)과 반사층(1) 사이의 간격은 각각 도 1의 실시예에서 설명한 것처럼 최적으로 조정된다. 그럼에도, 인접한 반도체 칩 내로 방출되는 방사선을 제거하고 그에 따라 상기 유형의 디스플레이들의 대조를 계속하여 증가시키도록 하기 위해, 반도체 칩들 사이에서 충진 재료(7) 내에 가스로 채워진 공동부(12)가 배열될 수 있고, 활성층(2)의 영역이면서 동작 중에 전류 공급되는 상기 영역들 사이의 반도체 몸체(6) 내에는 흡수층(13)이 배열될 수 있다. 반도체 재료와 가스 사이의 강한 굴절률 점프를 통해, 인접한 반도체 칩의 방향으로 방출된 빔들(14)은 공동부(12)에서 전반사되어 흡수층(13) 내에서 흡수된다. 따라서 상기 빔들은 더 이상 인접한 반도체 칩들로부터 분리될 수 없으며, 그에 따라 바람직하게는 상기 유형의 디스플레이들의 대조가 증가된다.
이를 위해 흡수층(13)과 공동부(12)는 수직으로 상호 간에 겹쳐져 배열된다. 이 경우, 흡수층(13)은 반도체 몸체(6) 내에서 반사층(1)에 직접 인접하는 방식으로 배열될 수 있다.
그 밖의 경우, 도 3의 실시예는 반도체 칩들(100)과 관련하여 도 1의 실시예와 일치한다.
도 4의 디스플레이의 실시예는, 반도체 몸체 상에 충진 재료가 배열되지 않는 점에서 도 3의 실시예와 구분된다. 디스플레이는 반도체 몸체(6) 상에, 직접적으로 구조화되어 형성된 변환층(8)을 포함한다. 디스플레이(1000)의 변환층(8)은, 활성층(2)으로부터 방출된 방사선을 다른 파장의 방사선으로 변환하기에 적합한 복수의 영역(K1, K2)을 포함한다. 특히 분리 표면(9)의 상부에는, 상호 간에 소정의 간격에 의해 서로 분리되어 있는 복수의 변환 영역이 배열된다. 상기 간격은 예컨대 공기를 포함한다. 이 경우, 동작 중에 전류 공급되는 활성층(2)의 각각의 영역의 후방에는 변환층의 영역이 배열된다. 각각의 영역은 바람직하게는 다른 영역들에 비해서 상이하게 변환된 파장을 방출하며, 그럼으로써 바람직하게는 예컨대 RGB 디스플레이(1000)가 실현될 수 있게 된다.
그 밖의 경우, 도 4의 실시예는 도 3의 실시예와 실질적으로 일치한다.
도 5에는, 예컨대 도 1의 실시예에 따르는 반도체 칩을 제조하기 위한 흐름도가 도시되어 있다. 공정 단계 V1에서 방사선 생성을 위해 제공되는 활성층을 포함하고 반도체 재료로 이루어진 반도체 몸체가 준비된다. 이어서 공정 단계 V2에서는 반사층이 반도체 몸체 상에 배열된다. 이 경우, 반사층에 대한 활성층의 간격은, 순방향의 우선 방향을 갖는 반도체 칩의 방출된 방사선의 방출 특성이 생성되도록 활성층으로부터 반도체 몸체의 분리 표면의 방향으로 방출된 방사선이 반사층에서 반사된 방사선을 간섭하는 방식으로 조정된다.
이어서 공정 단계 V3에서는 충진 재료가 반사층의 반대 방향으로 향해 있는 반도체 몸체의 측면 상에 도포되며, 충진 재료는 반도체 재료의 굴절률보다 더 작은 굴절률을 보유한다.
본 발명은 실시예들에 따르는 설명에 의해 상기 실시예들로 국한되는 것이 아니라, 각각의 새로운 특징뿐 아니라 특징들의 각각의 조합도 포함하며, 이런 점은, 비록 해당하는 특징들 또는 해당하는 조합들 자체가 특허청구범위 또는 실시예들 내에 분명하게 명시되어 있지 않다고 하더라도, 특히 특허청구범위 내 특징들의 각각의 조합을 포함한다.
본 특허 출원은, 대응하는 공개 내용이 참조를 통해 본원으로써 수용되는 독일 특허 출원 10 2011 015 726.3의 우선권을 청구한 것이다.

Claims (15)

  1. 반도체 재료로 이루어진 반도체 몸체(6)와, 방출 방향에서 반도체 몸체(6)의 후방에 배열되는 분리 표면(9)과, 반사층(1)을 포함하는 광전 반도체 칩(100)에 있어서,
    - 상기 반도체 몸체(6)는 방사선 생성을 위해 제공되는 활성층(2)을 포함하고,
    - 상기 반사층(1)은 상기 분리 표면(9)의 반대 방향으로 향해 있는 상기 반도체 몸체(6)의 측면 상에 배열되며,
    - 상기 활성층(2)과 상기 반사층(1) 사이의 간격(d3)은, 상기 반도체 칩(100)이 순방향의 우선 방향을 갖는 방출된 방사선의 방출 특성을 나타내도록 상기 활성층(2)으로부터 상기 분리 표면(9)의 방향으로 방출된 방사선이 상기 반사층(1)에서 반사된 방사선을 간섭하는 방식으로 조정되는, 광전 반도체 칩.
  2. 제 1 항에 있어서, 상기 분리 표면(9)은 반도체 몸체의 측면 연장부보다 더 작은 측면 연장부를 포함하고,
    상기 활성층(2)과 상기 반사층(1) 사이의 간격(d3)은, 공차가 기껏해야 10%인 조건에서, 90㎚인, 반도체 칩.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 반도체 몸체(6) 상에, 반도체 재료의 굴절률보다 더 작은 굴절률을 보유하는 충진 재료(7)가 배열되는, 반도체 칩.
  4. 제 3 항에 있어서, 하기 공식이 적용되고,
    Figure pct00003

    위의 식에서, p1은 전류 공급되는 활성층의 반 크기이고, p2는 분리 표면의 반 크기이고, d1은 반도체 몸체의 높이이고, d2는 충진 재료의 높이이고, d3은 활성층과 반사층 사이의 간격이고, n1은 반도체 재료의 굴절률이고, n2는 충진 재료의 굴절률이며, 이때 0 ≤ α2 < 90°의 관계가 적용되는, 반도체 칩.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 활성층(2)과 상기 분리 표면(9) 사이에 브래그 거울(11)이 배열되는, 반도체 칩.
  6. 제 5 항에 있어서, 상기 브래그 거울(11)은 AlxGa(1-x)N 층 및 GaN 층을 포함하는, 반도체 칩.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 반도체 몸체(6)의 반대 방향으로 향해 있는 상기 충진 재료(7)의 측면 상에, 또는 상기 반도체 몸체(6) 상에 변환층(8)이 도포되는, 반도체 칩.
  8. 측면으로 상호 간에 나란하게 배열되는, 제 1 항 내지 제 7 항 중 어느 한 항에 따르는 복수의 광전 반도체 칩(100)을 포함하는 디스플레이(1000).
  9. 제 8 항에 있어서, 상기 복수의 반도체 칩(100)은 공동의 반도체 몸체(6)를 포함하는, 디스플레이.
  10. 제 8 항 또는 제 9 항에 있어서, 인접하는 반도체 칩들(100)의 분리 표면들(9) 및 동작 중에 전류 공급되는 활성층(2)의 영역들은 각각 상호 간에 소정의 측면 간격으로 이격되어 배열되는, 디스플레이.
  11. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서, 인접한 반도체 칩들(100)의 충진 재료들(7) 사이에 각각 가스로 충전된 공동부(12)가 배열되는, 디스플레이.
  12. 제 8 항 내지 제 11 항 중 어느 한 항에 있어서, 인접한 반도체 칩들(100)의 활성층이면서 동작 중에 전류 공급되는 상기 활성층(2)의 영역들 사이에서 상기 충진 재료(7)의 반대 방향으로 향해 있는 상기 활성층(2)의 측면 상에 각각 흡수층(13)이 배열되는, 디스플레이.
  13. 제 8 항 내지 제 12 항 중 어느 한 항에 있어서, 상기 반도체 몸체(6)의 반대 방향으로 향해 있는 상기 충진 재료(7)의 측면 상에, 활성층으로부터 방출된 방사선을 상이한 파장의 방사선으로 변환하기에 적합한 복수의 영역을 포함하는 변환층(8)이 도포되는, 디스플레이.
  14. 제 1 항 내지 제 7 항 중 어느 한 항에 따르는 반도체 칩(100)을 제조하기 위한 반도체 칩 제조 방법이며, 하기 공정 단계들, 즉
    - 방사선 생성을 위해 제공되는 활성층(2)을 포함하고 반도체 재료로 이루어진 반도체 몸체(6)를 준비하는 준비 단계와,
    - 상기 반도체 몸체(6) 상에 반사층(1)을 배열하는 배열 단계를 포함하는 상기 반도체 칩 제조 방법에 있어서,
    상기 활성층(2)과 상기 반사층(1) 사이의 간격은, 순방향의 우선 방향을 갖는 반도체 칩(100)의 방출된 방사선의 방출 특성이 생성되도록 상기 활성층(2)으로부터 분리 표면(9)의 방향으로 방출된 방사선이 상기 반사층(1)에서 반사된 방사선을 간섭하는 방식으로 조정되는, 반도체 칩 제조 방법.
  15. 청구항 제 14 항에 따르는 제조 방법으로 제조된 복수의 반도체 칩(100)을 포함하는 디스플레이(1000)를 제조하기 위한 디스플레이 제조 방법.
KR1020137019912A 2011-03-31 2012-01-30 반도체 칩, 복수의 반도체 칩을 포함하는 디스플레이, 및 그 제조 방법 KR101625271B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102011015726.3 2011-03-31
DE102011015726.3A DE102011015726B9 (de) 2011-03-31 2011-03-31 Halbleiterchip, Display mit einer Mehrzahl von Halbleiterchips und Verfahren zu deren Herstellung
PCT/EP2012/051446 WO2012130499A1 (de) 2011-03-31 2012-01-30 Halbleiterchip, display mit einer mehrzahl von halbleiterchips und verfahren zu deren herstellung

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020157034429A Division KR101723330B1 (ko) 2011-03-31 2012-01-30 반도체 칩, 복수의 반도체 칩을 포함하는 디스플레이, 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20130095321A true KR20130095321A (ko) 2013-08-27
KR101625271B1 KR101625271B1 (ko) 2016-05-27

Family

ID=45531429

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020157034429A KR101723330B1 (ko) 2011-03-31 2012-01-30 반도체 칩, 복수의 반도체 칩을 포함하는 디스플레이, 및 그 제조 방법
KR1020137019912A KR101625271B1 (ko) 2011-03-31 2012-01-30 반도체 칩, 복수의 반도체 칩을 포함하는 디스플레이, 및 그 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020157034429A KR101723330B1 (ko) 2011-03-31 2012-01-30 반도체 칩, 복수의 반도체 칩을 포함하는 디스플레이, 및 그 제조 방법

Country Status (7)

Country Link
US (1) US9112089B2 (ko)
JP (1) JP5763261B2 (ko)
KR (2) KR101723330B1 (ko)
CN (1) CN103460414B (ko)
DE (1) DE102011015726B9 (ko)
TW (1) TWI470842B (ko)
WO (1) WO2012130499A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011102032A1 (de) 2011-05-19 2012-11-22 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleitermodul und Display mit einer Mehrzahl derartiger Module
DE102013107862A1 (de) * 2013-07-23 2015-01-29 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung zumindest eines oberflächenmontierbaren optoelektronischen Halbleiterbauteils
DE102014108295A1 (de) * 2014-06-12 2015-12-17 Osram Opto Semiconductors Gmbh Licht emittierendes Halbleiterbauelement
DE102017129623B4 (de) * 2017-12-12 2024-03-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Licht emittierendes Halbleiterbauelement
DE102018132542A1 (de) 2018-12-17 2020-06-18 Osram Opto Semiconductors Gmbh Optoelektronische leuchtvorrichtung und herstellungsverfahren

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0856202A2 (en) * 1996-06-11 1998-08-05 Koninklijke Philips Electronics N.V. Visible light emitting devices including uv-light emitting diode and uv-excitable, visible light emitting phosphor, and method of producing such devices
JPH11154774A (ja) 1997-08-05 1999-06-08 Canon Inc 面発光半導体デバイスの製造方法、この方法によって製造された面発光半導体デバイス及びこのデバイスを用いた表示装置
US6366018B1 (en) 1998-10-21 2002-04-02 Sarnoff Corporation Apparatus for performing wavelength-conversion using phosphors with light emitting diodes
DE19943405B4 (de) 1999-09-10 2007-12-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines lateral monolithisch integrierten Lichtemissions-Halbleiterbauelements und Lichtemissions-Halbleiterbauelement
US6998281B2 (en) * 2000-10-12 2006-02-14 General Electric Company Solid state lighting device with reduced form factor including LED with directional emission and package with microoptics
DE10054966A1 (de) * 2000-11-06 2002-05-16 Osram Opto Semiconductors Gmbh Bauelement für die Optoelektronik
JP2004056010A (ja) 2002-07-23 2004-02-19 Toyota Central Res & Dev Lab Inc 窒化物半導体発光素子
JP3703028B2 (ja) 2002-10-04 2005-10-05 ソニー株式会社 表示素子およびこれを用いた表示装置
US7019330B2 (en) 2003-08-28 2006-03-28 Lumileds Lighting U.S., Llc Resonant cavity light emitting device
KR100611055B1 (ko) 2004-03-25 2006-08-10 학교법인 포항공과대학교 광양자테 레이저의 다파장 발진특성을 이용한 저전력디스플레이 소자
DE102005016592A1 (de) 2004-04-14 2005-11-24 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
US7609376B2 (en) 2005-01-05 2009-10-27 Hewlett-Packard Development Company, L.P. Method and apparatus for pixel display and SERS analysis
US9158106B2 (en) * 2005-02-23 2015-10-13 Pixtronix, Inc. Display methods and apparatus
JP3818386B2 (ja) 2005-09-21 2006-09-06 セイコーエプソン株式会社 面発光型発光素子およびその製造方法、光モジュール、光伝達装置
JP2007116139A (ja) * 2005-09-22 2007-05-10 Mitsubishi Chemicals Corp 半導体発光デバイス用部材及びその製造方法、並びにそれを用いた半導体発光デバイス
US7471706B2 (en) 2006-06-07 2008-12-30 University Of Central Florida Research Foundation, Inc. High resolution, full color, high brightness fully integrated light emitting devices and displays
CN101127379A (zh) * 2006-08-16 2008-02-20 苏忠杰 高提取效率发光装置
CN101627482A (zh) 2007-03-08 2010-01-13 3M创新有限公司 发光元件阵列
JP2008277651A (ja) * 2007-05-02 2008-11-13 Mitsubishi Chemicals Corp 発光ダイオード
JP5634003B2 (ja) * 2007-09-29 2014-12-03 日亜化学工業株式会社 発光装置
US7718455B2 (en) 2007-12-17 2010-05-18 Palo Alto Research Center Incorporated Method of forming a buried aperture nitride light emitting device
DE102008051050A1 (de) 2008-10-09 2010-04-15 Osram Opto Semiconductors Gmbh Modul mit optoelektronischen Halbleiterelementen
JP4686625B2 (ja) * 2009-08-03 2011-05-25 株式会社東芝 半導体発光装置の製造方法

Also Published As

Publication number Publication date
DE102011015726B9 (de) 2023-07-13
DE102011015726A1 (de) 2012-10-04
JP2014510411A (ja) 2014-04-24
TW201251143A (en) 2012-12-16
TWI470842B (zh) 2015-01-21
KR20150143874A (ko) 2015-12-23
DE102011015726B4 (de) 2023-04-27
WO2012130499A1 (de) 2012-10-04
KR101625271B1 (ko) 2016-05-27
CN103460414B (zh) 2016-07-13
JP5763261B2 (ja) 2015-08-12
US9112089B2 (en) 2015-08-18
KR101723330B1 (ko) 2017-04-04
US20140061667A1 (en) 2014-03-06
CN103460414A (zh) 2013-12-18

Similar Documents

Publication Publication Date Title
JP6595055B2 (ja) 発光デバイス及び波長変換材料を含む光共振器
US11393949B2 (en) Semiconductor component and illumination device
JP6038443B2 (ja) 半導体発光装置および半導体発光装置の製造方法
KR101266205B1 (ko) 발광 장치 및 발광 장치의 제조 방법
JP6810927B2 (ja) 発光素子パッケージ及びこれを含む照明装置
JP2009518874A (ja) 高効率発光ダイオード（ｌｅｄ）
US10497827B2 (en) Light emitting device package
JP7252597B2 (ja) 発光素子パッケージ
KR102227774B1 (ko) 발광다이오드 패키지 제조방법
KR20100059854A (ko) 복사­방출 반도체 몸체
KR101723330B1 (ko) 반도체 칩, 복수의 반도체 칩을 포함하는 디스플레이, 및 그 제조 방법
US11552229B2 (en) Spacer layer arrangements for light-emitting diodes
US11205740B2 (en) Light emitting device package and lighting device including same
US10749089B2 (en) Light emitting device package including a recess provided under a light emitting device and having a closed loop shape
US11600751B2 (en) Light-emitting semiconductor component and method for producing a light-emitting semiconductor component
US20220052232A1 (en) Light-altering particle arrangements for light-emitting devices
KR102645382B1 (ko) 표면발광 레이저소자 및 이를 포함하는 발광장치
JP7082666B2 (ja) 発光半導体デバイス
US20190074410A1 (en) Light emitting device package
CN117321865A (zh) 半导体激光设备和光电组件
KR20130064429A (ko) 광원 모듈 및 이를 포함한 조명 시스템
KR20190028014A (ko) 발광소자 패키지
KR20150008622A (ko) 발광 소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
A107 Divisional application of patent
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190508

Year of fee payment: 4