KR20130091906A - 반도체 패키지용 다층기판의 제조방법 - Google Patents

반도체 패키지용 다층기판의 제조방법 Download PDF

Info

Publication number
KR20130091906A
KR20130091906A KR1020120013241A KR20120013241A KR20130091906A KR 20130091906 A KR20130091906 A KR 20130091906A KR 1020120013241 A KR1020120013241 A KR 1020120013241A KR 20120013241 A KR20120013241 A KR 20120013241A KR 20130091906 A KR20130091906 A KR 20130091906A
Authority
KR
South Korea
Prior art keywords
resin
manufacturing
bump
semiconductor package
present
Prior art date
Application number
KR1020120013241A
Other languages
English (en)
Inventor
박종한
조양식
장재훈
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020120013241A priority Critical patent/KR20130091906A/ko
Publication of KR20130091906A publication Critical patent/KR20130091906A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/26Cleaning or polishing of the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0736Methods for applying liquids, e.g. spraying
    • H05K2203/0746Local treatment using a fluid jet, e.g. for removing or cleaning material; Providing mechanical pressure using a fluid jet
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0796Oxidant in aqueous solution, e.g. permanganate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 반도체 패키지용 다층기판의 제조방법에 관한 것으로, 동박을 준비하는 단계와, 준비된 동박을 일괄 에칭하여 범프를 형성하는 단계와, 상기 범프 사이에 레진을 충진하는 단계와, 에칭을 통해 회로를 형성하는 단계와, PSR 및 OSP 처리하는 단계를 포함하는 다층기판의 제조방법에 있어서, 상기 레진의 충진 후 상기 범프 위에 잔류하는 레진을 화학약품을 이용하여 제거함으로써 저비용으로 고품질의 기판을 대량 생산할 수 있는 반도체 패키지용 다층기판의 제조방법을 제공한다.

Description

반도체 패키지용 다층기판의 제조방법{Manufacturing method of multilayer substrate}
본 발명은 반도체 패키지용 다층기판의 제조에 관한 것으로, 특히, 범프 위에 잔류하는 레진을 저비용으로 간편, 신속하게 제거할 수 있는 반도체 패키지용 다층기판의 제조방법에 관한 것이다.
최근 전자산업의 급속한 발전에 따라 각종 전자제품이 소형화, 슬림화되고 있으며, 이에 따라 미세회로패턴을 형성하고, 입출력단자의 수를 증가시킬 수 있는 반도체 패키지에 대한 요구도 점차 커지고 있다. 이러한 추세를 반영하여 관련 업계에서는 전자제품의 경박단소화에 따른 요구를 충족시킬 수 있도록 다양한 형태의 다층기판을 개발하여 사용하고 있다.
다층기판은 2층 또는 4층 이상으로 적층된 기판에 회로를 형성한 것으로, 이 경우 각 층의 도전체는 비어 홀(via hole)을 통해 전기적으로 연결된다. 이와 관련하여, 이하에서는 종래의 다층기판 제조방법에 대해 도면을 참고하여 상세히 설명하도록 한다.
도 1은 종래의 다층기판 제조방법을 도식화한 공정도이다.
도 1에 도시된 바와 같이, 종래의 다층기판 제조방법은 양면에 동박(Cu foil)(11)이 접합된 기판 원자재(CCL; Copper Clad Laminate)(10)를 준비하는 단계(도 1의 (a))와, 상기 기판 원자재(10)에 기계적 드릴(mechanical drill) 또는 레이저 드릴(laser drill)을 이용하여 비어 홀(12)을 형성하고, 무전해/전해 동도금을 실시하는 단계(도 1의 (b))와, 상기 기판 원자재(10)를 에칭하여 회로를 형성하는 단계(도 1의 (c)) 및 최종적으로 PSR 및 OSP 처리하는 단계(도 1의 (d), (e))를 포함하여 구성된다. 참고적으로, 도 1에서 미설명 부호 "13"은 프리프레그(Prepreg)를 나타낸다.
그러나 상술한 종래기술은 고비용의 드릴 공정 및 그에 따른 무전해/전해 도금 공정이 수반되어야 하고, 입출력단자의 수가 증가할수록 더 많은 수의 비어 홀이 필요하기 때문에 공정 시간이 증가하는 것은 물론 드릴 공정 및 도금 공정에 따른 비용도 증가할 수 밖에 없다.
한편, 등록특허 제10-0582425호에는 회로기판의 비어 홀 필링 방법이 개시되어 있으나, 이 경우에도 세부적인 후속 공정이 상이하기는 하나 기판 원자재에 CNC 드릴을 이용하여 비어 홀을 형성하고, 기판 원자재에 무전해 화학동도금과 전해 동도금을 연속적으로 실시함으로써 비어 홀의 측벽에 화학적 도금층과 전기 도금층을 형성하는 점은 앞서 설명한 바와 동일하다.
이에, 본 발명자는 상술한 종래기술의 제반 문제점을 예의, 주시하여 다층기판을 저비용으로 제조하여 생산성을 향상시킬 수 있는 방안을 모색한 끝에 본 발명에 이르게 된 것이다.
본 발명은 전술한 종래기술의 문제점을 해결하기 위해 안출된 것으로, 전자제품의 경박단소화 추세에 따른 고밀도의 다층기판을 저비용, 고생산성으로 제조하고, 레진 충진 후 범프 위에 잔존하는 레진을 신속, 간편하게 제거함으로써 고품질을 구현할 수 있는 반도체 패키지용 다층기판의 제조방법을 제공하는 데 목적이 있다.
전술한 기술적 과제를 해결하기 위한 수단으로서,
본 발명은, 범프 사이에 레진을 충진하여 회로를 형성하는 반도체 패키지용 다층기판의 제조방법에 있어서, 상기 범프 상에 잔류하는 레진을 화학적 전처리를 통해 제거하는 것을 특징으로 하는 반도체 패키지용 다층기판의 제조방법을 제공한다.
이 경우, 상기 범프 상에 잔류하는 레진이 도트 형태일 경우에는 화학적 디플래쉬에 의해 잔류 레진을 제거할 수 있다.
이 경우, 상기 범프 상에 잔류하는 레진이 일정 크기 이상일 경우에는 화학약품을 이용하여 잔류 레진을 팽윤 또는 용해시킨 후 워터젯 또는 물리적 연마 공정을 통해 제거할 수 있다.
이 경우, 상기 화학약품은 70℃ 이상의 비점을 가지는 것으로 KMnO4, NaOH, KOH계열 또는 Alkyl formamide, Glycol 계열의 유기용매일 수 있다.
본 발명에 따르면, 동박을 일괄 에칭하여 범프를 형성하고, 범프 사이에 레진을 충진하여 다층기판을 제조함으로써 저비용, 고생산성을 실현할 수 있다.
또한, 범프 위에 잔존하는 레진을 화학약품, 워터젯 등을 통해 신속하게 제거함으로써 공정이 획기적으로 단축될 수 있다.
뿐만 아니라, 코어(core) 레진의 표면 거칠기(roughness)가 증가하여 PSR 등과의 밀착력이 향상됨으로써 고품질을 구현할 수 있다.
아울러, 홀플러깅 공법은 물론 기판의 디버링(deburring), 드릴 후 홀 내의 클리닝(cleaning) 등에도 용이하게 적용할 수 있다.
도 1은 종래의 다층기판의 제조방법을 도식화한 공정도,
도 2는 본 발명의 바람직한 실시예에 따른 반도체 패키지용 다층기판의 제조방법을 도식화한 공정도,
도 3은 본 발명의 바람직한 실시예에 따른 반도체 패키지용 다층기판의 제조방법 중 레진 제거 과정을 도식화한 공정도,
도 4는 본 발명의 바람직한 실시예에 따른 반도체 패키지용 다층기판의 제조방법 중 레진 제거 과정을 나타낸 사진.
이하에서는, 첨부한 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위하여 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙여 설명한다.
먼저, 본 발명은 종래 드릴(drill) 공정을 통해 비어 홀(via hole)을 형성함에 따른 고비용, 저생산성의 문제를 해결하기 위해 범프(bump) 비어 방식을 채택하였는 바 이하 이에 대해 상세히 설명하도록 한다.
도 2는 본 발명의 바람직한 실시예에 따른 반도체 패키지용 다층기판의 제조방법을 도식화한 공정도이다.
도 2에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따른 반도체 패키지용 다층기판의 제조방법은 최초 리드프레임으로서 동박(100)을 준비(도 2의 (a))하고, 준비된 동박(100)을 일괄 에칭하여 범프(110)를 형성(도 2의 (b))한다. 이 경우, 상기 범프(110)의 형성 공정은 상기 동박(100)에 포토레지스트층을 형성한 후 현상, 노광, 에칭, 박리하는 방식으로 이루어질 수 있으며, 특별히 제한되지 않는다.
상술한 바와 같이 상기 범프(110)를 형성한 후에는 상기 범프(110) 사이에 레진(120)을 충진(도 2의 (c))한다. 이 경우, 레진은 Dispensing, Screen printing, Ink jet, 전해코팅, Bar coating, Comma coating, Roll coating 등 다양한 도포 수단을 통해 충진될 수 있다. 한편, 본 발명에서 상기 레진(120)으로는 BT, Epoxy, PI 등의 주성분에 다양한 유기/무기 첨가제를 첨가하여 사용할 수 있으며, 특별히 제한되지 않는다.
이후, 상기 동박(100)을 에칭하여 회로를 형성(도 2의 (d))한 다음 최종적으로 PSR 및 OSP 처리(도 2의 (e), (f))를 하면 다층기판의 제작이 완료된다.
그러나 상술한 바와 같은 범프 비어 방식을 따르면, 상기 레진(120)의 도포 후 상기 범프(110) 위에 상기 레진(120)의 잔사가 남거나 상당한 두께로 쌓이게 된다. 따라서 상기 범프(110) 위에 잔류하는 레진을 제거하기 위해 상기 범프(110)를 퍼미스, 정면, 샌팅 처리하는 것도 고려할 수 있으나, 이러한 공정들은 오랜 시간이 소요될 뿐 아니라 공정 중 연마지석의 표면에 레진 잔유물이 묻어 레진 제거가 원활이 이루어지지 않는 문제점이 있다.
이에, 본 발명에서는 상기 레진(120)을 단시간에 효과적으로 제거할 수 있는 방법을 제공하고자 하는 것이며, 이하에서는 그 구체적인 방법에 대해 도면을 참고하여 상세히 설명하도록 한다.
도 3은 본 발명의 바람직한 실시예에 따른 반도체 패키지용 다층기판의 제조방법 중 레진 제거 과정을 도식화한 공정도이다.
도 3에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따른 반도체 패키지용 다층기판의 제조방법에서는 상기 레진(120)의 충진 후 상기 범프(110) 상에 잔존하는 레진을 화학적 전처리를 통해 제거하는 것을 기술적 특징으로 한다. 이 경우, 본 발명은 잔류 레진의 형성 위치 및 크기에 따라 화학적 처리 방법을 달리하는 바 이하 구체적으로 설명한다.
우선, 상기 범프(110) 위에 잔류하는 레진이 도트(dotting) 형태로 경미할 경우에는 디플래쉬 용액을 이용한 화학적 디플래쉬(chemical deflash)를 통해 잔류 레진을 제거한다.
다음으로, 상기 범프(110)의 에지(edge) 부분에 잔류 레진이 존재하는 경우에는 도 3에 도시된 바와 같이 레진을 팽윤(swelling) 또는 용해시켜 제거한다.
구체적으로, 상기 범프(110)의 에지 부분에 잔류하는 레진의 두께가 1~50㎛ 수준으로 상기 범프(110)의 다른 표면보다 얇을 경우에는 화학약품(C)을 이용하여 해당 에지 부분을 팽윤 또는 용해시키고, 잔류 레진의 두께가 50㎛ 이상으로 상기 범프(110)의 전면에 두껍게 도포된 경우에는 마찬가지로 화학약품(C)을 이용하여 상기 범프(110)의 전면을 전체적으로 팽윤 또는 용해시킨다. 참고적으로, 도 3에서 미설명부호 "140"과 "150"은 상기 동박의 권취를 위한 언코일러(Uncoiler)와 리코일러(Recoiler)를 각각 나타낸다.
상술한 바와 같이 잔류 레진을 화학적으로 처리한 후에는 워터젯 장치(water jet)(130)의 고압수(W)를 이용하여 팽윤 또는 용해된 잔류 레진을 제거하도록 한다. 이 경우, 잔류 레진이 워터젯만으로 처리하기에 두껍거나 특성이 어려울 때에는 상술한 바와 같은 화학적 처리 후 물리적 연마 공정을 통해 잔류 레진을 제거하는 것도 가능하다.
한편, 본 발명에서 상기 화학약품으로는 KMnO4, NaOH, KOH계열의 dismear용 약품이나, Alkyl formamide, Glycol 계열의 고비점 약품을 이용하는 것이 바람직하다. 즉, 상술한 화학약품으로 50~90℃의 온도에서 dipping, dip-spray, spray 등과 같은 방식을 이용하여 레진의 표면을 팽윤 또는 용해한 후 워터젯 처리를 하면 불필요한 레진을 제거할 수 있다.
상술한 방법으로 잔류 레진을 제거하면 샌드페이퍼와 같은 부자재의 소모가 없어 공정 비용을 절감할 수 있을 뿐 아니라 공정 시간을 획기적으로 단축하여 정면 공정시 문제가 될 수 있는 스트레스(stress)를 최소화함으로써 레진 제거 편차도 감소시킬 수 있다.
이상으로 본 발명의 바람직한 실시예에 따른 반도체 패키지용 다층기판의 제조방법에 대해 구체적으로 설명하였다. 본 발명자는 본 발명의 효과를 확인하기 상술한 방법으로 기판을 제조하였으며, 그 결과를 도 4에 나타내었다.
구체적으로, 도 4의 (a)는 범프 위에 불필요한 레진이 도포된 모습을 나타낸 사진이고, 도 4의 (b)는 본 발명에 따라 화학약품을 이용하여 dipping 방식으로 처리한 상태를 나타낸 사진이며, 도 4의 (c)는 화학적 처리 후 워터젯을 통해 잔류 레진을 제거한 모습을 나타낸 사진이다.
도 4의 (b) 및 (c)에 나타난 바와 같이, 본 발명에 따를 경우 범프 위에 잔존하는 레진이 효과적으로 제거되었음을 알 수 있으며, 그 결과 여기서 설명한 릴(Reel) 제품은 물론 판넬(Panel) 제품에까지 널리 적용할 수 있을 것으로 기대된다.
이상으로 본 발명의 바람직한 실시예를 도면을 참고하여 상세하게 설명하였다. 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다.
따라서 본 발명의 범위는 상술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미, 범위, 및 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명은 반도체 패키지용 다층기판의 제조방법에 관한 것으로서, 본 발명은 BGA, FBGA, FCFBGA, COF 등 대부분의 IC 패키지용 기판 제조에 이용될 수 있다.
100 : 동박 110 : 범프
120 : 레진 130 : 워터젯 장치
140 : 언코일러 150 : 리코일러
C : 화학약품 W : 고압수

Claims (7)

  1. 범프 사이에 레진을 충진하여 회로를 형성하는 반도체 패키지용 다층기판의 제조방법에 있어서,
    상기 범프 상에 잔류하는 레진을 화학적 전처리를 통해 제거하는 것을 특징으로 하는 반도체 패키지용 다층기판의 제조방법.
  2. 제 1 항에 있어서,
    상기 범프 상에 잔류하는 레진이 도트 형태일 경우 상기 화학적 전처리는 화학적 디플래쉬에 의해 이루어지는 것을 특징으로 하는 반도체 패키지용 다층기판의 제조방법.
  3. 제 1 항에 있어서,
    상기 화학적 전처리는 화학약품을 이용하여 상기 범프 상에 잔류하는 레진을 팽윤 또는 용해시키는 것을 특징으로 하는 반도체 패키지용 다층기판의 제조방법.
  4. 제 3 항에 있어서,
    상기 화학약품은 70℃ 이상의 비점을 가지는 것을 특징으로 하는 반도체 패키지용 다층기판의 제조방법.
  5. 제 4 항에 있어서,
    상기 화학약품은 KMnO4, NaOH, KOH계열 또는 Alkyl formamide, Glycol 계열의 유기용매인 것을 특징으로 하는 반도체 패키지용 다층기판의 제조방법.
  6. 제 3 항에 있어서,
    상기 범프 상에 잔류하는 레진을 팽윤 또는 용해시킨 후 워터젯을 통해 제거하는 것을 특징으로 하는 반도체 패키지용 다층기판의 제조방법.
  7. 제 3 항에 있어서,
    상기 범프 상에 잔류하는 레진을 팽윤 또는 용해시킨 후 물리적 연마 공정을 통해 제거하는 것을 특징으로 하는 반도체 패키지용 다층기판의 제조방법.
KR1020120013241A 2012-02-09 2012-02-09 반도체 패키지용 다층기판의 제조방법 KR20130091906A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120013241A KR20130091906A (ko) 2012-02-09 2012-02-09 반도체 패키지용 다층기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120013241A KR20130091906A (ko) 2012-02-09 2012-02-09 반도체 패키지용 다층기판의 제조방법

Publications (1)

Publication Number Publication Date
KR20130091906A true KR20130091906A (ko) 2013-08-20

Family

ID=49216857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120013241A KR20130091906A (ko) 2012-02-09 2012-02-09 반도체 패키지용 다층기판의 제조방법

Country Status (1)

Country Link
KR (1) KR20130091906A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106435696A (zh) * 2016-08-30 2017-02-22 昆山东威电镀设备技术有限公司 一种水刀、应用为pcb板进行预处理的水刀及喷洒装置
CN110461095A (zh) * 2019-08-01 2019-11-15 深圳市航盛电路科技股份有限公司 一种电路板去毛刺工艺及去毛刺设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106435696A (zh) * 2016-08-30 2017-02-22 昆山东威电镀设备技术有限公司 一种水刀、应用为pcb板进行预处理的水刀及喷洒装置
CN110461095A (zh) * 2019-08-01 2019-11-15 深圳市航盛电路科技股份有限公司 一种电路板去毛刺工艺及去毛刺设备

Similar Documents

Publication Publication Date Title
US10573610B2 (en) Method for wafer level packaging
JP2009295850A (ja) 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
US9609751B2 (en) Package substrate comprising surface interconnect and cavity comprising electroless fill
JP2007081214A (ja) プリント配線基板の製造方法
JP2007305982A (ja) 微細回路形成のためのプリント基板の製造方法
KR20130091906A (ko) 반도체 패키지용 다층기판의 제조방법
CN116076159A (zh) 印刷电路板的制造方法
KR101079394B1 (ko) 회로기판의 제조방법
TW201611673A (zh) 印刷配線板及其製造方法
US8828247B2 (en) Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same
CN109561597B (zh) 自清洁柔性导电线路的制备方法及具有其的柔性设备
KR102041800B1 (ko) 기판 홀 형성 방법 및 기판 홀 형성 장치
KR102414959B1 (ko) 인쇄회로기판 제조방법
CN103188887B (zh) 在电路板中形成通孔的方法
JP2016119396A (ja) レジストパターンの製造方法、配線パターンの製造方法及び配線基板
JP2009016518A (ja) 多層配線基板
CN103813657B (zh) 形成有局部镀铜的柔性印刷基板的厚度最小化方法
KR20060048413A (ko) 수지 표면 처리제 및 수지 표면 처리법
KR20110110664A (ko) 양면 인쇄회로기판의 제조방법
KR102418672B1 (ko) 다층 프린트 배선판용 롤재의 제조 방법
KR20200027284A (ko) Poled 디스플레이용 고집적 고굴곡성 연성인쇄회로기판의 제조방법
US20150101852A1 (en) Printed circuit board and method of manufacturing the same
KR20170067180A (ko) 회로기판 제조방법
KR101648110B1 (ko) 낮은 조도를 가지는 금속과 고분자 간 접착 방법 및 이를 이용한 기판
KR102032377B1 (ko) 기판 홀 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application