KR20130086749A - 발광다이오드 패키지 및 그 제조방법 - Google Patents

발광다이오드 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20130086749A
KR20130086749A KR1020120007660A KR20120007660A KR20130086749A KR 20130086749 A KR20130086749 A KR 20130086749A KR 1020120007660 A KR1020120007660 A KR 1020120007660A KR 20120007660 A KR20120007660 A KR 20120007660A KR 20130086749 A KR20130086749 A KR 20130086749A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
electrode pattern
ceramic substrate
diode package
Prior art date
Application number
KR1020120007660A
Other languages
English (en)
Inventor
조영진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120007660A priority Critical patent/KR20130086749A/ko
Publication of KR20130086749A publication Critical patent/KR20130086749A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Abstract

본 발명은 발광다이오드 패키지 및 그 제조방법에 관한 것으로서, 제1 및 제2 전극패턴를 갖는 세라믹 기판; 상기 세라믹 기판 상에 탑재되며 상기 제1 및 제2 전극패턴에 각각 전기적으로 연결된 발광다이오드 칩; 상기 세라믹 기판의 제1 및 제2 전극패턴에 전기적으로 연결되며, 상기 발광다이오드 칩에 전기적으로 연결된 보호소자를 포함하며, 상기 보호소자는 상기 세라믹 기판에 매입되므로, 보호소자가 차지하는 면적이 감소되므로 발광다이오드 패키지의 집적도가 증가하고 광추출효율이 증가되는 효과가 있다.

Description

발광다이오드 패키지 및 그 제조방법{LIGHT EMITTING DIODE PACKAGE AND MANUFACTURING METHOD THEREOF}
본 발명은 발광다이오드 패키지 및 그 제조방법에 관한 것이다.
발광다이오드는 전기에너지를 이용하여 소자 내에 포함되어 있는 물질이 빛을 발광하는 소자로서, 접합된 반도체의 전자와 정공이 재결합하며 발생하는 에너지를 광으로 변환하여 방출한다. 이러한 발광다이오드는 현재 조명, 표시장치 및 광원으로서 널리 이용되며 그 개발이 가속화되고 있는 추세이다.
특히, 최근 그 개발 및 사용이 활성화된 질화갈륨(GaN)계 발광다이오드를 이용한 휴대폰 키패드, 사이드 뷰어, 카메라 플래쉬 등의 상용화에 힘입어, 최근 발광다이오드를 이용한 일반 조명 개발이 활기를 띠고 있다. 대형 TV의 백라이트 유닛 및 자동차 전조등, 일반 조명 등 그의 응용제품과 같이, 발광다이오드의 용도가 점차 대형화, 고출력화, 고효율화된 제품으로 진행하고 있으므로 이와 같은 용도에 사용되는 발광다이오드의 특성도 이를 충족하는 높은 수준이 요청되고 있다.
종래에는 발광다이오드의 손상을 방지하기 위해 보호소자를 발광다이오드 칩과 병렬연결되는 보호소자를 탑재하였으나, 상기 보호소자에 의해 패키지의 면적이 증가되고 광추출효율이 감소되는 문제점이 있었으며, 당 기술 분야에서는 패키지 면적이 감소되고 광추출효율이 증가된 발광다이오드 패키지 및 그 제조방법이 요구되고 있다.
본 발명의 일측면은 상면 및 하면을 갖는 세라믹 기판; 상기 세라믹 기판의 상면에 형성된 제1 및 제2 상부 전극패턴; 상기 세라믹 기판의 하면에 형성된 제1 및 제2 하부 전극패턴; 상기 제1 상부 전극패턴 상에 실장된 발광다이오드 칩; 상기 세라믹 기판을 관통하도록 형성되며, 상기 제1 상부 전극패턴과 상기 제1 하부 전극패턴을 연결하는 제1 관통전극; 상기 세라믹 기판을 관통하도록 형성되며, 상기 제2 상부 전극패턴과 상기 제2 하부 전극패턴을 연결하는 제2 관통전극; 및 상기 제1 상부 전극패턴과 상기 제2 하부 전극패턴에 연결되도록 상기 세라믹 기판에 매립된 보호소자를 포함하며, 상기 발광다이오드 칩과 상기 제2 상부 전극패턴을 전기적으로 연결함으로써 상기 발광다이오드 칩과 상기 보호소자가 역극성 병렬로 연결되는 것을 특징으로 하는 발광다이오드 패키지를 제공한다.
또한, 상기 발광다이오드 칩은 상하면에 각각 제2 및 제1 상부 전극패턴이 전기적으로 연결될 수 있으며, 상기 보호소자는 상기 제2 상부 전극패턴과 상기 제2 하부 전극패턴을 연결될 수 있다.
또한, 상기 보호소자는 제2 상부 전극패턴과 상기 제2 하부 전극패턴에 각각 도전성 비아에 의해 전기적으로 연결될 수 있으며, 상기 도전성 비아는 Ag 또는 Cu로 이루어진 것일 수 있다.
본 발명의 일실시예는 기판 형상이 음각형성된 용기 내에 보호소자를 배치하는 단계; 세라믹 무기 분말을 포함하는 세라믹 슬러리를 마련하여 상기 용기 내에 주입하는 단계; 상기 세라믹 슬러리를 소성하여 세라믹 기판을 형성하는 단계; 상기 세라믹 기판을 상기 용기에서 분리하는 단계; 상기 세라믹 기판의 각 양 표면에서 상기 보호소자에 이르는 비아홀을 형성하는 단계; 상기 비아홀에 도전성 물질을 충진하는 단계; 상기 세라믹 기판의 양 표면을 연결하는 제1 및 제2 관통전극을 형성하는 단계; 상기 세라믹 기판의 상면에 상기 제1 관통전극과 연결되는 제1 상부 전극패턴 및 상기 제2 관통전극과 연결되는 제2 상부 전극패턴을 형성하고, 상기 세라믹 기판의 하면에 상기 제1 관통전극과 연결되는 제1 하부 전극패턴 및 제2 관통전극과 연결되는 제2 하부 전극패턴을 형성하는 단계; 및 상기 제1 상부 전극패턴에 발광다이오드 칩을 실장하는 단계;를 포함하는 것을 특징으로 발광다이오드 패키지 제조방법을 제공한다.
또한, 상기 음각형성된 용기는 상기 보호소자를 지지하는 받침대가 형성될 수 있으며, 상기 보호소자는 상기 용기의 양 표면으로부터 동일한 거리를 이루도록 배치된 것일 수 있다.
또한, 상기 도전성 물질은 Ag 또는 Cu일 수 있으며, 상기 비아홀은 펀칭(punching)법 또는 레이저 조사법 의해 형성된 것일 수 있다.
또한, 상기 세라믹 슬러리는 알루미나(Al2O3) 및 글래스 파우더에 톨루엔 또는 에탄올을 혼합한 것일 수 있으며, 상기 세라믹 슬러리의 소성은 900 ~ 1100℃에서 수행되는 것일 수 있다.
또한, 상기 제1 및 제2 상하부 전극패턴은 상기 세라믹 기판의 표면에 Cu층을 형성한 후 Au층을 형성하는 것일 수 있다.
상술된 발광다이오드 패키지 및 그 제조방법은 보호소자가 차지하는 면적이 감소되므로 발광다이오드 패키지의 집적도가 증가하고 광추출효율이 증가되며, 제도공정이 간소화되는 효과가 있다.
도 1은 본 발명의 일실시형태에 의한 발광다이오드 패키지를 개략적으로 도시한 사시도이다.
도 2 내지 도 7은 본 발명의 일실시예에 의한 발광다이오드 패키지의 제조방법을 개략적으로 나태낸 단면도이다.
도 8은 본 발명의 일실시형태의 발광다이오드 패키지의 회로도이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명한다.
이러한 실시예는 본 발명에 대하여 당업계에서 통상의 지식을 가진 자에게 발명의 범위를 예시하기 위해 제공되는 것이다. 그러므로 본 발명은 이하의 실시예들에 한정되는 것이 아니라, 특허청구범위가 제시하는 다양한 형태로 구현될 수 있다. 따라서, 도면에 도시된 구성요소들의 형상 및 크기 등은 보다 명확한 설명을 위하여 과장될 수 있으며, 도면 상에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 참조부호를 사용할 것이다.
도 1은 본 발명의 일실시형태에 의한 발광다이오드 패키지를 개략적으로 도시한 사시도이고, 도 7은 도 1의 A-A'에서 바라본 발광다이오드 패키지의 단면도이다.
도 7에 도시된 바와 같이, 본 발명의 일실시형태에 의한 발광다이오드 패키지는 세라믹 기판(110), 제1 및 제2 상부 전극패턴(130a, 130b),제1 및 제2 하부 전극패턴(130c, 130d), 발광다이오드 칩(140), 제1 및 제2 관통전극(113a, 113b)및 보호소자(120)을 포함하는 구조이다.
상기 세라믹 기판(110)은 상면 및 하면을 갖는 판상으로 형성되며, 알루미나(Al2O3) 및 글래스 파우더에 톨루엔 또는 에탄올과 같은 혼합용매 및 바인더 등의 물질을 혼합한 세라믹 슬러리를 소성하여 형성된다. 이때, 상기 세라믹 기판(110)은 매립된 상기 보호소자(120)가 상기 세라믹 기판(110)의 표면에 돌출되지 않는 두께로 형성할 수 있다. 본 발명의 일실시예에서는 450 ~ 550㎛의 두께로 형성될 수 있다.
상기 세라믹 기판(110)의 상면에는 제1 및 제2 상부 전극패턴(130a, 130b)가 형성되며, 상기 세라믹 기판(110)의 하면에는 제1 및 제2 하부 전극패턴(130c, 130d)이 형성된다.
상기 제1 및 제2 상하부 전극패턴(130a, 130b, 130c, 130d)은 전기 전도성이 우수한 금속층으로 형성할 수 있으나, 전도성 금속층이면 상기 세라믹 기판(110)의 표면에 Cu층을 형성한 후 Au층을 형성할 수 있다.
상기 제1 상부 전극패턴 상에는 발광다이오드 칩(140)이 실장 된다.
상기 발광다이오드 칩(140)은 상기 세라믹 기판(110)의 제1 상부 전극패턴(130a) 상에 실장되며, 제2 상부 전극패턴(130b)과는 와이어 본딩으로 연결된다.
상기 발광다이오드 칩(140)은 외부에서 인가되는 전원에 의해 소정 파장의 빛을 출사하는 반도체소자의 일종이다. 상기 발광다이오드 칩(140)은 전기 신호 인가시 빛을 방출하는 광전 소자라면 어느 것이나 이용 가능하며, 대표적으로, 성장기판 상에 반도체층을 에피택셜 성장시킨 반도체 발광소자를 이용할 수 있다. 성장기판은 사파이어가 적용될 수 있으나, 이에 한정되는 것은 아니며, 예를 들어 스피넬, SiC, GaN, GaAs 등과 같은 공지된 성장용 기판을 이용할 수 있다. 구체적으로, 상기 발광다이오드 칩(140)은 BN, SiC, ZnSe, GaN, InGaN, InAlGaN, AlGaN, BAlGaN, BInAlGaN 등으로 이루어질 수 있으며, Si 또는 Zn 등으로 도핑할 수 있다. 또한, 상기 발광다이오드 칩(140)의 발광층은 InxAlyGa1 -x- yN(0≤X≤1, 0≤Y≤1, 0≤X+Y≤1)로 이루어진 질화물 반도체로 구성될 수 있으며, 단일 또는 다중 양자 우물 구조로 이루어져 출력을 향상시킬 수 있다. 이때, 상기 발광다이오드 칩(140)은 형광체 또는 양자점과 같은 파장변환물질에 의해 방출광이 백색광으로 변환될 수 있도록, 300 ~ 460nm의 단파장을 방출하는 발광소자일 수 있다.
상기 보호소자(120)는 상기 세라믹 기판(110)의 내부에 매립되며, 상기 보호소자(120)은 상기 세라믹 기판의 상면과 하면에 형성된 제2 상부 전극패턴(130b)과 제2 하부 전극패턴(130d)를 연결한다. 상기 보호소자(120)은 상기 제2 상부 전극패턴(130b)과 제2 하부 전극패턴(130d)에 전기적으로 연결되며, 상기 제2 상부 전극패턴(130b)과 상기 제2 하부 전극패턴(130d)에 각각 도전성 비아(112a, 112b)에 의해 전기적으로 연결될 수 있다.
상기 도전성 비아(120a, 120b)는 상기 보호소자(120)의 양 전극(미도시)으로부터 상기 세라믹 기판(110)의 양 표면까지 연장하여 형성되며, Ag 또는 Cu과 같은 도전성 금속으로 형성될 수 있다.
또한, 상기 세라믹 기판(110)에 하나의 보호소자(120)가 매립될 수 있으나, 복수의 보호소자(120)가 매립될 수도 있다.
이때, 상기 보호소자(120)는 상기 세라믹 기판(110)의 양 표면에서 동일한 거리를 이루도록 매입할 수 있다. 상기 보호소자(120)를 상기 세라믹 기판(110)의 중앙에 매립하면, 상기 세라믹 기판(110)의 양 표면에서 상기 보호소자에 전기적으로 연결되도록 형성되는 도전성 비아(112a, 112b)의 길이를 동일하게 할 수 있으므로, 소성과정에서 상기 세라믹 기판(120)이 왜곡되는 것을 방지할 수 있다.
도 8에 도시된 바와 같이, 상기 보호소자(120)는 상기 세라믹 기판(110)에 실장되는 발광다이오드 칩(140)과 역극성 병렬로 연결되어 상기 발광다이오드 칩(140)을 정전기 방전(electro static discharge ; ESD)으로 부터 보호한다.
상기 보호소자(120)는, 정전압 다이오드 또는 반도체 저항소자(varistor)로 형성된다. 또한, 상기 정전압 다이오드는 제너 다이오드, 에벌렌시 다이오드, 스위칭 다이오드 및 쇼트키 다이오드로 이루어진 그룹에서 선택된 어느 하나의 다이오드로 이루어질 수 있으며, 본 실시예에서는 정전압 다이오드로 제너 다이오드를 사용할 수 있다. 또한, 상기 제너 다이오드는 상기 세라믹 기판(110)을 소성하는 고온에서도 열손상을 받지 않는 재질로 제조될 수 있다. 예를 들어 상기 제너 다이오드는 Si재질로 형성될 수 있다.
상기 제너 다이오드는 반도체 PN 접합 다이오드로서, PN 접합의 항복(Breakdown) 영역에서 동작특성이 나타나도록 제작된 다이오드로 주로 정전압용으로 사용된다. 그리고, 제너 회복현상을 이용해서 일정 전압을 얻는 소자이며 규소의 PN 접합에서 전류 10mA로 동작하고 품종에 따라 3 ~ 12V의 정전압을 얻을 수 있는 다이오드이다
상기 보호소자(120)는 상기 발광다이오드 칩(140)과 서로 전기적으로 병렬 연결되어, 정전기로 인하여 상기 발광다이오드 칩(140)에 역방향의 전류가 인가되어도 상기 보호소자(120)를 통해 전류가 바이패스(By-Pass)되므로 정전기로 인해서 상기 발광다이오드 칩(110)이 손상되는 것을 방지된다.
상기 보호소자(120)에는 상기 세라믹 기판(110)의 표면에 형성된 제1 및 제2 전극에 전기적으로 접속되도록 도전성 비아(120a, 120b)가 연결된다.
이와 같은 구조의 발광다이오드 패키지(100)는 상기 세라믹 기판(110)의 내에 상기 보호소자(120)가 매립되므로, 상기 발광다이오드 패키지(100)의 표면에 실장되는 소자의 집적도를 더욱 향상시킬 수 있다.
또한, 상기 보호소자(120가 상기 발광다이오드 칩(110)과 동일 평면 상이 아닌, 상기 세라믹 기판(100)의 내부에 매립되므로, 발광다이오드 칩(110)에서 발생하는 광이 상기 보호 소자(120)에서 흡수되거나 산란되지 않고, 발광다이오드 패키지(100)의 발광효율이 향상될 수 있다.
또한, 기판 상에 별도로 보호소자를 별도로 실장하고 발광다이오드 칩과 와이어 본딩을 통해 전기적으로 연결하는 일반적인 경우에 비해, 와이어 본딩을 하는 회수가 1회로 감소되므로 생산성이 향상되는 효과가 있다.
다음으로, 도 2 내지 도 7을 참조하여, 일실시예에 의한 발광다이오드 패키지(100)의 제조방법에 대해 설명한다.
먼저 도 2에 도시된 바와 같이, 기판의 형상이 음각형성된 용기(B)의 내부에 보호소자(120)를 배치하고 세라믹 슬러리를 제조하여 주입한다.
상기 세라믹 슬러리는 알루미나(Al2O3) 및 글래스 파우더에 톨루엔 또는 에탄올과 같은 혼합용매 및 바인더 등의 물질을 혼합한 겔 상태의 물질로, 1000 ~ 2000cp의 점도를 가질 수 있다.
상기 용기(B)에 세라믹 슬러리를 주입한 후에 상기 용기(B)를 900 ~ 1100℃로 가열하여 상기 세라믹 슬러리를 소성시켜 세라믹 기판(110)을 제조한다.
상기 보호소자(120)는 상기 용기(B)내에 세라믹 슬러리를 일부 주입하고 저온에서 경화시킨 후, 상기 경화된 세라믹 슬러리 위에 위치시킨 다음, 상기 보호소자(120)를 덮도록 세라믹 슬러리를 주입하여 배치킬 수 있으나, 도 2에 도시된 바와 같이, 상기 용기(B)의 내부에 상기 보호소자(120)를 지지하는 받침대(C)를 형성하여 상기 보호소자(120)가 안정적으로 배치되게 할 수도 있다. 상기 보호소자(120)를 받침대(C) 상에 배치할 경우, 별도의 공정 없이도 상기 받침대에 의해 세라믹 기판의 표면에서 보호소자(120)에 연결되는 비아홀을 형성할 수 있다.
다음으로, 도 4에 도시된 바와 같이, 상기 보호소자(120)에서 상기 세라믹 기판(110)의 양 표면에 이르는 비아홀(111a, 111b)을 형성한다. 상기 비아홀(111a, 111b)은 펀칭(punching)법 또는 레이저 조사법과 같은 방법에 의해 형성할 수 있다.
다음으로, 도 5에 도시된 바와 같이, 상기 비아홀(111a, 111b)에 Ag 또는 Cu과 같은 도전성 물질을 충진하여 도전성 비아(112a, 112b)를 형성한다. 상기 도전성 비아(112a, 112b)는 상기 비아홀(111a, 111b)에 금속을 압입 또는 도금하는 방법에 의해 형성될 수 있다. 도금공정은 무전해 니켈 금도금(electroless nickel-immersion gold, ENIG)공법을 이용할 수 있다.
또한, 상기 세라믹 기판(110)을 관통하는 제1 및 제2 관통전극(113a, 113b)를 상기 도전성 비아(112a, 112b)를 형성하는 공정과 동일한 방법으로 형성하고, 상기 도전성 비아(112a, 112b)에 전기적으로 연결되는 제1 및 제2 상하부 전극 패턴(130a, 130b, 130c, 130)을 상기 세라믹 기판(110)의 상하면에 형성한다.
다음으로, 도 6에 도시된 바와 같이, 상기 제1 상부 전극패턴(130a) 상에 발광다이오드 칩(140)을 실장한 후, 도 7에 도시된 바와 같이, 상기 발광다이오드 칩(140)을 덮도록 실리콘 수지 또는 에폭시 수지 등과 같은 투명수지로 봉지부(150)를 형성한다.
이때, 상기 봉지부(150)를 형성하기 전에 상기 발광다이오드 칩(140)을 덮도록 형광체 또는 양자점과 같은 파장변환물질로 이루어진 파장변환물질 층을 더 형성할 수도 있다.
다음으로, 상기 발광다이오드 패키지(100)를 소정 단위로 다이싱하여 사용할 수 있는데, 이에 따라 사용자가 원하는 크기로 상기 발광다이오드 패키지(100) 형성하여 사용하는 것이 용이해진다. 필요에 따라서, 다이싱 공정은 발광다이오드 칩(140)의 실장 전에도 실행 가능할 것이다.
100: 발광다이오드 패키지
110: 세라믹 기판
111a, 111b: 비아홀
112a, 112b: 도전성 비아
113a: 제1 관통전극
113b: 제2 관통전극
120: 보호소자
130a: 제1 상부 전극패턴
130b: 제2 상부 전극패턴
130c: 제1 하부 전극패턴
130d: 제2 하부 전극패턴
140: 발광다이오드 칩
150: 봉지부

Claims (13)

  1. 상면 및 하면을 갖는 세라믹 기판;
    상기 세라믹 기판의 상면에 형성된 제1 및 제2 상부 전극패턴;
    상기 세라믹 기판의 하면에 형성된 제1 및 제2 하부 전극패턴;
    상기 제1 상부 전극패턴 상에 실장된 발광다이오드 칩;
    상기 세라믹 기판을 관통하도록 형성되며, 상기 제1 상부 전극패턴과 상기 제1 하부 전극패턴을 연결하는 제1 관통전극;
    상기 세라믹 기판을 관통하도록 형성되며, 상기 제2 상부 전극패턴과 상기 제2 하부 전극패턴을 연결하는 제2 관통전극; 및
    상기 제1 상부 전극패턴과 상기 제2 하부 전극패턴에 연결되도록 상기 세라믹 기판에 매립된 보호소자를 포함하며,
    상기 발광다이오드 칩과 상기 제2 상부 전극패턴을 전기적으로 연결함으로써 상기 발광다이오드 칩과 상기 보호소자가 역극성 병렬로 연결되는 것을 특징으로 하는 발광다이오드 패키지.
  2. 제1항에 있어서,
    상기 발광다이오드 칩은 상하면에 각각 제2 및 제1 상부 전극패턴이 전기적으로 연결된 것을 특징으로 하는 발광다이오드 패키지.
  3. 제1항에 있어서,
    상기 보호소자는 상기 제2 상부 전극패턴과 상기 제2 하부 전극패턴을 연결하는 것을 특징으로 하는 발광다이오드 패키지.
  4. 제3항에 있어서,
    상기 보호소자는 제2 상부 전극패턴과 상기 제2 하부 전극패턴에 각각 도전성 비아에 의해 전기적으로 연결된 것을 특징으로 하는 발광다이오드 패키지.
  5. 제4항에 있어서,
    상기 도전성 비아는 Ag 또는 Cu로 이루어진 것을 특징으로 하는 발광다이오드 패키지.
  6. 기판 형상이 음각형성된 용기 내에 보호소자를 배치하는 단계;
    세라믹 무기 분말을 포함하는 세라믹 슬러리를 마련하여 상기 용기 내에 주입하는 단계;
    상기 세라믹 슬러리를 소성하여 세라믹 기판을 형성하는 단계;
    상기 세라믹 기판을 상기 용기에서 분리하는 단계;
    상기 세라믹 기판의 각 양 표면에서 상기 보호소자에 이르는 비아홀을 형성하는 단계;
    상기 비아홀에 도전성 물질을 충진하는 단계;
    상기 세라믹 기판의 양 표면을 연결하는 제1 및 제2 관통전극을 형성하는 단계;
    상기 세라믹 기판의 상면에 상기 제1 관통전극과 연결되는 제1 상부 전극패턴 및 상기 제2 관통전극과 연결되는 제2 상부 전극패턴을 형성하고, 상기 세라믹 기판의 하면에 상기 제1 관통전극과 연결되는 제1 하부 전극패턴 및 제2 관통전극과 연결되는 제2 하부 전극패턴을 형성하는 단계; 및
    상기 제1 상부 전극패턴에 발광다이오드 칩을 실장하는 단계;를 포함하는 것을 특징으로 발광다이오드 패키지 제조방법.
  7. 제6항에 있어서,
    상기 음각 형성된 용기는 상기 보호소자를 지지하는 받침대가 형성된 것을 특징으로 하는 발광다이오드 패키지 제조방법.
  8. 제6항에 있어서,
    상기 보호소자는 상기 용기의 양 표면으로부터 동일한 거리를 이루도록 배치된 것을 특징으로 하는 발광다이오드 패키지 제조방법.
  9. 제6항에 있어서,
    상기 도전성 물질은 Ag 또는 Cu인 것을 특징으로 하는 발광다이오드 패키지 제조방법.
  10. 제6항에 있어서,
    상기 비아홀은 펀칭(punching)법 또는 레이저 조사법 의해 형성된 것을 특징으로 하는 세라믹 기판 제조방법.
  11. 제6항에 있어서,
    상기 세라믹 슬러리는 알루미나(Al2O3) 및 글래스 파우더에 톨루엔 또는 에탄올이 혼합된 것을 특징으로 하는 발광다이오드 패키지 제조방법.
  12. 제6항에 있어서,
    상기 세라믹 슬러리의 소성은 900 ~ 1100℃에서 수행되는 것을 특징으로 하는 발광다이오드 패키지 제조방법.
  13. 제6항에 있어서,
    상기 제1 및 제2 상하부 전극패턴은 상기 세라믹 기판의 표면에 Cu층을 형성한 후 Au층을 형성하는 것을 특징으로 하는 발광다이오드 패키지 제조방법.
KR1020120007660A 2012-01-26 2012-01-26 발광다이오드 패키지 및 그 제조방법 KR20130086749A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120007660A KR20130086749A (ko) 2012-01-26 2012-01-26 발광다이오드 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120007660A KR20130086749A (ko) 2012-01-26 2012-01-26 발광다이오드 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20130086749A true KR20130086749A (ko) 2013-08-05

Family

ID=49213839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120007660A KR20130086749A (ko) 2012-01-26 2012-01-26 발광다이오드 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20130086749A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019182305A1 (ko) * 2018-03-20 2019-09-26 엘지이노텍(주) 카메라 모듈 및 이를 포함하는 광학 기기

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019182305A1 (ko) * 2018-03-20 2019-09-26 엘지이노텍(주) 카메라 모듈 및 이를 포함하는 광학 기기
KR20190110231A (ko) * 2018-03-20 2019-09-30 엘지이노텍 주식회사 카메라 모듈 및 이를 포함하는 광학 기기
CN111919432A (zh) * 2018-03-20 2020-11-10 Lg伊诺特有限公司 相机模块和包括相机模块的光学设备

Similar Documents

Publication Publication Date Title
KR102031967B1 (ko) 발광 소자 패키지
US8441020B2 (en) Light emitting diode wafer-level package with self-aligning features
KR102346643B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 모듈
EP2355177A2 (en) Light emitting device, method of manufacturing the same
US20190165226A1 (en) Semiconductor element package
US9755114B2 (en) Method for producing a plurality of optoelectronic components and optoelectronic component
US8936953B2 (en) Light emitting diode thermally enhanced cavity package and method of manufacture
EP2246891B1 (en) Light emitting device, light emitting device package, and lighting system including the same
KR20160010525A (ko) 반사기 및 광학 요소를 갖는 발광 디바이스
EP2439796A2 (en) Light emitting device and lighting system
JP2023100965A (ja) 反射性側面コーディングを伴う発光デバイスパッケージ
CN109757120A (zh) 发光器件封装
KR101028206B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR101784417B1 (ko) 발광 디바이스 및 그 제조방법
KR20140023512A (ko) 질화물 발광장치
US11189769B2 (en) Light emitting device package with reflective side coating
KR20130086749A (ko) 발광다이오드 패키지 및 그 제조방법
KR102413224B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 모듈
KR101125334B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101628384B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102237148B1 (ko) 발광소자 제조방법
KR101688379B1 (ko) 발광 디바이스 및 그 제조방법
KR20170020074A (ko) 발광소자 패키지
KR101294711B1 (ko) 반도체 발광소자
KR20180090529A (ko) 반도체 소자 패키지

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid