KR20130082146A - 발광 다이오드 칩 및 발광 다이오드 칩의 제조 방법 - Google Patents

발광 다이오드 칩 및 발광 다이오드 칩의 제조 방법 Download PDF

Info

Publication number
KR20130082146A
KR20130082146A KR1020137001797A KR20137001797A KR20130082146A KR 20130082146 A KR20130082146 A KR 20130082146A KR 1020137001797 A KR1020137001797 A KR 1020137001797A KR 20137001797 A KR20137001797 A KR 20137001797A KR 20130082146 A KR20130082146 A KR 20130082146A
Authority
KR
South Korea
Prior art keywords
emitting diode
light emitting
region
diode chip
semiconductor layer
Prior art date
Application number
KR1020137001797A
Other languages
English (en)
Inventor
베른트 마이어
볼프강 슈미트
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20130082146A publication Critical patent/KR20130082146A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Abstract

발광 다이오드 칩을 개시한다. 그 발광 다이오드 칩은 - n형 전도성 반도체 층(3), - p형 전도성 반도체 층(4), - n형 전도성 반도체 층(3)과 p형 전도성 반도체 층(4) 사이의 활성 영역(2), - 측방으로 n형 전도성 반도체 층(3), p형 전도성 반도체 층(4), 및 활성 영역(2)과 접경하는 측면(14), - 발광 다이오드 칩의 반도체 재료에 도펀트가 도입된 도핑 영역(1), 및/또는 - 중화 영역(1)을 포함하는데, - 도핑 영역(1) 및/또는 중화 영역(1)은 적어도 활성 영역(2)의 영역에서 측면(14)에 형성되고, - 발광 다이오드칩은 동작 중에 비간섭성 전자기 방사선을 방사하도록 마련된다.

Description

발광 다이오드 칩 및 발광 다이오드 칩의 제조 방법{LIGHT-EMITTING DIODE CHIP AND METHOD FOR PRODUCING A LIGHT-EMITTING DIODE CHIP}
발광 다이오드 칩을 개시한다. 또한, 발광 다이오드 칩의 제조 방법을 개시한다.
레이저 커팅 또는 소잉(sawing)과 같은 발광 다이오드 칩 분리 기술은 분리에 의해 생성된 발광 다이오드 칩의 측면들이 손상될 위험을 동반한다. 특히, 레이저 방사에 의한 커팅의 경우, 그것은 그와 같이 제조된 부품의 저전류 취약성을 유발할 수 있다. 그러한 저전류 취약성은 예컨대 분리에 의해 제조된 발광 다이오드 칩의 측면들에 침전된 분리 공정으로부터의 슬래그로 인해 또는 커팅에 사용되는 레이저 빔이 발광 다이오드 칩의 측면들로 반사됨으로 인해 일어난다. 발광 다이오드 칩의 분리 시에, 그 2가지 메커니즘들로 인해 발광 다이오드 칩의 광학 활성 영역에 대한 전기적 병렬 경로가 형성되게 된다. 그러한 전기적 병렬 경로가 저전류 취약성을 유발한다. 이때, 그러한 결함 패턴이 흔히 발광 다이오드 칩의 최종 측정에서야, 즉 가치 사슬(value-added chain)의 끝에서야 비로소 눈에 띄게 된다는 것이 특히 불리한 것으로 판명되었다.
본 발명의 해결하려는 과제는 전기적으로 매우 안정된, 즉 감소한 저전류 취약성을 갖는 발광 다이오드 칩을 제공하는 것이다. 본 발명의 해결하려는 또 다른 과제는 그러한 발광 다이오드 칩의 제조 방법을 제공하는 것이다.
발광 다이오드 칩의 적어도 하나의 실시 형태에 따라, 발광 다이오드 칩은 동작 중에 비간섭성(incoherent) 전자기 방사선을 방사하도록 마련된다. 즉, 특히 발광 다이오드 칩은 동작 중에 가간섭성(coherent) 전자기 방사선을 방사하는 레이저가 아니라, 비간섭성 방사선을 예컨대 큰 입체각(solid angle) 영역으로 방사하는 발광 다이오드 칩이다.
발광 다이오드 칩의 적어도 하나의 실시 형태에 따라, 발광 다이오드 칩은 n형 전도성 반도체 층, p형 전도성 반도체 층, 및 n형 전도성 반도체 층과 p형 전도성 반도체 층 사이에 배치된 활성 영역을 포함한다. 전도성 반도체 층들은 예컨대 상응하게 도핑된 반도체 재료의 층들로, 예컨대 에피택셜하게 서로 상하로 성장된 층들이다. n형 전도성 반도체 층과 p형 전도성 반도체 층의 계면에는 활성 영역이 형성되고, 그 활성 영역은 예컨대 발광 다이오드 칩의 동작 중에 전자기 방사선이 생성되는 적어도 하나의 방사선 방출 층을 포함한다.
발광 다이오드 칩의 적어도 하나의 실시 형태에 따라, 발광 다이오드 칩은 측방으로 n형 전도성 반도체 층, p형 전도성 반도체 층, 및 활성 영역과 접경하는 측면을 포함한다. 즉, 그러한 측면은 발광 다이오드 칩의 플랭크(flank)이다. 이때, 발광 다이오드 칩은 예컨대 발광 다이오드 칩의 베이스 면 및 발광 다이오드 칩의 커버 면과 서로 연결되는 예컨대 4개의 측면들을 포함할 수 있다. 발광 다이오드 칩은 측방으로, 즉 예컨대 반도체 층들의 성장 방향과 수직하거나 그 성장 방향을 가로지르는 방향으로 그 적어도 하나의 측면에 의해 한정된다. 환언하면, 발광 다이오드 칩의 반도체 재료가 측면에서 종결된다. 그 경우, 측면은 주위 매체, 예컨대 패시베이션 층(passivation layer), 몰딩체, 또는 공기에 접할 수 있다.
발광 다이오드 칩의 적어도 하나의 실시 형태에 따라, 발광 다이오드 칩은 도핑 영역을 포함한다. 도핑 영역에서는, 도펀트(dopant)가 발광 다이오드 칩의 반도체 재료에 도입된다. 이때, 도펀트는 예컨대 n형 전도성 반도체 층과 p형 전도성 반도체 층을 n형 또는 p형 도핑하는 도펀트와는 다른 도펀트이다. 이때, 도핑 영역은 적어도 활성 영역의 영역에서 측면에 형성된다. 즉, 발광 다이오드 칩의 측면에서 활성 영역의 영역에 도핑 영역이 형성된다. 그와 관련하여, 도핑 영역이 측면을 따라 발광 다이오드 칩의 다른 층들, 예컨대 n형 전도성 반도체 층과 p형 전도성 반도체 층에 걸쳐 연장되는 것도 가능하다. 또한, 도핑 영역이 측면에 형성된다는 것은 측면으로부터 떨어진 발광 다이오드 칩의 중심 영역에 도핑 영역의 도펀트가 없거나 거의 없다는 것을 의미한다. 환언하면, 도핑 영역이 측면에, 그와 동시에 적어도 활성 영역에 국부적으로 형성된다. 도펀트는 예컨대 측면의 영역에서 활성 영역에 있는 및/또는 활성 영역의 주위에 있는 n형 전도성 영역을 p형 전도성 영역으로 전환한다. 즉, 도펀트는 존재하는 n형 도핑을 과보상(overcompensation)한다. 반대로, 그러한 전환 도핑은 p형 전도성 영역으로부터 n형 전도성 영역으로도 가능하다. 그럼으로써, 본래의 방사선 생성 영역이 측면으로부터 발광 다이오드 칩의 내부로 옮겨진다. 즉, 그러한 확산 영역은 pn 접합(pn-junction)을 더 높은 밴드 갭(band gap)을 갖는 재료로 이동시키는 결과를 가져온다.
발광 다이오드 칩의 적어도 하나의 실시 형태에 따라, 측면의 영역에서 활성 영역에 있는 및/또는 활성 영역의 주위에 있는 n형 전도성 영역 및/또는 p형 전도성 영역이 중화(neutralization)된다. 그를 위해, 각각의 도펀트가 예컨대 수소에 의해 중화되고, 그에 따라 그와 같이 처리된 n형 전도성 영역 및/또는 p형 전도성 영역이 진성 전도성 반도체 영역(intrinsically conductive semiconductor region)으로 된다. 환언하면, 그 경우, 발광 다이오드 칩은 측면에서 적어도 활성 영역의 영역에 형성되는 중화 영역을 포함한다.
발광 다이오드 칩의 적어도 하나의 실시 형태에 따라, 발광 다이오드 칩은 n형 전도성 반도체 층, p형 전도성 반도체 층, 및 n형 전도성 반도체 층과 p형 전도성 반도체 층 사이에 배치된 활성 영역을 포함한다. 또한, 발광 다이오드 칩은 측방으로 n형 전도성 반도체 층, p형 전도성 반도체 층, 및 활성 영역과 접경하는 측면 및 발광 다이오드 칩의 반도체 재료에 도펀트가 도입되는 도핑 영역 및/또는 중화 영역을 포함한다. 이때, 도핑 영역 및/또는 중화 영역은 측면에서 적어도 활성 영역의 영역에 형성된다. 발광 다이오드 칩은 동작 중에 비간섭성 전자기 방사선을 방사하도록 마련된다. 즉, 발광 다이오드 칩의 동작 중에, 발광 다이오드 칩이 비간섭성 전자기 방사선을 방사한다. 도핑 영역 및/또는 중화 영역은 발광 다이오드 칩의 모든 측면들에 형성될 수 있다.
이때, 본원에서 설명되는 발광 다이오드 칩은 특히 다음의 원리를 기반으로 하고 있다: 측면의 영역에서, 활성 영역이 예컨대 적절한 도펀트의 확산 침투에 의해 동일한 전도형의 반도체로 전환된다. 즉, 원래의 n형 또는 p형 도핑이 부가의 도펀트에 의해 과보상된다. 예컨대, 원래의 n형 도핑 영역으로부터 약한 p형 도핑 영역으로 된다. 방사선 생성을 위해 마련된 고유의 활성 영역이 도핑 영역에 의해 측면으로부터 멀리 떨어져 발광 다이오드 칩의 내부로 옮겨진다.
대안적으로 또는 부가적으로, 전술한 바와 같은 중화가 측면에서 이뤄질 수도 있다.
전체적으로, 측면에서 전압이 거의 강하하지 않거나 더 이상 강하하지 않고, 그에 따라 예컨대 전술한 슬래그와 같은 또 다른 단락 경로가 발광 다이오드 칩의 전기 및 광학 특성에 영향을 미치지 않게 된다. 따라서 전기 절연을 위한 부가의 층을 발광 다이오드 칩의 측면에 부착하는 것이 필요하지 않다.
발광 다이오드 칩의 적어도 하나의 실시 형태에 따라, 도핑 영역 및/또는 중화 영역이 발광 다이오드 칩의 전체의 측면에 형성된다. 즉, 도핑 영역 및 중화 영역이 발광 다이오드 칩의 측면들, 바람직하게는 발광 다이오드 칩의 모든 측면들에서 발광 다이오드 칩의 전체의 반도체 재료에 걸쳐 연장된다.
발광 다이오드 칩의 적어도 하나의 실시 형태에 따라, 도핑 영역 및/또는 중화 영역이 측면으로부터 발광 다이오드 칩 속으로 측정하였을 때에 적어도 10 ㎚ 및 최대 100 ㎛의 두께를 갖는다. 그러한 최소 두께에 의해 측면의 충분한 보호가 보장된다. 도핑 영역 및/또는 중화 영역의 침투 깊이는 반도체 칩의 내부에 광학 활성 영역을 형성하기 충분한 공간이 제공되도록 한정되는 것이 바람직하다. 발광 다이오드 칩의 반도체 재료에 배치되는 예컨대 도핑 영역의 경계는 도핑 영역을 형성하는 도펀트의 농도가 발광 다이오드 칩의 반도체 재료 중의 그 최대 농도의 1/e로 떨어지는 곳에 있는 것으로 가정된다. 그것은 예컨대 중화 영역에서의 수소 반입에 대해서도 마찬가지로 적용된다.
발광 다이오드 칩의 적어도 하나의 실시 형태에 따라, 활성 영역이 그리고 바람직하게는 n형 전도성 층과 p형 전도성 층도 질화물-화합물 반도체 재료를 기반으로 한다. 본 맥락에서, "질화물-화합물 반도체 재료를 기반으로 한다"는 것은 활성 영역 및 경우에 따라 전술한 반도체 층들 또는 적어도 그 일부가 질화물-화합물 반도체 재료, 바람직하게는 AlnGamIn1 -n- mN을 포함하거나 그것으로 이뤄지되, 여기서 0 ≤ n ≤ 1, 0 ≤ m ≤ 1, 및 n + m ≤ 1이라는 것을 의미한다. 이때, 그러한 재료는 반드시 상기 식에 따른 수학적으로 정확한 조성을 가져야 하는 것은 아니다. 오히려, 그 재료는 전술한 층들의 n형 전도성 또는 p형 전도성을 제공하는 하나 이상의 도펀트를 포함한다.
발광 다이오드 칩의 적어도 하나의 실시 형태에 따라, 활성 영역이 그리고 바람직하게는 n형 전도성 층과 p형 전도성 층도 인화물-화합물 반도체 재료를 기반으로 한다. 본 맥락에서, "인화물-화합물 반도체 재료를 기반으로 한다"는 것은 활성 영역 및 경우에 따라 전술한 반도체 층들 또는 적어도 그 일부가 AlnGamIn1 -n- mP 또는 AsnGamIn1 -n- mP를 포함하되, 여기서 0 ≤ n ≤ 1, 0 ≤ m ≤ 1, 및 n + m ≤ 1이라는 것을 의미한다. 이때, 그러한 재료는 반드시 상기 식에 따른 수학적으로 정확한 조성을 가져야 하는 것은 아니다. 오히려, 그 재료는 전술한 층들의 n형 전도성 또는 p형 전도성을 제공하는 하나 이상의 도펀트 및 추가의 성분들을 포함할 수 있다.
발광 다이오드 칩의 적어도 하나의 실시 형태에 따라, 활성 영역이 그리고 바람직하게는 n형 전도성 층과 p형 전도성 층도 비화물(arsenide)-화합물 반도체 재료를 기반으로 한다. 본 맥락에서, "비화물-화합물 반도체 재료를 기반으로 한다"는 것은 활성 영역 및 경우에 따라 전술한 반도체 층들 또는 적어도 그 일부가 비화물-화합물 반도체 재료, 바람직하게는 AlnGamIn1 -n- mAs를 포함하거나 그것으로 이뤄지되, 여기서 0 ≤ n ≤ 1, 0 ≤ m ≤ 1, 및 n + m ≤ 1이라는 것을 의미한다. 이때, 그러한 재료는 반드시 상기 식에 따른 수학적으로 정확한 조성을 가져야 하는 것은 아니다. 오히려, 그 재료는 전술한 층들의 n형 전도성 또는 p형 전도성을 제공하는 하나 이상의 도펀트를 포함한다.
이때, 도핑 영역을 형성하는 도펀트는 아연 또는 마그네슘인 것이 바람직하다.
발광 다이오드 칩의 적어도 하나의 실시 형태에 따라, 측면이 적어도 활성 영역의 영역에서 또 다른 패시베이션 층을 갖지 않는다. 즉, 도핑 영역 및/또는 중화 영역이 측면의 전기적 패시베이션에 기여한다는 사실에 의거하여, 적어도 활성 영역의 영역에서 예컨대 이산화실리콘 또는 질화실리콘과 같은 또 다른 절연 층을 측면에 부착하는 것이 생략된다.
발광 다이오드 칩의 적어도 하나의 실시 형태에 따라, 도핑 영역에 추가하여 또 다른 패시베이션 층이 부착된다. 그럼으로써, 발광 다이오드 칩이 매우 양호한 전기 특성으로써 특징져지게 되는데, 왜냐하면 또 다른 패시베이션 층에 의해 덮인 분리 공정의 잔류물들이 도핑 영역의 존재로 인해 발광 다이오드 칩의 저전류 취약성을 유발할 수 없기 때문이다. 또한, 그러한 또 다른 패시베이션 층은 발광 다이오드 칩의 기계적 및 화학적 보호물로서도 유리한 것으로 입증될 수 있다.
발광 다이오드 칩의 적어도 하나의 실시 형태에 따라, 측면이 n형 전도성 반도체 층과 p형 전도성 반도체 층의 성장 방향을 가로질러 연장된다. 예컨대, 측면은 전술한 반도체 층들이 배치되는 캐리어에 대해 < 90°, 바람직하게는 < 50°의 각도로 연장된다.
발광 다이오드 칩을 제조하는 방법을 또한 개시한다. 특히, 그러한 방법에 의해, 본원에서 설명하는 발광 다이오드 칩을 제조할 수 있다. 즉, 발광 다이오드 칩에 대해 개시한 특징들은 발광 다이오드 칩의 제조 방법에 대해서도 개시한 것이고, 또한 발광 다이오드 칩의 제조 방법에 대해 개시한 특징들은 발광 다이오드 칩에 대해서도 개시한 것이다.
발광 다이오드 칩의 제조 방법의 적어도 하나의 실시 형태에 따라, 본 방법에서는 먼저 성장 기판을 제공한다. 성장 기판 상에 바람직하게는 순서대로 바로 n형 전도성 반도체 층, 활성 영역, 및 p형 전도성 반도체 층을 증착한다. 이때, 그러한 층들과 성장 기판 사이에 예컨대 버퍼 층(buffer layer)들과 같은 하나 이상의 또 다른 층들을 배치할 수 있다.
다음 방법 단계에서는, 다수의 확산 영역들 및/또는 중화 영역들을 활성 영역에 형성한다. 확산 영역들은 도펀트의 선택적 확산 침투를 통해 도펀트를 국부적으로 도입함으로써 생성되는 것이 바람직하다. 이때, 도펀트는 예컨대 성장 기판의 반대쪽을 향한 활성 영역의 측면으로부터, 예컨대 성장 기판의 반대쪽을 향한 p형 전도성 반도체 층의 측면으로부터 활성 영역으로 도입될 수 있다. 선택적 확산 침투는 예컨대 마스크의 정의 또는 패턴화된 확산 소스(structured diffusion source)의 사용에 의해이뤄질 수 있다. 중화 영역들은 예컨대 수소 이온들의 이온 주입에 의해 생성될 수 있다.
다음 방법 단계에서는, 다수의, 바람직하게는 모든 확산 영역들 및/또는 중화 영역들을 통해 분리를 수행하여 제조할 발광 다이오드 칩의 측면들을 생성하는데, 이때 적어도 활성 영역의 영역에서 측면들에 도핑 영역 및/또는 중화 영역을 형성한다. 환언하면, 확산 영역 및/또는 중화 영역을 통한 분리에 의해 발광 다이오드 칩의 도핑 영역 및/또는 중화 영역을 제조한다.
확산 영역 및/또는 중화 영역을 활성 영역에 형성하는 것은 본원에서 설명하는 방법에서는 예컨대 금속과 같은 온도에 민감한 재료를 부착하기 전에 수행되는 것이 바람직하다. 즉, 발광 다이오드 칩의 금속 접점들 및/또는 금속 경면들의 형성 전에 확산을 수행한다. 그럼으로써, 도핑 영역이 반도체 재료 속으로 확산되는 것이 상대적으로 강한 온도 상승, 예컨대 > 280 ℃의 온도로의 온도 상승에 의해 지원될 수 있다.
발광 다이오드 칩의 제조 방법의 적어도 하나의 실시 형태에 따라, 확산 영역 및 그에 따라 확산 영역에 의해 제조되는 도핑 영역 및/또는 중화 영역을 n형 전도성 반도체 층, 활성 영역, 및 p형 전도성 반도체 층을 통해 연장한다. 즉, 발광 다이오드 칩의 완성 후에 옆으로 발광 다이오드 칩의 반도체 재료와 접경하는 전체의 측면들에 도핑 영역이 전면적으로 형성되어 전체의 측면에 걸쳐 연장된다.
전술한 제조 방법에 대해 대안적으로, 도펀트를 발광 다이오드 칩의 측면들을 통해, 즉 발광 다이오드 칩의 분리 후에 국부적으로 도입하는 것도 가능하다. 그 경우에는, 확산 영역을 통해 분리할 필요가 없다.
이하, 본원에서 설명하는 발광 다이오드 칩 및 본원에서 설명하는 발광 다이오드 칩의 제조 방법을 실시예들 및 그에 속한 첨부 도면들에 의거하여 더욱 상세히 설명하기로 한다. 첨부 도면들 중에서,
도 1은 본원에서 설명하는 발광 다이오드 칩의 일 실시예를 개략적인 단면도에 의거하여 나타낸 도면이다.
도 2A, 도 2B, 도 2C, 도 2D, 도 2E, 및 도 2F는 본원에서 설명하는 발광 다이오드 칩의 제조 방법을 개략적인 단면도들에 의거하여 나타낸 도면들이다.
첨부 도면들에서, 동일하거나 동일한 타입이거나 동일하게 작용하는 요소들은 동일한 도면 부호들을 갖는다. 첨부 도면들 및 그 첨부 도면들에 도시된 요소들의 크기 비율을 축척에 맞는 것으로 보아서는 안 된다. 오히려, 보다 나은 표현성 및/또는 이해를 위해 개개의 요소들이 과장되어 크게 도시되어 있을 수 있다.
도 1의 개략적인 단면도는 본원에서 설명하는 발광 다이오드 칩의 일 실시예를 도시하고 있다. 도 1의 실시예에서, 발광 다이오드 칩은 캐리어(5)를 포함한다. 캐리어(5)는 예컨대 전기 전도성 재료로 형성된다. 이때, 캐리어(5)는 예컨대 게르마늄을 함유하거나 게르마늄으로 이뤄질 수 있고, 실리콘을 함유하거나 실리콘으로 이뤄질 수 있으며, 금속에 의해 형성되고 예컨대 전해 도금에 의해 제조될 수 있다.
캐리어(5)의 상면에는 예컨대 금을 함유할 수 있는 납땜 층(6)이 배치된다. 캐리어(5)의 반대쪽을 향한 납땜 층(6)의 측면에는 예컨대 은 및/또는 알루미늄을 함유할 수 있는 경면 층(7)이 배치된다. 납땜 층(6)의 반대쪽을 향한 경면 층(7)의 측면에는 발광 다이오드 칩의 반도체 층들이 경면 층(7)을 뒤따른다. 이때, 발광 다이오드 칩은 p형 전도성 반도체 층, n형 전도성 반도체 층(3), 및 그 2개의 반도체 층들 사이에 배치된 활성 영역(2)을 포함한다. 활성 영역은 발광 다이오드 칩의 방사선 생성 영역이다. 예컨대, 발광 다이오드 칩의 동작 중에 활성 영역에서는 UV 영역, 가시광 스펙트럼 영역, 또는 적외선 영역으로부터의 전자기 방사선이 생성된다.
측방으로, 즉 예컨대 발광 다이오드 칩의 반도체 층들이 배치되는 캐리어(5)의 상면과 평행한 방향으로, 반도체 층들(2, 3, 4)은 측면들(14)과 접경한다. 본 경우, 측면들(14)은 캐리어 상면에 대해 < 90°의 각도로 연장된다.
측면들(14)에는 발광 다이오드 칩의 반도체 재료에 도펀트가 도입된 도핑 영역(1)이 형성된다. 도펀트는 예컨대 아연이고, 발광 다이오드 칩의 반도체 층들(2, 3, 4)은 예컨대 질화물-화합물 반도체 재료를 기반으로 한다.
도핑 영역(1)은 활성 영역(2)의 영역에서 측면에 형성되고, 본 경우에는 전체의 측면(14)에 걸쳐, 즉 n형 전도성 반도체 층(3)과 p형 전도성 반도체 층(4)에 걸쳐서도 연장된다. 도핑 영역(1)에서는, 발광 다이오드 칩의 반도체 층들의 반도체 재료의 밴드 갭이 도핑 영역(1)의 밖의 활성 영역에서보다 더 크다. 이때, 도핑 영역을 형성하는 도펀트의 침투 깊이, 즉 측면(14)으로부터 계산한 도핑 영역(1)의 두께는 예컨대 최대 100 ㎛이다.
도핑 영역(1)은 측면(14)에 전기적 패시베이션을 형성하는데, 그 패시베이션은 측면들(14)에 도핑 영역(1)이 없는 발광 다이오드 칩에 비해 발광 다이오드 칩의 저전류 특성을 개선해준다.
도핑 영역(1)에 대해 대안적으로, 예컨대 전술한 바와 같은 중화 영역(1)이 사용될 수도 있다.
도핑 영역(1)에 의한 전기적 패시베이션에 부가하여, n형 전극(9)에 의해 덮이는 영역을 제외한 발광 다이오드 칩의 노출된 외면들이 예컨대 질화실리콘으로 이뤄진 패시베이션 층(8)으로 코팅된다. 이때, 패시베이션 층(8)은 그 측면들에서 경면 층(7)도 덮어 인캡슐레이션한다.
그러나 본원에서 설명하는 도핑 영역에 의거하여, 적어도 활성 영역의 영역에서는 패시베이션 층(8)을 생략하는 것도 가능하다(그에 관해서는, 추가의 패시베이션 층(8)이 없는 본원에서 설명하는 발광 다이오드 칩의 또 다른 실시예를 단면도로 도시하고 있는 도 2F를 또한 참조할 것).
본원에서 설명하는 발광 다이오드 칩을 제조하기 위한 본원에서 설명하는 제조 방법의 일 실시예를 도 2A 내지 도 2F의 개략적인 단면도들과 연계하여 더욱 상세히 설명하기로 한다. 제1 방법 단계(도 2A)에서는, 예컨대 사파이어로 형성되거나 사파이어로 이뤄진 성장 기판(10)을 제공한다. 대안적으로, 성장 기판(10)은 에컨대 SiC 또는 GaAs로 형성될 수도 있다.
다음으로, 성장 기판(10)의 성장 표면에 n형 전도성 반도체 층(3), 활성 영역(2), 및 p형 전도성 반도체 층(4)을 에피택셜하게 증착하는데, 그에 관해서는 도 2B를 참조하면 된다.
다음으로, 도 2C와 연계하여 설명하는 바와 같이, 성장 기판(10)의 반대쪽을 향한 p형 전도성 반도체 층(4)의 측면에 마스크(12)를 패터닝한다. 확산 영역(11)을 형성하기 위한 도펀트를 마스크에 의해 덮이지 않은 영역에 확산 침투시킨다. 본 방법 단계에서는, 전술한 반도체 층들을 갖는 반도체 웨이퍼가 아직은 접점 금속 또는 경면 금속과 같은 온도에 민감한 재료를 포함하지 않는다. 따라서 도펀트의 확산 침투를 지원하기 위해, 반도체 층들을 강렬하게 가열할 수 있다. 이때, 도펀트를 반도체 층들(2, 3, 4)에 확산 침투시킬 뿐만 아니라, 성장 기판(10)에까지 도달하게 하는 것이 가능하다.
다음 방법 단계에서는, 반도체 층들(2, 3, 4)을 성장 기판(10)의 반대쪽을 향한 그 측면에서 납땜 층(6)(선택적으로, 경면 층(7)이 존재할 수도 있음)에 의해 캐리어(5) 상에 고정시킨다. 이어서, 성장 기판(10)을 습식 화학적으로 또는 레이저 절단 방법에 의해 제거한다(도 2D).
도 2E에 의거하여 도시한 바와 같이, 예컨대 레이저 커팅 방법에 의해 분할 선들(13)을 따라 확산 영역들(11)을 통한 분리를 수행한다. 이때, 경우에 따라 측면들(14)에 침전된 슬래그들이 발광 다이오드 칩의 저전류 특성의 저하를 유발하지 않게 되는데, 왜냐하면 그 슬래그들이 분리에 의해 생성된, 전기적 절연 작용을 하는 도핑 영역(1) 상에 침전되기 때문이다.
예컨대, 도 2F를 참조하여 볼 수 있는 이후의 방법 단계에서는, 캐리어(5)의 반대쪽을 향한 n형 전도성 반도체 층(3)의 측면 상에 n형 전극을 부착한다. 그것은 분리 전에 수행될 수도 있다.
예컨대, 수소 이온들의 주입에 의해 전술한 바와 같은 중화 영역(1)을 생성함으로써, 도핑 영역(1)에 대해 대안적으로 중화 영역(1)을 사용할 수도 있다.
본 발명은 실시예들에 의거한 설명으로 인해 그에 한정되는 것이 아니다. 오히려, 본 발명은 임의의 새로운 특징 및 특징들의 임의의 조합을 설혹 그 특징 또는 조합이 특허 청구 범위 또는 실시예들에 명시적으로 기재되어 있지 않더라도 포함하는 것으로, 특히 그것은 특허 청구 범위의 특징들의 임의의 조합을 포함한다.
본 특허 출원은 독일 특허 출원 102010026518.7의 우선권을 주장하는바, 이로써 그 개시 내용이 본원에 참조로 포함된다.

Claims (11)

  1. 발광 다이오드 칩에 있어서,
    n형 전도성 반도체 층(3),
    p형 전도성 반도체 층(4),
    n형 전도성 반도체 층(3)과 p형 전도성 반도체 층(4) 사이의 활성 영역(2),
    측방으로 n형 전도성 반도체 층(3), p형 전도성 반도체 층(4), 및 활성 영역(2)과 접경하는 측면(14),
    발광 다이오드 칩의 반도체 재료에 도펀트가 도입된 도핑 영역(1), 및/또는
    중화 영역(1)을 포함하고,
    도핑 영역(1) 및/또는 중화 영역(1)은 적어도 활성 영역(2)의 영역에서 측면(14)에 형성되고,
    발광 다이오드 칩은 동작 중에 비간섭성 전자기 방사선을 방사하도록 마련되는 것을 특징으로 하는 발광 다이오드 칩.
  2. 제 1 항에 있어서, 도핑 영역(1) 및/또는 중화 영역(1)은 측면(14)에서의 전기적 패시베이션을 형성하고/형성하거나, 측면에서의 전기 전도성을 감소시키는 것을 특징으로 하는 발광 다이오드 칩.
  3. 제 1 항 또는 제 2 항에 있어서, 도핑 영역(1) 및/또는 중화 영역(1)은 전체의 측면(14)에 형성되는 것을 특징으로 하는 발광 다이오드 칩.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 도핑 영역(1) 및/또는 중화 영역(1)은 측면(14)으로부터 적어도 10 ㎚ 및 최대 100 ㎛의 두께를 갖는 것을 특징으로 하는 발광 다이오드 칩.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 활성 영역(2)은 질화물-화합물 반도체 재료를 기반으로 하고, 도펀트는 아연 또는 마그네숨인 것을 특징으로 하는 발광 다이오드 칩.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 측면(14)은 적어도 활성 영역(2)의 영역에서 또 다른 패시베이션 층(8)을 갖지 않는 것을 특징으로 하는 발광 다이오드 칩.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 측면(14)은 n형 전도성 반도체 층(3)과 p형 전도성 반도체 층(4)의 성장 방향을 가로질러 연장되는 것을 특징으로 하는 발광 다이오드 칩.
  8. 발광 다이오드 칩의 제조 방법에 있어서,
    성장 기판(10)을 제공하는 단계,
    성장 기판(10) 상에 n형 전도성 반도체 층(3), 활성 영역(2), 및 p형 전도성 반도체 층(4)을 생성하는 단계,
    적어도 활성 영역(2)에 다수의 확산 영역들(11) 및/또는 다수의 중화 영역들(11)을 형성하는 단계, 및
    다수의 확산 영역들(11) 및/또는 중화 영역들(11)을 통해 분리를 수행하여 발광 다이오드 칩의 측면들(14)을 생성하면서 적어도 활성 영역(2)의 영역에서 각각의 측면(14)에 도핑 영역(1) 및/또는 중화 영역(1)을 형성하는 단계를 포함하고,
    동작 중에 비간섭성 전자기 방사선을 방사하도록 발광 다이오드 칩을 조치시키는 것을 특징으로 하는 발광 다이오드 칩의 제조 방법.
  9. 제 8 항에 있어서, 성장 기판의 반대쪽을 향한 활성 영역(2)의 측면으로부터 활성 영역에 도펀트를 도입하는 것을 특징으로 하는 발광 다이오드 칩의 제조 방법.
  10. 제 8 항 또는 제 9 항에 있어서, n형 전도성 반도체 층(3), 활성 영역(2), 및 p형 전도성 반도체 층(4)을 통해 확산 영역 및/또는 중화 영역(1)을 연장하는 것을 특징으로 하는 발광 다이오드 칩의 제조 방법.
  11. 제 8 항 내지 제 10 항 중의 어느 한 항에 있어서, 제 1 항 내지 제 7 항 중의 어느 한 항에 따른 발광 다이오드 칩을 제조하는 것을 특징으로 하는 발광 다이오드 칩의 제조 방법.
KR1020137001797A 2010-07-08 2011-06-17 발광 다이오드 칩 및 발광 다이오드 칩의 제조 방법 KR20130082146A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010026518.7 2010-07-08
DE102010026518A DE102010026518A1 (de) 2010-07-08 2010-07-08 Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
PCT/EP2011/060158 WO2012004112A1 (de) 2010-07-08 2011-06-17 Leuchtdiodenchip und verfahren zur herstellung eines leuchtdiodenchips

Publications (1)

Publication Number Publication Date
KR20130082146A true KR20130082146A (ko) 2013-07-18

Family

ID=44453961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137001797A KR20130082146A (ko) 2010-07-08 2011-06-17 발광 다이오드 칩 및 발광 다이오드 칩의 제조 방법

Country Status (8)

Country Link
US (1) US9048383B2 (ko)
EP (1) EP2591510A1 (ko)
JP (1) JP2013530543A (ko)
KR (1) KR20130082146A (ko)
CN (1) CN102986043B (ko)
DE (1) DE102010026518A1 (ko)
TW (1) TW201214757A (ko)
WO (1) WO2012004112A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200057216A (ko) * 2018-11-16 2020-05-26 삼성전자주식회사 Led 소자, led 소자의 제조 방법 및 led 소자를 포함하는 디스플레이 장치

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010026518A1 (de) 2010-07-08 2012-01-12 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
US9450147B2 (en) 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area
US9484492B2 (en) * 2015-01-06 2016-11-01 Apple Inc. LED structures for reduced non-radiative sidewall recombination
DE102015110429A1 (de) * 2015-06-29 2017-01-12 Osram Opto Semiconductors Gmbh Optoelektronische Leuchtvorrichtung
DE102015112280A1 (de) * 2015-07-28 2017-02-02 Osram Opto Semiconductors Gmbh Bauelement mit einem metallischen Träger und Verfahren zur Herstellung von Bauelementen
CN108369974B (zh) * 2015-12-22 2021-05-18 苹果公司 用于减轻非辐射复合的led侧壁处理
CN105938862A (zh) * 2016-05-24 2016-09-14 华灿光电(苏州）有限公司 一种GaN基发光二极管芯片及其制备方法
WO2018005286A1 (en) * 2016-06-30 2018-01-04 Apple Inc. Led structures for reduced non-radiative sidewall recombination
DE102017112127A1 (de) 2017-06-01 2018-12-06 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102017113949A1 (de) * 2017-06-23 2018-12-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102018003982A1 (de) * 2018-05-17 2019-11-21 3-5 Power Electronics GmbH Halbleiterbauelementherstellungsverfahren und Halbleiterbauelement
DE102019106419A1 (de) * 2019-03-13 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip und verfahren zum herstellen eines optoelektronischen halbleiterchips
CN111916534B (zh) * 2019-05-07 2022-06-21 錼创显示科技股份有限公司 微型元件
TWI729389B (zh) 2019-05-07 2021-06-01 錼創顯示科技股份有限公司 微型元件
DE102019117207A1 (de) * 2019-06-26 2020-12-31 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip und verfahren zur herstellung eines leuchtdiodenchips
DE102020106113A1 (de) * 2020-03-06 2021-09-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender halbleiterkörper, strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterkörpers
CN115769337A (zh) * 2020-07-09 2023-03-07 鹰港科技有限公司 离子电流下降补偿

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60101989A (ja) * 1983-11-08 1985-06-06 Nippon Telegr & Teleph Corp <Ntt> 半導体レ−ザ及びその製造方法
JPH03103317U (ko) 1990-02-07 1991-10-28
JPH09162441A (ja) 1995-12-05 1997-06-20 Toshiba Corp 半導体装置及びその製造方法
JP3681236B2 (ja) * 1996-10-28 2005-08-10 沖電気工業株式会社 半導体装置
US6201264B1 (en) 1999-01-14 2001-03-13 Lumileds Lighting, U.S., Llc Advanced semiconductor devices fabricated with passivated high aluminum content III-V materials
DE60136261D1 (de) * 2001-01-18 2008-12-04 Avago Tech Fiber Ip Sg Pte Ltd Halbleiterbauelement mit Strombegrenzungstruktur
EP1623467B1 (en) 2003-05-09 2016-12-07 Cree, Inc. LED fabrication via ion implant isolation
US20050194584A1 (en) * 2003-11-12 2005-09-08 Slater David B.Jr. LED fabrication via ion implant isolation
JP4290745B2 (ja) * 2007-03-16 2009-07-08 豊田合成株式会社 Ｉｉｉ−ｖ族半導体素子の製造方法
US20110133159A1 (en) * 2008-08-19 2011-06-09 Lattice Power (Jiangxi) Corporation Semiconductor light-emitting device with passivation in p-type layer
DE102010002204A1 (de) * 2010-02-22 2011-08-25 OSRAM Opto Semiconductors GmbH, 93055 Halbleiterdiode und Verfahren zum Herstellen einer Halbleiterdiode
DE102010026518A1 (de) 2010-07-08 2012-01-12 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200057216A (ko) * 2018-11-16 2020-05-26 삼성전자주식회사 Led 소자, led 소자의 제조 방법 및 led 소자를 포함하는 디스플레이 장치

Also Published As

Publication number Publication date
US9048383B2 (en) 2015-06-02
WO2012004112A1 (de) 2012-01-12
CN102986043B (zh) 2016-03-09
US20130175573A1 (en) 2013-07-11
CN102986043A (zh) 2013-03-20
DE102010026518A1 (de) 2012-01-12
JP2013530543A (ja) 2013-07-25
EP2591510A1 (de) 2013-05-15
TW201214757A (en) 2012-04-01

Similar Documents

Publication Publication Date Title
KR20130082146A (ko) 발광 다이오드 칩 및 발광 다이오드 칩의 제조 방법
KR101806227B1 (ko) 광전자 반도체 칩
US9780265B2 (en) Optoelectronic semiconductor component
US10304998B2 (en) Light emitting diode chip and light emitting device having the same
KR101515310B1 (ko) 발광 다이오드 칩
KR20150103100A (ko) 발광 다이오드 칩을 위한 시스템 및 방법
KR101792678B1 (ko) 광전자 소자
KR20130060189A (ko) 전류 확산 층을 구비한 발광 다이오드 칩
KR20120102146A (ko) 발광 반도체 칩
JP2012015486A (ja) 発光装置の製造方法及び発光装置
KR20140060327A (ko) 발광 다이오드 칩
KR20120100193A (ko) 발광 다이오드 칩
KR101863129B1 (ko) 광전자 반도체 소자의 제조 방법, 및 광전자 반도체 소자
EP2276078B1 (en) Light-emitting element
CN103477453A (zh) 用于制造半导体本体的方法
CN106716651B (zh) 光电半导体芯片和用于制造该光电半导体芯片的方法
US20220320399A1 (en) Component with reduced absorption and method for producing a component
US11955588B2 (en) Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component
Markov et al. Comparison of the properties of AlGaInN light-emitting diode chips of vertical and flip-chip design using silicon as the a submount
KR102653810B1 (ko) 광전자 반도체 칩 및 광전자 반도체 칩을 제조하기 위한 방법
KR20120137485A (ko) 발광 다이오드들, 레이저 다이오드들 또는 광검출기들에 적합한 전기 저항 소자
US11282983B2 (en) Semiconductor chip with transparent current spreading layer
KR101259992B1 (ko) 식각표면이 절연된 발광다이오드의 제조방법
KR101381984B1 (ko) 발광 다이오드 칩 제조방법 및 그에 의해 제조된 발광다이오드 칩
US11935989B2 (en) Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid