KR20130068256A - 본딩 와이어 임피던스 정합회로 - Google Patents

본딩 와이어 임피던스 정합회로 Download PDF

Info

Publication number
KR20130068256A
KR20130068256A KR20110135236A KR20110135236A KR20130068256A KR 20130068256 A KR20130068256 A KR 20130068256A KR 20110135236 A KR20110135236 A KR 20110135236A KR 20110135236 A KR20110135236 A KR 20110135236A KR 20130068256 A KR20130068256 A KR 20130068256A
Authority
KR
South Korea
Prior art keywords
pad
transmission line
impedance matching
matching circuit
dielectric substrate
Prior art date
Application number
KR20110135236A
Other languages
English (en)
Other versions
KR101304316B1 (ko
Inventor
김기진
안광호
박상훈
류종원
태현성
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR20110135236A priority Critical patent/KR101304316B1/ko
Priority to US13/716,406 priority patent/US9118301B2/en
Publication of KR20130068256A publication Critical patent/KR20130068256A/ko
Application granted granted Critical
Publication of KR101304316B1 publication Critical patent/KR101304316B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines

Landscapes

  • Transceivers (AREA)

Abstract

임피던스 정합회로가 제공된다. 본 임피던스 정합회로는 유전체 기판의 내부에 배치되고 본딩 패드 영역과 전송 선로 일단의 영역에 겹쳐지도록 배치되는 트랜스포머(transformer)를 이용하여 임피던스 매칭을 할 수 있게 되어, 수~수십 μm의 얇은 전송선로 혹은 인덕턴스를 보상하기 위해 특수 설계된 안테나를 이용하지 않고, 원하는 주파수에서 신호를 최소한의 삽입손실로 보낼 수 있게 설계 되어 각종 밀리미터 대역에 적용할 수 있게 된다.

Description

본딩 와이어 임피던스 정합회로{Bonding wire impedance matching circuit}
본 발명은 임피던스 정합회로에 관한 것으로, 더욱 상세하게는, 본딩 와이어가 다른 회로와 연결될 경우 임피던스를 정합시키는 본딩 와이어 임피던스 정합회로에 관한 것이다.
밀리미터 대역에서는 매우 짧은 파장으로 인해, 작은 부정합 조건에도 심한 전송 손실이 생긴다. 특히, 송수신기(Transceiver) 등의 각종 칩 간 사용되는 본딩 와이어(Bonding-wire)는 시스템에 심각한 전송 손실을 초래한다. 이는 밀리미터 주파수 대역의 파장 대비 상대적으로 큰 본딩 와이어(bonding-wire)의 인덕턴스(inductance) 성분에 의해 발생하는 임피던스 부정합에 의한 전송 손실로, 성능 저하를 방지하기 위해 임피던스 정합 기법에 의해 보상되어야 한다.
기존의 밀리미터 대역 정합 방법의 경우, LC 전송선로를 이용하여 설계하는 경우가 대부분이다. 그러나, 이를 구현하기 위해서는 수~수십 μm의 매우 얇은 전송 선로가 필요하며, 이는 실제 Passive 환경에서는 구현하기가 어렵다.
일반적인 LC 전송선로를 이용하여 설계하는 종래의 임피던스 정합 방법은 와이어 본딩에 대한 임피던스 보상 회로로 가장 널리 사용되어지고 있는 방법이다. 그러나, 본딩 와이어가 수백 μm로 길어지게 되면, 실제 임피던스 보상회로에서 요구되어지는 인덕턴스 (Lp)가 커지게 되며, 이는 수~수십 μm의 매우 얇은 전송선로를 사용해야 되는 것을 의미한다. 이는 실제 LTCC 공정의 선폭 한계(50μm)를 고려할 때, Passive 환경에서는 구현하기가 어렵다는 것을 의미한다.
이를 보완하기 위해, 안테나의 임피던스를 본딩 와이어의 임피던스와 정합이 되게 설계하는 경우가 연구되어 왔다. 그러나, 이는 칩 뒤의 회로가 안테나가 아닌 다른, 전송 선로의 경우에는 적용이 어려운 단점이 있다.
구체적으로, 칩 보상회로를 안테나와 같은 Passive 소자의 입력 임피던스로 보상하는 방법도 연구되어 왔다. 이는 안테나 설계 시 본딩 와이어의 인덕턴스를 안테나의 입력 임피던스를 통해 보상하는 설계 방법으로, 정합회로를 최소화하여 RF 시스템을 소형화시킬 수 있기 때문에 안테나와 칩 간의 인테그레이션(integration) 에 많이 적용된다. 그러나 이 기술은 칩 뒤의 회로가 안테나가 아닌 다른, 칩 혹은 기타 전송선로가 배치될 경우에는 적용이 어려운 단점이 있다.
이와 같이, 종래의 임피던스 정합 방법은 문제점들이 있다. 이에 따라, 각종 밀리미터 대역에서 적용 가능한 본딩 와이어의 임피던스 정합 위한 방안의 모색이 요청된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 유전체 기판의 내부에 배치되고 본딩 패드 영역과 전송 선로 일단의 영역에 겹쳐지도록 배치되는 트랜스포머(transformer)를 이용하여 임피던스 매칭을 하는 임피던스 정합회로를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른, 임피던스 정합회로는, 유전체 기판; 상기 유전체 기판의 아래면에 배치된 그라운드; 상기 유전체 기판 윗면에 배치되고 본딩 와이어(bonding wire)가 연결되는 제1 패드; 상기 유전체 기판 윗면에 배치되고, 일단이 상기 제1 패드와 일정간격 떨어져 배치되는 전송선로; 상기 유전체 기판의 내부에 배치되고, 상기 제1 패드 영역과 상기 전송 선로 일단의 영역에 겹쳐지도록 배치되는 제2 패드;를 포함한다.
그리고, 상기 제2 패드는, λg/4 트랜스포머(λg는 전송 신호의 파장)일 수도 있다.
또한, 상기 제1 패드 영역과 상기 전송 선로 일단의 영역 사이의 거리는 λg/4이고, 상기 제2 패드는, 상기 제1 패드 영역과 상기 전송 선로 일단의 영역이 겹쳐지는 부분의 길이가 λg/4일 수도 있다.
그리고, 상기 제2 패드는, λg/4 길이의 사각 패드 형태일 수도 있다.
또한, 상기 전송선로는, 마이크로 스트립 라인(micro-strip line)이고, 선폭이 50μm 이상일 수도 있다.
그리고, 상기 제2 패드는, 상기 제1 패드와 직렬 캐패시턴스(capacitance) 성분을 발생시키고, 상기 그라운드와 병렬 캐패시턴스(capacitance) 성분을 발생시키며, 상기 전송선로의 일단과 직렬 캐패시턴스(capacitance) 성분을 발생시킬 수도 있다.
또한, 상기 제1 패드, 상기 제2 패드 및 상기 전송선로의 일단은, LC 공진 회로를 구성할 수도 있다.
그리고, 상기 임피던스 정합회로는, LTCC(Low-Temperature Confired Ceramic) 공법으로 이용하여 기판에 제작될 수도 있다.
본 발명의 다양한 실시예에 따르면, 유전체 기판의 내부에 배치되고 본딩 패드 영역과 전송 선로 일단의 영역에 겹쳐지도록 배치되는 트랜스포머(transformer)를 이용하여 임피던스 매칭을 하는 임피던스 정합회로를 제공할 수 있게 되어, 수~수십 μm의 얇은 전송선로 혹은 인덕턴스를 보상하기 위해 특수 설계된 안테나를 이용하지 않고, 원하는 주파수에서 신호를 최소한의 삽입손실로 보낼 수 있게 설계 되어 각종 밀리미터 대역에 적용할 수 있게 된다.
도 1은 본 발명의 일 실시예에 따른, 임피던스 정합회로의 구조를 도시한 평면도와 측면도,
도 2a 및 도 2b는 본 발명의 일 실시예에 따른, 도 1의 임피던스 정합회로의 등가 회로를 도시한 도면, 그리고,
도 3은 본 발명의 일 실시예에 따른, 임피던스 정합회로(100)를 적용했을 경우와 적용하지 않은 경우의 전송 손실을 시뮬레이션한 그래프이다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른, 임피던스 정합회로(100)의 구조를 도시한 평면도와 측면도이다. 도 1에 도시된 바와 같이, 임피던스 정합회로(100)는 제1 패드(110), 전송선로(120), 제2 패드(130), 유전체 기판(140), 및 그라운드(ground)(150)를 포함한다.
제1 패드(110)는 유전체 기판(140) 윗면에 배치되고 본딩 와이어(bonding wire)(115)가 연결된다. 본딩 와이어(115)는 안테나, 송수신기(transceiver) 등의 칩을 다른 칩 또는 전송 선로와 연결시킨다. 그리고, 제1 패드(110)는 본딩 와이어(115)와 연결되는 영역인 본딩 패드(bonding pad)이다.
전송선로(120)는 유전체 기판(140)의 윗면에 배치되고, 일단이 제1 패드(110)와 일정간격 떨어져 배치된다. 전송선로(120)는 다른 회로 또는 칩에 연결되어 신호를 전송한다. 전송선로(120)는 한쪽 끝이 제1 패드(110)와 일정 간격 떨어져 있으며, 일정 간격은 λg/4가 된다.
여기에서, λg는 유전체 기판(140) 내에서 전송되는 전송 신호의 파장(유전체의 유전율이 반영된 파장)이 된다. 예를 들어, 전송 신호가 60 GHz인 경우, λg는 1~2 mm가 된다. 구체적으로, 임피던스 정합회로(100)는 LTCC(Low-Temperature Confired Ceramic) 공법으로 이용하여 기판에 제작되며, 전송선로(120)는 마이크로 스트립 라인(micro-strip line)이고 선폭이 50μm 이상이 될 수도 있다.
제2 패드(130)는 유전체 기판(130) 내부에 배치되고, 제1 패드(110) 영역과 전송 선로(120) 일단의 영역에 겹쳐지도록 배치된다. 제2 패드(130)는 도체이며, λg/4 트랜스포머(transformer)(λg는 전송 신호의 파장)로 기능을 하게 된다.
이 때, 도 1에 도시된 바와 같이, 제2 패드(130)는 제1 패드(110) 영역 및 전송 선로(120) 일단의 영역과 유전체 기판(140)을 사이에 두고 상하로 일정 거리가 떨어져 배치된다. 그리고, 제2 패드(130)는 유전체 기판(140)을 사이에 두고 그라운드(150)와도 일정 거리가 떨어져 배치된다. 이와 같은 배치에 의해, 제2 패드(130)는 λg/4 트랜스포머 기능을 수행하게 된다.
구체적으로, 제2 패드(130)는 제1 패드(110) 영역과 전송 선로(120) 일단의 영역이 겹쳐지는 부분의 길이가 λg/4이며, λg/4 길이의 사각 패드 형태가 될 수도 있다. 하지만, 제2 패드(130)는 형태에 제한되지 않으며, 제1 패드(110) 영역과 전송 선로(120) 일단의 영역이 겹쳐지는 형태로 배치된다면 어떤 패드이라도 될 수 있게 된다.
이와 같이, 제2 패드(130)는 제1 패드(110) 영역과 직렬 캐패시턴스(capacitance)를 발생시키고, 전송 선로(120) 일단의 영역이 겹쳐지는 부분과 직렬 캐패시턴스를 발생시키며, 그라운드(150)와 병렬 캐패시턴스를 발생시키게 된다. 이와 같은 직렬 캐패시턴스 성분은 λg/4 길이의 제2 패드(130)가 λg/4 트랜스포머로 동작하여, 제1 패드(110)에서는 제2 패드(130)가 병렬 인덕턴스(inductance)로 보이게 된다. 이를 통해, 제1 패드(110), 제2 패드(130) 및 전송선로(120)의 일단은 LC 공진 회로를 구성하게 된다.
유전체 기판(140)은 임피던스 정합회로(100)가 배치되는 회로 기판의 기초가 된다. 도 1에 도시된 바와 같이, 유전체 기판(140)의 윗면에는 회로들이 배치되고 특히 제1 패드(110) 및 전송 선로(120)가 배치된다. 그리고, 유전체 기판(140)의 내부(또는 중간층)에는 제2 패드(130)가 배치된다. 또한, 유전체 기판(140)의 아래면에는 그라운드(150)가 배치된다.
이와 같은 구조의, 임피던스 정합회로(100)는 제1 패드(110)에 연결된 본딩 와이어(115)와 전송선로(120) 사이에 임피던스를 정합하여, 원하는 주파수의 신호를 최소한의 삽입손실로 송수신할 수 있게 되며, 각종 밀리미터 대역에 적용될 수 있게 된다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른, 도 1의 임피던스 정합회로(100)의 등가 회로를 도시한 도면이다.
도 2a에 도시된 바와 같이, 임피던스 정합회로(100)는 등가회로(200)로 표현할 수 있다. 등가 회로(200)는 제1 패드(110)에 의한 직렬 캐패시턴스인 Cpad(210), 본딩 와이어(115)에 의한 인덕턴스인 Lbw(215), 전송선로(120)에 의한 직렬 캐패시턴스인 CMS(220), 제2 패드(130)에 의한 병렬 캐패시턴스인 Csquare(230), 제2 패드(130)에 의한 λg/4 트랜스포머(235)로 구성되는 것을 확인할 수 있다. 또한, 도 2b에 도시된 바와 같이, CMS(220)와 λg/4 트랜스포머(235)는 병렬 인덕턴스인 LMS(320)로 동작하게 된다.
이와 같이, 등가회로(200)에 따르면, 제1 패드(110), 제2 패드(130) 및 전송선로(120)의 일단은 LC 공진 회로를 구성하게 되는 것을 확인할 수 있게 된다.
도 3은 본 발명의 일 실시예에 따른, 임피던스 정합회로(100)를 적용했을 경우와 적용하지 않은 경우의 전송 손실을 시뮬레이션한 그래프이다. 도 3은 본 실시예에 따른 임피던스 정합회로(100)를 실제 시뮬레이션으로 구현했을 때 전달 특성을 나타낸다. 주파수 대역은 60GHz 대역으로 설계하였으며, 사용된 본딩 와이어(115)의 길이는 약 500 μm이다.
도 3에 도시된 바와 같이, 임피던스 정합회로(100)를 적용하지 않은 경우에 비해, 임피던스 정합회로(100)를 적용했을 경우에 본딩 와이어(115)에 의한 전송손실이 중심 주파수인 60GHz에서 완벽하게 보정되는 것을 확인할 수 있다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
100 : 임피던스 정합회로 110 : 제1 패드
115 : 본딩 와이어 120 : 전송선로
130 : 제2 패드 140 : 유전체 기판
150 : 그라운드 200 : 등가회로

Claims (8)

  1. 유전체 기판;
    상기 유전체 기판의 아래면에 배치된 그라운드;
    상기 유전체 기판 윗면에 배치되고 본딩 와이어(bonding wire)가 연결되는 제1 패드;
    상기 유전체 기판 윗면에 배치되고, 일단이 상기 제1 패드와 일정간격 떨어져 배치되는 전송선로; 및
    상기 유전체 기판의 내부에 배치되고, 상기 제1 패드 영역과 상기 전송 선로 일단의 영역에 겹쳐지도록 배치되는 제2 패드;를 포함하는 임피던스 정합회로.
  2. 제1항에 있어서,
    상기 제2 패드는,
    λg/4 트랜스포머(λg는 전송 신호의 파장)인 것을 특징으로 하는 임피던스 정합회로.
  3. 제2항에 있어서,
    상기 제1 패드 영역과 상기 전송 선로 일단의 영역 사이의 거리는 λg/4이고,
    상기 제2 패드는,
    상기 제1 패드 영역과 상기 전송 선로 일단의 영역이 겹쳐지는 부분의 길이가 λg/4인 것을 특징으로 하는 임피던스 정합회로.
  4. 제3항에 있어서,
    상기 제2 패드는,
    λg/4 길이의 사각 패드 형태인 것을 특징으로 하는 임피던스 정합회로.
  5. 제1항에 있어서,
    상기 전송선로는,
    마이크로 스트립 라인(micro-strip line)이고, 선폭이 50μm 이상인 것을 특징으로 하는 임피던스 정합회로.
  6. 제1항에 있어서,
    상기 제2 패드는,
    상기 제1 패드와 직렬 캐패시턴스(capacitance) 성분을 발생시키고, 상기 그라운드와 병렬 캐패시턴스(capacitance) 성분을 발생시키며, 상기 전송선로의 일단과 직렬 캐패시턴스(capacitance) 성분을 발생시키는 것을 특징으로 하는 임피던스 정합회로.
  7. 제6항에 있어서,
    상기 제1 패드, 상기 제2 패드 및 상기 전송선로의 일단은,
    LC 공진 회로를 구성하는 것을 특징으로 하는 임피던스 정합회로.
  8. 제1항에 있어서,
    상기 임피던스 정합회로는,
    LTCC(Low-Temperature Confired Ceramic) 공법으로 이용하여 기판에 제작되는 것을 특징으로 하는 임피던스 정합회로.
KR20110135236A 2011-12-15 2011-12-15 본딩 와이어 임피던스 정합회로 KR101304316B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20110135236A KR101304316B1 (ko) 2011-12-15 2011-12-15 본딩 와이어 임피던스 정합회로
US13/716,406 US9118301B2 (en) 2011-12-15 2012-12-17 Bonding wire impedance matching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20110135236A KR101304316B1 (ko) 2011-12-15 2011-12-15 본딩 와이어 임피던스 정합회로

Publications (2)

Publication Number Publication Date
KR20130068256A true KR20130068256A (ko) 2013-06-26
KR101304316B1 KR101304316B1 (ko) 2013-09-11

Family

ID=48609542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20110135236A KR101304316B1 (ko) 2011-12-15 2011-12-15 본딩 와이어 임피던스 정합회로

Country Status (2)

Country Link
US (1) US9118301B2 (ko)
KR (1) KR101304316B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110717256B (zh) * 2019-09-23 2023-04-25 博微太赫兹信息科技有限公司 一种利用浮岛和金丝进行阻抗匹配的方法及系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100812066B1 (ko) * 2006-05-24 2008-03-07 엘지이노텍 주식회사 알에프 매칭 회로 및 그 제조 방법
KR100857469B1 (ko) * 2006-12-06 2008-09-08 한국전자통신연구원 밀리미터파 대역 전송특성을 향상시키기 위한 변환기가구비된 초고주파 모듈
KR100779168B1 (ko) 2006-12-07 2007-11-26 한국전자통신연구원 밀리미터파 대역용 신호 전송로
EP2579459A4 (en) * 2010-05-28 2016-11-16 Ngk Insulators Ltd IMPEDANCE ADAPTATION ELEMENT

Also Published As

Publication number Publication date
US20130154760A1 (en) 2013-06-20
KR101304316B1 (ko) 2013-09-11
US9118301B2 (en) 2015-08-25

Similar Documents

Publication Publication Date Title
US10033081B2 (en) Package structure including a package substrate having an integrated waveguide coupled to first and second integrated circuits, where the package substrate is mounted to an application board
US8760342B2 (en) Circuit board, high frequency module, and radar apparatus
US10693209B2 (en) Waveguide-to-microstrip transition with through holes formed through a waveguide channel area in a dielectric board
US6320543B1 (en) Microwave and millimeter wave circuit apparatus
US20080212283A1 (en) Electrical Component
US8159311B2 (en) High frequency package and manufacturing method thereof
US9337522B2 (en) Millimeter-wave system including a waveguide transition connected to a transmission line and surrounded by a plurality of vias
JP6643714B2 (ja) 電子装置及び電子機器
US10910695B2 (en) On-chip antenna
CN113632224A (zh) 威尔金森分配器
US6807063B2 (en) High-frequency integrated circuit module
US9431362B2 (en) Semiconductor module
KR101304316B1 (ko) 본딩 와이어 임피던스 정합회로
KR100779168B1 (ko) 밀리미터파 대역용 신호 전송로
KR100951552B1 (ko) 방향성 결합기 및 이를 포함하는 듀플렉스 송수신 시스템의시스템 인 패키지
JP2011172173A (ja) ミリ波回路モジュール及びそれを用いたミリ波送受信機
EP3444891A1 (en) Circuit board and communication device with side coupler
KR101938227B1 (ko) 도파관 패키지
JP6300296B2 (ja) 伝送線路
CN112397477B (zh) 毫米波芯片封装系统
JP5720261B2 (ja) 電子回路及び送受信システム
US20230387047A1 (en) Semiconductor module
KR100790760B1 (ko) 다중 도파로 구조를 이용한 대역 신호 전송기
TWI700859B (zh) 整合式毫米波天線結構
KR101103971B1 (ko) 위상천이기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160822

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 6