CN110717256B - 一种利用浮岛和金丝进行阻抗匹配的方法及系统 - Google Patents

一种利用浮岛和金丝进行阻抗匹配的方法及系统 Download PDF

Info

Publication number
CN110717256B
CN110717256B CN201910901377.7A CN201910901377A CN110717256B CN 110717256 B CN110717256 B CN 110717256B CN 201910901377 A CN201910901377 A CN 201910901377A CN 110717256 B CN110717256 B CN 110717256B
Authority
CN
China
Prior art keywords
microstrip line
microstrip
floating
gold wire
model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910901377.7A
Other languages
English (en)
Other versions
CN110717256A (zh
Inventor
齐登钢
解启林
王蕤
许丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brainware Terahertz Information Technology Co ltd
Original Assignee
Brainware Terahertz Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brainware Terahertz Information Technology Co ltd filed Critical Brainware Terahertz Information Technology Co ltd
Priority to CN201910901377.7A priority Critical patent/CN110717256B/zh
Publication of CN110717256A publication Critical patent/CN110717256A/zh
Application granted granted Critical
Publication of CN110717256B publication Critical patent/CN110717256B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Waveguides (AREA)

Abstract

本发明公开了一种利用浮岛和金丝进行阻抗匹配的方法及系统,属于太赫兹模块技术领域,包括以下步骤:S1:建立金丝互联模型;S2:建立浮岛模型;S3:建立浮岛阵列模型;S4:对浮岛和石英微带板上的微带线进行金丝互联。在所述步骤S1中,石英微带板上的微带线为第一微带线,将芯片焊盘利用一段微带线代替,该段微带线为第二微带线,第一微带线与第二微带线的阻抗均为50欧姆。本发明通过在微带线两侧增加浮岛并使用短金丝将微带线与浮岛互联,能够更方便地使微带线与芯片焊盘阻抗匹配,保证了传输效率以及太赫兹模块的性能指标;同时还可使用浮岛调节微带线的阻抗,可以很好地应用在太赫兹模块的设计、调试中,值得被推广使用。

Description

一种利用浮岛和金丝进行阻抗匹配的方法及系统
技术领域
本发明涉及太赫兹模块技术领域,具体涉及一种利用浮岛和金丝进行阻抗匹配的方法及系统。
背景技术
太赫兹频段是近年来科技界研究的热门频段,太赫兹频段广泛应用于安防安检、材料探伤、医疗检测等领域。太赫兹模块和太赫兹器件是太赫兹应用的基础,它的指标决定了太赫兹整机性能指标的好坏。
金丝键合是太赫兹模块中常用的微组装互联方式,金丝阻抗的实部是50欧姆,且在高频频率内具有感抗特性,使芯片焊盘与微带线互联时造成阻抗失配,导致传输效率下降,模块的性能指标下降。在低噪声放大器、功放模块等有源放大模块中的影响更为显著,为此,提出一种利用浮岛和金丝进行阻抗匹配的方法及系统。
发明内容
本发明所要解决的技术问题在于:如何有效地解决微带线与芯片焊盘的金丝互联阻抗失配的问题,提供了一种利用浮岛和金丝进行阻抗匹配的方法,该方法通过在微带线两端增加浮岛并使用短金丝将微带线与浮岛互联,能够更方便地使微带线与芯片焊盘阻抗匹配,同时还可使用浮岛调节微带线的阻抗,可以很好地应用在太赫兹模块的设计、调试中,值得被推广使用。
本发明是通过以下技术方案解决上述技术问题的,本发明包括以下步骤:
S1:建立金丝互联模型
建立芯片焊盘与石英微带板的金丝互联模型,将芯片焊盘利用一段微带线代替,这样可以更方便地进行仿真;
S2:建立浮岛模型
在步骤S1得到的金丝互联模型中添加浮岛和短金丝进行仿真,仿真得到浮岛的最佳长度、宽度与厚度,从而建立浮岛模型,通过在微带线两侧增加浮岛并使用短金丝将微带线与浮岛互联,能够更方便地使微带线与芯片焊盘阻抗匹配,保证了传输效率以及太赫兹模块的性能指标;
S3:建立浮岛阵列模型
建立石英微带板模型,在石英微带板上的微带线两侧设置多个由步骤S2得到的浮岛,形成浮岛阵列模型;
S4:对浮岛和石英微带板上的微带线进行金丝互联
选择相应数量的浮岛利用短金丝和微带线进行金丝互联,调节微带线的阻抗,从而使微带线与芯片焊盘阻抗匹配,同时还可使用浮岛调节微带线的阻抗,可以很好地应用在太赫兹模块的设计、调试中,值得被推广使用。
进一步的,在所述步骤S1中,石英微带板上的微带线为第一微带线,将芯片焊盘利用一段微带线代替,该段微带线为第二微带线,第一微带线与第二微带线的阻抗均为50欧姆,因为太赫兹芯片通常是内匹配芯片,芯片焊盘为50欧姆匹配的,因此微带线也按照50欧姆进行匹配。
进一步的,石英微带板的材质为石英,厚度为0.1mm,芯片材质为砷化镓,厚度为0.1mm,第一微带线与第二微带线的材质均为金,厚度均为2um。
进一步的,第一微带线与第二微带线之间进行金丝互联,所述金丝的直径为25um,长度为250um,拱高为50um,所述金丝的形状为八字形金丝。
进一步的,在所述步骤S1中,金丝互联模型在75-110GHz频带内的插入损耗小于0.94dB,插入插入损耗比较大。
进一步的,在所述步骤S2中,在三维电磁仿真模型中对浮岛的长度和宽度以及短金丝的长度和高度为变量进行仿真优化,当模型的插入损耗最小时,从而确定浮岛的长度和宽度以及厚度分别为0.11mm、0.02mm、2um,短金丝的长度为70um,高度为10um。
进一步的,使用浮岛进行仿真后的金丝互联模型在75-110GHz频带内的插入损耗小于0.31dB,插入损耗有显著改善。
进一步的,在所述步骤S3中,多个浮岛均匀分布在石英微带板上的微带线两侧,位于同侧的相邻两个浮岛之间的距离相等,未键合短金丝时,该模型的插入损耗在75GHz时的阻抗为50欧姆,当键合两根金丝时,该模型的插入损耗在75GHz频点的微带线阻抗为50.7欧姆,阻抗变大。
本发明还提供了一种利用浮岛和金丝进行阻抗匹配的系统,包括:
金丝互联模型模块,用于建立芯片焊盘与石英微带板的金丝互联模型;
浮岛模型模块,用于仿真得到浮岛的最佳长度、宽度与厚度,从而建立浮岛模型;
浮岛阵列模型模块,用于建立石英微带板模型,在石英微带板上的微带线两侧设置多个浮岛,形成浮岛阵列模型;
调节模块,用于选择相应数量的浮岛利用短金丝和微带线进行金丝互联,调节微带线的阻抗,从而使微带线与芯片焊盘阻抗匹配;
主微带线,用于作为微波信号的传输通道,特性阻抗为50欧姆;
所述金丝互联模型模块、浮岛模型模块、浮岛阵列模型模块、调节模块均与主微带线电连接。
本发明相比现有技术具有以下优点:该利用浮岛和金丝进行阻抗匹配的方法,通过在微带线两侧增加浮岛并使用短金丝将微带线与浮岛互联,能够更方便地使微带线与芯片焊盘阻抗匹配,保证了传输效率以及太赫兹模块的性能指标;同时还可使用浮岛调节微带线的阻抗,可以很好地应用在太赫兹模块的设计、调试中,值得被推广使用。
附图说明
图1是本发明的总体流程示意图;
图2是本发明实施例二中的金丝互联模型;
图3是本发明实施例二中金丝互联模型的插入损耗图;
图4是本发明实施例二中的浮岛模型;
图5是本发明实施例二中使用浮岛补偿后的插入损耗图;
图6是本发明实施例二中的浮岛阵列模型;
图7是本发明实施例二中未键合短金丝时石英微带线模型的插入损耗图;
图8是本发明实施例二中键合两根短金丝的浮岛阵列模型;
图9是本发明实施例二中石英微带线的输出阻抗图;
图10是本发明实施例二中的浮岛与石英微带线的匹配应用示意图。
图2~10中:1、微带板;2、芯片;3、等效微带线;4、石英微带线;5、八字形金丝;6、短金丝;7、浮岛;8、T型头微带线;9、芯片焊盘。
具体实施方式
下面对本发明的实施例作详细说明,本实施例在以本发明技术方案为前提下进行实施,给出了详细的实施方式和具体的操作过程,但本发明的保护范围不限于下述的实施例。
实施例一
如图1所示,本实施例提供一种技术方案:一种利用浮岛和金丝进行阻抗匹配的方法,包括以下步骤:
S1:建立金丝互联模型
建立芯片焊盘与石英微带板的金丝互联模型,将芯片焊盘利用一段微带线代替,这样可以更方便地进行仿真;
S2:建立浮岛模型
在步骤S1得到的金丝互联模型中添加浮岛和短金丝进行仿真,仿真得到浮岛的最佳长度、宽度与厚度,从而建立浮岛模型,本实施例的金丝段为短金丝,通过在微带线两侧增加浮岛并使用短金丝将微带线与浮岛互联,能够更方便地使微带线与芯片焊盘阻抗匹配,保证了传输效率以及太赫兹模块的性能指标;
S3:建立浮岛阵列模型
建立石英微带板模型,在石英微带板上的微带线两侧设置多个由步骤S2得到的浮岛,形成浮岛阵列模型;
S4:对浮岛和石英微带板上的微带线进行金丝互联
选择相应数量的浮岛利用短金丝和微带线进行金丝互联,调节微带线的阻抗,从而使微带线与芯片焊盘阻抗匹配,同时还可使用浮岛调节微带线的阻抗,可以很好地应用在太赫兹模块的设计、调试中,值得被推广使用。
具体的,在所述步骤S1中,石英微带板上的微带线为第一微带线,将芯片焊盘利用一段微带线代替,该段微带线为第二微带线,第一微带线与第二微带线的阻抗均为50欧姆,原因是太赫兹芯片通常是内匹配芯片,芯片焊盘为50欧姆匹配的,因此微带线也按照50欧姆进行匹配。
具体的,石英微带板的材质为石英,厚度为0.1mm,芯片材质为砷化镓,厚度为0.1mm,第一微带线与第二微带线的材质均为金,厚度均为2um。
具体的,第一微带线与第二微带线之间进行金丝互联,所述金丝的直径为25um,长度为250um,拱高为50um,所述金丝的形状为八字形金丝。
具体的,在所述步骤S1中,金丝互联模型在75-110GHz频带内的插入损耗小于0.94dB,插入插入损耗比较大。
具体的,在所述步骤S2中,在三维电磁仿真模型中对浮岛的长度和宽度以及短金丝的长度和高度为变量进行仿真优化,当模型的插入损耗最小时,从而确定浮岛的长度和宽度分别为0.11mm、0.02mm,短金丝的长度为70um,高度为10um。
具体的,使用浮岛进行仿真后的金丝互联模型在75-110GHz频带内的插入损耗小于0.31dB,插入损耗有显著改善。
具体的,在所述步骤S3中,多个浮岛均匀分布在石英微带板上的微带线两侧,位于同侧的相邻两个浮岛之间的距离相等,未键合短金丝时,该模型的插入损耗在75GHz时的阻抗为50欧姆,当键合两根金丝时,该模型的插入损耗在75GHz频点的微带线阻抗为50.7欧姆,阻抗变大。
本实施例还提供了一种利用浮岛和金丝进行阻抗匹配的系统,包括:
金丝互联模型模块,用于建立芯片焊盘与石英微带板的金丝互联模型;
浮岛模型模块,用于仿真得到浮岛的最佳长度、宽度与厚度,从而建立浮岛模型;
浮岛阵列模型模块,用于建立石英微带板模型,在石英微带板上的微带线两侧设置多个浮岛,形成浮岛阵列模型;
调节模块,用于选择相应数量的浮岛利用短金丝和微带线进行金丝互联,调节微带线的阻抗,从而使微带线与芯片焊盘阻抗匹配;
主微带线,用于作为微波信号的传输通道,特性阻抗为50欧姆;
所述金丝互联模型模块、浮岛模型模块、浮岛阵列模型模块、调节模块均与主微带线电连接。
实施例二
本实施例提供一种使用浮岛和金丝进行阻抗匹配的方法,包括如下步骤:
步骤一:建立金丝互联三维电磁仿真模型,将芯片焊盘9利用一段微带线代替,即等效微带线3(实施例一中的第二微带线),微带板1上的微带线为石英微带线4(实施例一中的第一微带线),这样可以更方便地进行仿真。微带板1的基板材质为石英(SiO2),厚度为0.1mm;微带线材质为金(gold),厚度为2um。芯片3材料为砷化镓(GaAs),芯片3厚度为0.1mm,石英微带线4与等效微带线3的阻抗均为50欧姆,上述两种微带线之间使用八字形金丝5互联,金丝直径为25um,金丝长度为250um,金丝拱高为50um。两个微带板(芯片3与微带板1)之间的缝隙为50um。
如图2所示,为金丝互联模型,如图3所示,为该金丝互联模型的插入损耗图。由图3可知在75-110GHz频带内插入损耗小于0.94dB,插入损耗较大。
步骤二:建立浮岛模型,使用短金丝6将石英微带线4和浮岛7互联,本实施例的金丝段为短金丝6。对浮岛7的长度和宽度设置变量进行仿真,最终确定浮岛7的长度和宽度与厚度分别为0.11mm、0.02mm、2um。短金丝6的长度为70um,高度为10um。
在第一、第二微带线之间串联八字形金丝相当于引入了一个电感,使第一微带线的虚部具有感抗特性,通过使用短金丝将浮岛并联在微带线上,使第二微带线具有容抗特性,从而实现微带线之间的共轭匹配,提高传输效率。
如图4所示,为浮岛模型。如图5所示,为使用浮岛7补偿后的插入损耗图,可知在75-110GHz频带内插入损耗小于0.31dB,插入损耗有显著改善。
步骤三:建立浮岛阵列模型。建立石英微带线4模型,在微带板1上建立浮岛阵列,如图6所示。未键合短金丝6时,该石英微带线4模型的插入损耗如图7所示。在75GHz时的阻抗为50欧姆。
步骤四:对浮岛7和石英微带线4进行金丝互联,可得到不同的石英微带线4阻抗。图8为键合两根短金丝6的浮岛7阵列模型,图9为石英微带线4输出阻抗。当键合两根金丝时,在75GHz频点的石英微带线4阻抗为50.7欧姆,阻抗变大。当键合更多短金丝6时,阻抗会变化更大。因此可以通过此方法调试石英微带线4的阻抗,来进行功放模块的阻抗匹配。
如图10所示,为浮岛7与石英微带线4的匹配应用示意图,该实例为浮岛7匹配的衍变形式,当技术状态固化下来以后,将浮岛7与石英微带线4一体成型,做成T型头微带线8的形式,再与芯片焊盘9进行金丝互联,这样做的好处是保留了浮岛7匹配的效果,并减少了键合金丝的装配工序。
综上所述,上述两组实施例的利用浮岛和金丝进行阻抗匹配的方法及系统,通过在微带线两侧增加浮岛并使用短金丝将微带线与浮岛互联,能够更方便地使微带线与芯片焊盘阻抗匹配,保证了传输效率以及太赫兹模块的性能指标;同时还可使用浮岛调节微带线的阻抗,可以很好地应用在太赫兹模块的设计、调试中,值得被推广使用。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (9)

1.一种利用浮岛和金丝进行阻抗匹配的方法,其特征在于,包括以下步骤:
S1:建立金丝互联模型
建立芯片焊盘与石英微带板的金丝互联模型;
S2:建立浮岛模型
在步骤S1得到的金丝互联模型中添加浮岛和金丝段进行仿真,仿真得到浮岛的最佳长度、宽度与厚度,从而建立浮岛模型;
S3:建立浮岛阵列模型
建立石英微带板模型,在石英微带板上的微带线两侧设置多个由步骤S2得到的浮岛,形成浮岛阵列模型;
S4:对浮岛和石英微带板上的微带线进行金丝互联
选择相应数量的浮岛利用金丝段和微带线进行金丝互联,调节微带线的阻抗,从而使微带线与芯片焊盘阻抗匹配。
2.根据权利要求1所述的一种利用浮岛和金丝进行阻抗匹配的方法,其特征在于:在所述步骤S1中,石英微带板上的微带线为第一微带线,将芯片焊盘利用一段微带线代替,该段微带线为第二微带线,第一微带线与第二微带线的阻抗均为50欧姆。
3.根据权利要求2所述的一种利用浮岛和金丝进行阻抗匹配的方法,其特征在于:石英微带板的材质为石英,厚度为0.1mm,芯片材质为砷化镓,厚度为0.1mm,第一微带线与第二微带线的材质均为金,厚度均为2um。
4.根据权利要求3所述的一种利用浮岛和金丝进行阻抗匹配的方法,其特征在于:第一微带线与第二微带线之间进行金丝互联,所述金丝的直径为25um,长度为250um,拱高为50um。
5.根据权利要求1所述的一种利用浮岛和金丝进行阻抗匹配的方法,其特征在于:在所述步骤S1中,金丝互联模型在75-110GHz频带内的插入损耗小于0.94dB。
6.根据权利要求1所述的一种利用浮岛和金丝进行阻抗匹配的方法,其特征在于:在所述步骤S2中,浮岛的长度和宽度以及厚度分别为0.11mm、0.02mm、2um,金丝段的长度为70um,高度为10um。
7.根据权利要求6所述的一种利用浮岛和金丝进行阻抗匹配的方法,其特征在于:使用浮岛进行仿真后的金丝互联模型在75-110GHz频带内的插入损耗小于0.31dB。
8.根据权利要求1所述的一种利用浮岛和金丝进行阻抗匹配的方法,其特征在于:在所述步骤S3中,多个浮岛均匀分布在石英微带板上的微带线两侧,位于同侧的相邻两个浮岛之间的距离相等。
9.一种利用浮岛和金丝进行阻抗匹配的系统,其特征在于,使用如权利要求1~8任一所述的阻抗匹配方法进行芯片焊盘与石英微带板上微带线的阻抗匹配工作,包括:
金丝互联模型模块,用于建立芯片焊盘与石英微带板的金丝互联模型;
浮岛模型模块,用于仿真得到浮岛的最佳长度、宽度与厚度,从而建立浮岛模型;
浮岛阵列模型模块,用于建立石英微带板模型,在石英微带板上的微带线两侧设置多个浮岛,形成浮岛阵列模型;
调节模块,用于选择相应数量的浮岛利用金丝段和微带线进行金丝互联,调节微带线的阻抗,从而使微带线与芯片焊盘阻抗匹配;
主微带线,用于作为微波信号的传输通道;
所述金丝互联模型模块、浮岛模型模块、浮岛阵列模型模块、调节模块均与主微带线电连接。
CN201910901377.7A 2019-09-23 2019-09-23 一种利用浮岛和金丝进行阻抗匹配的方法及系统 Active CN110717256B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910901377.7A CN110717256B (zh) 2019-09-23 2019-09-23 一种利用浮岛和金丝进行阻抗匹配的方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910901377.7A CN110717256B (zh) 2019-09-23 2019-09-23 一种利用浮岛和金丝进行阻抗匹配的方法及系统

Publications (2)

Publication Number Publication Date
CN110717256A CN110717256A (zh) 2020-01-21
CN110717256B true CN110717256B (zh) 2023-04-25

Family

ID=69210042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910901377.7A Active CN110717256B (zh) 2019-09-23 2019-09-23 一种利用浮岛和金丝进行阻抗匹配的方法及系统

Country Status (1)

Country Link
CN (1) CN110717256B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102393863A (zh) * 2011-06-15 2012-03-28 西安电子科技大学 金丝键合线的阻抗匹配方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101304316B1 (ko) * 2011-12-15 2013-09-11 전자부품연구원 본딩 와이어 임피던스 정합회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102393863A (zh) * 2011-06-15 2012-03-28 西安电子科技大学 金丝键合线的阻抗匹配方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
徐晟 ; 李心洁 ; 李雪 ; .基于微带线的相位补偿方法分析.制导与引信.2017,(01),全文. *

Also Published As

Publication number Publication date
CN110717256A (zh) 2020-01-21

Similar Documents

Publication Publication Date Title
JP5658874B2 (ja) 高周波半導体装置
CA2175087C (en) Coplanar waveguide mounted flip chip
CN107068658B (zh) 一种三维封装电路中金丝键合的电容补偿及其设计方法
SG172511A1 (en) A waveguide
EP2695191A1 (en) Improved matching techniques for wide-bandgap power transistors
CN110717256B (zh) 一种利用浮岛和金丝进行阻抗匹配的方法及系统
CN108011168A (zh) 一种可端接复数阻抗的新型Wilkinson功率分配器
US7242266B2 (en) Distributed interconnect
CN1284238C (zh) 用于阻抗匹配的装置和方法
CN101604677A (zh) 用于高速数据通信的线焊封装中回波损耗的改进技术
CN103531877A (zh) 过模同轴波导到两路矩形波导的功率分配器
EP2509105A1 (en) Semiconductor device having improved performance for high RF output powers
CN113505893B (zh) 一种参量放大装置及其制备方法
CN108447852B (zh) 一种毫米波芯片封装结构及印刷电路板
US6483403B2 (en) Filter element and fabrication thereof
CN219372397U (zh) 限幅器结构
EP2722881B1 (en) Power RF amplifiers
CN110326091A (zh) 高频用晶体管
CN107181467A (zh) 单面石英鳍线双二极管太赫兹平衡式二次倍频电路
JPS63197346A (ja) 高周波半導体装置
JPH01198804A (ja) メアンダ線路
CN219266721U (zh) 一种低串扰多通道声光调制器
CN106997981A (zh) 一种Ka波段矩形波导到基片集成波导的垂直过渡装置
CN101692427B (zh) 带有胞间平衡电阻的大栅宽SiC MESFET制作方法
CN118471942A (zh) 一种毫米波低损耗gsg结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant