KR20130058977A - 오프셋 제거 회로 및 이미지 센서 - Google Patents

Abstract

오프셋 제거 회로는 제1 전극 및 제2 전극을 구비하는 디커플링 커패시터, 제2 전극에 연결되는 버퍼 및 제2 전극 및 버퍼의 출력 단자에 연결되는 피드백 회로를 포함한다. 제1 전극은 리셋 전압 및 데이터 전압을 출력하는 단위 픽셀에 연결된다. 피드백 회로는 리셋 구간 및 데이터 구간에서 각각 제1 기준 전압 및 제2 기준 전압을 수신하고, 리셋 구간에서 디커플링 커패시터를 리셋 전압과 제1 기준 전압의 전압 차인 제1 전압으로 충전하도록 제2 전극에 제1 기준 전압을 제공하며, 데이터 구간에서 제2 전극에 제2 기준 전압을 제공한다.

Description

오프셋 제거 회로 및 이미지 센서{OFFSET CENCELING CIRCUIT AND IMAGE SENSOR}

본 발명은 오프셋 제거 회로 및 이미지 센서에 관한 것으로, 보다 상세하게는 다크 커런트 오프셋(dark current offset)을 제거할 수 있는 오프셋 제거 회로 및 이를 포함하는 이미지 센서에 관한 것이다.

단위 픽셀 어레이를 포함하는 이미지 센서 장치를 어두운 환경에서 벌브 모드(bulb mode)로 작동시킬 경우, 다크 커런트 노이즈가 발생할 수 있다. 다크 커런트 노이즈란, 장시간 셔터 개방으로 이미지 센서 내의 단위 픽셀이 장시간 노출될 경우 열에 의해 발생되는 노이즈를 뜻한다. 이미지 센서가 이미지를 센싱하여 출력하는 센싱 신호에 다크 커런트 오프셋이 추가되면 출력 신호가 센서 장치의 측정 레이지를 넘어갈 수 있고, 그 결과 센서 장치가 정밀한 센싱을 수행할 수 없는 문제가 있다.

상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 다크 커런트 오프셋을 제거할 수 있는 오프셋 제거 회로 및 이미지 센서를 제공하는 것이다.

다만, 본 발명의 해결하고자 하는 과제는 이에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.

상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 오프셋 제거 회로는, 제1 전극 및 제2 전극을 구비하는 디커플링 커패시터, 상기 제2 전극에 연결되는 버퍼, 및 상기 제2 전극 및 상기 버퍼의 출력 단자에 연결되는 피드백 회로를 포함한다. 상기 제1 전극은 리셋 전압 및 데이터 전압을 출력하는 단위 픽셀에 연결된다. 상기 피드백 회로는 리셋 구간 및 데이터 구간에서 각각 제1 기준 전압 및 제2 기준 전압을 수신하고, 상기 리셋 구간에서 상기 디커플링 커패시터를 상기 리셋 전압과 상기 제1 기준 전압의 전압 차인 제1 전압으로 충전하도록 상기 제2 전극에 상기 제1 기준 전압을 제공하며, 상기 데이터 구간에서 상기 제2 전극에 상기 제2 기준 전압을 제공한다.

상기 오프셋 제거 회로의 실시예들에 의하면, 상기 버퍼는, 상기 리셋 구간에서 상기 제1 기준 전압을 출력하고, 상기 데이터 구간에서 상기 피드백 회로가 상기 제2 기준 전압을 수신할 때 상기 제2 기준 전압을 출력하며, 상기 데이터 구간에서 상기 단위 픽셀이 상기 데이터 전압을 출력할 때 상기 데이터 전압과 상기 제1 전압의 전압 차에 상기 제2 기준 전압이 가산된 제2 전압을 출력할 수 있다.

상기 오프셋 제거 회로의 실시예들에 의하면, 상기 제2 기준 전압과 상기 제1 기준 전압의 전압 차가 상기 단위 픽셀의 다크 커런트 오프셋과 같게 되도록 상기 제1 및 제2 기준 전압들의 전압 레벨들이 결정될 수 있다.

상기 오프셋 제거 회로의 실시예들에 의하면, 상기 제1 및 제2 기준 전압들의 전압 차는 상기 단위 픽셀의 광 노출 시간에 비례할 수 있다.

상기 오프셋 제거 회로의 실시예들에 의하면, 상기 피드백 회로는, 증폭기 및 상기 제2 전극과 상기 증폭기의 연결을 제어하는 제1 스위치를 포함할 수 있다. 상기 증폭기는 상기 제1 기준 전압 및 상기 제2 기준 전압이 인가되는 비반전 입력 단자, 및 상기 버퍼의 출력 단자에 연결된 반전 입력 단자를 구비할 수 있다.

상기 오프셋 제거 회로의 실시예들에 의하면, 상기 제1 스위치는, 상기 단위 픽셀이 상기 리셋 전압을 출력할 때 및 상기 피드백 회로가 상기 제2 기준 전압을 수신할 때, 상기 제2 전극과 상기 증폭기를 소정의 시간 동안 연결할 수 있다.

상기 오프셋 제거 회로의 실시예들에 의하면, 상기 피드백 회로는, 앰프 오프셋 커패시터, 상기 제4 전극과 상기 버퍼의 출력 단자의 연결을 제어하는 제2 스위치, 상기 제4 전극과 상기 증폭기의 상기 비반전 입력 단자의 연결을 제어하는 제3 스위치 및 상기 증폭기의 상기 반전 입력 단자와 상기 증폭기의 출력 단자의 연결을 제어하는 제4 스위치를 더 포함할 수 있다. 상기 앰프 오프셋 커패시터는 상기 증폭기의 상기 반전 입력 단자에 연결되는 제3 전극, 및 제4 전극을 구비할 수 있다.

상기 오프셋 제거 회로의 실시예들에 의하면, 상기 앰프 오프셋 커패시터는, 상기 리셋 구간에서 상기 증폭기의 출력 전압과 상기 제1 기준 전압의 전압 차에 상응하는 전하를 저장하고, 상기 데이터 구간에서 상기 증폭기의 출력 전압과 상기 제2 기준 전압의 전압 차에 상응하는 전하를 저장할 수 있다.

상기 오프셋 제거 회로의 실시예들에 의하면, 상기 제1 스위치 및 상기 제2 스위치는 제1 스위칭 신호에 의해 제어되고, 상기 제3 스위치 및 상기 제4 스위치는 제2 스위칭 신호에 의해 제어될 수 있다.

상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 이미지 센서는 복수의 단위 픽셀들, 복수의 오프셋 제거 회로들 및 아날로그-디지털 변환부를 포함한다. 상기 복수의 단위 픽셀들은 복수의 로우들 및 복수의 컬럼들을 가지는 매트릭스 형태로 배열되고, 복수의 리셋 전압들 및 복수의 데이터 전압들을 출력할 수 있다. 상기 복수의 오프셋 제거 회로들은 상기 복수의 컬럼들에 각각 연결되고, 리셋 구간 및 데이터 구간에서 각각 제1 기준 전압 및 제2 기준 전압을 수신하며, 상기 복수의 리셋 전압과 상기 제1 기준 전압의 전압 차인 복수의 제1 전압들을 저장하는 복수의 디커플링 커패시터들을 각각 포함하고, 상기 복수의 데이터 전압들, 상기 복수의 제1 전압들 및 상기 제2 기준 전압에 기초하여 복수의 제2 전압들을 각각 생성할 수 있다. 상기 아날로그-디지털 변환부는 상기 복수의 제2 전압들을 복수의 디지털 출력 신호들로 변환할 수 있다.

상기 이미지 센서의 실시예들에 의하면, 상기 제2 기준 전압과 상기 제1 기준 전압의 전압 차가 상기 복수의 단위 픽셀들의 다크 커런트 오프셋과 같게 되도록 상기 제1 및 제2 기준 전압들의 전압 레벨들이 결정될 수 있다.

본 발명에 따르면, 단위 픽셀의 작동 구간에 따라 서로 다른 기준 신호를 이용함으로써 단위 픽셀에서 발생할 수 있는 다크 커런트 오프셋을 제거할 수 있다.

다만, 본 발명의 효과는 이에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.

도 1은 본 발명의 실시예들에 따른 오프셋 제거 회로를 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 오프셋 제거 회로를 나타내는 회로도이다.
도 3은 도 2의 오프셋 제거 회로의 동작을 설명하기 위한 타이밍도이다.
도 4는 본 발명의 다른 실시예에 따른 오프셋 제거 회로를 나타내는 회로도이다.
도 5는 도 4의 오프셋 제거 회로의 동작을 설명하기 위한 타이밍도이다.
도 6a 내지 도 6c는 도 4의 오프셋 제거 회로의 동작을 설명하기 위한 회로도들이다.
도 7은 본 발명의 일 실시예에 따른 이미지 센서를 나타내는 블록도이다.
도 8은 본 발명의 일 실시예에 따른 이미지 센서를 나타내는 회로도이다.
도 9는 도 8의 이미지 센서의 동작을 설명하기 위한 타이밍도이다.
도 10은 본 발명의 이미지 센서를 디지털 카메라에 응용한 예를 나타내는 블록도이다.
도 11은 본 발명의 이미지 센서를 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

도 1은 본 발명의 실시예들에 따른 오프셋 제거 회로를 나타내는 블록도이다.

도 1을 참조하면, 오프셋 제거 회로(100)는 디커플링 커패시터(110), 버퍼(120) 및 피드백 회로(130)를 포함한다.

디커플링 커패시터(110)의 제1 전극(a)은 단위 픽셀(200)에 연결된다. 단위 픽셀(200)은 픽셀 출력 전압(VC)으로서 센싱 전의 출력인 리셋 전압 및 센싱 후의 출력인 데이터 전압을 출력할 수 있다. 단위 픽셀(200)이 상기 리셋 전압을 출력하는 구간이 리셋 구간이 되고, 상기 데이터 전압을 출력하는 구간이 데이터 구간이 된다. 상기 리셋 전압 및 상기 데이터 전압 각각은 실질적으로 AC 성분이 존재하지 않는 DC 전압일 수 있다. 예를 들어, 단위 픽셀(200)은 빛의 세기, 온도, 질량, 시간 등과 같은 물리량을 감지하여 전기 신호를 출력하는 센서의 구성 요소일 수 있다.

버퍼(120)는 디커플링 커패시터(110)의 제2 전극(b)에 연결된다. 버퍼(120)는 제2 전극(b)의 전압을 출력 전압(VOUT)으로서 출력하는 전압 버퍼일 수 있다. 예를 들어, 버퍼(120)는 높은 입력 임피던스를 가지고, 낮은 출력 임피던스를 가질 수 있다.

피드백 회로(130)는 버퍼(120)의 출력 단자에 연결된 입력 단자, 및 디커플링 커패시터(110)의 제2 전극(b)에 연결된 출력 단자를 가질 수 있다. 또한, 피드백 회로(130)는 외부 회로(미도시)로부터 제1 기준 전압(VREF1) 및 제2 기준 전압(VREF2)을 수신한다. 구체적으로, 상기 리셋 구간 동안 제1 기준 전압(VREF1)을 수신하고, 상기 데이터 구간 동안 제2 기준 전압(VREF2)을 수신한다. 상기 외부 회로는 각 구간에 따라 기준 전압들(VREF1, VREF2)의 공급을 조절하는 기준 전압 컨트롤러일 수 있다.

상기 리셋 구간 동안, 피드백 회로(130)는 출력 전압(VOUT)이 제1 기준 전압(VREF1)과 같은 전압 레벨을 가질 때까지 디커플링 커패시터(110)의 제2 전극(b)에 제1 기준 전압(VREF1)을 제공할 수 있다. 이에 따라, 디커플링 커패시터(110)는 단위 픽셀(200)로부터 수신된 상기 리셋 전압과 제1 기준 전압(VREF1)의 전압 차인 제1 전압(V1)에 상응하는 전하를 저장할 수 있다.

상기 데이터 구간 동안, 피드백 회로(130)는 디커플링 커패시터(110)의 제2 전극(b)에 제2 기준 전압(VREF2)을 제공할 수 있다. 상기 데이터 구간에서 피드백 회로(130)가 제2 기준 전압(VREF2)을 수신하므로, 피드백 회로(130) 및 버퍼(120)의 부귀환(negative feedback) 작용에 의해 디커플링 커패시터(110)의 제2 전극(b)에 제2 기준 전압(VREF2)이 인가된다. 이어서 단위 픽셀(200)이 픽셀 출력 전압(VC)으로서 상기 데이터 전압을 출력할 때, 디커플링 커패시터(110)의 제1 전극(a)에는 상기 데이터 전압이 인가된다. 이에 따라, 디커플링 커패시터(110)의 제2 전극(b)은 상기 데이터 전압과 제1 전압(V1)의 전압 차에 제2 기준 전압(VREF2)이 가산된 제2 전압을 갖는다. 버퍼(120)는 상기 제2 전압을 출력 전압(VOUT)으로서 출력한다.

본 발명의 실시예에 따르면, 오프셋 제거 회로(100는 단위 픽셀(200)에서 발생될 수 있는 다크 커런트 오프셋(dark current offset)을 제거할 수 있다.

다크 커런트 오프셋이란 디지털 카메라의 벌브 모드(bulb mode)에서 장시간 셔터 개방으로 이미지 센서 내의 단위 픽셀이 장시간 노출될 경우 발생되는 노이즈를 뜻한다. 보통 카메라의 벌브 모드는 어두운 환경에서 사용되고, 이때 단위 픽셀에 빛이 감지되지 않더라도 열에 의해(thermally) 소량의 원자에서 전자-정공의 결합이 깨질 수 있고, 열에 의해 생성된 전자들이 포토다이오드로 들어가서 노이즈를 발생시킬 수 있다. 그 결과, 상기 데이터 구간에서 단위 픽셀(200)이 상기 데이터 전압을 출력할 때, 원하는 데이터 전압에 다크 커런트 오프셋이 추가된 데이터 전압을 출력하게 된다. 광 센싱을 수행한 단위 픽셀(200)의 출력은 광 센싱 전의 리셋 전압보다 더 낮은 값을 가지므로, 상기 다크 커런트 오프셋에 상기 데이터 전압은 원하는 데이터 전압보다 더 떨어지게 된다. 일 실시예에서, 오프셋 제거 회로(100)는 상기 리셋 구간 및 상기 데이터 구간에서 각각 제1 기준 전압(VREF1) 및 제2 기준 전압(VREF2)을 사용함으로써 다크 커런트 오프셋을 상쇄할 수 있다. 구체적으로 제1 기준 전압(VREF1)과 제2 기준 전압(VREF2)은 서로 다른 값을 가지고, 상기 제2 전압에 제2 기준 전압(VREF2)과 제1 기준 전압(VREF1)의 차가 포함되므로, 제2 기준 전압(VREF2)과 제1 기준 전압(VREF1)의 전압 차가 상기 데이터 전압에 포함되는 다크 커런트 오프셋 전압의 크기와 같도록 설정함으로써 상기 다크 커런트 오프셋을 상쇄할 수 있다. 이에 관하여는 도 2 및 도 3을 참조하여 상세히 후술한다.

또한, 여기서 상기 리셋 전압은 원하는 리셋 전압에 단위 픽셀(100)자체에서 발생되는 오프셋(이하, '오프셋'이라 함), 즉 단위 픽셀(100) 간의 공정 편차 등에 의해 초래되는 오프셋이 가산된 전압이고, 제1 전압(V1)은 상기 리셋 전압(즉, 상기 원하는 리셋 전압과 상기 오프셋이 가산된 전압)과 제1 기준 전압(VREF1)의 차에 해당한다. 상기 데이터 전압은 센싱 후 단위 픽셀(200)의 원하는 출력(즉, 상기 원하는 리셋 전압과 센싱 전압이 가산된 전압인 신호 전압)에 상기 오프셋이 가산된 전압이다. 따라서, 상기 제2 전압은 상기 데이터 전압과 제1 전압(V1)의 차를 포함하므로 상기 제2 전압에서 상기 오프셋이 상쇄될 수 있다. 여기서 상기 신호 전압과 상기 원하는 리셋 전압의 차(예컨대, CDS 값)는 상기 센싱 전압의 크기와 상응한다. 이에 따라, 제1 기준 전압(VREF1)을 기준으로 상기 제2 전압을 아날로그-디지털 변환하는 경우, 상기 오프셋이 제거된 CDS 값이 디지털 출력 신호로 추출될 수 있다. 결과적으로, 오프셋 제거 회로(100)는 다크 커런트 오프셋뿐만 아니라 단위 픽셀(100) 자체의 오프셋도 함께 상쇄할 수 있다.

도 2는 본 발명의 일 실시예에 따른 오프셋 제거 회로를 나타내는 회로도이다.

도 2를 참조하면, 오프셋 제거 회로(100a)는 디커플링 커패시터(110), 버퍼(120) 및 피드팩 회로(130a)를 포함한다.

버퍼(120)는 트랜지스터(121) 및 전류원(122)을 포함하는 소스 팔로워(source follower)로 구현될 수 있다. 트랜지스터(121)는 디커플링 커패시터(110)의 제2 전극(b)에 연결된 게이트, 제1 전원 전압(VDD)에 연결된 드레인, 및 버퍼(120)의 출력 단자에 연결된 소스를 가지는 NMOS 트랜지스터를 포함할 수 있다. 전류원(122)은 버퍼(120)의 출력 단자와 제2 전원 전압(예를 들어, 접지 전압) 사이에 연결된다. 실시예에 따라, 전류원(122)은 저항과 같은 수동 소자 및/또는 트랜지스터와 같은 능동 소자로 구현될 수 있다. 상기 소스 팔로워로 구현된 버퍼(120)는 1에 가까운 전압 이득을 가질 수 있다.

피드백 회로(130a)는 스위치(131) 및 증폭기(132)를 포함한다. 스위치(131)의 일단은 디커플링 커패시터(110)의 제2 전극(b)에 연결되고, 스위치(131)의 타단은 증폭기(132)의 출력 단자에 연결될 수 있다. 또한, 스위치(131)는 스위칭 신호(SWS)에 응답하여 디커플링 커패시터(110)의 제2 전극(b)과 증폭기(132)의 출력 단자를 사이의 연결을 제어할 수 있다. 증폭기(132)는 외부 회로(미도시)로부터 제1 및 제2 기준 전압들(VREF1, VREF2)이 인가되는 비반전 입력 단자, 버퍼(120)의 출력 단자에 연결되는 반전 입력 단자, 및 스위치(131)에 연결되는 출력 단자를 포함한다. 증폭기(132)는, 스위치(131)가 턴-온되는 동안, 상기 비반전 입력 단자에 인가되는 신호에 따라, 출력 전압(VOUT)이 제1 기준 전압(VREF1) 또는 제2 기준 전압(VREF2)에 도달하도록 디커플링 커패시터(110)의 제2 전극(b)에 제1 기준 전압(VREF1) 또는 제2 기준 전압(VREF2)을 제공할 수 있다.

도 3은 도 2의 오프셋 제거 회로의 동작을 설명하기 위한 타이밍도이다.

도 2 및 도 3을 참조하면, 복수의 단위 픽셀들(미도시)로부터 출력되는 픽셀 출력 전압들(VC)은, 상기 복수의 단위 픽셀들이 동일한 물리량을 감지하더라도, 소정의 분포를 이룬다. 즉, 최대 픽셀 출력 전압(VC_MAX)과 최소 픽셀 출력 전압(VC_MIN) 사이에는 소정의 오프셋(310)이 존재한다.

피드백 회로(130)의 상기 비반전 입력 단자에는 제1 기준 전압(VREF1)과 제2 기준 전압(VREF2)이 교대로 인가된다. 즉, 상기 복수의 단위 픽셀들이 광 센싱을 수행하지 않는 리셋 구간(RESET)에는 제1 기준 전압(VREF1)이 인가되고, 상기 복수의 단위 픽셀들이 광 센싱을 수행하는 데이터 구간(DATA)에는 제2 기준 전압(VREF2)이 인가된다.

리셋 구간(RESET)에서, 픽셀 출력 전압(VC)으로서 리셋 전압이 출력될 때, 디커플링 커패시터(110)의 제1 전극(a)에는 상기 리셋 전압이 인가된다. 스위칭 신호(SWS)가 로직 하이 레벨을 가지는 동안, 스위치(131)는 스위칭 신호(SWS)에 응답하여 턴-온 된다. 스위치(131)가 턴-온 되면, 증폭기(132)는 출력 전압(VOUT)이 제1 기준 전압(VREF1)에 도달할 때까지, 출력 전압(VOUT)과 제1 기준 전압(VREF1)의 전압 차에 기초하여 디커플링 커패시터(110)에 전하를 제공한다. 이에 따라, 디커플링 커패시터(110)는 상기 리셋 전압과 제1 기준 전압(VREF1)의 전압 차인 제1 전압(V1)에 상응하는 전하를 저장할 수 있고, 버퍼(120)는 제1 기준 전압(VREF1)의 전압 레벨과 동일한 전압 레벨을 가지는 출력 전압(VOUT)을 출력할 수 있다. 즉, 상기 복수의 단위 픽셀들로부터 출력되는 복수의 리셋 전압들이 오프셋(310)을 가지더라도, 복수의 오프셋 제거 회로들로부터 출력되는 복수의 출력 전압들은 동일한 전압 레벨을 가질 수 있다.

데이터 구간(DATA)에서, 스위칭 신호(SWS)가 로직 하이 레벨을 가지는 동안, 스위치(131)는 스위칭 신호(SWS)에 응답하여 다시 턴-온 된다. 스위치(131)가 턴-온 되면, 증폭기(132)는 디커플링 커패시터(110)의 제2 전극(b)에 제2 기준 전압(VREF2)을 인가하고 버퍼(120)는 제2 기준 전압(VREF2)의 전압 레벨과 동일한 전압 레벨을 가지는 출력 전압(VOUT)을 출력할 수 있다. 이에 따라, 도 3에 도시된 바와 같이, 데이터 구간(DATA)에서 스위칭 신호(SWS)가 로직 하이 레벨을 가지면, 출력 전압(VOUT)은 제1 기준 전압(VREF1)의 전압 레벨에서 제2 기준 전압(VREF2)의 전압 레벨로 상승한다.

이후 데이터 구간(DATA)에서 스위칭 신호(SWS)가 다시 로직 로우 레벨이 되고, 상기 복수의 단위 픽셀은 광 센싱을 수행하여(미도시, 도 9에서 트랜스퍼 제어신호(TG)가 로직 하이 레벨을 가지는 것에 대응됨.) 데이터 전압을 출력한다. 픽셀 출력 전압(VC)으로서 상기 리셋 전압으로부터 제1 센싱 전압(VSIG1)만큼 증가 또는 감소된 상기 데이터 전압이 출력될 때, 디커플링 커패시터(110)의 제1 전극(a)에는 상기 데이터 전압이 인가된다. 디커플링 커패시터(110)가 상기 리셋 전압과 제1 기준 전압(VREF1)의 전압 차(즉, 제1 전압(V1))에 상응하는 전하를 저장하고 있고, 증폭기(132)에 의해 디커플링 커패시터(110)의 제2 전극(b)에 제2 기준 전압(VREF2)이 인가되므로, 디커플링 커패시터(110)의 제2 전극(b)은 상기 데이터 전압과 제1 전압(V1)의 전압 차에 제2 기준 전압(VREF2)이 가산된 제2 전압을 가진다. 버퍼(120)는 출력 전압(VOUT)으로서 상기 제2 전압을 출력할 수 있다. 그 결과, 도 3에 도시된 바와 같이 출력 전압(VOUT)은 제2 기준 전압(VREF2)의 전압 레벨에서 감소하여 상기 제2 전압의 전압 레벨을 가지게 된다. 이하 센싱 전압(VSIG1, VSIG2) 및 다크 커런트 오프셋 전압(VDCO)에 관하여 설명한다.

전술한 바와 같이, 상기 데이터 전압은 단위 픽셀(200)에서 기인하는 다크 커런트 오프셋에 의해 원하는 데이터 전압의 전압 레벨보다 더 감소된 전압 레벨을 가질 수 있다. 여기서 상기 데이터 전압과 상기 리셋 전압의 전압 차가 제1 센싱 전압(VSIG1)에 해당하는데, 제1 센싱 전압(VSIG1)의 절대값은 노이즈가 없는 단위 픽셀(200)의 순수한 센싱 전압인 제2 센싱 전압(VSIG2)에 다크 커런트 오프셋 전압(VDCO)이 가산된 크기를 가진다. 다시 말해, 다크 커런트 오프셋이 없는 경우 상기 데이터 구간에서 픽셀 출력 전압(VC)은 제2 센싱 전압(VSIG2)만큼 감소될 수 있으나, 다크 커런트 오프셋이 발생된 경우 픽셀 출력 전압(VC)은 다크 커런트 오프셋 전압(VDCO)만큼 더 감소되어 총 제1 센싱 전압(VSIG1)만큼 감소된다. 한편, 상기 제2 전압은 상기 데이터 전압과 제1 전압(V1)의 전압 차에 제2 기준 전압(VREF2)이 가산된 값을 가지므로, 제2 기준 전압(VREF2)과 제1 기준 전압(VREF1)의 전압 차가 다크 커런트 오프셋 전압(VDCO)의 크기와 같게 되도록 제1 및 제2 기준 전압(VREF1, VREF2)의 값을 설정함으로써 다크 커런트 오프셋을 상쇄시킬 수 있다. 다시 말해, 다크 커런트 오프셋을 상쇄시키는 경우 픽셀 출력 전압(VC)과 달리, 버퍼(120)의 출력 전압(VOUT)은 제1 기준 전압(VREF1)의 전압 레벨에서 제2 센싱 전압만큼만 감소될 수 있다.

다시 도 3을 참조하면, 상기 리셋 구간과 상기 데이터 구간에서의 출력 전압(VOUT) 간의 전압 차, 즉 제1 기준 전압(VREF1)과 상기 제2 전압의 전압 차(△V)는 하기의 [식 1]과 같이 된다.

[식 1]

ΔV = VSIG2 + VDCO - (VREF2 - VREF1)

상기의 [식 1]에서 VSIG2는 제2 센싱 전압(VSIG2)의 절댓값, VDCO는 다크 커런트 오프셋 전압(VDCO)의 절댓값, VREF1은 제1 기준 전압(VREF1)의 전압 레벨, VREF2는 제2 기준 전압(VREF2)의 전압 레벨을 나타낸다. [식 1]에 나타난 바와 같이, 제2 기준 전압(VREF2)과 제1 기준 전압(VREF1)의 전압 차가 다크 커런트 오프셋 전압(VDCO)의 크기와 같게 되도록 제1 및 제2 기준 전압(VREF1, VREF2)의 값을 설정하면 다크 커런트 오프셋을 상쇄시킬 수 있다. 상기 다크 커런트 오프셋의 크기는 카메라의 셔터 개방 시간, 즉 상기 복수의 단위 픽셀들의 광 노출 시간에 실질적으로 비례하므로 실험적으로 예측이 가능하다. 따라서, 카메라 사용 중에 상기 셔터 개방 시간을 측정하고, 이에 기초하여 제1 기준 전압(VREF1) 및 제2 기준 전압(VREF2)의 전압 레벨이 자동으로 설정되도록 할 수 있다.

또한, 상기 복수의 단위 픽셀들에 대한 제1 센싱 전압들(VSIG1)이 동일하더라도, 픽셀 간의 편차에 의해 상기 복수의 단위 픽셀들이 출력하는 복수의 데이터 전압들은 오프셋(310)을 가질 수 있다. 그러나, 복수의 오프셋 제거 회로들은 오프셋(310)이 제거된 복수의 출력 전압들을 출력할 수 있다. 다시 말해, 상기 복수의 오프셋 제거 회로들은 각각의 디커플링 커패시터(110)를 이용하여 출력 값을 보상함으로써 단위 픽셀(200) 자체의 오프셋(310)을 제거할 수 있고, 동시에 구간(RESET, DATA)에 따라 서로 다른 크기를 갖는 기준 전압들(VREF1, VREF2)을 이용함으로써 상기 다크 커런트 오프셋을 제거할 수 있다.

도 4는 본 발명의 다른 실시예에 따른 오프셋 제거 회로를 나타내는 회로도이다.

도 4를 참조하면, 오프셋 제거 회로(100b)는 디커플링 커패시터(110), 버퍼(120) 및 피드백 회로(130b)를 포함한다. 도 7의 오프셋 제거 회로(100b)는, 피드백 회로(130b)의 구성을 제외하고, 도 2의 오프셋 제거 회로(100a)와 유사한 구성을 가진다.

피드백 회로(130b)는 제1 스위치(131), 증폭기(132), 제2 스위치(133), 제3 스위치(134), 제4 스위치(135) 및 앰프 오프셋 커패시터(136)를 포함한다.

제1 스위치(131)의 일단은 디커플링 커패시터(110)의 제2 전극(b)에 연결되고, 제1 스위치(131)의 타단은 증폭기(132)의 출력 단자에 연결된다. 제2 스위치(133)의 일단은 버퍼(120)의 출력 단자에 연결되고, 제2 스위치(133)의 타단은 앰프 오프셋 커패시터(136)의 제4 전극(d)에 연결된다. 제3 스위치(134)의 일단은 앰프 오프셋 커패시터(136)의 제4 전극(d)에 연결되고, 제3 스위치(134)의 타단은 증폭기(132)의 비반전 입력 단자에 연결된다. 제4 스위치(135)의 일단은 증폭기(132)의 상기 출력 단자에 연결되고, 제4 스위치(135)의 타단은 증폭기(132)의 반전 입력 단자 및 앰프 오프셋 커패시터(136)의 제3 전극(c)에 연결된다. 제1 스위치(131) 및 제2 스위치(133)는 제1 스위칭 신호(SWS1)에 의해 제어되고, 제3 스위치(134) 및 제4 스위치(135)는 제2 스위칭 신호(SWS2)에 의해 제어된다. 즉, 제1 스위치(131)는 제1 스위칭 신호(SWS1)에 응답하여 제2 전극(b)과 증폭기(132)의 연결을 제어하고, 제2 스위치(132)는 제1 스위칭 신호(SWS1)에 응답하여 제4 전극(d)과 버퍼(120)의 상기 출력 단자의 연결을 제어하며, 제3 스위치(134)는 제2 스위칭 신호(SWS2)에 응답하여 제4 전극(d)과 증폭기(132)의 상기 비반전 입력 단자의 연결을 제어하고, 제4 스위치(135)는 제2 스위칭 신호(SWS2)에 응답하여 증폭기(132)의 상기 출력 단자와 제3 전극(c)의 연결을 제어할 수 있다.

앰프 오프셋 커패시터(136)는 증폭기(132)의 상기 반전 입력 단자 및 제4 스위치(135)에 연결된 제3 전극(c)과, 제2 스위치(133) 및 제3 스위치(134)에 연결된 제4 전극(d)을 갖는다. 제2 스위칭 신호(SWS2)가 로직 하이 레벨을 가지는 동안, 제3 스위치(134) 및 제4 스위치(135)가 턴-온된다. 제3 스위치(134) 및 제4 스위치(135)가 턴-온되면, 제3 전극(c)에는 증폭기(132)의 출력 전압이 인가되고, 제4 전극(d)에는 제1 기준 전압(VREF1)이 인가된다. 이에 따라, 증폭기(132)의 상기 출력 전압이, 제1 기준 전압(VREF1)과 동일한 전압 레벨을 가지지 않고, 제1 기준 전압(VREF1)에 증폭기(132)의 오프셋이 가산된 전압 레벨을 가지므로, 앰프 오프셋 커패시터(136)는 증폭기(132)의 상기 오프셋에 상응하는 전하를 저장할 수 있다.

제2 스위칭 신호(SWS2)가 로직 로우 레벨을 가지고, 제1 스위칭 신호(SWS1)가 로직 하이 레벨을 가지는 동안, 제3 스위치(134) 및 제4 스위치(135)는 턴-오프되고, 제1 스위치(131) 및 제2 스위치(133)가 턴-온된다. 제1 스위치(131) 및 제2 스위치(133)가 턴-온되면, 증폭기(132)의 상기 반전 입력 단자에는 버퍼(120)의 출력 전압(VOUT)에 증폭기(132)의 상기 오프셋이 가산된 전압이 인가된다. 이에 따라, 증폭기(132)는, 상기 오프셋이 존재하더라도, 버퍼(120)의 출력 전압(VOUT)이 제1 기준 전압(VREF1) 또는 제2 기준 전압(VREF2)에 도달할 때까지, 디커플링 커패시터(110)에 전하를 제공할 수 있다. 또한, 디커플링 커패시터(110)는 리셋 전압과 제1 기준 전압(VREF1)의 전압 차인 제1 전압(V1)에 상응하는 전하를 저장할 수 있다. 이와 같이, 증폭기(132)의 상기 오프셋이 존재하더라도, 앰프 오프셋 커패시터(136)에 의해 증폭기(132)의 상기 오프셋에 의한 영향이 제거될 수 있다.

도 5는 도 4의 오프셋 제거 회로의 동작을 설명하기 위한 타이밍도이다. 도 6a 내지 도 6c는 도 4의 오프셋 제거 회로의 동작을 설명하기 위한 회로도들이다.

도 5 및 도 6a를 참조하면, 제2 스위칭 신호(SWS2)가 로직 하이 레벨을 가지는 시점(T1)에서, 제3 스위치(134) 및 제4 스위치(135)가 턴-온 된다. 앰프 오프셋 커패시터(136)의 제3 전극(c)에는 증폭기(132)의 출력 전압(VREF1+VOFFSET)이, 앰프 오프셋 커패시터(136)의 제4 전극(d)에는 제1 기준 전압(VREF1)이 인가된다. 이에 따라, 앰프 오프셋 커패시터(136)는 증폭기(132)의 출력 전압(VREF+VOFFSET1)과 제1 기준 전압(VREF1)의 전압 차인 오프셋 전압(VOFFSET)에 상응하는 전하를 저장할 수 있다. 도 5에는 단위 픽셀(미도시)이 리셋 전압을 출력하는 동안 제2 스위칭 신호(SWS2)가 로직 하이 레벨을 가지는 예가 도시되어 있으나, 제2 스위칭 신호(SWS2)는 상기 리셋 전압이 출력되기 전에 로직 하이 레벨을 가질 수도 있다.

도 5 및 도 6b를 참조하면, 리셋 구간(RESET)에서 상기 단위 픽셀이 리셋 전압(VRESET)을 출력하는 동안, 제1 스위칭 신호(SWS1)가 로직 하이 레벨을 가지는 시점(T2)에서, 제1 스위치(131) 및 제2 스위치(133)가 턴-온 된다. 앰프 오프셋 커패시터(136)가 오프셋 전압(VOFFSET)에 상응하는 전하를 저장하므로, 증폭기(132)의 반전 입력 단자에는 버퍼(120)의 출력 전압(VOUT)에 오프셋 전압(VOFFSET)이 가산된 전압이 인가된다. 이에 따라, 증폭기(132)는 버퍼(120)의 출력 전압(VOUT)이 제1 기준 전압(VREF1)에 도달할 때까지 디커플링 커패시터(110)에 전하를 제공할 수 있고, 디커플링 커패시터(110)는 리셋 전압(VRESET)과 제1 기준 전압(VREF1)의 전압 차인 제1 전압(V1)에 상응하는 전하를 저장할 수 있다. 제1 스위칭 신호(SW1)가 다시 로직 하이 레벨을 가지는 시점(T3)에서, 제1 스위치(131) 및 제2 스위치(133)가 턴-온 된다. 데이터 구간(DATA)에서는 증폭기(132)의 비반전 입력 단자로 제2 기준 전압(VREF2)이 인가되므로 증폭기(132)는 디커플링 커패시터(110)의 제2 전극(b)에 제2 기준 전압(VREF2)을 공급하고, 그 결과 버퍼(120)의 출력 전압(VOUT)은 제2 기준 전압(VREF2)의 전압 레벨로 상승한다.

도 5 및 도 6c를 참조하면, 상기 단위 픽셀이 데이터 전압(VDATA)을 출력하는 시점(T4)에서, 디커플링 커패시터(110)의 제1 전극(a)에는 데이터 전압(VDATA)이 인가된다. 디커플링 커패시터(110)가 리셋 전압(VRESET)과 제1 기준 전압(VREF1)의 전압 차인 제1 전압(V1)에 상응하는 전하를 저장하므로, 디커플링 커패시터(110)의 제2 전극(b)은 오프셋 전압(VOFFSET)이 상쇄된 전압 값을 가진다. 즉, 디커플링 커패시터(110)의 제2 전극(b)은 데이터 전압(VDATA)과 제1 전압(V1)의 전압 차에 제2 기준 전압(VREF2)이 가산된 전압을 갖는다. 이때, 전술한 바와 같이 제2 기준 전압(VREF2)과 제1 기준 전압(VREF1)의 전압 차가 다크 커런트 오프셋 전압(VDCO)의 절댓값과 같을 경우, 디커플링 커패시터(110)의 제2 전극(b)은 결과적으로 제1 기준 전압(VREF1)에 데이터 전압(VDATA)의 제2 센싱 전압(VSIG2)만이 합산된 전압을 가질 수 있다. 버퍼(120)는 출력 전압(VOUT)으로서 디커플링 커패시터(110)의 제2 전극(b)의 전압을 출력할 수 있다.

이와 같이, 오프셋 제거 회로(100b)는 오프셋 전압(VOFFSET)에 대응하는 증폭기(132)의 오프셋을 제거할 수 있고, 또한 전술한 바와 같이, 상기 단위 픽셀의 오프셋(310) 및 다크 커런트 오프셋 전압(VDCO)에 대응하는 다크 커런트 오프셋을 제거할 수 있다.

도 7은 본 발명의 일 실시예에 따른 이미지 센서를 나타내는 블록도이다.

도 7을 참조하면, 이미지 센서(700)는 단위 픽셀(200), 오프셋 제거 회로(100) 및 아날로그-디지털 변환기(500)를 포함한다.

오프셋 제거 회로(100)는 단위 픽셀(200)로부터 셀 전압(VC)으로서 리셋 전압 및 데이터 전압을 순차적으로 수신할 수 있다. 예를 들어, 단위 픽셀(200)은 빛의 세기, 온도, 질량, 시간 등과 같은 물리량을 감지하여 전기 신호를 출력하는 센서의 구성 요소일 수 있다.

오프셋 제거 회로(100)는 기준 전압 컨트롤러(미도시)로부터 제1 기준 전압(VREF1) 및 제2 기준 전압(VREF2)을 순차적으로 수신할 수 있다. 즉, 단위 픽셀(200)이 광 센싱을 수행하지 않는 리셋 구간에서 제1 기준 전압(VREF1)을 수신하고, 단위 픽셀(200)이 광 센싱을 수행하는 데이터 구간에서 제2 기준 전압(VREF2)을 수신할 수 있다. 일 실시예에서, 상기 기준 전압 생성기는 소정의 주기를 갖는 컨트롤 신호에 응답하여 제1 기준 전압(VREF1) 및 제2 기준 전압(VREF2) 교번하여 인가하는 램프 전압 생성기일 수 있다. 실시예에 따라, 상기 기준 전압 생성기는 오프셋 제거 회로(100)의 내부, 아날로그-디지털 변환기(500)의 내부 또는 이미지 센서(700) 내부의 기타 위치에 형성될 수 있다.

오프셋 제거 회로(100)는, 상기 리셋 구간에서 단위 픽셀(200)이 셀 전압(VC)으로서 상기 리셋 전압을 출력할 때, 상기 리셋 전압과 제1 기준 전압(VREF1)의 전압 차인 제1 전압을 저장할 수 있다. 오프셋 제거 회로(100)는, 상기 데이터 구간에서 단위 픽셀(200)이 셀 전압(VC)으로서 상기 데이터 전압을 출력할 때, 상기 데이터 전압, 상기 제1 전압 및 제2 기준 전압(VREF2)에 기초하여 출력 전압(VOUT)으로서 제2 전압을 생성할 수 있다. 이에 따라, 오프셋 제거 회로(100)는, 단위 픽셀(200)이 셀 전압(VC)으로서 상기 데이터 전압을 출력할 때, 제1 기준 전압(VREF1)에 상기 데이터 전압의 제2 센싱 전압(미도시)이 합산된 전압(다크 커런트 오프셋이 제거된 경우, 이하 동일)을 가질 수 있다.

아날로그-디지털 변환기(500)는 오프셋 제거 회로(100)로부터 출력 전압(VOUT)을 수신하고, 출력 전압(VOUT)을 디지털 출력 신호(SDIGOUT)로 변환할 수 있다. 아날로그-디지털 변환기(500, Analog-to-Digital Converter; ADC)는 다양한 방식으로 구현 가능하다. 예를 들어, 아날로그-디지털 변환기(500)는 단일 기울기 ADC(single slope ADC), 델타-시그마 ADC(delta-sigma ADC), 축차 근사 ADC(successive approximation ADC), 순환 ADC(cyclic ADC), 플래시 ADC(flash ADC), 파이프라인 ADC(pipelined ADC), 폴딩 ADC(folding ADC) 등을 포함할 수 있다.

일 실시예에서, 오프셋 제거 회로(100)는 단위 픽셀(200)들의 어레이의 각 컬럼마다 배치되고, 아날로그-디지털 변환기(500) 또한 각 컬럼마다 배치될 수 있다. 실시예에 따라, 오프셋 제거 회로(100)(예를 들어, 피드백 회로)와 아날로그-디지털 변환기(500)는 증폭기를 공유할 수 있다.

다른 실시예에서, 오프셋 제거 회로(100)는 각 컬럼마다 배치되고, 단일한 아날로그-디지털 변환기(500)가 각 컬럼에서 출력되는 출력 전압(VOUT)들을 순차적으로 디지털 출력 신호(SDIGOUT)로 변환할 수 있다.

오프셋 제거 회로(100) 및 아날로그-디지털 변환기(500)로 구성된 샘플링 회로는 상관 이중 샘플링(Correlated Double Sampling; CDS)을 수행할 수 있다. 일 실시예에서, 오프셋 제거 회로(100)가 출력 전압(VOUT)으로서 상기 제2 전압, 즉 제1 기준 전압(VREF1)에 상기 제2 센싱 전압이 가산된 전압을 출력하고, 아날로그-디지털 변환기(500)가 제1 기준 전압(VREF1)을 기준으로 상기 제2 전압을 디지털 출력 신호(SDIGOUT)로 변환하는 신호 변환 동작을 수행할 수 있다. 즉, 상기 샘플링 회로는 단위 픽셀(200)의 오프셋이 제거된 센싱 신호 성분에 상응하는 디지털 출력 신호(SDIGOUT)를 생성할 수 있다. 이와 같이, 상기 샘플링 회로는 상기 센싱 신호 성분을 아날로그적으로 추출하는 아날로그 상관 이중 샘플링(Analog CDS)을 수행할 수 있다.

다른 실시예에서, 상기 리셋 구간에서 단위 픽셀(200)이 상기 리셋 전압을 출력할 때, 오프셋 제거 회로(100)는 출력 전압(VOUT)으로서 제1 기준 전압(VREF1)을 출력하고, 아날로그-디지털 변환기(500)는 제1 기준 전압(VREF1)을 제1 디지털 출력 신호로 변환하는 기준 변환 동작을 수행할 수 있다. 또한, 상기 데이터 구간에서 단위 픽셀(200)이 상기 데이터 전압을 출력할 때, 오프셋 제거 회로(100)는 출력 전압(VOUT)으로서 상기 제2 전압, 즉 제1 기준 전압(VREF1)에 상기 제2 센싱 전압이 가산된 전압을 출력하고, 아날로그-디지털 변환기(500)는 상기 제2전압을 제2 디지털 출력 신호로 변환한다. 이에 따라, 상기 제2 디지털 출력 신호와 상기 제1 디지털 출력 신호의 차에 기초하여 단위 픽셀(200)의 오프셋이 제거된 센싱 신호 성분에 대한 디지털 신호가 생성될 수 있다. 이와 같이, 샘플링 회로(600)는 센싱 신호 성분을 아날로그적으로 추출함과 동시에 기준 성분과 데이터 신호 성분을 각각 디지털 신호로 변환하는 듀얼 상관 이중 샘플링(Dual CDS)을 수행할 수 있다. 샘플링 회로(600)가 듀얼 CDS를 수행함으로써, 아날로그-디지털 변환기(500)에서 발생할 수 있는 오프셋도 제거될 수 있다. 실시예에 따라, 아날로그-디지털 변환기(500)는 오프셋 제거 회로(100)로부터 출력 전압(VOUT)으로서 제1 및 제2 기준 전압들(VREF1, VREF2)을 수신하거나, 상기 기준 전압 생성기로부터 제1 및 제2 기준 전압들(VREF1, VREF2)을 직접 수신할 수 있다.

도 8은 본 발명의 일 실시예에 따른 이미지 센서를 나타내는 회로도이다. 도 9는 도 8의 이미지 센서의 동작을 설명하기 위한 타이밍도이다.

도 8에는 단위 픽셀(200)로서 4-트랜지스터 구조를 가지는 형태가 도시되어 있으나, 본 발명의 일 실시예에 따른 이미지 센서는 다양한 구조의 단위 픽셀, 예를 들어, 3-트랜지스터 구조의 단위 픽셀, 5-트랜지스터 구조의 단위 픽셀, 6-트랜지스터 구조의 단위 픽셀 등을 포함할 수 있다.

도 8 및 도 9를 참조하면, 리셋 구간(RESET)에서 리셋 제어신호(RS)가 로직 하이 레벨을 가지면, 리셋 트랜지스터(RX)가 턴-온 되고, 단위 픽셀(200)은 리셋 전압을 출력한다. 픽셀 출력 전압(VC)으로서 상기 리셋 전압이 출력된 후, 스위칭 신호(SWS)가 소정의 시간 동안 로직 하이 레벨을 가질 수 있다. 스위칭 신호(SWS)가 로직 하이 레벨을 가지면, 스위치(131)가 턴-온 되어 디커플링 커패시터(110)에는 상기 리셋 전압과 제1 기준 전압(VREF1)의 전압 차인 제1 전압(V1)이 저장되고, 오프셋 제거 회로(100a)의 출력 전압(VOUT)은 제1 기준 전압(VREF1)과 실질적으로 동일한 전압 레벨을 가질 수 있다. 일 실시예에서, 아날로그-디지털 변환부(500) 오프셋 제거 회로(100a)로부터 출력 전압(VOUT)으로서 제1 기준 전압(VREF1)을 수신하고, 제1 기준 전압(VREF1)을 제1 디지털 출력 신호로 변환하는 기준 변환 동작(REFERENCE A/D)을 수행할 수 있다.

데이터 구간(DATA)에서, 스위칭 신호(SWS)가 다시 로직 하이 레벨로되면, 스위치(131)가 턴-온 되고, 증폭기(132)는 디커플링 커패시터(110)의 제2 전극(b)에 제2 기준 전압(VREF2)을 인가한다. 버퍼(120)는 제2 기준 전압(VREF2)의 전압 레벨과 동일한 전압 레벨을 가지는 출력 전압(VOUT)을 출력할 수 있다. 이에 따라, 출력 전압(VOUT)은 제1 기준 전압(VREF1)의 전압 레벨에서 제2 기준 전압(VREF2)의 전압 레벨로 상승한다.

트랜스퍼 제어신호(TG)가 로직 하이 레벨을 가지면, 전송 트랜지스터(TX)가 턴-온 되고, 광 감지기(PD)에서 생성된 광 전하가 플로팅 디퓨전 노드(FD)로 전달된다. 단위 픽셀(200)은 플로팅 디퓨전 노드(FD)의 전압에 기초하여 드라이브 트랜지스터(DX), 선택 트랜지스터(SX) 및 컬럼 라인(COL)를 통하여 데이터 전압을 출력한다. 픽셀 출력 전압(VC)으로서 상기 데이터 전압이 출력되면, 오프셋 제거 회로(100a)는 출력 전압(VOUT)으로서 상기 데이터 전압과 제1 전압(V1)의 전압 차에 제2 기준 전압(VREF2)이 가산된 제2 전압, 즉 제1 기준 전압(VREF1)에 제2 센싱 전압(VSIG2)이 가산된 전압(다크 커런트 오프셋 전압(VDCO)이 상쇄된 경우)을 출력할 수 있다. 아날로그-디지털 변환부(500)는 오프셋 제거 회로(100a)로부터 출력 전압(VOUT)으로서 상기 제2 전압을 수신하고, 상기 제2 전압을 제2 디지털 출력 신호로 변환하는 신호 변환 동작(SIGNAL A/D)을 수행할 수 있다.

이와 같이, 단위 픽셀(200) 및 오프셋 제거 회로(100a)를 포함하는 이미지 센서는 기준 변환 동작(REFERENCE A/D) 및/또는 신호 변환 동작(SIGNAL A/D)을 수행함으로써 아날로그 CDS 또는 듀얼 CDS를 수행할 수 있다.

도 10은 본 발명의 이미지 센서를 디지털 카메라에 응용한 예를 나타내는 블록도이다.

도 10을 참조하면, 디지털 카메라(800)는 렌즈(810), 이미지 센서(820), 모터부(830) 및 엔진부(840)를 포함할 수 있다. 이미지 센서(820)는 도 7의 이미지 센서(700)일 수 있다.

렌즈(810)는 이미지 센서(820)의 수광 영역으로 입사광을 집광시킬 수 있다. 이미지 센서(820)는 렌즈(810)를 통하여 입사된 광에 기초하여 베이어 패턴의 RGB 데이터(RGB)를 생성할 수 있다. RGB 데이터(RGB)는 오프셋 제거 회로 또는 샘플링 회로에 의해 단위 픽셀의 오프셋 및 다크 커런트 오프셋이 제거된 데이터일 수 있다. 이미지 센서(820)는 클록 신호(CLK)에 기초하여 RGB 데이터(RGB)를 제공할 수 있다. 실시예에 따라, 이미지 센서(820)는 MIPI(Mobile Industry Processor Interface) 및/또는 CSI(Camera Serial Interface)를 통하여 엔진부(840)와 인터페이싱할 수 있다. 모터부(830)는 엔진부(840)로부터 수신된 제어 신호(CTRL)에 응답하여 렌즈(810)의 포커스를 조절하거나, 셔터링(shuttering)을 수행할 수 있다. 엔진부(840)는 이미지 센서(820) 및 모터부(830)를 제어한다. 또한, 엔진부(840)는 이미지 센서(820)로부터 수신된 RGB 데이터(RGB)에 기초하여 휘도 성분, 상기 휘도 성분과 청색 성분의 차, 및 휘도 성분과 적색 성분의 차를 포함하는 YUV 데이터(YUV)를 생성하거나, 압축 데이터, 예를 들어 JPEG(Joint Photography Experts Group) 데이터를 생성할 수 있다. 엔진부(840)는 호스트/어플리케이션(850)에 연결될 수 있으며, 엔진부(840)는 마스터 클록(MCLK)에 기초하여 YUV 데이터(YUV) 또는 JPEG 데이터를 호스트/어플리케이션(850)에 제공할 수 있다. 또한, 엔진부(840)는 SPI(Serial Peripheral Interface) 및/또는 I2C(Inter Integrated Circuit)를 통하여 호스트/어플리케이션(850)과 인터페이싱할 수 있다.

도 11은 본 발명의 이미지 센서를 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.

도 11을 참조하면, 컴퓨팅 시스템(900)은 프로세서(910), 메모리 장치(920), 저장 장치(930), 입출력 장치(940), 파워 서플라이(950) 및 이미지 센서(960)를 포함할 수 있다. 이미지 센서(960)는 도 7의 이미지 센서(700)일 수 있다. 한편, 도 11에는 도시되지 않았지만, 컴퓨팅 시스템(900)은 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 기기들과 통신할 수 있는 포트(port)들을 더 포함할 수 있다.

프로세서(910)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(910)는 마이크로프로세서(micro-processor), 중앙 처리 장치(Central Processing Unit; CPU)일 수 있다. 프로세서(910)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus)를 통하여 메모리 장치(920), 저장 장치(930) 및 입출력 장치(940)와 통신을 수행할 수 있다. 실시예에 따라, 프로세서(910)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 메모리 장치(920)는 컴퓨팅 시스템(900)의 동작에 필요한 데이터를 저장할 수 있다. 예를 들어, 메모리 장치(920)는 디램(DRAM), 모바일 디램, 에스램(SRAM), 피램(PRAM), 에프램(FRAM), 알램(RRAM) 및/또는 엠램(MRAM)으로 구현될 수 있다. 저장 장치(930)는 솔리드 스테이트 드라이브(solid state drive), 하드 디스크 드라이브(hard disk drive), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(940)는 키보드, 키패드, 마우스 등과 같은 입력 수단 및 프린터, 디스플레이 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(950)는 전자 기기(900)의 동작에 필요한 동작 전압을 공급할 수 있다.

이미지 센서(960)는 상기 버스들 또는 다른 통신 링크를 통해서 프로세서(910)와 연결되어 통신을 수행할 수 있다. 상술한 바와 같이, 이미지 센서(960)는 오프셋 제거 회로 또는 샘플링 회로를 포함하여 정밀한 이미지 데이터를 생성할 수 있다. 이미지 센서(960)는 프로세서(910)와 함께 하나의 칩에 집적될 수도 있고, 서로 다른 칩에 각각 집적될 수도 있다. 한편, 컴퓨팅 시스템(900)은 이미지 센서를 이용하는 모든 컴퓨팅 시스템으로 해석되어야 할 것이다. 예를 들어, 컴퓨팅 시스템(900)은 디지털 카메라, 이동 전화기, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP), 스마트폰 등을 포함할 수 있다.

본 발명은 이미지 센서를 포함하는 여러 응용분야에서 폭 넓게 적용될 수 있다. 특히, 본 발명은 이미지에서 다크 커런트 오프셋을 제거할 수 있는 이미지 센서를 포함하는 디지털 카메라, 컴퓨터, PDA, 스마트 폰 등에 유용하게 이용될 수 있다.

상기에서는 본 발명을 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

100: 오프셋 제거 회로 200: 단위 픽셀
110: 디커플링 커패시터 120: 버퍼
130: 피드백 회로

Claims (10)

1. 리셋 전압 및 데이터 전압을 출력하는 단위 픽셀에 연결되는 제1 전극, 및 제2 전극을 가지는 디커플링 커패시터;
   상기 제2 전극에 연결되는 버퍼; 및
   상기 제2 전극 및 상기 버퍼의 출력 단자에 연결되고, 리셋 구간 및 데이터 구간에서 각각 제1 기준 전압 및 제2 기준 전압을 수신하며, 상기 리셋 구간에서 상기 디커플링 커패시터를 상기 리셋 전압과 상기 제1 기준 전압의 전압 차인 제1 전압으로 충전하도록 상기 제2 전극에 상기 제1 기준 전압을 제공하고, 상기 데이터 구간에서 상기 제2 전극에 상기 제2 기준 전압을 제공하는 피드백 회로를 포함하는 오프셋 제거 회로.
2. 제1항에 있어서, 상기 버퍼는,
   상기 리셋 구간에서 상기 제1 기준 전압을 출력하고,
   상기 데이터 구간에서 상기 피드백 회로가 상기 제2 기준 전압을 수신할 때 상기 제2 기준 전압을 출력하며,
   상기 데이터 구간에서 상기 단위 픽셀이 상기 데이터 전압을 출력할 때 상기 데이터 전압과 상기 제1 전압의 전압 차에 상기 제2 기준 전압이 가산된 제2 전압을 출력하는 것을 특징으로 하는 오프셋 제거 회로.
3. 제2항에 있어서, 상기 제2 기준 전압과 상기 제1 기준 전압의 전압 차가 상기 단위 픽셀의 다크 커런트 오프셋(dark current offset)과 같게 되도록 상기 제1 및 제2 기준 전압들의 전압 레벨들이 결정되는 것을 특징으로 하는 오프셋 제거 회로.
4. 제3항에 있어서, 상기 제1 및 제2 기준 전압들의 전압 차는 상기 단위 픽셀의 광 노출 시간에 비례하는 것을 특징으로 하는 오프셋 제거 회로.
5. 제1항에 있어서, 상기 피드백 회로는,
   상기 제1 기준 전압 및 상기 제2 기준 전압이 인가되는 비반전 입력 단자, 및 상기 버퍼의 출력 단자에 연결된 반전 입력 단자를 가지는 증폭기; 및
   상기 제2 전극과 상기 증폭기의 연결을 제어하는 제1 스위치를 포함하는 것을 특징으로 하는 오프셋 제거 회로.
6. 제5항에 있어서,
   상기 제1 스위치는, 상기 단위 픽셀이 상기 리셋 전압을 출력할 때 및 상기 피드백 회로가 상기 제2 기준 전압을 수신할 때, 상기 제2 전극과 상기 증폭기를 소정의 시간 동안 연결하는 것을 특징으로 하는 오프셋 제거 회로.
7. 제5항에 있어서, 상기 피드백 회로는,
   상기 증폭기의 상기 반전 입력 단자에 연결되는 제3 전극, 및 제4 전극을 가지는 앰프 오프셋 커패시터;
   상기 제4 전극과 상기 버퍼의 출력 단자의 연결을 제어하는 제2 스위치;
   상기 제4 전극과 상기 증폭기의 상기 비반전 입력 단자의 연결을 제어하는 제3 스위치; 및
   상기 증폭기의 상기 반전 입력 단자와 상기 증폭기의 출력 단자의 연결을 제어하는 제4 스위치를 더 포함하는 것을 특징으로 하는 오프셋 제거 회로.
8. 제7항에 있어서,
   상기 앰프 오프셋 커패시터는, 상기 리셋 구간에서 상기 증폭기의 출력 전압과 상기 제1 기준 전압의 전압 차에 상응하는 전하를 저장하고, 상기 데이터 구간에서 상기 증폭기의 출력 전압과 상기 제2 기준 전압의 전압 차에 상응하는 전하를 저장하는 것을 특징으로 하는 오프셋 제거 회로.
9. 제7항에 있어서,
   상기 제1 스위치 및 상기 제2 스위치는 제1 스위칭 신호에 의해 제어되고,
   상기 제3 스위치 및 상기 제4 스위치는 제2 스위칭 신호에 의해 제어되는 것을 특징으로 하는 오프셋 제거 회로.
10. 복수의 로우들 및 복수의 컬럼들을 가지는 매트릭스 형태로 배열되고, 복수의 리셋 전압들 및 복수의 데이터 전압들을 출력하는 복수의 단위 픽셀들;
    상기 복수의 컬럼들에 각각 연결되고, 리셋 구간 및 데이터 구간에서각각 제1 기준 전압 및 제2 기준 전압을 수신하며, 상기 복수의 리셋 전압과 상기 제1 기준 전압의 전압 차인 복수의 제1 전압들을 저장하는 복수의 디커플링 커패시터들을 각각 포함하고, 상기 복수의 데이터 전압들, 상기 복수의 제1 전압들 및 상기 제2 기준 전압에 기초하여 복수의 제2 전압들을 각각 생성하는 복수의 오프셋 제거 회로들; 및
    상기 복수의 제2 전압들을 복수의 디지털 출력 신호들로 변환하는 아날로그-디지털 변환부를 포함하고,
    상기 제2 기준 전압과 상기 제1 기준 전압의 전압 차가 상기 복수의단위 픽셀들의 다크 커런트 오프셋과 같게 되도록 상기 제1 및 제2 기준 전압들의 전압 레벨들이 결정되는 것을 특징으로 하는 이미지 센서.

Images