KR20130053857A - 박막 트랜지스터 및 이를 포함하는 표시 장치 - Google Patents

박막 트랜지스터 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20130053857A
KR20130053857A KR1020110119545A KR20110119545A KR20130053857A KR 20130053857 A KR20130053857 A KR 20130053857A KR 1020110119545 A KR1020110119545 A KR 1020110119545A KR 20110119545 A KR20110119545 A KR 20110119545A KR 20130053857 A KR20130053857 A KR 20130053857A
Authority
KR
South Korea
Prior art keywords
electrode
carbon nanotube
pattern
gate
thin film
Prior art date
Application number
KR1020110119545A
Other languages
English (en)
Other versions
KR101903747B1 (ko
Inventor
박상호
신영기
강윤호
이주형
이형우
홍승훈
Original Assignee
삼성디스플레이 주식회사
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사, 서울대학교산학협력단 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110119545A priority Critical patent/KR101903747B1/ko
Priority to US13/495,045 priority patent/US8884266B2/en
Publication of KR20130053857A publication Critical patent/KR20130053857A/ko
Priority to US14/460,395 priority patent/US9153626B2/en
Application granted granted Critical
Publication of KR101903747B1 publication Critical patent/KR101903747B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/331—Nanoparticles used in non-emissive layers, e.g. in packaging layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 탄소 나노 튜브를 포함하는 박막 트랜지스터가 드레인-소스 전압이 높거나 낮음에 상관없이 스위칭 소자의 특성을 가질 수 있도록 하기 위하여 탄소 나노 튜브 패턴을 서로 분리하고, 이를 연결하는 부유 전극을 포함하는 박막 트랜지스터 및 이를 포함하는 표시 장치를 제공한다. 그 결과 표시 장치와 같이 드레인-소스 전압이 높은 경우에도 탄소 나노 튜브를 사용한 박막 트랜지스터가 스위칭 소자로서의 역할을 수행할 수 있다.

Description

박막 트랜지스터 및 이를 포함하는 표시 장치{THIN FILM TRANSISTOR AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 박막 트랜지스터 및 이를 포함하는 표시 장치에 대한 것으로 보다 상세하게는 탄소 나노 튜브를 채널로 사용하는 박막 트랜지스터 및 이를 포함하는 표시 장치에 대한 것이다.
탄소 나노 튜브는 1991년 처음 발견된 이후, 탄소 나노 튜브를 이용하는 소자 제작은 다양한 분야에서 활발하게 연구 되어 왔다. 특히 반도체 성질을 가지는 탄소 나노 튜브를 이용하여 트랜지스터를 제작하는데 성공한 이후 이와 관련된 응용 연구가 매우 많이 행해졌다. 또 원하는 구조대로 탄소 나노 튜브를 조립(Assembly)하는 기술도 함께 개발됨으로써 다양한 구조의 탄소 나노 튜브 트랜지스터가 개발되었다. 이와 같은 탄소 나노 튜브 트랜지스터들은 그 크기가 매우 작고 유연한 기판(Flexible Substrate)에서도 형성될 수 있어서 다양한 분야에서 그 응용 가능성을 보여 주고 있다. 특히 최근에는 반도체 특성을 가지는 탄소 나노 튜브만을 분리하여 그 특성을 개선 시킨 분리된(Purified) 탄소 나노 튜브가 개발 되어 더욱 다양한 응용이 가능해졌다.
그런데 기존의 탄소 나노 튜브 트랜지스터는 수 볼트(V)의 낮은 드레인-소스 사이의 전압(드레인-소스 전압)에서만 정상적인 동작을 하는 것으로 알려져 있다. 즉, 기존의 탄소 나노 튜브 트랜지스터들은 드레인-소스 전압이 아주 클 경우 정상적인 동작을 하지 못하는 것으로 알려져 있다. 그 이유는 인가 전압이 아주 클 경우 탄소 나노 튜브와 전극 사이에 발생하는 쇼키 장벽(Schottky Barrier)이 매우 얇아지는데 이 때문에 게이트 전압에 따른 쇼키 장벽 변조(Schottky Barrier Modulation)가 무시할 만큼 작아진다. 따라서 높은 드레인-소스 전압을 주었을 경우 On/off간의 전압 비율이 낮은 전압일 때 비하여 아주 작아진다. 다시 말해 탄소 나노 튜브의 반도체 성이 약해진다고 할 수 있다. 그러므로 종래의 탄소 나노 튜브 트랜지스터는 높은 드레인-소스 전압을 필요로 하는 분야를 제외한 제한적인 분야에서만 활용할 수 있다는 문제점이 존재했다.
본 발명이 이루고자 하는 기술적 과제는 높은 드레인-소스 전압이 걸려도 트랜지스터의 온/오프 특성을 가지는 탄소 나노 튜브를 포함하는 박막 트랜지스터 및 이를 포함하는 표시 장치를 제공하고자 한다.
이러한 과제를 해결하기 위하여 본 발명의 실시예에 따른 박막 트랜지스터는 제어 전압이 인가되는 게이트 전극, 상기 게이트 전극과 절연되어 있으며, 입력 전압이 인가되는 소스 전극, 상기 게이트 전극과 절연되어 있으며, 출력 전압이 인가되는 드레인 전극, 상기 소스 전극 및 상기 드레인 전극 사이의 채널 영역에 형성되며, 서로 분리되어 있는 적어도 2 이상의 탄소 나노 튜브 패턴; 및 상기 서로 분리되어 있는 적어도 2 이상의 탄소 나노 튜브 패턴을 서로 연결시키는 적어도 하나의 부유 전극을 포함한다.
상기 부유 전극의 개수는 상기 탄소 나노 튜브 패턴의 개수에서 하나를 뺀 것일 수 있다.
박막 트랜지스터가 온 상태인 경우 상기 소스 전극으로 입력된 전압은 상기 적어도 2 이상의 탄소 나노 튜브 패턴 및 상기 부유 전극을 통하여 상기 드레인 전극까지 전달될 수 있다.
상기 탄소 나노 튜브 패턴은 친수성 패턴 및 그 위에 형성된 탄소 나노 튜브를 포함할 수 있다.
상기 서로 분리된 탄소 나노 튜브 패턴의 상기 친수성 패턴도 서로 분리되어 있을 수 있다.
상기 친수성 패턴이 형성된 영역 외이며, 상기 친수성 패턴과 동일한 층에 형성된 소수성 패턴을 더 포함할 수 있다.
상기 게이트 전극과 상기 소스 전극 및 상기 드레인 전극을 절연시키는 게이트 절연막을 더 포함할 수 있다.
상기 게이트 전극위에 상기 게이트 절연막이 형성되며, 상기 게이트 절연막 위에 상기 탄소 나노 튜브 패턴이 형성되며, 상기 탄소 나노 튜브 패턴위에 상기 소스 전극, 상기 부유 전극 및 상기 드레인 전극이 형성되어 있을 수 있다.
상기 탄소 나노 튜브 패턴위에 상기 소스 전극, 상기 부유 전극 및 상기 드레인 전극이 형성되며, 상기 소스 전극, 상기 부유 전극 및 상기 드레인 전극위에 상기 게이트 절연막이 형성되며, 상기 게이트 절연막 위에 상기 게이트 전극이 형성되어 있을 수 있다.
상기 소스 전극, 상기 부유 전극 및 상기 드레인 전극위에 상기 탄소 나노 튜브 패턴이 형성되며, 상기 탄소 나노 튜브 패턴위에 상기 게이트 절연막이 형성되며, 상기 게이트 절연막 위에 상기 게이트 전극이 형성되어 있을 수 있다.
본 발명의 실시예에 따른 표시 장치는 각각 스위칭 소자 및 이와 연결되어 있는 화소 전극을 포함하는 복수의 화소, 상기 화소에 게이트 전압을 인가하는 게이트 구동부, 상기 화소에 데이터 전압을 인가하는 데이터 구동부, 및 상기 게이트 구동부 및 데이터 구동부를 제어하는 신호 제어부를 포함하며, 상기 스위칭 소자는 박막 트랜지스터이며, 상기 박막 트랜지스터는 상기 게이트 전압이 인가되는 게이트 전극, 상기 게이트 전극과 절연되어 있으며, 상기 데이터 전압이 인가되는 소스 전극, 상기 게이트 전극과 절연되어 있으며, 상기 화소 전극에 상기 데이터 전압을 출력하는 드레인 전극, 상기 소스 전극 및 상기 드레인 전극 사이의 채널 영역에 형성되며, 서로 분리되어 있는 적어도 2 이상의 탄소 나노 튜브 패턴; 및 상기 서로 분리되어 있는 적어도 2 이상의 탄소 나노 튜브 패턴을 서로 연결시키는 적어도 하나의 부유 전극을 포함한다.
상기 부유 전극의 개수는 상기 탄소 나노 튜브 패턴의 개수에서 하나를 뺀 것일 수 있다.
박막 트랜지스터가 온 상태인 경우 상기 소스 전극으로 입력된 전압은 상기 적어도 2 이상의 탄소 나노 튜브 패턴 및 상기 부유 전극을 통하여 상기 드레인 전극까지 전달될 수 있다.
상기 탄소 나노 튜브 패턴은 친수성 패턴 및 그 위에 형성된 탄소 나노 튜브를 포함할 수 있다.
상기 서로 분리된 탄소 나노 튜브 패턴의 상기 친수성 패턴도 서로 분리되어 있을 수 있다.
상기 친수성 패턴이 형성된 영역 외이며, 상기 친수성 패턴과 동일한 층에 형성된 소수성 패턴을 더 포함할 수 있다.
상기 게이트 전극과 상기 소스 전극 및 상기 드레인 전극을 절연시키는 게이트 절연막을 더 포함할 수 있다.
상기 게이트 전극위에 상기 게이트 절연막이 형성되며, 상기 게이트 절연막 위에 상기 탄소 나노 튜브 패턴이 형성되며, 상기 탄소 나노 튜브 패턴위에 상기 소스 전극, 상기 부유 전극 및 상기 드레인 전극이 형성되어 있을 수 있다.
상기 탄소 나노 튜브 패턴위에 상기 소스 전극, 상기 부유 전극 및 상기 드레인 전극이 형성되며, 상기 소스 전극, 상기 부유 전극 및 상기 드레인 전극위에 상기 게이트 절연막이 형성되며, 상기 게이트 절연막 위에 상기 게이트 전극이 형성되어 있을 수 있다.
상기 소스 전극, 상기 부유 전극 및 상기 드레인 전극위에 상기 탄소 나노 튜브 패턴이 형성되며, 상기 탄소 나노 튜브 패턴위에 상기 게이트 절연막이 형성되며, 상기 게이트 절연막 위에 상기 게이트 전극이 형성되어 있을 수 있다.
이상과 같이 박막 트랜지스터가 채널에 서로 분리되어 있는 탄소 나노 튜브 패턴 및 이들을 연결시키는 부유 전극을 가져 드레인-소스 전압이 10V 이상의 높은 전압이 걸리더라도 박막 트랜지스터가 온 일 때의 특성과 오프 일때의 특성차이가 확실하여 스위칭 소자로서의 역할을 수행할 수 있다. 그 결과 표시 장치와 같이 드레인-소스 전압이 10V 이상의 높은 전압이 사용되는 분야에서도 스위칭 소자로 탄소 나노 튜브를 포함하는 박막 트랜지스터를 사용할 수 있다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터의 배치도이다.
도 2 내지 도 4는 도 1의 실시예에 따른 탄소 나노 튜브 패턴의 제조 방법을 나타내는 도면이다.
도 5는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터의 배치도이다.
도 6 내지 도 8은 종래의 박막 트랜지스터와 본 발명의 실시예에 따른 박막 트랜지스터의 온/오프 특성을 보여주는 그래프이다.
도 9는 본 발명의 실시예에 따른 표시 장치의 블록도이다.
도 10은 본 발명의 한 실시예에 따른 표시 장치 중 박막 트랜지스터 표시판의 일부를 도시한 배치도이다.
도 11은 도 10의 XI-XI선을 따라 잘라 도시한 단면도이다.
도 12 및 도 13은 도 11와 대응되도록 도시한 또 다른 실시예의 단면도이다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터에 대하여 도 1을을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터의 배치도이다.
도 1에 의하면, 본 발명의 실시예에 따른 박막 트랜지스터는 소스 전극 및 드레인 전극 사이의 채널 영역에 탄소 나노 튜브 패턴(154)을 형성하며, 서로 분리되어 있는 적어도 두 개의 탄소 나노 튜브 패턴(154)을 포함한다. 도 1의 실시예에서는 총 4개의 서로 분리되어 있는 탄소 나노 튜브 패턴(154)을 가지고 있다. (도 4 참고) 탄소 나노 튜브 패턴(154)이 서로 분리되기 위하여 각 패턴이 사선 방향으로 위치하여 하나의 탄소 나노 튜브 패턴(154)이 연장되더라도 서로 만나지 않는 구조를 가진다. 하지만, 탄소 나노 튜브 패턴(154)은 서로 분리되어 있으면 충분하고, 그 구조는 다양할 수 있다. (도 5, 도 11 참고)
이와 같이 서로 분리되어 있는 탄소 나노 튜브 패턴(154)은 부유 전극(174)에 의하여 전기적으로 연결된다. 즉, 본 발명의 실시예에 따른 박막 트랜지스터는 서로 분리된 탄소 나노 튜브 패턴(154)을 연결하기 위하여 적어도 하나의 부유 전극(174)을 포함한다. 도 1의 실시예에서는 부유 전극(174)은 총 3개 형성되어 있다.
부유 전극(174)의 개수는 탄소 나노 튜브 패턴(154)의 개수에서 1개를 뺀 개수만큼 형성될 수 있으며, 부유 전극(174)은 인접한 탄소 나노 튜브 패턴(154)의 간격마다 하나씩 형성될 수 있다. 그 결과 소스 전극(173)으로 입력된 전압은 박막 트랜지스터가 온 상태인 경우 탄소 나노 튜브 패턴(154) 및 부유 전극(174)을 통하여 드레인 전극(175)으로 전달된다.
한편, 탄소 나노 튜브 패턴(154)의 최외측에는 각각 소스 전극(173)과 드레인 전극(175)이 형성되어 있으며, 탄소 나노 튜브 패턴(154)과 중첩하고 있다. 소스 전극(173)은 외부로부터 입력되는 신호를 채널인 탄소 나노 튜브 패턴(154)으로 전달하며, 부유 전극(174)은 서로 분리된 탄소 나노 튜브 패턴(154)에 신호를 전달하며, 드레인 전극(175)은 탄소 나노 튜브 패턴(154)을 통과한 신호를 외부로 출력한다. 부유 전극(174), 소스 전극(173) 및 드레인 전극(175)과 동일한 물질로 형성된다.
도 1에서 도시하고 있는 박막 트랜지스터는 게이트 전극이 생략된 상태로 도시되어 있다. 즉, 소스 전극(173), 드레인 전극(175), 부유 전극(174), 탄소 나노 튜브 패턴(154)를 중심으로 도시하고 있으며, 이들의 아래 또는 위에 게이트 전극이 형성되어 박막 트랜지스터를 이룬다. 하지만, 도 1에서는 종래의 박막 트랜지스터와 다른 부분을 중심으로 도시하기 위하여 게이트 전극은 생략하였다.
즉, 도 1의 아래 또는 위에는 게이트 절연막이 형성되며, 그 아래 또는 위에 게이트 전극이 형성된다. 게이트 전극은 탄소 나노 튜브 패턴(154)이 형성된 영역 전부와 중첩되도록 형성될 수 있다. (도 11 내지 도 13 참고)
박막 트랜지스터에서 게이트 전극으로는 제어 전압이 인가되며, 소스 전극으로는 입력 전압이 인가되고, 드레인 전극으로는 출력 전압이 인가된다.
이하에서는 도 2 내지 도 4를 이용하여 본 발명의 실시예에 따른 탄소 나노 튜브 패턴(154)의 제조 방법에 대하여 살펴본다.
도 2 내지 도 4는 도 1의 실시예에 따른 탄소 나노 튜브 패턴의 제조 방법을 나타내는 도면이다.
먼저, 도 2와 같이 탄소 나노 튜브 패턴(154)을 형성할 기판(110)을 준비한다. 기판(110)에는 탄소 나노 튜브 패턴(154)을 형성하기 전에 이미 형성되어 있어야 할 패턴이 이미 형성되어 있다. 즉, 게이트 전극 및 게이트 절연막이 탄소 나노 튜브 패턴(154)의 아래에 형성되는 경우에는 도 2의 기판(110)에는 이미 게이트 전극이 먼저 형성되고 그 위에 게이트 전극을 덮는 게이트 절연막이 형성되어 있을 수 있다.
이와 같이 먼저 형성되어 있어야 하는 패턴이 형성되어 있는 기판(110)에 도 3에서 도시하고 있는 바와 같이 친수성 패턴(152)과 소수성 패턴(151)을 형성한다. 친수성 패턴(152)은 탄소 나노 튜브 패턴(154)이 형성될 위치에 대응하게 형성하며, 그 외의 영역에는 소수성 패턴(151)을 형성한다. 이러한 패턴을 형성하기 위하여 다양한 순서의 공정을 수행할 수 있지만, 일 실시예를 기준으로 살펴보면 다음과 같다. 먼저, 포토 레지스트로 친수성 패턴(152)을 형성할 영역을 덮도록 포토 리지스트 패턴을 형성한다. 그 후 소수성 물질로 소수성 패턴(151)을 형성한다. 소수성 물질로는 다양한 물질이 있지만, 본 실시예에서는 OTS(Octadecyltrichlorosilane)을 사용하였다. 그 후, 포토 레지스트를 제거한 후, 친수성 패턴(152)이 형성될 위치를 제외한 영역을 덮는 포토 레지스트 패턴을 형성한다. 그 후 친수성 물질로 친수성 패턴(152)을 형성한다. 친수성 물질로는 다양한 물질이 있지만, 본 실시예에서는 APTES(Aminopropyltriethoxysilane)를 사용하였다.
그 결과 소수성 패턴(151)은 친수성 패턴(152)이 형성된 영역 외이며, 친수성 패턴(152)과 동일한 층에 형성되어 있다.
실시예에 따라서는 소수성 패턴(151)을 형성하는 공정을 수행하지 않을 수도 있고, 친수성 패턴(152)을 형성한 후 소수성 물질을 기판의 전체적으로 뿌리는 방식으로도 형성할 수 있다. 이 경우 친수성 물질과 소수성 물질은 서로 결합하지 않으므로 도3의 패턴이 그대로 형성될 수 있다.
그 후, 탄소 나노 튜브를 기판(110)의 전체에 대하여 뿌린다. 탄소 나노 튜브는 친수성의 특성을 가지므로 기판(110)의 전체에 뿌리더라도 친수성 패턴(152)의 위에만 탄소 나노 튜브가 부착되고 나머지 영역(소수성 패턴(151))에는 부착되지 않기 때문이다. 이와 같이 탄소 나노 튜브를 뿌린 후 부착되지 않은 영역의 탄소 나노 튜브를 제거하면 도 4와 같이 탄소 나노 튜브 패턴(154)이 형성된다.
그 후에는 부유 전극(174), 소스 전극(173) 및 드레인 전극(175)을 형성할 수 있으며, 도전성을 가지는 금속으로 형성된다. 부유 전극(174), 소스 전극(173) 및 드레인 전극(175)은 다양한 금속으로 형성될 수 있는데, 본 실시예에서는 팔라듐(Pd) 또는 금(Au)을 사용하였으며, 팔라듐(Pd)과 금(Au)의 이중층으로 형성할 수 있다. 실시예에 따라서는 부유 전극(174), 소스 전극(173) 및 드레인 전극(175)이 탄소 나노 튜브 패턴(154)보다 아래에 형성될 수도 있는데, (도 13 참고) 이 경우에는 도 2의 단계에서 이미 부유 전극(174), 소스 전극(173) 및 드레인 전극(175)이 형성되어 있다.
한편, 도 3과 관련해서, 실시예에 따라서는 소수성 패턴(151)을 생략할 수도 있는데, 이는 친수성 패턴(152)이 형성된 것만으로도 탄소 나노 튜브 패턴(154)을 형성할 수 있기 때문이다. 그러므로, 소수성 패턴(151)은 친수성 패턴(152)이 아닌 영역을 보다 명확하게 하여 탄소 나노 튜브가 부착되지 않도록 하기 위한 패턴이지만, 반드시 필요한 패턴은 아니다.
이하에서는 도 1의 구조와 다른 또 다른 실시예를 살펴본다.
도 5는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터의 배치도이다.
도 5를 참고하면, 탄소 나노 튜브 패턴(154)은 도 1과 달리 서로 일직선상으로 복수의 탄소 나노 튜브 패턴(154)이 형성되어 있다. 도 5에서는 명확하게 도시되어 있지 않지만, 탄소 나노 튜브 패턴(154)은 부유 전극(174)의 아래에서 서로 분리되어 있다. 또한, 소스 전극(173) 또는 드레인 전극(175)과 부유 전극(174)의 사이 또는 부유 전극(174)들의 사이(이하에서는 소스 전극과 드레인 전극 사이인 채널 영역과 구분하기 위하여 '소채널 영역'이라 함)에 형성된 탄소 나노 튜브 패턴(154)은 하나의 선으로 형성되지 않고 3개의 선으로 형성되어 있다. 즉, 소채널 영역에 형성되는 탄소 나노 튜브 패턴(154)이 하나의 선형 패턴일 필요는 없고 복수의 선형 패턴일 수 있다는 것을 보여주고 있다. 또한, 실시예에 따라서는 선형 패턴일 필요도 없다. (도 11 내지 도 13 참고)
도 5의 실시예에서는 부유 전극(174)이 두 개 형성된 실시예이며, 그 수는 실시예에 따라서 다양하게 변할 수 있다.
도 1 및 도 5와 같이 서로 분리된 탄소 나노 튜브 패턴(154)을 가지며, 부유 전극(174)을 통하여 이들을 연결하는 박막 트랜지스터의 특성이 어떠한지에 대해서는 이하 도 6 내지 도 8을 통하여 살펴본다.
도 6 내지 도 8은 종래의 박막 트랜지스터와 본 발명의 실시예에 따른 박막 트랜지스터의 온/오프 특성을 보여주는 그래프이다.
먼저, 도 6에서는 종래의 박막 트랜지스터 및 본 발명의 실시예에 따른 박막 트랜지스터의 에너지 밴드 구조의 차이를 나타낸 그래프이다.
먼저 도 6(A)에서는 종래의 탄소 나노 튜브를 사용한 박막 트랜지스터의 에너지 밴드를 나타내며, 도 6(B)에서는 본 발명의 실시예에 따른 에너지 밴드로, 도 5의 실시예의 에너지 밴드이다.
먼저, 도 6(A)와 같은 종래의 박막 트랜지스터의 에너지 밴드는 소스 전극(173)과 드레인 전극(175)의 사이에 하나의 에너지 밴드가 존재하며, 양 전극 사이의 전압이 높은 경우에는 쇼키 장벽이 얇아지면서 많은 수의 정공(h+)이 장벽을 넘어 드레인 전극(175)으로 전달된다. 즉, 박막 트랜지스터가 온 상태(On state)이거나 오프 상태(Off state)인 것에 상관없이 많은 수의 정공(h+)이 드레인 전극(175)으로 전달되며, 이는 도 6(A)에서 이동 되는 정공(h+)의 수가 3개씩 동일하게 도시하였다. 또한, 탄소 나노 튜브는 모빌리티(mobility)가 높아 상대적으로 저항이 작고 그 결과 드레인-소스 전압이 큰 경우 반도체의 특성이 줄어드는 단점을 가진다.
하지만, 도 6(B)에서와 같이 박막 트랜지스터의 채널에 부유 전극(174)이 존재하는 경우에는 소스 전극(173)과 드레인 전극(175)의 사이에 높은 전압이 인가되더라도 에너지 밴드가 복수개 존재하여 쇼키 장벽 변조(Schottky Barrier Modulation)의 약화를 최소화시키기 때문에 정공(h+)이 장벽을 넘어 드레인 전극(175)으로 전달되는 경우와 전달되지 않는 경우가 구분된다. 즉, 도 6(B)에서는 하나의 소채널 영역에서 이동하는 정공(h+)의 수가 온 상태와 오프 상태에서 다르다는 것을 도시된 정공(h+)의 수를 다르게 도시하여 표시하였다.
이와 같이 본 발명의 실시예와 같이 탄소 나노 튜브를 채널로 형성하더라도 채널을 분리하고 부유 전극(174)을 형성함에 의하여 고 전압이 걸리더라도 부유 전극(174)으로 인하여 정공(h+)의 이동을 막아 온 상태와 오프 상태를 구분할 수 있다. 그 결과 본 발명의 실시예에 따른 박막 트랜지스터는 탄소 나노 튜브를 사용하지만 드레인-소스 전압이 10V 이상의 고전압이더라도 스위칭 소자의 특성을 가진다. 그 결과 표시 장치와 같이 박막 트랜지스터의 드레인-소스 전압이 높은 장치에서도 스위칭 소자로서 사용될 수 있다.
한편, 도 7 및 도 8에서는 실제 박막 트랜지스터를 제조하고, 제조된 박막 트랜지스터에 기초하여 특성을 실험한 결과를 나타낸 그래프이다.
우선, 종래의 박막 트랜지스터는 채널의 길이가 160㎛이고, 부유 전극이 없이 하나의 채널이 형성된 경우로 형성하였으며, 본 발명의 실시예에 따른 박막 트랜지스터는 채널을 도 5와 같이 분리하여 형성하였다.
먼저, 도 7을 살펴본다.
도 7에서는 드레인-소스 전압이 30V의 높은 전압을 인가한 경우 게이트 전압에 따른 드레인-소스간의 전류(이하 드레인-소스 전류라 함)를 도시한 그래프이다.
종래의 박막 트랜지스터는 "160㎛ 단일 채널 소자"로 도시되어 있으며, 게이트 전압(Vg)에 따라서 드레인-소스 전류가 서서히 감소하는 것을 확인할 수 있다. 스위칭 소자로 사용하기 위해서는 온 상태와 오프 상태가 구분되어야 하지만, 이와 같은 특징으로는 온 상태와 오프 상태를 구분할 수 없어, 드레인-소스 전압이 30V인 경우에는 절대로 스위칭 소자로 사용할 수 없다.
이에 반하여 본 발명의 실시예에 따른 박막 트랜지스터는 "채널이 분할된 소자"로 도시되어 있으며, 게이트 전압(Vg)이 변함에 따라서 -20V에서 0V 사이에서 드레인-소스 전류가 급격하게 줄어드는 것을 확인할 수 있다. 그러므로 -20V 이하의 전압에서는 온 상태를 가지며, 0V 이상의 전압에서는 오프 상태를 가져 드레인-소스 전압이 30V가 되더라도 스위칭 소자로 충분히 사용될 수 있다.
한편, 도 8에서는 종래의 박막 트랜지스터와 본 발명의 실시예에 따른 박막 트랜지스터를 각각 70개씩 형성하고, 드레인-소스 전압을 30V로 한 경우, 온 상태일 때의 전류와 오프 상태일 때의 전류의 비를 각각 구하고, 각각 이들의 개수가 몇 개인지 도시하고 있다. 즉, 도 8에서의 가로축은 온 상태일 때의 전류와 오프 상태일 때의 전류의 비(On-Off Ratio)이며, 세로축은 개수(Counts)이다.
먼저 종래의 박막 트랜지스터는 온/오프 전류의 비(On-Off Ratio)가 10 이상 100이하인 경우가 50개를 넘겨 가장 많았으며, 증가될수록 그 개수가 줄어드는 특징을 가진다. 즉, 대부분의 종래의 박막 트랜지스터는 온일 때의 전류와 오프일 때의 전류가 수십배의 차이를 가지는 것을 알 수 있다.
이에 반하여 본 발명의 실시예에 따른 박막 트랜지스터는 온/오프 전류의 비(On-Off Ratio)가 1000이상 100000이하에서 가장 많은 수를 가지는 것을 확인할 수 있다. 그 결과 본 발명의 실시예에 따른 박막 트랜지스터는 온일 때의 전류와 오프일 때의 전류가 천배 이상의 차이가 나서 온 상태와 오프 상태의 구분이 용이하여 스위칭 소자로 적절하게 사용할 수 있음을 알 수 있다.
도 8에서는 작은 수이지만, 채널이 분할된 본 발명의 경우에도 온/오프 전류의 비(On-Off Ratio)가 작은 경우가 존재한다. 이와 같은 트랜지스터는 스위치 소자로 사용하기 어려워 불량으로 나타날 수 있는데, 이와 같은 경우에도 부유 전극(174)을 더 많이 형성하는 경우 불량을 낮추고 온/오프 전류의 비(On-Off Ratio)를 향상시킬 수 있다. 또한, 현재 탄소 나노 튜브의 정제 기술이 발달하여 순도 99%로 정제할 수 있어 불량은 더욱 더 줄일 수 있다.
그러므로 도 6 내지 도 8을 참고하면, 본 발명의 실시예에 따른 박막 트랜지스터와 같이 탄소 나노 튜브를 사용하더라도 서로 분리하고, 분리된 탄소 나노 튜브를 부유 전극(174)을 통하여 연결하는 경우에는 드레인-소스 전압이 10V 이상의 높은 전압에서도 온 상태와 오프 상태를 구분할 수 있어 스위칭 소자로 사용될 수 있음을 확인할 수 있다.
그 결과 탄소 나노 튜브를 사용하는 박막 트랜지스터가 드레인-소스 전압이 큰 분야에서도 스위칭 소자로 사용될 수 있다. 드레인-소스 전압이 크게 걸리는 분야는 표시 장치 및 센서 감지등 다양한 분야가 있다. 그 중 대표적인 표시 장치는 화이트 또는 블랙을 표시하기 위하여 상대적으로 고전압이 인가되기 때문이다.
이상과 같은 박막 트랜지스터는 드레인-소스 전압이 크게 걸리는 분야에서 탄소 나노 튜브를 이용한 박막 트랜지스터가 사용될 수 있다는 점이 가장 큰 효과이지만, 본 발명과 같이 부유 전극(174)을 포함하는 박막 트랜지스터가 드레인-소스 전압이 작은 분야에서 사용할 수 없는 것은 아니다. 즉, 본 발명의 실시예에 따른 박막 트랜지스터는 드레인-소스 전압이 작은 분야에서도 적용되어 사용될 수 있다. 이 경우에는 쇼키 장벽이 작아지지 않으므로 종래의 박막 트랜지스터도 사용할 수 있으며, 본 발명과 같이 부유 전극(174)이 형성된 박막 트랜지스터도 사용될 수 있다.
이하에서는 본 발명의 실시예에 따른 박막 트랜지스터가 표시 장치와 같이 드레인-소스 전압이 크게 걸리는 분야에서 사용되는 일 예에 대하여 살펴본다.
표시 장치로는 액정 표시 장치, 유기 발광 표시 장치, 전기 영동 표시 장치 등 다양한 표시 장치가 있는데, 이하에서는 이중 가장 대표적인 액정 표시 장치를 기준으로 설명한다.
도 9는 본 발명의 실시예에 따른 액정 표시 장치의 블록도이다.
도 9을 참고하면, 본 발명의 한 실시예에 따른 표시 패널(100)은 화상을 표시하는 표시 영역(300), 표시 영역(300)의 게이트선에 게이트 전압을 인가하는 게이트 구동부(400)를 포함한다. 게이트 구동부(400)는 표시 패널(100)에 집적되어 있을 수 있다.
표시 영역(300)의 데이터선은 표시 패널(100)에 부착된 가요성 인쇄 회로막(FPC; flexible printed circuit film) 따위의 필름 위에 형성된 데이터 구동부(500)에서 데이터 전압을 인가 받는다.
게이트 구동부(400) 및 데이터 구동부(500)는 신호 제어부(600)에 의하여 제어된다.
가요성 인쇄 회로막(FPC)의 외측에는 인쇄 회로 기판(PCB; printed circuit board)이 형성되어 신호 제어부(600)로부터의 신호를 데이터 구동부(500) 및 게이트 구동부(400)로 전달한다.
표시 영역(300)은 매트릭스 형태로 배열된 화소(PX)를 포함하며, 도 9에서는 액정 표시 패널을 예로 들어 도시하고 있다. 한편, 유기 발광 표시 패널에서는 박막 트랜지스터, 유기 발광 다이오드를 포함하며 기타 다른 표시 패널에서는 박막 트랜지스터 등의 소자를 포함하여 표시 영역(300)을 형성한다.
표시 영역(300)에는 다수의 게이트선(G1-Gn) 및 다수의 데이터선(D1-Dm)을 포함하며, 다수의 게이트선(G1-Gn) 및 다수의 데이터선(D1-Dm)은 절연되어 교차되어 있다.
각 화소(PX)에는 박막 트랜지스터(Trsw), 액정 커패시터(Clc) 및 유지 커패시터(Cst)를 포함한다. 박막 트랜지스터(Trsw)의 제어 단자는 하나의 게이트선에 연결되며, 박막 트랜지스터(Trsw)의 입력 단자는 하나의 데이터선에 연결되며, 박막 트랜지스터(Trsw)의 출력 단자는 액정 커패시터(Clc)의 일측 단자 및 유지 커패시터(Cst)의 일측 단자에 연결된다. 액정 커패시터(Clc)의 타측 단자는 공통 전극에 연결되며, 유지 커패시터(Cst)의 타측 단자는 신호 제어부(600)로부터 인가되는 유지 전압(Vcst)을 인가받는다.
여기서 각 화소(PX)에 형성된 박막 트랜지스터(Trsw)는 도 1 및 도 5와 같이 본 발명의 실시예에 따른 박막 트랜지스터가 사용된다. 즉, 채널은 탄소 나노 튜브를 이용하여 형성하며, 복수개의 탄소 나노 튜브 패턴(154)이 서로 분리되어 형성되며, 분리된 탄소 나노 튜브 패턴(154)을 연결하는 부유 전극(174)이 형성되어 있다.
한편, 다수의 데이터선(D1-Dm)은 데이터 구동부(500)로부터 데이터 전압을 인가 받으며, 다수의 게이트선(G1-Gn)은 게이트 구동부(400)로부터 게이트 전압을 인가 받는다.
데이터 구동부(500)는 표시 패널(100)의 상측 또는 하측에 형성되어 세로 방향으로 연장된 데이터선(D1-Dm)과 연결되어 있으며, 계조 전압 생성부(800)에서 생성된 계조 전압 중 해당하는 데이터 전압을 선택하여 데이터선(D1-Dm)으로 인가한다.
게이트 구동부(400)는 게이트선(G1-Gn)에 게이트 온 전압과 게이트 오프 전압을 교대로 인가하며, 게이트 온 전압은 게이트선(G1-Gn)에 순차적으로 인가된다.
이상에서는 표시 패널(100)을 포함하는 표시 장치의 전체적인 구조에 대하여 살펴보았다.
이하에서는 하나의 화소의 구조를 도 10 및 도 11을 참고하여 상세하게 살펴본다.
도 10은 본 발명의 한 실시예에 따른 표시 장치 중 박막 트랜지스터 표시판의 일부를 도시한 배치도이고, 도 11은 도 10의 XI-XI선을 따라 잘라 도시한 단면도이다.
도 10 및 도 11을 참조하면, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 게이트선(121)으로부터 돌출한 복수의 게이트 전극(124)을 포함한다.
게이트선(121)은 테이퍼(taper)진 측면을 가질 수 있다.
게이트선(121) 위에는 질화 규소 따위의 절연 물질로 만들어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 탄소 나노 튜브를 포함하며, 서로 분리되어 있는 탄소 나노 튜브 패턴(154)이 형성되어 있다. 탄소 나노 튜브 패턴(154)은 U 자 형태로 분리되어 형성되어 있으며, 이와 달리 선형 형태(도 1 및 도 5 참고)를 가질 수도 있다. 도 10의 실시예에서는 총 3개의 분리된 탄소 나노 튜브 패턴(154)이 형성되어 있으며, 서로 일정한 간격을 두고 떨어져 있다.
도 11을 참고하면 탄소 나노 튜브 패턴(154)은 친수성 패턴(152)과 그 위에 형성되어 있는 탄소 나노 튜브(153)로 이루어져있다. 실시예에 따라서는 친수성 패턴(152)이 없을 수도 있다.
게이트 절연막(140) 및 탄소 나노 튜브 패턴(154)위에는 복수의 데이터선(data line)(171), 복수의 드레인 전극(175) 및 복수의 부유 전극(174)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗어 U자 형상을 가지는 복수의 소스 전극(173)을 포함한다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 소스 전극(173)의 U자 형상의 가운데에서 상부를 향하여 연장되어 있다.
부유 전극(174)은 드레인 전극(175)과 소스 전극(173) 사이에 U자 형상으로 형성되며, 서로 분리되어 있는 탄소 나노 튜브 패턴(154)과 중첩하여 전기적으로 연결하는 역할을 한다.
탄소 나노 튜브 패턴(154)의 양단은 소스 전극(173)/부유 전극(174)/드레인 전극(175) 중 하나와 각각 중첩하고 있다. 즉, 도 10에서 가장 큰 탄소 나노 튜브 패턴(154)의 외측 부분은 소스 전극(173)과 중첩하고 있으며, 내측 부분은 두 부유 전극(174)중 큰 부유 전극(174)과 중첩하고 있다. 또한, 중간에 형성된 탄소 나노 튜브 패턴(154)의 외측 부분은 두 부유 전극(174)중 큰 부유 전극(174)과 중첩하며, 내측 부분은 두 부유 전극(174)중 작은 부유 전극(174)과 중첩한다. 마지막으로 가장 작은 탄소 나노 튜브 패턴(154)의 외측 부분은 두 부유 전극(174)중 작은 부유 전극(174)과 중첩하며, 내측은 드레인 전극(175)과 중첩한다.
데이터선(171), 드레인 전극(175) 및 부유 전극(174)은 각각 테이퍼(taper)진 측면을 가질 수 있다.
탄소 나노 튜브 패턴(154)과 소스 전극(173)/부유 전극(174)/드레인 전극(175)은 서로 접촉하고 있으며, 탄소 나노 튜브(153)와 접촉 특성이 좋기 위하여 소스 전극(173)/부유 전극(174)/드레인 전극(175)는 팔라듐(Pd)이나 금(Au)등이 사용될 수 있다. 한편, 실시예에 따라서는 탄소 나노 튜브 패턴(154)과 소스 전극(173)/부유 전극(174)/드레인 전극(175)사이에 접촉 특성을 향상시키는 별도의 층을 더 포함할 수 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 탄소 나노 튜브 패턴(154) 및 부유 전극(174)과 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이룬다. 도 10의 실시예에서는 탄소 나노 튜브 패턴(154)은 총 3개 형성되며, 부유 전극(174)은 총 2개 형성되어 있다.
또한, 게이트 전극(124)은 복수의 탄소 나노 튜브 패턴(154)이 형성되는 영역을 모두 포함하는 폭을 가진다.
이와 같은 구조에서는 박막 트랜지스터의 채널이 탄소 나노 튜브 패턴(154)에서 형성되며, 하나의 박막 트랜지스터는 분리되어 있는 복수의 채널(탄소 나노 튜브 패턴(154))을 가지고 있다. 실제 본 발명의 박막 트랜지스터는 복수의 박막 트랜지스터가 게이트 전극이 동일하게 연결되어 있고, 소스 전극과 드레인 전극이 직렬로 연결된 경우와 유사하다.
데이터선(171), 드레인 전극(175), 부유 전극(174) 및 노출된 탄소 나노 튜브 패턴(154) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화규소나 산화규소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다.
보호막(180)에는 드레인 전극(175)의 일단을 각각 드러내는 복수의 접촉 구멍(contact hole)(185)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191)이 형성되어 있다. 화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적ㅇ전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 공통 전극(common electrode)(도시하지 않으며, 대향 표시판에 형성되거나 박막 트랜지스터 표시판에 형성될 수 있음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 화소 전극(191)과 공통 전극은 축전기[이하 "액정 축전기(liquid crystal capacitor)"라 함]를 이루어 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다.
화소 전극(191)은 유지 전극선(도시하지 않음)과 중첩하여 유지 축전기(storage capacitor)를 이룰 수 있고, 이를 통해 액정 축전기의 전압 유지 능력을 강화할 수 있다.
화소 전극(191)은 ITO 또는 IZO 따위의 투명 도전체로 만들어질 수 있다.
도 10 및 도 11에서 도시하고 있는 액정 표시 장치의 화소 구조는 다양한 변형 례가 존재할 수 있다. 예를 들면, 게이트선(121) 또는 데이터선(171)이 꺾인 구조를 가질 수 있고, 화소 전극(191)에 도메인 분할 수단(돌기 또는 홈)이 형성되어 있을 수 있다. 뿐만 아니라, 하나의 화소를 둘 이상의 부화소로 구분하고, 각 부화소에 스위칭 소자를 형성하는 경우도 존재한다. 이와 같이 하나의 화소에 복수의 스위칭 소자가 형성되는 경우 각 스위칭 소자가 본 발명의 실시예에 따른 박막 트랜지스터일 수 있다.
한편, 이하에서는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터의 구조를 도 12 및 도 13을 통하여 살펴본다.
도 12 및 도 13은 도 11와 대응되도록 도시한 또 다른 실시예의 단면도이다.
도 11의 실시예에서의 박막 트랜지스터는 기판(110)에서부터 윗 방향으로 게이트 전극(124) -> 게이트 절연막(140) -> 탄소 나노 튜브 패턴(154) -> 소스 전극(173), 드레인 전극(175), 부유 전극(174)의 순서를 가진다.
이와 다른 순서의 층을 가질 수도 있는데, 이에 대하여 도 12 및 도 13에서 도시하고 있다.
먼저, 도 12에서는 기판(110)에서부터 윗 방향으로 탄소 나노 튜브 패턴(154) -> 소스 전극(173), 드레인 전극(175), 부유 전극(174) -> 게이트 절연막(140) -> 게이트 전극(124)의 순서를 가진다.
또한, 도 13에서는 기판(110)에서부터 윗 방향으로 소스 전극(173), 드레인 전극(175), 부유 전극(174) -> 탄소 나노 튜브 패턴(154) -> 게이트 절연막(140) -> 게이트 전극(124)의 순서를 가진다.
도 12 및 도 13은 도 11의 방식과 달리 게이트 전극(124)이 탄소 나노 튜브 패턴(154)보다 위에 존재하는 실시예이다.
이상에서는 도 1, 도 5, 도 10 내지 도 14를 통하여 다양한 구조를 가지며, 탄소 나노 튜브 패턴(154) 및 부유 전극(174)을 포함하는 박막 트랜지스터에 대하여 살펴보았다.
본 발명에 따른 박막 트랜지스터는 도시하지 않은 다양한 구조를 가질 수 있으며, 하나의 박막 트랜지스터에 서로 분리된 2 이상의 탄소 나노 튜브 패턴이 형성되며, 탄소 나노 튜브 패턴을 서로 연결하는 부유 전극이 형성된 구조라면 본 발명의 박막 트랜지스터에 포함된다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 표시 패널 110: 기판
121: 게이트선 124: 게이트 전극
140: 게이트 절연막 151: 소수성 패턴
152: 친수성 패턴 153: 탄소 나노 튜브
154: 탄소 나노 튜브 패턴 171: 데이터선
173: 소스 전극 174: 부유 전극
175: 드레인 전극 180: 보호막
185: 접촉 구멍 191: 화소 전극
300: 표시 영역 400: 게이트 구동부
500: 데이터 구동부 600: 신호 제어부
800: 계조 전압 생성부

Claims (20)

  1. 제어 전압이 인가되는 게이트 전극,
    상기 게이트 전극과 절연되어 있으며, 입력 전압이 인가되는 소스 전극,
    상기 게이트 전극과 절연되어 있으며, 출력 전압이 인가되는 드레인 전극,
    상기 소스 전극 및 상기 드레인 전극 사이의 채널 영역에 형성되며, 서로 분리되어 있는 적어도 2 이상의 탄소 나노 튜브 패턴; 및
    상기 서로 분리되어 있는 적어도 2 이상의 탄소 나노 튜브 패턴을 서로 연결시키는 적어도 하나의 부유 전극을 포함하는 박막 트랜지스터.
  2. 제1항에서,
    상기 부유 전극의 개수는 상기 탄소 나노 튜브 패턴의 개수에서 하나를 뺀 것인 박막 트랜지스터.
  3. 제1항에서,
    박막 트랜지스터가 온 상태인 경우 상기 소스 전극으로 입력된 전압은 상기 적어도 2 이상의 탄소 나노 튜브 패턴 및 상기 부유 전극을 통하여 상기 드레인 전극까지 전달되는 박막 트랜지스터.
  4. 제1항에서,
    상기 탄소 나노 튜브 패턴은 친수성 패턴 및 그 위에 형성된 탄소 나노 튜브를 포함하는 박막 트랜지스터.
  5. 제4항에서,
    상기 서로 분리된 탄소 나노 튜브 패턴의 상기 친수성 패턴도 서로 분리되어 있는 박막 트랜지스터.
  6. 제4항에서,
    상기 친수성 패턴이 형성된 영역 외이며, 상기 친수성 패턴과 동일한 층에 형성된 소수성 패턴을 더 포함하는 박막 트랜지스터.
  7. 제1항에서,
    상기 게이트 전극과 상기 소스 전극 및 상기 드레인 전극을 절연시키는 게이트 절연막을 더 포함하는 박막 트랜지스터.
  8. 제7항에서,
    상기 게이트 전극위에 상기 게이트 절연막이 형성되며, 상기 게이트 절연막 위에 상기 탄소 나노 튜브 패턴이 형성되며, 상기 탄소 나노 튜브 패턴위에 상기 소스 전극, 상기 부유 전극 및 상기 드레인 전극이 형성되어 있는 박막 트랜지스터.
  9. 제7항에서,
    상기 탄소 나노 튜브 패턴위에 상기 소스 전극, 상기 부유 전극 및 상기 드레인 전극이 형성되며, 상기 소스 전극, 상기 부유 전극 및 상기 드레인 전극위에 상기 게이트 절연막이 형성되며, 상기 게이트 절연막 위에 상기 게이트 전극이 형성되어 있는 박막 트랜지스터.
  10. 제7항에서,
    상기 소스 전극, 상기 부유 전극 및 상기 드레인 전극위에 상기 탄소 나노 튜브 패턴이 형성되며, 상기 탄소 나노 튜브 패턴위에 상기 게이트 절연막이 형성되며, 상기 게이트 절연막 위에 상기 게이트 전극이 형성되어 있는 박막 트랜지스터.
  11. 각각 스위칭 소자 및 이와 연결되어 있는 화소 전극을 포함하는 복수의 화소,
    상기 화소에 게이트 전압을 인가하는 게이트 구동부,
    상기 화소에 데이터 전압을 인가하는 데이터 구동부, 및
    상기 게이트 구동부 및 데이터 구동부를 제어하는 신호 제어부를 포함하며,
    상기 스위칭 소자는 박막 트랜지스터이며,
    상기 박막 트랜지스터는
    상기 게이트 전압이 인가되는 게이트 전극,
    상기 게이트 전극과 절연되어 있으며, 상기 데이터 전압이 인가되는 소스 전극,
    상기 게이트 전극과 절연되어 있으며, 상기 화소 전극에 상기 데이터 전압을 출력하는 드레인 전극,
    상기 소스 전극 및 상기 드레인 전극 사이의 채널 영역에 형성되며, 서로 분리되어 있는 적어도 2 이상의 탄소 나노 튜브 패턴; 및
    상기 서로 분리되어 있는 적어도 2 이상의 탄소 나노 튜브 패턴을 서로 연결시키는 적어도 하나의 부유 전극을 포함하는 표시 장치.
  12. 제11항에서,
    상기 부유 전극의 개수는 상기 탄소 나노 튜브 패턴의 개수에서 하나를 뺀 것인 표시 장치.
  13. 제11항에서,
    박막 트랜지스터가 온 상태인 경우 상기 소스 전극으로 입력된 전압은 상기 적어도 2 이상의 탄소 나노 튜브 패턴 및 상기 부유 전극을 통하여 상기 드레인 전극까지 전달되는 표시 장치.
  14. 제11항에서,
    상기 탄소 나노 튜브 패턴은 친수성 패턴 및 그 위에 형성된 탄소 나노 튜브를 포함하는 표시 장치.
  15. 제14항에서,
    상기 서로 분리된 탄소 나노 튜브 패턴의 상기 친수성 패턴도 서로 분리되어 있는 표시 장치.
  16. 제14항에서,
    상기 친수성 패턴이 형성된 영역 외이며, 상기 친수성 패턴과 동일한 층에 형성된 소수성 패턴을 더 포함하는 표시 장치.
  17. 제11항에서,
    상기 게이트 전극과 상기 소스 전극 및 상기 드레인 전극을 절연시키는 게이트 절연막을 더 포함하는 표시 장치.
  18. 제17항에서,
    상기 게이트 전극위에 상기 게이트 절연막이 형성되며, 상기 게이트 절연막 위에 상기 탄소 나노 튜브 패턴이 형성되며, 상기 탄소 나노 튜브 패턴위에 상기 소스 전극, 상기 부유 전극 및 상기 드레인 전극이 형성되어 있는 표시 장치.
  19. 제17항에서,
    상기 탄소 나노 튜브 패턴위에 상기 소스 전극, 상기 부유 전극 및 상기 드레인 전극이 형성되며, 상기 소스 전극, 상기 부유 전극 및 상기 드레인 전극위에 상기 게이트 절연막이 형성되며, 상기 게이트 절연막 위에 상기 게이트 전극이 형성되어 있는 표시 장치.
  20. 제17항에서,
    상기 소스 전극, 상기 부유 전극 및 상기 드레인 전극위에 상기 탄소 나노 튜브 패턴이 형성되며, 상기 탄소 나노 튜브 패턴위에 상기 게이트 절연막이 형성되며, 상기 게이트 절연막 위에 상기 게이트 전극이 형성되어 있는 표시 장치.
KR1020110119545A 2011-11-16 2011-11-16 박막 트랜지스터 및 이를 포함하는 표시 장치 KR101903747B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110119545A KR101903747B1 (ko) 2011-11-16 2011-11-16 박막 트랜지스터 및 이를 포함하는 표시 장치
US13/495,045 US8884266B2 (en) 2011-11-16 2012-06-13 Thin film transistor using a carbon nanotube as a channel and a display device including the same
US14/460,395 US9153626B2 (en) 2011-11-16 2014-08-15 Thin film transistor having at least two carbon nanotube patterns formed in a channel and connected by at least one floating electrode and a display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110119545A KR101903747B1 (ko) 2011-11-16 2011-11-16 박막 트랜지스터 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20130053857A true KR20130053857A (ko) 2013-05-24
KR101903747B1 KR101903747B1 (ko) 2018-10-04

Family

ID=48279716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110119545A KR101903747B1 (ko) 2011-11-16 2011-11-16 박막 트랜지스터 및 이를 포함하는 표시 장치

Country Status (2)

Country Link
US (2) US8884266B2 (ko)
KR (1) KR101903747B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104112777B (zh) * 2013-04-16 2017-12-19 清华大学 薄膜晶体管及其制备方法
WO2015068162A1 (en) * 2013-11-06 2015-05-14 Yeda Research And Development Co. Ltd. Nanotube based transistor structure, method of fabrication and uses thereof
KR20150070648A (ko) * 2013-12-17 2015-06-25 삼성디스플레이 주식회사 박막 트랜지스터
US9379166B2 (en) * 2014-11-04 2016-06-28 Atom Nanoelectronics, Inc. Active matrix light emitting diodes display module with carbon nanotubes control circuits and methods of fabrication
CN111864069A (zh) * 2019-04-26 2020-10-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040245527A1 (en) * 2003-05-30 2004-12-09 Kazuhito Tsukagoshi Terminal and thin-film transistor
US20070014151A1 (en) * 2005-06-30 2007-01-18 Yuegang Zhang Nanotube-and nanocrystal-based non-volatile memory
KR20070014955A (ko) * 2005-07-29 2007-02-01 엘지.필립스 엘시디 주식회사 나노물질 어레이 장치, 이를 이용한 나노물질 어레이 방법및 이를 이용한 액정표시장치의 제조방법
US20080151603A1 (en) * 2005-11-21 2008-06-26 Marko Radosavljevic Transistor for non volatile memory devices having a carbon nanotube channel and electrically floating quantum dots in its gate dielectric
KR20090022326A (ko) * 2007-08-30 2009-03-04 엘지디스플레이 주식회사 어레이 기판 및 이의 제조 방법
US20090101962A1 (en) * 2007-10-18 2009-04-23 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing and operating same

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1170799A3 (de) * 2000-07-04 2009-04-01 Infineon Technologies AG Elektronisches Bauelement und Verfahren zum Herstellen eines elektronischen Bauelements
US7049625B2 (en) * 2002-03-18 2006-05-23 Max-Planck-Gesellschaft Zur Fonderung Der Wissenschaften E.V. Field effect transistor memory cell, memory device and method for manufacturing a field effect transistor memory cell
US7067867B2 (en) 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
KR100988080B1 (ko) 2003-02-27 2010-10-18 삼성전자주식회사 파묻힌 게이트 구조를 갖는 탄소나노튜브 트랜지스터 및그 제조 방법
WO2004088719A2 (en) * 2003-03-28 2004-10-14 Nantero, Inc. Nanotube-on-gate fet structures and applications
KR100958055B1 (ko) 2003-05-02 2010-05-13 삼성전자주식회사 게이트에 의해 둘러싸인 카본나노튜브 전계효과트랜지스터및 그 제조방법
US6969679B2 (en) 2003-11-25 2005-11-29 Canon Kabushiki Kaisha Fabrication of nanoscale thermoelectric devices
US7528437B2 (en) * 2004-02-11 2009-05-05 Nantero, Inc. EEPROMS using carbon nanotubes for cell storage
EP1723676A4 (en) * 2004-03-10 2009-04-15 Nanosys Inc MEMORY DEVICES WITH NANOCAPACITIES AND ANISOTROPIC LOADED NETWORKS
KR101025846B1 (ko) * 2004-09-13 2011-03-30 삼성전자주식회사 탄소나노튜브 채널을 포함하는 반도체 장치의 트랜지스터
WO2006064859A1 (en) * 2004-12-14 2006-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100682925B1 (ko) * 2005-01-26 2007-02-15 삼성전자주식회사 멀티비트 비휘발성 메모리 소자 및 그 동작 방법
KR100668330B1 (ko) * 2005-02-21 2007-01-12 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
US20060220094A1 (en) * 2005-03-31 2006-10-05 Bohumil Lojek Non-volatile memory transistor with nanotube floating gate
US7482653B2 (en) * 2005-07-20 2009-01-27 Micron Technology, Inc. Non-volatile memory with carbon nanotubes
FR2889620B1 (fr) * 2005-08-02 2007-11-30 Commissariat Energie Atomique Polyoxometallates dans des dispositifs de memoire
EP1763037A1 (en) * 2005-09-08 2007-03-14 STMicroelectronics S.r.l. Nanotube memory cell with floating gate based on passivated nanoparticles and manufacturing process thereof
WO2007089322A2 (en) * 2005-11-23 2007-08-09 William Marsh Rice University PREPARATION OF THIN FILM TRANSISTORS (TFTs) OR RADIO FREQUENCY IDENTIFICATION (RFID) TAGS OR OTHER PRINTABLE ELECTRONICS USING INK-JET PRINTER AND CARBON NANOTUBE INKS
KR100657973B1 (ko) * 2005-12-02 2006-12-14 삼성에스디아이 주식회사 기계적 메모리 소자 및 그 제조방법
CN101401224B (zh) * 2006-01-09 2013-12-18 技术研究及发展基金有限公司 晶体管结构及其制造方法
JP5157074B2 (ja) 2006-03-16 2013-03-06 富士通株式会社 電界効果トランジスタ及びその製造方法
US7692223B2 (en) * 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
US7832647B2 (en) * 2006-06-30 2010-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2008097663A (ja) * 2006-10-06 2008-04-24 Sony Corp 半導体記憶装置
JP5057430B2 (ja) * 2006-12-18 2012-10-24 ルネサスエレクトロニクス株式会社 半導体集積回路とその製造方法
US7838809B2 (en) 2007-02-17 2010-11-23 Ludwig Lester F Nanoelectronic differential amplifiers and related circuits having carbon nanotubes, graphene nanoribbons, or other related materials
GB0801494D0 (en) * 2007-02-23 2008-03-05 Univ Ind & Acad Collaboration Nonvolatile memory electronic device using nanowire used as charge channel and nanoparticles used as charge trap and method for manufacturing the same
US7994000B2 (en) * 2007-02-27 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
CN101675502A (zh) * 2007-04-19 2010-03-17 Nxp股份有限公司 包括纳米线的非易失性存储器单元及其制造方法
US20080296662A1 (en) * 2007-05-30 2008-12-04 Gerhard Poeppel Discrete Trap Memory (DTM) Mediated by Fullerenes
US7482652B1 (en) * 2008-01-02 2009-01-27 International Business Machines Corporation Multiwalled carbon nanotube memory device
CN101281933A (zh) 2008-04-29 2008-10-08 北京大学 一种基于碳纳米管的光电器件、光电集成电路单元及电路
FR2938689B1 (fr) * 2008-11-14 2010-12-24 Commissariat Energie Atomique Procede d'elaboration d'une couche a stockage de charges d'une cellule de memoire
KR101057108B1 (ko) 2009-02-19 2011-08-17 건국대학교 산학협력단 탄소나노튜브를 포함하는 메모리셀
US8064253B2 (en) * 2009-09-15 2011-11-22 Toshiba America Research, Inc. Multi-valued ROM using carbon-nanotube and nanowire FET
EP2348531B1 (en) * 2010-01-26 2021-05-26 Samsung Electronics Co., Ltd. Thin film transistor and method of manufacturing the same
US9287412B2 (en) * 2011-05-06 2016-03-15 Faquir Chand Jain Quantum dot channel (QDC) quantum dot gate transistors, memories and other devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040245527A1 (en) * 2003-05-30 2004-12-09 Kazuhito Tsukagoshi Terminal and thin-film transistor
US20070014151A1 (en) * 2005-06-30 2007-01-18 Yuegang Zhang Nanotube-and nanocrystal-based non-volatile memory
KR20070014955A (ko) * 2005-07-29 2007-02-01 엘지.필립스 엘시디 주식회사 나노물질 어레이 장치, 이를 이용한 나노물질 어레이 방법및 이를 이용한 액정표시장치의 제조방법
US20080151603A1 (en) * 2005-11-21 2008-06-26 Marko Radosavljevic Transistor for non volatile memory devices having a carbon nanotube channel and electrically floating quantum dots in its gate dielectric
KR20090022326A (ko) * 2007-08-30 2009-03-04 엘지디스플레이 주식회사 어레이 기판 및 이의 제조 방법
US20090101962A1 (en) * 2007-10-18 2009-04-23 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing and operating same

Also Published As

Publication number Publication date
US20130119345A1 (en) 2013-05-16
US8884266B2 (en) 2014-11-11
KR101903747B1 (ko) 2018-10-04
US9153626B2 (en) 2015-10-06
US20140353592A1 (en) 2014-12-04

Similar Documents

Publication Publication Date Title
US11003273B2 (en) Display device with sensor
US7425734B2 (en) Thin-film transistor array with ring geometry
CN100585853C (zh) 有源矩阵电路衬底、制造该衬底的方法和有源矩阵显示器
KR20020093113A (ko) 디스플레이 디바이스
US8294150B2 (en) Panel structure including transistor and connecting elements, display device including the same, and methods of manufacturing panel structure and display device
US20170301739A1 (en) Organic light emitting diode display device
US9911763B2 (en) Thin film transistor array substrate and display apparatus including the same
WO2019033812A1 (zh) 显示基板、显示面板及显示装置
US9153626B2 (en) Thin film transistor having at least two carbon nanotube patterns formed in a channel and connected by at least one floating electrode and a display device including the same
TWI395331B (zh) 薄膜電晶體，薄膜電晶體陣列面板，及顯示裝置
JP5370637B2 (ja) 薄膜トランジスタ、アクティブマトリックス回路並びに表示装置
US7750380B2 (en) Semiconductor device
US20150098049A1 (en) Liquid crystal display and manufacturing method thereof
US8183568B2 (en) Substrate for semiconductor device, semiconductor device, and electronic apparatus
US8576207B2 (en) Self-emission type display and method for fabricating the same
US20230017598A1 (en) Semiconductor device
US11881488B2 (en) Display panel
US20230232687A1 (en) Display device
US9024316B2 (en) Electronic device comprising static induction transistor and thin film transistor, method of manufacturing an electronic device and display panel
US20240179982A1 (en) Light emitting display apparatus
KR20070076836A (ko) 표시장치
KR20170078243A (ko) 어레이 기판 및 이를 구비하는 표시장치
CN110600484A (zh) 一种自发光的阵列基板及其制造方法
JP2017058458A (ja) 薄膜トランジスタアレイとその製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant