KR20130053121A - 고품위 질화물 반도체 성장방법 및 이를 이용한 질화물 반도체 발광소자의 제조방법 - Google Patents

고품위 질화물 반도체 성장방법 및 이를 이용한 질화물 반도체 발광소자의 제조방법 Download PDF

Info

Publication number
KR20130053121A
KR20130053121A KR1020110118674A KR20110118674A KR20130053121A KR 20130053121 A KR20130053121 A KR 20130053121A KR 1020110118674 A KR1020110118674 A KR 1020110118674A KR 20110118674 A KR20110118674 A KR 20110118674A KR 20130053121 A KR20130053121 A KR 20130053121A
Authority
KR
South Korea
Prior art keywords
layer
nitride semiconductor
metal oxide
pattern
imprint
Prior art date
Application number
KR1020110118674A
Other languages
English (en)
Other versions
KR101296281B1 (ko
Inventor
박형호
송근만
신현범
신찬수
강호관
고철기
Original Assignee
(재)한국나노기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (재)한국나노기술원 filed Critical (재)한국나노기술원
Priority to KR1020110118674A priority Critical patent/KR101296281B1/ko
Publication of KR20130053121A publication Critical patent/KR20130053121A/ko
Application granted granted Critical
Publication of KR101296281B1 publication Critical patent/KR101296281B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 고품위 질화물 반도체 성장방법 및 이를 이용한 질화물 반도체 발광소자의 제조방법에 관한 것으로, 본 발명의 고품위 질화물 반도체 성장방법은 기판 또는 박막 상에 유전체 마스크층을 형성하는 단계와, 상기 유전체 마스크층 상에 고분자층을 형성하는 단계와, 상기 고분자층 상에 O2 가스에 대한 에칭 저항성이 우수한 레진 또는 금속-유기물 전구체로 이루어지는 패턴층을 형성하는 단계와, 건식 식각으로 상기 패턴층 하부의 고분자층을 식각하는 단계와, 건식 식각으로 상기 유전체 마스크층을 식각하여, 상기 기판 또는 박막이 일부 노출되도록 유전체 마스크층의 패턴을 형성하는 단계와, 상기 유전체 마스크층의 패턴 상부에 있는 고분자층 및 패턴층을 제거하는 단계와, 일부 노출된 상기 기판의 상면에 질화물 반도체층을 측방향으로 성장시키는 단계를 포함함으로써, 사파이어 또는 Si 또는 기판과 질화물 반도체의 격자상수 불일치로 인해서 발생되는 전위 결함 및 휨이나 깨짐 등과 같은 변형을 최소화하여, 최적화된 고품위 질화물 반도체의 성장이 가능한 효과가 있다.

Description

고품위 질화물 반도체 성장방법 및 이를 이용한 질화물 반도체 발광소자의 제조방법{Growing Method of Nitride Semiconductor with High Quality and Manufacturing Method of Nitride Semiconductor Light Emitting Device}
본 발명은 고품위 질화물 반도체 성장방법 및 이를 이용한 질화물 반도체 발광소자의 제조방법에 관한 것으로, 보다 상세하게는 사파이어 또는 Si 또는 유리 기판과 질화물 반도체의 격자상수 불일치로 인해서 발생되는 전위 결함 및 휨이나 깨짐 등과 같은 변형을 최소화하여, 최적화된 고품위 질화물 반도체의 성장이 가능한 고품위 질화물 반도체 성장방법 및 이를 이용한 질화물 반도체 발광소자의 제조방법에 관한 것이다.
일반적으로, 질화물 반도체는 그 격자상수 및 열팽창계수에 적합한 기판이 보편적이지 않으므로, 단결정 박막의 성장방법은 매우 제한적이다. 종래에 주로 사용되는 질화물 반도체 성장방법으로, 이종 기판인 사파이어 기판 상에 유기금속화학기상증착법(MOCVD) 및 분자빔 에피택시법(MBE) 등을 이용한 헤테로-에피택시(heteroepitaxy)법으로 성장하는 방법이 있으나, 사파이어 기판을 사용하더라도, 격자상수 및 열팽창계수 불일치로 인하여 고품위의 Ⅲ족 질화물 반도체 단결정을 직접 성장하기 어렵다.
또한, 사파이어 기판뿐 아니라 Si 기판 역시 질화물계 화합물과 격자상수가 일치하지 않으므로, 격자상수 차이로 인해 고품위 질화물계 화합물을 성장시키는 것이 어렵다.
최근에는, 이러한 Ⅲ족 질화물 반도체의 결정결함을 낮추기 위한 방안으로서, 유전체 마스크를 이용한 측방향 에피택셜 과성장법(lateral epitaxial overgrowth: LEO) 또는 트렌치구조를 이용한 펜디오 에피택시성장법(pendeo-epitaxy growth)이 활용되고 있다. LEO과 펜디오 에피택시성장법은 공통적으로 주로 이종물질의 계면 사이에 발생된 전위의 진행이 차단되도록 측방향 성장과정을 이용한다. 하지만, 종래의 측방향 에피택셜 과성장법은 전체 제조공정이 복잡한 문제점이 있다. 이러한 문제점을 해결하기 위한 등록특허 10-638609호는 사파이어 기판의 일부가 노출되도록 유전체층을 패터닝하여 유전체 마스크를 형성하고, 측방향 에피택셜 과성장법을 이용한 양질의 질화물 반도체 결정의 성장방법을 개시하고 있다.
상기 종래기술의 경우, 기판의 일부가 노출되도록 유전체층을 패터닝하여 유전체 마스크를 형성하고, 측방향 에피택셜 과성장(Lateral Epitaxial Overgrowth: LEO) 조건으로 유전체 마스크가 덮힐 때까지 질화물 반도체를 성장하여 기판과 질화물 반도체와의 격자상수 불일치로 인해 발생되는 전위 결함 및 휨이나 깨짐 등의 같은 변형을 감소시킴으로써 질화물 반도체의 결정성을 향상할 수 있다.
그러나, 기존의 방법에서 유전체층을 대면적으로 나노패터닝할 경우에는 고가의 공정비용이 드는 문제점이 있다.
따라서, 고가의 공정비용이 들지 않으면서도 사파이어 또는 Si 또는 유리 기판 등의 이종 기판 상에 고품위의 질화물계 화합물을 성장시킬 수 있는 기술이 요구되어 왔다.
본 발명은 상기와 같은 요구에 부응하기 위하여 안출한 것으로, 초기 LEO 성장시 나노로드 직경 조절이 용이하여 사파이어 또는 Si 또는 유리 기판과 화합물 반도체층 간에 격자상수 및 열팽창계수의 차이를 최소화할 수 있으며, 사파이어 또는 Si 또는 유리 기판 간의 접촉 면적이 질화물 반도체층 전체에 비해서 매우 작기 때문에 스트레스 전달의 최소화가 가능하여 고품위 질화물 반도체 성장을 가능하게 하는 고품위 질화물 반도체 성장방법을 제공하는데 그 목적이 있다.
또한, 상술한 고품위 질화물 반도체 성장방법을 이용하여 부가적인 패턴형성을 통한 표면 텍스쳐링 (Surface texturing) 공정이 생략된 수직형(Vertical) LED 제조가 가능한 질화물 반도체 발광소자의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명에서는 기판 또는 박막 상에 유전체 마스크층을 형성하는 단계와, 상기 유전체 마스크층 상에 고분자층을 형성하는 단계와, 상기 고분자층 상에 O2 가스에 대한 에칭 저항성이 우수한 레진 또는 금속-유기물 전구체로 이루어지는 패턴층을 형성하는 단계와, 건식 식각으로 상기 패턴층 하부의 고분자층을 식각하는 단계와, 건식 식각으로 상기 유전체 마스크층을 식각하여, 상기 기판 또는 박막이 일부 노출되도록 유전체 마스크층의 패턴을 형성하는 단계와, 상기 유전체 마스크층의 패턴 상부에 있는 고분자층 및 패턴층을 제거하는 단계와, 일부 노출된 상기 기판의 상면에 질화물 반도체층을 측방향으로 성장시키는 단계를 포함하는 고품위 질화물 반도체 성장방법이 제공된다.
본 발명에서 상기 패턴층을 형성하는 단계는, 상기 고분자층 상에 Si(Silicon) 또는 금속산화물(Metal Oxide) 나노입자(Nanoparticle)가 포함된 임프린트 레진층 또는 감광성 금속-유기물 전구체층을 형성하는 단계와, 패턴이 형성된 임프린트용 스탬프(Imprint Stamp)를 준비하는 단계와, 상기 Si 또는 금속산화물 나노입자가 함유된 임프린트 레진층 또는 감광성 금속-유기물 전구체층을 상기 임프린트용 스탬프(Imprint Stamp)로 가압하고, 가열 또는 빛 조사 또는 가열과 빛 조사를 혼용한 방법 중 어느 하나의 방법으로 상기 Si 또는 금속산화물 나노입자가 함유된 임프린트 레진층 또는 감광성 금속-유기물 전구체층을 경화하여 Si 또는 금속산화물 나노입자가 함유된 레진 패턴층 또는 금속 산화박막 패턴층을 형성하는 단계와, 상기 임프린트용 스탬프(Imprint Stamp)를 상기 Si 또는 금속산화물 나노입자가 함유된 레진 패턴층 또는 금속 산화박막 패턴층으로부터 제거하는 단계를 포함할 수 있다.
본 발명에 있어서, 상기 임프린트용 스탬프(Imprint Stamp)는 실리콘(Si) 또는 석영(Quartz) 또는 고분자로 이루어질 수 있으며, 일례로 PDMS(Polydimethylsiloxane), PUA(Polyurethane acrylate), ETFE(Ethylene Tetrafluoroethylene), PFA(Perfluoroalkyl acrylate), PTFE(Polytetrafluoroethylene) 및 PFPE(Perfluoropolyether) 중 어느 하나가 사용될 수 있다.
본 발명에 따른 패턴형성을 위한 임프린트용 스탬프(Imprint Stamp)는 Pillar-Patterned PFPE 임프린트용 스탬프(Imprint Stamp)로서, 실리콘 마스터 스탬프(Hole-Patterned Si Stamp) 상단에 PFPE 레진을 적하시키고, PET(PolyEthylene-Terephthalate) 기판을 압착시킨 후 자외선을 5분간 조사하여 제조할 수 있다.
본 발명에 있어서, 상기 유전체 마스크층의 패턴 상부에 있는 고분자층 및 패턴층을 제거하는 단계는, 습식 식각으로 상기 고분자층 및 패턴층을 제거할 수 있으며, 이 경우, 상기 습식 식각은, 불산(HF), 염산(HCl), 질산(HNO3), 황산(H2SO4), 인산(H3PO4), 옥살산(oxalic acid), 완충 산화물 에칭제(buffered oxide etchant, BOE), 수산화나트륨(NaOH), 수산화칼륨(KOH), 과산화수소(H2O2), 아세톤(Acetone), TMAH(Tetramethyl armmonium hydroxide), N,N-Dimethylacetamide, Water 중 어느 하나 또는 이들의 조합에 의한 혼합용액을 사용하며, 상온 ~ 350℃ 의 온도에서 습식식각할 수 있다.
또한, 본 발명에서의 상기 기판은, 사파이어, Si, 유리, Quartz, GaN, GaAs, SiC, ZnO 및 MgO 중 적어도 어느 하나로 될 수 있다.
한편, 상기 유전체 마스크층은, SiO2, SiN, Si3N4, ZnS 및 실리콘옥시나이트라이드(SiON) 중 어느 하나의 물질을 포함할 수 있다.
상기 고분자층은, PVC(Polyvinyl Chloride), Neoprene, PVA(Polyvinyl Alcohol), PMMA(Poly Methyl Meta Acrylate), PBMA(Poly Benzyl Meta Acrylate), PolyStylene, SOG(Spin On Glass), PDMS(Polydimethylsiloxane), PVFM(Poly Vinyl formal), Parylene, Polyester, Epoxy, Polyether, Polyimide 및 LOR 중 어느 하나로 이루어질 수 있다.
또한, 상기 고분자층은, 5~1000㎚의 두께로 형성되며, 상기 고분자층 두께 조절을 통하여 초기 LEO (Lateral Epitaxial Overgrowth) 성장시 나노로드 직경 조절이 가능한 것이다.
본 발명에서, 상기 감광성 금속-유기물 전구체층은, 리튬(Li), 베릴륨(Be), 붕소(B), 나트륨(Na), 마그네슘(Mg), 알루미늄(Al), 규소(Si), 인듐(In), 황(S), 칼륨(K), 칼슘(Ca), 스칸듐(Sc), 타이타늄(Ti), 바나듐(V), 크로뮴(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 구리(Cu), 아연(Zn), 갈륨(Ga), 저마늄(Ge), 비소(As), 셀레늄(Se), 루비듐(Rb), 스트론튬(Sr), 이트륨(Y), 지르코늄(Zr), 나이오븀(Nb), 몰리브덴(Mo), 루테늄(Ru), 로듐(Rh), 인듐(In), 주석(Sn), 텔루륨(Te), 안티몬(Sb), 바륨(Ba), 란탄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 프로메튬(Pm), 가돌리늄(Gd), 하프늄(Hf), 탄탈륨(Ta), 텅스텐(W), 이리듐(Ir), 납(Pb), 비스무스(Bi), 폴로늄(Po) 및 우라늄(U)으로 이루어진 군에서 선택되는 적어도 어느 하나 이상의 금속 원소를 포함할 수 있다.
또한, 상기 감광성 금속-유기물 전구체층은, 에틸헥사노에이트(Ethylhexanoate), 아세틸아세토네이트(Acetylacetonate), 디알킬디티오카바메이트(Dialkyldithiocarbamates), 카르복실산(Carboxylic acids), 카르복실레이트(Carboxylates), 피리딘(Pyridine), 디아민(Diamines), 아르신(Arsines), 디아르신(Diarsines), 포스핀(Phosphines), 디포스핀(Diphosphines), 부톡사이드(Butoxide), 이소프로팍사이드(Isopropoxide), 에톡사이드(Ethoxide), 클로라이드(Chloride), 아세테이트(Acetate), 카르보닐(Carbonyl), 카르보네이트(Carbonate), 하이드록사이드(Hydroxide), 아레네스(Arenas), 베타-디케토네이트(Beta-Diketonate), 2-니트로벤잘디하이드(2-Nitrobenzaldehyde) 및 아세테이트 디하이드레이트(Acetate Dihydrate) 중 어느 하나 이상의 유기물 리간드로 이루어질 수 있다.
또한, 상기 감광성 금속-유기물 전구체층은, 헥산, 4-메틸-2-펜타논(4-Methyl-2-Pentanone), 케톤, 메틸 이소부틸 케톤, 메틸 에틸 케톤, 물, 메탄올, 에탄올, 프로판올, 이소프로판올, 부탄올, 펜탄올, 헥산올, 디메틸설폭사이드(Dimethyl Sulfoxide: DMSO), 디메틸포름아마이드(Dimethylformamide: DMF), N-메틸피롤리돈, 아세톤, 아세토니트릴, 테트라하이드로퓨란(Tetrahydrofuran: THF), 테칸, 노난, 옥탄, 헵탄, 펜탄 및 2-메톡시에탄올(E-Methoxyethanol)로 이루어진 군에서 선택된 적어도 어느 하나 이상의 용매로 이루어져 생성될 수 있다.
본 발명에 있어서, 상기 Si 또는 금속산화물 나노입자가 함유된 임프린트 레진층 또는 감광성 금속-유기물 전구체층을 상기 임프린트용 스탬프(Imprint Stamp)로 가압하고, 가열 또는 빛 조사 또는 가열과 빛 조사를 혼용한 방법 중 어느 하나의 방법으로 상기 Si 또는 금속산화물 나노입자가 함유된 임프린트 레진층 또는 감광성 금속-유기물 전구체층을 경화하여 Si 또는 금속산화물 나노입자가 함유된 레진 패턴층 또는 금속 산화박막 패턴층을 형성하는 단계는, 30~300℃ 온도에서 1초~5시간 동안 상기 감광성 금속-유기물 전구체층을 가열하여 진행할 수 있다.
여기서, 상기 Si 또는 금속산화물 나노입자가 함유된 레진 패턴층 또는 금속 산화박막 패턴층을 형성하는 단계는, 마이크로웨이브(Microwave), X선, 감마선 및 자외선 중 어느 하나를 상기 Si 또는 금속산화물 나노입자가 함유된 임프린트 레진층 또는 감광성 금속-유기물 전구체층에 조사하며, 상기 자외선 조사 시 조사시간은 1초~5시간으로 될 수 있다.
본 발명에서 상기 건식 식각은, Cl2, HBr, HCl, SF6, CF4, CHF3, NF3, O2 또는 CFCs(ChloroFluoroCarbons)로 이루어지는 군에서 선택된 하나 이상의 가스를 이용할 수 있다.
또한, 상기 건식 식각은, N2, Ar 및 He 중 하나 이상의 불활성 가스를 더 포함하여 이용할 수 있다.
본 발명은 상기 고품위 질화물 반도체층 성장방법을 이용한 질화물 반도체 발광소자의 제조방법을 제공한다. 상기 방법은 상술한 질화물 반도체층 성장방법에 의하여 질화물 반도체층을 성장하는 단계와, 상기 질화물 반도체층 상에 n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층을 순차적으로 성장시켜 발광구조물을 형성하는 단계를 포함한다.
또한, 본 발명에서 제공하는 질화물 반도체 발광소자의 제조방법은, 상술한 질화물 반도체층 성장방법에 의하여 질화물 반도체층을 성장하는 단계와, 상기 질화물 반도체층 상에 n형 질화물 반도체층, 활성층, p형 질화물 반도체층 및 도전성 지지막을 순차적으로 형성하는 단계와, 기판을 측방향 성장된 상기 질화물 반도체층으로부터 분리시키는 단계와, 유전체 마스크층을 습식식각으로 제거하여 표면요철을 형성하는 단계와, 측방향 성장된 질화물 반도체 표면요철을 건식식각 마스크로 사용하여 하부층인 n-형 질화물 반도체층이 일부 노출되도록 건식식각하거나 또는 측방향 성장된 질화물 반도체층을 완전히 건식식각하여 n-형 질화물 반도체층의 표면요철을 형성하는 단계와, 상기 n형 질화물 반도체층에 n-전극을 형성하는 단계를 포함하여 수직형 발광 다이오드를 제조한다.
여기서, 상기 유전체 마스크층을 습식식각으로 제거하여 표면요철을 형성하는 단계에서의 습식식각은, 불산(HF), 염산(HCl), 질산(HNO3), 황산(H2SO4), 인산(H3PO4), 옥살산(oxalic acid), 완충 산화물 에칭제(buffered oxide etchant, BOE), 수산화나트륨(NaOH), 수산화칼륨(KOH), 과산화수소(H2O2), 아세톤(Acetone), TMAH(Tetramethyl armmonium hydroxide), N,N-Dimethylacetamide, Water 중 어느 하나 또는 이들의 조합에 의한 혼합용액을 사용하며, 상온 ~ 350℃의 온도에서 습식식각할 수 있다.
상기 n-형 질화물 반도체층의 표면요철을 형성하기 위한 건식 식각은, Cl2, HBr, HCl, SF6, CF4, CHF3, NF3, O2 또는 CFCs(ChloroFluoroCarbons)로 이루어지는 군에서 선택된 하나 이상의 가스를 이용할 수 있다.
또한, 상기 건식 식각은, N2, Ar 및 He 중 하나 이상의 불활성 가스를 더 포함하여 이용할 수 있다.
이상에서 살펴본 바와 같이 본 발명에 의하면, 고분자층 두께 조절을 통하여초기 LEO 성장시 나노로드 직경 조절이 용이하기 때문에 화합물 반도체 성장시 사파이어 또는 Si 또는 유리 기판과 화합물 반도체층 간에 격자상수 및 열팽창계수 차이 최소화가 가능하므로 고품위 질화물 반도체 성장이 가능한 효과가 있다.
또한, 표면 텍스쳐링 공정이 생략된 수직형 LED 제조가 가능하여 공정비용을 절감할 수 있는 효과가 있다.
또한, 사파이어 또는 Si 또는 유리 기판과 질화물 반도체의 격자상수 불일치로 인해서 발생되는 전위 결함 및 휨이나 깨짐 등과 같은 변형과 결함밀도가 크게 저하되어 고품위 질화물 반도체 성장이 가능한 효과가 있다.
도 1a 내지 도 1i는 본 발명의 고품위 질화물 반도체 성장방법을 단계별로 나타낸 공정단면도이다.
도 2는 본 발명의 일실시예에 따라 제조된 질화물 반도체 발광소자의 단면도이다.
도 3a 내지 도 3d는 본 발명의 다른 실시예에 따라 질화물 반도체 발광소자의 제조방법을 단계별로 나타낸 공정단면도이다.
도 4는 본 발명의 또다른 실시예에 따라 제조된 질화물 반도체 발광소자의 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명하기로 한다.
도 1a 내지 도 1i는 본 발명의 고품위 질화물 반도체 성장방법을 단계별로 나타낸 공정단면도이다.
우선, 본 발명에 따른 고품위 질화물 반도체 성장방법은 도 1a에서 보는 바와 같이, 기판(10) 또는 박막 상에 유전체 마스크층(20)을 형성하는 단계로 시작된다. 본 발명에서는 상기 기판(10) 또는 박막 상에 직접 유전체 마스크층(20)이 형성된다.
본 발명의 일실시예에서는 상기 기판(10)에 유전체 마스크층(20)이 형성되는 것을 예로 들어 설명하나, 본 발명이 이에 한정되는 것은 아니며, 기판 대신 박막 상에 유전체 마스크층(20)을 형성하는 것도 포함된다.
본 공정에 사용되는 기판으로는 사파이어 기판뿐 아니라 SiC기판과 같은 다른 질화물 단결정 성장용 기판 또는 동종 질화물 단결정 기판이 사용될 수도 있다. 구체적으로, 상기 기판은 Si, 유리, Quartz, GaN, GaAs, SiC, ZnO 및 MgO 중 어느 하나로 이루어질 수 있다.
상기 유전체 마스크층(20)으로는 통상적으로 실리콘 산화물 또는 실리콘 질화물이 사용될 수 있으며, SiO2, SiN, Si3N4, ZnS 및 실리콘옥시나이트라이드(SiON) 중 어느 하나의 물질을 포함하여 상기 유전체 마스크층(20)을 구성할 수 있다.
이어, 상기 유전체 마스크층(20) 상에는 고분자층(30)을 형성한다.
상기 고분자층(30)은, PVC(Polyvinyl Chloride), Neoprene, PVA(Polyvinyl Alcohol), PMMA(Poly Methyl Meta Acrylate), PBMA(Poly Benzyl Meta Acrylate), PolyStylene, SOG(Spin On Glass), PDMS(Polydimethylsiloxane), PVFM(Poly Vinyl formal), Parylene, Polyester, Epoxy, Polyether, Polyimide 및 LOR 중 어느 하나로 이루어질 수 있다.
또한, 상기 고분자층(30)은, 5~1000㎚의 두께로 형성되는 것이 바람직하다.
상기 고분자층(30)의 두께가 5㎚ 미만에서는 O2 플라즈마 에칭 공정 시 고분자층(30)의 언더컷(Undercut) 형성이 거의 되지 않으며, 고분자층(30)의 두께가 1000㎚를 초과할 때는 O2 플라즈마 에칭 공정 시 고분자층의 과도한 언더컷 형성으로 인해서 인접한 패턴끼리 병합되거나 패턴이 무너지는 현상이 발생되므로 바람직하지 않다.
이와 같은 본 발명의 고품위 질화물 반도체 성장방법은 상기 고분자층(30) 두께 조절을 통하여 초기 LEO (Lateral Epitaxial Overgrowth) 성장시 나노로드 직경 조절이 가능한다.
다음으로, 상기 고분자층(30) 상에 O2 가스에 대한 에칭 저항성이 우수한 레진 또는 금속-유기물 전구체로 이루어지는 패턴층을 형성한다.
상기 패턴층을 형성하는 방법으로, 본 발명의 일실시예에서는 상기 고분자층(30) 상에 Si 또는 금속산화물 나노입자가 함유된 임프린트 레진층 또는 감광성 금속-유기물 전구체층(40)을 형성하고, 패턴이 형성된 임프린트용 스탬프(Imprint Stamp)(50)를 이용하는 방법을 제시한다.
즉, 상기 Si 또는 금속산화물 나노입자가 함유된 임프린트 레진층 또는 감광성 금속-유기물 전구체층(40)을 상기 임프린트용 스탬프(Imprint Stamp)(50)로 가압한 후, 가열 또는 빛 조사 또는 가열과 빛 조사를 혼용한 방법 중 어느 하나의 방법으로 상기 Si 또는 금속산화물 나노입자가 함유된 임프린트 레진층 또는 감광성 금속-유기물 전구체층(40)을 경화함으로써 Si 또는 금속산화물 나노입자가 함유된 레진 패턴층 또는 금속 산화박막 패턴층(42)을 형성한다.
상기 임프린트용 스탬프(Imprint Stamp)(50)는 실리콘(Si) 또는 석영(Quartz) 또는 고분자로 이루어질 수 있으며, 일례로 PDMS(Polydimethylsiloxane), PUA(Polyurethane acrylate), ETFE(Ethylene Tetrafluoroethylene), PFA(Perfluoroalkyl acrylate), PTFE(Polytetrafluoroethylene) 및 PFPE(Perfluoropolyether) 중 어느 하나가 사용될 수 있다.
본 발명에 따른 패턴형성을 위한 임프린트용 스탬프(Imprint Stamp)(50)는 Pillar-Patterned PFPE 임프린트용 스탬프(Imprint Stamp)로서, 실리콘 마스터 스탬프(Hole-Patterned Si Stamp) 상단에 PFPE 레진을 적하시키고, PET(PolyEthylene-Terephthalate) 기판을 압착시킨 후 자외선을 5분간 조사하여 제조할 수 있다.
본 발명에서 상기 Si 또는 금속산화물 나노입자가 함유된 임프린트 레진층 또는 감광성 금속-유기물 전구체층(40)을 빛 조사를 통해 경화하기 위해, 마이크로웨이브(Microwave), X선, 감마선 및 자외선 중 어느 하나를 상기 Si 또는 금속산화물 나노입자가 함유된 임프린트 레진층 또는 감광성 금속-유기물 전구체층(40)에 조사할 수 있다. 이 경우, 상기 자외선 조사 시 조사시간은 1초~5시간으로 될 수 있다.
상기 자외선 경화시간이 1초 미만에서는 자외선 경화시간이 부족하여 패턴형성이 되지 않으며, 자외선 경화시간이 5시간을 초과할 때는 과도한 자외선 조사시간으로 인하여 임프린트용 고분자 스탬프의 변형이 발생되므로 바람직하지 않다.
또한, 본 발명에 있어서, 상기 패턴층(42)을 형성하기 위하여 Si 또는 금속산화물 나노입자가 함유된 임프린트 레진층 또는 감광성 금속-유기물 전구체층(40)을 경화하는 조건으로, 30~300℃ 온도에서 1초~5시간 동안 상기 감광성 금속-유기물 전구체층을 가열하여 진행할 수 있다.
상기 가열로 경화되는 시간이 1초 미만에서는 가열에 의한 경화시간 부족으로 인하여 패턴형성이 되지 않으며, 가열 경화온도가 300℃에서 5시간 이루어질 경우에는 임프린트용 스탬프가 가압되는 상황에서 Si 또는 금속산화물 나노입자의 뭉침(Agglomeration)현상 발생 및 금속 산화박막의 결정상(Crystalline phase) 형성으로 인해 상기 패턴층(42)의 균열(Crack)이 발생되며 또한, 임프린트용 고분자 스탬프의 변형이 발생되므로 바람직하지 않다.
이후, 상기 임프린트용 스탬프(Imprint Stamp)(50)를 상기 Si 또는 금속산화물 나노입자가 함유된 레진 패턴층 또는 금속 산화박막 패턴층(42)으로부터 제거한다(도 1d).
이와 같은 공정을 통해 상기 고분자층(30) 상에 O2 가스에 대한 에칭 저항성이 우수한 레진 또는 금속-유기물 전구체로 이루어지는 패턴층(42)을 형성하는 것이다.
본 발명에서, 상기 감광성 금속-유기물 전구체층은, 리튬(Li), 베릴륨(Be), 붕소(B), 나트륨(Na), 마그네슘(Mg), 알루미늄(Al), 규소(Si), 인듐(In), 황(S), 칼륨(K), 칼슘(Ca), 스칸듐(Sc), 타이타늄(Ti), 바나듐(V), 크로뮴(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 구리(Cu), 아연(Zn), 갈륨(Ga), 저마늄(Ge), 비소(As), 셀레늄(Se), 루비듐(Rb), 스트론튬(Sr), 이트륨(Y), 지르코늄(Zr), 나이오븀(Nb), 몰리브덴(Mo), 루테늄(Ru), 로듐(Rh), 인듐(In), 주석(Sn), 텔루륨(Te), 안티몬(Sb), 바륨(Ba), 란탄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 프로메튬(Pm), 가돌리늄(Gd), 하프늄(Hf), 탄탈륨(Ta), 텅스텐(W), 이리듐(Ir), 납(Pb), 비스무스(Bi), 폴로늄(Po) 및 우라늄(U)으로 이루어진 군에서 선택되는 적어도 어느 하나 이상의 금속 원소를 포함할 수 있다.
또한, 상기 감광성 금속-유기물 전구체층은, 에틸헥사노에이트(Ethylhexanoate), 아세틸아세토네이트(Acetylacetonate), 디알킬디티오카바메이트(Dialkyldithiocarbamates), 카르복실산(Carboxylic acids), 카르복실레이트(Carboxylates), 피리딘(Pyridine), 디아민(Diamines), 아르신(Arsines), 디아르신(Diarsines), 포스핀(Phosphines), 디포스핀(Diphosphines), 부톡사이드(Butoxide), 이소프로팍사이드(Isopropoxide), 에톡사이드(Ethoxide), 클로라이드(Chloride), 아세테이트(Acetate), 카르보닐(Carbonyl), 카르보네이트(Carbonate), 하이드록사이드(Hydroxide), 아레네스(Arenas), 베타-디케토네이트(Beta-Diketonate), 2-니트로벤잘디하이드(2-Nitrobenzaldehyde) 및 아세테이트 디하이드레이트(Acetate Dihydrate) 중 어느 하나 이상의 유기물 리간드로 이루어질 수 있다.
또한, 상기 감광성 금속-유기물 전구체층은, 헥산, 4-메틸-2-펜타논(4-Methyl-2-Pentanone), 케톤, 메틸 이소부틸 케톤, 메틸 에틸 케톤, 물, 메탄올, 에탄올, 프로판올, 이소프로판올, 부탄올, 펜탄올, 헥산올, 디메틸설폭사이드(Dimethyl Sulfoxide: DMSO), 디메틸포름아마이드(Dimethylformamide: DMF), N-메틸피롤리돈, 아세톤, 아세토니트릴, 테트라하이드로퓨란(Tetrahydrofuran: THF), 테칸, 노난, 옥탄, 헵탄, 펜탄 및 2-메톡시에탄올(E-Methoxyethanol)로 이루어진 군에서 선택된 적어도 어느 하나 이상의 용매로 이루어져 생성된다.
이와 같이 상기 패턴층(42)을 형성한 후, 건식 식각으로 상기 패턴층(42) 하부의 고분자층(30)을 식각하고(도 1f), 상기 유전체 마스크층(20)을 식각하여 상기 기판(10)이 일부 노출되도록 유전체 마스크층(20)의 패턴을 형성한다.
본 발명에서 상기 건식 식각은, Cl2, HBr, HCl, SF6, CF4, CHF3, NF3, O2 또는 CFCs(ChloroFluoroCarbons)로 이루어지는 군에서 선택된 하나 이상의 가스를 이용할 수 있으며, N2, Ar 및 He 중 하나 이상의 불활성 가스를 더 포함하여 이용할 수 있다.
상기 Si 또는 금속산화물 나노입자가 함유된 레진 패턴층 또는 금속 산화박막 패턴층(42)은 고분자 박막에 대해서 높은 O2 에칭 선택비를 갖는다.
즉, 본 발명에서는 Si 또는 금속산화물 나노입자가 함유된 레진 패턴층 또는 금속 산화박막 패턴층(42)의 하부에 있는 고분자층(30)이 상술한 건식 식각을 통해 Si 또는 금속산화물 나노입자가 함유된 레진 패턴층 또는 금속 산화박막 패턴층(42)보다 더 많이 에칭되어, 고분자층(30)의 홀(hole) 패턴 직경이 Si 또는 금속산화물 나노입자가 함유된 레진 패턴층 또는 금속 산화박막 패턴층(42)의 홀(hole) 패턴 직경보다 커지는 것이다.
따라서, 상기 고분자층(30)의 두께를 조절하면, 유전체 마스크층(20)의 홀 패턴크기의 조절이 가능하기 때문에 초기 LEO 성장시 나노로드 직경 조절이 용이하다.
이와 같이, 용이한 나노로드의 직경 조절은 화합물 반도체 성장시 사파이어 또는 Si 또는 유리 기판과 화합물 반도체 층간에 격자상수 및 열팽창계수 차이의 최소화가 가능하며, 사파이어 또는 Si 또는 유리 기판 간의 접촉 면적이 질화물 반도체 층 전체의 비해서 매우 작기 때문에 스트레스 전달의 최소화가 가능하여 변형과 결함밀도가 크게 저하되어 고품위 질화물 반도체 성장을 가능하게 한다.
다음으로, 상기 유전체 마스크층(20)의 패턴 상부에 있는 고분자층(30) 및 패턴층(42)을 제거한다.
본 발명에 있어서, 상기 유전체 마스크층(20)의 패턴 상부에 있는 고분자층(30) 및 패턴층(42)을 제거하는 단계는, 습식 식각으로 진행할 수 있으며, 이 경우, 상기 습식 식각은, 불산(HF), 염산(HCl), 질산(HNO3), 황산(H2SO4), 인산(H3PO4), 옥살산(oxalic acid), 완충 산화물 에칭제(buffered oxide etchant, BOE), 수산화나트륨(NaOH), 수산화칼륨(KOH), 과산화수소(H2O2), 아세톤(Acetone), TMAH(Tetramethyl armmonium hydroxide), N,N-Dimethylacetamide, Water 중 어느 하나 또는 이들의 조합에 의한 혼합용액을 사용하며, 상온 ~ 350℃의 온도에서 습식식각할 수 있다.
이후, 도 1i에서 보는 바와 같이, 일부 노출된 상기 기판(10)의 상면에 질화물 반도체층(60)을 측방향으로 성장시킨다. 여기서, 상기 질화물 반도체층(60)은 적어도 상기 유전체 마스크층(20)의 패턴이 덮힐 때까지 상기 기판(10) 상에 질화물 반도체 단결정을 성장시켜 얻을 수 있다.
우선, 이러한 측방향성장은 상기 유전체 마스크층(20) 패턴 사이에 노출된 기판(10) 상에 질화물 단결정을 성장시키는 공정에 의해 구현된다. 상기 질화물 단결정은 상기 유전체 마스크층(20)의 패턴 높이까지 성장된 후에 유전체 마스크층(20) 상면으로 측방향 성장이 이루어진다. 이와 같은 측방향 성장과정을 통해, 도 1i에 도시된 바와 같이 유전체 마스크층(20) 패턴을 덮고 평탄화된 상면을 갖는 질화물 반도체층(60)을 얻을 수 있다.
도 2는 본 발명의 일실시예에 따라 제조된 질화물 반도체 발광소자의 단면도이다.
도 2에 도시한 바와 같이, 본 발명의 질화물 반도체 발광소자는 측방향 성장된 질화물 반도체층(60) 상에 n형 질화물 반도체층(70)과 활성층(80) 및 p형 질화물 반도체층(90)을 순차적으로 성장시켜 발광구조물을 형성하고, 상기 n형 및 p형 질화물 반도체층(70)(90)에 각각 접속된 제1 및 제2 전극(2)(4)을 형성하여 이루어진다.
이러한 발광소자는 보다 양질의 결정성을 갖는 질화물 반도체층(60) 상에 형성되므로, 고품질의 결정성을 가질 뿐만 아니라, 기판과 화합물 반도체층 간에 격자상수 및 열팽창계수 차이 최소화가 가능하므로 전위 결함 및 휨이나 깨짐 등과 같은 변형과 결함밀도가 크게 저하될 수 있다.
도 3a 내지 도 3d는 본 발명의 다른 실시예에 따라 질화물 반도체 발광소자의 제조방법을 단계별로 나타낸 공정단면도이고, 도 4는 본 발명의 또다른 실시예에 따라 제조된 질화물 반도체 발광소자의 단면도이다.
본 발명의 다른 실시예에 따른 질화물 반도체 발광소자 제조방법은 도 3a에서 보는 바와 같이, 측방향 성장된 질화물 반도체층(60) 상에 n형 질화물 반도체층(70)과, 활성층(80)과, p형 질화물 반도체층(90) 및 도전성 지지막(100)을 순차적으로 형성한다.
이어, 상기 기판(10)을 상기 측방향 성장된 질화물 반도체층(60)으로부터 분리시킨다.
이후, 유전체 마스크층(20)을 습식식각으로 제거하여 표면요철을 형성한다.
여기서, 상기 유전체 마스크층(20)을 습식식각하는 단계에서는, 불산(HF), 염산(HCl), 질산(HNO3), 황산(H2SO4), 인산(H3PO4), 옥살산(oxalic acid), 완충 산화물 에칭제(buffered oxide etchant, BOE), 수산화나트륨(NaOH), 수산화칼륨(KOH), 과산화수소(H2O2), 아세톤(Acetone), TMAH(Tetramethyl armmonium hydroxide), N,N-Dimethylacetamide, Water 중 어느 하나 또는 이들의 조합에 의한 혼합용액을 사용하며, 상온 ~ 350℃의 온도에서 습식식각할 수 있다.
여기서, 측방향 성장된 질화물 반도체 표면요철을 건식식각 마스크로 사용하여 하부층인 n-형 질화물 반도체층(70)이 일부 노출되도록 건식식각하거나 또는 측방향 성장된 질화물 반도체층(60)을 완전히 건식식각하여 n-형 질화물 반도체층(70)의 표면요철을 형성하여 수직형 발광 다이오드를 제조한다.
여기서, 상기 유전체 마스크층(20)을 습식식각으로 제거하여 표면요철을 형성하는 단계에서의 습식식각은, 불산(HF), 염산(HCl), 질산(HNO3), 황산(H2SO4), 인산(H3PO4), 옥살산(oxalic acid), 완충 산화물 에칭제(buffered oxide etchant, BOE), 수산화나트륨(NaOH), 수산화칼륨(KOH), 과산화수소(H2O2), 아세톤(Acetone), TMAH(Tetramethyl armmonium hydroxide), N,N-Dimethylacetamide, Water 중 어느 하나 또는 이들의 조합에 의한 혼합용액을 사용하며, 상온 ~ 350의 온도에서 습식식각할 수 있다.
또한, 상기 n-형 질화물 반도체층(70)이 일부 노출되도록 건식식각하거나 또는 측방향 성장된 질화물 반도체층(60)을 완전히 건식식각할 때 건식식각은, Cl2, HBr, HCl, SF6, CF4, CHF3, NF3, O2 또는 CFCs(ChloroFluoroCarbons)로 이루어지는 군에서 선택된 하나 이상의 가스를 이용할 수 있다.
또한, 상기 건식 식각은, N2, Ar 및 He 중 하나 이상의 불활성 가스를 더 포함하여 이용할 수 있다.
다음으로, 상기 n형 질화물 반도체층(70)에 n-전극(6)을 형성한다(도 3d).
이때, 도 4에서 보는 바와 같이, p형 질화물 반도체층(90)과 도전성 지지막(100) 사이에 오믹층(110)과 반사막(120)을 더 형성할 수 있다.
이와 같이, 고품위 질화물 반도체층(60) 성장 후, Laser lift-off 공정을 통해 기판(10)을 제거하고, 상기 유전체 마스크층(20)을 습식식각으로 제거하며, 일부 또는 전면 측방향 성장된 질화물 반도체층(60)을 건식식각하면, 표면요철이 형성된 반도체 구조물을 얻을 수 있으므로, 표면 텍스쳐링 (Surface texturing) 하는 공정이 생략가능하다.
따라서, 본 발명의 질화물 반도체 발광소자 제조방법에 의하면, 부가적인 패턴형성을 통한 표면 텍스쳐링 하는 공정이 생략가능하므로 수직형(Vertical) LED 제조 시 공정비용을 절감할 수 있는 것이다.
이상에서 설명한 바와 같은 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능함은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
10 : 기판 20 : 유전체 마스크층
30 : 고분자층
40 : 임프린트 레진층 또는 감광성 금속-유기물 전구체층
42 : 패턴층 50 : 임프린트용 스탬프
60: 측방향 성장된 질화물 반도체층

Claims (24)

  1. 기판 또는 박막 상에 유전체 마스크층을 형성하는 단계;
    상기 유전체 마스크층 상에 고분자층을 형성하는 단계;
    상기 고분자층 상에 O2 가스에 대한 에칭 저항성이 우수한 레진 또는 금속-유기물 전구체로 이루어지는 패턴층을 형성하는 단계;
    건식 식각으로 상기 패턴층 하부의 고분자층을 식각하는 단계;
    건식 식각으로 상기 유전체 마스크층을 식각하여, 상기 기판 또는 박막이 일부 노출되도록 유전체 마스크층의 패턴을 형성하는 단계;
    상기 유전체 마스크층의 패턴 상부에 있는 고분자층 및 패턴층을 제거하는 단계; 및
    일부 노출된 상기 기판의 상면에 질화물 반도체층을 측방향으로 성장시키는 단계;
    를 포함하는 고품위 질화물 반도체 성장방법.
  2. 청구항 1에 있어서, 상기 기판은,
    사파이어, Si, 유리, Quartz, GaN, GaAs, SiC, ZnO 및 MgO 중 적어도 어느 하나인 것을 특징으로 하는 고품위 질화물 반도체 성장방법.
  3. 청구항 1에 있어서, 상기 유전체 마스크층은,
    SiO2, SiN, Si3N4, ZnS 및 실리콘옥시나이트라이드(SiON) 중 어느 하나의 물질을 포함하는 것을 특징으로 하는 고품위 질화물 반도체 성장방법.
  4. 청구항 1에 있어서, 상기 고분자층은,
    PVC(Polyvinyl Chloride), Neoprene, PVA(Polyvinyl Alcohol), PMMA(Poly Methyl Meta Acrylate), PBMA(Poly Benzyl Meta Acrylate), PolyStylene, SOG(Spin On Glass), PDMS(Polydimethylsiloxane), PVFM(Poly Vinyl formal), Parylene, Polyester, Epoxy, Polyether, Polyimide 및 LOR 중 어느 하나로 이루어진 것을 특징으로 하는 고품위 질화물 반도체 성장방법.
  5. 청구항 4에 있어서, 상기 고분자층은,
    5~1000㎚의 두께로 형성되며, 상기 고분자층 두께 조절을 통하여 초기 LEO (Lateral Epitaxial Overgrowth) 성장시 나노로드 직경 조절이 가능한 것을 특징으로 하는 고품위 질화물 반도체 성장방법.
  6. 청구항 1에 있어서, 상기 O2 가스에 대한 에칭 저항성이 우수한 레진은,
    Si(Silicon) 또는 금속산화물(Metal Oxide) 나노입자(Nanoparticle)가 포함된 임프린트 레진인 것을 특징으로 하는 고품위 질화물 반도체 성장방법.
  7. 청구항 6에 있어서,
    상기 임프린트 레진은,
    Si 또는 SiO2, ZrO2, TiO2, ZnO, Fe2O3 또는 Y2O3 중 어느 하나 이상이 포함된 금속산화물 나노 입자를 포함하며,
    임프린트용 스탬프를 압착하고, 마이크로웨이브(Microwave), X선, 감마선 또는 자외선 중 어느 하나를 40초~5분간 조사하여 형성하는 것을 특징으로 하는 고품위 질화물 반도체 성장방법.
  8. 청구항 1에 있어서, 상기 패턴층을 형성하는 단계는,
    상기 고분자층 상에 Si 또는 금속산화물 나노입자가 함유된 임프린트 레진층 또는 감광성 금속-유기물 전구체층을 형성하는 단계;
    패턴이 형성된 임프린트용 스탬프(Imprint Stamp)를 준비하는 단계;
    상기 Si 또는 금속산화물 나노입자가 함유된 임프린트 레진층 또는 감광성 금속-유기물 전구체층을 상기 임프린트용 스탬프(Imprint Stamp)로 가압하고, 가열 또는 빛 조사 또는 가열과 빛 조사를 혼용한 방법 중 어느 하나의 방법으로 상기 Si 또는 금속산화물 나노입자가 함유된 임프린트 레진층 또는 감광성 금속-유기물 전구체층을 경화하여 Si 또는 금속산화물 나노입자가 함유된 레진 패턴층 또는 금속 산화박막 패턴층을 형성하는 단계; 및
    상기 임프린트용 스탬프(Imprint Stamp)를 상기 Si 또는 금속산화물 나노입자가 함유된 레진 패턴층 또는 금속 산화박막 패턴층으로부터 제거하는 단계;
    를 포함하는 것을 특징으로 하는 고품위 질화물 반도체 성장방법.
  9. 청구항 8에 있어서, 상기 감광성 금속-유기물 전구체층은,
    리튬(Li), 베릴륨(Be), 붕소(B), 나트륨(Na), 마그네슘(Mg), 알루미늄(Al), 규소(Si), 인듐(In), 황(S), 칼륨(K), 칼슘(Ca), 스칸듐(Sc), 타이타늄(Ti), 바나듐(V), 크로뮴(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 구리(Cu), 아연(Zn), 갈륨(Ga), 저마늄(Ge), 비소(As), 셀레늄(Se), 루비듐(Rb), 스트론튬(Sr), 이트륨(Y), 지르코늄(Zr), 나이오븀(Nb), 몰리브덴(Mo), 루테늄(Ru), 로듐(Rh), 인듐(In), 주석(Sn), 텔루륨(Te), 안티몬(Sb), 바륨(Ba), 란탄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 프로메튬(Pm), 가돌리늄(Gd), 하프늄(Hf), 탄탈륨(Ta), 텅스텐(W), 이리듐(Ir), 납(Pb), 비스무스(Bi), 폴로늄(Po) 및 우라늄(U)으로 이루어진 군에서 선택되는 적어도 어느 하나 이상의 금속 원소를 포함하는 것을 특징으로 하는 고품위 질화물 반도체 성장방법.
  10. 청구항 8에 있어서, 상기 감광성 금속-유기물 전구체층은,
    에틸헥사노에이트(Ethylhexanoate), 아세틸아세토네이트(Acetylacetonate), 디알킬디티오카바메이트(Dialkyldithiocarbamates), 카르복실산(Carboxylic acids), 카르복실레이트(Carboxylates), 피리딘(Pyridine), 디아민(Diamines), 아르신(Arsines), 디아르신(Diarsines), 포스핀(Phosphines), 디포스핀(Diphosphines), 부톡사이드(Butoxide), 이소프로팍사이드(Isopropoxide), 에톡사이드(Ethoxide), 클로라이드(Chloride), 아세테이트(Acetate), 카르보닐(Carbonyl), 카르보네이트(Carbonate), 하이드록사이드(Hydroxide), 아레네스(Arenas), 베타-디케토네이트(Beta-Diketonate), 2-니트로벤잘디하이드(2-Nitrobenzaldehyde) 및 아세테이트 디하이드레이트(Acetate Dihydrate) 중 어느 하나 이상의 유기물 리간드로 이루어진 것을 특징으로 하는 고품위 질화물 반도체 성장방법.
  11. 청구항 8에 있어서, 상기 감광성 금속-유기물 전구체층은,
    헥산, 4-메틸-2-펜타논(4-Methyl-2-Pentanone), 케톤, 메틸 이소부틸 케톤, 메틸 에틸 케톤, 물, 메탄올, 에탄올, 프로판올, 이소프로판올, 부탄올, 펜탄올, 헥산올, 디메틸설폭사이드(Dimethyl Sulfoxide: DMSO), 디메틸포름아마이드(Dimethylformamide: DMF), N-메틸피롤리돈, 아세톤, 아세토니트릴, 테트라하이드로퓨란(Tetrahydrofuran: THF), 테칸, 노난, 옥탄, 헵탄, 펜탄 및 2-메톡시에탄올(E-Methoxyethanol)로 이루어진 군에서 선택된 적어도 어느 하나 이상의 용매를 이용해 생성하는 것을 특징으로 하는 고품위 질화물 반도체 성장방법.
  12. 청구항 8에 있어서, 상기 Si 또는 금속산화물 나노입자가 함유된 임프린트 레진층 또는 감광성 금속-유기물 전구체층을 상기 임프린트용 스탬프(Imprint Stamp)로 가압하고, 가열 또는 빛 조사 또는 가열과 빛 조사를 혼용한 방법 중 어느 하나의 방법으로 상기 Si 또는 금속산화물 나노입자가 함유된 임프린트 레진층 또는 감광성 금속-유기물 전구체층을 경화하여 Si 또는 금속산화물 나노입자가 함유된 레진 패턴층 또는 금속 산화박막 패턴층을 형성하는 단계는,
    30~300℃ 온도에서 1초~5시간 동안 상기 Si 또는 금속산화물 나노입자가 함유된 임프린트 레진층 또는 감광성 금속-유기물 전구체층을 가열하는 것을 특징으로 하는 고품위 질화물 반도체 성장방법.
  13. 청구항 8에 있어서, 상기 Si 또는 금속산화물 나노입자가 함유된 임프린트 레진층 또는 감광성 금속-유기물 전구체층을 상기 임프린트용 스탬프(Imprint Stamp)로 가압하고, 가열 또는 빛 조사 또는 가열과 빛 조사를 혼용한 방법 중 어느 하나의 방법으로 상기 Si 또는 금속산화물 나노입자가 함유된 임프린트 레진층 또는 감광성 금속-유기물 전구체층을 경화하여 Si 또는 금속산화물 나노입자가 함유된 레진 패턴층 또는 금속 산화박막 패턴층을 형성하는 단계는,
    마이크로웨이브(Microwave), X선, 감마선 및 자외선 중 어느 하나를 상기 Si 또는 금속산화물 나노입자가 함유된 임프린트 레진층 또는 감광성 금속-유기물 전구체층에 조사하며, 상기 자외선 조사 시 조사시간은 1초~5시간인 것을 특징으로 하는 고품위 질화물 반도체 성장방법.
  14. 청구항 8에 있어서, 상기 임프린트용 스탬프(Imprint Stamp)는 실리콘(Si) 또는 석영(Quartz) 또는 고분자로 이루어짐이 가능하며, PDMS(Polydimethylsiloxane), PUA(Polyurethane acrylate), ETFE(Ethylene Tetrafluoroethylene), PFA(Perfluoroalkyl acrylate), PTFE(Polytetrafluoroethylene) 및 PFPE(Perfluoropolyether) 중 어느 하나가 사용되는 것을 특징으로 하는 고품위 질화물 반도체 성장방법.
  15. 청구항 8에 있어서, 상기 임프린트용 스탬프(Imprint Stamp)는 Pillar-Patterned PFPE 임프린트용 스탬프(Imprint Stamp)로서, 실리콘 마스터 스탬프(Hole-Patterned Si Stamp) 상단에 PFPE 레진을 적하시키고, PET(PolyEthylene-Terephthalate) 기판을 압착시킨 후 자외선을 5분간 조사하여 제조하는 것을 특징으로 하는 고품위 질화물 반도체 성장방법.
  16. 청구항 1에 있어서, 상기 유전체 마스크층의 패턴 상부에 있는 고분자층 및 패턴층을 제거하는 단계는,
    습식 식각으로 상기 고분자층 및 패턴층을 제거하는 것을 특징으로 하는 고품위 질화물 반도체 성장방법.
  17. 청구항 16에 있어서, 상기 습식 식각은,
    불산(HF), 염산(HCl), 질산(HNO3), 황산(H2SO4), 인산(H3PO4), 옥살산(oxalic acid), 완충 산화물 에칭제(buffered oxide etchant, BOE), 수산화나트륨(NaOH), 수산화칼륨(KOH), 과산화수소(H2O2), 아세톤(Acetone), TMAH(Tetramethyl armmonium hydroxide), N,N-Dimethylacetamide, Water 중 어느 하나 또는 이들의 조합에 의한 혼합용액을 사용하며, 상온 ~ 350℃의 온도에서 습식식각하는 것을 특징으로 하는 고품위 질화물 반도체 성장방법.
  18. 청구항 1에 있어서, 상기 건식 식각은,
    Cl2, HBr, HCl, SF6, CF4, CHF3, NF3, O2 또는 CFCs(ChloroFluoroCarbons)로 이루어지는 군에서 선택된 하나 이상의 가스를 이용하는 것을 특징으로 하는 고품위 질화물 반도체 성장방법.
  19. 청구항 18에 있어서, 상기 건식 식각은,
    N2, Ar 및 He 중 하나 이상의 불활성 가스를 더 포함하여 이용하는 것을 특징으로 하는 고품위 질화물 반도체 성장방법.
  20. 청구항 1 내지 청구항 19 중 어느 한 항의 방법에 의하여 질화물 반도체층을 성장하는 단계; 및
    상기 질화물 반도체층 상에 n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층을 순차적으로 성장시켜 발광구조물을 형성하는 단계;를 포함하는 질화물 반도체 발광소자의 제조방법.
  21. 청구항 1 내지 청구항 19 중 어느 한 항의 방법에 의하여 질화물 반도체층을 성장하는 단계; 및
    상기 질화물 반도체층 상에 n형 질화물 반도체층, 활성층, p형 질화물 반도체층 및 도전성 지지막을 순차적으로 형성하는 단계;
    기판을 측방향 성장된 상기 질화물 반도체층으로부터 분리시키는 단계;
    유전체 마스크층을 습식식각으로 제거하여 표면요철을 형성하는 단계;
    측방향 성장된 질화물 반도체 표면요철을 건식식각 마스크로 사용하여 하부층인 n-형 질화물 반도체층이 일부 노출되도록 건식식각하거나 또는 측방향 성장된 질화물 반도체층을 완전히 건식식각하여 n-형 질화물 반도체층의 표면요철을 형성하는 단계; 및
    상기 n형 질화물 반도체층에 n-전극을 형성하는 단계;
    를 포함하여 수직형 발광 다이오드를 제조하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
  22. 청구항 21에 있어서, 상기 유전체 마스크층을 습식식각으로 제거하여 표면요철을 형성하는 단계에서의 습식식각은,
    불산(HF), 염산(HCl), 질산(HNO3), 황산(H2SO4), 인산(H3PO4), 옥살산(oxalic acid), 완충 산화물 에칭제(buffered oxide etchant, BOE), 수산화나트륨(NaOH), 수산화칼륨(KOH), 과산화수소(H2O2), 아세톤(Acetone), TMAH(Tetramethyl armmonium hydroxide), N,N-Dimethylacetamide, Water 중 어느 하나 또는 이들의 조합에 의한 혼합용액을 사용하며, 상온 ~ 350℃의 온도에서 습식식각하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
  23. 청구항 21에 있어서, 상기 건식 식각은,
    Cl2, HBr, HCl, SF6, CF4, CHF3, NF3, O2 또는 CFCs(ChloroFluoroCarbons)로 이루어지는 군에서 선택된 하나 이상의 가스를 이용하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
  24. 청구항 21에 있어서, 상기 건식 식각은,
    N2, Ar 및 He 중 하나 이상의 불활성 가스를 더 포함하여 이용하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
KR1020110118674A 2011-11-15 2011-11-15 고품위 질화물 반도체 성장방법 및 이를 이용한 질화물 반도체 발광소자의 제조방법 KR101296281B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110118674A KR101296281B1 (ko) 2011-11-15 2011-11-15 고품위 질화물 반도체 성장방법 및 이를 이용한 질화물 반도체 발광소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110118674A KR101296281B1 (ko) 2011-11-15 2011-11-15 고품위 질화물 반도체 성장방법 및 이를 이용한 질화물 반도체 발광소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20130053121A true KR20130053121A (ko) 2013-05-23
KR101296281B1 KR101296281B1 (ko) 2013-08-13

Family

ID=48662428

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110118674A KR101296281B1 (ko) 2011-11-15 2011-11-15 고품위 질화물 반도체 성장방법 및 이를 이용한 질화물 반도체 발광소자의 제조방법

Country Status (1)

Country Link
KR (1) KR101296281B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160145537A (ko) * 2014-05-02 2016-12-20 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 반도체소자의 세정액 및 세정방법
CN111081871A (zh) * 2019-12-16 2020-04-28 天津理工大学 一种新型相变材料Cr-SbTe的干法刻蚀方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230154968A1 (en) * 2021-11-12 2023-05-18 Lumileds Llc Thin-film led array with low refractive index patterned structures

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3454791B2 (ja) 2001-03-01 2003-10-06 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
KR100965904B1 (ko) 2009-09-02 2010-06-24 한국기계연구원 나노임프린트를 이용한 금속 산화박막 패턴 형성방법 및 ｌｅｄ 소자의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160145537A (ko) * 2014-05-02 2016-12-20 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 반도체소자의 세정액 및 세정방법
CN111081871A (zh) * 2019-12-16 2020-04-28 天津理工大学 一种新型相变材料Cr-SbTe的干法刻蚀方法

Also Published As

Publication number Publication date
KR101296281B1 (ko) 2013-08-13

Similar Documents

Publication Publication Date Title
JP5509296B2 (ja) 電子デバイス及びその製作方法
KR100974288B1 (ko) 나노임프린트를 이용한 금속 산화박막 패턴 형성방법 및 이를 이용한 ｌｅｄ 소자의 제조방법
KR100965904B1 (ko) 나노임프린트를 이용한 금속 산화박막 패턴 형성방법 및 ｌｅｄ 소자의 제조방법
US20090114944A1 (en) Method for Fine Processing of Substrate, Method for Fabrication of Substrate, and Light Emitting Device
KR20130012291A (ko) 임프린트 리소그래피와 리프트 오프 공정을 이용한 3차원 구조의 정렬된 나노구조체 및 그 제조방법
US8148246B2 (en) Method for separating semiconductor layer from substrate
EP2389693B1 (en) Light emitting diode device and method for manufacturing the same
JP2010512301A (ja) 様々な基板上の（Ａｌ，Ｉｎ，Ｇａ，Ｂ）ＮのＭ面および半極性面の結晶成長
US20100140735A1 (en) Nanostructures for dislocation blocking in group ii-vi semiconductor devices
CN104205370A (zh) 光学基板、半导体发光元件以及半导体发光元件的制造方法
JP2013535090A (ja) 低欠陥密度のエピタキシャル構造のための欠陥キャッピング
KR101088359B1 (ko) 나노임프린트를 이용한 패턴 형성방법
KR101296281B1 (ko) 고품위 질화물 반도체 성장방법 및 이를 이용한 질화물 반도체 발광소자의 제조방법
KR20130052175A (ko) 임프린트 리소그래피와 리프트 오프 공정을 이용한 굴절률이 조절된 다층 나노 구조체 제조방법
KR101249933B1 (ko) 임프린트용 마이크로 스탬프를 이용한 마이크로-나노 하이브리드 스탬프 및 그 제조방법
US8143630B2 (en) Zinc sulfide substrates for group III-nitride epitaxy and group III-nitride devices
Kuiper et al. Self-organization of SrRuO3 nanowires on ordered oxide surface terminations
TWI459460B (zh) 半導體微奈米柱的製作方法與應用
JP7488893B2 (ja) 非極性ｉｉｉ族窒化物二元及び三元材料、それらの取得方法及び用途
US8389995B2 (en) Epitaxial solid-state semiconducting heterostructures and method for making same
TWI297959B (ko)
US20140357063A1 (en) Manufacturing methods of semiconductor substrates
KR101576471B1 (ko) 고출력 적색 발광다이오드의 제작방법
TWI505504B (zh) Method for manufacturing epitaxial crystal substrate
KR101357087B1 (ko) 임프린트 리소그래피를 이용한 3차원 나노구조체 제조방법 및 이에 의해 제조된 3차원 나노구조체

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170801

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190805

Year of fee payment: 7