KR20130046286A - Light emitting device package and light uint - Google Patents

Light emitting device package and light uint Download PDF

Info

Publication number
KR20130046286A
KR20130046286A KR1020110110782A KR20110110782A KR20130046286A KR 20130046286 A KR20130046286 A KR 20130046286A KR 1020110110782 A KR1020110110782 A KR 1020110110782A KR 20110110782 A KR20110110782 A KR 20110110782A KR 20130046286 A KR20130046286 A KR 20130046286A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
light
layer
device package
Prior art date
Application number
KR1020110110782A
Other languages
Korean (ko)
Inventor
성기명
이은선
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110110782A priority Critical patent/KR20130046286A/en
Publication of KR20130046286A publication Critical patent/KR20130046286A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item

Abstract

PURPOSE: A light emitting device package and a light unit are provided to prevent a fluorescent substance from flowing down in a fluorescent substance coating process and to form a uniform coating layer. CONSTITUTION: At least one electrode(32,33) is formed on a package body. A light emitting device(100) is formed on the electrode. A molding material(37) covers the light emitting device on the package body. A plurality of cavities and a sidewall are formed in a light exit face. A fluorescent material layer is formed in the cavity.

Description

발광 소자 패키지 및 라이트 유닛{LIGHT EMITTING DEVICE PACKAGE AND LIGHT UINT}Light Emitting Device Package and Light Unit {LIGHT EMITTING DEVICE PACKAGE AND LIGHT UINT}

실시 예는 발광 소자 패키지 및 이를 구비한 라이트 유닛에 관한 것이다.The embodiment relates to a light emitting device package and a light unit having the same.

발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 발광소자이다. 최근 발광 다이오드는 휘도가 점차 증가하게 되어 디스플레이용 광원, 자동차용 광원 및 조명용 광원으로 사용이 증가하고 있다.A light emitting diode (LED) is a light emitting element that converts current into light. Recently, light emitting diodes have been increasingly used as a light source for displays, a light source for automobiles, and a light source for illumination because the luminance gradually increases.

최근에는 청색 또는 녹색 등의 단파장 광을 생성하여 풀 컬러 구현이 가능한 고출력 발광 칩이 개발된바 있다. 이에, 발광 칩으로부터 출력되는 광의 일부를 흡수하여 광의 파장과 다른 파장을 출력하는 형광체를 발광 칩 상에 도포함으로써, 다양한 색의 발광 다이오드를 조합할 수 있으며 백색 광을 발광하는 발광 다이오드도 구현이 가능하다.In recent years, high output light emitting chips capable of realizing full color by generating short wavelength light such as blue or green have been developed. By applying a phosphor that absorbs a part of the light output from the light emitting chip and outputs a wavelength different from the wavelength of the light, the light emitting diodes of various colors can be combined and a light emitting diode emitting white light can be realized Do.

실시예는 새로운 구조를 갖는 발광 소자 패키지를 제공한다.The embodiment provides a light emitting device package having a new structure.

실시예는 발광 효율이 향상된 발광소자를 가지는 발광 소자 패키지를 제공한다.The embodiment provides a light emitting device package having a light emitting device having improved luminous efficiency.

실시예는 패키지 몸체; 상기 패키지 몸체 위에 적어도 하나의 전극; 상기 전극 위에 발광 소자; 및 상기 패키지 몸체 상에 발광 소자를 덮는 몰딩 부재; 를 포함하며, 상기 발광 소자는 및의 출사면에 적어도 하나의 캐비티를 가지며, 상기 캐비티 내에 형광체층을 포함하는 발광소자 패키지를 제공한다. Embodiments include a package body; At least one electrode on the package body; A light emitting element on the electrode; And a molding member covering the light emitting device on the package body. The light emitting device includes at least one cavity on the exit surface of and provides a light emitting device package including a phosphor layer in the cavity.

실시예는 발광 소자의 광량을 개선시켜 줄 수 있다. The embodiment can improve the amount of light of the light emitting device.

실시예는 발광 소자에 형광체 코팅 시 형광체층의 흘러내림을 방지할 수 있어 코팅층이 안정되고 균일하게 형성될 수 있다.The embodiment can prevent the phosphor layer from flowing down when the phosphor is coated on the light emitting device, so that the coating layer can be formed stably and uniformly.

또한, 발광소자의 면적과 상기 코팅층의 면적이 동일하도록 캐비티를 형성함으로써 발광 면적을 확보하면서 발광 효율을 개선할 수 있다.In addition, by forming a cavity such that the area of the light emitting device is equal to the area of the coating layer, light emission efficiency may be improved while securing a light emitting area.

도 1은 제1실시 예에 따른 발광 소자 패키지를 나타낸 도면이다.
도 2는 도 1의 발광소자를 도시한 단면도이다.
도 3은 도 2의 발광소자의 상면을 도시한 것이다.
도 4 내지 도 8은 발광소자의 다양한 실시예를 도시한 것이다.
도 9는 제2 실시예에 따른 발광소자 패키지를 나타낸 도면이다.
도 10은 도 9의 발광소자를 도시한 단면도이다.
도 11은 실시 예에 따른 발광 소자 패키지를 구비한 표시 장치를 나타낸 도면이다.
도 12는 실시 예에 따른 표시 장치의 다른 예를 나타낸 도면이다.
도 13은 실시 예에 따른 발광 소자 패키지를 구비한 표시 장치를 나타낸 도면이다.
1 is a view showing a light emitting device package according to a first embodiment.
2 is a cross-sectional view of the light emitting device of FIG. 1.
3 illustrates a top surface of the light emitting device of FIG. 2.
4 to 8 illustrate various embodiments of the light emitting device.
9 is a view showing a light emitting device package according to a second embodiment.
10 is a cross-sectional view of the light emitting device of FIG. 9.
11 is a diagram illustrating a display device including a light emitting device package according to an exemplary embodiment.
12 is a diagram illustrating another example of a display device according to an exemplary embodiment.
13 is a view illustrating a display device including a light emitting device package according to an exemplary embodiment.

실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 간접(indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, each layer, region, pattern, or structure is formed “on” or “under” of a substrate, each layer (film), region, pad, or pattern. When described as "on" and "under" include both "directly" or "indirectly through" another layer. In addition, the criteria for above or below each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. In addition, the size of each component does not necessarily reflect the actual size.

이하, 첨부된 도면을 참조하여 실시 예에 따른 발광 소자 패키지에 대해 설명한다.Hereinafter, a light emitting device package according to an embodiment will be described with reference to the accompanying drawings.

도 1을 참조하면, 발광 소자 패키지(30)는, 패키지 몸체(10)와, 상기 패키지 몸체(10)에 설치된 제1 전극(32) 및 제2 전극(33)과, 상기 패키지 몸체(10)에 설치되어 상기 제1 전극(32) 및 제2 전극(33)과 전기적으로 연결되는 발광 소자(100)와, 상기 발광 소자(100)를 감싸는 몰딩 부재(37)를 포함한다.Referring to FIG. 1, the light emitting device package 30 may include a package body 10, a first electrode 32 and a second electrode 33 installed on the package body 10, and the package body 10. The light emitting device 100 is installed in the first electrode 32 and the second electrode 33 and electrically connected to the light emitting device 100, and includes a molding member 37 surrounding the light emitting device 100.

상기 패키지 몸체(10)는 합성 수지 재질(예: PPA 등), 실리콘 재질(Si), 유리 재질, 또는 적어도 한 층에 금속층을 갖는 기판으로 형성될 수 있다.The package body 10 may be formed of a synthetic resin material (for example, PPA), a silicon material (Si), a glass material, or a substrate having a metal layer on at least one layer.

상기 패키지 몸체(10)에는 복수의 전극을 포함하며, 상기 복수의 전극은 제1전극(32) 및 제2전극(33)을 포함한다.The package body 10 includes a plurality of electrodes, and the plurality of electrodes includes a first electrode 32 and a second electrode 33.

상기 복수의 전극(32,33)은 리드 프레임 또는 도금층으로 배치될 수 있으며, 서로 전기적으로 이격될 수 있다. 상기 복수의 전극(32,33)은 상기 패키지 몸체(10)의 상면에 배치되거나, 상기 패키지 몸체(10)의 내부에 관통되게 배치될 수 있다.The plurality of electrodes 32 and 33 may be arranged in a lead frame or a plating layer, and may be electrically spaced apart from each other. The plurality of electrodes 32 and 33 may be disposed on an upper surface of the package body 10 or may be disposed to penetrate the inside of the package body 10.

상기 패키지 몸체(10)의 내에는 상기 제1 및 제2전극(32,33) 이외에 다른 전도층 예컨대, 금속으로 이루어진 층 또는 패턴을 더 포함할 수 있으며, 이러한 층 또는 패턴은 상기 발광 소자(100)의 아래에 배치되어 방열 플레이트로 사용되거나, 상기 몸체(10)에 비아 구조로 형성될 수 있다.In addition to the first and second electrodes 32 and 33, the package body 10 may further include a layer or pattern made of another conductive layer, for example, a metal, and the layer or pattern may include the light emitting device 100. It may be disposed under the) and used as a heat dissipation plate, or may be formed in a via structure in the body 10.

상기 패키지 몸체(10)에는 상부가 개방된 캐비티(35)가 형성될 수 있으며, 상기 캐비티(35)에는 상기 제1전극(32) 및 제2전극(33) 중 적어도 하나가 배치될 수 있다. 이하, 캐비티(35) 내에 제1 및 제2전극(32,33)이 배치된 예로 설명하기로 한다. 상기 제1 및 제2전극(32,33)은 전도성 물질, 예를 들어 Cu, Al, Ag, Ni, Ti 등을 선택적으로 포함할 수 있다.A cavity 35 having an open upper portion may be formed in the package body 10, and at least one of the first electrode 32 and the second electrode 33 may be disposed in the cavity 35. Hereinafter, an example in which the first and second electrodes 32 and 33 are disposed in the cavity 35 will be described. The first and second electrodes 32 and 33 may selectively include a conductive material, for example, Cu, Al, Ag, Ni, Ti, or the like.

상기 캐비티(35) 내에 배치된 제1 및 제2전극(32,33)은 상기 캐비티 바닥면에 배치되고 서로 이격된다. The first and second electrodes 32 and 33 disposed in the cavity 35 are disposed on the bottom surface of the cavity and spaced apart from each other.

상기 캐비티(35) 내의 적어도 한 전극 예컨대, 제1전극(32) 위에는 발광 소자(100)가 배치될 수 있다. 상기 발광 소자(100)는 제1전극(32) 및 제2전극(33)과 와이어(36)로 연결될 수 있다. 상기 발광 소자(100)는 전극 위가 아닌 상기 패키지 몸체(10) 상에 설치될 수 있으며, 이에 대해 한정하지는 않는다. The light emitting device 100 may be disposed on at least one electrode in the cavity 35, for example, the first electrode 32. The light emitting device 100 may be connected to the first electrode 32 and the second electrode 33 by a wire 36. The light emitting device 100 may be installed on the package body 10 rather than on an electrode, but is not limited thereto.

상기 발광 소자(100)는 상기 제1 전극(32) 및 제2 전극(33)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. The light emitting device 100 may be electrically connected to the first electrode 32 and the second electrode 33 by any one of a wire method, a flip chip method, or a die bonding method.

상기 제1 전극(32) 및 제2 전극(33)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 또한, 상기 제1 전극(32) 및 제2 전극(33)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)로부터 전도된 열을 방열하는 역할을 수행하게 된다. The first electrode 32 and the second electrode 33 are electrically separated from each other, and provide power to the light emitting device 100. In addition, the first electrode 32 and the second electrode 33 may increase light efficiency by reflecting light generated from the light emitting device 100, and radiate heat conducted from the light emitting device 100. It will play a role.

상기 캐비티(35)의 하부 폭은 상부 폭보다 작을 수 있으며, 상기 캐비티(35)의 측면은 예컨대, 상기 캐비티 바닥면을 기준으로 90°미만의 각도로 경사질 수 있다. 상기 캐비티(35)의 측면은 단차 구조 또는 상기 캐비티 바닥면에 대해 수직한 면으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The lower width of the cavity 35 may be smaller than the upper width, and the side surface of the cavity 35 may be inclined at an angle of less than 90 ° with respect to the bottom surface of the cavity, for example. The side surface of the cavity 35 may be formed as a step structure or a surface perpendicular to the bottom surface of the cavity, but is not limited thereto.

상기 몰딩 부재(37)는 상기 발광 소자(100)를 덮게 되며, 상기 발광 소자(100)를 보호하게 된다. 상기 몰딩 부재(37)는 높은 굴절률과 광 투과율을 갖는 고무계, 아크릴레이트계, 실리콘계, 에폭시계, 비닐계 및 유리 등을 사용하여 형성하는 것이 바람직하다.The molding member 37 covers the light emitting device 100 and protects the light emitting device 100. The molding member 37 is preferably formed using a rubber-based, acrylate-based, silicon-based, epoxy-based, vinyl-based, glass, or the like having high refractive index and light transmittance.

한편, 상기 발광소자(100)는 상부에 형광체층(150)을 포함한다.On the other hand, the light emitting device 100 includes a phosphor layer 150 on the top.

도 2를 참고하면, 발광소자(100)는 기판(111), 버퍼층(113), 저전도층(115), 제1도전형 반도체층(117), 제1도전형 클래드층(119), 활성층(121) 및 제2도전형 반도체층(125)을 포함한다.Referring to FIG. 2, the light emitting device 100 includes a substrate 111, a buffer layer 113, a low conductive layer 115, a first conductive semiconductor layer 117, a first conductive clad layer 119, and an active layer. And a second conductive semiconductor layer 125.

상기 기판(111)은 투광성, 절연성 또는 도전성 기판을 이용할 수 있으며, 예컨대, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga2O3, LiGaO3 중 적어도 하나를 이용할 수 있다. 상기 기판(111)의 상면에는 복수의 돌출부(112)가 형성될 수 있으며, 상기의 복수의 돌출부(112)는 상기 기판(111)의 식각을 통해 형성하거나, 별도의 러프니스와 같은 광 추출 구조로 형성될 수 있다. 상기 돌출부(112)는 스트라이프 형상, 반구형상, 또는 돔(dome) 형상을 포함할 수 있다. 상기 기판(111)의 두께는 30㎛~150㎛ 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The substrate 111 may be a light transmissive, insulating or conductive substrate, for example, sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga 2 O 3 , At least one of LiGaO 3 may be used. A plurality of protrusions 112 may be formed on an upper surface of the substrate 111, and the plurality of protrusions 112 may be formed through etching of the substrate 111 or may have a light extraction structure such as a separate roughness. It can be formed as. The protrusion 112 may include a stripe shape, a hemispherical shape, or a dome shape. The thickness of the substrate 111 may be formed in the range of 30㎛ ~ 150㎛, but is not limited thereto.

상기 기판(111) 위에는 복수의 화합물 반도체층이 성장될 수 있으며, 상기 복수의 화합물 반도체층의 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다. A plurality of compound semiconductor layers may be grown on the substrate 111, and the growth equipment of the plurality of compound semiconductor layers may be an electron beam evaporator, physical vapor deposition (PVD), chemical vapor deposition (CVD), or plasma laser deposition (PLD). It can be formed by a dual-type thermal evaporator sputtering, metal organic chemical vapor deposition (MOCVD), and the like, but is not limited to such equipment.

상기 기판(111) 위에는 버퍼층(113)이 형성되며, 상기 버퍼층(113)은 2족 내지 6족 화합물 반도체를 이용하여 적어도 한 층으로 형성될 수 있다. 상기 버퍼층(113)은 III족-V족 화합물 반도체를 이용한 반도체층을 포함하며, 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체로서, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 적어도 하나를 포함한다. 상기 버퍼층(113)은 서로 다른 반도체층을 교대로 배치하여 초 격자 구조로 형성될 수 있다.A buffer layer 113 is formed on the substrate 111, and the buffer layer 113 may be formed of at least one layer using group 2 to group 6 compound semiconductors. The buffer layer 113 comprises a semiconductor layer using a group III -V compound semiconductor, for example, In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x A semiconductor having a compositional formula of + y ≦ 1) includes at least one of compound semiconductors such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, and the like. The buffer layer 113 may be formed in a super lattice structure by alternately arranging different semiconductor layers.

상기 버퍼층(113)은 상기 기판(111)과 질화물 계열의 반도체층과의 격자 상수의 차이를 완화시켜 주기 위해 형성될 수 있으며, 결함 제어층으로 정의될 수 있다. 상기 버퍼층(113)은 상기 기판(111)과 질화물 계열의 반도체층 사이의 격자 상수 사이의 값을 가질 수 있다. 상기 버퍼층(113)은 ZnO 층과 같은 산화물로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 버퍼층(113)은 30~500nm 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The buffer layer 113 may be formed to alleviate the difference in lattice constant between the substrate 111 and the nitride-based semiconductor layer, and may be defined as a defect control layer. The buffer layer 113 may have a value between lattice constants between the substrate 111 and the nitride-based semiconductor layer. The buffer layer 113 may be formed of an oxide such as a ZnO layer, but is not limited thereto. The buffer layer 113 may be formed in the range of 30 to 500 nm, but is not limited thereto.

상기 버퍼층(113) 위에 저 전도층(115)이 형성되며, 상기 저 전도층(115)은 언도프드 반도체층으로서, 제1도전형 반도체층(117)의 전도성 보다 낮은 전도성을 가진다. 상기 저 전도층(115)은 3족-5족 화합물 반도체를 이용한 GaN계 반도체로 구현될 수 있으며, 이러한 언도프드 반도체층은 의도적으로 도전형 도펀트를 도핑하지 않더라도 제1도전형 특성을 가지게 된다. 상기 언도프드 반도체층은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.A low conductive layer 115 is formed on the buffer layer 113, and the low conductive layer 115 is an undoped semiconductor layer and has a lower conductivity than that of the first conductive semiconductor layer 117. The low conductive layer 115 may be implemented as a GaN-based semiconductor using a group III-V compound semiconductor, and the undoped semiconductor layer may have a first conductivity type even without intentionally doping a conductive dopant. The undoped semiconductor layer may not be formed, but is not limited thereto.

상기 저 전도층(115) 위에는 제1도전형 반도체층(117)이 형성될 수 있다. 상기 제1도전형 반도체층(117)은 제1도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현되며, 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1도전형 반도체층(117)이 N형 반도체층인 경우, 상기 제1도전형의 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함한다. The first conductive semiconductor layer 117 may be formed on the low conductive layer 115. The first conductive semiconductor layer 117 is formed of a Group III-V compound semiconductor doped with a first conductive dopant, and is, for example, In x Al y Ga 1- x- y N (0 x 1, 0 Y? 1, 0? X + y? 1). When the first conductive semiconductor layer 117 is an N-type semiconductor layer, the dopant of the first conductive type is an N-type dopant and includes Si, Ge, Sn, Se, and Te.

상기 저 전도층(115)와 상기 제1도전형 반도체층(117) 중 적어도 한 층에는 서로 다른 제1층과 제2층이 교대로 배치된 초격자 구조로 형성될 수 있으며, 상기 제1층과 제2층의 두께는 수 A 이상으로 형성될 수 있다.At least one of the low conductive layer 115 and the first conductive semiconductor layer 117 may have a superlattice structure in which different first and second layers are alternately arranged, and the first layer And the thickness of the second layer may be formed to a number A or more.

상기 제1도전형 반도체층(117)과 활성층(121) 사이에는 제1도전형 클래드층(119)이 형성될 수 있다. 상기 제1도전형 클래드층(119)은 GaN계 반도체로 형성될 수 있으며, 그 밴드 갭은 상기 활성층(121)의 장벽층의 밴드 갭 이상으로 형성될 수 있다. 이러한 제1도전형 클래드층(119)은 캐리어를 구속시켜 주는 역할을 한다. A first conductive cladding layer 119 may be formed between the first conductive semiconductor layer 117 and the active layer 121. The first conductive cladding layer 119 may be formed of a GaN-based semiconductor, and the band gap may be formed to be greater than or equal to the band gap of the barrier layer of the active layer 121. The first conductive clad layer 119 serves to restrain the carrier.

상기 제1도전형 클래드층(119) 위에는 활성층(121)이 형성된다. 상기 활성층(121)은 단일 양자 우물, 다중 양자 우물(MQW), 양자 선, 양자 점 구조 중 적어도 하나로 형성될 수 있다. 상기 활성층(121)은 우물층/ 장벽층이 교대로 배치되며, 상기 우물층/장벽층의 주기는 예컨대, InGaN/GaN, AlGaN/GaN, InGaN/AlGaN, InGaN/InGaN, 또는 InAlGaN/InAlGaN의 적층 구조를 이용하여 2~30주기로 형성될 수 있다. An active layer 121 is formed on the first conductive clad layer 119. The active layer 121 may be formed of at least one of a single quantum well, a multiple quantum well (MQW), a quantum line, and a quantum dot structure. In the active layer 121, a well layer / barrier layer is alternately arranged, and the period of the well layer / barrier layer is, for example, InGaN / GaN, AlGaN / GaN, InGaN / AlGaN, InGaN / InGaN, or InAlGaN / InAlGaN. The structure can be formed in 2 to 30 cycles.

상기 활성층(121)과 상기 제2도전형 반도체층(125) 사이에는 제2도전형 클래드층이 형성될 수 있으며, 상기 제2도전형 클래드층은 상기 장벽층의 밴드 갭보다 더 높은 밴드 갭을 갖는 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다. A second conductive cladding layer may be formed between the active layer 121 and the second conductive semiconductor layer 125, and the second conductive cladding layer may have a higher band gap than the band gap of the barrier layer. It may be formed of a material having, but is not limited thereto.

한편, 상기 활성층(121) 위에는 제2도전형 반도체층(125)이 형성되며, 상기 제2도전형 반도체층(125)은 제2도전형의 도펀트를 포함한다. 상기 제2도전형 반도체층(125)은 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 제2도전형 반도체층(125)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다. Meanwhile, a second conductive semiconductor layer 125 is formed on the active layer 121, and the second conductive semiconductor layer 125 includes a dopant of a second conductive type. The second conductive semiconductor layer 125 may be formed of any one of compound semiconductors such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, and the like. When the second conductive semiconductor layer 125 is a P-type semiconductor layer, the second conductive dopant may include Mg, Zn, Ca, Sr, and Ba as a P-type dopant.

발광 구조물(120)의 층들의 전도성 타입은 반대로 형성될 수 있으며, 예컨대 상기 제2도전형의 반도체층들(125)은 N형 반도체층, 상기 제1도전형의 반도체층(117,119)은 P형 반도체층으로 구현될 수 있다. 또한 상기 제2도전형 반도체층(125) 위에는 상기 제2도전형과 반대의 극성을 갖는 제3도전형 반도체층인 N형 반도체층이 더 형성할 수도 있다. 상기 반도체 발광소자(100)는 상기 제1도전형 반도체층(117), 제1도전형 클래드층(119), 활성층(121) 및 상기 제2도전형 반도체층(125)을 발광 구조물(120)로 정의될 수 있으며, 상기 발광 구조물(120)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다. 상기 N-P 및 P-N 접합은 2개의 층 사이에 활성층이 배치되며, N-P-N 접합 또는 P-N-P 접합은 3개의 층 사이에 적어도 하나의 활성층을 포함하게 된다.The conductive types of the layers of the light emitting structure 120 may be formed to be opposite to each other. For example, the second conductive semiconductor layers 125 may be an N type semiconductor layer, and the first conductive semiconductor layers 117 and 119 may be a P type. It may be implemented as a semiconductor layer. Further, an N-type semiconductor layer, which is a third conductive semiconductor layer having a polarity opposite to that of the second conductive type, may be further formed on the second conductive semiconductor layer 125. The semiconductor light emitting device 100 may include the first conductive semiconductor layer 117, the first conductive cladding layer 119, the active layer 121, and the second conductive semiconductor layer 125. The light emitting structure 120 may be implemented as any one of an NP junction structure, a PN junction structure, an NPN junction structure, and a PNP junction structure. The N-P and P-N junctions have an active layer disposed between the two layers, and the N-P-N junction or P-N-P junction includes at least one active layer between the three layers.

상기 발광 구조물(120)의 위에는 형광체층(150)을 포함한다.The light emitting structure 120 includes a phosphor layer 150.

상기 제2 도전형 반도체층(125)의 상면(151)에는 상기 형광체층(150)을 수용하기 위한 복수의 캐비티(126)가 형성되어 있다.A plurality of cavities 126 for accommodating the phosphor layer 150 are formed on an upper surface 151 of the second conductivity type semiconductor layer 125.

상기 복수의 캐비티(126)는 도 3과 같이 측벽이 격자 구조를 갖도록 형성될 수 있다.The plurality of cavities 126 may be formed such that sidewalls have a lattice structure as shown in FIG. 3.

이때, 상기 복수의 캐비티(126)의 측벽은 발광 구조물의 상면(151)에서 상기 형광체층(150)이 이웃한 캐비티(126)의 형광체층(150)과 연속적인 면을 이루도록 발광 구조물(120)의 상면(151)에서 수렴하는 형상을 가진다.In this case, sidewalls of the plurality of cavities 126 are formed on the top surface 151 of the light emitting structure so that the phosphor layer 150 forms a continuous surface with the phosphor layer 150 of the adjacent cavity 126. It has a shape converging on the upper surface 151 of.

따라서, 도 2와 같이 상기 캐비티(126)의 측벽의 단면이 삼각형을 가지며, 상면(151)에서 선으로 접할 수 있다.Therefore, as shown in FIG. 2, the cross section of the side wall of the cavity 126 has a triangle and may be in contact with the line on the upper surface 151.

복수의 캐비티(126) 내에 형성되는 상기 형광체층(150)은 투광성 수지층 내에 형광체가 첨가된다. 상기 투광성 수지층은 실리콘 또는 에폭시와 같은 물질을 포함하며, 상기 형광체는 YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다. 상기 형광체는 적색 형광체, 황색 형광체, 녹색 형광체 중 적어도 하나를 포함하며, 상기 활성층(150)으로부터 방출된 광의 일부를 여기시켜 다른 파장으로 발광하게 된다. 또한 형광체에 도핑되는 성분비율에 따라서 다양한 컬러의 광을 발광할 수 있으며, 예컨대 도핑 물질은 Sr, Cl, Si, N, Al, Y, O, Ba, Ta등의 원소 또는 화합물이 될 수 있다.In the phosphor layer 150 formed in the plurality of cavities 126, phosphors are added to the transparent resin layer. The light transmissive resin layer may include a material such as silicon or epoxy, and the phosphor may be selectively formed among YAG, TAG, Silicate, Nitride, and Oxy-nitride-based materials. The phosphor includes at least one of a red phosphor, a yellow phosphor, and a green phosphor, and excites a part of the light emitted from the active layer 150 to emit light at a different wavelength. In addition, according to the component ratio doped to the phosphor can emit light of various colors, for example, the doping material may be an element or compound, such as Sr, Cl, Si, N, Al, Y, O, Ba, Ta and the like.

이때, 상기 캐비티(126)의 폭(t)은 15μm 이하를 갖도록 형성되며, 상기 캐비티(126)의 깊이(d1)는 전체 발광 소자(100)의 두께의 약 1/10 이하, 예를 들어 120 내지 140㎛의 깊이를 갖도록 형성된다.In this case, the width t of the cavity 126 is formed to have 15 μm or less, and the depth d1 of the cavity 126 is about 1/10 or less of the thickness of the entire light emitting device 100, for example, 120. It is formed to have a depth of 140㎛.

이와 같이, 발광 구조물(120)의 상면(151)에 캐비티(126)를 형성하고, 상기 캐비티(126) 내에 상기 형광체층(150)을 형성함으로써 컴포멀 코팅에 의해 형광체층(150)을 형성할 때 상기 형광체층(150)이 흘러내림으로써 발광 구조물(120)의 상면(151)에서 형광체층(150)의 두께가 불균일해 지는 것을 방지할 수 있다.As such, the cavity 126 is formed on the upper surface 151 of the light emitting structure 120, and the phosphor layer 150 is formed in the cavity 126 to form the phosphor layer 150 by the conformal coating. When the phosphor layer 150 flows down, it is possible to prevent the thickness of the phosphor layer 150 from being uneven on the upper surface 151 of the light emitting structure 120.

또한, 발광 구조물(120)의 상면(151)에서 발광 구조물(120)과 동일한 면적의 형광체층(150)이 형성되어 발광 면적을 확보하면서 상기 형광체층(150)에 격벽을 형성하여 형광체층(150)을 고정함으로써 발광 효율을 높이고 형광체층(150)의 균일 형성을 유도할 수 있다.In addition, the phosphor layer 150 having the same area as the light emitting structure 120 is formed on the upper surface 151 of the light emitting structure 120 to form a partition wall in the phosphor layer 150 while securing the light emitting area. ), The luminous efficiency can be improved and uniform formation of the phosphor layer 150 can be induced.

도 3에서는 상기 캐비티(126)의 측벽이 격자 구조를 갖는 것으로 한정하였으나, 이와 달리 스트라이프 패턴 또는 원형, 나선형의 구조를 가질 수도 있다.In FIG. 3, the sidewall of the cavity 126 is limited to have a lattice structure. Alternatively, the sidewall of the cavity 126 may have a stripe pattern or a circular or spiral structure.

이하에서는, 도 4 내지 도 8을 참고하여 발광 소자(100)의 다른 실시예를 설명한다.Hereinafter, another embodiment of the light emitting device 100 will be described with reference to FIGS. 4 to 8.

도 4 내지 도 8의 발광 소자(100A-100E)는 도 2와 동일한 기판(111), 버퍼층(113), 저전도층(115), 제1도전형 반도체층(117), 제1도전형 클래드층(119), 활성층(121) 및 제2도전형 반도체층(125)을 포함하므로 이에 대한 설명은 생략한다.4 to 8, the light emitting device 100A-100E of FIG. 4 has the same substrate 111 as that of FIG. 2, a buffer layer 113, a low conductive layer 115, a first conductive semiconductor layer 117, and a first conductive clad. Since the layer 119, the active layer 121, and the second conductive semiconductor layer 125 are included, description thereof will be omitted.

도 4의 발광 소자(100A)는 발광 구조물(120)의 상부, 제2 도전형 반도체층(125)에 복수의 캐비티(126A)를 가진다.The light emitting device 100A of FIG. 4 has a plurality of cavities 126A on the second conductive semiconductor layer 125 on the light emitting structure 120.

상기 캐비티(126A) 중 가장자리 영역(A)에 형성되는 캐비티(126A)는 중앙 영역에 형성되는 캐비티(126)의 측벽과 서로 다른 높이를 가진다.The cavity 126A formed in the edge area A of the cavity 126A has a height different from that of the side wall of the cavity 126 formed in the center area.

도 4와 같이 가장자리 영역(A)의 측벽은 중앙 영역의 측벽보다 높게 형성된다.As shown in FIG. 4, the sidewall of the edge region A is formed higher than the sidewall of the central region.

이때, 상기 가장자리 영역(A)의 측벽과 중앙 영역의 측벽 사이의 차(d2)는 10 내지 20 μm 이하를 충족한다. At this time, the difference d2 between the side wall of the edge region A and the side wall of the central region satisfies 10 to 20 μm or less.

한편, 상기 캐비티(126A)의 측벽의 단면은 도 4와 같이 삼각형의 형상을 가질 수 있으나, 도 5의 발광 소자(100)와 같이 캐비티(126B)의 단면이 원호를 갖도록 형성될 수 있으며, 도 6과 같이 다각형의 형상을 가질 수도 있다.Meanwhile, the cross section of the side wall of the cavity 126A may have a triangular shape as shown in FIG. 4, but the cross section of the cavity 126B may have an arc like the light emitting device 100 of FIG. 5. 6 may have a polygonal shape.

도 5 및 도 6과 같은 발광 소자(100B, 100C)의 경우에도 도 4의 실시예가 적용될 수 있음은 자명하다.It is apparent that the embodiment of FIG. 4 may also be applied to the light emitting devices 100B and 100C as shown in FIGS. 5 and 6.

도 7의 발광 소자(100D)의 경우, 도 2의 발광소자(100)와 같이 캐비티(126D)가 형성되어 있으며, 상기 캐비티(126D)의 측벽 및 바닥면 중 적어도 하나에 복수의 돌기(127)가 형성되어 있다.In the case of the light emitting device 100D of FIG. 7, the cavity 126D is formed like the light emitting device 100 of FIG. 2, and the plurality of protrusions 127 are formed on at least one of sidewalls and bottom surfaces of the cavity 126D. Is formed.

상기 돌기(127)는 도 7과 같이 단면이 원호를 가질 수 있으며, 이와 달리 다각형의 형상을 가질 수도 있다. The protrusion 127 may have an arc as shown in FIG. 7, and may have a polygonal shape.

한편, 도 8의 발광 소자(100E)의 경우, 도 2 내지 도 7의 캐비티(126) 중 어느 하나의 캐비티(126)의 형상을 가질 수 있으며, 복수의 캐비티(126) 내에 서로 다른 형광체층(150)을 가질 수 있다.Meanwhile, in the light emitting device 100E of FIG. 8, the cavity 126 of any one of the cavities 126 of FIGS. 2 to 7 may have a shape, and different phosphor layers 126 may be formed in the plurality of cavities 126. 150).

즉, 이웃한 캐비티(126) 내에 서로 다른 빛을 발광하는 형광체층(150)을 형성할 수 있으며, 도 8과 같이 적색(R), 청색(B), 녹색(G)의 빛을 발광하는 형광체층(150)을 다양하게 배치할 수 있다.That is, the phosphor layer 150 emitting different light may be formed in the neighboring cavity 126. The phosphor emitting red (R), blue (B), and green (G) light as shown in FIG. 8. The layer 150 may be arranged in various ways.

이하에서는 도 9 및 도 10을 참고하여 제2 실시예를 설명한다.Hereinafter, a second embodiment will be described with reference to FIGS. 9 and 10.

도 9를 참고하면, 발광 소자 패키지(30A)는, 도 1의 발광소자 패키지(30)와 같이 패키지 몸체(10)와, 상기 패키지 몸체(10)에 설치된 제1 전극(32) 및 제2 전극(33)과, 상기 패키지 몸체(10)에 설치되어 상기 제1 전극(32) 및 제2 전극(33)과 전기적으로 연결되는 발광 소자(200)와, 상기 발광 소자(200)를 감싸는 몰딩 부재(37)를 포함한다.Referring to FIG. 9, the light emitting device package 30A, like the light emitting device package 30 of FIG. 1, includes a package body 10, a first electrode 32 and a second electrode installed on the package body 10. (33), a light emitting device 200 installed on the package body 10 and electrically connected to the first electrode 32 and the second electrode 33, and a molding member surrounding the light emitting device 200. (37).

제1 실시예와 동일한 구성에 대한 설명은 생락한다.The description of the same configuration as in the first embodiment is omitted.

도 9의 발광소자 패키지(30A)는 발광소자(200)와 제1 및 제2 전극(31, 32)의 연결이 범프(212)를 통해 이루어지는 플립칩 구조를 가진다.The light emitting device package 30A of FIG. 9 has a flip chip structure in which the light emitting device 200 and the first and second electrodes 31 and 32 are connected through the bumps 212.

도 10을 참고하면, 발광 소자(200)는 제2 도전형 반도체층(240), 활성층(230) 및 제1 도전형 반도체층(220)을 가지며, 상기 제1 도전형 반도체층(220) 위에 기판(210)을 가진다. Referring to FIG. 10, the light emitting device 200 includes a second conductive semiconductor layer 240, an active layer 230, and a first conductive semiconductor layer 220, and is disposed on the first conductive semiconductor layer 220. It has a substrate 210.

상기 제2 도전형 반도체층(240)은 제2도전형의 도펀트를 포함한다. 상기 제2도전형 반도체층(240)은 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 제2도전형 반도체층(240)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다. The second conductivity type semiconductor layer 240 includes a dopant of a second conductivity type. The second conductive semiconductor layer 240 may be formed of any one of compound semiconductors such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, and the like. When the second conductive semiconductor layer 240 is a P-type semiconductor layer, the second conductive dopant may be a P-type dopant, and may include Mg, Zn, Ca, Sr, and Ba.

상기 제2도전형 반도체층(240) 위에는 활성층(230)이 형성된다. 상기 활성층(230)은 단일 양자 우물, 다중 양자 우물(MQW), 양자 선, 양자 점 구조 중 적어도 하나로 형성될 수 있다. 상기 활성층(121)은 우물층/ 장벽층이 교대로 배치되며, 상기 우물층/장벽층의 주기는 예컨대, InGaN/GaN, AlGaN/GaN, InGaN/AlGaN, InGaN/InGaN, 또는 InAlGaN/InAlGaN의 적층 구조를 이용하여 2~30주기로 형성될 수 있다. An active layer 230 is formed on the second conductive semiconductor layer 240. The active layer 230 may be formed of at least one of a single quantum well, a multiple quantum well (MQW), a quantum line, and a quantum dot structure. In the active layer 121, a well layer / barrier layer is alternately arranged, and the period of the well layer / barrier layer is, for example, InGaN / GaN, AlGaN / GaN, InGaN / AlGaN, InGaN / InGaN, or InAlGaN / InAlGaN. The structure can be formed in 2 to 30 cycles.

상기 활성층(230) 위에는 제1도전형 반도체층(220)이 형성될 수 있다. 상기 제1도전형 반도체층(220)은 제1도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현되며, 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1도전형 반도체층(220)이 N형 반도체층인 경우, 상기 제1도전형의 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함한다. The first conductive semiconductor layer 220 may be formed on the active layer 230. The first conductive semiconductor layer 220 is implemented as a Group III-V compound semiconductor doped with a first conductive dopant, and is, for example, In x Al y Ga 1 -x- y N (0 x 1, 0 Y? 1, 0? X + y? 1). When the first conductive semiconductor layer 220 is an N-type semiconductor layer, the dopant of the first conductive type is an N-type dopant and includes Si, Ge, Sn, Se, and Te.

상기 제1 도전형 반도체층(220) 위에는 기판(210)이 형성될 수 있다.The substrate 210 may be formed on the first conductive semiconductor layer 220.

상기 기판(210)은 반도체층의 성장기판으로서, 상기 기판(210)은 투광성, 절연성 또는 도전성 기판을 이용할 수 있으며, 예컨대, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga2O3, LiGaO3 중 적어도 하나를 이용할 수 있다. The substrate 210 may be a growth substrate of a semiconductor layer, and the substrate 210 may use a light transmissive, insulating or conductive substrate. For example, sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, At least one of Si, GaP, InP, Ge, Ga 2 O 3 , and LiGaO 3 may be used.

이상에서는 단순화된 형상을 설명하였으나, 상기 적층 구조 사이에 도 2와 같은 층간 물질층이 더 형성될 수 있다. Although the simplified shape has been described above, an interlayer material layer as shown in FIG. 2 may be further formed between the stacked structures.

제1 도전형 반도체층(220) 및 제2 도전형 반도체층(240)에는 각각 범프(212)와의 연결을 위한 제1 패드(221) 및 제2 패드(241)가 형성되어 있다. The first pad 221 and the second pad 241 are formed in the first conductive semiconductor layer 220 and the second conductive semiconductor layer 240 to be connected to the bumps 212, respectively.

제2 실시예의 발광소자 패키지(30A)의 경우, 기판(210)을 통하여 빛을 방출하는 구조를 가짐으로써 상기 기판(210)의 상면(251)에 복수의 캐비티(216)가 형성되어 있다.In the light emitting device package 30A of the second embodiment, the light emitting device package 30A emits light through the substrate 210, and thus, a plurality of cavities 216 are formed on the top surface 251 of the substrate 210.

도 10과 같이 기판(210)의 상면(251)에 복수의 캐비티(216)를 형성하고 상기 캐비티(216) 내에 형광체층(250)을 형성함으로써 출력 광의 파장을 변화시켜 출력할 수 있다. As shown in FIG. 10, the plurality of cavities 216 may be formed on the upper surface 251 of the substrate 210, and the phosphor layer 250 may be formed in the cavity 216 to change and output the wavelength of the output light.

도 10에서는 캐비티(216)의 형상을 도 2와 같이 도시하였으나 이에 한정되지 않는다.In FIG. 10, the shape of the cavity 216 is illustrated as shown in FIG. 2, but is not limited thereto.

실시예에 따른 발광 소자 또는 발광 소자 패키지는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광 소자 또는 발광 소자 패키지가 어레이된 구조를 포함하며, 도 11 및 도 12에 도시된 표시 장치, 도 13에 도시된 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.The light emitting device or the light emitting device package according to the embodiment may be applied to the light unit. The light unit includes a structure in which a plurality of light emitting devices or light emitting device packages are arranged, and includes a display device shown in FIGS. 11 and 12 and a lighting device shown in FIG. 13. Etc. may be included.

도 11은 실시 예에 따른 표시 장치의 분해 사시도이다. 11 is an exploded perspective view of a display device according to an exemplary embodiment.

도 11을 참조하면, 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)와, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.Referring to FIG. 11, the display device 1000 includes a light guide plate 1041, a light emitting module 1031 that provides light to the light guide plate 1041, a reflective member 1022 under the light guide plate 1041, and A bottom cover 1011 that houses an optical sheet 1051 on the light guide plate 1041, a display panel 1061 on the optical sheet 1051, the light guide plate 1041, a light emitting module 1031, and a reflective member 1022. ), But is not limited thereto.

상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.The bottom cover 1011, the reflective sheet 1022, the light guide plate 1041, and the optical sheet 1051 can be defined as a light unit 1050.

상기 도광판(1041)은 상기 발광 모듈(1031)로부터 제공된 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다. The light guide plate 1041 serves to diffuse the light provided from the light emitting module 1031 to make a surface light source. The light guide plate 1041 is made of a transparent material, for example, acrylic resin-based such as polymethyl metaacrylate (PMMA), polyethylene terephthlate (PET), polycarbonate (PC), cycloolefin copolymer (COC), and polyethylene naphthalate (PEN). It may include one of the resins.

상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 배치되어 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.The light emitting module 1031 is disposed on at least one side of the light guide plate 1041 to provide light to at least one side of the light guide plate 1041, and ultimately serves as a light source of the display device.

상기 발광모듈(1031)은 적어도 하나를 포함하며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 기판(1033)과 상기에 개시된 실시 예에 따른 발광 소자 패키지(200)를 포함하며, 상기 발광 소자 패키지(200)는 상기 기판(1033) 상에 소정 간격으로 어레이될 수 있다. 상기 기판은 인쇄회로기판(printed circuit board)일 수 있지만, 이에 한정하지 않는다. 또한 상기 기판(1033)은 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(200)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 기판(1033)은 제거될 수 있다. 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다. 따라서, 발광 소자 패키지(200)에서 발생된 열은 방열 플레이트를 경유하여 바텀 커버(1011)로 방출될 수 있다.The light emitting module 1031 may include at least one, and may provide light directly or indirectly at one side of the light guide plate 1041. The light emitting module 1031 may include a substrate 1033 and a light emitting device package 200 according to the above-described embodiment, and the light emitting device package 200 may be arranged on the substrate 1033 at predetermined intervals. have. The substrate may be a printed circuit board, but is not limited thereto. In addition, the substrate 1033 may include a metal core PCB (MCPCB, Metal Core PCB), flexible PCB (FPCB, Flexible PCB) and the like, but is not limited thereto. When the light emitting device package 200 is mounted on the side surface of the bottom cover 1011 or the heat dissipation plate, the substrate 1033 may be removed. A part of the heat radiation plate may be in contact with the upper surface of the bottom cover 1011. Therefore, heat generated in the light emitting device package 200 may be discharged to the bottom cover 1011 via the heat dissipation plate.

상기 복수의 발광 소자 패키지(200)는 상기 기판(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(200)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.The plurality of light emitting device packages 200 may be mounted on the substrate 1033 such that an emission surface from which light is emitted is spaced apart from the light guide plate 1041 by a predetermined distance, but is not limited thereto. The light emitting device package 200 may directly or indirectly provide light to a light incident portion, which is one side of the light guide plate 1041, but is not limited thereto.

상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 상기 표시 패널(1061)로 공급함으로써, 상기 표시 패널(1061)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.The reflective member 1022 may be disposed under the light guide plate 1041. The reflective member 1022 reflects the light incident on the lower surface of the light guide plate 1041 and supplies the reflected light to the display panel 1061 to improve the brightness of the display panel 1061. The reflective member 1022 may be formed of, for example, PET, PC, or PVC resin, but is not limited thereto. The reflective member 1022 may be an upper surface of the bottom cover 1011, but is not limited thereto.

상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버(미도시)와 결합될 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may house the light guide plate 1041, the light emitting module 1031, the reflective member 1022, and the like. To this end, the bottom cover 1011 may be provided with a housing portion 1012 having a box-like shape with an opened upper surface, but the present invention is not limited thereto. The bottom cover 1011 may be coupled to a top cover (not shown), but is not limited thereto.

상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding. In addition, the bottom cover 1011 may include a metal or a non-metal material having good thermal conductivity, but the present invention is not limited thereto.

상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 상기 발광 모듈(1031)로부터 제공된 광을 투과 또는 차단시켜 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비전과 같은 영상 표시 장치에 적용될 수 있다. The display panel 1061 is, for example, an LCD panel, and includes a first and second substrates of transparent materials facing each other, and a liquid crystal layer interposed between the first and second substrates. A polarizing plate may be attached to at least one surface of the display panel 1061, but the present invention is not limited thereto. The display panel 1061 displays information by transmitting or blocking light provided from the light emitting module 1031. The display device 1000 can be applied to video display devices such as portable terminals, monitors of notebook computers, monitors of laptop computers, and televisions.

상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장 이상의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트(diffusion sheet), 수평 및 수직 프리즘 시트(horizontal/vertical prism sheet), 및 휘도 강화 시트(brightness enhanced sheet) 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 상기 표시 패널(1061)로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.The optical sheet 1051 is disposed between the display panel 1061 and the light guide plate 1041 and includes at least one light-transmitting sheet. The optical sheet 1051 may include at least one of a sheet such as a diffusion sheet, a horizontal / vertical prism sheet, a brightness enhanced sheet, and the like. The diffusion sheet diffuses incident light, and the horizontal and / or vertical prism sheet concentrates incident light on the display panel 1061. The brightness enhancing sheet reuses the lost light to improve the brightness I will. A protective sheet may be disposed on the display panel 1061, but the present invention is not limited thereto.

상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The light guide plate 1041 and the optical sheet 1051 may be included as an optical member on the optical path of the light emitting module 1031, but are not limited thereto.

도 12는 실시 예에 따른 발광 소자 패키지를 갖는 표시 장치를 나타낸 도면이다. 12 is a view illustrating a display device having a light emitting device package according to an embodiment.

도 12를 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광 소자 패키지(200)가 어레이된 기판(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다. Referring to FIG. 12, the display device 1100 includes a bottom cover 1152, a substrate 1120 on which the light emitting device package 200 disclosed above is arranged, an optical member 1154, and a display panel 1155. .

상기 기판(1120)과 상기 발광 소자 패키지(200)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1060), 광학 부재(1154)는 라이트 유닛(미도시)으로 정의될 수 있다. The substrate 1120 and the light emitting device package 200 may be defined as a light emitting module 1060. The bottom cover 1152, at least one light emitting module 1060, and the optical member 1154 may be defined as a light unit (not shown).

상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1152 may include an accommodating part 1153, but is not limited thereto.

상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 상기 표시 패널(1155)으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. The optical member 1154 may include at least one of a lens, a light guide plate, a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The light guide plate may be made of a PC material or a poly methy methacrylate (PMMA) material, and the light guide plate may be removed. The diffusion sheet diffuses the incident light, and the horizontal and vertical prism sheets condense the incident light onto the display panel 1155. The brightness enhancing sheet reuses the lost light to improve the brightness .

상기 광학 부재(1154)는 상기 발광 모듈(1060) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.The optical member 1154 is disposed on the light emitting module 1060, and performs surface light source, diffusion, condensing, etc. of the light emitted from the light emitting module 1060.

도 13은 실시 예에 따른 조명 장치의 사시도이다.13 is a perspective view of a lighting apparatus according to an embodiment.

도 13을 참조하면, 조명 장치(1500)는 케이스(1510)와, 상기 케이스(1510)에 설치된 발광모듈(1530)과, 상기 케이스(1510)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1520)를 포함할 수 있다.Referring to FIG. 13, the lighting device 1500 includes a case 1510, a light emitting module 1530 installed in the case 1510, and a connection terminal installed in the case 1510 and receiving power from an external power source. 1520).

상기 케이스(1510)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.The case 1510 may be formed of a material having good heat dissipation, for example, may be formed of a metal material or a resin material.

상기 발광 모듈(1530)은 기판(1532)과, 상기 기판(1532)에 탑재되는 실시 예에 따른 발광 소자 패키지(200)를 포함할 수 있다. 상기 발광 소자 패키지(200)는 복수개가 매트릭스 형태 또는 소정 간격으로 이격되어 어레이될 수 있다. The light emitting module 1530 may include a substrate 1532 and a light emitting device package 200 according to an embodiment mounted on the substrate 1532. The plurality of light emitting device packages 200 may be arranged in a matrix form or spaced apart at predetermined intervals.

상기 기판(1532)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판 등을 포함할 수 있다. The substrate 1532 may be a circuit pattern printed on an insulator. For example, a general printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB, FR-4 substrates and the like.

또한, 상기 기판(1532)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등의 코팅층될 수 있다.In addition, the substrate 1532 may be formed of a material that reflects light efficiently, or a surface may be coated with a color, for example, white or silver, in which the light is efficiently reflected.

상기 기판(1532) 상에는 적어도 하나의 발광 소자 패키지(200)가 탑재될 수 있다. 상기 발광 소자 패키지(200) 각각은 적어도 하나의 LED(LED: Light Emitting Diode) 칩을 포함할 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색 등과 같은 가시 광선 대역의 발광 다이오드 또는 자외선(UV, Ultra Violet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.At least one light emitting device package 200 may be mounted on the substrate 1532. Each of the light emitting device packages 200 may include at least one light emitting diode (LED) chip. The LED chip may include a light emitting diode in a visible light band such as red, green, blue, or white, or a UV light emitting diode emitting ultraviolet (UV) light.

상기 발광모듈(1530)은 색감 및 휘도를 얻기 위해 다양한 발광 소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.The light emitting module 1530 may be arranged to have a combination of various light emitting device packages 200 to obtain color and luminance. For example, a white light emitting diode, a red light emitting diode, and a green light emitting diode may be combined to secure high color rendering (CRI).

상기 연결 단자(1520)는 상기 발광모듈(1530)과 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1520)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1520)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.The connection terminal 1520 may be electrically connected to the light emitting module 1530 to supply power. The connection terminal 1520 is inserted into and coupled to an external power source in a socket manner, but is not limited thereto. For example, the connection terminal 1520 may be formed in a pin shape and inserted into an external power source, or may be connected to the external power source by a wire.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, and the like illustrated in the embodiments may be combined or modified with respect to other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of illustration, It can be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

30, 30A: 발광 소자 패키지,
100-100E, 200: 발광 소자,
150, 250: 형광체층
30, 30A: light emitting device package,
100-100E, 200: light emitting element,
150, 250: phosphor layer

Claims (13)

패키지 몸체;
상기 패키지 몸체 위에 적어도 하나의 전극;
상기 전극 위에 발광 소자; 및
상기 패키지 몸체 상에 발광 소자를 덮는 몰딩 부재;
를 포함하며,
상기 발광 소자는 출사면에 복수의 캐비티 및 상기 캐비티 사이에 측벽이 형성되며, 상기 캐비티 내에 형광체층을 포함하고,
상기 측벽과 상기 형광체층의 상면은 선접촉하는 발광소자 패키지.
Package body;
At least one electrode on the package body;
A light emitting element on the electrode; And
A molding member covering the light emitting device on the package body;
Including;
The light emitting device has a plurality of cavities and sidewalls formed between the cavities on an emission surface, and includes a phosphor layer in the cavities,
The light emitting device package of the side wall and the upper surface of the phosphor layer is in line contact.
제1항에 있어서,
상기 측벽은 상기 발광 소자의 가장자리를 둘러싸는 발광소자 패키지.
The method of claim 1,
The side wall is a light emitting device package surrounding the edge of the light emitting device.
제2항에 있어서,
상기 가장자리의 측벽은 중앙 영역의 상기 측벽보다 높은 발광소자 패키지.
The method of claim 2,
And a sidewall of the edge is higher than the sidewall of the central region.
제2항에 있어서,
상기 측벽은 격자 구조, 스트라이프 구조, 동심원 구조, 또는 나선형 구조를 가지는 발광소자 패키지.
The method of claim 2,
The side wall may have a grating structure, a stripe structure, a concentric circle structure, or a spiral light emitting device package.
제1항에 있어서,
상기 캐비티의 단면은 다각형 또는 원호의 형상을 가지는 발광소자 패키지.
The method of claim 1,
Cross-section of the cavity is a light emitting device package having a polygonal or arc shape.
제1항에 있어서,
상기 복수의 캐비티는 서로 다른 파장의 빛을 방출하는 상기 형광체층을 수용하는 발광소자 패키지.
The method of claim 1,
The plurality of cavities is a light emitting device package for receiving the phosphor layer for emitting light of different wavelengths.
제2항에 있어서,
상기 캐비티는 바닥면 또는 측면에 복수의 패턴을 포함하는 발광소자 패키지.
The method of claim 2,
The cavity is a light emitting device package including a plurality of patterns on the bottom surface or side.
제1항에 있어서,
상기 캐비티의 폭은 15μm 이하인 발광소자 패키지.
The method of claim 1,
The width of the cavity is 15μm or less light emitting device package.
제1항에 있어서,
상기 캐비티의 깊이는 상기 발광소자 높이의 1/10 이하인 발광소자 패키지.
The method of claim 1,
The cavity of the cavity is less than 1/10 of the height of the light emitting device package.
제9항에 있어서,
상기 캐비티의 깊이는 120 내지 140㎛인 발광소자 패키지.
10. The method of claim 9,
The cavity is a light emitting device package having a depth of 120 to 140㎛.
제1항에 있어서,
상기 발광 소자는
기판 위에 제1 도전형 반도체층,
상기 제1 도전형 반도체층 위에 활성층, 그리고
상기 활성층 위에 상기 제2 도전형 반도체층
을 포함하며,
상기 캐비티는 상기 제2 도전형 반도체층의 상면에 형성되는 발광소자 패키지.
The method of claim 1,
The light-
A first conductivity type semiconductor layer on the substrate,
An active layer on the first conductive semiconductor layer, and
The second conductivity type semiconductor layer on the active layer
/ RTI >
The cavity is a light emitting device package formed on the upper surface of the second conductive semiconductor layer.
제1항에 있어서,
상기 발광 소자는
제2 도전형 반도체층,
상기 제2 도전형 반도체층 위에 활성층,
상기 활성층 위에 상기 1 도전형 반도체층, 그리고
상기 제1 도전형 반도체층
을 포함하며,
상기 캐비티는 상기 제1 도전형 반도체층 위에 형성되는 발광소자 패키지.
The method of claim 1,
The light-
A second conductivity type semiconductor layer,
An active layer on the second conductivity type semiconductor layer,
The first conductivity type semiconductor layer on the active layer, and
The first conductivity type semiconductor layer
/ RTI >
The cavity is a light emitting device package formed on the first conductive semiconductor layer.
제1 내지 제12항 중 어느 한 항의 발광소자 패키지;
상기 발광 소자 패키지의 적어도 일측에 도광판 및 광학 시트 중 중 적어도 하나를 포함하는 라이트 유닛.
The light emitting device package of any one of claims 1 to 12;
The light unit comprising at least one of a light guide plate and an optical sheet on at least one side of the light emitting device package.
KR1020110110782A 2011-10-27 2011-10-27 Light emitting device package and light uint KR20130046286A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110110782A KR20130046286A (en) 2011-10-27 2011-10-27 Light emitting device package and light uint

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110110782A KR20130046286A (en) 2011-10-27 2011-10-27 Light emitting device package and light uint

Publications (1)

Publication Number Publication Date
KR20130046286A true KR20130046286A (en) 2013-05-07

Family

ID=48658024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110110782A KR20130046286A (en) 2011-10-27 2011-10-27 Light emitting device package and light uint

Country Status (1)

Country Link
KR (1) KR20130046286A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150130718A (en) * 2014-05-14 2015-11-24 엘지이노텍 주식회사 Light emitting device and lighting system having the same
KR20180130845A (en) * 2017-05-30 2018-12-10 엘지전자 주식회사 Display device using semiconductor light emitting device
US11935910B2 (en) 2020-02-12 2024-03-19 Samsung Electronics Co., Ltd. Semiconductor light-emitting device with groove and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150130718A (en) * 2014-05-14 2015-11-24 엘지이노텍 주식회사 Light emitting device and lighting system having the same
KR20180130845A (en) * 2017-05-30 2018-12-10 엘지전자 주식회사 Display device using semiconductor light emitting device
US11935910B2 (en) 2020-02-12 2024-03-19 Samsung Electronics Co., Ltd. Semiconductor light-emitting device with groove and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US10559734B2 (en) Light emitting device package and light unit including the same
KR101683898B1 (en) A light emitting device
KR101953716B1 (en) Light emitting device, light emitting device package, and lighting system
JP5762786B2 (en) Light emitting device, light emitting device package
KR101125335B1 (en) Light emitting device, fabrication method of semiconductor light emitting device, and light emitting device package
US8053805B2 (en) Light emitting device, light emitting device and package, and lighting system
US8791495B2 (en) Light emitting device package and lighting system
KR101163861B1 (en) Light emitting device, electrode structure and light emitting device package having the same
KR20130112330A (en) Light emitting device, method for fabricating the same and lighting system
KR20130028291A (en) Light emitting device, and light emitting device package
KR101896690B1 (en) Light emitting device and light emitting device package
KR20130046286A (en) Light emitting device package and light uint
KR20130054866A (en) The light emitting device package and the light emitting system
KR20120074104A (en) The light emitting apparatus and the lighting system having the same
US8829541B2 (en) Light emitting device, light emitting device package, and lighting system
KR101901835B1 (en) Light emitting device and lighting apparatus
KR20140078250A (en) Light emitting device, method for fabricating the same, and lighting system
KR20130026926A (en) Light emitting device and method for fabricating the same
KR101977279B1 (en) Light Emitting Diode Package
KR102019498B1 (en) Light emitting device and lighting system
KR20120139128A (en) Light emitting device, method for fabricating the same, and light emitting device package
KR101906851B1 (en) Light emitting device and lighting emitting module
KR20110127438A (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101856215B1 (en) Light emitting device and light emitting device package
KR101842195B1 (en) Light unit and light emitting apparatus having thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application