KR20130030749A - 메모리 디바이스들 및 시스템들에서의 부트 파티션들 - Google Patents

메모리 디바이스들 및 시스템들에서의 부트 파티션들 Download PDF

Info

Publication number
KR20130030749A
KR20130030749A KR1020127029546A KR20127029546A KR20130030749A KR 20130030749 A KR20130030749 A KR 20130030749A KR 1020127029546 A KR1020127029546 A KR 1020127029546A KR 20127029546 A KR20127029546 A KR 20127029546A KR 20130030749 A KR20130030749 A KR 20130030749A
Authority
KR
South Korea
Prior art keywords
logical unit
boot
partitions
host
memory device
Prior art date
Application number
KR1020127029546A
Other languages
English (en)
Other versions
KR101421366B1 (ko
Inventor
닐 에이. 갈보
빅터 와이. 트사이
웰리엄 에이치. 라드케
크리쉬남 알. 다틀라
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20130030749A publication Critical patent/KR20130030749A/ko
Application granted granted Critical
Publication of KR101421366B1 publication Critical patent/KR101421366B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5061—Partitioning or combining of resources
    • G06F9/5077—Logical partitioning of resources; Management or configuration of virtualized resources
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7206—Reconfiguration of flash memory system

Abstract

본 개시 내용은 메모리 디바이스들 및 시스템들에서의 부트 파티션들 및 그와 연관된 방법들을 포함한다. 하나 이상의 실시예들은 메모리 셀들의 어레이를 포함하며, 여기서 상기 어레이는 하나의 부트 파티션 및 다수의 부가적인 파티션들을 포함한다. 순차적 논리 유닛 식별자들은 상기 부가적인 파티션들과 연관되며, 상기 순차적 논리 유닛 식별자들과 순차적이지 않은 논리 유닛 식별자가 상기 부트 파티션과 연관된다.

Description

메모리 디바이스들 및 시스템들에서의 부트 파티션들{BOOT PARTITIONS IN MEMORY DEVICES AND SYSTEMS}
본 개시 내용은 일반적으로 반도체 메모리 디바이스들, 방법들, 및 시스템들에 관한 것으로, 보다 상세하게는 메모리 디바이스들 및 시스템들에서의 부트 파티션(boot partition)들에 관한 것이다.
메모리 디바이스들은 통상적으로 컴퓨터들 및 다른 전자 디바이스들에서의 내부인, 반도체, 집적 회로들 및/또는 외부 착탈가능한 디바이스들로서 제공된다. 다른 것들 중에서도, 랜덤-액세스 메모리(RAM), 판독 전용 메모리(ROM), 동적 랜덤 액세스 메모리(DRAM), 동기식 동적 랜덤 액세스 메모리(SDRAM), 위상 변화 랜덤 액세스 메모리(PCRAM), 및 플래시 메모리를 포함하는 많은 상이한 유형들의 메모리가 존재한다.
플래시 메모리 디바이스들은 광범위한 전자 애플리케이션들을 위한 휘발성 및 불-휘발성 메모리로서 이용될 수 있다. 플래시 메모리 디바이스들은 통상적으로 높은 메모리 밀도들, 높은 신뢰성, 및 낮은 전력 소비를 허용하는 1-트랜지스터 메모리 셀을 사용한다. 플레시 메모리를 위한 사용들은 다른 전자 디바이스들 중에서도, 고체 상태 드라이브(SSD)들, 개인용 컴퓨터들, 개인용 디지털 보조기들(PDA들), 디지털 카메라들, 셀룰러 전화기들, 휴대용 음악 플레이어들, 예를 들어, MP3 플레이어들, 및 영화 플레이어들을 위한 메모리를 포함한다. 프로그램 코드와 같은 데이터, 사용자 데이터, 및/또는 기본 입력/출력 시스템(BIOS)과 같은 시스템 데이터가 통상적으로 플래시 메모리 디바이스들에 저장된다.
두 개의 일반적인 유형들의 플래시 메모리 어레이 아키텍처들은 소위 각각의 기본 메모리 셀 구성이 배열되는 논리적 형태를 위한, "NAND" 및 "NOR" 아키텍처들이다. NAND 어레이 아키텍처는 어레이의 "행(row)"에서의 각각의 메모리 셀의 제어 게이트들이, 흔히 이 기술분야에서 "워드선"으로 불리우는, 액세스 선에 결합되도록(및 몇몇 경우들에서 이를 형성하기 위해) 매트릭스로 메모리 셀들의 어레이를 배열한다. 그러나, 각각의 메모리 셀은 그것의 드레인에 의해 데이터선(흔히 디지털 선, 예를 들어 이 기술분야에서 비트선이라 불리우는)에 직접 결합되지 않는다. 대신에, 상기 어레이의 메모리 셀들은 공통 소스 및 데이터 선 사이에서, 소스에서 드레인으로 직렬로 함께 결합되며, 여기서 흔히 특정 데이터선에 결합된 메모리 셀들은 "열(column)"이라 불리운다.
NAND 어레이 아키텍처에서의 메모리 셀들은 원하는 상태로 프로그램될 수 있다. 예를 들면, 전하는 상기 셀을 다수의 프로그램된 상태들 중 하나에 넣도록 메모리 셀의 전하 저장 노드 상에 배치되거나 또는 그로부터 제거될 수 있다. 예를 들면, 단일 레벨 셀(SLC)은 두 개의 상태들, 예를 들어 1 또는 0을 표현할 수 있다. 플래시 메모리 셀들은 또한 두 개 이상의 상태들, 예를 들어, 1111, 0111, 0011, 1011, 1001, 0001, 0101, 1101, 1100, 0100, 0000, 1000, 1010, 0010, 0110, 및 1110을 저장할 수 있다. 이러한 셀들은 다중레벨 셀들(MLC들)로 불리울 수 있다. MLC들은 각각의 셀이 1 이상의 숫자 예를 들면, 1비트 이상을 표현할 수 있기 때문에 메모리 셀들의 수를 증가시키지 않고 보다 높은 밀도 메모리들의 제조를 허용할 수 있다. 예를 들면, 4개의 숫자들을 표현할 수 있는 셀은 16개의 프로그램된 상태들을 가질 수 있다.
메모리 시스템은 컴퓨터와 같은 호스트, 및 호스트를 위한 메모리를 제공하기 위해 다양한 조합들로 사용된 다양한 유형들의 메모리를 포함할 수 있다. 예를 들면, 메모리 시스템은 호스트 및 상기 호스트에 결합된 외부 메모리 디바이스를 포함할 수 있다. 상기 외부 메모리 디바이스는 예를 들면, 플래시 메모리 디바이스일 수 있다. 부가적으로, 상기 외부 메모리 디바이스는 예를 들면, USB 연결과 같은, 인터페이스를 통해 상기 호스트에 결합된 착탈가능한 메모리 디바이스일 수 있다.
상기 외부 메모리 디바이스는 예를 들면, 메모리 시스템을 부팅하기 위해 사용된 시스템 부트 코드를 포함, 예를 들어 저장할 수 있다. 예를 들면, 상기 메모리 시스템의 부팅 이벤트(booting event)에 응답하여, 상기 부트 코드, 예를 들어 부트 코드를 표현하는 데이터가 외부 메모리 디바이스로부터 호스트로 로딩될 수 있으며, 상기 호스트는 메모리 시스템을 부팅하기 위해 상기 부트 코드를 사용할 수 있다. 그러나, 메모리 디바이스에 저장된 상기 부트 코드는 호스트의 사용자에게 가시적일 수 있다.
도 1은 본 개시 내용의 하나 이상의 실시예들에 따른 다수의 물리적 블록들을 가진 메모리 어레이의 부분의 다이어그램을 도시한다.
도 2는 본 개시 내용의 하나 이상의 실시예들에 따른 메모리 디바이스의 블록도를 도시한다.
도 3은 본 개시 내용의 하나 이상의 실시예들에 따른 메모리 시스템의 블록도를 도시한다.
본 개시 내용은 메모리 디바이스들 및 시스템들에서의 부트 파티션들 및 그와 연관된 방법들을 포함한다. 하나 이상의 실시예들이 메모리 셀들의 어레이를 포함하며, 여기서 상기 어레이는 부트 파티션 및 다수의 부가적인 파티션들을 포함한다. 순차적 논리 유닛 식별자들은 부가적인 파티션들과 연관되며, 상기 순차적 논리 유닛 식별자들과 순차적으로 있지 않은 논리 유닛 식별자는 상기 부트 파티션과 연관된다.
본 개시 내용의 실시예들은 사용자가 메모리 디바이스에 포함된, 예를 들어 저장된 부트 파티션, 예를 들어 부트 코드를 보는 것을 방지할 수 있다. 예를 들면, 상기 메모리 디바이스에서의 부트 파티션은 메모리 디바이스에 결합된 호스트의 사용자에게 가시적이지 않을 수 있다. 즉, 상기 부트 파티션은 사용자로부터 숨겨질 수 있다.
본 개시 내용의 다음의 상세한 설명에서, 그 일부를 형성하는 첨부한 도면들에 대한 참조가 이루어지며, 여기서 본 개시 내용의 다수의 실시예들이 어떻게 실시될 수 있는지가 예시로서 도시된다. 이들 실시예들은 이 기술분야의 숙련자들이 본 개시 내용의 실시예들을 실시할 수 있도록 충분히 상세하게 설명되며, 다른 실시예들이 이용될 수 있고, 프로세스, 전기적, 및/또는 구조적 변화들이 본 개시 내용의 범위로부터 벗어나지 않고 이루어질 수 있다는 것이 이해될 것이다.
여기에 사용된 바와 같이, "다수의" 것은 하나 이상의 이러한 것들을 나타낼 수 있다. 예를 들면, 다수의 메모리 디바이스들은 하나 이상의 메모리 디바이스들을 나타낼 수 있다. 부가적으로, 특히 도면들에서의 참조 부호들에 대하여, 여기에 사용된 바와 같이, 지시자들("B", "P", "R", 및 "S")은 그렇게 지정된 다수의 상기 특정 특징이 본 개시 내용의 다수의 실시예들을 갖고 포함될 수 있음을 표시한다.
여기에서의 도면들은 제 1 숫자 또는 숫자들이 도면 자리 수에 대응하며 나머지 숫자들은 도면에서의 요소 또는 구성요소를 식별하는 넘버링 협정을 따른다. 상이한 도면들 사이에서 유사한 요소들 또는 구성요소들은 유사한 숫자들의 사용에 의해 식별될 수 있다. 예를 들면, 232는 도 2에서 요소 "32"를 참조 표시할 수 있고 유사한 요소는 도 3에서 332로서 참조 표시될 수 있다. 이해되는 바와 같이, 여기에서의 다양한 실시예들에 도시된 요소들은 본 개시 내용의 다수의 부가적인 실시예들을 제공하기 위해 부가되고, 교환되고, 및/또는 제거될 수 있다. 또한, 이해되는 바와 같이, 도면들에 제공된 요소들의 비율 및 상대적인 치수는 본 개시 내용의 실시예들을 도시하도록 의도되며 제한적인 의미로 취해지지 않아야 한다.
도 1은 본 개시 내용의 하나 이상의 실시예들에 따른 다수의 물리적 블록들을 가진 메모리 어레이(100)의 일부에 대한 다이어그램을 도시한다. 메모리 어레이(100)는 예를 들면 NAND 또는 NOR 플래시 불-휘발성 메모리 어레이일 수 있다. 그러나, 본 개시 내용의 실시예들은 특정 유형의 메모리 어레이에 한정되지 않는다. 또한, 도 1에 도시되지는 않았지만, 이 기술분야의 숙련자들은 메모리 어레이(100)가 그 동작과 연관된 다양한 주변 회로와 함께 특정 반도체 다이 상에 위치될 수 있다는 것을 이해할 것이다.
도 1에 도시된 바와 같이, 메모리 어레이(100)는 메모리 셀들의 다수의 물리적 블록들(116-0(블록 0), 116-1(블록 1), ..., 116-B(블록 B))을 가진다. 메모리 셀들은 단일 레벨 셀들 및/또는 멀티 레벨 셀들일 수 있다. 일 예로서, 메모리 어레이(100)에서의 물리적 블록들의 수는 128 블록들, 512 블록들, 또는 1,024 블록들일 수 있지만, 실시예들은 128의 특정 배수에 또는 메모리 어레이(100)에서의 물리적 블록들의 임의의 특정 수에 한정되지 않는다.
도 1에 도시된 예에서, 각각의 물리적 블록(116-0, 116-1,..., 116-B)은 하나의 유닛으로서 함께 소거될 수 있는 메모리 셀들을 포함하며, 예를 들어 각각의 물리적 블록에서의 상기 셀들은 실질적으로 동시 방식으로 소거될 수 있다. 예를 들면, 각각의 물리적 블록에서의 상기 메모리 셀들은 단일 소거 동작에서 함께 소거될 수 있다.
도 1에 도시된 바와 같이, 각각의 물리적 블록(116-0, 116-1,..., 116-B)은 액세스 선들, 예를 들어, 워드선들에 결합된 메모리 셀들의 다수의 물리적 행들, 예를 들어 120-0, 120-1, ..., 120-R을 포함한다. 각각의 물리적 블록에서의 행들, 예를 들어 워드선들의 수는 32일 수 있지만, 실시예들은 물리적 블록당 특정 수의 행들(120-0, 120-1, ..., 120-R)에 한정되지 않는다.
이 기술분야의 숙련자가 이해하는 바와 같이, 각각의 행(120-0, 120-1, ..., 120-R)은 데이터의 하나 이상의 물리적 페이지들을 포함, 예를 들어 저장할 수 있다. 물리적 페이지는 프로그램하고 및/또는 감지하는 유닛, 예를 들어, 메모리 셀들의 기능 그룹으로서 함께 프로그램되고 및/또는 감지되는 다수의 셀들을 나타낸다. 도 1에 도시된 실시예에서, 각각의 행(120-0, 120-1, ..., 120-R)은 데이터의 한 페이지를 저장한다. 그러나, 본 개시 내용의 실시예들은 이렇게 제한되지 않는다. 예를 들면, 본 개시 내용의 하나 이상의 실시예들에서, 각각의 행은 짝수의 비트선들과 연관된 데이터의 하나 이상의 하나 이상의 짝수 페이지들, 및 홀수 비트선들과 연관된 데이터의 하나 이상의 홀수 페이지들을 가진, 데이터의 다수의 페이지들을 저장할 수 있다. 부가적으로, 다중레벨 셀들을 포함한 실시예들에 대해, 물리적 페이지는 데이터의 상부 페이지 및 하부 페이지로 논리적으로 분할될 수 있으며, 행에서의 각각의 셀은 데이터의 상부 페이지를 향하는 하나 이상의 비트들 및 데이터의 하부 페이지를 향하는 하나 이상의 비트들에 기여한다. 하나 이상의 실시예들에서, 메모리 어레이는 메모리 셀들의 다수의 물리적 블록들을 포함할 수 있고 각각의 물리적 블록은 다수의 페이지들로 구성될 수 있다.
본 개시 내용의 하나 이상의 실시예들에서, 그리고 도 1에 도시된 바와 같이, 하나의 행과 연관된 하나의 페이지는 예를 들어, 프로그래밍 동작 후, 다수의 물리적 섹터들(122-0, 122-1, ..., 122-S)에 따라 데이터를 저장할 수 있다. 각각의 물리적 섹터(122-0, 122-1, ..., 122-S)는 데이터의 하나 이사의 논리적 섹터들에 대응하는 데이터를 저장할 수 있다. 예를 들면, 특정 물리적 섹터, 예를 들어 특정 물리적 섹터에 저장된 데이터는 특정 논리적 섹터에 대응할 수 있다. 부가적으로, 하나 이상의 물리적 섹터들에 저장된 데이터의 일부는 특정 논리적 섹터에 대응할 수 있다. 예를 들면, 특정 물리적 섹터에 저장된 데이터의 제 1 부분은 제 1 논리적 섹터에 대응할 수 있으며, 특정 물리적 섹터에 저장된 데이터의 제 2 부분은 제 2 논리적 섹터에 대응할 수 있다. 각각의 물리적 섹터(122-0, 122-1, ..., 122-S)는 또한 시스템 및/또는 사용자 데이터를 저장할 수 있으며, 에러 정정 코드(ECC) 정보 및 논리적 블록 어드레스(LBA) 정보와 같은 오버헤드 정보를 포함할 수 있다.
이 기술분야의 숙련자기 이해할 바와 같이, 논리적 블록 어드레싱은 데이터의 논리적 섹터를 식별하기 위해 호스트에 의해 사용될 수 있는 기법이다. 예를 들면, 각각의 논리적 섹터는 고유한 논리적 블록 어드레스(LBA)에 대응할 수 있다. 부가적으로, LBA는 또한 물리적 어드레스에 대응할 수 있다. 일 예로서, 데이터의 논리적 섹터는 데이터의 다수의 바이트들, 예를 들어 256 바이트들, 512 바이트들, 또는 1,024 바이트들일 수 있다. 그러나, 실시예들은 이들 예들에 한정되지 않는다.
본 개시 내용의 하나 이상의 실시예들에서, 다수의 LBA들은 논리 유닛에 대응할 수 있다. 즉, 논리 유닛은 다수의 LBA들, 예를 들어 데이터의 다수의 논리 섹터들을 포함할 수 있다. 부가적으로, 하나 이상의 실시예들에서, 논리 유닛은 하나 이상의 논리적 파티션들과 연관될 수 있다. 예를 들면, 특정 논리 유닛은 특정 논리적 파티션에 대응할 수 있다. 부가적으로, 논리 유닛은 논리적 파티션의 세분화된 부분(subdivision)일 수 있으며, 예를 들어 논리적 파티션은 두 개 이상의 논리 유닛들을 포함할 수 있다. 대안적으로, 논리적 파티션은 논리 유닛의 세분화된 부분일 수 있으며, 예를 들어 논리 유닛은 두 개 이상의 논리적 파티션들을 포함할 수 있다.
물리 블록들(116-0, 116-1, ..., 116-B), 행들(120-0, 120-1, ..., 120-R), 섹터들(122-0, 122-1, ...,122-S)에 대한 다른 구성들이 가능하다는 것이 주목된다. 예를 들면, 물리 블록들(116-0, 116-1, ..., 116-B)의 행들(120-0, 120-1, ..., 120-R)은 각각 예를 들면 512 바이트들보다 많거나 또는 적은 데이터를 포함할 수 있는 단일 논리 섹터에 대응하는 데이터를 저장할 수 있다.
도 2는 본 개시 내용의 하나 이상의 실시예들에 따른 메모리 디바이스(232)의 블록도를 도시한다. 메모리 디바이스(232)는 예를 들면, 범용 플래시 저장(UFS) 디바이스와 같은, 플래시 메모리 디바이스일 수 있다. 그러나, 본 개시 내용의 실시예들은 특정 유형의 메모리 디바이스에 한정되지 않는다.
도 2에 도시된 바와 같이, 메모리 디바이스(232)는 메모리 어레이(200)를 포함한다. 메모리 어레이(200)는 예를 들면, 도 1과 관련되어 이전에 설명된 메모리 어레이(100)와 유사할 수 있다. 비록 하나의 메모리 어레이가 도 2에 도시되지만, 본 개시 내용의 실시예들은 그렇게 한정되지 않으며, 예를 들어, 메모리 디바이스(232)는 하나 이상의 메모리 어레이를 포함할 수 있다.
도 2에 도시된 바와 같이, 메모리 어레이(200)는 부트 파티션(236) 및 다수의 부가적인 파티션들(238-0, 238-1, ..., 238-P)을 포함한다. 부가적인 파티션들의 수는 예를 들면 8 또는 16일 수 있다. 그러나, 본 개시 내용의 실시예들은 부가적인 파티션들의 특정 수에 한정되지 않는다. 부가적으로, 비록 메모리 어레이(200)가 하나의 부트 파티션을 포함하는 것으로 도 2에 도시되지만, 본 개시 내용의 실시예들은 그렇게 한정되지 않으며, 예를 들어 메모리 어레이(200)는 하나 이상의 부트 파티션을 포함할 수 있다.
부트 파티션(236) 및/또는 부가적인 파티션들(238-0, 238-1, 238-P)은 여기에서 이전에 설명된 바와 같이, 물리적 파티션들, 예를 들어 하나 이상의 물리 블록들, 행들, 페이지들, 또는 섹터들일 수 있다. 부트 파티션(236) 및/또는 부가적인 파티션들(238-0, 238-1, ..., 238-P)은 또한 논리적 파티션들일 수 있다. 예를 들면, 여기에서 이전에 설명된 바와 같이, 부트 파티션(236) 및/또는 부가적인 파티션들(238-0, 238-1, ..., 238-P)은 각각 특정 논리 유닛에 대응할 수 있고, 부트 파티션(236) 및/또는 부가적인 파티션들(238-0, 238-1, ..., 238-P)은 논리 유닛들의 세분화된 부분들일 수 있으며, 및/또는 논리 유닛들은 부트 파티션(236) 및/또는 부가적인 파티션들(238-0, 238-1, ..., 238-P)의 세분화된 부분들일 수 있다.
여기에 사용된 바와 같이, 부트 파티션은 메모리 시스템에서의 호스트에 의해 실행가능한 메모리 시스템에 대한 부트 코드를 포함하는 메모리 어레이에서의 물리적 또는 논리적 파티션일 수 있다. 예를 들면, 부트 파티션(236)은 메모리 시스템에서, 도 3과 관련되어 설명된 호스트(352)와 같이, 호스트에 의해 실행가능한, 도 3과 관련되어 설명된 메모리 시스템(350)과 같은 메모리 시스템에 대한 부트 코드를 포함할 수 있다. 상기 부트 코드는 여기에 추가로 설명될 바와 같이, 부트 동작, 예를 들어 상기 메모리 시스템의 부팅 동작 동안 메모리 시스템을 부팅ㅇ하기 위해 상기 호스트에 의해 사용될(예를 들어, 실행될) 수 있다.
메모리 어레이(200)가 하나 이상의 부트 파티션을 포함하는 실시예들에서, 상기 부트 파티션들은 메모리 시스템을 위한 상이한 부트 코드를 포함할 수 있다. 예를 들면, 제 1 파티션은 제 1 버전의 부트 코드를 포함할 수 있고, 제 2 파티션은 상기 제 1 버전과 상이한 제 2 버전의 부트 코드를 포함할 수 있고, 제 3 파티션은 상기 제 1 및 제 2 버전들 등과 상이한 제 3 버전의 부트 코드를 포함할 수 있다. 부가적으로, 상기 부트 파티션들은 메모리 시스템을 위한 동일한 부트 코드를 포함할 수 있다. 예를 들면, 상기 부트 파티션들 중 하나는 특정 부트 코드를 포함할 수 있으며, 다른 부트 파티션들은 예를 들어, 이중화(redundancy)를 위해, 특정 부트 코드의 복제 사본들을 포함할 수 있다.
부가적인 파티션들(238-0, 238-1, ..., 238-P)은 비-부트 파티션들, 예를 들어 부트 코드를 포함하지 않고 및/또는 부팅 동작 동안 사용되지 않는 파티션들일 수 있다. 오히려, 부가적인 파티션들(238-0, 238-1, ..., 238-P)은 메모리 디바이스(232) 상에서 수행된 프로그래밍, 감지, 및/또는 소거 동작들 동안 사용되는 파티션들일 수 있다. 즉, 부가적인 파티션들(238-0, 238-1, ..., 238-P)은 메모리 디바이스(232) 상에서 수행된 프로그래밍, 감지, 및/또는 소거 동작들과 연관된 데이터를 저장할 수 있다.
도 2에 도시된 바와 같이, 메모리 디바이스(232)는 또한 메모리 어레이(200)에 결합된 제어 회로(234)를 포함한다. 제어 회로(234)는 부트 파티션(236) 및 부가적인 파티션들(238-0, 238-1, ..., 238-P)과 논리 유닛 식별자들을 연관시키도록 구성될 수 있다. 상기 논리 유닛 식별자들은 예를 들면, 논리 유닛 번호들(LUN들)일 수 있다. 그러나, 본 개시 내용의 실시예들은 특정 유형의 논리 유닛 식별자에 한정되지 않는다.
예를 들면, 제어 회로(234)는 구성 디스크립터 리스트에서, 고유의 논리 유닛 식별자, 예를 들어 고유의 논리 유닛 번호(LUN)를 부트 파티션(236)에 그리고 고유의 논리 유닛 식별자, 예를 들어 고유의 LUN을 각각의 부가적인 파티션(238-0, 238-1, ..., 238-P)에 할당하도록 구성될 수 있다. 상기 LUN들은 메모리 디바이스(2332)의 제조 및/또는 동작 동안 부트 파티션(236) 및 부가적인 파티션들(238-0, 238-1, ..., 238-P)과 연관될 수 있다(예를 들어, 그것에 할당될 수 있다).
부트 파티션(236)과 연관된 상기 LUN은 부트 파티션(236)에 사전 할당되는 디폴트 LUN일 수 있다. 즉, 특정 LUN은 부트 파티션(236)과 연관될, 예를 들어 그것에 할당될 디폴트 LUN으로서 사전 할당될 수 있으며, 제어 회로(234)는 상기 특정 LUN을 부트 파티션(236)에 할당하도록 구성될 수 있다.
부가적인 파티션들(238-0, 238-1, ..., 238-P)과 연관된 상기 LUN들은 순차적 LUN들일 수 있으며 및/또는 LUN들의 범위 내에 있을 수 있다. 부트 파티션(236)과 연관된 LUN은 부가적인 파티션들(238-0, 238-1, ..., 238-P)과 연관된 순차적 LUN들과 차례로 있지 않을 수 있다. 부가적으로, 부트 파티션(236)과 연관된 상기 LUN은 부가적인 파티션들(238-0, 238-1, ..., 238-P)과 연관된 LUN들의 범위 밖에 있을 수 있다. 또한, 부트 파티션(236)과 연관된 LUN은 부가적인 파티션들(238-0, 238-1, ..., 238-P)과 연관된 상기 LUN들의 각각보다 클 수 있다. 예를 들면, 부가적인 파티션들(238-0, 238-1, ..., 238-P)과 연관된 LUN들의 순서 및/또는 범위는 0부터 N-1까지의 모든 정수들을 포함할 수 있으며, 여기서 N은 부가적인 파티션들(238-0, 238-1, ..., 238-P)의 수와 동일하고 부트 파티션(236)과 연관된 상기 LUN은 이러한 순서 및/또는 범위 밖에 있을 것이며, 예를 들어 부트 파티션(236)과 연관된 LUN은 N보다 클 수 있다. 예를 들면, 부가적인 파티션들의 수가 8이면, 상기 부가적인 파티션들과 연관된 LUN들의 순서 및/또는 범위는 LUN[0], LUN[1], ..., LUN[7]일 수 있고, 부트 파티션과 연관된 LUN은 LUN[X]일 수 있으며, 여기서 X는 이러한 순서 및/또는 범위, 예를 들어 LUN[99] 밖에 있다.
본 개시 내용의 하나 이상의 실시예들에 따른 부가적인 파티션들(238-0, 238-1, ..., 238-P)과 연관된 LUN들의 범위와 순차적이지 않고 및/또는 그것의 범위 밖에 있는 부트 파티션(236)과 LUN을 연관시키는 것은 사용자가 부트 파티션(236), 예를 들어 부트 파티션(236)과 연관된 부트 코드를 보는 것을 방지할 수 있다. 예를 들면, 부트 파티션(236)은 메모리 디바이스(232)에 결합된, 도 3과 관련되어 설명된 호스트(352)와 같은 호스트의 사용자에게 가시적이지 않을 수 있다. 즉, 부트 파티션(236)은 상기 사용자로부터 숨겨질 수 있다.
도 2에 도시된 실시예는 본 개시 내용의 실시예들을 모호하게 하지 않도록 도시되지 않은 부가적인 회로를 포함할 수 있다. 예를 들면, 메모리 디바이스(232)는 I/O 회로를 통해 I/O 커넥터들 위에 제공된 어드레스 신호들을 래치하기 위해 어드레스 회로를 포함할 수 있다. 어드레스 신호들은 메모리 어레이(200)를 액세스하기 위해, 행 디코더 및 열 디코더에 의해 수신 및 디코딩될 수 있다. 이 기술분야의 숙련자들에 의해 어드레스 입력 커넥터들의 수는 메모리 디바이스(232) 및/또는 메모리 어레이(200)의 밀도 및 아키텍처에 의존할 수 있다는 것이 이해될 것이다.
도 3은 본 개시 내용의 하나 이상의 실시예들에 따른 메모리 시스템(350)의 블록도를 도시한다. 도 3에 도시된 바와 같이, 메모리 시스템(350)은 호스트(352) 및 호스트(352)에 결합된 메모리 디바이스(332)를 포함한다. 메모리 디바이스(332)는 예를 들면, 도 2와 관련되어 이전에 설명된 메모리 디바이스(232)와 유사할 수 있다. 비록 하나의 메모리 디바이스가 도 3에서의 호스트(352)에 결합되어 도시되지만, 본 개시 내용의 실시예들은 이렇게 한정되지 않으며, 예를 들어 메모리 시스템(350)은 예를 들면, 허브-앤드-스포크(hub-and-spoke) 또는 체인 구성으로 호스트(352)에 결합된 하니 이상의 메모리 디바이스를 포함할 수 있다.
도 3에 도시된 바와 같이, 호스트(352)는 포트(354), 호스트 제어기(356), 호스트 프로세서(358), 호스트 메모리(360), 호스트 메모리 제어기(362), 및 직접 메모리 액세스(DMA) 엔진(364)을 포함한다. 이 기술분야의 숙련자는 호스트 프로세서(358)가 병렬 프로세싱 시스템과 같은 다수의 프로세서들, 다수의 코프로세서들 등을 포함할 수 있다는 것을 이해할 것이다. 호스트(352)는 또한 이 기술분야의 숙련자에 의해 이해될 바와 같이, 도 3에 도시되지 않은 부가적인 요소들, 예를 들어 부가적인 컴퓨팅 디바이스 요소들을 포함할 수 있다.
호스트(352)는 다른 컴퓨팅 디바이스 유형들 가운데, 개인용 컴퓨터와 같은 컴퓨팅 디바이스일 수 있다. 호스트(352)의 예들은 다른 예들 가운데, 랩탑 컴퓨터들, 개인용 컴퓨터들, 이동 전화기들, 디지털 카메라들, 디지털 기록 및 재생 디바이스들, PDA들, 메모리 카드 판독기들, 및 인터페이스 허브들을 포함한다. 호스트(352)는 단일 모놀리식 칩, 단일 패키지 및/또는 모듈에서의 다수의 칩들, 및/또는 인쇄 회로 기판상에서의 패키지들 및/또는 모듈들의 조합을 포함할 수 있다.
도 3에 도시된 바와 같이, 호스트 제어기(356)는 포트(354) 및 호스트 프로세서(358)에 결합된다. 호스트 제어기(356)는 또한 DMA 엔진(364) 및 호스트 메모리 제어기(362)를 통해 호스트 메모리(360)에 결합된다. 비록 호스트 메모리(360)는 호스트(352) 내에 위치되는 것처럼 도시되지만, 본 개시 내용의 실시예들은 이렇게 제한되지 않는다. 예를 들면, 호스트 메모리(360)는 호스트(352)로부터 불리될 수 있으며, 예를 들어 그것 밖에 위치될 수 있고, 및/또는 메모리 디바이스(332) 내에 위치될 수 있다. 상기 예들의 양쪽 모두에서, 호스트 메모리(360)는 호스트(352)"와 연관된" 것으로 고려될 수 있다.
포트(354)는 하드웨어 포트일 수 있다. 하드웨어 포트는 하드웨어 디바이스를 호스트(352)에 결합하기 위해 사용될 수 있다. 예를 들면, 하드웨어 포트는 다른 디바이스들 중에서, 디지털 카메라, MP3 플레이어, 네트워크 디바이스, 및/또는 USB 디바이스와 같은 주변 디바이스를 호스트(352)에 결합하기 위해 사용될 수 있다. 하드웨어 포트는 또한 오디오 및/또는 비디오의 재생을 위해 미디어 코덱을 호스트(352)에 결합하기 위해 사용될 수 있다. 포트(354)를 통한 호스트(352)로의 하드웨어 디바이스의 결합은 상기 하드웨어 디바이스가 메모리 디바이스(332), 호스트 메모리(360), 및/또는 호스트(352)에서의 다른 메모리와 통신하도록 허용할 수 있다. 통신은 예를 들면, 호스트(352) 상에서의 또는 그것에 결합된 하드웨어 디바이스들, 메모리 디바이스(332), 및/또는 상기 메모리로 및/또는 그로부터 데이터를 판독, 기록, 및/또는 소거하는 것을 포함할 수 있다.
호스트 제어기(356)는 호스트(352) 및 메모리 디바이스(332) 사이에서 정보를 전달하기 위해, 예를 들어 호스트(352)로부터 메모리 디바이스(332)로 정보를 전달하기 위해 및 메모리 디바이스(332)로부터 호스트(352)로 정보를 전달하기 위해 사용될 수 있다. 예를 들면, 호스트 제어기(356)는 호스트(352), 예를 들어 호스트 프로세서(358), 및 메모리 디바이스(332) 사이에서 제어, 어드레스, 데이터, 지시들, 명령들, 및 다른 신호들을 전달하기 위한 표준화된 인터페이스(도시되지 않음)를 구현하기 위해 결합될 수 있다. 부가적으로, 메모리 디바이스(332)가 메모리 시스템(350)을 위한 데이터 저장을 위해 사용될 때, 호스트 제어기(356)는 다른 인터페이스들 중에서, 직렬 개선된 기술 접속(serial advanced technology attachment; SATA), 주변 구성요소 상호연결 고속(peripheral component interconnect express; PCIe), 범용 직렬 버스(USB), 소형 컴퓨터 시스템 인터페이스(SCSI), 및/또는 범용 플래시 저장장치(UFS)를 구현할 수 있다.
메모리 디바이스(332)는 여기에서 이전에 설명된 바와 같이, 메모리 시스템(350)을 위한 부트 코드를 포함하는 부트 파티션, 및 다수의 부가적인, 예를 들어, 비-부트 파티션들을 포함할 수 있다. 부가적인 파티션들은 순차적 및/또는 그와 연관된 일련의 논리 유닛 식별자들, 예를 들어 논리 유닛 번호(LUN :logical unit number)들을 가질 수 있으며, 상기 부트 파티션은 여기에서 이전에 설명된 바와 같이, 부가적인 파티션들과 연관된 상기 논리 유닛 식별자들, 예를 들어 LUN들의 범위 밖에 있고 및/또는 그것과 순차적이지 않은 그것과 연관된, 논리 유닛 식별자, 예를 들어 논리 유닛 번호(LUN)를 가질 수 있다.
호스트(352)는 메모리 시스템(350)을 위한 부트 코드를 포함하는 부트 파티션을 선택하도록 구성될 수 있다. 메모리 디바이스(332), 예를 들어 메모리 디바이스(332)에서의 제어 회로는 호스트(352)에 의한 상기 부트 파티션의 선택에 응답하여 상기 부트 파티션과 상기 LUN을 연관시키도록(예를 들어, 그것에 상기 LUN을 할당하도록) 구성될 수 있다.
호스트(352)는 상기 부트 파티션과 연관된 LUN을 알 수 있다. 예를 들면, 상기 부트 파티션과 연관된 LUN은 호스트 메모리(360)에 저장될 수 있고, 및/도는 상기 부트 파티션과 연관된 LUN은 호스트 프로세서(358)에 알려질 수 있다. 부가적으로, 상기 부트 파티션과 연관된 LUN은 여기에서 이전에 설명된 바와 같이, 상기 부트 파티션에 사전 할당된 디폴트 LUN일 수 있다. 그러나, 상기 부트 파티션, 예를 들어 상기 부트 파티션과 연관된 부트 코드는 여기에서 이전에 설명된 바와 같이, 호스트(352)의 사용자에게 가시적이지 않을 것이다.
호스트(352)는 메모리 시스템(350)의 이벤트(event)에 응답하여, 메모리 시스템(350), 예를 들어 호스트(352) 및/또는 메모리 디바이스(332)를 부팅하기 위해 부트 코드를 사용할 수 있다. 예를 들면, 메모리 시스템(350)의 이벤트에 응답하여, 호스트 프로세서(358)는 호스트 제어기(356)를 통해 메모리 디바이스(332)로부터 부트 코드, 예를 들어, 상기 부트 코드를 표현하는 데이터를 액세스, 예를 들어 로딩하기 위해 상기 부트 파티션과 연관된 LUN을 사용할 수 있다. 여기에 사용된 바와 같이, 메모리 시스템의 "이벤트"는 다른 예들 중에서, 메모리 시스템의 파워-온(power-on) 및/또는 리셋(reset)과 같이, 메모리 시스템의 부팅 이벤트를 포함할 수 있다.
예를 들면, 메모리 시스템(350)의 이벤트에 응답하여, 포스트 프로세서(358)는 부트 명령어, 예를 들면, 부트 코드 판독 명령을 메모리 디바이스(332)에 전송하기 위해, 지시, 예를 들어 특정 데이터 시퀀스 및/또는 기준 클록을 실행할 수 있다. 상기 부트 명령은 부트 파티션과 연관된 LUN에 어드레싱될 수 있으며, 예를 들어 상기 부트 명령은 상기 부트 파티션과 연관된 LUN을 포함할 수 있다. 상기 부트 명령은 또한 부트 명령으로서 명령을 식별하는 헤더를 포함할 수 있다. 부트 명령을 수신하는 것에 응답하여, 메모리 디바이스(332)는 부트 코드, 예를 들어 상기 부트 코드를 표현하는 데이터를 호스트(352)에 전송할 수 있다. 상기 데이터는 부트 코드 데이터로서 상기 데이터를 식별하는 헤더를 포함할 수 있다. 부트 코드를 수신하는 것에 응답하여, 호스트 프로세서(358)는 메모리 시스템(350)을 부팅하기 위해 부트 코드를 실행할 수 있다.
결론
본 개시 내용은 메모리 디바이스들 및 시스템들에서의 부트 파티션들, 및 그와 연관된 방법들을 포함한다. 하나 이상의 실시예들은 메모리 셀들의 어레이를 포함하며, 여기서 상기 어레이는 부트 파티션 및 다수의 부가적인 파티션들을 포함한다. 순차적 논리 유닛 식별자들은 부가적인 파티션들과 연관되며 상기 순차적 논리 유닛 식별자들과 순차적이지 않은 논리 유닛 식별자는 부트 파티션과 연관된다.
특정 실시예들이 여기에 도시되고 설명되었지만, 이 기술분야의 숙련자들은 동일한 결과들을 달성하기 위해 산출된 배열이 도시된 특정 실시예들로 대체될 수 있다는 것을 이해할 것이다. 이러한 개시 내용은 본 개시 내용의 다수의 실시예들의 적응화들 또는 변화들을 포괄하도록 의도된다. 상기 설명은 예시적인 방식으로 이루어지며 제한적이지 않다는 것이 이해될 것이다. 여기에 구체적으로 설명되지 않은 상기 실시예들의 조합, 및 다른 실시예들은 상기 설명을 검토할 때 이 기술분야의 숙련자들에게 명백할 것이다. 본 개시 내용의 다수의 실시예들의 범위는 상기 구조들 및 방법들이 사용되는 다른 애플리케이션들을 포함한다. 그러므로, 본 개시 내용의 다수의 실시예들의 범위는 이러한 청구항들이 자격을 부여받는 전체 범위의 등가물들과 함께, 첨부된 청구항들을 참조하여 결정되어야 한다.
앞서 말한 상세한 설명에서, 몇몇 특징들은 상기 개시를 간소화하기 위해 단일 실시예들로 함께 그룹화된다. 이러한 개시 내용의 방법은 본 개시의 개시된 실시예들이 각각의 청구항에 명확하게 제시된 것보다 많은 특징들을 사용해야 한다는 의도를 반영하는 것으로서 해석되지 않는다. 오히려, 다음의 청구항들이 반영하는 것처럼, 본 발명의 주제는 단일의 개시된 실시예의 모든 특징들보다 적게 있다. 따라서, 다음의 청구항들은 상세한 설명에 통합되며, 각각의 청구항은 별개의 실시예로서 독립적이다.

Claims (37)

  1. 메모리 셀들의 어레이를 포함하는 메모리 디바이스로서,
    상기 어레이는 부트 파티션 및 다수의 부가적인 파티션들을 포함하고,
    순차적 논리 유닛 식별자들은 상기 부가적인 파티션들과 연관되고,
    상기 순차적 논리 유닛 식별자들과 순차적이지 않은 논리 유닛 식별자는 상기 부트 파티션과 연관되는, 메모리 디바이스.
  2. 청구항 1에 있어서,
    상기 부트 파티션은 호스트에 의해 실행가능한 부트 코드를 포함하는, 메모리 디바이스.
  3. 청구항 2에 있어서,
    상기 메모리 디바이스는 상기 부트 파티션과 연관된 상기 논리 유닛 식별자로 어드레싱된 상기 호스트로부터의 명령을 수신하는 것에 응답하여 상기 부트 코드를 상기 호스트에 전송하도록 구성되는, 메모리 디바이스.
  4. 청구항 1에 있어서,
    상기 부트 파티션은 논리 유닛인, 메모리 디바이스.
  5. 청구항 1에 있어서,
    상기 부트 파티션은 논리 유닛의 세분화된 부분인, 메모리 디바이스.
  6. 청구항 1에 있어서,
    상기 부트 파티션은 다수의 논리 유닛들을 포함하는, 메모리 디바이스.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    순차적 논리 유닛 번호들은 상기 부가적인 파티션들과 연관되며,
    상기 순차적 논리 유닛과 순차적이지 않은 논리 유닛 번호는 상기 부트 파티션과 연관되는, 메모리 디바이스.
  8. 메모리 셀들의 어레이로서, 상기 어레이는 다수의 부트 파티션들 및 다수의 부가적인 파티션들을 포함하는, 상기 메모리 셀들의 어레이; 및
    상기 어레이에 결합된 제어 회로를 포함하고,
    상기 제어 회로는 논리 유닛 식별자들의 범위 내에 있는 논리 유닛 식별자들을 상기 부가적인 파티션들과 연관시키도록 구성되고;
    상기 제어 회로는 상기 부트 파티션들 중 하나와 논리 유닛 식별자를 연관시키도록 구성되고, 상기 논리 유닛 식별자는 상기 부가적인 파티션들과 연관된 상기 논리 유닛 식별자들의 범위 밖에 있는, 메모리 디바이스.
  9. 청구항 8에 있어서,
    상기 제어 회로는 상기 부가적인 파티션들의 각각에 고유의 논리 유닛 식별자를 할당하도록 구성되고, 상기 할당된 논리 유닛 식별자들은 상기 논리 유닛 식별자들의 범위 내에 있고;
    상기 제어 회로는 상기 부트 파티션들 중 하나에 상기 논리 유닛 식별자를 할당하도록 구성되고, 상기 할당된 논리 유닛 식별자는 상기 부가적인 파티션들에 할당된 상기 논리 유닛 식별자들의 범위 밖에 있는, 메모리 디바이스.
  10. 청구항 8에 있어서,
    상기 논리 유닛 식별자들의 범위는 0부터 N-1까지의 모든 정수들을 포함하며, 상기 N은 부가적인 파티션들의 수와 동일한, 메모리 디바이스.
  11. 청구항 8 내지 청구항 10 중 어느 한 항에 있어서,
    상기 메모리 디바이스는 플래시 메모리 디바이스인, 메모리 디바이스.
  12. 청구항 8 내지 청구항 10 중 어느 한 항에 있어서,
    상기 부트 파티션들의 수는 물리적 파티션들인, 메모리 디바이스.
  13. 청구항 8에 있어서,
    상기 제어 회로는 상기 부가적인 파티션들과 논리 유닛 번호들을 연관시키도록 구성되고, 상기 논리 유닛 번호들은 논리 유닛 번호들의 범위 내에 있고;
    상기 제어 회로는 상기 부트 파티션들 중 하나와 논리 유닛 번호를 연관시키도록 구성되고, 상기 논리 유닛 번호는 상기 부가적인 파티션들과 연관된 상기 논리 유닛 번호들의 범위 밖에 있는, 메모리 디바이스.
  14. 청구항 8 내지 청구항 10 중 어느 한 항에 있어서,
    상기 어레이는 하나를 초과하는 부트 파티션을 포함하고,
    상기 부트 파티션들은 호스트에 의해 실행가능한 상이한 부트 코드를 포함하는, 메모리 디바이스.
  15. 청구항 8 내지 청구항 10 중 어느 한 항에 있어서,
    상기 어레이는 하나를 초과하는 부트 파티션을 포함하고,
    상기 부트 파티션들은 호스트에 의해 실행가능한 동일한 부트 코드를 포함하는, 메모리 디바이스.
  16. 메모리 디바이스를 동작시키기 위한 방법으로서,
    상기 메모리 디바이스에서 다수의 파티션들과 순차적 논리 유닛 식별자들을 연관시키는 단계; 및
    상기 메모리 디바이스에서 부트 파티션과 논리 유닛 식별자를 연관시키는 단계로서, 상기 부트 파티션과 연관된 상기 논리 유닛 식별자는 상기 다수의 파티션들과 연관된 상기 순차적 논리 유닛 식별자들과 순차적이지 않은, 상기 논리 유닛 식별자를 연관시키는 단계를 포함하는, 메모리 디바이스를 동작시키기 위한 방법.
  17. 청구항 16에 있어서,
    상기 다수의 파티션들과 순차적 논리 유닛 식별자들을 연관시키는 단계는 상기 메모리 디바이스와 연관된 구성 디스크립터 리스트(configuration descriptor list)에서, 상기 순차적 논리 유닛 식별자들을 상기 복수의 파티션들에 할당하는 단계를 포함하며;
    상기 부트 파티션과 상기 논리 유닛 식별자를 연관시키는 단계는 상기 구성 디스크립터 리스트에서, 상기 논리 유닛 식별자를 상기 부트 파티션에 할당하는 단계를 포함하는, 메모리 디바이스를 동작시키기 위한 방법.
  18. 청구항 16에 있어서,
    상기 방법은 상기 부트 파티션 및 상기 부트 파티션과 연관된 상기 논리 유닛 식별자를 사용하여 호스트 디바이스를 부팅하는 단계를 포함하는, 메모리 디바이스를 동작시키기 위한 방법.
  19. 청구항 16 내지 청구항 18 중 어느 한 항에 있어서,
    상기 방법은 상기 다수의 파티션들 및 상기 다수의 파티션들과 연관된 상기 순차적 논리 유닛 식별자들을 사용하여 상기 메모리 디바이스 상에서 프로그래밍, 감지, 및 소거 동작들을 수행하는 단계를 포함하는, 메모리 디바이스를 동작시키기 위한 방법.
  20. 메모리 디바이스를 동작시키기 위한 방법으로서,
    상기 메모리 디바이스에서 다수의 파티션들과 논리 유닛 식별자들을 연관시키는 단계로서, 상기 논리 유닛 식별자들은 논리 유닛 식별자들의 범위 내에 있는, 상기 논리 유닛 식별자들을 연관시키는 단계; 및
    상기 메모리 디바이스에서 부트 파티션과 고유의 논리 유닛 식별자를 연관시키는 단계로서, 상기 부트 파티션과 연관된 상기 고유의 논리 유닛 식별자는 상기 다수의 파티션과 연관된 상기 논리 유닛 식별자들의 범위 밖에 있는, 상기 고유의 논리 유닛 식별자를 연관시키는 단계를 포함하는, 메모리 디바이스를 동작시키기 위한 방법.
  21. 청구항 20에 있어서,
    상기 방법은 상기 부트 파티션과 연관된 상기 고유의 논리 유닛 식별자로 어드레싱된 명령을 수신하는 단계를 포함하는, 메모리 디바이스를 동작시키기 위한 방법.
  22. 청구항 21에 있어서,
    상기 방법은 상기 명령을 수신하는 것에 응답하여 부트 코드를 호스트에 전송하는 단계를 포함하는, 메모리 디바이스를 동작시키기 위한 방법.
  23. 청구항 20 내지 청구항 22 중 어느 한 항에 있어서,
    상기 부트 파티션과 연관된 상기 고유의 논리 유닛 식별자는 상기 다수의 파티션들과 연관된 상기 논리 유닛 식별자들의 각각보다 큰, 메모리 디바이스를 동작시키기 위한 방법.
  24. 청구항 20 내지 청구항 22 중 어느 한 항에 있어서,
    상기 방법은 상기 부트 파티션과 연관될 디폴트 논리 유닛 식별자로서 상기 고유의 논리 유닛 식별자를 사전-할당하는 단계를 포함하는, 메모리 디바이스를 동작시키기 위한 방법.
  25. 메모리 셀들의 어레이를 가진 메모리 디바이스로서, 상기 어레이는 다수의 부트 파티션들 및 다수의 부가적인 파티션들을 포함하고, 순차적 논리 유닛 식별자들은 상기 부가적인 파티션들과 연관되고, 상기 순차적 논리 유닛 식별자들과 순차적이지 않은 논리 유닛 식별자는 상기 부트 파티션들 중 하나와 연관되는 상기 메모리 디바이스; 및
    상기 메모리 디바이스에 결합된 호스트로서, 상기 호스트는 상기 부트 파티션들 중 하나와 연관된 상기 논리 유닛 식별자를 알고 있는 상기 호스트를 포함하는, 시스템.
  26. 청구항 25에 있어서,
    상기 호스트는 메모리를 포함하고,
    상기 메모리는 상기 부트 파티션들 중 하나와 연관된 상기 논리 유닛 식별자를 포함하는, 시스템.
  27. 청구항 25 내지 청구항 26 중 어느 한 항에 있어서,
    상기 호스트는 부팅 동작 동안 상기 부트 파티션들 중 하나를 액세스하기 위해 상기 부트 파티션들 중 하나와 연관된 상기 논리 유닛 식별자를 사용하도록 구성되는, 시스템.
  28. 청구항 25 내지 청구항 26 중 어느 한 항에 있어서,
    상기 부트 파티션들 중 하나와 연관된 상기 논리 유닛 식별자는 고유의 논리 유닛 식별자인, 시스템.
  29. 청구항 25 내지 청구항 26 중 어느 한 항에 있어서,
    상기 부트 파티션들 중 하나는 상기 호스트의 사용자에게 가시적인지 않은, 시스템.
  30. 청구항 25 내지 청구항 26 중 어느 한 항에 있어서,
    상기 부트 파티션들 중 하나와 연관된 상기 논리 유닛 식별자는 상기 부트 파티션들 중 하나에 사전 할당된 디폴트 논리 유닛 식별자인, 시스템.
  31. 청구항 25 내지 청구항 26 중 어느 한 항에 있어서,
    상기 부트 파티션들 중 하나는 상기 시스템을 위한 부트 코드를 포함하는, 시스템.
  32. 청구항 31에 있어서,
    상기 호스트는 상기 부트 파티션들 중 하나를 선택하도록 구성되고,
    상기 메모리 디바이스는 상기 부트 파티션들 중 하나의 선택에 응답하여 상기 부트 파티션들 중 하나와, 상기 순차적 논리 유닛 식별자들과 순차적이지 않은 상기 논리 유닛 식별자를 연관시키도록 구성되는, 시스템.
  33. 메모리 셀들의 어레이를 가진 메모리 디바이스로서, 상기 어레이는 부트 파티션 및 다수의 부가적인 파티션들을 포함하고, 논리 유닛 식별자들은 상기 부가적인 파티션들과 연관되고, 상기 논리 유닛 식별자들은 논리 유닛 식별자들의 범위 내에 있고, 논리 유닛 식별자는 상기 부트 파티션과 연관되고, 상기 논리 유닛 식별자는 상기 부가적인 파티션들과 연관된 상기 논리 유닛 식별자들의 범위 밖에 있는, 상기 메모리 디바이스; 및
    상기 메모리 디바이스에 결합되고, 상기 부트 파티션과 연관된 상기 논리 유닛 식별자를 알고 있는 호스트를 포함하는, 시스템.
  34. 청구항 33에 있어서,
    상기 호스트는 상기 시스템의 이벤트(event)에 응답하여 상기 부트 파티션과 연관된 상기 논리 유닛 식별자로 어드레싱된 상기 메모리 디바이스에 명령을 전송하도록 구성되고,
    상기 메모리 디바이스는 상기 명령을 수신하는 것에 응답하여 상기 부트 코드를 상기 호스트에 전송하도록 구성되는, 시스템.
  35. 청구항 34에 있어서,
    상기 이벤트는 상기 시스템의 파워-온(power-on)인, 시스템.
  36. 청구항 34에 있어서,
    상기 이벤트는 상기 시스템의 리셋(reset)인, 시스템.
  37. 청구항 34 내지 청구항 36 중 어느 한 항에 있어서,
    상기 명령은 부트 명령인, 시스템.
KR1020127029546A 2010-04-16 2011-04-11 메모리 디바이스들 및 시스템들에서의 부트 파티션들 KR101421366B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/762,049 2010-04-16
US12/762,049 US8429391B2 (en) 2010-04-16 2010-04-16 Boot partitions in memory devices and systems
PCT/US2011/000651 WO2011129874A2 (en) 2010-04-16 2011-04-11 Boot partitions in memory devices and systems

Publications (2)

Publication Number Publication Date
KR20130030749A true KR20130030749A (ko) 2013-03-27
KR101421366B1 KR101421366B1 (ko) 2014-07-18

Family

ID=44789096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127029546A KR101421366B1 (ko) 2010-04-16 2011-04-11 메모리 디바이스들 및 시스템들에서의 부트 파티션들

Country Status (6)

Country Link
US (3) US8429391B2 (ko)
EP (1) EP2558941A4 (ko)
JP (1) JP5522499B2 (ko)
KR (1) KR101421366B1 (ko)
CN (1) CN102859501B (ko)
WO (1) WO2011129874A2 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9990255B2 (en) 2013-04-23 2018-06-05 Hewlett-Packard Development Company, L.P. Repairing compromised system data in a non-volatile memory
US9880908B2 (en) * 2013-04-23 2018-01-30 Hewlett-Packard Development Company, L.P. Recovering from compromised system boot code
CN105144185B (zh) 2013-04-23 2018-06-05 惠普发展公司，有限责任合伙企业 验证控制器代码和系统启动代码
US9678760B2 (en) * 2014-08-01 2017-06-13 Samsung Electronics Co., Ltd. Memory card and storage system having authentication program and method for operating thereof
KR102213665B1 (ko) * 2014-08-01 2021-02-09 삼성전자주식회사 인증 프로그램을 갖는 메모리 카드, 그것을 포함하는 스토리지 시스템, 및 그것의 동작 방법
US9720866B2 (en) 2014-09-11 2017-08-01 Kabushiki Kaisha Toshiba Interface circuit executing protocol control in compliance with first and second interface standards
US10191811B2 (en) * 2015-08-13 2019-01-29 Quanta Computer Inc. Dual boot computer system
DE102016214879A1 (de) * 2016-08-10 2018-02-15 Robert Bosch Gmbh Verfahren und Vorrichtung zum Betreiben eines Speichers
US10908832B2 (en) * 2017-10-31 2021-02-02 Micron Technology, Inc. Common pool management
US10705902B2 (en) * 2018-05-03 2020-07-07 Western Digital Technologies, Inc. Crash log storage and retrieval using boot partitions in solid state systems
US10649674B2 (en) 2018-05-03 2020-05-12 Western Digital Technologies, Inc. Extended controller pre-initialization using boot partitions in solid state systems
WO2020159533A1 (en) 2019-02-01 2020-08-06 Hewlett-Packard Development Company, L.P. Security credential derivation
US11520662B2 (en) 2019-02-11 2022-12-06 Hewlett-Packard Development Company, L.P. Recovery from corruption
US11263156B2 (en) * 2019-10-14 2022-03-01 Micron Technology, Inc. Memory component with a virtualized bus and internal logic to perform a machine learning operation
US11769076B2 (en) * 2019-10-14 2023-09-26 Micron Technology, Inc. Memory sub-system with a virtualized bus and internal logic to perform a machine learning operation
US11868635B2 (en) * 2020-04-20 2024-01-09 Western Digital Technologies, Inc. Storage system with privacy-centric multi-partitions and method for use therewith
US11487439B1 (en) * 2021-05-27 2022-11-01 Western Digital Technologies, Inc. Utilizing host memory buffers for storage device recoveries

Family Cites Families (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993000628A1 (en) 1991-06-26 1993-01-07 Ast Research, Inc. Multiprocessor distributed initialization and self-test system
US5802363A (en) * 1994-09-27 1998-09-01 International Business Machines Corporation Bios dynamic emulation of multiple diskettes from a single media
US5555540A (en) 1995-02-17 1996-09-10 Sun Microsystems, Inc. ASIC bus structure
US5696949A (en) 1995-06-15 1997-12-09 Intel Corporation System for PCI slots expansion using asynchronous PCI-to-PCI bridge with clock generator for providing clock signal to the expansion mother board and expansion side of bridge
JPH10124384A (ja) * 1996-08-28 1998-05-15 Toshiba Corp 不揮発性半導体メモリの制御方法
GB9622684D0 (en) 1996-10-31 1997-01-08 Sgs Thomson Microelectronics An integrated circuit device and method of communication therwith
JP3228182B2 (ja) * 1997-05-29 2001-11-12 株式会社日立製作所 記憶システム及び記憶システムへのアクセス方法
JP4079506B2 (ja) * 1997-08-08 2008-04-23 株式会社東芝 不揮発性半導体メモリシステムの制御方法
KR100441171B1 (ko) 1998-02-20 2004-10-14 삼성전자주식회사 플래쉬롬과램을이용한펌웨어구현방법
US6295575B1 (en) * 1998-06-29 2001-09-25 Emc Corporation Configuring vectors of logical storage units for data storage partitioning and sharing
US6430663B1 (en) * 1998-07-06 2002-08-06 Adaptec, Inc. Methods for selecting a boot partition and hiding a non-selected partition
GB9903490D0 (en) 1999-02-17 1999-04-07 Memory Corp Plc Memory system
US6484229B1 (en) * 1999-03-05 2002-11-19 Hitachi, Ltd. Magnetic disk apparatus
JP3837953B2 (ja) 1999-03-12 2006-10-25 株式会社日立製作所 計算機システム
US6430687B1 (en) 1999-04-15 2002-08-06 International Business Machines Corporation Boot sequence for a network computer including prioritized scheduling of boot code retrieval
US7707354B2 (en) 1999-08-04 2010-04-27 Super Talent Electronics, Inc. SRAM cache and flash micro-controller with differential packet interface
US7761653B2 (en) 1999-08-04 2010-07-20 Super Talent Electronics, Inc. Flash micro-controller with shadow boot-loader SRAM for dual-device booting of micro-controller and host
US6766351B1 (en) 1999-10-07 2004-07-20 Cisco Technology, Inc. Method and apparatus for communicating information between a browser and an application program
US7676640B2 (en) 2000-01-06 2010-03-09 Super Talent Electronics, Inc. Flash memory controller controlling various flash memory cells
US20060161725A1 (en) * 2005-01-20 2006-07-20 Lee Charles C Multiple function flash memory system
US20060075395A1 (en) 2004-10-01 2006-04-06 Lee Charles C Flash card system
US20070233955A1 (en) 2000-01-06 2007-10-04 Super Talent Electronics Inc. Mixed-Mode ROM/RAM Booting Using an Integrated Flash Controller with NAND-Flash, RAM, and SD Interfaces
US6816750B1 (en) 2000-06-09 2004-11-09 Cirrus Logic, Inc. System-on-a-chip
US6791555B1 (en) 2000-06-23 2004-09-14 Micron Technology, Inc. Apparatus and method for distributed memory control in a graphics processing system
US6963343B1 (en) 2000-06-23 2005-11-08 Micron Technology, Inc. Apparatus and method for dynamically disabling faulty embedded memory in a graphic processing system
US6734865B1 (en) 2000-12-13 2004-05-11 Micron Technology, Inc. Method and system for mapping various length data regions
US6816165B1 (en) 2000-12-13 2004-11-09 Micron Technology, Inc. Memory system having multiple address allocation formats and method for use thereof
US6646646B2 (en) 2000-12-13 2003-11-11 Micron Technology, Inc. Memory system having programmable multiple and continuous memory regions and method of use thereof
US6784889B1 (en) 2000-12-13 2004-08-31 Micron Technology, Inc. Memory system and method for improved utilization of read and write bandwidth of a graphics processing system
US6741253B2 (en) 2001-10-09 2004-05-25 Micron Technology, Inc. Embedded memory system and method including data error correction
US7032106B2 (en) 2001-12-27 2006-04-18 Computer Network Technology Corporation Method and apparatus for booting a microprocessor
US6715031B2 (en) * 2001-12-28 2004-03-30 Hewlett-Packard Development Company, L.P. System and method for partitioning a storage area network associated data library
EP1474787A1 (en) * 2002-02-05 2004-11-10 Koninklijke Philips Electronics N.V. Method of activating a remotely controllable device
US7231643B1 (en) 2002-02-22 2007-06-12 Lexar Media, Inc. Image rescue system including direct communication between an application program and a device driver
US7234052B2 (en) 2002-03-08 2007-06-19 Samsung Electronics Co., Ltd System boot using NAND flash memory and method thereof
US20030233533A1 (en) 2002-06-13 2003-12-18 M-Systems Flash Disk Pioneers Ltd. Boot from cache
SG117428A1 (en) 2002-11-07 2005-12-29 Mrd Technologies Pte Ltd Method and apparatus for loading boot code
US7024551B2 (en) 2003-01-07 2006-04-04 Sun Microsystems, Inc. Method and apparatus for updating boot code using a system controller
CN100426256C (zh) 2003-02-20 2008-10-15 松下电器产业株式会社 信息记录介质以及其区域管理方法
JP2004334486A (ja) 2003-05-07 2004-11-25 Internatl Business Mach Corp <Ibm> ブートコードを用いた起動システム、及び起動方法
TW200428284A (en) 2003-06-03 2004-12-16 Hon Hai Prec Ind Co Ltd System and method for bootstrap with backup boot-code in single flash ROM
US7467417B2 (en) 2003-06-18 2008-12-16 Architecture Technology Corporation Active verification of boot firmware
US7073013B2 (en) 2003-07-03 2006-07-04 H-Systems Flash Disk Pioneers Ltd. Mass storage device with boot code
US20060203529A1 (en) 2003-09-05 2006-09-14 William Radke Cutting CAM peak power by clock regioning
JP3912355B2 (ja) 2003-10-14 2007-05-09 ソニー株式会社 データ管理装置、データ管理方法、不揮発性メモリ、不揮発性メモリを有する記憶装置及びデータ処理システム
US8190723B2 (en) 2003-12-14 2012-05-29 Cisco Technology, Inc. Method and system for automatically determining commands for a network element
US8812635B2 (en) 2003-12-14 2014-08-19 Cisco Technology, Inc. Apparatus and method providing unified network management
US7139864B2 (en) 2003-12-30 2006-11-21 Sandisk Corporation Non-volatile memory and method with block management system
US7383375B2 (en) * 2003-12-30 2008-06-03 Sandisk Corporation Data run programming
JP2007519996A (ja) * 2003-12-30 2007-07-19 サンディスク コーポレイション 不揮発性メモリおよびフェーズ化されたプログラム障害処理を伴う方法
KR100606046B1 (ko) 2004-01-20 2006-07-28 삼성전자주식회사 휴대용 단말기의 낸드 플래쉬 메모리를 이용한 부팅 장치및 방법
US7389465B2 (en) 2004-01-30 2008-06-17 Micron Technology, Inc. Error detection and correction scheme for a memory device
US20080147964A1 (en) * 2004-02-26 2008-06-19 Chow David Q Using various flash memory cells to build usb data flash cards with multiple partitions and autorun function
CN100437517C (zh) * 2004-04-28 2008-11-26 松下电器产业株式会社 非易失性存储装置和数据写入方法
WO2005106673A1 (ja) * 2004-04-28 2005-11-10 Matsushita Electric Industrial Co., Ltd. 不揮発性記憶装置及びデータ書込み方法
US20050268077A1 (en) 2004-05-11 2005-12-01 Peter Kuan Memory system for an electronic device and the method for controlling the same
US7322002B2 (en) 2004-05-26 2008-01-22 Micron Technology, Inc. Erasure pointer error correction
US8010952B2 (en) 2004-06-08 2011-08-30 Cisco Technology, Inc. Method and apparatus for configuration syntax and semantic validation
US7735140B2 (en) 2004-06-08 2010-06-08 Cisco Technology, Inc. Method and apparatus providing unified compliant network audit
US7721304B2 (en) 2004-06-08 2010-05-18 Cisco Technology, Inc. Method and apparatus providing programmable network intelligence
US20060015591A1 (en) 2004-06-08 2006-01-19 Datla Krishnam R Apparatus and method for intelligent configuration editor
US7499902B2 (en) 2004-06-08 2009-03-03 Cisco Technology, Inc. Method and apparatus for data model prediction
US7779404B2 (en) 2004-06-10 2010-08-17 Cisco Technology, Inc. Managing network device configuration using versioning and partitioning
EP1607865B1 (en) 2004-06-14 2013-08-14 Micron Technology, Inc. Data control unit capable of correcting boot errors, and corresponding method
US7296143B2 (en) 2004-06-22 2007-11-13 Lenovo (Singapore) Pte. Ltd. Method and system for loading processor boot code from serial flash memory
KR100604877B1 (ko) 2004-07-03 2006-07-31 삼성전자주식회사 내장 시스템의 메모리 어드레스의 매핑을 제어하는 장치와방법
KR100607992B1 (ko) 2004-07-09 2006-08-02 삼성전자주식회사 낸드 플래시 메모리의 동작 상태의 감시를 통해 시스템을부팅하기 위한 방법 및 시스템
US7594063B1 (en) 2004-08-27 2009-09-22 Lexar Media, Inc. Storage capacity status
US7284084B2 (en) 2004-08-30 2007-10-16 International Business Machines Corporation ROM scan memory expander
JP2006085360A (ja) 2004-09-15 2006-03-30 Hitachi Ltd リムーバブルメディアにおけるコンテンツの使用期限管理システム及び方法
KR100634436B1 (ko) 2004-09-23 2006-10-16 삼성전자주식회사 멀티 칩 시스템 및 그것의 부트코드 페치 방법
US20060143368A1 (en) 2004-12-23 2006-06-29 M-Systems Flash Disk Pioneers Ltd. Method for using a multi-bit cell flash device in a system not designed for the device
WO2006082985A2 (en) 2005-02-07 2006-08-10 Sony Computer Entertainment Inc. Methods and apparatus for providing a secure booting sequence in a processor
CN100583278C (zh) * 2005-03-04 2010-01-20 松下电器产业株式会社 数据处理装置
US7444579B2 (en) 2005-04-28 2008-10-28 Micron Technology, Inc. Non-systematic coded error correction
KR100708128B1 (ko) 2005-04-30 2007-04-17 삼성전자주식회사 낸드 플래시 메모리 제어 장치 및 방법
US7496719B2 (en) 2005-07-26 2009-02-24 Intel Corporation Universal nonvolatile memory boot mode
US7689819B2 (en) 2005-07-29 2010-03-30 Broadcom Corporation Method and system for a self-booting Ethernet controller
US7523299B2 (en) 2005-07-29 2009-04-21 Broadcom Corporation Method and system for modifying operation of ROM based boot code of a network adapter chip
KR100804647B1 (ko) 2005-11-15 2008-02-20 삼성전자주식회사 병렬형 플래시 인터페이스를 지원하는 직렬형 플래시메모리 장치를 이용한 시스템 부팅 방법 및 장치
JP2007206885A (ja) 2006-01-31 2007-08-16 Toshiba Corp コンピュータシステム及びシステム起動方法
KR101173539B1 (ko) 2006-02-15 2012-08-14 삼성전자주식회사 멀티프로세서 시스템 그리고 멀티프로세서 시스템의 초기화방법
US7453723B2 (en) 2006-03-01 2008-11-18 Micron Technology, Inc. Memory with weighted multi-page read
US7810017B2 (en) 2006-03-20 2010-10-05 Micron Technology, Inc. Variable sector-count ECC
EP1845470B1 (en) 2006-04-13 2016-11-09 STMicroelectronics (Research & Development) Limited Multiple purpose integrated circuit
TW200741545A (en) 2006-04-20 2007-11-01 Altek Corp Boot system booting by using a NAND flash
US20070260869A1 (en) 2006-05-01 2007-11-08 Symbol Technologies, Inc. Apparatus and Method for Booting a Computing Device from a NAND Memory Device
US20070254710A1 (en) 2006-05-01 2007-11-01 Symbol Technologies, Inc. Wireless switch with integrated universal serial bus interface
US20070253384A1 (en) 2006-05-01 2007-11-01 Symbol Technologies, Inc. Wireless switch with bootable flash memory storage device
TW200809611A (en) 2006-08-11 2008-02-16 Quanta Comp Inc Embedded system and the boot code auto-copy method
US7369434B2 (en) 2006-08-14 2008-05-06 Micron Technology, Inc. Flash memory with multi-bit read
TWI310153B (en) 2006-08-17 2009-05-21 Quanta Comp Inc Computer system and boot code accessing method thereof
US7512909B2 (en) 2006-08-31 2009-03-31 Micron Technology, Inc. Read strobe feedback in a memory system
US7739576B2 (en) 2006-08-31 2010-06-15 Micron Technology, Inc. Variable strength ECC
TWI327290B (en) 2006-10-03 2010-07-11 Magic Pixel Inc Electronic system with nand flash memory storing boot code and a highly reliable boot up method
WO2008075361A2 (en) 2006-12-20 2008-06-26 Sandisk Il Ltd. Apparatus, method and computer readable medium for disambiguating commands with respect to logical protocols
US7941803B2 (en) 2007-01-15 2011-05-10 International Business Machines Corporation Controlling an operational mode for a logical partition on a computing system
US7861139B2 (en) 2007-01-26 2010-12-28 Micron Technology, Inc. Programming management data for NAND memories
US8065583B2 (en) 2007-07-06 2011-11-22 Micron Technology, Inc. Data storage with an outer block code and a stream-based inner code
US8051358B2 (en) 2007-07-06 2011-11-01 Micron Technology, Inc. Error recovery storage along a nand-flash string
US7747903B2 (en) 2007-07-09 2010-06-29 Micron Technology, Inc. Error correction for memory
US20090055639A1 (en) 2007-08-20 2009-02-26 Kimmo Kuusilinna Methods and system for modular device booting
US7770079B2 (en) 2007-08-22 2010-08-03 Micron Technology Inc. Error scanning in flash memory
US8386744B2 (en) * 2007-10-01 2013-02-26 International Business Machines Corporation Thin provisioning migration and scrubbing
US8102710B2 (en) 2007-10-17 2012-01-24 Micron Technology, Inc. System and method for setting access and modification for synchronous serial interface NAND
US8103936B2 (en) 2007-10-17 2012-01-24 Micron Technology, Inc. System and method for data read of a synchronous serial interface NAND
US7848142B2 (en) 2007-10-31 2010-12-07 Micron Technology, Inc. Fractional bits in memory cells
US8887270B2 (en) 2007-11-12 2014-11-11 Micron Technology, Inc. Smart storage device
US8499229B2 (en) 2007-11-21 2013-07-30 Micro Technology, Inc. Method and apparatus for reading data from flash memory
US8327245B2 (en) 2007-11-21 2012-12-04 Micron Technology, Inc. Memory controller supporting rate-compatible punctured codes
US8046542B2 (en) 2007-11-21 2011-10-25 Micron Technology, Inc. Fault-tolerant non-volatile integrated circuit memory
US8275927B2 (en) 2007-12-31 2012-09-25 Sandisk 3D Llc Storage sub-system for a computer comprising write-once memory devices and write-many memory devices and related method
JP5143601B2 (ja) 2008-03-24 2013-02-13 株式会社日立製作所 情報処理装置と情報処理方法およびストレージシステム
US8281061B2 (en) 2008-03-31 2012-10-02 Micron Technology, Inc. Data conditioning to improve flash memory reliability
US20090271214A1 (en) 2008-04-29 2009-10-29 Affiliated Computer Services, Inc. Rules engine framework
US8171181B2 (en) 2008-05-05 2012-05-01 Micron Technology, Inc. Memory module with configurable input/output ports
US8082435B2 (en) * 2008-05-07 2011-12-20 Micron Technology, Inc. Memory device initiate and terminate boot commands
US8060719B2 (en) 2008-05-28 2011-11-15 Micron Technology, Inc. Hybrid memory management
JP2009301683A (ja) * 2008-06-17 2009-12-24 Sony Corp 記録再生装置及び記録再生方法、並びにコンピュータ・プログラム

Also Published As

Publication number Publication date
JP5522499B2 (ja) 2014-06-18
EP2558941A4 (en) 2015-04-01
US20110258425A1 (en) 2011-10-20
WO2011129874A3 (en) 2012-02-02
US9342371B2 (en) 2016-05-17
US20140289505A1 (en) 2014-09-25
WO2011129874A2 (en) 2011-10-20
CN102859501A (zh) 2013-01-02
JP2013525886A (ja) 2013-06-20
US20130275713A1 (en) 2013-10-17
US8762703B2 (en) 2014-06-24
CN102859501B (zh) 2015-10-21
US8429391B2 (en) 2013-04-23
EP2558941A2 (en) 2013-02-20
KR101421366B1 (ko) 2014-07-18

Similar Documents

Publication Publication Date Title
KR101421366B1 (ko) 메모리 디바이스들 및 시스템들에서의 부트 파티션들
US11157417B2 (en) Memory having a static cache and a dynamic cache
JP5736439B2 (ja) ソリッドステート記憶装置におけるトランスレーションレイヤ
KR20190083148A (ko) 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
US10795576B2 (en) Data relocation in memory
US10466938B2 (en) Non-volatile memory system using a plurality of mapping units and operating method thereof
CN113806240A (zh) 存储装置及其操作方法
US11586379B2 (en) Memory system and method of operating the same
US11194708B2 (en) Data relocation in memory having two portions of data
CN113515466A (zh) 用于多内核之间动态逻辑块地址分布的系统和方法
CN112447234A (zh) 存储器控制器及其操作方法
US11983403B2 (en) Data relocation in memory
US20230385068A1 (en) Data Storage Device and Method for Storage-Class-Memory-Accelerated Boot Partition Optimization
KR20230018873A (ko) 메모리 시스템 및 그 동작 방법
CN116978431A (zh) 存储器装置及其操作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190710

Year of fee payment: 6