KR20130029021A - 기판 제조 방법 및 배선 기판의 제조 방법 - Google Patents

기판 제조 방법 및 배선 기판의 제조 방법 Download PDF

Info

Publication number
KR20130029021A
KR20130029021A KR1020120100956A KR20120100956A KR20130029021A KR 20130029021 A KR20130029021 A KR 20130029021A KR 1020120100956 A KR1020120100956 A KR 1020120100956A KR 20120100956 A KR20120100956 A KR 20120100956A KR 20130029021 A KR20130029021 A KR 20130029021A
Authority
KR
South Korea
Prior art keywords
hole
glass substrate
plating
substrate
metal
Prior art date
Application number
KR1020120100956A
Other languages
English (en)
Inventor
다까시 후시에
하지메 기꾸찌
Original Assignee
호야 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2012178895A external-priority patent/JP2013077809A/ja
Priority claimed from JP2012178894A external-priority patent/JP2013077808A/ja
Priority claimed from JP2012178893A external-priority patent/JP2013077807A/ja
Application filed by 호야 가부시키가이샤 filed Critical 호야 가부시키가이샤
Publication of KR20130029021A publication Critical patent/KR20130029021A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854Hole or via having special cross-section, e.g. elliptical
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025Abrading, e.g. grinding or sand blasting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1572Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

기판 제조 방법 및 배선 기판의 제조 방법이며, 관통 구멍(3)이 형성된 유리 기판(2)의 하면측에 도금 기초층(7)을 형성하는 공정 A와, 유리 기판(2)의 상면측에 전해 도금에 의해 제1 금속층(4a)을 형성하여 관통 구멍(3)의 하측 개구부를 폐색하는 공정 B와, 유리 기판(2)의 상면측으로부터의 전해 도금에 의해 관통 구멍(3) 내에 제2 금속층(4b)을 퇴적함으로써, 관통 구멍(3)을 금속으로 충전하는 공정 C를 포함한다. 공정 A에서는 관통 구멍(3)의 하측 개구부의 가장자리로부터 관통 구멍(3)의 측벽면의 일부에 걸쳐 도금 기초층(7)을 형성해 둔다. 공정 B에서는 관통 구멍(3)의 내부에서 도금 기초층(7)의 표면으로부터 제1 금속층(4a)을 성장시켜서 관통 구멍(3)의 하측 개구부를 폐색한다. 공정 C에서는 관통 구멍(3)의 내부에서 제1 금속층(4a)의 표면으로부터 관통 구멍(3)의 상측 개구부를 향해 제2 금속층(4b)을 성장시켜서 관통 구멍(3)을 도금 금속으로 충전한다. 본 발명에 따르면, 공정 번잡화 등의 생산성 저하를 초래하는 일 없이, 관통 구멍의 구멍 내로의 금속 충전 정도의 편차 발생, 혹은, 관통 구멍 간에서의 금속 충전 정도의 편차 발생을 회피할 수 있다.

Description

기판 제조 방법 및 배선 기판의 제조 방법{MANUFACTURING METHOD OF SUBSTRATE AND MANUFACTURING METHOD OF WIRING SUBSTRATE}
본 발명은 유리 기재를 사용한 기판 제조 방법 및 배선 기판의 제조 방법에 관한 것이다.
최근 들어, 예를 들어 MEMS(Micro Electro Mechanical System) 등의 전자 부품이 실장되는 배선 기판에 대하여, 높은 접속 신뢰성을 확보하면서 전자 부품 등의 고밀도 실장을 가능하게 하는 것이 요구되고 있다. 이에 응하기 위해, 배선 기판에 대해서는, 수지 기판이 아닌, 평활성, 경질성, 절연성, 내열성 등이 우수한 유리 기판을 코어 기판으로서 사용하고, 그 유리 기판에 형성한 관통 구멍에 금속을 충전함으로써, 양면 배선 기판으로서 이용 가능한 기판의 제조 방법이 본원 발명자들에 의해 제안되어 있다(예를 들어, 특허문헌 1 참조).
특허문헌 1에는, 유리 기판에 관통 구멍을 형성하는 공정과, 도금법(전해 도금)에 의해 관통 구멍에 금속을 충전하는 공정을 갖는 기판 제조 방법이 제안되어 있다. 이 중, 관통 구멍에 금속을 충전하는 공정에서는, 그의 초기 단계에 있어서, 유리 기판의 표리면에 있어서의 관통 구멍의 개구부 중 어느 한쪽을 금속으로 폐색하고, 그 후, 이 폐색한 한쪽의 개구부로부터 다른 쪽의 개구부를 향해 금속을 퇴적하여 관통 구멍 내에 금속을 충전하고 있다. 구체적으로는, 기판 제조 방법의 일련의 공정 중에서, 도 13의 (A) 내지 (D)에 나타내는 공정을 채용하고 있다.
도 13의 (A)에 나타내는 공정에서는, 관통 구멍(51)이 설치된 유리 기판(52)의 하면측에, 스퍼터링에 의해 크롬층(53a), 크롬 구리층(53b) 및 구리층(53c)을 순서대로 적층함으로써, 3층 구조의 도금 기초층(53)을 형성하고 있다. 이어서, 도 13의 (B)에 나타내는 공정에서는, 유리 기판(52)의 하면측에 전해 도금에 의해 도금층(54)을 형성함으로써, 관통 구멍(51)의 한쪽(하방)의 개구부를 도금층(54)에 의해 폐색하고 있다. 그 후, 도 13의 (C), (D)에 나타내는 공정에서는, 유리 기판(52)의 상면측으로부터의 전해 도금에 의해 도금층(54)을 성장시킴으로써, 관통 구멍(51)을 도금층(54)에 의해 매립하고 있다.
국제 공개 제2005/027605호
그러나, 상기 종래의 기판 제조 방법에 있어서는 이하와 같은 문제가 있었다. 관통 구멍(51)의 한쪽의 개구부를 금속(도금층(54))으로 폐색한 후에, 도금층(54)의 성장에 의해 관통 구멍(51)을 매립하는 경우에, 관통 구멍(51)의 한쪽의 개구부로부터 다른 쪽의 개구부까지의 거의 전체 영역, 즉 관통 구멍(51)의 전체 깊이 치수(유리 기판(52)의 두께 치수(T))에 걸쳐 금속을 도금 성장시킬 필요가 있다.
도금 성장은 금속 이온 농도가 높은 영역일수록 빨라진다. 금속의 석출에 따른 전류 밀도가 높게 얻어지기 때문이다. 한편, 전석을 진행시켜 가면, 도금욕 중에 있어서 금속 이온의 소비량에 국소적인 차이가 발생하여, 금속 이온의 농도에 분포가 발생한다. 관통 구멍(51)의 형상이나, 관통 구멍(51)이 형성되어 있는 기판 상의 환경에 따라서는, 금속 이온 농도가 낮아지는 영역이 발생하고, 이 영역에서는 전류 밀도가 저하되어, 도금 성장이 느려진다.
예를 들어, 배선의 미세화에 수반하여 관통 구멍(51)의 구멍 지름이 작은 경우, 도금욕 중의 금속 이온이 관통 구멍(51)으로 진입하기 어려워지면, 관통 구멍(51)의 내부에서 도금 성장의 속도가 저하되어, 관통 구멍(51)에 금속을 충전 완료할 때까지 시간이 걸린다는 문제가 발생한다.
또한, 관통 구멍(51)의 한쪽의 개구부가 도금에 의해 폐색되었을 경우, 구멍의 내부에 있어서, 폐색된 개구부 근방과 다른 쪽의 개구부 근방에서는 금속 이온 농도에 차이가 발생한다. 이 경우, 관통 구멍(51)의 내부가 금속에 의해 메워지기 전에, 다른 쪽의 개구부의 주연부 부근에 석출된 금속끼리가 성장하여 연결되어 버려, 그 결과로서 관통 구멍(51)의 내부에 공동(보이드)이 발생하게 된다.
또한, 관통 구멍(51)이 복수 형성되어 있는 기판의 경우, 관통 구멍(51)의 분포 밀도가 성긴 영역과 조밀한 영역에서 금속 이온 농도에 편차가 발생하기 쉽다. 성긴 영역보다 조밀한 영역 쪽이 금속 이온의 소비량이 많기 때문이다. 금속 이온 농도의 편차는 도금 성장 속도의 편차가 되고, 그 결과로서 기판 상의 영역마다 금속 충전 정도에 편차가 발생한다.
본 발명은 전해 도금하는 경우에 있어서의 금속 이온 농도 분포에 따른 상기 과제를 감안하여 이루어진 것으로, 공정 번잡화 등의 생산성 저하를 초래하는 일 없이, 관통 구멍의 구멍 내로의 금속 충전 정도의 편차 발생, 혹은 관통 구멍 간에서의 금속 충전 정도의 편차 발생을 피할 수 있는 기판 제조 방법 및 배선 기판의 제조 방법을 제공하는 것을 목적으로 한다.
본 명세서가 개시하는 기판 제조 방법은, 표리의 관계에 있는 제1면 및 제2면을 갖는 판상의 유리 기재에, 상기 제1면측을 제1 개구부로 하고, 또한 상기 제2면측을 제2 개구부로 하는 관통 구멍이 하나 이상 형성되어 있는 유리 기판을 준비하는 제1 공정과, 상기 유리 기판의 제1면측에 금속의 도금 기초층을 형성하는 제2 공정과, 상기 유리 기판의 제1면측에 전해 도금에 의해 제1 금속재의 층을 형성함으로써, 상기 관통 구멍의 제1 개구부를 상기 제1 금속재로 폐색하는 제3 공정과, 상기 유리 기판의 제2면측으로부터의 전해 도금에 의해 상기 관통 구멍 내에 제2 금속재를 퇴적함으로써, 상기 관통 구멍을 금속으로 충전하는 제4 공정을 포함하고 있다.
본 기판 제조 방법은, 제2 공정에서 관통 구멍의 제1 개구부측의 측벽의 일부에도 도금 기초층을 형성한다. 다음의 제3 공정에서 측벽에 있는 도금 기초층으로부터도 금속을 전석시켜 제1 개구부를 제1 금속재로 폐색하고, 관통 구멍을, 제2 개구부에서 본 저부가 두께가 두꺼운 바닥이 있는 구멍으로 한다. 그리고, 제4 공정은 상기 바닥이 있는 구멍의 저면, 즉, 제1 개구부의 폐색부로부터 제2 금속재를 전석시켜서 구멍을 금속으로 충전하는 것을 특징으로 한다.
본 제조 방법에 의하면, 제1 금속재는 관통 구멍의 측벽부에 있는 도금 기초층으로부터도 전석한다. 측벽부로부터 제1 금속재가 도금 성장하면, 제1 개구부는 두께가 두꺼운 금속층으로 폐색되게 된다. 제2 개구부로부터 구멍을 보면 바닥이 있는 구멍으로 되어 있지만, 제1 개구부가 금속으로 두껍게 폐색되어 있기 때문에 바닥은 얕아진다. 전해액 중의 금속 이온이 제1 금속재의 층을 향해 들어가기 쉬워져, 제2 금속재의 도금 성장에 따른 금속 이온 농도의 저하가 억제된다. 그 결과, 제2 금속재의 도금 성장 속도는 유지되고, 관통 구멍의 금속 충전은 효율적으로 진행된다.
본 기판 제조 방법은, 상기 제4 공정의 적어도 일부에 있어서, 정의 포워드 전류와 부의 리버스 전류를 교대로 흘리는 펄스 도금을 행하면 바람직하다.
관통 구멍의 내부나 관통 구멍이 형성되어 있는 장소에 따라, 전해 도금에 따른 전류 밀도가 상이한 영역이 출현한다. 정의 포워드 전류만을 흘려서 전석시킨 경우, 전류 밀도가 높게 확보되는 영역의 도금 성장이 빨라지지만, 전류 밀도가 낮은 영역인 관통 구멍 내의 도금 성장이 느려져, 구멍 내로의 금속 충전이 치밀하게 진행되지 않게 될 우려가 있다. 본 구성과 같이, 펄스 도금을 행하여 전류를 때때로 역회전시켜서 흘림으로써, 전류 밀도가 높은 영역의 여분으로 석출된 금속을 이온화하여 전해액으로 다시 되돌릴 수 있다. 그 결과, 전해액 중의 금속 이온 농도가 유지되고, 또한 관통 구멍의 상태나 형성되어 있는 개소에 따른 도금 성장 상태의 편차도 억제된다.
본 기판 제조 방법에 있어서 상기 펄스 도금을 실시하는 경우, 소정의 전류값의 포워드 전류를 인가한 후, 소정의 전류값의 리버스 전류를 인가하면 바람직하다.
전해 도금에 의해 전석하는 금속의 양은 전해 도금에 따른 전기량(전류×시간)에 비례한다. 따라서, 전해 도금을 전류값으로 관리함으로써, 전해액 중의 금속 이온 농도에 의하지 않고 금속의 전석 상태를 파악할 수 있다.
본 기판 제조 방법에 있어서, 상기 펄스 도금은 제2 금속재를 퇴적시키는 제4 공정에서 실시하면 효과적이다.
전술한 바와 같이, 제4 공정에서는 제1 금속재에 의한 제1 개구부의 폐색에 의해, 관통 구멍은 바닥이 있는 구멍으로 되어 있다. 전해액은 바닥이 있는 구멍의 내외를 유통하기 어렵기 때문에, 전해액을 향해 볼록하게 돌출되어 있는 금속의 부분에 집중적으로 전석되어, 구멍 내에 있는 금속 이온을 소비해 버리는 현상이 발생한다. 본 구성에 의하면, 제4 공정에 있어서 펄스 도금을 행함으로써, 볼록 한 부분을 평탄하게 고르게 하면서 전해액 중의 금속 이온의 저하를 억제할 수 있다. 또한, 볼록한 부분을 평탄하게 고르게 한 후에도 펄스 도금을 행함으로써, 구멍의 측벽에 대한 국소적인 금속 이온의 부착을 억제하여, 제2 금속재를 구멍 내에 퇴적시킬 수 있다.
본 기판 제조 방법은, 관통 구멍이 복수 형성되어 있고, 기판 상에서의 그 관통 구멍의 분포 상태에 소밀이 있는 기판에도 효과적으로 적용할 수 있다. 또한, 본 기판 제조 방법은, 관통 구멍이 복수 형성되어 있고, 관통 구멍의 직경이나 형상이 복수 종류 있는 경우의 기판에 적용하는 경우에도 효과적이다.
관통 구멍이 복수 형성되어 있는 기판의 경우, 관통 구멍이 밀집해 있는 영역에 있는 관통 구멍이나, 전해액이 구멍 내외에서 유통하기 어려운 형상의 관통 구멍인 경우, 전해 도금의 과정에서 구멍 내에 있는 전해액 중의 금속 이온 농도가 저하되기 쉬워진다. 한편, 관통 구멍이 밀집해 있지 않은 영역에 있는 관통 구멍이나 구멍 내에 비교적 전해액이 들어가기 쉬운 형상의 관통 구멍은 전해 도금의 과정에서도 구멍 내의 금속 이온 농도가 저하되기 어렵다. 즉, 관통 구멍의 형성 상태 등의 요인에 의해, 도금욕 중의 금속 이온 농도에 분포가 발생한다. 금속 이온 농도가 진한 영역과 흐린 영역에서는 전석에 따른 전류 밀도에 차이가 발생하여, 도금 성장의 정도에 편차가 발생하기 쉽다. 본 구성에 의하면, 펄스 도금을 실시함으로써, 도금욕 중의 금속 이온 농도의 분포가 발생하기 어려워져, 관통 구멍의 충전 상태가 균등화된다.
본 기판 제조 방법은, 상기 제1 공정에 있어서, 상기 관통 구멍의 제1 개구부측의 단면 형상이 플레어 형상인 상기 관통 구멍을 갖는 유리 기판을 준비하면 바람직하다.
본 구성에 따르면, 제1 개구부가 도금 기초층을 형성하는 기판의 제1면측을 향해 확장되기 때문에, 도금 기초층이 관통 구멍의 측벽의 제1 개구부 부근에 형성되기 쉬워진다.
본 기판 제조 방법은 상기 제1 금속재와 상기 제2 금속재가 동일 금속재이면 바람직하다.
본 구성에 의하면, 제1 개구부를 금속으로 폐색하는 제3 공정과, 구멍 내에 금속을 충전하는 제4 공정을 동일한 도금욕에서 연속해서 실시할 수도 있다. 또한, 동일한 금속이면, 제3 공정의 도금에 의해 전석한 부분과 제4 공정의 도금에 의해 전석한 부분에 전기적인 계면이 생기지 않는다. 동일한 금속으로 구성됨으로써, 고주파 특성이 우수한 기판을 얻을 수 있다.
본 기판 제조 방법에서 사용하는 금속재는 전기 저항이 낮은 금속이 바람직하고, 예를 들어 구리, 니켈, 금, 은, 백금, 팔라듐, 크롬, 알루미늄 및 로듐으로부터 선택되는 1종으로 구성되는 금속 또는 2종 이상으로 구성되는 합금이 바람직하다.
본 구성에 따르면, 관통 구멍의 구멍 내에 상기의 금속재가 충전되기 때문에, 유리 기판의 표리면의 도통이 확실하게 확보된다. 따라서, 본 유리 기판을, 배선 기판과 같은 전자 부품이 실장되는 기판 등의 용도에 바람직하게 적용할 수 있다.
본 명세서에서는 배선 기판의 제조 방법도 개시한다. 본 배선 기판의 제조 방법은, 전술한 것까지의 기판 제조 방법에 의해, 관통 구멍에 금속을 충전해서 이루어지는 유리 기판을 제조한 후, 상기 유리 기판의 제1면 및 제2면 중 적어도 한쪽에 배선 패턴을 형성하는 것을 특징으로 하는 배선 기판의 제조 방법이다.
본 구성에 따르면, 전술한 관통 구멍을 충전하는 시간을 단축할 수 있기 때문에, 유리 기판을 코어 기판으로 사용한 배선 기판을 효율적으로 제조할 수 있다. 또한, 양면 배선 기판을 구성할 때에는 저렴한 도금으로 배선 기판의 표리면의 금속화를 도모할 수 있다. 또한, 제1 금속재, 제2 금속재 및 배선을 전술한 금속으로 구성함으로써, 배선 기판의 모든 배선 경로를 저저항 재료로 구성할 수 있다.
본 발명에 따르면, 종래 방법을 채용하는 경우에 비해, 전해 도금에 의해 관통 구멍에 금속을 충전 완료할 때까지의 소요 시간을 단축할 수 있다. 이로 인해, 유리 기판의 관통 구멍에 금속을 충전하여 이루어지는 기판의 생산성을 향상시킬 수 있다.
또한, 본 발명에 따르면, 유리 기판에 형성된 관통 구멍 내에 금속을 충전 할 때에, 상기 관통 구멍의 구멍 내에 있어서의 보이드의 발생을 미연에 방지할 수 있고, 이에 의해 전자 부품 등의 접속 신뢰성이 높은 고밀도 실장을 가능하게 하는 배선 기판을 실현할 수 있다.
또한, 본 발명에 따르면, 유리 기판에 형성된 복수의 관통 구멍에 대하여 금속을 충전할 때에 공정 번잡화 등에 의한 생산성 저하를 초래하는 일 없이, 각 관통 구멍의 구멍 내로의 금속 충전 정도의 편차 발생을 피할 수 있다.
도 1은 본 발명의 제1 실시 형태 내지 제3 실시 형태에 따른 배선 기판의 구성예를 나타내는 단면도이다.
도 2의 (A) 및 (B)는 본 발명의 제1 실시 형태 내지 제3 실시 형태에 따른 배선 기판의 제조 방법을 설명하는 공정도(그 1)이다.
도 3의 (A) 내지 (C)는 본 발명의 제1 실시 형태 및 제3 실시 형태에 따른 배선 기판의 제조 방법을 설명하는 공정도이다.
도 4는 본 발명의 제1 실시 형태 내지 제3 실시 형태에 따른 관통 구멍의 단면 형상을 나타내는 확대도이다.
도 5의 (A) 내지 (C)는 본 발명의 제1 실시 형태 내지 제3 실시 형태에 따른 배선 기판의 제조 방법을 설명하는 공정도(그 2)이다.
도 6의 (A) 내지 (C)는 본 발명의 제1 실시 형태 내지 제3 실시 형태에 따른 배선 기판의 제조 방법을 설명하는 공정도(그 3)이다.
도 7은 본 발명의 제1 실시 형태에 따른 배선 기판의 제조 방법을 설명하는 플로우챠트이다.
도 8의 (A) 내지 (D)는 본 발명의 제2 실시 형태에 따른 배선 기판의 제조 방법을 설명하는 공정도이다.
도 9는 본 발명의 제2 실시 형태 및 제3 실시 형태에 따른 펄스 반전 도금법을 설명하는 타임 챠트이다.
도 10은 본 발명의 제2 실시 형태 및 제3 실시 형태에 따른 배선 기판의 제조 방법을 설명하는 플로우챠트이다.
도 11은 본 발명의 제3 실시 형태에 따른 배선 기판을 구성하는 유리 기판 상에 있어서의 관통 구멍의 배치예를 나타내는 평면도이다.
도 12의 (A) 및 (B)는 본 발명의 제3 실시 형태에 따른 배선 기판의 제조 방법을 설명하는 공정도이다.
도 13의 (A) 내지 (D)는 종래의 기판 제조 방법을 설명하는 공정도이다.
본 명세서에 기재하는 몇 개의 실시 형태의 특징을 처음에 정리한다.
(특징 1) 유리 기판은, 감광성 유리로 구성된 기판을 준비한다.
감광성 유리 기판은 관통 구멍을 고정밀도로 형성할 수 있기 때문에, 유리 배선 기판의 기판 재료에 적합하다.
(특징 2) 감광성 유리 기판은, 이온 마이그레이션을 억제하는 전처리가 이루어진 것을 준비한다.
감광성 유리 기판에는, 리튬 이온이나 칼륨 이온과 같은 알칼리 금속 이온이 포함되어 있다. 자외선 조사나 가열 처리를 행함으로써 기판 중의 알칼리 금속 이온이 고정화된다. 알칼리 금속 이온의 이동이 억제되므로, 이온 마이그레이션도 억제할 수 있다.
(특징 3) 유리 기판은, 적어도 관통 구멍 내벽에 조면 가공이 실시되어 있는 것을 준비한다. 관통 구멍 내벽에 조면 가공이 실시되어 있으면, 관통 구멍 내에 충전하는 금속과, 관통 구멍 벽면의 밀착성이 향상된다.
(특징 4) 도금 기초층은 스퍼터링법으로 형성된다.
스퍼터링법은, 유리 기판 상에 금속층을 밀착성 좋게 형성할 수 있다.
(특징 5) 도금 기초층은 2층 구조이며, 유리 기판 상에 형성되는 최초의 층은 크롬이다. 유리 표면 상의 크롬막은 밀착성 좋게 제막된다. 밀착성이 우수한 크롬막을 개재함으로써, 관통 구멍 내에 충전되는 금속과 관통 구멍 측벽의 가스 배리어성이 특히 좋아진다.
(특징 6) 금속 충전 공정에서의 도금 전류 밀도는 개구부 폐색 공정의 도금 전류 밀도보다도 낮다. 금속 충전 공정에서의 도금 성장은, 금속을 보다 치밀하게 충전하기 위해 느린 속도로 성장시키는 것이 바람직하다. 도금 전류 밀도를 억제함으로써, 치밀한 막을 제막할 수 있다. 또한, 금속 충전 공정에 있어서 전해 전압이 상승하면, 다른 전해 반응에 의한 가스의 발생(예를 들어 수소)이 우려된다. 전해 전류를 낮게 함으로써, 다른 전해 반응이 발생하는 것이 방지된다.
(특징 7) 금속 충전 공정의 후이면서 기판 평탄화 단계 전에, 유리 기판의 제1면으로부터 제1 금속재 및 도금 기초층을 제거하여, 유리 기판의 제1면을 노출시킨다. 유리 기판의 제1면 및 제2면은 공통의 재료(유리)가 노출된 면이 된다. 그로 인해, 양면을 동시에 평탄화 처리를 행할 수 있다.
(제1 실시 형태)
<1. 배선 기판의 개략 구성>
도 1은 본 발명의 실시 형태에 따른 배선 기판의 구성예를 나타내는 단면도이다. 도시한 배선 기판(1)은 유리 기판(2)을 사용하여 구성되어 있다. 유리 기판(2)은 배선 기판(1)의 코어 기판으로서 사용되고 있다. 유리 기판(2)에는 복수(도 1에서는 1개만 표시)의 관통 구멍(3)이 설치되어 있다. 관통 구멍(3)에는 금속(4)이 충전되어 있다. 유리 기판(2)의 제1면 및 제2면에는, 각각 밀착층(5)을 개재해서 배선 패턴(6)이 형성되어 있다. 이것으로부터, 배선 기판(1)은 양면 배선 기판을 구성하고 있다. 유리 기판(2)의 제1면과 제2면은 서로 표리의 관계로 되어 있다. 도 1에 있어서는, 유리 기판(2)의 하면을 제1면으로 하고, 유리 기판(2)의 상면을 제2 면으로 하고 있다. 배선 패턴(6)은, 배선 경로에 따른 패턴 형상으로 형성되어 있다.
유리 기판(2)은 감광성 유리 기판을 사용하여 구성되어 있다. 유리 기판(2)에 사용되는 감광성 유리 기판은, 그의 평활성, 경질성, 절연성, 가공성 등의 면에서, 배선 기판(1)의 코어 기판으로서 우수하다. 이러한 성질은, 감광성 유리 외에, 소다석회 유리 등의 화학 강화 유리, 무알칼리 유리, 알루미노실리케이트 유리 등에서도 마찬가지이며, 이들 유리도 배선 기판(1)의 코어 기판에 사용하는 것이 가능하다.
관통 구멍(3)은 평면에서 보아 원형으로 형성되어 있다. 본 발명을 실시함에 있어서, 관통 구멍(3)의 배치에 특별히 제한은 없다. 이로 인해, 관통 구멍(3)에 대해서는, 예를 들어 원하는 배선 패턴(6)의 패턴 형상에 맞춰 랜덤하게 배치해도 좋고, 미리 결정된 간격으로 매트릭스 형상으로 배치해도 좋고, 매트릭스 형상 이외의 배열로 배치해도 좋다.
또한, 도 1에 있어서, 금속(4)은, 전술한 바와 같이 유리 기판(2)의 양면(제1면, 제2면)에 형성된 배선 패턴(6)끼리를 전기적으로 접속하는 것이다. 이로 인해, 금속(4)은 전기 저항이 낮은 금속 재료(도전 재료)인 것이 바람직하다. 또한, 본 발명의 실시 형태에 있어서는, 관통 구멍(3)을 금속(4)으로 매립하는 방법으로서 전해 도금을 이용한다. 이로 인해, 금속(4)은 전해 도금에 적합한 금속 재료인 것이 바람직하다. 구체적으로는, 금속(4)은 구리, 니켈, 금, 은, 백금, 팔라듐, 크롬, 알루미늄 및 로듐 중 어느 1종으로 구성되는 금속 또는 2종 이상으로 구성되는 합금이다. 본 실시 형태에 있어서는, 금속(4)을 구리로 구성하기로 한다.
밀착층(5)은 유리 기판(2)에 대한 배선 패턴(6)의 밀착력을 강화하는 층이다. 밀착층(5)은 배선 패턴(6)과 동일한 패턴 형상을 이루고 있다. 본 실시 형태에 있어서는, 배선 패턴(6)을 금속(4)과 마찬가지로 구리로 구성하고 있다. 이 구리를 유리 기판(2) 상에 직접 적층하면 충분한 밀착력이 얻어지지 않는다. 이로 인해, 유리 기판(2)과 배선 패턴(6)의 사이에 밀착층(5)을 개재시키고 있다. 밀착층(5)은 크롬층과 구리층의 2층 구조여도 좋고, 이들 층 사이에 크롬 구리층을 개재시킨 3층 구조여도 좋고, 4층 이상의 다층 구조여도 좋다. 본 실시 형태에 있어서는, 일례로서, 밀착층(5)을 3층 구조로 하고 있다. 구체적으로는, 밀착층(5)의 구조를, 유리 기판(2) 상에 크롬층(5a), 크롬 구리층(5b) 및 구리층(5c)을 순서대로 적층한 3층 구조로 하고 있다.
배선 패턴(6)은 밀착층(5) 상에 적층한 상태로 형성되어 있다. 보다 구체적으로는, 배선 패턴(6)은 밀착층(5)의 최상층이 되는 구리층(5c) 상에 형성되어 있다. 유리 기판(2)의 제1면에 형성된 배선 패턴(6)의 일부와, 유리 기판(2)의 제2면에 형성된 배선 패턴(6)의 일부는, 관통 구멍(3)에 충전된 금속(4)을 통해 전기적으로 접속(도통)되어 있다.
<2. 배선 기판의 제조 방법의 수순>
이어서, 본 발명의 실시 형태에 따른 배선 기판의 제조 방법에 대하여 도 7의 플로우챠트를 참조하여 설명한다.
본 실시 형태의 배선 기판의 제조 방법은, 기판 준비 공정 S10과, 도금 기초층 형성 공정 S20과, 기판에 형성된 관통 구멍의 한쪽의 개구부를 폐색하는 개구부 폐색 공정 S30과, 구멍 내에 금속을 충전하는 금속 충전 공정 S40과, 기판 표면을 가공하는 기판 표면 가공 공정 S50과, 기판 표면에 배선 패턴을 형성하는 배선 패턴 형성 공정 S60을 포함하고 있다. 각 공정에 대하여 순차적으로 설명한다.
[제1 공정: 기판 준비 공정 S10]
기판 준비 공정 S10에는, 유리 기판(2)에 관통 구멍(3)을 형성하는 관통 구멍 형성 단계 S11과, 유리 기판(2)의 물성 안정화를 목적으로 한 유리 기판 개질 단계 S12과, 기판(2)의 관통 구멍(3) 내벽과 금속(4)의 밀착성 향상을 목적으로 한 벽면 조면화 단계 S13이 포함되어 있다.
(관통 구멍 형성 단계 S11)
관통 구멍 형성 단계 S11은 유리 기판(2)에 관통 구멍(3)을 형성하는 공정이다. 관통 구멍 형성 공정 S11은, 표리의 관계에 있는 제1면 및 제2면을 갖는 판상의 유리 기재에, 제1면측을 제1 개구부로 하고, 또한 제2면측을 제2 개구부로 하는 관통 구멍을 형성하여 이루어지는 유리 기판을 준비하는 공정에 상당한다. 이로 인해, 관통 구멍(3) 구비 유리 기판(2)을 입수하는 방법으로서는, 관통 구멍 형성 공정 S11을 행하는 것 이외에도, 예를 들어 다른 제조사로부터 관통 구멍(3) 구비 유리 기판(2)을 구입해도 좋다. 관통 구멍(3)의 형성 방법으로서는, 예를 들어 레이저 가공법이나 포토리소그래피법을 사용할 수 있다. 본 실시 형태에 있어서는, 관통 구멍(3)을 고정밀도로 형성함에 있어서, 레이저 가공법보다 유리한 포토리소그래피법을 이용하기로 한다. 포토리소그래피법은 노광 및 현상의 각 처리를 거쳐 행해진다. 이로 인해, 관통 구멍(3)의 형성 대상이 되는 유리 기재로는, 감광성의 물질을 유리 중에 분산시킨 감광성 유리를 이용하기로 한다.
그 경우, 유리 기판(2)은 감광성을 나타내는 것이면 특별히 제한은 없다. 유리 기판(2)에는, 감광성 성분으로서 금(Au), 은(Ag), 아산화동(Cu2O) 또는 산화세륨(CeO2) 중 적어도 1종을 포함하고 있는 것이 바람직하고, 2종 이상 포함하고 있는 것이 보다 바람직하다. 이러한 유리 기판(2)으로서는, 예를 들어 질량%로, SiO2: 55% 내지 85%, 산화알루미늄(Al2O3): 2% 내지 20%, 산화리튬(Li2O): 5% 내지 15%, SiO2+Al2O3+Li2O>85%를 기본 성분으로 하고, Au: 0.001% 내지 0.05%, Ag: 0.001% 내지 0.5%, Cu2O: 0.001% 내지 1%를 감광성 금속 성분으로 하고, 추가로 CeO2: 0.001% 내지 0.2%를 광증감제로서 함유하는 것을 사용할 수 있다.
이하, 포토리소그래피법에 의해 유리 기판(2)에 관통 구멍(3)을 형성하는 경우의 구체적인 수순에 대하여 설명한다. 우선, 유리 기판(2)의 관통 구멍(3)을 형성하는 부분(이하 「관통 구멍 형성 부분」이라 함)을 노광한다. 이 노광 처리에서는, 마스크 개구를 갖는 포토마스크(도시하지 않음)를 사용한다. 포토마스크는, 예를 들어 투명한 얇은 유리 기판에 원하는 패턴 형상으로 차광막(크롬막 등)을 형성하고, 이 차광막으로 노광광(본 형태예에서는 자외선)의 통과를 차단하는 것이다. 상기 노광 처리에서는 이 포토마스크를 유리 기판(2)의 제1면 또는 제2면에 밀착시켜 배치한다. 이어서, 포토마스크를 통해 유리 기판(2)에 자외선을 조사한다. 그렇다면, 유리 기판(2)의 관통 구멍 형성 부분에 대응하여 포토마스크에 형성된 마스크 개구를 통과하여 유리 기판(2)에 자외선이 조사된다.
이어서, 유리 기판(2)을 열처리한다. 열처리는 감광성 유리 기판의 전이점과 굴복점 사이의 온도에서 행하는 것이 바람직하다. 전이점을 하회하는 온도에서는 열처리 효과를 충분히 얻지 못하고, 굴복점을 상회하는 온도에서는 감광성 유리 기판의 수축이 일어나서 노광 치수 정밀도가 저하될 우려가 있기 때문이다. 열처리 시간으로서는 30분 내지 5시간 정도로 하는 것이 바람직하다.
이러한 자외선 조사와 열처리를 행함으로써, 자외선이 조사된 관통 구멍 형성 부분이 결정화된다. 그 결과, 도 2의 (A)에 도시한 바와 같이, 유리 기판(2)의 관통 구멍 형성 부분에 노광 결정화부(3a)가 형성된다.
그 후, 전술한 바와 같이 노광 결정화부(3a)가 형성된 유리 기판(2)을 현상한다. 현상 처리는, 적당한 농도의 희불화수소산 등의 에칭액을, 현상액으로서 유리 기판(2)에 스프레이 등 함으로써 행한다. 이 현상 처리에 의해, 노광 결정화부(3a)가 선택적으로 용해 제거된다. 그 결과, 도 2의 (B)에 도시한 바와 같이, 유리 기판(2)에 관통 구멍(3)이 형성된다. 이 관통 구멍(3)은 유리 기판(2)의 하면(제1면)과 상면(제2면)에 각각 개구한 상태가 된다. 이후의 설명에서는, 유리 기판(2)의 하면측으로 개구하는 관통 구멍(3)의 개구부(제1 개구부)를 하측 개구부로 하고, 유리 기판(2)의 상면측으로 개구하는 관통 구멍(3)의 개구부(제2 개구부)를 상측 개구부로 한다.
상기 포토리소그래피법을 이용한 관통 구멍(3)의 형성 방법에 의하면, 유리 기판(2)에 종횡비 10 정도의 관통 구멍(3)을 원하는 수만큼 동시에 형성할 수 있다. 예를 들어, 두께 0.3mm 내지 1.5mm 정도의 유리 기판(2)을 사용한 경우에는, 구멍 지름(직경)이 30μm 내지 150μm 정도인 관통 구멍(3)을 원하는 위치에 복수 동시에 형성할 수 있다. 이에 의해, 배선 패턴의 미세화, 관통 구멍 형성 단계 S11의 효율화를 도모하는 것이 가능해진다. 또한, 배선의 고밀도화를 위해, 랜드 폭을 지극히 작게 하거나, 혹은 랜드 폭을 제로로 한 랜드리스 구조로 하는 경우에는, 관통 구멍(3) 사이의 스페이스를 충분히 넓게 확보할 수 있다. 그로 인해, 관통 구멍(3) 사이에도 배선을 형성하는 것이 가능해지고, 배선 패턴의 설계 자유도의 확대나 배선 밀도의 향상을 도모하는 것도 가능해진다. 또한, 복수의 관통 구멍(3)을 협소 피치로 형성함으로써 배선 밀도의 향상을 도모하는 것도 가능해진다.
(유리 기판 개질 단계 S12)
전술한 바와 같이 감광성의 유리 기판(2)을 사용해서 관통 구멍(3)을 형성한 후에는, 필요에 따라 유리 기판 개질 단계 S12가 행해진다. 이하, 유리 기판 개질 단계 S12에 대하여 설명한다.
통상, 감광성의 유리 기판(2)에는, 리튬 이온(Li+), 칼륨 이온(K+) 등의 알칼리 금속 이온이 포함되어 있다. 이들 알칼리 금속 이온이 배선 기판(1)의 배선 금속에 누설되고, 여기에 물이 흡착되면, 전압이 인가되어 있는 회로 간에 있어서 배선 금속이 이온화하고, 이것이 다시 전하를 받아서 환원되어 석출되는 이온 마이그레이션이 발생한다. 이 이온 마이그레이션에 의해, 최악의 경우에는, 석출된 금속에 의해 한쪽의 회로로부터 다른 쪽의 회로를 향하는 배선이 형성되어, 회로간이 단락해 버릴 우려가 있다. 이러한 단락 불량은 배선 간격이 작은 경우에 현저해진다. 이로 인해, 미세한 배선을 고밀도로 형성하기 위해서는 이온 마이그레이션을 억제할 필요가 있다.
유리 기판 개질 단계 S12에서는, 관통 구멍(3)이 형성된 유리 기판(2) 전체에, 예를 들어 자외선을 약 700mJ/cm2로 조사하고, 그 후, 약 850℃의 온도에서 약 2시간의 열처리를 행함으로써, 유리 기판(2)을 결정화한다. 이렇게 감광성의 유리 기판(2) 전체를 결정화함으로써, 결정화 전에 비해, 유리 기판(2)에 포함되는 알칼리 금속 이온이 이동하기 어려워진다. 이로 인해, 이온 마이그레이션을 효과적으로 억제할 수 있다.
(벽면 조면화 단계 S13)
유리 기판 개질 단계 S12에서 유리 기판(2)을 결정화한 후에는 벽면 조면화 단계 S13을 행한다.
벽면 조면화 단계 S13은, 적어도 유리 기판(2)에 형성되어 있는 관통 구멍(3)의 측벽에 대하여, 그의 표면의 조면화를 행하는 공정이다. 표면의 조면화란, 상기 표면을 거친 면 상태로 변화시키는 것, 보다 구체적으로는, SEM(전자 현미경) 관찰로 식별할 수 있는 차이가 발생하는 정도 이상의 면 거칠기의 변화를 수반하는 면 처리를 행하는 것을 말한다. 또한, 벽면 조면화 공정 S13에서는 적어도 관통 구멍(3)의 측벽면에 대하여 조면화를 행하면 되기 때문에, 상기 측벽면 이외에 유리 기판(2)의 표리면이나 측단부면 등을 조면화 대상면으로서 포함해도 좋다.
표면의 조면화는 이하와 같은 방법으로 행한다. 본 실시 형태에 있어서는, 관통 구멍(3)이 형성되고, 또한 결정화된 후의 유리 기판(2)에 대하여, 산성 불화 암모늄(NH4F·HF)과 황산암모늄((NH4)2SO4)이 소정 비율로 혼합되어 이루어지는 에칭액에 의한 에칭을 행한다. 이러한 에칭 처리를 행하면, 유리 기판(2)을 구성하는 각종 재료 중, 상기 에칭액에 녹기 쉬운 것(예를 들어 SiO2로 이루어지는 석영 유리)이 우선하여 선택적으로 용해 제거된다. 그 결과, 에칭 처리된 표면(관통 구멍(3)의 구멍 내에 있어서의 측벽의 표면을 포함함)에는 미세한 에칭 자국이 다수 형성되게 된다. 이 에칭 자국의 형성에 의해, 유리 기판(2)의 표면이 조면화된다.
이와 같이 하여 조면화된 표면에 대해서는, 조면화를 하지 않는 경우에 비하면, 후술하는 제4 공정(금속 충전 공정 S40)에서 관통 구멍(3)의 구멍 내에 충전되는 금속 재료의 습윤성이 향상된다. 또한, 금속 재료의 충전 후에는 조면화에 의해 형성된 에칭 자국의 저부까지 금속 재료가 인입함으로써 앵커 효과가 발휘되므로, 조면화를 하지 않는 경우에 비하면, 조면화된 표면에 대한 금속 재료의 밀착 강도가 향상된다.
또한, 벽면 조면화 단계 S13에서의 조면화는 반드시 전술한 에칭 처리로 행할 필요는 없고, 예를 들어 기계적인 연삭 처리를 이용하는 것과 같은 다른 방법으로 행하는 것이어도 좋다.
[제2 공정: 도금 기초층 형성 공정 S20]
도금 기초층 형성 공정 S20은 유리 기판(2)의 하면측에 금속의 도금 기초층(7)을 형성하는 공정이다. 이 공정에서는 유리 기판(2)의 상면측에 도금 기초층(7)을 형성하지 않고, 유리 기판(2)의 하면측에만 도금 기초층(7)을 형성한다. 또한, 도금 기초층 형성 공정 S20에서는, 도 3의 (A)에 도시한 바와 같이, 유리 기판(2)의 하면과 아울러, 관통 구멍(3)의 하측 개구부(제1 개구부)의 가장자리로부터 관통 구멍(3)의 측벽면의 일부에 걸쳐서도 도금 기초층(7)을 형성해 둔다. 이에 의해, 유리 기판(2)의 하면측에 위치하는 관통 구멍(3)의 측벽면 부분은 도금 기초층(7)으로 덮이는 데 반해, 유리 기판(2)의 상면측에 위치하는 관통 구멍(3)의 측벽면 부분은 도금 기초층(7)으로 덮이는 일 없이 노출된 상태가 된다. 덧붙여서 말하면, 여기에서 기술하는 「관통 구멍(3)의 측벽면의 일부」란, 관통 구멍(3)의 깊이 방향의 일부를 차지하는 측벽면 부분이면서 관통 구멍(3)의 하측 개구부의 가장자리로부터 관통 구멍(3)의 안측(상측 개구부)을 향해 연속하는 측벽면 부분을 말한다.
관통 구멍(3)의 깊이 방향에 있어서, 도금 기초층(7)을 형성하는 범위는, 유리 기판(2)의 제거 예정 영역(8)보다도 관통 구멍(3)의 안측으로 인입한 위치까지 확보하는 것이 바람직하다. 유리 기판(2)의 제거 예정 영역(8)이란, 후술하는 제5 공정(기판 표면 가공 공정 S50)에 있어서 유리 기판(2)의 표층부를 기계 가공에 의해 제거할 때에 유리 기판(2)의 제거를 예정하고 있는 영역을 말한다. 도 3의 (A)에 있어서는, 2개의 이점쇄선으로 나타내는 위치까지 유리 기판(2)의 표층부를 기계 가공으로 제거할 예정으로 되어 있다. 이로 인해, 유리 기판(2)의 기계 가공을 종료하면, 2개의 이점쇄선보다 내측의 기판 부분(2a)이, 최종적으로 유리 기판(2)으로서 남는다.
유리 기판(2)의 제거 예정 영역(8)은 유리 기판(2)의 양면에 각각 설정되어 있다. 이 중, 유리 기판(2)의 하면측에 설정된 제거 예정 영역(8)에 대해서는, 기계 가공에 의해 유리 기판(2)의 표층부를 제거한 후라도 관통 구멍(3)의 하측 개구부가 도금 기초층(7) 및 제1 도금층(4a)(후술)에 의해 폐색된 상태가 되도록 도금 기초층(7)을 형성해 둔다. 구체적으로는, 제거 예정 영역(8)의 경계 위치(이점쇄선으로 나타내는 위치)보다 관통 구멍(3)의 안측까지 도금 기초층(7)을 형성해 둔다.
도금 기초층(7)은 유리 기판(2)과의 밀착성이 양호한 스퍼터링에 의해 형성하는 것이 바람직하다. 구체적으로는, 유리 기판(2)의 하면측에, 예를 들어 두께가 약 0.05μm인 크롬층(7a)과 두께가 약 1.5μm인 구리층(7b)을, 스퍼터링에 의해 순서대로 적층함으로써, 2층 구조의 도금 기초층(7)을 형성한다. 이 때, 스퍼터링에 의해 타깃으로부터 튕겨 나간 금속 원자(이하, 「스퍼터 원자」라고도 기재함)의 일부가, 관통 구멍(3)의 하측 개구부로부터 관통 구멍(3) 내에 진입하여, 관통 구멍(3)의 측벽면에 부착된다. 이로 인해, 스퍼터 원자를 관통 구멍(3)의 측벽면에 효율적으로 부착시키기 위해서는, 상기 관통 구멍 형성 단계 S11에 있어서, 관통 구멍(3)의 하측 개구부측의 단면 형상이 플레어 형상이 되도록, 유리 기판(2)에 관통 구멍(3)을 형성해 두는 것이 바람직하다.
구체적으로는, 상기 관통 구멍 형성 단계 S11에 있어서, 노광 결정화부(3a)를 에칭액으로 용해시키는 경우에, 에칭액의 농도를 적절히 조정함으로써, 관통 구멍(3)의 깊이 방향에서 유리 기판(2)의 하측 개구부의 가장자리에 가까운 부분이 먼 부분보다 많이 녹도록 한다. 이에 의해, 관통 구멍(3)의 구멍 지름이, 깊이 방향의 중심부로부터 상하의 개구부를 향해 서서히 커지도록 관통 구멍(3)이 형성되게 된다. 이렇게 관통 구멍(3)을 형성해 두면, 상기 크롬층(7a) 및 구리층(7b)의 스퍼터링 시에, 도 4에 도시한 바와 같이, 관통 구멍(3)의 하측 개구부측의 측벽면이 관통 구멍(3)의 중심축(일점쇄선)에 대하여 확장된다. 이로 인해, 스퍼터링에 의해 관통 구멍(3)의 하측 개구부로부터 관통 구멍(3) 내에 진입한 스퍼터 원자가, 관통 구멍(3)의 측벽면에 부착되기 쉬워진다. 관통 구멍(3)의 깊이 방향에 있어서의 도금 기초층(7)의 형성 범위에 대해서는, 예를 들어 관통 구멍(3)의 깊이 치수(유리 기판(2)의 두께 치수)의 적어도 1/20 이상, 보다 바람직하게는 1/10 이상, 더욱 바람직하게는 1/5 내지 1/2 정도의 범위로 하고, 이 범위에서 관통 구멍(3)의 측벽면을 도금 기초층(7)으로 피복하면 좋다.
[제3 공정: 개구부 폐색 공정 S30]
개구부 폐색 공정 S30은, 유리 기판(2)의 하면측에 전해 도금에 의해 제1 금속재의 층인 제1 도금층(4a)을 형성함으로써, 관통 구멍(3)의 하측 개구부를 제1 도금층(4a)에 의해 폐색하는 공정이다. 이 공정 S30에서는, 도 3의 (B)에 도시한 바와 같이, 유리 기판(2)의 하면에서 도금 기초층(7)의 표면으로부터 제1 도금층(4a)을 성장시킴과 함께, 관통 구멍(3)의 내부에서도 도금 기초층(7)의 표면으로부터 제1 도금층(4a)을 성장시킴으로써, 관통 구멍(3)의 하측 개구부를 제1 도금층(4a)에 의해 폐색한다. 본 실시 형태에 있어서는, 구리의 전해 도금에 의해 제1 도금층(4a)을 형성한다. 즉, 본 실시 형태에서는 제1 금속재로서 구리를 사용한다.
개구부 폐색 공정 S30의 전해 도금에서는, 예를 들어 도금액인 황산구리 수용액이 들어간 도금욕 중에, 동판을 애노드로 하고, 유리 기판(2)의 도금 기초층(7)을 캐소드로 하여 각각 배치한다. 이 때, 도금 기초층(7)이 형성되어 있는 유리 기판(2)의 하면측(제1면측)으로부터 전해 도금을 행하기 위해, 유리 기판(2)의 하면측을 애노드(동판)에 대향시킨다. 이 상태에서 애노드와 캐소드에 직류 전원을 접속하여 소정 범위의 전압, 예를 들어 도금욕을 산성욕으로 했을 경우에는 1 내지 5V의 범위의 전압을 인가함으로써, 도금 기초층(7)의 표면에 구리를 석출시킨다. 또한, 인가 전압은 도금욕에 있어서의 반응계에서 다른 전해 반응이 발생하지 않는 범위, 예를 들어 애노드에 있어서의 수소 과전압에 이르지 않는 범위로 설정 할 필요가 있다.
제1 도금층(4a)의 형성은 관통 구멍(3)의 구멍 지름에도 의존하지만, 예를 들어 1A/dm2 내지 5A/dm2의 전류 밀도로 행하도록 한다. 또한, 이 전류 밀도는 도금욕의 pH나 구리 이온 농도에도 의존하기 때문에, 그 값을 적절히 설정하도록 한다. 일반적으로는, 구리 이온 농도가 높은 경우에는, 낮은 경우에 비하여 보다 높은 전류 밀도로 설정할 수 있다. 이러한 전류 밀도 조건 하에서 전해 도금을 행함으로써, 관통 구멍(3)의 하측 개구부를 제1 도금층(4a)에 의해 폐색할 수 있다. 이때, 전해 도금에 의해 도금 기초층(7) 상에 적층되는 제1 도금층(4a)의 일부는, 관통 구멍(3)의 측벽면을 기어오르듯이 하여 도금 기초층(7)보다도 관통 구멍(3)의 안측까지 성장한다. 또한, 관통 구멍(3) 내에 있어서의 제1 도금층(4a)의 표면은, 관통 구멍(3)의 중심 부분에서 단면 대략 U자 형상 또는 단면 대략 V자 형상으로 오목한 형상이 된다.
[제4 공정: 금속 충전 공정 S40]
금속 충전 공정 S40은, 유리 기판(2)의 상면측으로부터의 전해 도금에 의해 관통 구멍(3) 내에 제2 금속재의 층인 제2 도금층(4b)을 퇴적함으로써, 관통 구멍(3)을 금속으로 충전하는 공정이다. 여기서 기술하는 「유리 기판(2)의 상면측으로부터의 전해 도금」이란, 유리 기판(2)의 상면 및 하면 중, 유리 기판(2)의 상면측에 이것에 대향하도록 애노드를 배치하여 행하는 전해 도금을 말한다. 또한, 「관통 구멍(3)을 금속으로 충전하는」이란, 상술한 개구부 폐색 공정 S30에 있어서 관통 구멍(3)의 하측 개구부를 제1 도금층(4a)으로 폐색한 경우에, 관통 구멍(3) 내에서 제1 도금층(4a)에 의해 매립되어 있지 않은 부분(미충전 부분)을 제2 금속재로 채우는 것을 말한다.
금속 충전 공정 S40에서는, 도 3의 (C)에 도시한 바와 같이, 관통 구멍(3)의 내부에서 제1 도금층(4a)의 표면으로부터 관통 구멍(3)의 상측 개구부를 향해 제2 도금층(4b)을 성장시킴으로써, 관통 구멍(3)을 금속으로 충전한다. 본 실시 형태에 있어서는, 전술한 제1 도금층(4a)과 마찬가지로, 구리의 전해 도금에 의해 관통 구멍(3) 내에 제2 도금층(4b)을 형성한다. 이 경우, 관통 구멍(3)의 내부에는, 제1 도금층(4a) 및 제2 도금층(4b)을 구성하는 구리와 함께, 도금 기초층(7)(크롬층(7a), 구리층(7b))을 구성하는 크롬 및 구리가 존재하고, 이들 금속에 의해 관통 구멍(3)이 매립되게 된다.
전술한 바와 같이, 도금 기초층 형성 공정 S20에 있어서, 도금 기초층(7)을 관통 구멍(3)의 하측 개구부의 가장자리로부터 관통 구멍(3)의 측벽면의 일부에 걸쳐 형성하고 있다. 이로 인해, 개구부 폐색 공정 S30에서는 제1 도금층(4a)이 관통 구멍(3)의 내부에서 도금 기초층(7)의 표면으로부터 성장하게 된다. 이에 의해, 관통 구멍(3)의 하측 개구부보다도 관통 구멍(3)의 안측에 인입한 위치로부터 제1 도금층(4a)이 성장을 개시하고, 이 성장 과정에서 제1 도금층(4a)이 관통 구멍(3)의 하측 개구부를 폐색하게 된다. 그렇게 하면, 관통 구멍(3)의 하측 개구부를 제1 도금층(4a)으로 폐색한 단계에서는 이미 관통 구멍(3)의 일부가 제1 도금층(4a)에 의해 매립된 상태가 된다. 따라서, 금속 충전 공정 S40에 있어서, 유리 기판(2)의 상면측으로부터의 전해 도금에 의해 관통 구멍(3) 내에 제2 도금층(4b)을 형성하는 경우에, 제2 도금층(4b)의 성장에 의해 매립해야 할 관통 구멍(3)의 깊이 치수가 관통 구멍(3)의 전체 깊이 치수보다 작아진다. 이로 인해, 종래와 같이 관통 구멍의 전체 깊이 치수에 걸쳐 도금층을 성장시키는 경우에 비하여, 관통 구멍에 금속을 충전 완료할 때까지의 소요 시간을 단축할 수 있다.
금속 충전 공정 S40의 전해 도금에서는, 예를 들어 도금액인 황산구리 수용액이 들어간 도금욕 중에, 동판을 애노드로 하고, 유리 기판(2)의 제1 도금층(4a)을 캐소드로 하여 각각 배치한다. 이 때, 제1 도금층(4a)이 형성되어 있지 않은 유리 기판(2)의 상면측(제2면측)으로부터 전해 도금을 행하기 위해, 유리 기판(2)의 상면측을 애노드(동판)에 대향시킨다. 이 상태에서 애노드와 캐소드에 직류 전원을 접속하여 소정 범위의 전압을 인가함으로써, 제1 도금층(4a)의 표면에 구리를 석출시킨다. 이에 의해, 먼저 관통 구멍(3) 내에 형성되어 있는 도금 기초층(7) 및 제1 도금층(4a)과, 제1 도금층(4a) 상에 적층되는 제2 도금층(4b)에 의해 관통 구멍(3)을 매립한다. 이 전해 도금은 개구부 폐색 공정 S30보다도 낮은 전류 밀도(예를 들어, 0.2A/dm2 내지 0.8A/dm2 정도)로 행하도록 한다. 또한, 이 전해 도금 시에는, 후술하는 제2 실시 형태 및 제3 실시 형태에서 나타내는 펄스 도금법을 사용할 수도 있다.
이러한 조건으로 전해 도금을 행함으로써, 도금욕 중의 구리 이온이 관통 구멍(3)의 상측 개구부로부터 관통 구멍(3) 내로 진출하여 제1 도금층(4a)의 표면에 석출된다. 이로 인해, 관통 구멍(3) 내에 있어서는, 먼저 형성한 제1 도금층(4a)의 표면으로부터 상측 개구부를 향해 제2 도금층(4b)이 성장함으로써, 관통 구멍(3)이 서서히 매립되어 간다. 그리고, 제2 도금층(4b)의 표면이 관통 구멍(3)의 상측 개구부에 도달하면, 관통 구멍(3)이 완전히 매립된 상태가 된다. 여기에서는, 제2 도금층(4b)의 성장에 의한 관통 구멍(3)의 충전을 확실한 것으로 하기 위해, 도 5의 (A)에 도시한 바와 같이, 제2 도금층(4b)의 표면이 유리 기판(2)의 상면측으로 돌출할 때까지 전해 도금을 행하는 것으로 한다.
[제5 공정: 기판 표면 가공 공정 S50]
금속 충전 공정 S40에 이어서 행하는 제5 공정(기판 표면 가공 공정 S50)은, 관통 구멍의 구멍 내로의 금속 충전을 한 후의 유리 기판(2)으로부터 불필요한 층을 제거하는 기판 표면 노출 단계 S51과, 제거 후에 있어서의 노출면의 평탄화를 행하는 기판 평탄화 단계 S52를 포함한다.
(기판 표면 노출 단계 S51)
기판 표면 노출 단계 S51은, 유리 기판(2)의 하면으로부터 제1 도금층(4a) 및 도금 기초층(7)을 제거하여 유리 기판(2)의 하면을 노출시키는 공정이다. 이 공정에서는, 도 5의 (A)와 도 5의 (B)를 대비하면 알 수 있는 바와 같이, 유리 기판(2)의 하면을 덮고 있던 제1 도금층(4a) 및 도금 기초층(7)을 제거함과 함께, 유리 기판(2)의 상면측으로 돌출해 있던 제2 도금층(4b)을 오목하게 한다.
기판 표면 노출 단계 S51에서는 제거의 대상이 되는 막의 구성 재료에 적합한 약액을 사용하여 에칭 처리를 행한다. 본 실시 형태에 있어서는, 약액을 바꾸어 2회의 에칭 처리를 행한다. 우선, 1회째의 에칭 처리에서는, 예를 들어 염화 제2철을 주성분으로 하는 약액을 사용하여, 제1 도금층(4a)을 구성하고 있는 구리나, 도금 기초층(7)의 구리층(7b)을 구성하고 있는 구리를 에칭에 의해 제거(용해)한다. 또한, 1회째의 에칭 처리에서는 제2 도금층(4b)을 구성하고 있는 구리를 에칭에 의해 제거한다. 이어서, 2회째의 에칭 처리에서는, 예를 들어 페리시안화 칼륨을 주성분으로 하는 약액을 사용하여, 도금 기초층(7)의 크롬층(7a)을 구성하고 있는 크롬을 에칭에 의해 제거한다.
덧붙여서 말하면, 1회째의 에칭 처리에서는 유리 기판(2)의 하면측에 크롬막(7b)이 노출될 때까지 구리를 에칭에 의해 제거하지만, 관통 구멍(3) 내에 있어서는, 에칭에 의한 제1 도금층(4a)의 후퇴면(F1)이, 유리 기판(2)의 제거 예정 영역(8)(도 3의 (A)를 참조) 내에 머무르도록 에칭 시간 등을 조정한다. 또한, 유리 기판(2)의 상면측에 있어서는, 제2 도금층(4b)의 표면이 유리 기판(2)의 상면으로부터 돌출하지 않도록, 1회째의 에칭 처리에 의해 제2 도금층(4b)의 표면을 관통 구멍(3) 내까지 후퇴시킨다. 이 경우도, 에칭에 의한 제2 도금층(4b)의 후퇴면(F2)이, 유리 기판(2)의 제거 예정 영역(8)(도 3의 (A)를 참조) 내에 머무르도록 에칭 시간 등을 조정한다.
(기판 평탄화 단계 S52)
기판 평탄화 단계 S52는, 유리 기판(2)의 상면 및 하면 중 적어도 하면을 기계 가공에 의해 평탄화하는 공정이다. 본 실시 형태에 있어서는, 유리 기판(2)의 양면(상면 및 하면)을 기계 가공에 의해 평탄화한다. 구체적으로는, 유리 기판(2)의 상면 및 하면을 양면 랩 가공에 의해 평탄화하고, 그 후, 필요에 따라 유리 기판(2)의 양면을 마무리 연마한다. 이러한 기계 가공에 의해, 유리 기판(2)의 상면측 및 하면측의 각 표층부가, 각각 제거 예정 영역(8)의 경계 위치(도 3의 (A)의 이점쇄선으로 나타내는 위치)에 맞춰 제거된다. 그 결과, 도 5의 (C)에 도시한 바와 같이, 유리 기판(2)의 양면이 평탄화됨과 함께, 관통 구멍(3)에 충전된 금속(4)의 양 단부면이 각각 유리 기판(2)의 상면 및 하면과 동일한 높이의 상태로 마무리된다. 또한, 유리 기판(2)의 관통 구멍(3)의 하측 개구부는 도금 기초층(7) 및 제1 도금층(4a)에 의해 폐색된 상태가 된다. 이 경우, 관통 구멍(3)의 내부에는, 도금 기초층(7)을 구성하는 구리 및 크롬과, 도금층(4a, 4b)을 구성하는 구리가 잔존한 상태가 된다. 그리고, 이들 금속이 관통 구멍(3)에 충전된 상태가 된다. 이에 의해, 상기 도 1에 도시한 바와 같이, 관통 구멍(3)에 금속(4)을 충전한 구조의 유리 기판(2)이 얻어진다.
전술한 바와 같이, 도금 기초층 형성 공정 S20에 있어서는, 유리 기판(2)의 제거 예정 영역(8)보다도 관통 구멍(3)의 안측에 인입한 위치까지 도금 기초층(7)을 형성하고 있다. 이로 인해, 상기 기판 평탄화 단계 S52에 있어서, 유리 기판(2)의 하면측의 표층부를 기계 가공에 의해 제거한 후라도 관통 구멍(3)의 하측 개구부가 도금 기초층(7) 및 제1 도금층(4a)에 의해 폐색된 상태가 된다. 이러한 상태 하에서는, 도금 기초층(7)에 의해 초래되는 밀착력 강화 작용에 의해, 제1 도금층(4a)이 도금 기초층(7)을 개재해서 관통 구멍(3)의 측벽면에 견고하게 밀착한 상태가 된다. 이로 인해, 기판 평탄화 공정 후에 관통 구멍(3) 내에 도금 기초층(7)이 잔존하지 않는 제조 조건을 적용한 경우에 비하여, 관통 구멍(3)과 이것을 매립하는 금속(4)의 밀착성이 높아진다. 따라서, 금속(4)을 충전한 관통 구멍(3) 부분에 있어서의 기밀성(가스 배리어성 등)을 향상시킬 수 있다.
또한, 기판 평탄화 단계 S52를 행함에 앞서, 상기 기판 표면 노출 단계 S51에 의해, 유리 기판(2)의 하면으로부터 제1 도금층(4a) 및 도금 기초층(7)을 제거하여 유리 기판(2)의 하면을 노출시키고 있다. 이에 의해, 유리 기판(2)의 상면 및 하면 모두, 유리라는 동일(공통)한 재료를 갖고 노출된 면이 된다. 이로 인해, 기판 평탄화 단계 S52에 있어서는, 기계 가공에 의한 유리 기판(2)의 평탄화 처리를 양면 랩 가공으로 행할 수 있다. 이에 의해, 유리 기판(2)을 양면 동시에 평탄화 처리하는 것이 가능해진다. 따라서, 유리 기판(2)을 한쪽 면씩 평탄화 처리하는 경우에 비하여 기판 제조 비용을 저렴하게 억제할 수 있다. 덧붙여서 말하면, 유리 기판(2)의 상면과 하면이 서로 상이한 재료를 갖고 노출되어 있는 경우에는, 양면 랩 가공의 적용이 곤란해지기 때문에, 유리 기판(2)을 한쪽 면씩 평탄화 처리할 필요가 있다.
[제6 공정: 배선 패턴 형성 공정 S60]
배선 패턴 형성 공정 S60은, 유리 기판(2)의 상면 및 하면 중 적어도 한쪽에 배선 패턴(6)을 형성하는 공정이다. 배선 패턴 형성 공정 S60에는, 밀착층 형성 단계 S61, 배선층 형성 단계 S62 및 패터닝 단계 S63이 포함된다. 이하, 각 공정에 대하여 설명한다.
(밀착층 형성 단계 S61)
밀착층 형성 단계 S61에서는, 도 6의 (A)에 도시한 바와 같이, 유리 기판(2)의 각 면에 대하여 스퍼터링법에 의해 밀착층(5)을 형성한다. 본 실시 형태에서는 크롬층(5a), 크롬 구리층(5b) 및 구리층(5c)을 순서대로 적층한 3층 구조로 밀착층(5)을 형성한다. 밀착층(5)을 구성하는 각 금속층은, 후술하는 에칭에 의해 배선 패턴(6)을 형성할 때에 발생하는 사이드 에칭량을 고려할 때, 최대한 얇게 형성하는 것이 바람직하다. 단, 밀착층(5)의 각 금속층의 두께가 너무 얇으면, 배선층의 패터닝을 위해 행해지는 처리에 의해 밀착층(5)이 제거될 우려가 있다. 따라서, 예를 들어 전술한 바와 같이 밀착층(5)을 3층 구조로 형성하는 경우에는, 크롬층(5a)의 두께를 0.04μm 내지 0.1μm 정도, 크롬 구리층(5b)의 두께를 0.04μm 내지 0.1μm 정도, 구리층(5c)의 두께를 0.5μm 내지 1.5μm 정도로 하는 것이 바람직하다. 이에 의해, 밀착층(5)의 두께는 합계로 2μm 이하로 억제할 수 있다.
(배선층 형성 단계 S62)
배선층 형성 단계 S62에서는, 도 6의 (B)에 도시한 바와 같이, 유리 기판(2)의 각 면에 대하여, 먼저 형성한 밀착층(5)을 덮는 상태로 배선층(6a)을 형성한다. 배선층(6a)의 형성은 전해 도금에 의해 행한다. 이 배선층(6a)에 대해서는, 전술한 밀착층(5)과 마찬가지로, 사이드 에칭량을 고려하여 최대한 얇게 형성하는 것이 바람직하다. 그러나, 배선층(6a)이 너무 얇으면, 사용 환경에 따라 유리 기판(2)의 온도 변화가 반복되었을 경우에, 배선층(6a)의 열팽창 계수와 유리 기판(2)의 열팽창 계수의 차이에 의해, 배선 패턴에 금속 피로가 발생할 우려가 있다. 이로 인해, 금속 피로에 대한 배선 패턴의 접속의 신뢰성을 확보하기 위해, 배선층(6a)은 적당한 두께로 해 둘 필요가 있다. 구체적으로는, 배선층(6a)의 두께를 1μm 내지 20μm 정도로 하는 것이 바람직하고, 나아가 4μm 내지 7μm 정도로 하는 것이 보다 바람직하다. 배선층(6a)의 두께가 1μm를 하회하는 경우에는, 상기 금속 피로에 의해 배선의 단선이 발생할 위험성이 높아진다. 또한, 배선층(6a)의 두께가 20μm를 상회하는 경우에는, 배선 패턴의 미세화의 요구에 응하는 것이 어려워진다.
(패터닝 단계 S63)
패터닝 단계 S63에서는, 도 6의 (C)에 도시한 바와 같이, 유리 기판(2)의 각면 상에 있어서, 밀착층(5) 및 배선층(6a)을 포토리소그래피법과 에칭에 의해 패터닝함으로써 배선 패턴(6)을 형성한다. 구체적으로는, 유리 기판(2)의 배선층(6a)을 도시하지 않은 레지스트 층으로 덮은 후, 이 레지스트층을 노광·현상함으로써, 레지스트 패턴을 형성한다. 이에 의해, 유리 기판(2)의 배선층(6a)의 일부(배선 패턴으로서 남기는 부분)가 레지스트 패턴으로 덮인 상태가 된다. 이어서, 레지스트 패턴을 마스크로 하여, 배선층(6a) 및 밀착층(5)의 노출 부분을 에칭에 의해 제거한다. 이에 의해, 레지스트 패턴과 동일한 패턴 형상을 갖는 배선 패턴(6)이 얻어진다. 여기에서 사용하는 레지스트는 액상 레지스트이든 드라이 필름 레지스트이든 전착 레지스트이든 무방하다. 또한, 레지스트 타입으로서는, 포지티브형 및 네가티브형 중 어느 것이어도 상관없다. 일반적으로는, 네가티브형 레지스트에 비해 포지티브형 레지스트 쪽이 해상성이 높다. 이로 인해, 미세한 배선 패턴을 형성함에 있어서는, 포지티브형 레지스트 쪽이 적합하다.
이상으로부터, 제1 내지 제5 공정을 거쳐 기판이 제조되고, 추가로 제6 공정을 거침으로써, 상기 기판으로부터 배선 기판이 제조된다.
(제2 실시 형태)
이하, 도면에 기초하여 본 발명의 제2 실시 형태에 따른 기판 제조 방법 및 배선 기판의 제조 방법에 대하여 설명한다. 본 실시 형태의 배선 기판 제조 방법에 따른 플로우챠트를 도 10에 나타내고, 도금 기초층 형성 공정 S20으로부터 금속 충전 공정 S40에 따른 공정도를 도 8에 나타낸다. 또한, 도 10의 플로우챠트에 도시한 바와 같이, 본 실시 형태는 제4 공정(금속 충전 공정 S40)이 평탄화 단계 S41과 충전 단계 S42로 나뉘어지는 점에서, 제1 실시 형태와 상이하다. 다른 공정은 제1 실시 형태와 동일하기 때문에, 상세한 설명을 생략한다.
본 실시 형태의 금속 충전 공정 S40은, 도 8의 (B)에 도시한 바와 같이, 개구부 폐색 공정 S30에서 형성된 제1 도금층(4a)의 관통 구멍(3) 내에 있어서의 표면(제2면측 폐색면)이, 관통 구멍(3)의 중심 부분에서 단면 대략 U자 형상 또는 단면 대략 V자 형상으로 오목한 형상인 경우에 효과적이다.
[제4 공정: 금속 충전 공정 S40]
본 실시 형태의 금속 충전 공정 S40은, 전술한 바와 같이, 평탄화 단계 S41과 충전 단계 S42를 포함한다. 이하, 이들의 각 단계에 대하여 설명한다.
(평탄화 단계 S41)
평탄화 단계 S41에서는, 도 8의 (B)에 도시한 바와 같이, 관통 구멍(3)의 구멍 내에 형성된 제1 도금층(4a)에 의한 단면 오목 형상(구체적으로는, 단면 대략 U자 형상 또는 단면 대략 V자 형상)의 저부에 대하여, 전해 도금에 의해 제2 도금층(4b)을 형성함으로써, 관통 구멍(3)의 구멍 내에 있어서의 저부의 오목 형상 오목부에 대한 평탄화를 행한다.
이 평탄화 단계 S41에서의 전해 도금, 즉 관통 구멍(3)의 저부 평탄화를 위한 전해 도금은, 소위 펄스 반전 도금법을 사용해서 행한다. 펄스 반전 도금법에서는, 정의 극성의 포워드 전류와 부의 극성의 리버스 전류를 교대로 부여하는 펄스 도금을 행한다.
이러한 기법을 이용하여 전해 도금을 행하면, 리버스 전류의 인가 시에 도금층의 두꺼운 부분(예를 들어 오목 형상 저부의 정상부 근방)으로부터 금속재를 전해액으로 다시 되돌리게 되므로, 금속재가 부착되기 쉬운 부분의 도금층을 너무 두껍게 하는 일 없이, 금속재가 부착되기 어려운 부분(예를 들어 오목 형상 저부의 오목 부분)에도 도금층을 형성할 수 있다. 또한, 펄스 반전 도금법의 상세한 내용에 대해서는 후술한다.
본 실시 형태에 있어서는, 평탄화 단계 S41에서 펄스 반전 도금법에 의한 펄스 도금을 행하므로, 제1 도금층(4a)에 의해 형성된 구멍 내의 저부에, 제2 도금층(4b)의 기초가 되는 구리 이온이 집중하기 쉬운 개소가 존재하더라도, 그 개소로의 구리 이온의 집중적인 부착이 억제된다. 구체적으로는, 제1 도금층(4a)에 의한 구멍 내 저부가 단면 오목 형상이면, 그 단면 오목 형상의 정상부(관통 구멍(3)의 상측 개구부의 측에 가까운 최상부)의 근방에 구리 이온이 집중하기 쉬워지지만, 펄스 반전 도금법에 의한 펄스 도금을 행함으로써, 그 단면 오목 형상의 정상부 근방으로의 구리 이온의 집중적인 부착이 억제되어, 오목 형상 오목부의 내측에도 제2 도금층(4b)을 구성하는 구리가 퇴적된다. 따라서, 본 실시 형태에 있어서는, 오목 형상 오목부가 구리에 의해 메워지기 전에, 단면 오목 형상의 정상부 근방에 부착된 구리끼리가 연결되어 버리는 일이 없다. 바꿔 말하면, 오목 형상 오목부에 기인하는 보이드가 발생하는 일 없이, 오목 형상 오목부를 구리로 메우는 것, 도 8의 (C)에 도시한 바와 같이, 관통 구멍(3)의 저부를 제2 도금층(4b)에 의해 평탄화하는 것이 가능해진다.
금속 충전 공정 S40에 있어서, 우선 평탄화 단계 S41을 행하면, 일단 관통 구멍(3)의 구멍 내 저부를 평탄하게 고르게 하게 되므로, 구멍 내 저부가 어떠한 형상이더라도, 그의 저부 형상의 영향을 배제하는 것이 가능해진다. 보다 구체적으로는, 관통 구멍(3)의 구멍 내 저부가 단면 오목 형상인 경우라도, 오목 형상 오목부에 기인하는 보이드의 발생을 방지할 수 있다.
(충전 단계 S42)
평탄화 단계 S41에서 구멍 내 저부를 평탄화한 후, 계속해서 충전 단계 S42를 행한다. 충전 단계 S42에서는, 도 8의 (D)에 도시한 바와 같이, 제2 도금층(4b)에 의해 평탄하게 고르게 한 후의 구멍 내 저부와 유리 기판(2)의 구성 재료가 노출되는 측벽에 의해 둘러싸이는 관통 구멍(3)의 구멍 내에, 전해 도금에 의해 제2 도금층(4b)을 구성하는 구리를 퇴적시킨다. 그리고, 관통 구멍(3)의 상측 개구부를 향해 제2 도금층(4b)을 성장시킴으로써, 관통 구멍(3)의 구멍 내를 구리로 메운다. 그 후, 제2 도금층(4b)의 표면이 관통 구멍(3)의 상측 개구부에 도달하면, 관통 구멍(3)이 완전히 매립된 상태가 된다. 여기에서는, 제2 도금층(4b)의 성장에 의한 관통 구멍(3)의 충전을 확실한 것으로 하기 위해, 도 8의 (D)에 도시한 바와 같이, 제2 도금층(4b)의 표면이 유리 기판(2)의 상면측으로 돌출할 때까지 전해 도금을 행하는 것으로 한다.
이 충전 단계 S42에서의 전해 도금, 즉 관통 구멍(3)의 구멍 내를 메우기 위한 전해 도금에 대해서도, 전술한 평탄화 단계 S41과 마찬가지로, 펄스 반전 도금법을 이용한 펄스 도금에 의해 행하면 효과적이다.
본 실시 형태의 금속 충전 공정 S40에 포함되는 충전 단계 S42에서는, 구멍 내의 저부가 평탄한 상태이면서 또한 측벽은 유리 기판(2)의 구성 재료가 노출되어 있는 상태에서, 상기 구멍 내에 구리를 충전할 수 있다. 따라서, 충전 단계 S42에서는, 구멍 내의 측벽에 대한 국소적인 구리 이온의 부착을 억제하면서, 구리를 평탄한 저부의 면 상에 균일하게 퇴적시킬 수 있다. 이것은, 평탄화 단계 S41뿐만 아니라, 충전 단계 S42에 있어서도, 관통 구멍(3)의 구멍 내에 보이드가 발생해 버리는 것을 방지할 수 있는 것을 의미한다.
[전해 도금 제어]
여기에서, 금속 충전 공정 S40에서 행하는 전해 도금의 제어에 대하여 상세하게 설명한다.
(펄스 제어)
금속 충전 공정 S40에서는, 전술한 바와 같이, 전해 도금으로서 펄스 반전 도금법에 의한 펄스 도금을 행한다. 즉, 평탄화 단계 S41 및 충전 단계 S42의 각각에 있어서, 정의 극성의 포워드 전류와 부의 극성의 리버스 전류를 교대로 부여하는 펄스 도금을 행한다.
도 9는 본 발명의 실시 형태에 따른 펄스 반전 도금법을 설명하는 타임 챠트이다. 도면의 예에서는, 전해 도금 시에 애노드와 캐소드의 사이에 인가하는 전류값(I)을 종축에 취하고, 경과 시간(t)을 횡축에 취하여, 펄스 반전 도금법에서의 인가 전류의 시간 변이를 나타내고 있다. 보다 구체적으로는, 정의 극성의 포워드 전류와, 부의 극성의 리버스 전류에 대하여, 시간 경과에 대한 변이를 나타내고 있다.
여기에서 말하는 전류값은 애노드와 캐소드의 사이에 정과 부의 일정 전류값을 흘림으로써 규정된다. 단, 후술하는 바와 같이, 반드시 일정 전류값일 필요는 없고, 일정 전압값을 인가함으로써 규정되는 것이어도 좋다. 본 실시 형태에 있어서는, 정의 극성의 포워드 전류값을 Fw로 하고, 부의 극성의 리버스 전류값을 Rev로 하여, 이들에 의해 규정되는 경우를 예로 들어 이하의 설명을 행한다.
펄스 반전 도금법에 의한 펄스 도금에서는, 도 9에 도시한 바와 같이, 정의 극성의 포워드 전류값(Fw)에 의한 펄스와, 부의 극성의 리버스 전류값(Rev)에 의한 펄스를 각각 교대로 흘린다.
포워드 전류값(Fw)과 리버스 전류값(Rev)의 절대값의 비(Fw/Rev)는, 예를 들어 1/1 내지 1/5의 범위 내, 바람직하게는 1/2 내지 1/3 정도로 설정된다. 포워드 전류값(Fw)에 의한 펄스의 인가 시간(T1)과, 리버스 전류값(Rev)에 의한 펄스의 인가 시간(T2)의 비(T1/T2)는, 예를 들어 5/1 내지 30/1의 범위 내, 바람직하게는 20/1 정도로 설정된다. 또한, 1 펄스의 시간(T1)은, 예를 들어 0.1sec 내지 5sec로 설정된다. 1회의 인가 시간(T1)이 짧으면 펄스의 전환이 빈번하게 행해지게 되는 한편으로, 1회의 인가 시간(T1)이 너무 길면 도금층의 막질이 저하될 우려가 있기 때문에, 상기 범위 내에 1 펄스의 시간(T1)을 설정하는 것이 바람직하다.
이러한 펄스 제어에 의하면, 1 펄스당의 정의 극성의 전기량(즉, 1 펄스당의 포워드 전류값(Fw)의 시간 적분값) 쪽이, 1 펄스당의 부의 극성의 전기량(즉, 1 펄스당의 리버스 전류값(Rev)의 시간 적분값)보다도 커진다. 따라서, 정과 부의 각 극성의 전류를 교대로 부여하는 펄스 도금을 행한 경우라도, 제2 도금층(4b)의 성장이 확보되게 된다.
또한, 정의 극성의 포워드 전기량을 인가할 때에는, 비교적 낮은 전류 밀도의 조건 하(예를 들어, 0.2A/dm2 내지 0.8A/dm2 정도)에서 행하도록 한다.
또한, 정의 극성의 포워드 전기량을 인가할 때의 인가 전압은 수소 과전압 이하로 설정하는 것이 중요하다. 관통 구멍(3)의 형상이 고종횡비인 경우에는, 발생한 수소 가스 기포를 제거하는 것이 매우 곤란하기 때문이다.
이러한 펄스 도금에 있어서, 포워드 전류의 인가 시에는, 캐소드인 제1 도금층(4a)의 표면에 구리가 석출된다.
한편, 리버스 전류의 인가 시에는, 일단 석출된 구리가 전해액에 녹아 들어가게 된다. 이때, 반대의 전극에 가장 가까운 제2 도금층(4b)에 나타나는 오목 형상 정상부 근방으로부터 집중적으로 이탈하지만, 그렇지 않은 개소로부터는 탈리하기 어렵다.
따라서, 포워드 전류와 리버스 전류를 교대로 인가하는 펄스 도금을 행하면, 특정 개소로의 구리의 석출을 억제하면서, 석출하기 어려웠던 개소에 대해서도 구리를 석출시킬 수 있게 된다. 즉, 구리의 석출 정도의 개소별 편차를 억제하는 것이 실현 가능해진다.
(정전류 제어)
전술한 펄스 반전 도금법에 의한 펄스 제어를 수반하는 전해 도금은, 정전류법과 정전압법 중 어느 것에 의해서도 행할 수 있다. 정전류법은 일정 전류값을 사용해서 전해 도금을 행한다. 한편, 정전압법은 일정 전압값을 사용해서 전해 도금을 행한다.
정전압법에 의한 전해 도금(이하, 간단히 「정전압 전해」라 함)이면, 전압이 일정하기 때문에, 액의 상태 등에 따라 흐르는 전류량이 일정하지 않게 된다. 이 때문에 석출 속도를 시간으로 관리하는 것이 곤란해진다. 또한, 적산 전류에 의한 관리가 가능하기는 하나, 전류 밀도가 변화함으로써, 석출된 도금층의 물성에 문제가 발생하는 경우가 있다.
이에 반해, 정전류법에 의한 전해 도금(이하, 단순히 「정전류 전해」라 함)이면, 전류값을 일정하게 제어하는 것이 가능하기 때문에, 도금의 석출량을 시간으로 관리하는 것이 가능해진다. 따라서, 도금층의 석출에 많은 시간을 요하거나, 불균일한 도금층이 형성되어 버리는 일은 없다.
금속 충전 공정 S40에서 행하는 전해 도금(즉, 펄스 반전 도금법에 의한 펄스 도금)은 정전류 전해에 의한 것이어도 좋고, 정전압 전해에 의한 것이어도 좋다. 단, 본 실시 형태에 있어서는, 전술한 이유(즉, 전해 도금 처리의 신속함이나, 형성하는 도금층의 균일함 등)을 고려하여, 정전류 전해에 의해 행하는 편이 바람직하다.
(제3 실시 형태)
본 실시 형태는, 도 11에 도시한 바와 같이, 관통 구멍(3)의 분포 밀도가 성긴 영역(9a)과 조밀한 영역(9b)이 있는 기판(2)을 제조하는 방법에 관한 실시 형태이다. 우선, 본 실시 형태에 가장 관련된, 관통 구멍의 형성 상태와 전해 도금의 관계성을 설명한다. 또한, 본 실시 형태의 기판 제조 방법은, 도 10에 도시하는 제2 실시 형태와 동일한 제조 과정이기 때문에, 각 제조 과정에 있어서의 상세한 설명은 생략한다.
본 실시 형태에 있어서, 전해 도금에 의한 금속 충전이 대상이 되는 관통 구멍(3)은 유리 기판(2) 상에 복수 설치되어 있다. 그리고, 유리 기판(2) 상에는, 관통 구멍(3)이 성기게 분포하는 영역(9a)과 관통 구멍(3)이 조밀하게 분포하는 영역(9b)이 혼재해 있다(예를 들어 도 11을 참조).
유리 기판(2) 상에서 관통 구멍(3)의 분포 밀도가 상이한 영역(9a, 9b)이 혼재해 있는 경우라도, 구멍 내 금속 충전을 위해 행하는 전해 도금은, 단수매 또는 복수매의 유리 기판(2)을 하나의 단위로 하여, 상기 단위마다 행해진다. 즉, 하나의 유리 기판(2) 상에 있어서의 각 영역(9a, 9b)에 대하여, 전해 도금에 의한 구멍 내 금속 충전이 동시에 행해지게 된다. 그로 인해, 유리 기판(2) 상에서 관통 구멍(3)의 분포 밀도가 상이한 영역(9a, 9b)이 혼재해 있는 경우에는, 관통 구멍(3)이 성기게 분포하는 영역(9a) 쪽이, 조밀하게 분포하는 영역(9b)에 비하여, 전해 도금 시에 구리 이온이 구멍 내에 집중하기 쉬워진다. 단위 면적당의 구멍수가 적은 영역 쪽이, 구멍 내에 구리 이온이 집중하기 쉽기 때문이다.
이것은 이하의 관계가 성립하는 것을 의미한다. 즉, 유리 기판(2) 상에 관통 구멍(3)이 성기게 분포하는 양태로 상기 관통 구멍(3)이 형성되어 있는 영역(9a)은, 제2 도금층(4b)을 구성하는 제2 금속재의 기초가 되는 구리 이온이 구멍 내에 집중하기 쉬운 양태로 관통 구멍(3)이 형성되어 있는 영역(이하, 단순히 「이온 집중 영역」이라 함)에 상당한다. 또한, 유리 기판(2) 상에 관통 구멍(3)이 조밀하게 분포하는 양태로 상기 관통 구멍(3)이 형성되어 있는 영역(9b)은, 제2 도금층(4b)을 구성하는 제2 금속재의 기초가 되는 구리 이온이 구멍 내에 집중하기 어려운 양태로 관통 구멍(3)이 형성되어 있는 영역(이하, 단순히 「이온 분산 영역」이라 함)에 상당한다. 또한, 이온 집중 영역(9a)의 「구리 이온이 구멍 내에 집중하기 쉬운 양태」와 이온 분산 영역(9b)의 「구리 이온이 구멍 내에 집중하기 어려운 양태」는, 각 영역(9a, 9b) 간의 대비에 있어서 상대적으로 구리 이온이 집중하기 쉬운지 아닌지를 의미하고 있다.
본 실시 형태에서는, 제1 실시 형태에서 설명한 바와 같이, 도금 기초층 형성 공정 S20에 있어서 관통 구멍(3)의 하측 개구부로부터 인입한 위치까지 도금 기초층을 형성하고 있다. 이로 인해, 관통 구멍(3)은 개구부 폐색 공정 S30에서 제1 도금층(4a)에 의해 두께가 두꺼운 바닥이 있는 구멍이 된다. 상측 개구부로부터 저부까지는 얕아져, 금속 이온이 구멍 내에 들어가기 쉬워진다. 따라서, 구리 이온이 집중하기 어려운 영역(9a)에 형성된 관통 구멍(3)의 내부에도 금속 이온이 공급되어, 관통 구멍(3)의 형성 상태에 따른 금속 이온의 분포가 발생하기 어려워진다.
또한, 본 실시 형태에 있어서는, 전술한 제2 실시 형태와 마찬가지로, 금속 충전 공정 S40에 있어서의 구멍 내 금속 충전을 위한 전해 도금으로서, 각 영역(9a, 9b)의 양쪽에 대하여 펄스 반전 도금법에 의한 펄스 도금을 채용한다. 따라서, 유리 기판(2) 상에 이온 집중 영역(9a)과 이온 분산 영역(9b)이 혼재해 있는 경우라도, 각 영역(9a, 9b)의 각각의 관통 구멍(3)의 구멍 내로의 구리의 충전 정도가 균등화되게 된다.
보다 구체적으로는, 유리 기판(2) 상에 이온 집중 영역(9a)과 이온 분산 영역(9b)이 혼재해 있으면, 이온 집중 영역(9a)에 있어서의 관통 구멍(3)의 구멍 내에 구리 이온이 집중하기 쉽기 때문에, 도 12의 (A)에 도시한 바와 같이, 이온 분산 영역(9b)에 비하여 이온 집중 영역(9a) 쪽이 제2 도금층(4b)의 성장이 빨라질 수 있다. 그런데, 그 경우라도, 펄스 반전 도금법을 사용한 펄스 도금을 행하면, 유리 기판(2) 상에 있어서의 특정 관통 구멍의 구멍 내로의 금속 이온의 집중적인 부착이 발생하는 일이 없다. 즉, 이온 집중 영역(9a)과 이온 분산 영역(9b)이 혼재해 있더라도, 이온 집중 영역(9a)에 있어서의 관통 구멍(3)의 구멍 내로의 이온 집중이 억제된다. 따라서, 관통 구멍(3)이 완전히 매립된 상태가 될 때까지 제2 도금층(4b)을 성장시킨 시점에서는, 도 12의 (B)에 도시한 바와 같이, 이온 집중 영역(9a)과 이온 분산 영역(9b)에 있어서의 구리의 구멍 내 충전 정도가 균등화되게 된다.
이와 같이, 본 실시 형태에 있어서는, 펄스 반전 도금법에 의한 펄스 도금을 행함으로써 구리의 구멍 내 충전 정도를 균등화시키므로, 영역(9a, 9b)마다의 구리의 구멍 내 충전 정도의 편차 발생을 회피할 수 있다. 이것은 각 영역(9a, 9b) 사이뿐만 아니라, 동일 영역에서의 각 관통 구멍(3)의 사이에 대해서도 마찬가지라 할 수 있다. 즉, 펄스 반전 도금법에 의한 펄스 도금을 행하면, 유리 기판(2) 상의 복수의 관통 구멍(3)의 각각에 대하여, 구리의 구멍 내 충전 정도의 편차 발생을 회피할 수 있다.
게다가, 전술한 편차 발생 회피는 금속 충전 공정 S40에서 펄스 반전 도금법에 의한 펄스 도금을 행하는 것만으로 실현이 가능하다. 즉, 예를 들어 각 영역(9a, 9b)에서 처리 조건을 상이하게 하는 등의 번잡한 처리를 요하지 않고, 각 관통 구멍(3)의 구멍 내로의 구리의 충전 정도를 자동으로 제어하는 것이 가능하다.
또한, 각 관통 구멍(3)에 대한 구리의 구멍 내 충전 정도가 균등화되기 때문에, 유리 기판(2) 상에 설치하는 복수의 관통 구멍(3)에 대하여, 이들 모두를 균등 피치로 배치할 필요는 없고, 다양한 형태의 배치로 유연하게 대응할 수 있다. 따라서, 본 실시 형태에 있어서는, 배선 기판(1)에 있어서의 관통 구멍(3)의 배치 패턴에 대한 범용성을 충분히 확보할 수 있어, 상기 배선 기판(1)을 구성함에 있어서 매우 적합하다.
또한, 본 실시 형태에서는 각 영역(9a, 9b)에서 관통 구멍(3)의 분포 밀도가 상이한 경우를 예로 들었지만, 후술하는 「변형예 등」에서 설명하는 바와 같이, 본 발명이 여기에 한정되는 일은 없다.
<변형예 등>
또한, 본 발명의 기술적 범위는 전술한 실시 형태에 한정되는 것은 아니며, 발명의 구성 요건이나 그의 조합에 의해 얻어지는 특정 효과를 도출할 수 있는 범위에 있어서, 다양한 변경이나 개량을 가한 형태도 포함한다.
예를 들어, 상기 제1 내지 제3 실시 형태에서는 배선 기판의 제조 방법에 대하여 설명했지만, 본 발명은 여기에 한정되는 것은 아니며, 배선 기판 이외의 용도에서 이용되는 기판 제조 방법으로서 실시하는 것도 가능하다.
또한, 상기 제1 내지 제3 실시 형태에서는 유리 기판(2)으로서 감광성을 갖는 유리 기판을 사용했지만, 감광성을 갖고 있지 않은 다른 유리 기판을 사용해도 좋다. 그 경우에는, 관통 구멍 형성 공정에 있어서, 포토리소그래피법 이외의 방법, 예를 들어 레이저 가공법에 의해 유리 기판(2)에 관통 구멍(3)을 형성할 수 있다.
또한, 상기 제3 실시 형태에서는 이온 집중 영역(9a)과 이온 분산 영역(9b)에서 관통 구멍(3)의 분포 밀도가 상이한 경우를 예로 들었지만, 이온 집중 영역(9a)은 대직경의 관통 구멍(3)이 형성되어 있는 영역이고, 이온 분산 영역(9b)은 소직경의 관통 구멍(3)이 형성되어 있는 영역이어도 좋다. 여기에서 말하는 직경의 대소는 각 영역(9a, 9b) 사이에서의 상대적인 것이며, 직경의 값 자체가 제한되는 것은 아니다. 이러한 각 영역(9a, 9b)이 혼재해 있으면, 대직경의 관통 구멍(3)이 형성되어 있는 이온 집중 영역(9a) 쪽이, 소직경의 관통 구멍(3)이 형성되어 있는 이온 분산 영역(9b)에 비하여, 전해 도금 시에 구리 이온이 구멍 내에 집중하기 쉬워진다. 소직경보다 대직경 쪽이 구멍 내에 구리 이온이 인입하기 쉽기 때문이다. 그런데, 각 영역(9a, 9b)의 양쪽에 대하여 펄스 반전 도금법에 의한 펄스 도금을 행하면, 대직경의 구멍 내로의 이온 집중이 억제되기 때문에, 대소 각각의 관통 구멍(3)의 구멍 내로의 구리의 충전 정도가 균등화되게 된다. 따라서, 전술한 바와 같이, 유리 기판(2) 상에 설치하는 복수의 관통 구멍(3)에 대하여, 이들 모두를 동일 직경으로 설치할 필요는 없고, 다양한 직경으로 유연하게 대응할 수 있게 되므로, 배선 기판(1)에 있어서의 관통 구멍(3)의 형성 직경에 대한 범용성을 충분히 확보할 수 있어, 상기 배선 기판(1)을 구성함에 있어서 매우 적합하다.
이것은 이온 집중 영역(9a)과 이온 분산 영역(9b)이 다른 양태에 의하는 경우에 대해서도 마찬가지이다. 즉, 관통 구멍(3)의 분포의 소밀 또는 관통 구멍(3)의 직경의 대소 이외의 양태이더라도, 유리 기판(2) 상에 이온 집중 영역(9a)과 이온 분산 영역(9b)이 혼재해 있는 경우라면, 본 발명의 제조 방법을 적용하는 것이 가능하다.

Claims (14)

  1. 표리의 관계에 있는 제1면 및 제2면을 갖는 판상의 유리 기재에, 상기 제1면측을 제1 개구부로 하고, 또한 상기 제2면측을 제2 개구부로 하는 관통 구멍이 하나 이상 형성되어 있는 유리 기판을 준비하는 제1 공정과,
    상기 유리 기판의 제1면측에 금속의 도금 기초층을 형성하는 제2 공정과,
    상기 유리 기판의 제1면측에 전해 도금에 의해 제1 금속재의 층을 형성함으로써, 상기 관통 구멍의 제1 개구부를 상기 제1 금속재에 의해 폐색하는 제3 공정과,
    상기 유리 기판의 제2면측으로부터의 전해 도금에 의해 상기 관통 구멍 내에 제2 금속재를 퇴적해서 상기 관통 구멍을 금속으로 충전하는 제4 공정을 포함하고,
    상기 제2 공정에 있어서는, 상기 관통 구멍의 제1 개구부의 가장자리로부터 상기 관통 구멍의 측벽면의 일부에 걸쳐 상기 도금 기초층을 형성하고,
    상기 제3 공정에 있어서는, 상기 관통 구멍의 내부에서 상기 도금 기초층의 표면으로부터 상기 제1 금속재로 이루어지는 층을 성장시킴으로써, 상기 관통 구멍의 제1 개구부를 상기 제1 금속재에 의해 폐색하고,
    상기 제4 공정에 있어서는, 상기 관통 구멍의 내부의 상기 제1 금속재의 표면으로부터 상기 관통 구멍의 제2 개구부를 향해 상기 제2 금속재를 도금 성장시킴으로써, 상기 관통 구멍을 금속으로 충전하는 것을 특징으로 하는 기판 제조 방법.
  2. 제1항에 있어서, 상기 제4 공정의 적어도 일부에 있어서, 상기 전해 도금으로서, 정의 극성의 포워드 전류와 부의 극성의 리버스 전류를 교대로 부여하는 펄스 도금을 행하는 것을 특징으로 하는 기판 제조 방법.
  3. 제2항에 있어서, 상기 펄스 도금은 소정의 전류값의 포워드 전류를 인가한 후, 소정의 전류값의 리버스 전류를 인가하는 것을 특징으로 하는 기판 제조 방법.
  4. 제2항 또는 제3항에 있어서, 상기 제4 공정은 제3 공정에서 폐색된 제1 개구부의 제2면측 폐색면을 상기 제2 금속재에 의해 평탄하게 고르게 하는 평탄화 단계를 포함하고, 적어도 상기 평탄화 단계에서는 상기 펄스 도금을 행하는 것을 특징으로 하는 기판 제조 방법.
  5. 제2항 또는 제3항에 있어서, 상기 제4 공정은 제3 공정에서 폐색된 제1 개구부의 제2면측 폐색면 및 상기 유리 기판의 구성 재료가 노출되는 측벽에 의해 둘러싸이는 구멍 내에 상기 제2 금속재를 퇴적시켜 상기 구멍 내를 메우는 충전 단계를 포함하고, 적어도 상기 충전 단계에서는 상기 전해 도금으로서 상기 펄스 도금을 행하는 것을 특징으로 하는 기판 제조 방법.
  6. 제4항에 있어서, 상기 제4 공정은 제3 공정에서 폐색된 제1 개구부의 제2면측 폐색면 및 상기 유리 기판의 구성 재료가 노출되는 측벽에 의해 둘러싸이는 구멍 내에 상기 제2 금속재를 퇴적시켜 상기 구멍 내를 메우는 충전 단계를 포함하고, 적어도 상기 충전 단계에서는 상기 전해 도금으로서 상기 펄스 도금을 행하는 것을 특징으로 하는 기판 제조 방법.
  7. 제2항 또는 제3항에 있어서, 상기 제1 공정에 있어서, 상기 관통 구멍이 복수 형성되어 있고, 상기 관통 구멍이 성기게 분포하고 있는 영역과 조밀하게 분포하고 있는 영역을 갖는 유리 기판을 준비하는 것을 특징으로 하는 기판 제조 방법.
  8. 제4항에 있어서, 상기 제1 공정에 있어서, 상기 관통 구멍이 복수 형성되어 있고, 상기 관통 구멍이 성기게 분포하고 있는 영역과 조밀하게 분포하고 있는 영역을 갖는 유리 기판을 준비하는 것을 특징으로 하는 기판 제조 방법.
  9. 제2항 또는 제3항에 있어서, 상기 제1 공정에 있어서, 관통 구멍의 연통 방향의 수직 단면의 형상이 각각 상이한 복수 종류의 관통 구멍이 형성되어 있는 유리 기판을 준비하는 것을 특징으로 하는 기판 제조 방법.
  10. 제4항에 있어서, 상기 제1 공정에 있어서, 관통 구멍의 연통 방향의 수직 단면의 형상이 각각 상이한 복수 종류의 관통 구멍이 형성되어 있는 유리 기판을 준비하는 것을 특징으로 하는 기판 제조 방법.
  11. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 공정에 있어서, 연통 방향의 단면의 형상이 제1 개구부측에서 플레어 형상으로 형성되어 있는 관통 구멍을 갖는 유리 기판을 준비하는 것을 특징으로 하는 기판 제조 방법.
  12. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 금속재와 상기 제2 금속재가 동일 금속재인 것을 특징으로 하는 기판 제조 방법.
  13. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 금속재 및 상기 제2 금속재는 구리, 니켈, 금, 은, 백금, 팔라듐, 크롬, 알루미늄 및 로듐 중 어느 1종으로 구성되는 금속 또는 2종 이상으로 구성되는 합금으로 이루어지는 것을 특징으로 하는 기판 제조 방법.
  14. 제1항 내지 제3항 중 어느 한 항에 기재된 기판 제조 방법에 의해, 유리 기판의 관통 구멍의 구멍 내에 금속재가 충전되어 이루어지는 기판을 제조한 후, 상기 유리 기판에 있어서의 일면측과 다른 면측 중 적어도 한쪽에 배선을 형성하는 것을 특징으로 하는 배선 기판의 제조 방법.
KR1020120100956A 2011-09-13 2012-09-12 기판 제조 방법 및 배선 기판의 제조 방법 KR20130029021A (ko)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JP2011199614 2011-09-13
JPJP-P-2011-199614 2011-09-13
JP2011203328 2011-09-16
JP2011203327 2011-09-16
JPJP-P-2011-203327 2011-09-16
JPJP-P-2011-203328 2011-09-16
JP2012178895A JP2013077809A (ja) 2011-09-16 2012-08-10 基板製造方法および配線基板の製造方法
JPJP-P-2012-178893 2012-08-10
JP2012178894A JP2013077808A (ja) 2011-09-16 2012-08-10 基板製造方法および配線基板の製造方法
JPJP-P-2012-178895 2012-08-10
JPJP-P-2012-178894 2012-08-10
JP2012178893A JP2013077807A (ja) 2011-09-13 2012-08-10 基板製造方法および配線基板の製造方法

Publications (1)

Publication Number Publication Date
KR20130029021A true KR20130029021A (ko) 2013-03-21

Family

ID=47828849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120100956A KR20130029021A (ko) 2011-09-13 2012-09-12 기판 제조 방법 및 배선 기판의 제조 방법

Country Status (3)

Country Link
US (1) US20130062210A1 (ko)
KR (1) KR20130029021A (ko)
CN (1) CN103002675A (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6194624B2 (ja) * 2013-04-25 2017-09-13 ミツミ電機株式会社 物理量検出素子及び物理量検出装置
JP6350064B2 (ja) 2013-10-09 2018-07-04 日立化成株式会社 多層配線基板の製造方法
JP6327463B2 (ja) 2013-10-09 2018-05-23 日立化成株式会社 多層配線基板の製造方法
JP6350062B2 (ja) * 2013-10-09 2018-07-04 日立化成株式会社 多層配線基板の製造方法
KR20160011141A (ko) 2014-07-21 2016-01-29 신진철 화면확장형 휴대용 단말기
KR101678498B1 (ko) 2014-07-21 2016-12-06 신진철 확장화면형 이동 단말기
JP6723236B2 (ja) 2014-11-05 2020-07-15 コーニング インコーポレイテッド バイアボトムアップ電解メッキ方法
CN104851892A (zh) * 2015-05-12 2015-08-19 深圳市华星光电技术有限公司 窄边框柔性显示装置及其制作方法
EP3307035B1 (en) * 2015-05-31 2020-02-26 Kiyokawa Plating Industry Co., Ltd. Method for manufacturing wiring board
CN107278057A (zh) * 2016-04-08 2017-10-20 东莞市斯坦得电子材料有限公司 一种用于印制电路板导通孔孔壁玻纤粗化的工艺
US10917966B2 (en) 2018-01-29 2021-02-09 Corning Incorporated Articles including metallized vias
US11152294B2 (en) * 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
KR20210127188A (ko) 2019-02-21 2021-10-21 코닝 인코포레이티드 구리-금속화된 쓰루 홀을 갖는 유리 또는 유리 세라믹 물품 및 이를 제조하기 위한 공정
CN111243862A (zh) * 2019-11-27 2020-06-05 成都迈科科技有限公司 带有集成电容的玻璃基板及制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6827833B2 (en) * 2001-10-15 2004-12-07 Faraday Technology Marketing Group, Llc Electrodeposition of metals in high-aspect ratio cavities using modulated reverse electric fields
KR100826068B1 (ko) * 2003-09-09 2008-04-29 호야 가부시키가이샤 양면 배선 글래스 기판의 제조 방법
KR100786166B1 (ko) * 2004-07-06 2007-12-21 동경 엘렉트론 주식회사 인터포저 및 인터포저의 제조 방법
US7109068B2 (en) * 2004-08-31 2006-09-19 Micron Technology, Inc. Through-substrate interconnect fabrication methods
US20060081478A1 (en) * 2004-10-19 2006-04-20 Tsuyoshi Sahoda Plating apparatus and plating method
JP4824397B2 (ja) * 2005-12-27 2011-11-30 イビデン株式会社 多層プリント配線板

Also Published As

Publication number Publication date
US20130062210A1 (en) 2013-03-14
CN103002675A (zh) 2013-03-27

Similar Documents

Publication Publication Date Title
KR20130029021A (ko) 기판 제조 방법 및 배선 기판의 제조 방법
US9232652B2 (en) Manufacturing method of substrate, manufacturing method of wiring substrate, glass substrate and wiring substrate
KR100826068B1 (ko) 양면 배선 글래스 기판의 제조 방법
JP4959052B2 (ja) 導電性トレースの改良された形成方法およびそれによって製造されたプリント回路
KR20020081698A (ko) 복합 구리 포일 및 그의 제조방법
KR20020042658A (ko) 캐리어박 부착 복합동박과, 저항회로를 구비한 프린트배선판의 제조방법 및 저항회로를 구비한 프린트 배선판
JPH07336017A (ja) 電流反転電解法による薄膜回路製造方法ならびにそれを用いた薄膜回路基板、薄膜多層回路基板および電子回路装置
JP2013077807A (ja) 基板製造方法および配線基板の製造方法
WO2011158731A1 (ja) 半導体素子搭載用基板及びその製造方法
JP2013077809A (ja) 基板製造方法および配線基板の製造方法
KR101843035B1 (ko) 모판 및 마스크의 제조 방법
JP2010021327A (ja) 配線基板の製造方法
KR20110088971A (ko) 미세 피치의 인쇄회로기판 제조 방법
CN113423189B (zh) 一种金属电极的制备方法
KR100826113B1 (ko) 인쇄회로기판 및 그 제조방법
JP2013077808A (ja) 基板製造方法および配線基板の製造方法
JP6622835B2 (ja) 配線用基板の製造方法
JP2006114787A (ja) 回路基板の製造方法
KR20090060481A (ko) 회로기판 제조방법
TW201322313A (zh) 基板製造方法及配線基板之製造方法
KR100843367B1 (ko) 인쇄회로기판 및 그 제조방법
CN115216812A (zh) 一种高深宽比三维银基微结构的电化学制备方法
JPH06196858A (ja) プリント回路板の製造方法
KR20090041556A (ko) 미세 배선이 형성된 연성 전도성 폴리이미드 기판 및 이의제조방법
KR20150130122A (ko) 전극 구조체

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid