KR20130023770A - Method for fabricating capacitor - Google Patents

Method for fabricating capacitor Download PDF

Info

Publication number
KR20130023770A
KR20130023770A KR1020110086764A KR20110086764A KR20130023770A KR 20130023770 A KR20130023770 A KR 20130023770A KR 1020110086764 A KR1020110086764 A KR 1020110086764A KR 20110086764 A KR20110086764 A KR 20110086764A KR 20130023770 A KR20130023770 A KR 20130023770A
Authority
KR
South Korea
Prior art keywords
film
mold
layer
forming
storage node
Prior art date
Application number
KR1020110086764A
Other languages
Korean (ko)
Inventor
이상오
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110086764A priority Critical patent/KR20130023770A/en
Publication of KR20130023770A publication Critical patent/KR20130023770A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

PURPOSE: A method for manufacturing a capacitor is provided to form an open part with uniform top and bottom critical dimensions without a bowing in an etching process of a high aspect ratio by forming a mold layer with a dual structure of an oxide layer and a silicon layer. CONSTITUTION: A mold layer(36) including a silicon layer is formed on a substrate(31). A support layer(37) is formed on the mold layer. An open part(38) is formed by etching the support layer and the mold layer. A storage node(39) is formed in the open part. The mold layer is removed.

Description

캐패시터 제조방법{METHOD FOR FABRICATING CAPACITOR}Capacitor manufacturing method {METHOD FOR FABRICATING CAPACITOR}

본 발명은 반도체장치 제조방법에 관한 것으로서, 특히 고종횡비를 갖는 캐패시터 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a capacitor having a high aspect ratio.

반도체 장치의 개발에 있어서 패턴 미세화(Pattern shrinkage)는 수율 향상을 위해 가장 핵심되는 사항이다. 이러한 패턴 미세화로 인하여 마스크 공정도 더욱더 작은 크기가 요구되고 있다. 이에 따라 고집적 메모리 장치에서는 캐패시턴스(Cs)를 확보하기 위해서 여러가지 방법이 제시되었다. 예컨대, 고유전막을 적용하거나, 스토리지노드의 유효면적을 증가시키거나, 또는 스토리지노드의 형태를 3차원 구조로 형성하는 방법 등이 제안되었다.Pattern shrinkage is the key to improving yield in the development of semiconductor devices. Due to the pattern miniaturization, the mask process is also required to have a smaller size. Accordingly, in the highly integrated memory device, various methods have been proposed to secure capacitance (Cs). For example, a method of applying a high-k dielectric film, increasing an effective area of a storage node, or forming a storage node into a three-dimensional structure has been proposed.

도 1은 종래기술에 따른 캐패시터 제조방법을 도시한 도면이다. 1 is a view showing a capacitor manufacturing method according to the prior art.

도 1에 도시된 바와 같이, 반도체기판(11) 상에 층간절연막(12)을 형성한다. 층간절연막(12)을 관통하여 반도체기판(11)에 연결되는 스토리지노드콘택플그(13)을 형성한다. 식각정지막(14)을 형성한 후 몰드막(Mold layer, 15)을 형성한다. 몰드막(15)은 산화막을 포함한다. 몰드막(15)과 식각정지막(14)을 식각하여 오픈부(16)를 형성한다.As shown in FIG. 1, an interlayer insulating film 12 is formed on the semiconductor substrate 11. A storage node contact plug 13 is formed through the interlayer insulating film 12 and connected to the semiconductor substrate 11. After forming the etch stop layer 14, a mold layer 15 is formed. The mold film 15 includes an oxide film. The mold layer 15 and the etch stop layer 14 are etched to form an open portion 16.

도시하지 않았지만, 후속하여 오픈부(16) 내에 실린더 형태의 스토리지노드를 형성한다.Although not shown, a cylindrical storage node is subsequently formed in the open portion 16.

고종횡비(High Aspect Ratio Contact; HARC)를 가지는 캐패시터 제조에 있어서 오픈부(16)의 상부 임계치수(Top CD)와 하부 임계치수(Bottom CD)는 트레이드오프(Trade off) 관계를 가지고 있다.In manufacturing a capacitor having a high aspect ratio contact (HARC), an upper threshold (Top CD) and a lower threshold (Bottom CD) of the open part 16 have a trade off relationship.

몰드막(15)을 산화막으로 형성할 경우, 오픈부(16)의 상부에 보잉(Bowing, 17)이 발생하는 문제가 있다. 이와 같은 보잉(17)은 이웃하는 스토리지노드간의 브릿지를 유발한다.When the mold film 15 is formed of an oxide film, there is a problem in that bowing 17 occurs on the open portion 16. Such bowing 17 causes a bridge between neighboring storage nodes.

도 2a는 몰드막이 산화막인 경우의 문제점을 도시한 사진으로서, 하부 임계치수(Bot. CD)가 작고, 보잉 임계치수(Bowing CD)가 크게 발생함을 알 수 있다.FIG. 2A is a photograph showing a problem when the mold film is an oxide film, and it can be seen that the lower critical dimension Bot. CD is small and the bowing CD is large.

위와 같은 보잉을 해결하고자 몰드막으로서 실리콘막이 제안되었다.In order to solve the above bowing, a silicon film has been proposed as a mold film.

그러나, 실리콘막을 사용하는 경우 상부에서의 보잉은 억제할 수 있으나, 하부에서 보잉이 발생하는 문제가 있다.However, when the silicon film is used, the bowing at the top can be suppressed, but there is a problem in that the bowing occurs at the bottom.

도 2b는 몰드막이 실리콘막인 경우의 문제점을 도시한 사진으로서, 하부에서 보잉 임계치수(Bowing CD)가 크게 발생하고 있음을 알 수 있다.FIG. 2B is a photograph showing a problem when the mold film is a silicon film, and it can be seen that a large Boeing CD (Bowing CD) is generated at the bottom.

본 발명은 스토리지노드가 형성되는 고종횡비 오픈부 형성시 보잉없이 상하부 임계치수를 균일하게 유지할 수 있는 캐패시터 제조 방법을 제공하는데 있다.The present invention provides a capacitor manufacturing method capable of maintaining the upper and lower critical dimensions uniformly without bowing when forming a high aspect ratio open portion in which a storage node is formed.

상기 목적을 달성하기 위한 본 발명의 반도체장치 제조방법은, 기판 상에 실리콘막을 포함하는 몰드막을 형성하는 단계; 상기 몰드막 상에 지지막을 형성하는 단계; 상기 지지막과 몰드막을 식각하여 오픈부를 형성하는 단계; 상기 오픈부 내부에 스토리지노드를 형성하는 단계; 및 상기 몰드막을 제거하는 단계를 포함하는 것을 특징으로 한다. The semiconductor device manufacturing method of the present invention for achieving the above object comprises the steps of forming a mold film including a silicon film on a substrate; Forming a support film on the mold film; Etching the support layer and the mold layer to form an open part; Forming a storage node in the open portion; And removing the mold film.

또한, 본 발명의 반도체장치 제조방법은 기판 상에 제1몰드막을 형성하는 단계; 상기 제1몰드막 상에 실리콘막과 지지막이 적층된 제2몰드막을 형성하는 단계; 상기 제2몰드막과 제1몰드막을 식각하여 오픈부를 형성하는 단계; 상기 오픈부 내부에 스토리지노드를 형성하는 단계; 및 상기 실리콘막을 제거하는 단계를 포함하는 것을 특징으로 한다.In addition, the semiconductor device manufacturing method of the present invention comprises the steps of forming a first mold film on the substrate; Forming a second mold film, on which a silicon film and a support film are stacked, on the first mold film; Etching the second mold layer and the first mold layer to form an open part; Forming a storage node in the open portion; And removing the silicon film.

또한, 본 발명의 반도체장치 제조방법은 기판 상에 제1지지막과 식각정지막을 적층하는 단계; 상기 식각정지막 상에 실리콘막을 이용하여 몰드막을 형성하는 단계; 상기 몰드막 상에 제2지지막을 형성하는 단계; 상기 제2지지막, 몰드막, 식각정지막 및 제1지지막을 식각하여 오픈부를 형성하는 단계; 상기 오픈부 내부에 스토리지노드를 형성하는 단계; 상기 제2지지막의 일부를 식각하여 홀을 형성하는 단계; 및 상기 몰드막을 제거하는 단계를 포함하는 것을 특징으로 한다.In addition, the semiconductor device manufacturing method of the present invention comprises the steps of laminating a first support film and an etch stop film on the substrate; Forming a mold layer on the etch stop layer using a silicon layer; Forming a second support film on the mold film; Etching the second support layer, the mold layer, the etch stop layer, and the first support layer to form an open part; Forming a storage node in the open portion; Etching a portion of the second support layer to form a hole; And removing the mold film.

또한, 본 발명의 반도체장치 제조방법은 기판 상에 산화막, 제1질화막, 실리콘막 및 제2질화막을 적층하여 몰드구조물을 형성하는 단계; 상기 몰드구조물을 식각하여 오픈부를 형성하는 단계; 상기 오픈부 내부에 도전패턴을 형성하는 단계; 상기 제2질화막의 일부를 식각하여 홀을 형성하는 단계; 및 상기 실리콘막을 제거하는 단계를 포함하는 것을 특징으로 한다.In addition, the semiconductor device manufacturing method of the present invention comprises the steps of forming a mold structure by laminating an oxide film, a first nitride film, a silicon film and a second nitride film on a substrate; Etching the mold structure to form an open portion; Forming a conductive pattern in the open portion; Etching a portion of the second nitride film to form a hole; And removing the silicon film.

상술한 본 발명은, 몰드막을 산화막과 실리콘막의 이중구조로 형성하므로써 고종횡비 식각 공정시 보잉없이 상부임계치수와 하부임계치수가 균일한 오픈부를 형성할 수 있는 효과가 있다.The present invention described above has the effect of forming an open portion having a uniform upper and lower critical dimensions without bowing in a high aspect ratio etching process by forming a mold film in a dual structure of an oxide film and a silicon film.

도 1은 종래기술에 따른 캐패시터 제조 방법을 도시한 도면이다.
도 2a는 몰드막이 산화막인 경우의 문제점을 도시한 사진이다.
도 2b는 몰드막이 실리콘막인 경우의 문제점을 도시한 사진이다.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 캐패시터 제조방법을 도시한 도면이다.1 is a view showing a capacitor manufacturing method according to the prior art.
2A is a photograph showing a problem when the mold film is an oxide film.
2B is a photograph showing a problem when the mold film is a silicon film.
3A to 3F are views illustrating a capacitor manufacturing method according to an embodiment of the present invention.

이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, in order to facilitate a person skilled in the art to easily carry out the technical idea of the present invention.

도 3a 내지 3f는 본 발명의 실시예에 따른 반도체장치 제조방법을 도시한 공정단면도이다.3A through 3F are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

도 3a에 도시된 바와 같이, 트랜지스터, 워드라인, 비트라인 등이 형성된 반도체기판(31)에 상에 층간절연막(32)을 형성한다. 이때, 층간절연막(32)은 다층 구조일 수 있으며, 실리콘산화막 등의 산화막을 이용하여 형성한다.As shown in FIG. 3A, an interlayer insulating film 32 is formed on a semiconductor substrate 31 on which transistors, word lines, bit lines, and the like are formed. In this case, the interlayer insulating film 32 may have a multilayer structure and is formed using an oxide film such as a silicon oxide film.

이어서, 층간절연막(32)을 식각하여 콘택홀(도면부호 생략)을 형성한다. 콘택홀에 매립되는 스토리지노드콘택플러그(33)를 형성한다. 스토리지노드콘택플러그(33)는 폴리실리콘을 증착한 후 화학적기계적연마(CMP) 또는 에치백(Etchback)을 실시하여 형성할 수 있다. 또한, 스토리지노드콘택플러그(33)의 표면에서는 베리어막으로서 티타늄막(Ti)과 티타늄질화막(TiN)의 적층막이 형성될 수 있다.Subsequently, the interlayer insulating film 32 is etched to form a contact hole (not shown). The storage node contact plug 33 embedded in the contact hole is formed. The storage node contact plug 33 may be formed by depositing polysilicon and performing chemical mechanical polishing (CMP) or etching back. In addition, a stacked film of a titanium film Ti and a titanium nitride film TiN may be formed on the surface of the storage node contact plug 33 as a barrier film.

이어서, 스토리지노드콘택플러그(33)가 형성된 반도체기판(31)의 전면에 몰드구조물을 형성한다. 몰드구조물은 캐패시터의 스토리지노드가 형성될 오픈부를 제공하는 구조물이다. 몰드구조물은 제1몰드막과 제2몰드막이 적층된다. 예컨대, 제1몰드막은 제1지지막(34)과 식각정지막(35)이 적층된다. 제2몰드막은 몰드막(36)과 제2지지막(37)이 적층된다. 결국, 몰드구조물은 제1지지막(34), 식각정지막(35), 몰드막(36) 및 제2지지막(37)의 순서로 적층된다.Subsequently, a mold structure is formed on the entire surface of the semiconductor substrate 31 on which the storage node contact plug 33 is formed. The mold structure is a structure that provides an open portion where a storage node of a capacitor is to be formed. In the mold structure, a first mold film and a second mold film are stacked. For example, in the first mold layer, the first support layer 34 and the etch stop layer 35 are stacked. In the second mold film, a mold film 36 and a second support film 37 are stacked. As a result, the mold structure is stacked in the order of the first support film 34, the etch stop film 35, the mold film 36, and the second support film 37.

제1지지막(34)은 산화막으로 형성하고, 식각정지막(35)과 제2지지막은 질화막으로 형성한다. 제1지지막(34)은 실리콘산화막을 포함한다. 식각정지막(35)과 제2지지막은 실리콘질화막을 포함한다. 제1지지막(34)은 스토리지노드의 하부를 지지하는 역할을 한다. 또한, 제1지지막(34)은 스토리지노드의 높이를 증가시키는 역할을 하여 캐패시턴스 확보에 유리하다. 식각정지막(35)은 후속 오픈부 형성을 위한 고종횡비 식각 공정시 식각정지 역할을 한다. 몰드막(36)은 제1,2지지막(34) 및 식각정지막(35)과 식각선택비를 가지는 물질로 형성한다. 예컨대, 몰드막(36)은 실리콘막으로 형성한다. 실리콘막은 불순물이 도핑된 도프드 실리콘막(Doped Silicon) 또는 불순물이 도핑되지 않은 언도프드 실리콘막(Undoped Silicon)을 사용할 수 있다. 바람직하게, 몰드막(36)은 폴리실리콘막을 포함한다. 몰드막()은 스토리지노드의 높이를 증가시키기 위해 제1,2지지막 및 식각정지막보다 두꺼운 두께로 형성한다. 제2지지막(37)은 후속 딥아웃 공정시 스토리지노드가 쓰러지는 것을 방지한다.The first support film 34 is formed of an oxide film, and the etch stop film 35 and the second support film are formed of a nitride film. The first support film 34 includes a silicon oxide film. The etch stop layer 35 and the second support layer include a silicon nitride layer. The first support layer 34 supports the lower portion of the storage node. In addition, the first support layer 34 serves to increase the height of the storage node, which is advantageous for securing capacitance. The etch stop layer 35 serves as an etch stop during the high aspect ratio etching process for forming subsequent openings. The mold layer 36 is formed of a material having an etching selectivity with the first and second supporting layers 34 and the etch stop layer 35. For example, the mold film 36 is formed of a silicon film. The silicon film may be a doped silicon film doped with impurities or an undoped silicon film doped with impurities. Preferably, the mold film 36 includes a polysilicon film. The mold layer may be formed to a thickness thicker than that of the first and second support layers and the etch stop layer to increase the height of the storage node. The second support layer 37 prevents the storage node from falling down during the subsequent dipout process.

상술한 바와 같이, 본 발명은 몰드막(36)으로서 실리콘막을 사용한다. 실리콘막은 산화막보다 비교적 단단한 물질이다. 따라서, 고종횡비 식각 공정시 보잉을 최대한 억제하면서 충분히 식각할 수 있다.As described above, the present invention uses a silicon film as the mold film 36. The silicon film is a material that is relatively harder than the oxide film. Therefore, the etching can be sufficiently performed while suppressing the bowing as much as possible in the high aspect ratio etching process.

도 3b에 도시된 바와 같이, 몰드구조물을 식각하여 오픈부(38)를 형성한다. 오픈부(38) 형성을 위해 마스크 공정(도시 생략)이 수행될 수 있다. 또한, 고종횡 식각을 용이하게 진행하기 위해서 하드마스크막(도시 생략)을 이용할 수도 있다.As shown in FIG. 3B, the mold structure is etched to form an open portion 38. A mask process (not shown) may be performed to form the open portion 38. In addition, a hard mask film (not shown) may be used to facilitate high vertical and horizontal etching.

오픈부(38) 형성을 위한 식각 공정은 다음과 같이 실시한다. 먼저, 제2지지막을 식각한 후 식각정지막에서 정지할때까지 몰드막을 식각한다. 이후, 식각정지막을 식각하고, 계속해서 제1지지막을 식각한다. 오픈부(38)는 스토리지노드콘택플러그의 표면을 노출시킨다. 오픈부는 홀 형태로 형성될 수 있다.An etching process for forming the open portion 38 is performed as follows. First, the second support layer is etched and the mold layer is etched until it stops at the etch stop layer. Thereafter, the etch stop layer is etched, and the first support layer is subsequently etched. The open portion 38 exposes the surface of the storage node contact plug. The open portion may be formed in a hole shape.

상술한 바와 같은 오픈부(38) 형성을 위한 식각 공정시 상부 임계치수와 하부 임계치수를 균일하게 유지할 수 있다. 부연하면, 몰드막(36)으로 사용된 물질이 단단한 물질이므로 오픈부(38)의 상부에서 보잉이 억제된다. 아울러, 오픈부(38)의 하부를 이루는 제1지지막(34)이 산화막이므로, 제1지지막(34)은 몰드막(36)보다 상대적으로 식각속도가 느리기 때문에 보잉없이 식각할 수 있다. 결국, 오픈부(38)는 상부 및 하부에서 모두 수직프로파일(V1, V2)을 얻을 수 있고, 이로써 상부임계치수와 하부임계치수를 균일하게 유지할 수 있다.The upper and lower critical dimensions may be uniformly maintained during the etching process for forming the open portion 38 as described above. In other words, since the material used as the mold film 36 is a hard material, bowing is suppressed at the top of the open portion 38. In addition, since the first support layer 34 forming the lower portion of the open portion 38 is an oxide film, the first support layer 34 may be etched without bowing because the etching speed is relatively lower than that of the mold layer 36. As a result, the open portion 38 may obtain vertical profiles V1 and V2 at both the upper and lower portions thereof, thereby maintaining the upper and lower critical dimensions uniformly.

도 3c에 도시된 바와 같이, 오픈부(38)를 포함한 전면에 도전막을 형성한 후 스토리지노드분리 공정을 실시한다. 이로써, 오픈부 내부에 실린더 형태의 스토리지노드(39)가 형성된다. 스토리지노드(39)는 티타늄질화막(TIN)으로 형성할 수 있다.As shown in FIG. 3C, the conductive layer is formed on the entire surface including the open part 38 and then the storage node separation process is performed. As a result, a cylindrical storage node 39 is formed in the open part. The storage node 39 may be formed of a titanium nitride layer TIN.

도 3d에 도시된 바와 같이, 제2지지막(37)의 일부를 식각하여 홀(40)를 형성한다. 홀(40)은 후속 딥아웃 공정시 습식케미컬이 흘러들어가는 통로가 된다.As shown in FIG. 3D, a portion of the second support layer 37 is etched to form a hole 40. The hole 40 is a passage through which the wet chemical flows in a subsequent dipout process.

도 3e에 도시된 바와 같이, 습식 딥아웃 공정을 실시하여 몰드막(36)을 제거한다. 몰드막(36)을 제거할 때, 제2지지막(37)은 식각되지 않고 잔류하여 스토리지노드(39)가 쓰러지는 것을 방지한다. 그리고 습식딥아웃 공정시 습식케미컬이 질화막인 식각정지막(35)에 의해 하부구조로 침투하지 못한다. 이와 같이, 질화막 재질의 제2지지막(37)에 의해 스토리지노드(39)가 지지되는 형태를 가지므로 NFC(Nitride Floating Capacitor) 구조라고 한다. 또한, 하부에 형성된 제1지지막(34)과 식각정지막(35)도 스토리지노드의 쓰러짐(Leaning) 및 부러짐을 방지하는 역할을 한다.As shown in FIG. 3E, a wet dipout process is performed to remove the mold layer 36. When the mold layer 36 is removed, the second support layer 37 remains unetched to prevent the storage node 39 from falling over. In addition, the wet chemical does not penetrate into the substructure by the etch stop layer 35 in which the wet chemical is a nitride film. As described above, since the storage node 39 is supported by the second support layer 37 made of a nitride film, it is referred to as a NFC (Nitride Floating Capacitor) structure. In addition, the first support layer 34 and the etch stop layer 35 formed on the lower portion also prevent the storage node from falling and breaking.

도 3f에 도시된 바와 같이, 스토리지노드(39) 상에 고유전물질을 이용하여 유전막(41)을 형성한다. 유전막(41) 상에 금속막을 이용하여 플레이트(42)를 형성한다.As shown in FIG. 3F, the dielectric layer 41 is formed on the storage node 39 using a high dielectric material. The plate 42 is formed on the dielectric film 41 by using a metal film.

상술한 바에 따르면, 스토리지노드(39)의 하부영역은 제1지지막(34)과 식각정지막(35)에 의해 지지되는 형태이므로 콘케이브(Concave) 형태라 할 수 있다. 아울러, 스토리지노드(39)의 상부영역은 외벽이 노출되는 실린더 형태라 할 수 있다. 결국, 본 발명의 캐패시터는 콘테이브 형태와 실린더 형태가 결합된 하이브리드 캐패시터(Hybrid Capacitor)가 된다.As described above, since the lower region of the storage node 39 is supported by the first support layer 34 and the etch stop layer 35, it may be a concave form. In addition, the upper region of the storage node 39 may be in the form of a cylinder that the outer wall is exposed. As a result, the capacitor of the present invention becomes a hybrid capacitor in which the container form and the cylinder form are combined.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

31 : 반도체기판 32 : 층간절연막
33 : 스토리지노드콘택플러그 34 : 제1지지막
35 : 식각정지막 36 : 몰드막
37 : 제2지지막 38 : 오픈부
39 : 스토리지노드 41 : 유전막
42 : 플레이트31 semiconductor substrate 32 interlayer insulating film
33: storage node contact plug 34: the first support film
35: etching stop film 36: mold film
37: second support film 38: the open portion
39: storage node 41: dielectric film
42: plate

Claims (4)

기판 상에 실리콘막을 포함하는 몰드막을 형성하는 단계;
상기 몰드막 상에 지지막을 형성하는 단계;
상기 지지막과 몰드막을 식각하여 오픈부를 형성하는 단계;
상기 오픈부 내부에 스토리지노드를 형성하는 단계; 및
상기 몰드막을 제거하는 단계
를 포함하는 반도체장치 제조 방법.
Forming a mold film including a silicon film on the substrate;
Forming a support film on the mold film;
Etching the support layer and the mold layer to form an open part;
Forming a storage node in the open portion; And
Removing the mold layer
≪ / RTI >
기판 상에 제1몰드막을 형성하는 단계;
상기 제1몰드막 상에 실리콘막과 지지막이 적층된 제2몰드막을 형성하는 단계;
상기 제2몰드막과 제1몰드막을 식각하여 오픈부를 형성하는 단계;
상기 오픈부 내부에 스토리지노드를 형성하는 단계; 및
상기 실리콘막을 제거하는 단계
를 포함하는 반도체장치 제조 방법.
Forming a first mold film on the substrate;
Forming a second mold film, on which a silicon film and a support film are stacked, on the first mold film;
Etching the second mold layer and the first mold layer to form an open part;
Forming a storage node in the open portion; And
Removing the silicon film
≪ / RTI >
기판 상에 제1지지막과 식각정지막을 적층하는 단계;
상기 식각정지막 상에 실리콘막을 이용하여 몰드막을 형성하는 단계;
상기 몰드막 상에 제2지지막을 형성하는 단계
상기 제2지지막, 몰드막, 식각정지막 및 제1지지막을 식각하여 오픈부를 형성하는 단계;
상기 오픈부 내부에 스토리지노드를 형성하는 단계;
상기 제2지지막의 일부를 식각하여 홀을 형성하는 단계; 및
상기 몰드막을 제거하는 단계
를 포함하는 반도체장치 제조 방법.
Stacking a first support layer and an etch stop layer on the substrate;
Forming a mold layer on the etch stop layer using a silicon layer;
Forming a second support layer on the mold layer
Etching the second support layer, the mold layer, the etch stop layer, and the first support layer to form an open part;
Forming a storage node in the open portion;
Etching a portion of the second support layer to form a hole; And
Removing the mold layer
≪ / RTI >
기판 상에 산화막, 제1질화막, 실리콘막 및 제2질화막을 적층하여 몰드구조물을 형성하는 단계;
상기 몰드구조물을 식각하여 오픈부를 형성하는 단계;
상기 오픈부 내부에 도전패턴을 형성하는 단계;
상기 제2질화막의 일부를 식각하여 홀을 형성하는 단계; 및
상기 실리콘막을 제거하는 단계
를 포함하는 반도체장치 제조 방법.
Stacking an oxide film, a first nitride film, a silicon film, and a second nitride film on a substrate to form a mold structure;
Etching the mold structure to form an open portion;
Forming a conductive pattern in the open portion;
Etching a portion of the second nitride film to form a hole; And
Removing the silicon film
≪ / RTI >
KR1020110086764A 2011-08-29 2011-08-29 Method for fabricating capacitor KR20130023770A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110086764A KR20130023770A (en) 2011-08-29 2011-08-29 Method for fabricating capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110086764A KR20130023770A (en) 2011-08-29 2011-08-29 Method for fabricating capacitor

Publications (1)

Publication Number Publication Date
KR20130023770A true KR20130023770A (en) 2013-03-08

Family

ID=48175947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110086764A KR20130023770A (en) 2011-08-29 2011-08-29 Method for fabricating capacitor

Country Status (1)

Country Link
KR (1) KR20130023770A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9385002B2 (en) 2013-10-01 2016-07-05 Samsung Electronics Co., Ltd. Semiconductor devices and fabricating methods thereof
KR20170000894A (en) * 2015-06-24 2017-01-04 삼성전자주식회사 Semiconductor device and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9385002B2 (en) 2013-10-01 2016-07-05 Samsung Electronics Co., Ltd. Semiconductor devices and fabricating methods thereof
KR20170000894A (en) * 2015-06-24 2017-01-04 삼성전자주식회사 Semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
CN102646638B (en) Comprise semiconductor device and the manufacture method thereof of capacitor and Metal Contact
KR102076060B1 (en) Semiconductor device including capacitors and method for manufacturing the same
KR101096186B1 (en) Method for manufacturing semiconductor device prevented pattern leaning
TWI440166B (en) Method for fabricating bottom electrode of capacitors of dram
KR20140074655A (en) Method for manufacturing capacitor with semiconductor device
KR20120004212A (en) Method for fabricating capacitor
KR101096840B1 (en) Method of fabricating the semiconductor device
KR20130023770A (en) Method for fabricating capacitor
KR20090110692A (en) Semiconductor device and method for manufacturing the same
US7749856B2 (en) Method of fabricating storage node with supported structure of stacked capacitor
US8153486B2 (en) Method for fabricating capacitor
KR20070110747A (en) Method of fabricating the storage node in semiconductor device
KR100940272B1 (en) Method of fabricating capacitor in semiconductor memory device
KR20080085557A (en) Method for manufacturing semiconductor device
KR20090016813A (en) Method for fabricating semiconductor device
KR101094949B1 (en) Capacitor in semiconductor device and method for manufacturing the same
US7879671B2 (en) Method for manufacturing a semiconductor device that is less prone to DC failures brought about by unwanted defects on capacitors therein
KR101076884B1 (en) Method for forming capacitor having cylinder type storage electrode and mask for the same
KR101110388B1 (en) Semiconductor device and method for manufacturing the same
KR20070066801A (en) Method for forming storage node of capacitor
KR100955922B1 (en) Method for fabricating capacitor in semiconductor device
KR20080000274A (en) Capacitor in a semiconductor device and method of manufacturing the same
KR100745873B1 (en) Method for manufacturing semiconductor device
KR100878495B1 (en) Method of manufacutring capacitor for semiconductor device
KR101044005B1 (en) Method for manufacturing capacitor of semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid