KR20070066801A - Method for forming storage node of capacitor - Google Patents
Method for forming storage node of capacitor Download PDFInfo
- Publication number
- KR20070066801A KR20070066801A KR1020050128311A KR20050128311A KR20070066801A KR 20070066801 A KR20070066801 A KR 20070066801A KR 1020050128311 A KR1020050128311 A KR 1020050128311A KR 20050128311 A KR20050128311 A KR 20050128311A KR 20070066801 A KR20070066801 A KR 20070066801A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- opening hole
- mold
- filler
- forming
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Abstract
Description
도 1 내지 도 10은 본 발명의 실시예에 의한 커패시터의 스토리지 전극 형성 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다. 1 to 10 are cross-sectional views schematically illustrating a method of forming a storage electrode of a capacitor according to an embodiment of the present invention.
본 발명은 반도체 소자에 관한 것으로, 특히, 커패시터의 스토리지 전극의 기울어짐(leaning) 현상을 방지할 수 있는 스토리지 전극 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a method of forming a storage electrode capable of preventing a phenomenon in which the storage electrode of a capacitor is leaned.
반도체 소자의 집적도가 증가함에 따라, 제한된 면적에서 충분한 커패시턴스(capacitance)를 구현하기 위해서 실린더 형태(cylinder type)의 스토리지 전극을 커패시터의 하부 전극으로 형성하고 있다. As the degree of integration of semiconductor devices increases, a cylinder type storage electrode is formed as a lower electrode of a capacitor in order to realize sufficient capacitance in a limited area.
그런데, 소자의 집적도가 더 증가하여 스토리지 전극 간의 간격이 더 좁아짐에 따라, 스토리지 전극의 기울어짐 현상이 발생하고 있다. 이러한 기울어짐 현상은, 상호 인접한 스토리지 전극들이 세정(cleaning) 과정을 거치면서, 세정 케미컬(chemical)의 표면 장력에 의한 모세관 힘에 의해 서로 붙게되는 현상으로 이해될 수 있다. 이러한 기울어짐 현상은, 스토리지 전극의 높이가 증가할수록 스토리지 전극 프로파일(profile)이 더 경사지게 되고, 이에 따라, 스토리지 전극의 바닥 면적이 감소되어 바닥에 대한 높이의 비가 증가됨에 따라, 더욱 극심해지고 있다. However, as the integration degree of the device is further increased and the gap between the storage electrodes is narrower, the storage electrode is inclined. This tilting phenomenon may be understood as a phenomenon in which adjacent storage electrodes adhere to each other by capillary force caused by a cleaning chemical surface tension while undergoing a cleaning process. This inclination phenomenon becomes more severe as the height of the storage electrode increases, the storage electrode profile becomes more inclined, and as the bottom area of the storage electrode decreases and the ratio of the height to the bottom increases.
이러한 전극 기울어짐 현상은 스토리지 전극들 간에 브리지(bridge) 불량을 야기하여 수율 감소의 주요 원인으로 작용하고 있다. 이러한 불량을 방지하기 위해서 커패시터 구조를 컵(cup) 형태로 전환하는 방안을 고려할 수 있으나, 이는 충분한 커패시턴스의 확보에 불리한 취약점을 수반하고 있다. This electrode tilt phenomenon causes a bridge failure between storage electrodes, which is a major cause of yield reduction. In order to prevent such defects, a method of converting a capacitor structure into a cup shape may be considered, but this is accompanied by a disadvantage in securing sufficient capacitance.
본 발명이 이루고자 하는 기술적 과제는, 커패시터의 스토리지 전극의 기울어짐 현상에 의한 전극 간 브리지 불량 발생을 방지할 수 있는 커패시터의 스토리지 전극 형성 방법을 제시하는 데 있다. An object of the present invention is to provide a method for forming a storage electrode of a capacitor which can prevent the bridge failure between electrodes due to the tilting of the storage electrode of the capacitor.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 관점은, 반도체 기판의 절연층 상에 식각 저지층을 형성하는 단계, 상기 식각 저지층 상에 제1몰드층을 형성하는 제1단계, 상기 제1몰드층을 선택적으로 식각하여 제1오프닝홀(opening hole)을 형성하는 제2단계, 상기 제1오프닝홀을 채우는 필러(filler)를 형성하는 제3단계, 상기 필러를 덮는 제2몰드층을 형성하는 단계, 상기 제2몰드층을 선택적으로 식각하여 상기 제1오프닝홀에 정렬되는 제2오프닝홀을 형성하는 단계, 상기 제2오프닝홀의 바닥에 노출된 상기 필러를 선택적으로 제거하는 단계, 상기 제1 및 제2오프닝홀 내로 연장되는 전극층을 형성하는 단계, 및 상기 전극층을 노드 분리 하여 실린더형 스토리지 전극을 형성하는 단계를 포함하는 커패시터의 스토리지 전극 형성 방법을 제시한다. One aspect of the present invention for achieving the above technical problem, the step of forming an etch stop layer on the insulating layer of the semiconductor substrate, the first step of forming a first mold layer on the etch stop layer, the first Selectively etching the mold layer to form a first opening hole, a third step of forming a filler to fill the first opening hole, and forming a second mold layer to cover the filler Selectively etching the second mold layer to form a second opening hole aligned with the first opening hole, selectively removing the filler exposed at the bottom of the second opening hole, A method of forming a storage electrode of a capacitor includes forming an electrode layer extending into a first and a second opening hole, and forming a cylindrical storage electrode by separating the electrode layer.
상기 제1몰드층 또는 상기 제2몰드층은 상기 제1오프닝홀 또는 상기 제2오프닝홀의 측벽이 실질적으로 수직한 프로파일을 가지도록 상기 식각 과정이 허용하는 두께 내로 형성될 수 있다. The first mold layer or the second mold layer may be formed to have a thickness that allows the etching process so that sidewalls of the first opening hole or the second opening hole have a substantially vertical profile.
상기 제1몰드층 또는 상기 제2몰드층은 두꺼워야 1.5㎛ 이내의 두께를 가지도록 형성될 수 있다. The first mold layer or the second mold layer may be formed to have a thickness of less than 1.5㎛ thick.
상기 필러는 상기 제1오프닝홀을 채우는 카본층을 포함하여 형성되고, 상기 필러의 제거는 상기 카본층을 애슁(ashing)하는 단계를 포함할 수 있다. The filler may include a carbon layer filling the first opening hole, and the removal of the filler may include ashing the carbon layer.
상기 제2몰드층을 형성하기 이전에, 상기 제1단계 내지 제3단계를 상기 제1몰드층 및 필러 상에 반복 수행할 수 있다. Before forming the second mold layer, the first to third steps may be repeatedly performed on the first mold layer and the filler.
본 발명에 따르면, 커패시터의 스토리지 전극의 측벽 프로파일을 수직 프로파일을 가지게 형성할 수 있어, 스토리지 전극의 기울어짐 현상 및 이에 의한 전극 간 브리지 불량 발생을 방지할 수 있는 커패시터의 스토리지 전극 형성 방법을 제시할 수 있다. According to the present invention, the sidewall profile of the storage electrode of the capacitor can be formed to have a vertical profile, and thus a storage electrode forming method of the capacitor capable of preventing the storage electrode from being inclined and a bridge failure between the electrodes can be proposed. Can be.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, it should not be construed that the scope of the present invention is limited by the embodiments described below. Embodiments of the invention are preferably to be interpreted as being provided to those skilled in the art to more fully describe the invention.
본 발명의 실시예에서는, 커패시터의 스토리지 전극을 위한 몰드(mold)를 형성할 때, 적어도 두 차례의 몰드층들의 증착 및 패터닝 과정들을 반복하여, 몰드의 측벽이 수직한 프로파일을 가지도록 유도한다. 이에 따라, 몰드에 의해서 그 모양이 유도되는 스토리지 전극은 수직한 측벽 프로파일을 가질 수 있다. In an embodiment of the invention, when forming a mold for the storage electrode of the capacitor, the deposition and patterning processes of at least two mold layers are repeated to induce the sidewall of the mold to have a vertical profile. Accordingly, the storage electrode whose shape is induced by the mold can have a vertical sidewall profile.
이와 같이 스토리지 전극의 측벽 프로파일이 경사지지 않고 수직하므로, 스토리지 전극의 높이에 대한 바닥 크기를 더 증가시키는 효과를 구현할 수 있다. 따라서, 스토리지 전극의 바닥 크기에 대한 높이의 비율을 상대적으로 감소시켜, 스토리지 전극의 기울어짐 현상을 발생을 효과적으로 방지할 수 있다. As such, since the sidewall profile of the storage electrode is vertical without being inclined, an effect of further increasing the floor size with respect to the height of the storage electrode may be realized. Therefore, by reducing the ratio of the height to the bottom of the storage electrode relatively, it is possible to effectively prevent the storage electrode from tilting.
도 1 내지 도 10은 본 발명의 실시예에 의한 커패시터의 스토리지 전극 형성 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다. 1 to 10 are cross-sectional views schematically illustrating a method of forming a storage electrode of a capacitor according to an embodiment of the present invention.
도 1을 참조하면, 반도체 기판(100) 상에 절연층(200)을 형성하고, 절연층(200)을 관통하는 스토리지 전극에의 전기적 연결을 위한 전도성 플러그(plug: 300)를 형성한다. 이후에, 절연층(200) 상에 식각 저지층(etch stopper: 400)을 바람직하게 실리콘 질화물(SiN)을 포함하게 형성한다. Referring to FIG. 1, an
연후에, 실린더 형태의 스토리지 전극에 형상을 부여할 몰드(mold)를 구성하는 제1몰드층(510)을 형성한다. 이러한 제1몰드층(510)은 식각 저지층(400)과 식각 선택비를 구현할 수 있는 바람직하게 실리콘 산화물을 포함하여 형성될 수 있다. After the opening, the
이후에, 제1몰드층(510) 상에 제1몰드층(510)에 하부의 플러그(300)에 정렬되는 제1오프닝홀(opening hole)을 형성하기 위한 식각 과정에 사용될 제1식각 마스크(first etch mask: 610)를 형성한다. 이러한 제1식각 마스크(610)는 포토레지 스트 패턴 또는 하드 마스크(hard mask)를 포함하여 형성될 수 있다.Subsequently, a first etching mask to be used in an etching process for forming a first opening hole which is aligned with the
도 2를 참조하면, 제1식각 마스크(610)를 이용하여 노출된 제1몰드층(510) 부분을 식각하여 하부의 플러그(300)를 노출하는 제1오프닝홀(513)을 형성한다. 이에 따라, 제1오프닝홀(513)을 가지는 제1몰드(511)가 형성된다. Referring to FIG. 2, a portion of the
이때, 제1몰드층(510)은 건식 식각에서 의해서 제1오프닝홀(513)이 수직한 프로파일의 측벽을 가질 수 있도록 허용하는 두께 이하, 예컨대, 대략 1.5㎛ 이하로 증착되므로, 제1오프닝홀(513)은 수직한 측벽 프로파일을 나타내게 된다. In this case, the
도 3을 참조하면, 제1오프닝홀(513)을 채우는 희생층으로서의 필러(filler: 700)를 형성한다. 이러한 필러(700)는 후속 과정에서 제1몰드(511)에 대해서 선택적으로 제거될 수 있는 물질, 예컨대, a-카본(amorphous carbon)을 증착하여 비정질 카본층을 포함하여 형성될 수 있다. 이때, 비정질 카본층을 증착한 후, 표면을 화학기계적연마(CMP) 또는 전면 에치백(etch back)하여 제1몰드(511)의 상측 표면을 노출시킬 수 있다. Referring to FIG. 3, a
도 4를 참조하면, 필러(700) 및 제1몰드(511)를 덮는 제2몰드층(530)을 형성한다. 이때, 제2몰드층(530)은 제1몰드층(510)과 대등한 절연 물질, 예컨대, 실리콘 산화물층을 포함하여 형성될 수 있다. Referring to FIG. 4, a
이후에, 제2몰드층(530) 상에 제2몰드층(530)에 하부의 필러(700) 또는 제1오프닝홀(513)에 정렬되는 제2오프닝홀을 형성하기 위한 식각 과정에 사용될 제2식각 마스크(630)를 형성한다. 이때, 제2식각 마스크(630)는 사진 노광 과정으로 형성될 수 있는 포토레지스트 패턴 등을 포함할 수 있다. Subsequently, a second material to be used in an etching process for forming a second opening hole on the
도 5를 참조하면, 제2식각 마스크(630)를 이용하여 노출된 제2몰드층(530) 부분을 식각하여 하부의 필러(700)를 노출하고 제1오프닝홀(513)에 정렬되는 제2오프닝홀(533)을 형성한다. 이에 따라, 제2오프닝홀(533)을 가지는 제2몰드(531)가 형성된다. Referring to FIG. 5, a portion of the
이때, 제2몰드층(510)은 건식 식각에서 의해서 제2오프닝홀(533)이 수직한 프로파일의 측벽을 가질 수 있도록 허용하는 두께 이하로 증착되므로, 제2오프닝홀(533)은 수직한 측벽 프로파일을 나타내게 된다. At this time, since the
한편, 본 발명의 실시예에서는 제1 및 제2몰드(511, 531)가 적층된 구조로 몰드(500)를 형성하는 경우를 예시하지만, 원하는 스토리지 전극 높이에 따라, 제1몰드(511) 및 필러(700) 등을 형성하는 과정을 더 반복할 수 있다. Meanwhile, in the exemplary embodiment of the present invention, a case in which the
도 6을 참조하면, 제2몰드(531)에 노출된 필러(700)를 선택적으로 제거하여, 상호간에 정렬된 제1오프닝홀(513) 및 제2오프닝홀(533)을 포함하여 수직한 측벽 프로파일을 가지는 오프닝홀(501)을 가지는 몰드(500)를 형성한다. Referring to FIG. 6, the
이때, 필러(700)는 바람직하게 비정질 카본층을 포함하고 있으므로, 애슁(ashing) 등으로 몰드(500)에 대해 선택적으로 제거될 수 있다. At this time, since the
도 7을 참조하면, 몰드(500)의 프로파일을 따르는 전극층(800), 예컨대, 도전성 폴리 실리콘층을 형성한다. 이러한 전극층(800)은 금속층으로도 형성될 수 있다. Referring to FIG. 7, an
도 8을 참조하면, 전극층(800)의 노드 분리를 위해, 전극층(800) 상에 몰드(500) 내를 채우는 희생층(900)을 증착한다. 이때, 희생층(900)은 실리콘 산화물 등으로 형성될 수 있다. Referring to FIG. 8, a
도 9를 참조하면, 전면 에치백 또는 화학기계적연마(CMP) 등으로 희생층(900) 및 하부의 전극층(800)의 노출된 부분을 평탄화하되, 몰드층(500)의 상측 표면이 노출되게 CMP 연마 하여, 전극 분리를 수행한다. 이에 따라, 몰드(500)에 의해 수직한 측벽 프로파일을 가지는 실린더 형태의 스토리지 전극(801)이 형성된다. Referring to FIG. 9, the exposed portions of the
도 10을 참조하면, 잔류 희생층(900) 및 몰드(500)을 선택적으로 제거하여 스토리지 전극(801)의 내외측 측벽 표면들을 노출시킨다. 이때, 바람직하게 습식 식각 방법이 잔류 희생층(900) 및 몰드(500)의 제거에 이용될 수 있다. 이러한 식각은 하부의 식각 저지층(400)이 노출되도록 수행될 수 있다. Referring to FIG. 10, the remaining
상술한 본 발명에 따르면, 실질적으로 스토리지 전극의 측벽 프로파일을 수직한 프로파일을 가지게 유도할 수 있어, 스토리지 전극의 바닥 선폭을 보다 더 넓게 확보할 수 있다. 이에 따라, 바닥 크기에 대한 전극 높이의 비율을 상대적으로 낮출 수 있다. 이에 따라, 스토리지 전극 기울어짐을 방지할 수 있다. According to the present invention described above, the sidewall profile of the storage electrode can be substantially guided to have a vertical profile, so that the bottom line width of the storage electrode can be secured more widely. Accordingly, the ratio of the electrode height to the floor size can be relatively lowered. Accordingly, the storage electrode can be prevented from tilting.
따라서, 스토리지 전극 바닥 크기 감소로 인해 발생될 수 있는 스토리지 전극의 기울어짐 현상을 방지하여, 스토리지 전극 간 브리지 발생을 효과적으로 방지할 수 있다. Therefore, it is possible to prevent the storage electrode from being inclined due to the reduction of the bottom size of the storage electrode, thereby effectively preventing the bridge between storage electrodes.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다. As mentioned above, although this invention was demonstrated in detail through the specific Example, this invention is not limited to this, It is clear that the deformation | transformation and improvement are possible by the person of ordinary skill in the art within the technical idea of this invention.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050128311A KR20070066801A (en) | 2005-12-22 | 2005-12-22 | Method for forming storage node of capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050128311A KR20070066801A (en) | 2005-12-22 | 2005-12-22 | Method for forming storage node of capacitor |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070066801A true KR20070066801A (en) | 2007-06-27 |
Family
ID=38365835
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050128311A KR20070066801A (en) | 2005-12-22 | 2005-12-22 | Method for forming storage node of capacitor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20070066801A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9287349B2 (en) | 2012-03-02 | 2016-03-15 | Samsung Electronics Co., Ltd. | Semiconductor memory devices and methods of forming the same |
WO2020005776A1 (en) * | 2018-06-28 | 2020-01-02 | Lam Research Corporation | Selective growth of metal-containing hardmask thin films |
-
2005
- 2005-12-22 KR KR1020050128311A patent/KR20070066801A/en not_active Application Discontinuation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9287349B2 (en) | 2012-03-02 | 2016-03-15 | Samsung Electronics Co., Ltd. | Semiconductor memory devices and methods of forming the same |
WO2020005776A1 (en) * | 2018-06-28 | 2020-01-02 | Lam Research Corporation | Selective growth of metal-containing hardmask thin films |
US10643846B2 (en) | 2018-06-28 | 2020-05-05 | Lam Research Corporation | Selective growth of metal-containing hardmask thin films |
US11107683B2 (en) | 2018-06-28 | 2021-08-31 | Lam Research Corporation | Selective growth of metal-containing hardmask thin films |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7714435B2 (en) | Semiconductor device and method for fabricating the same | |
KR100844983B1 (en) | Method of manufacturing capacitor for semiconductor device | |
US8105497B2 (en) | Method for fabricating cylinder type capacitor | |
KR101068576B1 (en) | Semiconductor device and method for fabricating the same | |
KR100655751B1 (en) | method of manufacturing a semiconductor device | |
KR20070066801A (en) | Method for forming storage node of capacitor | |
KR0184064B1 (en) | Method of manufacturing capacitor of semiconductor device | |
KR20050059697A (en) | Method for forming capacitor of semiconductor device | |
KR100865011B1 (en) | Method of forming a storage node in a capacitor | |
KR100476932B1 (en) | Method of forming semiconductor device with capacitor | |
KR20130023770A (en) | Method for fabricating capacitor | |
JPH08125142A (en) | Fabrication of semiconductor device | |
KR100955922B1 (en) | Method for fabricating capacitor in semiconductor device | |
KR100825019B1 (en) | Method of fabricating capacitor | |
KR20010063707A (en) | Method of manufacturing a capacitor in a semiconductor device | |
KR20080029314A (en) | Method for fabricating capacitor in semiconductor device | |
KR100842761B1 (en) | Method for forming capacitor bottom electrode of semiconductor device | |
KR100857576B1 (en) | Method for forming the storage node of semiconductor device | |
KR20080060304A (en) | Method for fabricating capacitor prevented leaning | |
KR100876879B1 (en) | How to Form a Storage Node for Capacitors | |
KR100857853B1 (en) | Semiconductor device in capacitor and method for fabricating the same | |
KR100732751B1 (en) | Method for manufacturing lower contact of capacitor in semiconductor device | |
KR101025732B1 (en) | Method of fabricating capacitor for crack prevention | |
KR100398580B1 (en) | method for manufacturing of semiconductor memory device | |
KR101087793B1 (en) | Semiconductor device and method for forming using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |