KR20070110747A - Method of fabricating the storage node in semiconductor device - Google Patents

Method of fabricating the storage node in semiconductor device Download PDF

Info

Publication number
KR20070110747A
KR20070110747A KR1020060043594A KR20060043594A KR20070110747A KR 20070110747 A KR20070110747 A KR 20070110747A KR 1020060043594 A KR1020060043594 A KR 1020060043594A KR 20060043594 A KR20060043594 A KR 20060043594A KR 20070110747 A KR20070110747 A KR 20070110747A
Authority
KR
South Korea
Prior art keywords
storage node
layer
mold
film
insulating film
Prior art date
Application number
KR1020060043594A
Other languages
Korean (ko)
Inventor
김영대
이은아
장준수
이금범
박동수
조호진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060043594A priority Critical patent/KR20070110747A/en
Publication of KR20070110747A publication Critical patent/KR20070110747A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

A method for forming a storage node in a semiconductor device is provided to selectively remove only an oxide layer in a dip-out process by making a mold insulation layer for forming a storage node have a two-layered structure in which an amorphous carbon layer and an oxide layer are sequentially stacked. A storage node contact plug(120) penetrates an interlayer dielectric(110) disposed on a semiconductor substrate(100), and an etch stop layer(130) is formed on the interlayer dielectric. A first mold insulation layer(141) made of an amorphous carbon layer is formed on the etch stop layer. A second mold insulation layer is formed on the first mold insulation layer. The second mold insulation layer, the first mold insulation layer and the etch stop layer are partially and sequentially removed to form a storage node contact hole exposing the storage node contact plug. A conductive layer for a storage node is formed on the resultant structure. An insulation layer is formed on the conductive layer for the storage node. The insulation layer and the conductive layer for the storage node are partially eliminated to form a node-separated storage node(170). The insulation layer and the second mold insulation layer between the node-separated storage nodes are removed. The first mold insulation layer is removed. The insulation layer can be made of the same material as that of the second mold insulation layer. The conductive layer for the storage node can be made of a doped polysilicon layer or a metal layer.

Description

반도체소자의 스토리지노드 형성방법{Method of fabricating the storage node in semiconductor device}Method for fabricating the storage node in semiconductor device

도 1 내지 도 6은 본 발명에 따른 반도체소자의 스토리지노드 형성방법을 설명하기 위하여 나타내 보인 단면도들이다.1 to 6 are cross-sectional views illustrating a method of forming a storage node of a semiconductor device according to the present invention.

본 발명은 반도체소자의 제조방법에 관한 것으로서, 보다 상세하게는 스토리지노드의 리닝(leaning) 현상이 억제되도록 하는 반도체소자의 스토리지노드 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a storage node of a semiconductor device such that a storage phenomenon of the storage node is suppressed.

최근 반도체소자의 집적도가 급격히 증가함으로 인해, 반도체소자의 셀 단면적도 급격하게 감소하고 있다. 이에 따라 커패시터를 포함하는 반도체소자, 예컨대 디램(DRAM; Dynamic Random Access Memory)소자에서 소자동작에 필요한 커패시턴스를 얻기가 점점 어려워지고 있는 실정이다. 이와 같은 추세에 따라서 유전체막의 두께를 줄이는 박막화작업과 함께 3차원 구조의 스토리지노드(storage node) 형성작업을 통해 커패시턴스를 증가시키려는 노력이 지속적으로 이루어지고 있다. 이와 같은 노력에 따라서, 현재 주로 사용되고 있는 커패시터의 스토리지노드 형태들 중 의 하나는 실린더(cylinder)형이다.Recently, due to the rapid increase in the degree of integration of semiconductor devices, the cell cross-sectional area of semiconductor devices is also rapidly decreasing. Accordingly, it is increasingly difficult to obtain capacitance required for device operation in a semiconductor device including a capacitor, such as a dynamic random access memory (DRAM) device. In accordance with this trend, efforts are being made to increase the capacitance through thinning of the dielectric film and forming a storage node having a three-dimensional structure. As a result of this effort, one of the storage node types of capacitors currently used is cylinder type.

그러나 소자의 집적도가 더욱 더 증가함에 따라 스토리지노드 사이의 간격이 더욱 더 좁아지게 되고, 이에 따라 실린더형 스토리지노드를 형성하는 과정에서, 리닝(leaning) 현상, 즉 상호 인접한 스토리지노드가 세정공정을 거치면서 세정액의 표면장력에 의한 모세관현상(capillary force)이 작용하여 서로 붙는 현상이 발생되고 있다. 더욱이 스토리지노드의 높이가 증가할수록 스토리지노드 프로파일의 기울기로 인한 스토리지노드 하부 바닥 크기의 감소로 인해 스토리지노드의 리닝현상 발생가능성은 더욱 더 높아지고 있는 실정이다.However, as the density of devices increases, the spacing between storage nodes becomes narrower, and thus, in the process of forming a cylindrical storage node, a lining phenomenon, that is, adjacent storage nodes undergo a cleaning process. In addition, capillary force due to the surface tension of the cleaning solution is applied to each other. In addition, as the height of the storage node increases, the possibility of the storage node's lining phenomenon increases due to the decrease in the bottom size of the storage node due to the slope of the storage node profile.

본 발명이 이루고자 하는 기술적 과제는, 스토리지노드의 리닝현상 발생을 억제할 수 있도록 하는 반도체소자의 스토리지노드 형성방법을 제공하는 것이다.An object of the present invention is to provide a method for forming a storage node of a semiconductor device, which can suppress the occurrence of the storage phenomenon of the storage node.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체소자의 스토리지노드 형성방법은, 반도체기판 위에 배치된 층간절연막을 관통하는 스토리지노드 컨택플러그 및 상기 층간절연막 위에 식각저지막을 형성하는 단계; 상기 식각저지막 위에 비정질 카본막으로 이루어진 제1 몰드절연막을 형성하는 단계; 상기 제1 몰드절연막 위에 제2 몰드절연막을 형성하는 단계; 상기 제2 몰드절연막, 제1 몰드절연막 및 식각저지막의 일부를 순차적으로 제거하여 상기 스토리지노드 컨택플러그를 노출시키는 스토리지노드 컨택홀을 형성하는 단계; 상기 스토리지노드 컨택홀을 갖는 결과물 전면에 스토리지노드용 도전막을 형성하는 단계; 상기 스토리지노 드용 도전막 위에 절연막을 형성하는 단계; 상기 절연막의 일부 및 스토리지노드용 도전막의 일부를 제거하여 노드 분리된 스토리지노드를 형성하는 단계; 상기 노드 분리된 스토리지노드 사이의 절연막 및 상기 제2 몰드절연막을 제거하는 단계; 및 상기 제1 몰드절연막을 제거하는 단계를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of forming a storage node of a semiconductor device, the method including: forming a storage node contact plug passing through an interlayer insulating layer disposed on a semiconductor substrate and an etch stop layer on the interlayer insulating layer; Forming a first mold insulating layer formed of an amorphous carbon film on the etch stop layer; Forming a second mold insulating film on the first mold insulating film; Sequentially removing portions of the second mold insulation layer, the first mold insulation layer, and the etch stop layer to form a storage node contact hole exposing the storage node contact plug; Forming a conductive film for a storage node on the entire surface of the resultant having the storage node contact hole; Forming an insulating film on the conductive film for the storage node; Removing a portion of the insulating layer and a portion of the conductive layer for the storage node to form a node separated storage node; Removing the insulating film and the second mold insulating film between the node-separated storage nodes; And removing the first mold insulating layer.

상기 절연막은 상기 제2 몰드절연막과 동일한 막질로 형성할 수 있다.The insulating film may be formed of the same film quality as the second mold insulating film.

이 경우, 상기 절연막 및 제2 몰드절연막은 산화막으로 형성할 수 있다.In this case, the insulating film and the second mold insulating film may be formed of an oxide film.

상기 제1 몰드절연막은 2㎛ 이하의 두께를 갖도록 형성하는 것이 바람직하다.The first mold insulating film is preferably formed to have a thickness of 2 ㎛ or less.

상기 제2 몰드절연막은 2㎛ 이하의 두께를 갖도록 형성하는 것이 바람직하다.The second mold insulating film is preferably formed to have a thickness of 2 ㎛ or less.

상기 스토리지노드용 도전막은 도핑된 폴리실리콘막이나 금속막으로 형성할 수 있다.The storage node conductive film may be formed of a doped polysilicon film or a metal film.

상기 절연막 및 제2 몰드절연막의 제거는 습식식각방법을 사용하여 수행할 수 있다.Removal of the insulating film and the second mold insulating film may be performed using a wet etching method.

상기 제1 몰드절연막의 제거는 애싱방법을 사용하여 수행할 수 있다.The first mold insulating layer may be removed using an ashing method.

이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below.

도 1 내지 도 6은 본 발명에 따른 반도체소자의 스토리지노드 형성방법을 설 명하기 위하여 나타내 보인 단면도들이다.1 to 6 are cross-sectional views illustrating a method of forming a storage node of a semiconductor device according to the present invention.

도 1을 참조하면, 실리콘기판과 같은 반도체기판(100) 위에 층간절연막(110)을 형성한다. 비록 도면에 나타내지는 않았지만, 반도체기판(100) 내에는 트랜지스터를 구성하는 소스/드레인과 같은 불순물영역들이 배치된다. 그리고 층간절연막(110) 내에는 역시 트랜지스터를 구성하는 게이트스택들이 배치된다. 이어서 층간절연막(110)을 관통하여 반도체기판(100)의 불순물영역과 연결되는 스토리지노드 컨택플러그(120)를 형성한다. 스토리지노드 컨택플러그(120)는 도핑된 폴리실리콘막으로 형성할 수 있으며, 또는 금속막으로도 형성할 수 있다. 다음에 층간절연막(100) 및 스토리지노드 컨택플러그(120) 위에 식각저지막(130)을 형성한다. 이 식각저지막(130)은 후속의 스토리지노드 컨택홀 형성을 위한 식각시 저지막으로 사용되는 것으로서, 질화막으로 형성할 수 있다.Referring to FIG. 1, an interlayer insulating film 110 is formed on a semiconductor substrate 100 such as a silicon substrate. Although not shown in the drawing, impurity regions such as a source / drain constituting the transistor are disposed in the semiconductor substrate 100. In the interlayer insulating film 110, gate stacks constituting the transistor are also disposed. Subsequently, the storage node contact plug 120 is formed through the interlayer insulating layer 110 and connected to the impurity region of the semiconductor substrate 100. The storage node contact plug 120 may be formed of a doped polysilicon layer or may be formed of a metal layer. Next, an etch stop layer 130 is formed on the interlayer insulating layer 100 and the storage node contact plug 120. The etch stop layer 130 is used as a stop layer during etching for forming subsequent storage node contact holes, and may be formed of a nitride layer.

다음에 식각저지막(130) 위에 몰드절연막(140)을 형성한다. 몰드절연막(140)은 하부의 제1 몰드절연막(141)과 그 위의 제2 몰드절연막(142)을 포함한다. 제1 몰드절연막(141)과 제2 몰드절연막(142)은 선택적 식각이 이루어질 수 있는 물질로 형성된다. 더욱이 제1 몰드절연막(141)은 습식방법이 아닌 다른 방법으로 제거가능한 물질로 이루어진다. 제1 몰드절연막(141)은 애싱(ashing)공정으로 제거가 가능한 비정질 카본(amorphous carbon)막으로 형성한다. 제2 몰드절연막(142)은 산화막으로 형성한다. 제1 몰드절연막(141) 및 제2 몰드절연막(142)은 각각 2㎛ 이하의 두께를 갖도록 형성한다. 이와 같이 2층 구조의 몰드절연막(140)을 형성한 후에는, 몰드절연막(140) 위에 마스크막패턴(150)을 형성한다. 이 마스크막패턴(150)은 포 토레지스트막으로 형성할 수 있다.Next, a mold insulating layer 140 is formed on the etch stop layer 130. The mold insulating layer 140 includes a lower first mold insulating layer 141 and a second mold insulating layer 142 thereon. The first mold insulating layer 141 and the second mold insulating layer 142 are formed of a material capable of selective etching. Furthermore, the first mold insulating film 141 is made of a material that can be removed by a method other than a wet method. The first mold insulating layer 141 is formed of an amorphous carbon film that can be removed by an ashing process. The second mold insulating film 142 is formed of an oxide film. The first mold insulating film 141 and the second mold insulating film 142 are formed to have a thickness of 2 μm or less, respectively. After the mold insulation film 140 having the two-layer structure is formed in this manner, the mask film pattern 150 is formed on the mold insulation film 140. The mask film pattern 150 may be formed of a photoresist film.

도 2를 참조하면, 마스크막패턴(도 1의 150)을 식각마스크로 한 식각으로 제2 몰드절연막(142) 및 제1 몰드절연막(141)의 노출부분을 순차적으로 제거한다. 이 식각에 의해 식각저지막(130)의 일부표면이 노출된다. 계속해서 노출된 식각저지막(130)에 대한 식각을 수행하여 스토리지노드 컨택플러그(120) 표면을 노출시키는 스토리지노드 컨택홀(160)을 형성한다. 스토리지노드 컨택홀(160)을 형성한 후에는 마스크막패턴(150)을 제거한다.Referring to FIG. 2, exposed portions of the second mold insulating layer 142 and the first mold insulating layer 141 are sequentially removed by etching using the mask layer pattern 150 of FIG. 1 as an etching mask. By this etching, a part of the surface of the etch stop layer 130 is exposed. Subsequently, the exposed etching stop layer 130 is etched to form the storage node contact hole 160 exposing the surface of the storage node contact plug 120. After the storage node contact hole 160 is formed, the mask layer pattern 150 is removed.

도 3을 참조하면, 스토리지노드 컨택홀(160)이 형성된 결과물 전면에 스토리지노드용 도전막(171)을 형성한다. 스토리지노드용 도전막(171)은 도핑된 폴리실리콘막으로 형성할 수 있다. 경우에 따라서 스토리지노드용 도전막(171)은 금속막으로도 형성할 수도 있다. 다음에 스토리지노드용 도전막(171) 위에 절연막(180)을 증착한다. 이 절연막(180)은 제2 몰드절연막(142) 제거시 함께 제거되어야 하므로, 제2 몰드절연막(142)과 동일한 물질로 형성한다. 즉 제2 몰드절연막(142)을 산화막으로 형성하는 경우, 절연막(180)도 산화막으로 형성한다.Referring to FIG. 3, the conductive layer 171 for the storage node is formed on the entire surface of the resultant in which the storage node contact hole 160 is formed. The storage node conductive layer 171 may be formed of a doped polysilicon layer. In some cases, the storage node conductive film 171 may be formed of a metal film. Next, an insulating film 180 is deposited on the storage node conductive film 171. Since the insulating layer 180 is to be removed together when the second mold insulating layer 142 is removed, the insulating layer 180 is formed of the same material as the second mold insulating layer 142. That is, when the second mold insulating film 142 is formed of an oxide film, the insulating film 180 is also formed of an oxide film.

도 4를 참조하면, 평탄화를 수행하여 절연막(180)의 일부 및 스토리지노드용 도전막(171)의 상부를 제거하여 노드 분리된 스토리지노드(170)를 형성한다. 상기 평탄화는 화학적기계적폴리싱(CMP; Chemical Mechanical Polishing)방법을 사용하여 수행한다. 이와 같은 평탄화에 의해 노드 분리된 스토리지노드(170) 내부에는 절연막(180)이 배치되고, 스토리지노드(170) 사이에서는 제2 몰드절연막(142)이 노출된다.Referring to FIG. 4, planarization is performed to remove a portion of the insulating layer 180 and an upper portion of the conductive layer 171 for the storage node, thereby forming a node separated storage node 170. The planarization is carried out using a chemical mechanical polishing (CMP) method. An insulating layer 180 is disposed in the storage node 170 separated from the node by the planarization, and the second mold insulating layer 142 is exposed between the storage nodes 170.

도 5를 참조하면, 습식식각방법을 이용한 딥-아웃(dip-out)으로 제2 몰드절연막(도 4의 142) 및 절연막(도 4의 180)을 제거한다. 앞서 언급한 바와 같이, 제2 몰드절연막(142) 및 절연막(180)은 산화막으로 형성하고, 제1 몰드절연막(141)은 비정질 카본막으로 형성하였으므로, 상기 딥-아웃에 의해 제1 몰드절연막(141)은 제거되지 않고, 단지 제2 몰드절연막(142)과 절연막(180)을 선택적으로 제거할 수 있다. 이와 같은 딥-아웃시, 비록 제2 몰드절연막(142)과 절연막(180)은 제거되지만, 제1 몰드절연막(141)은 제거되지 않으므로, 제1 몰드절연막(141)이 노드 분리된 스토리지노드(170)를 지지하여 스토리지노드(170)가 쓰러지지 않도록 하는 탭(tap) 역할을 수행한다.Referring to FIG. 5, the second mold insulating layer 142 of FIG. 4 and the insulating layer 180 of FIG. 4 are removed by a dip-out using a wet etching method. As mentioned above, since the second mold insulating film 142 and the insulating film 180 are formed of an oxide film, and the first mold insulating film 141 is formed of an amorphous carbon film, the first mold insulating film ( 141 may not be removed, and only the second mold insulating layer 142 and the insulating layer 180 may be selectively removed. In this deep-out, although the second mold insulating layer 142 and the insulating layer 180 are removed, the first mold insulating layer 141 is not removed, so that the first mold insulating layer 141 is node-separated storage node ( Supports 170 serves as a tap so that the storage node 170 does not fall.

도 6을 참조하면, 제1 몰드절연막(141)을 제거하여 실린더형 스토리지노드(170)를 완성한다. 비정질 카본막으로 이루어진 제1 몰드절연막(141)은 애싱공정을 사용하여 제거할 수 있다. 제1 몰드절연막(141)을 애싱공정을 사용하여 제거하므로, 제1 몰드절연막(141)을 제거하는 과정에서도 스토리지노드(170)의 리닝 현상을 발생되지 않는다.Referring to FIG. 6, the first mold insulating layer 141 is removed to complete the cylindrical storage node 170. The first mold insulating film 141 made of an amorphous carbon film may be removed using an ashing process. Since the first mold insulating layer 141 is removed using an ashing process, even when the first mold insulating layer 141 is removed, the storage phenomenon of the storage node 170 may not occur.

지금까지 설명한 바와 같이, 본 발명에 따른 반도체소자의 스토리지노드 형성방법에 의하면, 스토리지노드 형성을 위한 몰드절연막을 비정질 카본막과 산화막이 순차적으로 적층되는 2층 구조로 형성하여, 딥-아웃(dip-out) 공정시 산화막만 선택적으로 제거되도록 함으로써, 비정질 카본막이 스토리지노드를 지지하는 탭(tap) 역할을 수행하여 스토리지노드의 기울어짐을 방지할 수 있으며, 더욱이 비 정질 카본막은 애싱공정을 통해 제거할 수 있으므로 스토리지노드의 리닝 현상을 효과적으로 억제할 수 있다는 이점이 제공된다.As described so far, according to the method for forming a storage node of a semiconductor device according to the present invention, a mold insulating film for forming a storage node is formed in a two-layer structure in which an amorphous carbon film and an oxide film are sequentially stacked, and a dip-out -out) By selectively removing only the oxide layer during the process, the amorphous carbon film serves as a tap to support the storage node, thereby preventing the storage node from tilting. Furthermore, the amorphous carbon film can be removed through the ashing process. This provides an advantage of effectively suppressing the storage node lining phenomenon.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.Although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the technical spirit of the present invention. Do.

Claims (8)

반도체기판 위에 배치된 층간절연막을 관통하는 스토리지노드 컨택플러그 및 상기 층간절연막 위에 식각저지막을 형성하는 단계;Forming a storage node contact plug passing through the interlayer insulating layer on the semiconductor substrate and an etch stop layer on the interlayer insulating layer; 상기 식각저지막 위에 비정질 카본막으로 이루어진 제1 몰드절연막을 형성하는 단계;Forming a first mold insulating layer formed of an amorphous carbon film on the etch stop layer; 상기 제1 몰드절연막 위에 제2 몰드절연막을 형성하는 단계;Forming a second mold insulating film on the first mold insulating film; 상기 제2 몰드절연막, 제1 몰드절연막 및 식각저지막의 일부를 순차적으로 제거하여 상기 스토리지노드 컨택플러그를 노출시키는 스토리지노드 컨택홀을 형성하는 단계;Sequentially removing portions of the second mold insulation layer, the first mold insulation layer, and the etch stop layer to form a storage node contact hole exposing the storage node contact plug; 상기 스토리지노드 컨택홀을 갖는 결과물 전면에 스토리지노드용 도전막을 형성하는 단계;Forming a conductive film for a storage node on the entire surface of the resultant having the storage node contact hole; 상기 스토리지노드용 도전막 위에 절연막을 형성하는 단계;Forming an insulating film on the conductive film for the storage node; 상기 절연막의 일부 및 스토리지노드용 도전막의 일부를 제거하여 노드 분리된 스토리지노드를 형성하는 단계;Removing a portion of the insulating layer and a portion of the conductive layer for the storage node to form a node separated storage node; 상기 노드 분리된 스토리지노드 사이의 절연막 및 상기 제2 몰드절연막을 제거하는 단계; 및Removing the insulating film and the second mold insulating film between the node-separated storage nodes; And 상기 제1 몰드절연막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 스토리지노드 형성방법.Removing the first mold insulating layer; and forming a storage node of a semiconductor device. 제1항에 있어서,The method of claim 1, 상기 절연막은 상기 제2 몰드절연막과 동일한 막질로 형성하는 것을 특징으로 하는 반도체소자의 스토리지노드 형성방법.And the insulating film is formed of the same film quality as the second mold insulating film. 제2항에 있어서,The method of claim 2, 상기 절연막 및 제2 몰드절연막은 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 스토리지노드 형성방법.And the insulating film and the second mold insulating film are formed of an oxide film. 제1항에 있어서,The method of claim 1, 상기 제1 몰드절연막은 2㎛ 이하의 두께를 갖도록 형성하는 것을 특징으로 하는 반도체소자의 스토리지노드 형성방법.The first mold insulating film is formed to have a thickness of less than 2㎛ method for forming a storage node of a semiconductor device. 제1항에 있어서,The method of claim 1, 상기 제2 몰드절연막은 2㎛ 이하의 두께를 갖도록 형성하는 것을 특징으로 하는 반도체소자의 스토리지노드 형성방법.The second mold insulating film is formed to have a thickness of less than 2㎛ method for forming a storage node of a semiconductor device. 제1항에 있어서,The method of claim 1, 상기 스토리지노드용 도전막은 도핑된 폴리실리콘막이나 금속막으로 형성하는 것을 특징으로 하는 반도체소자의 스토리지노드 형성방법.The storage node conductive film is a storage node forming method of a semiconductor device, characterized in that formed with a doped polysilicon film or a metal film. 제1항에 있어서,The method of claim 1, 상기 절연막 및 제2 몰드절연막의 제거는 습식식각방법을 사용하여 수행하는 것을 특징으로 하는 반도체소자의 스토리지노드 형성방법.The removal of the insulating film and the second mold insulating film is performed using a wet etching method. 제1항에 있어서,The method of claim 1, 상기 제1 몰드절연막의 제거는 애싱방법을 사용하여 수행하는 것을 특징으로 하는 반도체소자의 스토리지노드 형성방법.And removing the first mold insulating layer using an ashing method.
KR1020060043594A 2006-05-15 2006-05-15 Method of fabricating the storage node in semiconductor device KR20070110747A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060043594A KR20070110747A (en) 2006-05-15 2006-05-15 Method of fabricating the storage node in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060043594A KR20070110747A (en) 2006-05-15 2006-05-15 Method of fabricating the storage node in semiconductor device

Publications (1)

Publication Number Publication Date
KR20070110747A true KR20070110747A (en) 2007-11-20

Family

ID=39089930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060043594A KR20070110747A (en) 2006-05-15 2006-05-15 Method of fabricating the storage node in semiconductor device

Country Status (1)

Country Link
KR (1) KR20070110747A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010019343A3 (en) * 2008-08-13 2010-05-14 Micron Technology, Inc. Methods of making capacitors, dram arrays and electronic systems
US9059331B2 (en) 2013-03-05 2015-06-16 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
US9177960B2 (en) 2012-11-30 2015-11-03 Samsung Electronics Co., Ltd. Method of forming semiconductor device
US9595387B2 (en) 2008-04-08 2017-03-14 Micron Technology, Inc. High aspect ratio openings

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595387B2 (en) 2008-04-08 2017-03-14 Micron Technology, Inc. High aspect ratio openings
WO2010019343A3 (en) * 2008-08-13 2010-05-14 Micron Technology, Inc. Methods of making capacitors, dram arrays and electronic systems
US8268695B2 (en) 2008-08-13 2012-09-18 Micron Technology, Inc. Methods of making capacitors
US8853050B2 (en) 2008-08-13 2014-10-07 Micron Technology Methods of forming capacitors
US9177960B2 (en) 2012-11-30 2015-11-03 Samsung Electronics Co., Ltd. Method of forming semiconductor device
US9059331B2 (en) 2013-03-05 2015-06-16 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
US9324781B2 (en) 2013-03-05 2016-04-26 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
US9685450B2 (en) 2013-03-05 2017-06-20 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same

Similar Documents

Publication Publication Date Title
JP2010123961A (en) Wiring structure of semiconductor device and method of forming the same
KR100301038B1 (en) Semiconductor memory device containing COB and method of forming the same
KR100589078B1 (en) Method for manufacturing of capacitor and DRAM device having the same
KR20070110747A (en) Method of fabricating the storage node in semiconductor device
US6844229B2 (en) Method of manufacturing semiconductor device having storage electrode of capacitor
US8129251B2 (en) Metal-insulator-metal-structured capacitor formed with polysilicon
US20030227045A1 (en) Method of forming storage nodes comprising a base in a contact hole and related structures
US6365955B1 (en) Cylindrical capacitor structure and method of manufacture
KR100940272B1 (en) Method of fabricating capacitor in semiconductor memory device
KR20080065123A (en) Semiconductor device and method of forming the same
KR100811256B1 (en) Method of fabricating the cylinder-type storage node in semiconductor memory device
KR100476399B1 (en) Method for making capacitor in semiconductor device
KR20000040060A (en) Method for fabricating capacitor of semiconductor device
US6200845B1 (en) Method of forming a storage capacitor
KR20060107130A (en) Semiconductor device having a storage node electrode and fabrication method thereof
KR100549011B1 (en) semiconductor device having a storage node electrode and fabrication method thereof
US20100081248A1 (en) Method for manufacturing semiconductor device
KR20010087943A (en) Method of forming a capacitor
KR100849713B1 (en) Method of fabricating the storage node for semiconductor memory device
KR20050030986A (en) Method for forming capacitor for use in semiconductor device
KR100645838B1 (en) Method for fabricating metal contact hole in semiconductor device
KR960013644B1 (en) Capacitor manufacture method
KR100946030B1 (en) Capacitor bottom electrode of semiconductor device and method for fabrication the same
KR20060023488A (en) Methods of fabricating a semiconductor device having a storage node electrode and semiconductor device fabricated thereby
JP2008034559A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid