KR100549011B1 - semiconductor device having a storage node electrode and fabrication method thereof - Google Patents

semiconductor device having a storage node electrode and fabrication method thereof Download PDF

Info

Publication number
KR100549011B1
KR100549011B1 KR1020040046301A KR20040046301A KR100549011B1 KR 100549011 B1 KR100549011 B1 KR 100549011B1 KR 1020040046301 A KR1020040046301 A KR 1020040046301A KR 20040046301 A KR20040046301 A KR 20040046301A KR 100549011 B1 KR100549011 B1 KR 100549011B1
Authority
KR
South Korea
Prior art keywords
storage node
node electrode
insulating film
insulating layer
node electrodes
Prior art date
Application number
KR1020040046301A
Other languages
Korean (ko)
Other versions
KR20050121138A (en
Inventor
김영태
김태경
정원영
이예로
장규백
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040046301A priority Critical patent/KR100549011B1/en
Publication of KR20050121138A publication Critical patent/KR20050121138A/en
Application granted granted Critical
Publication of KR100549011B1 publication Critical patent/KR100549011B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Abstract

본 발명은 스토리지 노드 전극을 갖는 반도체소자 및 그 제조방법을 제공한다. 상기 반도체소자는 반도체기판 상에 배치된 층간절연막 및 상기 층간절연막을 관통하는 콘택 플러그들을 구비한다. 상기 콘택플러그들의 상부면과 각각 접촉하도록 상기 층간절연막 상에 일정한 규칙을 가지고 배열되고 실린더 형상을 갖는 스토리지 노드 전극들을 포함하되, 상기 스토리지 노드 전극들의 각각은 그 상부면으로부터 소정깊이를 갖도록 리세스된 적어도 하나의 홈을 갖는다. The present invention provides a semiconductor device having a storage node electrode and a method of manufacturing the same. The semiconductor device includes an interlayer insulating layer disposed on a semiconductor substrate and contact plugs penetrating through the interlayer insulating layer. Storage node electrodes arranged on the interlayer insulating layer so as to be in contact with the top surfaces of the contact plugs, respectively, and having a cylindrical shape, each of the storage node electrodes being recessed to have a predetermined depth from the top surface thereof. Has at least one groove.

Description

스토리지 노드 전극을 갖는 반도체소자 및 그 제조방법{semiconductor device having a storage node electrode and fabrication method thereof}Semiconductor device having a storage node electrode and a method of manufacturing the same

도 1a 내지 도 1c는 종래 기술에 따른 스토리지 노드 전극을 갖는 반도체소자의 제조방법을 나타낸 단면도들이다.1A to 1C are cross-sectional views illustrating a method of manufacturing a semiconductor device having a storage node electrode according to the prior art.

도 2는 본 발명의 일 실시예에 따른 스토리지 노드 전극을 갖는 반도체소자를 나타낸 사시도이다.2 is a perspective view illustrating a semiconductor device having a storage node electrode according to an exemplary embodiment of the present invention.

도 3은 본 발명의 일 실시예에 따른 스토리지 노드 전극을 갖는 반도체소자를 나타낸 평면도이다. 3 is a plan view illustrating a semiconductor device having a storage node electrode according to an exemplary embodiment of the present invention.

도 4a 내지 도 4e는 본 발명의 일 실시예에 따른 스토리지 노드 전극을 갖는 반도체소자의 제조방법을 설명하기 위하여 도 3의 I-I′에 따라 취해진 단면도들이다.4A to 4E are cross-sectional views taken along line II ′ of FIG. 3 to explain a method of manufacturing a semiconductor device having a storage node electrode according to an exemplary embodiment of the present invention.

본 발명은 반도체소자 및 그 제조방법에 관한 것으로, 특히 스토리지 노드 전극을 갖는 반도체소자 및 그 제조방법에 관한 것이다.The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to a semiconductor device having a storage node electrode and a method of manufacturing the same.

일반적으로 반도체 메모리 소자, 특히 디램(Dynamic Random Access Memory; DRAM)은 단위 셀의 커패시터에 데이터를 저장하는 메모리 소자이다. 상기 디램의 단위 셀은 직렬 연결된 하나의 억세스 트랜지스터 및 하나의 셀 커패시터로 구성된다. 상기 셀 커패시터의 용량은 디램 소자의 전기적인 특성 및 신뢰성에 직접적으로 관련이 있다. 반도체 메모리 소자의 집적도가 증가하면서 단위 셀이 차지하는 면적이 감소하고 있다. 단위 셀의 면적이 감소함에 따라 커패시터의 평면 면적도 줄어들게 되었다. 이에 따라, 반도체 메모리 소자에 요구되는 충분한 정전 용량을 확보하기 위하여 다양한 시도가 진행되고 있다. 예를 들면, 상기 셀 커패시터의 하부전극으로 사용되는 스토리지 노드 전극의 표면적을 증가시키기 위하여 실린더형의 스토리지 노드 전극이 널리 사용되고 있다. In general, semiconductor memory devices, particularly DRAM (Dynamic Random Access Memory (DRAM)) is a memory device that stores data in the capacitor of the unit cell. The unit cell of the DRAM includes one access transistor and one cell capacitor connected in series. The capacitance of the cell capacitor is directly related to the electrical characteristics and reliability of the DRAM device. As the degree of integration of semiconductor memory devices increases, the area occupied by unit cells decreases. As the area of the unit cell decreases, the planar area of the capacitor also decreases. Accordingly, various attempts have been made to secure sufficient capacitance required for semiconductor memory devices. For example, a cylindrical storage node electrode is widely used to increase the surface area of the storage node electrode used as the lower electrode of the cell capacitor.

도 1a 내지 도 1c는 종래 기술에 따른 스토리지 노드 전극을 갖는 반도체소자의 제조방법을 나타낸 단면도들이다.1A to 1C are cross-sectional views illustrating a method of manufacturing a semiconductor device having a storage node electrode according to the prior art.

도 1a를 참조하면, 셀 트랜지스터 및 콘택 플러그들이 구비된 반도체기판(101) 상에 식각저지막(103) 및 몰드 절연막(105)을 차례로 형성한다. 이어서, 추후 공정에 의한 스토리지 노드 전극이 형성될 영역을 한정하도록 몰드 절연막(105) 및 식각저지막(103)을 차례로 패터닝하여 스토리지 노드 전극 홀(107)을 형성한다. 이 경우에 상기 스토리지 노드 전극 홀(107)은 타원형 또는 직사각형의 평면으로 형성될 수 있다. 상기 스토리지 노드 전극 홀(107)은 일정 간격을 두고 매트릭스 형태로 배치된다. 상기 식각저지막(103)은 상기 몰드 절연막(105)에 대하여 식각 선택비를 갖도록 형성된다. 예를 들어, 상기 식각저지막(103)은 실리콘 질화막으로 형성될 수 있고, 상기 몰드 절연막(105)은 실리콘 산화막으로 형성 될 수 있다.Referring to FIG. 1A, an etch stop layer 103 and a mold insulating layer 105 are sequentially formed on a semiconductor substrate 101 including cell transistors and contact plugs. Subsequently, the mold insulating layer 105 and the etch stop layer 103 are sequentially patterned to define a region where the storage node electrode is to be formed by a later process to form the storage node electrode hole 107. In this case, the storage node electrode hole 107 may be formed in an elliptical or rectangular plane. The storage node electrode holes 107 are arranged in a matrix form at predetermined intervals. The etch stop layer 103 is formed to have an etch selectivity with respect to the mold insulating layer 105. For example, the etch stop layer 103 may be formed of a silicon nitride layer, and the mold insulating layer 105 may be formed of a silicon oxide layer.

도 1b를 참조하면, 상기 스토리지 노드 전극 홀(107)을 갖는 상기 몰드 절연막(105) 상에 콘포멀하게 도전막을 형성한다. 상기 도전막은 폴리실리콘으로 형성 할 수 있다. 상기 도전막 상에 상기 스토리지 노드 전극 홀을 채우는 버퍼 절연막(111)을 형성한다. 상기 버퍼 절연막(111)은 실리콘 산화막으로 형성할 수 있다. 상기 버퍼 절연막(111) 및 상기 도전막을 상기 몰드 절연막(105)의 상부면이 노출되도록 평탄화시키어 상기 도전막의 노드를 분리한다. 그 결과, 스토리지 노드 전극(109)이 형성된다. 상기 스토리지 노드 전극(109)은 실린더 형상으로 형성될 수 있다.Referring to FIG. 1B, a conductive film is conformally formed on the mold insulating layer 105 having the storage node electrode hole 107. The conductive film may be formed of polysilicon. A buffer insulating layer 111 filling the storage node electrode hole is formed on the conductive layer. The buffer insulating layer 111 may be formed of a silicon oxide layer. The buffer insulating layer 111 and the conductive layer are planarized to expose the upper surface of the mold insulating layer 105, thereby separating the nodes of the conductive layer. As a result, the storage node electrode 109 is formed. The storage node electrode 109 may be formed in a cylindrical shape.

도 1c를 참조하면, 상기 스토리지 노드 전극(109)을 둘러싸고 있는 상기 몰드 절연막(도 1b의 105) 및 상기 스토리지 노드 전극(109) 내에 매립된 버퍼절연막 패턴(도 1b의 111)을 일괄적으로 제거한다. 이 경우에, 상기 버퍼 절연막(도 1b의 111) 및 상기 몰드 절연막(도 1b의 105)은 습식 식각을 수행하여 제거될 수 있다. 상기 습식 식각은 버퍼드 옥사이드 에천트(buffered oxide etchant; BOE) 또는 불산(HF) 용액을 사용하여 수행될 수 있다. 상기 습식 식각을 수행하는 과정에서 발생하는 잔존 습식 식각 용액 및 잔존 오염 물질들을 제거하기 위하여 탈 이온수(deionized water)를 사용하는 린스 공정을 수행한다. 상기 린스 공정을 수행한 후에 잔존하는 탈 이온수를 제거하기 위한 드라이 공정을 수행한다. 이 경우에, 상기 스토리지 노드 전극(109)의 쓰러짐 현상에 의하여 상기 스토리지 노드 전극(109)이 인접한 스토리지 노드 전극에 붙어 쇼트(short)가 발생하는 탑 브리지 불량(T)이 발생될 수 있다. Referring to FIG. 1C, the mold insulating layer 105 of FIG. 1B surrounding the storage node electrode 109 and the buffer insulating layer pattern 111 of FIG. 1B embedded in the storage node electrode 109 are collectively removed. do. In this case, the buffer insulating layer 111 in FIG. 1B and the mold insulating layer 105 in FIG. 1B may be removed by performing wet etching. The wet etching may be performed using a buffered oxide etchant (BOE) or hydrofluoric acid (HF) solution. A rinse process using deionized water is performed to remove residual wet etching solution and remaining contaminants generated during the wet etching. After performing the rinse process, a dry process for removing residual deionized water is performed. In this case, a top bridge failure T may occur in which a short occurs because the storage node electrode 109 is attached to an adjacent storage node electrode due to the fall of the storage node electrode 109.

상기 스토리지 노드 전극(109)이 쓰러지는 이유 중 하나가 습식 식각 공정 및 린스 공정 중에 사용된 물이 스토리지 노드 전극 표면에 남아 형성된 물막(113)이다. 상기 물막(113)은 상기 스토리지 노드 전극(109)의 상부 및 하부에 형성될 수 있다. 상기 스토리지 노드 전극(109) 사이에 물막(113)이 형성되면, 상기 스토리지 노드 전극(109) 사이에는 상기 물막(113)에 의한 표면 장력이 작용한다. 이 경우에, 특히 문제가 되는 것이 상기 스토리지 노드 전극(109) 상부 표면에 형성되는 물막이다. 다시 말하면, 상기 스토리지 노드 전극(109)의 높이가 증가함에 따라 상기 스토리지 노드 전극(109)의 벤딩 스트레스(bending stress)가 가중되고, 이에 더하여 상기 스토리지 노드 전극(109) 상부 표면에 형성된 물막에 의한 표면 장력의 영향으로 상기 스토리지 노드 전극(109)이 쓰러지는 현상이 발생될 수 있다. 결론적으로, 상기 물막(113)이 상기 스토리지 노드 전극(109) 하부 표면에 형성되었을 때 보다 상기 스토리지 노드 전극(109) 상부 표면에 형성되었을 때 상기 스토리지 노드 전극(109)의 쓰러짐 현상에 의한 탑 브리지 불량(T)이 발생될 가능성이 더욱 높아지게 된다.One of the reasons why the storage node electrode 109 collapses is the water layer 113 formed by the water used during the wet etching process and the rinse process remaining on the storage node electrode surface. The water layer 113 may be formed above and below the storage node electrode 109. When the water layer 113 is formed between the storage node electrodes 109, the surface tension of the water layer 113 is applied between the storage node electrodes 109. In this case, a particular problem is the water film formed on the upper surface of the storage node electrode 109. In other words, as the height of the storage node electrode 109 increases, bending stress of the storage node electrode 109 is increased, and in addition, due to a water film formed on an upper surface of the storage node electrode 109. The storage node electrode 109 may collapse due to surface tension. In conclusion, when the water layer 113 is formed on the upper surface of the storage node electrode 109 than when the water layer 113 is formed on the lower surface of the storage node electrode 109, the top bridge due to the collapse of the storage node electrode 109 occurs. The likelihood of a failure T is further increased.

본 발명이 이루고자 하는 기술적 과제는 스토리지 노드 전극의 쓰러짐 현상에 의한 탑 브리지 불량을 방지할 수 있는 반도체소자를 제공하는데 있다.An object of the present invention is to provide a semiconductor device capable of preventing a top bridge failure due to the collapse of the storage node electrode.

본 발명이 이루고자 하는 다른 기술적 과제는 스토리지 노드 전극의 쓰러짐 현상에 의한 탑 브리지 불량을 방지할 수 있는 상기 반도체소자의 제조방법을 제공 하는데 있다.Another object of the present invention is to provide a method of manufacturing the semiconductor device capable of preventing a top bridge failure caused by the collapse of the storage node electrode.

상기 기술적 과제들을 이루기 위하여 본 발명은 스토리지 노드 전극을 갖는 반도체소자 및 그 제조방법을 제공한다. In order to achieve the above technical problem, the present invention provides a semiconductor device having a storage node electrode and a method of manufacturing the same.

상기 반도체소자는 반도체기판 상에 배치된 층간절연막 및 상기 층간절연막을 관통하는 콘택 플러그들을 구비한다. 상기 콘택플러그들의 상부면과 각각 접촉하도록 상기 층간절연막 상에 일정한 규칙을 가지고 배열되고 실린더 형상을 갖는 스토리지 노드 전극들을 포함하되, 상기 스토리지 노드 전극들의 각각은 그 상부면으로부터 소정깊이를 갖도록 리세스된 적어도 하나의 홈을 갖는다. The semiconductor device includes an interlayer insulating layer disposed on a semiconductor substrate and contact plugs penetrating through the interlayer insulating layer. Storage node electrodes arranged on the interlayer insulating layer so as to be in contact with the top surfaces of the contact plugs, respectively, and having a cylindrical shape, each of the storage node electrodes being recessed to have a predetermined depth from the top surface thereof. Has at least one groove.

상기 반도체소자의 제조방법은 반도체기판 상에 층간절연막을 형성하는 것을 구비한다. 상기 층간절연막을 관통하는 콘택 플러그들을 형성한다. 상기 층간절연막 및 상기 콘택 플러그들 상에 몰드 절연막을 형성한다. 상기 몰드 절연막을 패터닝하여 상기 콘택플러그들의 각각을 노출시키는 스토리지 노드 전극 홀들을 형성한다. 상기 스토리지 노드 전극 홀들을 갖는 몰드 절연막 상에 콘포멀한 스토리지 노드 전극용 도전막을 형성한다. 상기 스토리지 노드 전극용 도전막 상에 상기 스토리지 노드 전극 홀들을 채우는 버퍼 절연막을 형성한다. 상기 몰드 절연막의 상부면이 노출되도록 상기 버퍼 절연막 및 상기 스토리지 노드 전극용 도전막을 평탄화시키어 상기 스토리지 노드 전극 홀들 내에 잔존하는 스토리지 노드 전극들 및 버퍼 절연막 패턴들을 형성한다. 상기 스토리지 노드 전극들의 소정영역을 선택적으로 식각하여 상기 스토리지 노드 전극들 각각의 상부면으로부터 소정 깊이로 리세 스된 적어도 하나의 홈을 형성한다. 상기 몰드 절연막 및 상기 버퍼 절연막 패턴을 제거한다. The method of manufacturing the semiconductor device includes forming an interlayer insulating film on a semiconductor substrate. Contact plugs penetrating the interlayer insulating film are formed. A mold insulating film is formed on the interlayer insulating film and the contact plugs. The mold insulating layer is patterned to form storage node electrode holes exposing each of the contact plugs. A conformal conductive film for storage node electrodes is formed on the mold insulating film having the storage node electrode holes. A buffer insulating layer filling the storage node electrode holes is formed on the conductive layer for the storage node electrode. The buffer insulating layer and the conductive layer for the storage node electrode are planarized to expose the upper surface of the mold insulating layer to form storage node electrodes and buffer insulating layer patterns remaining in the storage node electrode holes. A predetermined region of the storage node electrodes is selectively etched to form at least one groove recessed to a predetermined depth from an upper surface of each of the storage node electrodes. The mold insulating layer and the buffer insulating layer pattern are removed.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments introduced herein are provided to ensure that the disclosed subject matter is thorough and complete, and that the spirit of the present invention to those skilled in the art will fully convey. In the drawings, the thicknesses of layers and regions are exaggerated for clarity. Like numbers refer to like elements throughout.

도 2는 본 발명의 일 실시예에 따른 스토리지 노드 전극을 갖는 반도체소자를 설명하기 위한 사시도이고, 도 3은 본 발명의 일 실시예에 따른 스토리지 노드 전극을 갖는 반도체소자를 나타낸 평면도이다. 2 is a perspective view illustrating a semiconductor device having a storage node electrode according to an exemplary embodiment of the present invention, and FIG. 3 is a plan view illustrating a semiconductor device having a storage node electrode according to an embodiment of the present invention.

도 2 및 도 3을 참조하면, 반도체기판(201) 상에 층간절연막(203)이 배치된다. 상기 층간절연막(203) 내에는 상기 층간절연막(203)을 관통하는 콘택 플러그(205)가 배치된다. 상기 층간절연막(203) 상에 식각저지막(207)이 배치될 수 있다. 상기 식각저지막(207)은 상기 층간절연막(203)과 식각 선택비를 갖는 물질막일 수 있다. 예를 들면, 상기 층간절연막(203)이 실리콘 산화막인 경우에, 상기 식각저지막(207)은 실리콘 질화막일 수 있다.2 and 3, an interlayer insulating film 203 is disposed on a semiconductor substrate 201. The contact plug 205 penetrating the interlayer insulating film 203 is disposed in the interlayer insulating film 203. An etch stop layer 207 may be disposed on the interlayer insulating layer 203. The etch stop layer 207 may be a material layer having an etch selectivity with respect to the interlayer insulating layer 203. For example, when the interlayer insulating film 203 is a silicon oxide film, the etch stop film 207 may be a silicon nitride film.

상기 콘택 플러그(205)의 상부면과 접촉하도록 상기 층간절연막(203) 상에 일정한 규칙을 갖도록 배열되며 실린더 형상을 갖는 스토리지 노드 전극(213′)이 배치되되, 상기 스토리지 노드 전극(213′)은 상기 스토리지 노드 전극(213′) 상부면으로부터 일정 깊이를 갖도록 리세스된 적어도 하나의 홈(217)을 갖는다. 상기 스토리지 노드 전극(213′)은 폴리 실리콘막 또는 금속막일 수 있다. A storage node electrode 213 'is arranged on the interlayer insulating layer 203 and has a cylindrical shape to contact the upper surface of the contact plug 205, and the storage node electrode 213' is disposed. At least one groove 217 is recessed to have a predetermined depth from an upper surface of the storage node electrode 213 '. The storage node electrode 213 ′ may be a polysilicon layer or a metal layer.

상기 층간절연막(203) 상에 상기 콘택 플러그들(205)의 상부면과 각각 접촉하는 스토리지 노드 전극들(213′)이 배치된다. 상기 스토리지 노드 전극들(213′)은 폴리 실리콘 또는 금속으로 이루어질 수 있다. 상기 스토리지 노드 전극들(213′)은 상기 층간절연막(203) 상에 일정한 간격을 가지고 매트릭스 형태로 배치될 수 있다. 또한, 상기 스토리지 노드 전극들(213′)의 각각은 상기 층간절연막(203)의 상부면으로부터 소정높이를 갖는 실린더 형상을 갖으며, 평면도로부터 보여질 때 원형 또는 타원형의 형상일 수 있다. 상기 스토리지 노드 전극들(213′)의 각각은 그 상부에 배치된 적어도 하나의 홈(217)을 갖는다. 상기 적어도 하나의 홈(217)은 상기 스토리지 노드 전극들(213′)의 상부면으로부터 소정깊이로 리세스된 깊이를 갖는다. 상기 적어도 하나의 홈(217)은 실린더 형상을 갖는 상기 스토리지 노드 전극들(213′)의 쓰러짐을 방지하는 역할을 한다. 즉, 상기 스토리지 노드 전극들(213′) 각각의 상부에 상기 홈(217)이 배치됨으로써 상기 스토리지 노드 전극들(213′) 사이의 상부에 물막이 형성되는 것을 방지하거나 또는 물막이 형성되더라도 물막에 의한 표면장력을 감소시킬 수 있게 된다. 따라서, 상기 물막이 갖는 표면 장력에 의하여 상기 스토리지 노드 전극들(213′)이 쓰러지는 것을 방지할 수 있게 된다.Storage node electrodes 213 ′ that contact the upper surfaces of the contact plugs 205 are disposed on the interlayer insulating layer 203. The storage node electrodes 213 'may be made of polysilicon or metal. The storage node electrodes 213 ′ may be arranged in a matrix form at regular intervals on the interlayer insulating layer 203. In addition, each of the storage node electrodes 213 ′ has a cylindrical shape having a predetermined height from an upper surface of the interlayer insulating film 203, and may have a circular or elliptical shape when viewed from a plan view. Each of the storage node electrodes 213 'has at least one groove 217 disposed thereon. The at least one groove 217 has a depth recessed from a top surface of the storage node electrodes 213 'to a predetermined depth. The at least one groove 217 serves to prevent the storage node electrodes 213 ′ having a cylindrical shape from falling over. That is, the groove 217 is disposed on each of the storage node electrodes 213 'to prevent the formation of a water film on the upper portion between the storage node electrodes 213' or to prevent the water film from being formed. It is possible to reduce the tension. Therefore, it is possible to prevent the storage node electrodes 213 'from falling down due to the surface tension of the water film.

통상적으로, 상기 스토리지 노드 전극들(213′)의 쓰러짐 현상은 상기 스토 리지 노드 전극들(213′) 간의 간격이 좁은 방향으로 발생하기 쉽다. 즉, 스토리지 노드 전극들(213′) 간의 간격이 좁을수록 그 사이에 물막이 형성되기 쉬우며 상기 물막에 의한 표면 장력 또한 강하게 작용할 수 있다. 이러한 관점에서, 상기 적어도 하나의 홈(217)은 서로 인접하는 상기 스토리지 노드 전극들(213′)의 중앙을 최단거리로 연결하는 축방향을 따라 배치되는 것이 바람직하다. 예를 들어, 상기 스토리지 노드 전극들(213′)이 타원형의 평면상을 갖는 경우에 상기 적어도 하나의 홈(217)은 도 2 및 도 3에 도시된 바와 같이 상기 스토리지 노드 전극들(213′)의 단축방향을 따라 배치될 수 있다. 이 경우에, 상기 각각의 스토리지 노드 전극들(213′)은 상기 축방향을 따라 배치된 하나의 홈(217)을 가질 수도 있지만, 도 2에 도시된 바와 같이 서로 마주보도록 배치된 2개의 홈을 갖는 것이 쓰러짐 방지를 위하여 더욱 효과적일 수 있다. Typically, the fall of the storage node electrodes 213 'is likely to occur in a narrow gap between the storage node electrodes 213'. That is, as the interval between the storage node electrodes 213 ′ is narrower, a water film is more likely to be formed therebetween, and the surface tension due to the water film may also act strongly. In this regard, the at least one groove 217 may be disposed along an axial direction connecting the centers of the storage node electrodes 213 'adjacent to each other with the shortest distance. For example, when the storage node electrodes 213 'have an elliptical planar shape, the at least one groove 217 is the storage node electrodes 213' as shown in FIGS. 2 and 3. It may be arranged along the short axis direction of. In this case, each of the storage node electrodes 213 'may have one groove 217 disposed along the axial direction, but two grooves disposed to face each other as shown in FIG. Having may be more effective to prevent falling.

도 4a 내지 도 4e는 본 발명의 일 실시예에 따른 스토리지 노드 전극을 갖는 반도체소자의 제조방법을 설명하기 위하여 도 3의 I-I′에 따라 취해진 단면도들이다.4A to 4E are cross-sectional views taken along line II ′ of FIG. 3 to explain a method of manufacturing a semiconductor device having a storage node electrode according to an exemplary embodiment of the present invention.

도 3 및 도 4a를 참조하면, 반도체기판(201) 상에 콘택 플러그(205)를 갖는 층간절연막(203)을 형성한다. 상기 층간절연막(203) 상에 식각저지막(207)을 형성한다. 상기 식각저지막(207) 상에 몰드 절연막(209)을 형성한다. 상기 식각저지막(207)은 상기 몰드 절연막(209)에 대하여 식각 선택비를 갖는다. 예를 들면, 상기 식각저지막(207)을 실리콘 질화막으로 형성하는 경우에, 상기 몰드 절연막(209)은 실리콘 산화막으로 형성될 수 있다. 상기 몰드 절연막(209) 및 상기 식각저지막(207)의 소정영역을 차례로 패터닝하여 상기 콘택 플러그(205)를 노출시키는 스토리지 노드 전극 홀(211)을 형성한다. 상기 스토리지 노드 전극 홀(211)의 평면은 원형 또는 타원형일 수 있다. 상기 스토리지 노드 전극 홀(211)들은 일정 간격을 두고 매트릭스 형태로 배치된다. 3 and 4A, an interlayer insulating film 203 having a contact plug 205 is formed on a semiconductor substrate 201. An etch stop layer 207 is formed on the interlayer insulating layer 203. A mold insulating layer 209 is formed on the etch stop layer 207. The etch stop layer 207 has an etch selectivity with respect to the mold insulating layer 209. For example, when the etch stop layer 207 is formed of a silicon nitride layer, the mold insulating layer 209 may be formed of a silicon oxide layer. Predetermined regions of the mold insulating layer 209 and the etch stop layer 207 are formed to form a storage node electrode hole 211 exposing the contact plug 205. The plane of the storage node electrode hole 211 may be circular or elliptical. The storage node electrode holes 211 are arranged in a matrix form at a predetermined interval.

도 3 및 도 4b를 참조하면, 상기 스토리지 노드 전극 홀(211)을 갖는 몰드 절연막(209) 상에 콘포멀하게 스토리지 노드 전극용 도전막(213)을 형성한다. 더욱 상세하게는, 상기 스토리지 노드 전극용 도전막(213)은 상기 스토리지 노드 전극 홀(211)의 내측벽 및 바닥면과 상기 몰드 절연막(209)의 상부면을 콘포멀하게 덮도록 형성된다. 상기 스토리지 노드 전극용 도전막(213)은 폴리 실리콘막 또는 금속막으로 형성될 수 있다. 상기 스토리지 노드 전극용 도전막(213) 상에 상기 스토리지 노드 전극 홀(211)을 채우는 버퍼 절연막(215)을 형성한다. 상기 버퍼 절연막(215)은 상기 몰드 절연막(209)과 동일한 식각선택비를 갖는 절연막으로 형성하는 것이 바람직하다. 예를 들어, 상기 몰드 절연막(209) 및 상기 버퍼 절연막(215)은 실리콘 산화막으로 형성될 수 있다.3 and 4B, a conductive layer 213 for storage node electrodes is conformally formed on a mold insulating layer 209 having the storage node electrode holes 211. In more detail, the storage layer electrode conductive film 213 is formed to conformally cover the inner wall and the bottom surface of the storage node electrode hole 211 and the upper surface of the mold insulating layer 209. The storage layer electrode conductive layer 213 may be formed of a polysilicon layer or a metal layer. A buffer insulating layer 215 is formed on the storage node electrode conductive layer 213 to fill the storage node electrode hole 211. The buffer insulating film 215 may be formed of an insulating film having the same etching selectivity as the mold insulating film 209. For example, the mold insulating layer 209 and the buffer insulating layer 215 may be formed of a silicon oxide layer.

도 3 및 도 4c를 참조하면, 상기 버퍼 절연막(도 4b의 215) 및 상기 스토리지 노드 전극용 도전막(도 4b의 213)을 상기 몰드 절연막(209) 상부면이 노출되도록 평탄화시킨다. 상기 평탄화는 에치 백 또는 화학기계적연마 공정을 사용하여 수행 될 수 있다. 그 결과, 상기 스토리지 노드 전극 홀(211) 내에 서로 격리된 실린더 형상의 스토리지 노드 전극(213′)이 형성된다. 상기 실린더 형상의 스토리지 노드 전극(213′) 내에 버퍼 절연막 패턴(215′)이 잔존한다. 3 and 4C, the buffer insulating film 215 of FIG. 4B and the conductive film for the storage node electrode 213 of FIG. 4B are planarized to expose an upper surface of the mold insulating film 209. The planarization can be performed using an etch back or a chemical mechanical polishing process. As a result, cylindrical storage node electrodes 213 'which are isolated from each other are formed in the storage node electrode holes 211. The buffer insulating layer pattern 215 ′ remains in the cylindrical storage node electrode 213 ′.

도 3 및 도 4d를 참조하면, 상기 평탄화가 수행된 결과물 상에 상기 스토리지 노드 전극들(213′)의 소정영역을 노출시키는 마스크 패턴(216)을 형성한다. 상기 마스크 패턴(216)은 포토레지스트 패턴으로 형성될 수 있다. 상기 마스크 패턴(216)에 의하여 노출되는 상기 스토리지 노드 전극들(213′)의 소정영역은 평면도로부터 보여질 때 서로 인접하는 상기 스토리지 노드 전극들(213′) 및 상기 버퍼 절연막 패턴들(215′)의 중앙을 최단 거리로 연결하는 축방향을 따라 노출되는 영역이다. 상기 마스크 패턴(216)을 식각마스크로 사용하여 상기 스토리지 노드 전극들(213′) 각각의 상부를 일정 깊이까지 식각하여 소정 깊이로 리세스된 적어도 하나의 홈(217)을 형성한다. 3 and 4D, a mask pattern 216 exposing predetermined regions of the storage node electrodes 213 ′ is formed on the resultant planarization. The mask pattern 216 may be formed as a photoresist pattern. Predetermined regions of the storage node electrodes 213 ′ exposed by the mask pattern 216 are adjacent to each other when viewed from a plan view, and the storage node electrodes 213 ′ and the buffer insulating layer patterns 215 ′ that are adjacent to each other. A region exposed along the axial direction connecting the center of the shortest distance. An upper portion of each of the storage node electrodes 213 'is etched to a predetermined depth using the mask pattern 216 as an etching mask to form at least one recess 217 recessed to a predetermined depth.

예를 들어, 상기 스토리지 노드 전극(213′)이 평면도로 보여질 때 타원형으로 형성되는 경우에, 상기 마스크 패턴(216)은 평면도로부터 보여질 때 서로 인접하는 상기 스토리지 노드 전극들(213′)의 중앙을 최단 거리로 연결하는 축방향을 따라 상기 스토리지 노드 전극들(213′) 및 상기 버퍼 절연막 패턴들(215′)의 중심부, 및 상기 몰드 절연막(209)을 연속하여 노출시키는 라인 형태의 개구부를 갖도록 형성될 수 있다. 상기 마스크 패턴(216)을 식각마스크로 사용하여 습식 식각 또는 건식 식각을 수행하여 상기 스토리지 노드 전극들(213′) 각각의 노출된 소정영역을 식각한다. 상기 습식 식각 또는 건식 식각이 수행되는 경우에 있어서, 상기 마스크 패턴(216)을 식각마스크로 사용하여 상기 스토리지 노드 전극들(213′), 상기 버퍼 절연막 패턴들(215′) 및 상기 몰드 절연막(209)의 노출된 소정영역을 식각함으로써 그루부가 형성되어 상기 홈(217)이 형성 될 수 있고, 또는 상기 스토리 지 노드 전극들(213′) 각각의 노출된 소정영역을 선택적으로 식각하여 상기 홈(217)이 형성될 수도 있다. For example, when the storage node electrode 213 'is formed in an elliptical shape when viewed in a plan view, the mask pattern 216 is formed of adjacent storage node electrodes 213' adjacent to each other when viewed from the plan view. Openings in the form of a line continuously exposing the centers of the storage node electrodes 213 'and the buffer insulating layer patterns 215' and the mold insulating layer 209 along the axial direction connecting the center to the shortest distance. It can be formed to have. The exposed predetermined region of each of the storage node electrodes 213 'is etched by performing wet etching or dry etching using the mask pattern 216 as an etching mask. In the case where the wet etching or the dry etching is performed, the storage node electrodes 213 ′, the buffer insulating layer patterns 215 ′, and the mold insulating layer 209 using the mask pattern 216 as an etching mask. Grooves 217 may be formed by etching the exposed predetermined regions of the photoresist, or the exposed predetermined regions of the storage node electrodes 213 'may be selectively etched to form the grooves 217. ) May be formed.

상기 마스크 패턴(216)을 제거한다. 상기 마스크 패턴(216)이 포토레지스트 패턴으로 형성되는 경우에 상기 마스크 패턴(216)은 애싱 공정을 사용하여 제거할 수 있다.The mask pattern 216 is removed. When the mask pattern 216 is formed of a photoresist pattern, the mask pattern 216 may be removed using an ashing process.

도 3 및 도 4e를 참조하면, 상기 몰드 절연막(도 4d의 209) 및 상기 버퍼 절연막 패턴(도 4d의 215′)을 제거한다. 상기 몰드 절연막(도 4d의 209) 및 상기 버퍼 절연막 패턴(도 4d의 215′)은 습식 식각 공정을 수행하여 제거될 수 있다. 예를 들어, 상기 습식 식각은 버퍼드 옥사이드 에천트(BOE) 또는 불산(HF) 용액을 사용하여 수행될 수 있다. 상기 습식 식각을 수행한 후에 상기 습식 식각 공정 중에 사용된 습식 식각 용액 및 잔존 오염 물질들을 제거하기 위하여 린스 공정을 수행한다. 상기 린스 공정은 탈 이온수를 사용하여 수행될 수 있다. 상기 린스 공정을 수행한 후에 잔존하는 탈 이온수를 제거하기 위한 드라이 공정을 수행한다.3 and 4E, the mold insulating film 209 of FIG. 4D and the buffer insulating film pattern 215 ′ of FIG. 4D are removed. The mold insulating layer 209 of FIG. 4D and the buffer insulating layer pattern 215 'of FIG. 4D may be removed by performing a wet etching process. For example, the wet etching may be performed using a buffered oxide etchant (BOE) or hydrofluoric acid (HF) solution. After performing the wet etching, a rinse process is performed to remove the wet etching solution and the remaining contaminants used during the wet etching process. The rinse process may be performed using deionized water. After performing the rinse process, a dry process for removing residual deionized water is performed.

상기 습식 식각 공정 및 린스 공정을 수행하면서 상기 스토리지 노드 전극(213′)의 표면에 물막이 형성되어 있을 수 있다. 그러나, 상기 홈(217)이 형성된 스토리지 노드 전극(213′) 상부 표면에는 물막이 형성되지 않거나, 혹은 물막이 형성되어 있더라도 상기 물막의 표면 장력이 상기 홈(217)에 의하여 분산된다. 그 결과, 상기 스토리지 노드 전극(213′) 상부 표면에 물막이 형성되는 것을 억제하거나, 혹은 물막이 형성되더라도 물막의 표면 장력을 분산시킴으로써 상기 스토리지 노드 전극(213′)의 쓰러짐 현상을 방지할 수 있다.A water film may be formed on a surface of the storage node electrode 213 ′ while performing the wet etching process and the rinsing process. However, even if no water film is formed on the upper surface of the storage node electrode 213 ′ in which the groove 217 is formed, or the water film is formed, the surface tension of the water film is dispersed by the groove 217. As a result, it is possible to prevent the water film from being formed on the upper surface of the storage node electrode 213 'or to prevent the storage node electrode 213' from falling down by dispersing the surface tension of the water film even when the water film is formed.

상술한 바와 같이 본 발명에 따르면, 스토리지 노드 전극의 쓰러짐 현상의 원인 중 하나인 스토리지 노드 전극 상부 표면에 형성되는 물막에 의한 표면 장력을 없애거나 또는 줄이기 위하여 스토리지 노드 전극들 사이의 간격이 좁은 영역에 인접한 스토리지 노드 전극의 상부에 적어도 하나의 홈을 형성한다. 그 결과, 상기 스토리지 노드 전극 상부에 물막이 형성되지 않거나, 혹은 물막이 형성되더라도 물막의 표면 장력이 분산되어 스토리지 노드 전극의 쓰러짐 현상을 방지할 수 있다.As described above, according to the present invention, in order to eliminate or reduce the surface tension caused by the water film formed on the upper surface of the storage node electrode, which is one of the causes of the collapse of the storage node electrode, the area between the storage node electrodes is narrow. At least one groove is formed on the adjacent storage node electrode. As a result, even when the water layer is not formed on the storage node electrode or the water layer is formed, the surface tension of the water layer may be dispersed to prevent the storage node electrode from falling down.

Claims (12)

반도체기판 상에 배치된 층간절연막;An interlayer insulating film disposed on the semiconductor substrate; 상기 층간절연막을 관통하는 콘택 플러그들; 및Contact plugs penetrating the interlayer insulating film; And 상기 콘택플러그들의 상부면과 각각 접촉하도록 상기 층간절연막 상에 일정한 규칙을 가지고 배열되고 실린더 형상을 갖는 스토리지 노드 전극들을 포함하되, 상기 스토리지 노드 전극들의 각각은 그 상부면으로부터 소정깊이를 갖도록 리세스된 적어도 하나의 홈을 갖는 것을 특징으로 하는 반도체소자.Storage node electrodes arranged on the interlayer insulating layer so as to be in contact with the top surfaces of the contact plugs, respectively, and having a cylindrical shape, each of the storage node electrodes being recessed to have a predetermined depth from the top surface thereof. A semiconductor device comprising at least one groove. 제 1 항에 있어서,The method of claim 1, 상기 스토리지 노드 전극들은 평면도로부터 보여질 때 원형 또는 타원형을 갖는 것을 특징으로 하는 반도체소자.And the storage node electrodes have a circular or elliptical shape when viewed from a plan view. 제 1 항에 있어서,The method of claim 1, 상기 적어도 하나의 홈은 서로 인접하는 스토리지 노드 전극들의 중앙을 최단거리로 연결하는 축방향을 따라 배치되는 것을 특징으로 하는 반도체소자. And the at least one groove is disposed along an axial direction connecting the centers of the storage node electrodes adjacent to each other with the shortest distance. 제 1 항에 있어서,The method of claim 1, 상기 스토리지 노드 전극들은 폴리 실리콘막 또는 금속막인 것을 특징으로 하는 반도체소자.And the storage node electrodes are polysilicon layers or metal layers. 반도체기판 상에 층간절연막을 형성하고,An interlayer insulating film is formed on the semiconductor substrate, 상기 층간절연막을 관통하는 콘택 플러그들을 형성하고,Forming contact plugs penetrating the interlayer insulating film; 상기 층간절연막 및 상기 콘택 플러그들 상에 몰드 절연막을 형성하고,Forming a mold insulating film on the interlayer insulating film and the contact plugs; 상기 몰드 절연막을 패터닝하여 상기 콘택플러그들의 각각을 노출시키는 스토리지 노드 전극 홀들을 형성하고,Patterning the mold insulating layer to form storage node electrode holes exposing each of the contact plugs, 상기 스토리지 노드 전극 홀들을 갖는 몰드 절연막 상에 콘포멀한 스토리지 노드 전극용 도전막을 형성하고,Forming a conformal conductive film for a storage node electrode on a mold insulating film having the storage node electrode holes, 상기 스토리지 노드 전극용 도전막 상에 상기 스토리지 노드 전극 홀들을 채우는 버퍼 절연막을 형성하고,Forming a buffer insulating layer filling the storage node electrode holes on the conductive layer for the storage node electrode, 상기 몰드 절연막의 상부면이 노출되도록 상기 버퍼 절연막 및 상기 스토리지 노드 전극용 도전막을 평탄화시키어 상기 스토리지 노드 전극 홀들 내에 잔존하는 스토리지 노드 전극들 및 버퍼 절연막 패턴들을 형성하고,Planarizing the buffer insulating layer and the conductive layer for the storage node electrode to expose the upper surface of the mold insulating layer to form storage node electrodes and buffer insulating layer patterns remaining in the storage node electrode holes; 상기 스토리지 노드 전극들의 소정영역을 선택적으로 식각하여 상기 스토리지 노드 전극들 각각의 상부면으로부터 소정 깊이로 리세스된 적어도 하나의 홈을 형성하는 것을 포함하는 반도체소자 제조방법.And selectively etching predetermined regions of the storage node electrodes to form at least one groove recessed to a predetermined depth from an upper surface of each of the storage node electrodes. 제 5 항에 있어서, The method of claim 5, 상기 적어도 하나의 홈을 형성하는 것은,Forming the at least one groove, 상기 평탄화가 수행된 결과물 상에 상기 스토리지 노드 전극의 소정영역을 노출시키는 마스크 패턴을 형성하고,Forming a mask pattern on the resultant of the planarization to expose a predetermined region of the storage node electrode, 상기 마스크 패턴을 식각마스크로 사용하여 상기 스토리지 노드 전극의 상부를 일정 깊이까지 식각하는 것을 포함하는 것을 특징으로 하는 반도체소자 제조방법. And etching the upper portion of the storage node electrode to a predetermined depth by using the mask pattern as an etching mask. 제 5 항에 있어서, The method of claim 5, 상기 스토리지 노드 전극들의 각각은 평면도로부터 보여질 때 원형 또는 타원형을 갖도록 형성되는 것을 특징으로 하는 반도체소자 제조방법.Wherein each of the storage node electrodes is formed to have a circular or elliptical shape when viewed from a plan view. 제 7 항에 있어서, The method of claim 7, wherein 상기 적어도 하나의 홈을 형성하는 것은,Forming the at least one groove, 상기 평탄화가 수행된 결과물 상에 마스크 패턴을 형성하되, 상기 마스크 패턴은 평면도로부터 보여질 때 서로 인접하는 상기 스토리지 노드 전극들의 중앙을 최단거리로 연결하는 축방향을 따라 상기 스토리지 노드 전극들 및 상기 버퍼 절연막 패턴들의 중심부, 및 상기 몰드 절연막을 연속하여 노출시키는 라인 형태의 개구부를 갖도록 형성되고,A mask pattern is formed on a resultant of the planarization, wherein the mask pattern is connected to the storage node electrodes and the buffer along an axial direction connecting the centers of the storage node electrodes adjacent to each other with the shortest distance when viewed from a plan view. It is formed to have a central portion of the insulating film patterns, and a line-shaped opening that exposes the mold insulating film continuously, 상기 마스크 패턴을 식각마스크로 사용하여 상기 스토리지 노드 전극의 상부를 일정깊이까지 식각하는 것을 포함하는 것을 특징으로 하는 반도체소자 제조방법.And etching the upper portion of the storage node electrode to a predetermined depth by using the mask pattern as an etching mask. 제 5 항에 있어서,The method of claim 5, 상기 스토리지 노드 전극들은 폴리 실리콘막 또는 금속막으로 형성되는 것을 특징으로 하는 반도체소자 제조방법.And the storage node electrodes are formed of a polysilicon film or a metal film. 제 5 항에 있어서,The method of claim 5, 상기 몰드 절연막 및 상기 버퍼 절연막은 동일한 식각선택비를 갖는 물질로 형성되는 것을 특징으로 하는 반도체소자 제조방법.The mold insulating film and the buffer insulating film is a semiconductor device manufacturing method, characterized in that formed of a material having the same etching selectivity. 제 10 항에 있어서,The method of claim 10, 상기 몰드 절연막 및 상기 버퍼 절연막은 실리콘 산화막으로 형성되는 것을 특징으로 하는 반도체소자 제조방법.And the mold insulating film and the buffer insulating film are formed of a silicon oxide film. 제 5 항에 있어서,The method of claim 5, 상기 적어도 하나의 홈을 형성한 후에, 상기 몰드 절연막 및 상기 버퍼 절연막 패턴을 제거하는 것을 더 포함하는 반도체소자 제조방법.Removing the mold insulating layer and the buffer insulating layer pattern after forming the at least one groove.
KR1020040046301A 2004-06-21 2004-06-21 semiconductor device having a storage node electrode and fabrication method thereof KR100549011B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040046301A KR100549011B1 (en) 2004-06-21 2004-06-21 semiconductor device having a storage node electrode and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040046301A KR100549011B1 (en) 2004-06-21 2004-06-21 semiconductor device having a storage node electrode and fabrication method thereof

Publications (2)

Publication Number Publication Date
KR20050121138A KR20050121138A (en) 2005-12-26
KR100549011B1 true KR100549011B1 (en) 2006-02-02

Family

ID=37293403

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040046301A KR100549011B1 (en) 2004-06-21 2004-06-21 semiconductor device having a storage node electrode and fabrication method thereof

Country Status (1)

Country Link
KR (1) KR100549011B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818089B1 (en) * 2006-08-30 2008-03-31 주식회사 하이닉스반도체 Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
KR20050121138A (en) 2005-12-26

Similar Documents

Publication Publication Date Title
KR100553835B1 (en) Capacitor and Method for manufacturing the same
KR100378200B1 (en) Method for forming contact plug of semiconductor device
KR100693879B1 (en) Semiconductor device having asymmetric bit lines and method of manufacturing the same
KR100653713B1 (en) semiconductor device having cylinder storage nodes and fabrication methods thereof
KR100475075B1 (en) Semiconductor memory device and method for manufacturing the same
KR101524510B1 (en) Capacitor and method of manufacturing the same
KR100555533B1 (en) Semiconductor memory device having cylinder type storage electrode and method for manufacturing the same
KR100317042B1 (en) Cylindrical capacitor having hsg silicons on its inner surface and a method for fabricating thereof
US20040191927A1 (en) Semiconductor process for removing defects due to edge chips of a semiconductor wafer and semiconductor device fabricated thereby
JP4391060B2 (en) Integrated circuit memory device and manufacturing method thereof
US20070015362A1 (en) Semiconductor device having storage nodes and its method of fabrication
US7145195B2 (en) Semiconductor memory device and method of manufacturing the same
KR20060007727A (en) Methods of fabricating a semiconductor device having a insulating supporting bar arranged among storage node electrodes and semiconductor devices fabricated thereby
KR100549011B1 (en) semiconductor device having a storage node electrode and fabrication method thereof
KR20070110747A (en) Method of fabricating the storage node in semiconductor device
KR20070019134A (en) Semiconductor device and method of manufacturing the same
KR100537204B1 (en) Method of manufacturing capacitor for semiconductor device
KR100289661B1 (en) Manufacturing method of semiconductor device
KR100466982B1 (en) Semiconductor device having capacitors and method of fabricating the same
KR20090074470A (en) Method for fabricating semiconductor device
KR20060107130A (en) Semiconductor device having a storage node electrode and fabrication method thereof
KR100603929B1 (en) Cylindrical capacitors having a stepped sidewall and methods for fabricating the same
KR20050045608A (en) Method for forming semiconductor device
KR20060030820A (en) Fabrication method of a semiconductor device having a storage node electrode and semiconductor device fabricated thereby
KR20040001886A (en) Method for making capacitor in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100114

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee