KR20130022732A - Contact structure of line and lcd including the same - Google Patents

Contact structure of line and lcd including the same Download PDF

Info

Publication number
KR20130022732A
KR20130022732A KR1020110085570A KR20110085570A KR20130022732A KR 20130022732 A KR20130022732 A KR 20130022732A KR 1020110085570 A KR1020110085570 A KR 1020110085570A KR 20110085570 A KR20110085570 A KR 20110085570A KR 20130022732 A KR20130022732 A KR 20130022732A
Authority
KR
South Korea
Prior art keywords
contact hole
substrate
pixel electrode
guide groove
edge
Prior art date
Application number
KR1020110085570A
Other languages
Korean (ko)
Other versions
KR101893939B1 (en
Inventor
김태만
고락우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110085570A priority Critical patent/KR101893939B1/en
Publication of KR20130022732A publication Critical patent/KR20130022732A/en
Application granted granted Critical
Publication of KR101893939B1 publication Critical patent/KR101893939B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Spectroscopy & Molecular Physics (AREA)

Abstract

PURPOSE: A line contact structure and an LCD including the same are provided to prevent the deterioration of image quality. CONSTITUTION: A pixel electrode(222) includes a guide groove(300) for exposing a part of a contact hole(216a). A first alignment layer is formed in the front surface of a first substrate. A second alignment layer is formed in a second substrate. A liquid crystal layer is formed in a space between the first and the second alignment layer.

Description

배선 콘택 구조 및 이를 포함하는 액정표시장치{Contact structure of line and LCD including the same}Wiring contact structure and liquid crystal display including the same {Contact structure of line and LCD including the same}

본 발명은 액정표시장치에 관한 것으로, 특히 배향물질의 미퍼짐 현상을 방지할 수 있는 배선 콘택 구조 및 이를 포함하는 액정표시장치에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a wiring contact structure capable of preventing the phenomenon of the alignment material from slipping and a liquid crystal display device including the same.

최근 정보화 사회로 시대가 발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 디스플레이 장치의 필요성이 대두되었고, 이에 따라 평판표시장치(flat panel display)에 대한 연구가 활발히 이루어지고 있으며, 특히 액정표시장치(liquid crystal display)가 해상도, 컬러표시, 화질 등에서 우수하여 노트북이나 데스크탑 컴퓨터의 모니터에 활발하게 적용되고 있다.With the recent development of the information society, the necessity of a display device having excellent characteristics such as thinning, light weight, and low power consumption has emerged. Accordingly, research on flat panel displays has been actively conducted. Liquid crystal displays are excellent in resolution, color display, image quality, etc., and are being actively applied to monitors of notebook computers and desktop computers.

액정표시장치는 액정층을 사이에 두고 서로 마주보는 면으로 각각 전계생성전극이 형성된 한 쌍의 투명 절연기판을 대면 합착시킨 액정패널(liquid crystal panel)을 필수적인 구성요소로 하며, 두 전계생성전극 사이의 전기장 크기에 따라 그 사이로 개재된 액정분자의 배열방향을 인위적으로 조절하고 이에 따른 빛의 투과율 변화를 통해 여러 가지 화상을 나타낸다.A liquid crystal display device is a surface facing each other with a liquid crystal layer interposed therebetween and a liquid crystal panel in which a pair of transparent insulating substrates on which a field generating electrode is formed, is bonded to each other, and an essential component is formed between the two field generating electrodes. According to the electric field size of, the arrangement direction of the liquid crystal molecules interposed therebetween is artificially adjusted and accordingly, various images are displayed by changing the transmittance of light.

일반적인 액정표시장치의 단면도인 도 1을 참조하여 액정표시장치의 구성에 대해 보다 더 상세히 설명하도록 하겠다. A configuration of the liquid crystal display will be described in more detail with reference to FIG. 1, which is a cross-sectional view of a general liquid crystal display.

액정표시장치는 도시한 바와 같이, 액정층(5)을 사이에 두고 어레이기판(array substrate)과 컬러필터기판(color filter substrate)이 대면 합착된 액정패널(10)과 그 하부에 배치되는 백라이트(20)의 구성을 갖는데, 이중 어레이기판이라 불리는 제 1 기판(1)의 일면에는 화소영역(P)이 정의되어 있으며, 각 화소영역(P)에는 박막트랜지스터(T)가 구비되어 각 화소영역(P)에 마련된 투명 화소전극(12)과 일대일 대응 접속된다.As shown in the figure, the liquid crystal panel 10 having an array substrate and a color filter substrate facing each other with the liquid crystal layer 5 interposed therebetween and a backlight disposed below the liquid crystal panel 10 20, a pixel region P is defined on one surface of the first substrate 1, which is called a dual array substrate, and a thin film transistor T is provided in each pixel region P so that each pixel region ( One-to-one correspondence is connected to the transparent pixel electrode 12 provided in P).

또한 액정층(5)을 사이에 두고 이와 마주보는 제 2 기판(2)은 상부기판 또는 컬러필터기판(color filter substrate)이라 불리는데, 이의 일면에는 제 1 기판(1)의 박막트랜지스터(T) 등의 비표시 요소를 가리면서 화소전극(12) 만을 노출시키도록 화소영역(P)을 두르는 격자 형상의 블랙매트릭스(21)가 구성된다. In addition, the second substrate 2 facing the liquid crystal layer 5 therebetween is called an upper substrate or a color filter substrate, and on one surface thereof, a thin film transistor T of the first substrate 1, etc. A grid-like black matrix 21 is formed to surround the pixel region P so as to expose only the pixel electrode 12 while covering the non-display element of.

또한, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열되는, 일예로 R(red), G(green), B(blue) 컬러필터(23) 그리고 이들 모두를 덮는 투명 공통전극(25)을 포함한다.In addition, transparent common electrodes covering R (red), G (green), and B (blue) color filters 23 and all of which are sequentially and repeatedly arranged in correspondence to each pixel region P in the lattice. (25).

이때, 제 1 및 제 2 기판(1, 2)의 외면으로는 특정 편광만을 선택적으로 투과시키는 편광판(30, 40)이 부착된다. At this time, the outer surfaces of the first and second substrates 1 and 2 are attached with polarizing plates 30 and 40 for selectively transmitting only specific polarized light.

그리고, 액정층(5)과 화소전극(12) 그리고 공통전극(25) 사이로는 액정을 향하는 표면이 각각 소정 방향으로 러빙(rubbing)된 제 1 및 제 2 배향막(50a, 50b)이 개재되어 액정분자의 초기배열상태와 배향 방향을 균일하게 정렬한다. The liquid crystal layer 5 is interposed between the pixel electrode 12 and the common electrode 25 by interposing first and second alignment layers 50a and 50b in which surfaces facing the liquid crystal are rubbed in a predetermined direction, respectively. Evenly align the initial alignment of the molecules with the orientation.

또한, 그 사이로 충진되는 액정층(5)의 누설을 방지하기 위해 양 기판(1, 2)의 가장자리를 따라 씰패턴(seal pattern : 60)이 형성된다. In addition, a seal pattern 60 is formed along the edges of both substrates 1 and 2 to prevent leakage of the liquid crystal layer 5 filled therebetween.

한편, 이러한 액정표시장치에 있어서, 제 1 기판(1) 상에 형성된 화소전극(12)은 콘택홀(16)을 통해 박막트랜지스터(T)의 드레인전극(19)과 접촉하게 되는데, 이때, 콘택홀(16) 주변에는 화소전극(12)이 패터닝되어 위치함으로써, 화소전극(12)에 의해서 콘택홀(16) 주변에는 단차가 발생하게 된다. Meanwhile, in the liquid crystal display device, the pixel electrode 12 formed on the first substrate 1 comes into contact with the drain electrode 19 of the thin film transistor T through the contact hole 16. Since the pixel electrode 12 is patterned and positioned around the hole 16, a step is generated around the contact hole 16 by the pixel electrode 12.

이와 같이, 콘택홀(16) 주변에 화소전극(12)에 의한 단차가 형성됨으로써, 제 1 배향막(50a)을 제 1 기판(1) 상에 형성하는 과정에서 배향물질이 화소전극(12)에 의한 단차로 인하여 콘택홀(16) 내부로 도포되지 않으며, 이를 통해 기판(1) 상에 배향물질이 균일하게 도포되지 않는 문제점이 발생하게 된다. As such, a step is formed around the contact hole 16 by the pixel electrode 12, so that the alignment material is formed on the pixel electrode 12 in the process of forming the first alignment layer 50a on the first substrate 1. Due to the step by step, it is not applied to the contact hole 16, thereby causing a problem that the alignment material is not uniformly applied on the substrate (1).

따라서, 콘택홀(16)이 형성된 영역에는 액정층(5)의 액정의 초기 분자배열 등을 결정할 수 없어, 이의 영역을 통해 빛샘이 발생하게 되고, 이러한 빛샘은 특히 해당 화소영역(P)이 블랙(black)을 구현하는 경우에 큰 불량으로 관찰되게 되어 액정표시장치의 화면 표시 품질을 저하하게 된다
Therefore, the initial molecular arrangement of the liquid crystal of the liquid crystal layer 5 cannot be determined in the region where the contact hole 16 is formed, and light leakage occurs through the region, and the light leakage is particularly black in the pixel region P. If black is implemented, it is observed as a large defect, which degrades the screen display quality of the LCD.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 액정표시장치의 콘택홀 내부로 배향막 물질이 도포될 수 있도록 하는 것을 제 1 목적으로 한다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and a first object of the present invention is to allow an alignment layer material to be applied into a contact hole of a liquid crystal display.

이를 통해, 액정표시장치의 화면 표시 품질을 향상시키고자 하는 것을 제 2 목적으로 한다.
Accordingly, the second object is to improve the screen display quality of the liquid crystal display device.

전술한 바와 같은 목적을 달성하기 위해, 본 발명은 게이트 배선 및 데이터배선과, 박막트랜지스터를 포함하는 제 1 기판과; 상기 박막트랜지스터의 드레인전극을 노출하는 콘택홀을 포함하는 보호층과; 상기 보호층의 상부에 형성되며, 상기 콘택홀을 통해 상기 드레인전극과 접촉하고, 상기 콘택홀의 가장자리 일부를 노출하는 가이드홈을 포함하는 화소전극과; 상기 화소전극을 포함하는 상기 제 1 기판의 전면에 형성되는 제 1 배향막과; 상기 제 1 기판과 마주보며, 제 2 배향막이 형성된 제 2 기판과; 상기 제 1 및 제 2 배향막 사이의 이격된 공간에 형성된 액정층과; 상기 제 1 기판 및 제 2 기판 중 선택된 어느 하나에 형성되며, 상기 화소전극과 전계를 형성하는 공통전극을 포함하며, 상기 제 1 배향막을 이루는 배향물질은 상기 가이드홈을 통해 상기 콘택홀 내부로 가이드되는 액정표시장치를 제공한다. In order to achieve the object as described above, the present invention comprises a first substrate including a gate wiring and a data wiring, and a thin film transistor; A protective layer including a contact hole exposing the drain electrode of the thin film transistor; A pixel electrode formed on the protective layer and including a guide groove which contacts the drain electrode through the contact hole and exposes a part of an edge of the contact hole; A first alignment layer formed on an entire surface of the first substrate including the pixel electrode; A second substrate facing the first substrate and having a second alignment layer formed thereon; A liquid crystal layer formed in the spaced space between the first and second alignment layers; A common electrode formed on one selected from the first substrate and the second substrate, the common electrode forming an electric field with the pixel electrode, and the alignment material forming the first alignment layer is guided into the contact hole through the guide groove; A liquid crystal display device is provided.

이때, 상기 가이드홈은 상기 콘택홀의 가장자리와 대응하는 상기 화소전극의 가장자리에 형성되며, 상기 콘택홀의 가장자리는 라운딩형상이다. In this case, the guide groove is formed at an edge of the pixel electrode corresponding to the edge of the contact hole, and the edge of the contact hole is rounded.

그리고, 상기 배향물질은 잉크젯(inkjet) 코팅 방법을 통해 상기 제 1 기판 상에 도포되며, 상기 가이드홈의 폭의 조절을 통해 상기 배향물질이 상기 콘택홀 내부로 가이드되는 속도를 조절한다. In addition, the alignment material is applied onto the first substrate through an inkjet coating method, and the speed at which the alignment material is guided into the contact hole is adjusted by adjusting the width of the guide groove.

또한, 본 발명은 제 1 배선이 형성된 기판과; 상기 기판 상에 형성되며, 상기 제 1 배선을 노출하는 콘택홀을 포함하는 절연물질과; 상기 절연물질 상부에 형성되며, 상기 콘택홀을 통해 상기 제 1 배선과 접촉하고, 상기 콘택홀의 가장자리 일부를 노출하는 가이드홈을 포함하는 제 2 배선과; 상기 제 2 배선을 포함하는 상기 기판의 전면에 형성되며, 상기 가이드홈을 통해 상기 콘택홀 내부로 도포되는 액상물질층을 포함하는 배선 콘택 구조를 제공한다. In addition, the present invention is a substrate formed with a first wiring; An insulating material formed on the substrate and including a contact hole exposing the first wiring; A second wiring formed on the insulating material and including a guide groove contacting the first wiring through the contact hole and exposing a portion of an edge of the contact hole; A wiring contact structure is formed on the front surface of the substrate including the second wiring, and includes a liquid material layer applied into the contact hole through the guide groove.

이때, 상기 가이드홈은 상기 콘택홀의 가장자리와 대응하는 상기 제 2 배선의 가장자리에 형성되며, 상기 콘택홀의 가장자리는 라운딩형상이다.
In this case, the guide groove is formed at the edge of the second wiring corresponding to the edge of the contact hole, and the edge of the contact hole is rounded.

위에 상술한 바와 같이, 본 발명에 따라 드레인콘택홀의 가장자리에 대응하는 화소전극의 가장자리에 드레인콘택홀의 가장자리 일부를 노출하는 가이드홈을 형성함으로써, 기판 상에 배향막을 형성하는 과정에서, 배향물질이 드레인콘택홀 내부로 도포될 수 있도록 할 수 있는 효과가 있다.As described above, in the process of forming the alignment layer on the substrate by forming a guide groove exposing a portion of the edge of the drain contact hole on the edge of the pixel electrode corresponding to the edge of the drain contact hole according to the present invention, the alignment material is drained There is an effect that can be applied to the inside of the contact hole.

이를 통해, 빛샘이 발생하는 것을 방지할 수 있는 효과가 있으며, 액정표시장치의 화면 표시 품질이 저하되는 문제점이 발생하게 되는 것을 방지할 수 있는 효과가 있다.
Through this, there is an effect that can prevent the generation of light leakage, there is an effect that can prevent the problem that the screen display quality of the liquid crystal display device is degraded.

도 1은 일반적인 액정표시장치를 개략적으로 도시한 단면도.
도 2는 본 발명의 실시예에 따른 액정표시장치의 구성을 개략적으로 도시한 분해 사시도.
도 3은 도 2의 제 1 기판의 단면을 개략적으로 도시한 단면도.
도 4a는 일반적인 화소전극과 드레인전극의 연결을 개략적으로 도시한 평면도.
도 4b는 본 발명의 실시예에 따른 화소전극과 드레인전극의 연결을 개략적으로 도시한 평면도.
도 5a ~ 5b는 도 4a와 4b의 A와 B선을 따라 자른의 단면을 개략적으로 도시한 단면도.
도 6은 본 발명의 또 다른 실시예에 따른 화소전극과 드레인전극의 연결을 개략적으로 도시한 평면도.
1 is a cross-sectional view schematically showing a general liquid crystal display device.
2 is an exploded perspective view schematically illustrating a configuration of a liquid crystal display according to an exemplary embodiment of the present invention.
3 is a cross-sectional view schematically showing a cross section of the first substrate of FIG.
4A is a plan view schematically illustrating a connection between a general pixel electrode and a drain electrode;
4B is a plan view schematically illustrating a connection between a pixel electrode and a drain electrode according to an exemplary embodiment of the present invention.
5A-5B are cross-sectional views schematically showing cross sections taken along lines A and B of FIGS. 4A and 4B.
6 is a plan view schematically illustrating a connection between a pixel electrode and a drain electrode according to another exemplary embodiment of the present invention.

이하, 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다. Hereinafter, embodiments according to the present invention will be described in detail with reference to the drawings.

도 2는 본 발명의 실시예에 따른 액정표시장치의 구성을 개략적으로 도시한 분해 사시도이다.2 is an exploded perspective view schematically illustrating a configuration of a liquid crystal display according to an exemplary embodiment of the present invention.

액정표시장치는 도시한 바와 같이, 액정층(105)을 사이에 두고 어레이기판(array substrate : 112)과 컬러필터기판(color filter substrate : 114)이 대면 합착된 액정패널(110)을 필수 요소로 한다. As shown in the figure, the liquid crystal panel 110 in which an array substrate 112 and a color filter substrate 114 face each other with the liquid crystal layer 105 interposed therebetween is an essential element. do.

이중 하부기판 또는 어레이기판(array substrate)이라 불리는 제 1 기판(112)의 일면에는 복수개의 데이터배선(218)과 게이트배선(221)이 종횡 교차하여 화소영역(P)을 정의한다. A plurality of data lines 218 and gate lines 221 vertically and horizontally cross each other on one surface of the first substrate 112, called a lower substrate or an array substrate, to define the pixel area P.

이들 두 배선의 교차지점에는 박막트랜지스터(T)가 구비되어 각 화소영역(P)에 마련된 투명 화소전극(222)과 일대일 대응 접속된다.A thin film transistor T is provided at an intersection point of the two wires so as to correspond one-to-one with the transparent pixel electrode 222 provided in each pixel region P. FIG.

또한 액정층(105)을 사이에 두고 이와 마주보는 제 2 기판(114)은 상부기판 또는 컬러필터기판(color filter substrate)이라 불리는데, 이의 일면에는 제 1 기판(112)의 데이터배선(218)과 게이트배선(211) 그리고 박막트랜지스터(T) 등의 비표시 요소를 가리면서 화소전극(222) 만을 노출시키도록 화소영역(P)을 두르는 격자 형상의 블랙매트릭스(231)가 구성된다. The second substrate 114 facing the liquid crystal layer 105 with the liquid crystal layer 105 interposed therebetween is referred to as an upper substrate or a color filter substrate, and one surface thereof has a data line 218 of the first substrate 112. A lattice-like black matrix 231 is formed around the pixel region P to cover only the pixel electrode 222 while covering the non-display elements such as the gate wiring 211 and the thin film transistor T.

또한, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열되는 R(red), G(green), B(blue) 컬러필터(233) 그리고 이들 모두를 덮는 투명 공통전극(235)을 포함한다. In addition, a transparent common electrode 235 covering R (red), G (green), and B (blue) color filters 233 sequentially arranged to correspond to each pixel region P in the lattice. It includes.

아울러 비록 도면상에 명확하게 나타나지는 않았지만 이들 두 기판(112, 114)과 액정층(105)의 경계부분에는 액정의 초기 분자배열 방향을 결정하는 제 1 및 제 2 배향막이 개재되고, 그 사이로 충진되는 액정층(105)의 누설을 방지하기 위해 양 기판(112, 114)의 가장자리를 따라 씰패턴(seal pattern)이 형성된다. Although not clearly shown in the drawings, the first and second alignment layers for determining the initial molecular alignment direction of the liquid crystal are interposed between the two substrates 112 and 114 and the liquid crystal layer 105, and filled therebetween. Seal patterns are formed along edges of both substrates 112 and 114 to prevent leakage of the liquid crystal layer 105.

그리고 이중 제 1 기판(112)은 제 2 기판(114) 보다 큰 면적을 가지고 있어 이들의 합착 시 제 1 기판(112)의 가장자리가 외부로 노출되는데, 여기에는 각각 다수의 데이터배선(218)과 연결된 복수개의 데이터패드(218a) 그리고 다수의 게이트배선(211)과 연결된 복수개의 게이트패드(미도시)가 위치한다.In addition, since the first substrate 112 has a larger area than the second substrate 114, the edges of the first substrate 112 are exposed to the outside when they are bonded to each other, and each of the plurality of data lines 218 and A plurality of data pads 218a connected to each other and a plurality of gate pads (not shown) connected to the plurality of gate wirings 211 are positioned.

따라서, 게이트배선(211)으로 박막트랜지스터(T)의 온(on)/오프(off) 신호가 순차적으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(222)에 데이터배선(218)의 화상신호가 전달되면 공통전극(235)과 화소전극(222) 사이의 수직전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.Accordingly, the on / off signal of the thin film transistor T is sequentially scanned and applied to the gate wiring 211 so that the image of the data wiring 218 is applied to the pixel electrode 222 of the selected pixel region P. FIG. When the signal is transmitted, the liquid crystal molecules are driven by the vertical electric field between the common electrode 235 and the pixel electrode 222, and various images can be displayed by the change in the transmittance of light.

그리고, 이러한 액정패널(110)의 각 외면으로는 특정 빛만을 선택적으로 투과시키는 제 1 및 제 2 편광판(130, 140)이 부착되는데, 제 1 편광판(130)은 제 1 방향의 편광축을 가지며, 제 2 편광판(140)은 제 1 방향에 수직한 제 2 방향의 편광축을 갖는다. In addition, first and second polarizing plates 130 and 140 for selectively transmitting only specific light are attached to each outer surface of the liquid crystal panel 110. The first polarizing plate 130 has a polarization axis in a first direction. The second polarizing plate 140 has a polarization axis in a second direction perpendicular to the first direction.

아울러 액정패널(110)이 나타내는 투과율의 차이가 외부로 발현되도록 이의 배면에서 빛을 공급하는 백라이트(120)가 구비된다.In addition, a backlight 120 is provided to supply light from the rear surface of the liquid crystal panel 110 so that the difference in transmittance is expressed to the outside.

백라이트(120)는 빛을 발하는 광원(미도시)의 위치에 따라 측광형(side type)과 직하형(direct type)으로 구분되는데, 측광형은 액정패널(110)에 대해 이의 후방의 일측면으로부터 출사된 광원(미도시)의 빛을 별도의 도광판(미도시)으로 굴절시켜 액정패널(110)로 입사시키며, 직하형은 액정패널(110) 배면으로 복수개의 광원(미도시)을 직접 배치시켜 빛을 입사시킨다. The backlight 120 is classified into a side type and a direct type according to the position of a light source (not shown) that emits light, and the backlight type is located from one side of the rear side thereof with respect to the liquid crystal panel 110. The light of the emitted light source (not shown) is refracted by a separate light guide plate (not shown) to be incident on the liquid crystal panel 110, and the direct type directly arranges a plurality of light sources (not shown) on the back of the liquid crystal panel 110. Make light incident

본 발명은 이 둘 중 어느 것이나 이용가능하다.The present invention can use either of them.

이때, 광원(미도시)은 음극전극형광램프(cold cathode fluorescent lamp)나 외부전극형광램프(external electrode fluorescent lamp)와 같은 형광램프가 이용될 수 있다. 또는, 이러한 형광램프 이외에 발광다이오드 램프(light emitting diode lamp)가 램프로 이용될 수도 있다. In this case, a fluorescent lamp such as a cold cathode fluorescent lamp or an external electrode fluorescent lamp may be used as a light source (not shown). Alternatively, in addition to such a fluorescent lamp, a light emitting diode lamp may be used as a lamp.

도 3은 도 2의 제 1 기판의 단면을 개략적으로 도시한 단면도이다. 3 is a cross-sectional view schematically illustrating a cross section of the first substrate of FIG. 2.

도시한 바와 같이, 제 1 기판(112) 상에 게이트배선(도 2의 221)과 게이트배선(도 2의 221)에서 연장된 게이트전극(211), 게이트전극(211) 및 게이트배선(도 2의 221) 상부에 형성된 게이트절연막(213), 게이트절연막(213) 상부에 형성된 반도체층(215), 반도체층(215) 상부에 이격된 소스 및 드레인전극(217, 219)으로 구성되는 박막트랜지스터(T)가 구성된다. As shown, the gate electrode 211, the gate electrode 211 and the gate wiring (FIG. 2) extending from the gate wiring 221 and the gate wiring 221 of FIG. 2 on the first substrate 112. A thin film transistor including a gate insulating film 213 formed on an upper portion of the gate insulating film 213, a semiconductor layer 215 formed on the gate insulating film 213, and source and drain electrodes 217 and 219 spaced apart from the semiconductor layer 215. T) is configured.

이때, 반도체층(215)은 순수 비정질 실리콘의 액티브층(215a)과 불순물을 포함하는 비정질 실리콘의 오믹콘택층(215b)으로 구성되며, 이때, 박막트랜지스터(T)는 도면에서는 순수 및 불순물의 비정질질실리콘(215a, 215b)으로 이루어진 보텀 케이트(bottom gate) 타입을 예로써 보이고 있으며, 이의 변형예로써 폴리실리콘 반도체층을 포함하여 탑 게이트(top gate) 타입으로 형성될 수도 있다. In this case, the semiconductor layer 215 is composed of an active layer 215a of pure amorphous silicon and an ohmic contact layer 215b of amorphous silicon including impurities. In this case, the thin film transistor T may be formed of pure and impurity amorphous materials. A bottom gate type made of silicon 215a and 215b is shown as an example, and may be formed as a top gate type including a polysilicon layer as a modification thereof.

그리고 소스 및 드레인전극(217, 219)의 상부에는 드레인전극(219)의 일부를 노출하는 드레인콘택홀(216a)을 포함하는 보호층(216)이 구성되고, 보호층(216) 상에는 이의 드레인콘택홀(216a)을 통해 드레인전극(219)과 연결되는 화소전극(222)이 구성된다. A protective layer 216 including a drain contact hole 216a exposing a portion of the drain electrode 219 is formed on the source and drain electrodes 217 and 219, and a drain contact thereof is formed on the protective layer 216. The pixel electrode 222 connected to the drain electrode 219 through the hole 216a is formed.

그리고, 화소전극(222) 상부에는 액정층(도 2의 105)의 액정분자의 초기 배향방향을 결정짓는 제 1 배향막(250)이 도포되어 있다. The first alignment layer 250 that determines the initial alignment direction of the liquid crystal molecules of the liquid crystal layer (105 in FIG. 2) is coated on the pixel electrode 222.

이때, 본 발명의 화소전극(222)은 드레인콘택홀(216a)을 통해 드레인전극(219)과 연결되는 부위에, 제 1 배향막(250)을 이루는 배향물질의 이동방향을 가이드 하기 위한 가이드홈(300, 도 4b참조)을 형성하는 것을 특징으로 한다. At this time, the pixel electrode 222 of the present invention is a guide groove for guiding the movement direction of the alignment material forming the first alignment layer 250 to a portion connected to the drain electrode 219 through the drain contact hole 216a ( 300, see FIG. 4B).

가이드홈(300, 도 4b참조)은 드레인콘택홀(216a)의 가장자리 일부에 화소전극(222)이 형성되지 않도록 함으로써 드레인콘택홀(216a)의 가장자리 일부가 노출되도록 하는 것이다. The guide groove 300 (refer to FIG. 4B) may expose a portion of the edge of the drain contact hole 216a by preventing the pixel electrode 222 from being formed in a portion of the edge of the drain contact hole 216a.

즉, 화소전극(222)의 단차(C)가 발생되지 않는 일부 영역을 형성하며, 이의 영역이 배향물질(250a, 도 4a 참조)이 퍼져나갈 수 있는 길의 역할을 하도록 하는 것이다. In other words, a partial region of the pixel electrode 222 is formed in which the step C is not generated, and the region of the pixel electrode 222 serves as a path through which the alignment material 250a (see FIG. 4A) can spread.

이를 통해, 제 1 기판(112) 상에 제 1 배향막(250)을 형성하는 과정에서, 제 1 배향막(250)을 이루는 배향물질(250a, 도 4b참조)이 화소전극(222)과 보호층(216)과의 단차(C)로 인하여 드레인콘택홀(216a) 내부로 도포되지 않는 문제점이 발생하는 것을 방지할 수 있다. As a result, in the process of forming the first alignment layer 250 on the first substrate 112, the alignment material 250a (see FIG. 4B) forming the first alignment layer 250 is formed of the pixel electrode 222 and the protective layer ( Due to the step (C) with the 216, it is possible to prevent the problem that does not apply to the inside of the drain contact hole (216a).

이에 대해 좀더 자세히 살펴보면, 제 1 기판(112)은 보호층(216) 상부에 형성되는 화소전극(222)에 의해 화소전극(222)의 두께만큼의 단차(C)가 발생하게 된다. In detail, the first substrate 112 may generate a step C having a thickness equal to that of the pixel electrode 222 by the pixel electrode 222 formed on the passivation layer 216.

특히, 이러한 단차(C)는 화소전극(222)이 패터닝되는 드레인전극(219)과 화소전극(222)이 접촉되는 부위인 드레인콘택홀(216a) 주변에서 많이 발생하게 된다. In particular, such a step C may be generated around the drain contact hole 216a, which is a portion where the pixel electrode 222 is patterned and the drain electrode 219 is in contact with the pixel electrode 222.

이러한 화소전극(222) 상부에는 제 1 배향막(250)이 형성되는데, 여기서, 제 1 배향막(250)은 배향물질(250a, 도 4b참조)을 도포한 후, 이를 소성공정에 의해 건조시켜 형성하게 되는데, 배향물질(250a, 도 4b참조) 도포시에는 잉크젯(inkjet) 코팅 방법을 사용하여 기판(112) 상에 배향물질(250a, 도 4b참조)을 도포한 후, 배향물질(250a, 도 4b참조)의 액상의 퍼짐성을 통해 의해 기판(112) 상에 균일한 두께로 제 1 배향막(250)을 형성하게 된다. A first alignment layer 250 is formed on the pixel electrode 222, where the first alignment layer 250 is coated with an alignment material 250a (see FIG. 4B) and then dried by a firing process. When the alignment material 250a (see FIG. 4B) is applied, the alignment material 250a (see FIG. 4B) is applied onto the substrate 112 using an inkjet coating method, and then the alignment material 250a (FIG. 4B) is applied. The first alignment layer 250 is formed to have a uniform thickness on the substrate 112 through the spreading of the liquid phase.

이때, 배향물질(250a, 도 4b참조)이 기판(112)의 전면으로 퍼져나가는 과정에서, 보호층(216)과 화소전극(222)에 의한 단차(C)에 의해 배향물질(250a, 도 4b참조)의 고르게 퍼져 형성되지 않게 된다. At this time, in the process of spreading the alignment material 250a (see FIG. 4B) to the entire surface of the substrate 112, the alignment material 250a (FIG. 4B) is formed by the step C between the protective layer 216 and the pixel electrode 222. Evenly spread out.

특히, 배향물질(250a, 도 4b참조)은 드레인콘택홀(216a) 내부로 도포되지 않게 된다. In particular, the alignment material 250a (see FIG. 4B) is not applied into the drain contact hole 216a.

따라서, 콘택홀(216a)이 형성된 영역에는 액정층(도 2의 105)의 액정분자의 초기 분자배열 등을 결정할 수 없어, 이의 영역을 통해 빛샘이 발생하게 되며, 이러한 빛샘은 특히 해당 화소영역(P)이 블랙(black)을 구현하는 경우에 큰 불량으로 관찰되게 되어 액정표시장치의 화면 표시 품질을 저하하게 된다.Therefore, the initial molecular arrangement of the liquid crystal molecules of the liquid crystal layer (105 in FIG. 2) cannot be determined in the region where the contact hole 216a is formed, and light leakage occurs through the region, and the light leakage is particularly applicable to the corresponding pixel region ( When P) implements black, it is observed as a large defect, thereby degrading the screen display quality of the liquid crystal display.

따라서, 본 발명은 화소전극(222)의 드레인콘택홀(216a)을 통해 드레인전극(219)과 연결되는 부위에, 제 1 배향막(250)을 이루는 배향물질(250a, 도 4b참조)의 이동방향을 가이드 하기 위한 가이드홈(300, 도 4b참조)을 형성함으로써, 이를 통해 배향물질(250a, 도 4b참조)이 드레인콘택홀(216a) 내부로도 도포되도록 하는 것이다. Therefore, in the present invention, the direction in which the alignment material 250a (see FIG. 4B) forming the first alignment layer 250 is connected to a portion of the pixel electrode 222 connected to the drain electrode 219 through the drain contact hole 216a of the pixel electrode 222. By forming a guide groove 300 (see FIG. 4B) for guiding the same, the alignment material 250a (see FIG. 4B) is also applied to the inside of the drain contact hole 216a.

이를 통해, 빛샘이 발생하는 것을 방지할 수 있으며, 액정표시장치의 화면 표시 품질이 저하되는 문제점이 발생하게 되는 것을 방지할 수 있다. Through this, it is possible to prevent the light leakage from occurring, and to prevent the problem of deterioration of the screen display quality of the liquid crystal display device.

이에 대해 도 4a ~ 4b를 참조하여 좀더 자세히 살펴보도록 하겠다. This will be described in more detail with reference to FIGS. 4A to 4B.

도 4a는 일반적인 화소전극과 드레인전극의 연결을 개략적으로 도시한 평면도이며, 도 4b는 본 발명의 실시예에 따른 화소전극과 드레인전극의 연결을 개략적으로 도시한 평면도이다. 4A is a plan view schematically illustrating a connection between a general pixel electrode and a drain electrode, and FIG. 4B is a plan view schematically illustrating a connection between a pixel electrode and a drain electrode according to an exemplary embodiment of the present invention.

그리고, 도 5a ~ 5b는 도 4a와 4b의 A와 B선을 따라 자른의 단면을 개략적으로 도시한 단면도이며, 도 6은 본 발명의 또 다른 실시예에 따른 화소전극과 드레인전극의 연결을 개략적으로 도시한 평면도이다. 5A through 5B are cross-sectional views schematically illustrating cross sections taken along lines A and B of FIGS. 4A and 4B, and FIG. 6 schematically illustrates a connection between a pixel electrode and a drain electrode according to another exemplary embodiment of the present invention. It is a plan view shown by.

도시한 바와 같이, 박막트랜지스터(T)의 드레인전극(219)을 노출하는 드레인콘택홀(216)을 통해 화소전극(222)이 드레인전극(219)과 접촉한다. As illustrated, the pixel electrode 222 contacts the drain electrode 219 through the drain contact hole 216 exposing the drain electrode 219 of the thin film transistor T.

이때, 화소전극(222)은 드레인콘택홀(216a)을 완전히 덮도록 형성된다. In this case, the pixel electrode 222 is formed to completely cover the drain contact hole 216a.

여기서, 액정표시장치의 경우 기판(도 3의 112) 상에 배향물질(250a)을 도포하게 되면, 배향물질(250a)은 액상의 퍼짐성을 이용하여 기판(도 3의 112)의 전면으로 퍼져나가게 되는데, 이때, 일반적인 액정표시장치의 경우 도 4a에 도시한 바와 같이 드레인콘택홀(216a)을 덮도록 형성되는 화소전극(222)의 단차(도 3의 C)에 의해 배향물질(250a)은 드레인콘택홀(216) 내부로 퍼져나가지 못하고, 드레인콘택홀(216a)의 가장자리 즉, 드레인콘택홀(216a)을 덮는 화소전극(222)의 가장자리를 따라서 퍼져나가게 된다.In the case of the liquid crystal display, when the alignment material 250a is applied onto the substrate 112 of FIG. 3, the alignment material 250a spreads to the entire surface of the substrate 112 of FIG. 3 by using liquid spreadability. In this case, in the case of a general liquid crystal display device, as illustrated in FIG. 4A, the alignment material 250a is drained by a step (C of FIG. 3) of the pixel electrode 222 formed to cover the drain contact hole 216a. It does not spread into the contact hole 216, but spreads along the edge of the drain contact hole 216a, that is, the edge of the pixel electrode 222 covering the drain contact hole 216a.

이에 반해, 도 4b에 도시한 바와 같이, 본 발명은 화소전극(222)이 가이드홈(300)을 포함함으로써, 배향물질(250a)이 드레인콘택홀(216a)의 내부로도 퍼져나가게 된다. In contrast, as illustrated in FIG. 4B, the pixel electrode 222 includes the guide groove 300, so that the alignment material 250a also spreads into the drain contact hole 216a.

여기서, 가이드홈(300)은 드레인콘택홀(216a)의 가장자리 일부에 화소전극(222)이 형성되지 않아 드레인콘택홀(216a)의 가장자리를 노출하게 되는 영역으로, 이의 영역은 화소전극(222)의 단차(도 3의 C)가 발생되지 않게 되며, 배향물질(250a)이 가이드홈(300)을 통해 드레인콘택홀(216a) 내부로 퍼져나가게 된다. Here, the guide groove 300 is an area where the pixel electrode 222 is not formed at a part of the edge of the drain contact hole 216a so that the edge of the drain contact hole 216a is exposed. The area of the guide groove 300 is the pixel electrode 222. Step (C of FIG. 3) does not occur, and the alignment material 250a is spread through the guide groove 300 into the drain contact hole 216a.

즉, 도 5a에 도시한 바와 같이 가이드홈(300)이 형성되지 않은 영역인 A선을 따라 자른 단면도를 참조하면, 화소전극(222)은 보호층(216) 상부에 형성되어, 화소전극(222)과 보호층(216) 사이에는 화소전극(222)의 두께만큼의 단차(C)가 발생하게 된다. That is, as shown in FIG. 5A, referring to a cross-sectional view taken along a line A, which is a region where the guide groove 300 is not formed, the pixel electrode 222 is formed on the passivation layer 216 to form the pixel electrode 222. ) And the passivation layer 216 may generate a step C corresponding to the thickness of the pixel electrode 222.

이에 반해, 도 5b에 도시한 바와 같이, 가이드홈(300)이 형성된 영역인 B선을 따라 자른 단면도를 참조하면, 화소전극(222)은 드레인콘택홀(216a)의 가장자리를 노출하게 된다. On the contrary, as shown in FIG. 5B, referring to a cross-sectional view taken along the line B of the region where the guide groove 300 is formed, the pixel electrode 222 exposes the edge of the drain contact hole 216a.

따라서, 가이드홈(300)이 형성된 영역에는 화소전극(222)과 보호층(216) 사이에는 단차(C)가 발생되지 않음으로써, 화소전극(222)의 단차(C)에 의해 배향물질(250a)이 드레인콘택홀(216a) 내부로 도포되지 않는 문제점이 발생하는 것을 방지할 수 있는 것이다. Therefore, the step C is not generated between the pixel electrode 222 and the passivation layer 216 in the region where the guide groove 300 is formed, so that the alignment material 250a is caused by the step C of the pixel electrode 222. ) Is prevented from occurring a problem that is not applied to the drain contact hole (216a).

이때, 가이드홈(300)이 형성되는 드레인콘택홀(216a)의 가장자리를 라운딩되도록 형성함으로써, 배향물질(250a)이 가이드홈(300)을 통해 드레인콘택홀(216a) 내부로 보다 손쉽게 퍼져나가도록 할 수 있다. In this case, the edge of the drain contact hole 216a in which the guide groove 300 is formed is formed to be rounded so that the alignment material 250a more easily spreads into the drain contact hole 216a through the guide groove 300. can do.

여기서, 화소전극(222)의 가이드홈(300)은 드레인콘택홀(216a)의 가장자리와 대응하는 화소전극(222)의 가장자리에 적어도 1개씩 형성되는 것이 바람직하다. Here, at least one guide groove 300 of the pixel electrode 222 is formed at an edge of the pixel electrode 222 corresponding to an edge of the drain contact hole 216a.

즉, 다시 도 4b를 참조하면 화소전극(222)과 드레인콘택홀(216a)이 2개의 가장자리가 대응된다면, 가이드홈(300)은 화소전극(222)과 드레인콘택홀(216a)의 서로 대응되는 각 가장자리에 적어도 하나씩 형성되는 것이 바람직하며, 도 6에 도시한 바와 같이 화소전극(222)과 드레인콘택홀(216a)이 3개의 가장자리가 대응된다면, 가이드홈(300)은 화소전극(222)과 드레인콘택홀(216a)의 서로 대응되는 각 가장자리에 적어도 하나씩 형성되는 것이 바람직하다. That is, referring back to FIG. 4B, if two edges of the pixel electrode 222 and the drain contact hole 216a correspond to each other, the guide groove 300 may correspond to each other of the pixel electrode 222 and the drain contact hole 216a. At least one edge is preferably formed at each edge. As shown in FIG. 6, if the three edges of the pixel electrode 222 and the drain contact hole 216a correspond to each other, the guide groove 300 may be formed with the pixel electrode 222. At least one is preferably formed at each edge of the drain contact hole 216a corresponding to each other.

이러한 가이드홈(300)의 폭(D)은 배향물질(250a)의 액상의 퍼짐성에 따라 다양하게 변화가능하며, 또한, 공정의 효율성에 따라 다양하게 변화가능하다. 즉, 배향물질(250a)의 액상의 퍼짐성이 낮거나 공정의 효율성을 향상시키기 위해서는, 보다 빠르게 배향물질(250a)이 드레인콘택홀(216a) 내부로 도포되도록 하기 위해서는 가이드홈(300)의 폭(D)을 넓게 형성하는 것이다. The width D of the guide groove 300 may be variously changed depending on the spreadability of the liquid phase of the alignment material 250a, and may also be variously changed according to the efficiency of the process. That is, in order to improve the efficiency of the process or lower the spreadability of the liquid phase of the alignment material 250a, the width of the guide groove 300 in order to allow the alignment material 250a to be applied into the drain contact hole 216a more quickly. It is to form D) widely.

이러한 화소전극(222)의 가이드홈(300)은 화소전극(222)을 패터닝하는 과정에서, 마스크(미도시)의 패턴을 가이드홈(300)에 대응하여 형성하거나, 또는 화소전극(222)의 가이드홈(300)에 대응하여 조사되는 빛의 양을 조절하여 형성할 수 있다. The guide groove 300 of the pixel electrode 222 may form a pattern of a mask (not shown) corresponding to the guide groove 300 in the process of patterning the pixel electrode 222, or of the pixel electrode 222. It may be formed by adjusting the amount of light irradiated corresponding to the guide groove (300).

한편, 지금까지의 설명에서는 공통전극(도 2의 215)과 화소전극(222)이 각각 제 1 및 제 2 기판(112, 도 2의 114) 상에 형성되어 수직전계를 형성하는 TN모드를 일예로 하였으나, 본 발명은 화소전극(222)과 공통전극(도 2의 215)이 모두 제 1 기판(112) 상에 형성되는 IPS모드에서도 적용 가능하다.Meanwhile, in the above description, the common electrode (215 in FIG. 2) and the pixel electrode 222 are formed on the first and second substrates 112 and 114 in FIG. 2, respectively, to form a TN mode as an example. However, the present invention is applicable to the IPS mode in which both the pixel electrode 222 and the common electrode (215 in FIG. 2) are formed on the first substrate 112.

전술한 바와 같이, 본 발명의 액정표시장치는 드레인콘택홀(216a)에 대응하는 화소전극(222)의 가장자리에 드레인콘택홀(216a)의 가장자리 일부를 노출하는 가이드홈(300)을 형성함으로써, 잉크젯(inkjet) 코팅 방법을 통해 기판(112) 상에 배향막(250)을 형성하는 과정에서, 배향물질(250a)이 드레인콘택홀(216a) 내부로 손쉽게 도포할 수 있다.As described above, the liquid crystal display of the present invention forms a guide groove 300 exposing a portion of the edge of the drain contact hole 216a at the edge of the pixel electrode 222 corresponding to the drain contact hole 216a. In the process of forming the alignment layer 250 on the substrate 112 through an inkjet coating method, the alignment material 250a may be easily applied into the drain contact hole 216a.

이를 통해, 빛샘이 발생하는 것을 방지할 수 있으며, 액정표시장치의 화면 표시 품질이 저하되는 문제점이 발생하게 되는 것을 방지할 수 있다. Through this, it is possible to prevent the light leakage from occurring, and to prevent the problem of deterioration of the screen display quality of the liquid crystal display device.

본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
The present invention is not limited to the above embodiments, and various modifications can be made without departing from the spirit of the present invention.

211 : 게이트전극, 216a : 드레인콘택홀, 217 : 소스전극, 218 : 데이터배선
219 : 드레인전극, 221 : 게이트배선, 222 : 화소전극, 250a : 배향물질
211: gate electrode, 216a: drain contact hole, 217: source electrode, 218: data wiring
219: drain electrode, 221: gate wiring, 222: pixel electrode, 250a: alignment material

Claims (8)

게이트 배선 및 데이터배선과, 박막트랜지스터를 포함하는 제 1 기판과;
상기 박막트랜지스터의 드레인전극을 노출하는 콘택홀을 포함하는 보호층과;
상기 보호층의 상부에 형성되며, 상기 콘택홀을 통해 상기 드레인전극과 접촉하고, 상기 콘택홀의 가장자리 일부를 노출하는 가이드홈을 포함하는 화소전극과;
상기 화소전극을 포함하는 상기 제 1 기판의 전면에 형성되는 제 1 배향막과;
상기 제 1 기판과 마주보며, 제 2 배향막이 형성된 제 2 기판과;
상기 제 1 및 제 2 배향막 사이의 이격된 공간에 형성된 액정층과;
상기 제 1 기판 및 제 2 기판 중 선택된 어느 하나에 형성되며, 상기 화소전극과 전계를 형성하는 공통전극
을 포함하며, 상기 제 1 배향막을 이루는 배향물질은 상기 가이드홈을 통해 상기 콘택홀 내부로 가이드되는 액정표시장치.
A first substrate including a gate wiring, a data wiring, and a thin film transistor;
A protective layer including a contact hole exposing the drain electrode of the thin film transistor;
A pixel electrode formed on the protective layer and including a guide groove which contacts the drain electrode through the contact hole and exposes a part of an edge of the contact hole;
A first alignment layer formed on an entire surface of the first substrate including the pixel electrode;
A second substrate facing the first substrate and having a second alignment layer formed thereon;
A liquid crystal layer formed in the spaced space between the first and second alignment layers;
A common electrode formed on any one selected from the first substrate and the second substrate and forming an electric field with the pixel electrode.
And an alignment material constituting the first alignment layer is guided into the contact hole through the guide groove.
제 1 항에 있어서,
상기 가이드홈은 상기 콘택홀의 가장자리와 대응하는 상기 화소전극의 가장자리에 형성되는 액정표시장치.
The method of claim 1,
And the guide groove is formed at an edge of the pixel electrode corresponding to an edge of the contact hole.
제 1 항에 있어서,
상기 콘택홀의 가장자리는 라운딩형상인 액정표시장치.
The method of claim 1,
And an edge of the contact hole is rounded.
제 1 항에 있어서,
상기 배향물질은 잉크젯(inkjet) 코팅 방법을 통해 상기 제 1 기판 상에 도포되는 액정표시장치.
The method of claim 1,
The alignment material is a liquid crystal display device is applied on the first substrate through an inkjet coating method.
제 1 항에 있어서,
상기 가이드홈의 폭의 조절을 통해 상기 배향물질이 상기 콘택홀 내부로 가이드되는 속도를 조절하는 액정표시장치.
The method of claim 1,
And a rate at which the alignment material is guided into the contact hole by adjusting the width of the guide groove.
제 1 배선이 형성된 기판과;
상기 기판 상에 형성되며, 상기 제 1 배선을 노출하는 콘택홀을 포함하는 절연물질과;
상기 절연물질 상부에 형성되며, 상기 콘택홀을 통해 상기 제 1 배선과 접촉하고, 상기 콘택홀의 가장자리 일부를 노출하는 가이드홈을 포함하는 제 2 배선과;
상기 제 2 배선을 포함하는 상기 기판의 전면에 형성되며, 상기 가이드홈을 통해 상기 콘택홀 내부로 도포되는 액상물질층
을 포함하는 배선 콘택 구조.
A substrate on which the first wiring is formed;
An insulating material formed on the substrate and including a contact hole exposing the first wiring;
A second wiring formed on the insulating material and including a guide groove contacting the first wiring through the contact hole and exposing a portion of an edge of the contact hole;
A liquid material layer formed on the front surface of the substrate including the second wiring and applied into the contact hole through the guide groove.
Wiring contact structure comprising a.
제 6 항에 있어서,
상기 가이드홈은 상기 콘택홀의 가장자리와 대응하는 상기 제 2 배선의 가장자리에 형성되는 배선 콘택 구조.
The method according to claim 6,
And the guide groove is formed at an edge of the second wiring corresponding to an edge of the contact hole.
제 6 항에 있어서,
상기 콘택홀의 가장자리는 라운딩형상인 배선 콘택 구조.
The method according to claim 6,
And an edge of the contact hole is rounded.
KR1020110085570A 2011-08-26 2011-08-26 Contact structure of line and LCD including the same KR101893939B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110085570A KR101893939B1 (en) 2011-08-26 2011-08-26 Contact structure of line and LCD including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110085570A KR101893939B1 (en) 2011-08-26 2011-08-26 Contact structure of line and LCD including the same

Publications (2)

Publication Number Publication Date
KR20130022732A true KR20130022732A (en) 2013-03-07
KR101893939B1 KR101893939B1 (en) 2018-08-31

Family

ID=48175331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110085570A KR101893939B1 (en) 2011-08-26 2011-08-26 Contact structure of line and LCD including the same

Country Status (1)

Country Link
KR (1) KR101893939B1 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000275682A (en) 1999-03-26 2000-10-06 Seiko Epson Corp Liquid crystal device and electronic instrument using the same
JP3913954B2 (en) 2000-02-09 2007-05-09 セイコーエプソン株式会社 Liquid crystal device and electronic device
KR100892948B1 (en) * 2001-10-22 2009-04-09 삼성전자주식회사 Liquid crystal device for enhancing reflectance and method of manufacturing the same
JP2007248898A (en) * 2006-03-16 2007-09-27 Toshiba Matsushita Display Technology Co Ltd Method for manufacturing substrate device
JP4225347B2 (en) 2006-12-15 2009-02-18 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP2010117402A (en) 2008-11-11 2010-05-27 Seiko Epson Corp Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device

Also Published As

Publication number Publication date
KR101893939B1 (en) 2018-08-31

Similar Documents

Publication Publication Date Title
KR101059287B1 (en) Liquid crystal display and electronic device
JP5123078B2 (en) Liquid crystal display device and manufacturing method
TWI472835B (en) Liquid crystal display device
KR20030082141A (en) Patterned Spacer having a Liquid Crystal Display Device
KR20160093784A (en) Curved display device
JP5387950B2 (en) Liquid crystal display element and image display apparatus using the same
WO2017128779A1 (en) Display substrate and manufacturing method therefor, and display device
KR101067052B1 (en) Liquid Crystal Display
KR101167313B1 (en) Array substrate for Liquid Crystal Display device and the fabrication method thereof
WO2018113061A1 (en) Array substrate, colour film substrate and liquid crystal panel
KR102067961B1 (en) color filter substrate, manufacturing method thereof, and liquid crystal display device including the same
JP3194456U (en) Display panel and display device
KR102000042B1 (en) Liquid crystal display device
JP2006184379A (en) Electro-optical device, color filter substrate and electronic equipment
JP5594637B2 (en) Liquid crystal display element and image display apparatus using the same
KR101893939B1 (en) Contact structure of line and LCD including the same
US20200050036A1 (en) Display device
US8605236B2 (en) Liquid crystal display apparatus having color filter with color connection on black matrix and method of manufacturing the same
KR20040012309A (en) liquid crystal panel including patterned spacer
KR20110070173A (en) Liquid crystal display device
JP2007086410A (en) Liquid crystal display device and electronic equipment
JP5594636B2 (en) Liquid crystal display element and image display apparatus using the same
JP5594638B2 (en) Liquid crystal display element and image display apparatus using the same
US20230140018A1 (en) Array substrate, display device, and method of producing array substrate
TWI655485B (en) monitor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant