JP2010117402A - Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device - Google Patents

Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device Download PDF

Info

Publication number
JP2010117402A
JP2010117402A JP2008288540A JP2008288540A JP2010117402A JP 2010117402 A JP2010117402 A JP 2010117402A JP 2008288540 A JP2008288540 A JP 2008288540A JP 2008288540 A JP2008288540 A JP 2008288540A JP 2010117402 A JP2010117402 A JP 2010117402A
Authority
JP
Japan
Prior art keywords
insulating film
electro
optical device
pixel electrode
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008288540A
Other languages
Japanese (ja)
Inventor
Shinya Makino
信也 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008288540A priority Critical patent/JP2010117402A/en
Publication of JP2010117402A publication Critical patent/JP2010117402A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To display a high quality image by improving a covering rate of an alignment layer in an electro-optical device such as a liquid crystal device. <P>SOLUTION: The electro-optical device includes: a substrate (10); an insulating film (210) formed on the substrate and provided with an engraved part (215) having steep sidewalls (215a, 215b) at a predetermined angle with respect to the substrate face; a plurality of pixel electrodes (9a) formed in an overlay side of the insulating film and having an inclined end, disposed as at least partially overlapping the sidewalls in a plan view on the substrate; and an alignment layer (16) formed on the plurality of pixel electrodes. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器、並びに電気光学装置の製造方法の技術分野に関する。   The present invention relates to a technical field of an electro-optical device such as a liquid crystal device, an electronic apparatus such as a liquid crystal projector including the electro-optical device, and a method of manufacturing the electro-optical device.

この種の電気光学装置として、例えば液晶等の電気光学物質が配向膜を介して画素電極と対向配置されており、画素電極に電圧を印加することにより、電気光学物質を制御して画像を表示するものがある。このような電気光学装置においては、画素電極に対する配向膜の被覆率(言い換えれば、密着性)が悪化することにより、電気光学物質の配向不良が生じてしまう場合がある。このため、例えば特許文献1では、イオン注入及びウェットエッチングによって画素電極をテーパ化するという技術が提案されている。   As an electro-optical device of this type, for example, an electro-optical material such as liquid crystal is disposed opposite to the pixel electrode through an alignment film, and an image is displayed by controlling the electro-optical material by applying a voltage to the pixel electrode. There is something to do. In such an electro-optical device, the alignment ratio of the alignment film to the pixel electrode (in other words, adhesion) may be deteriorated, resulting in an alignment failure of the electro-optical material. For this reason, for example, Patent Document 1 proposes a technique of tapering the pixel electrode by ion implantation and wet etching.

特開2003−222894号公報JP 2003-222894 A

しかしながら、上述した技術では、画素電極がウェットエッチングによってパターニングされるため、例えば画素における高開口率化(即ち、光が通過する開口部の割合の増加)等による、各画素電極間の間隙の微細化に対応することが極めて困難である。即ち、上述した技術においては、装置の小型化や高精細化を実現する上での不都合が生じてしまうおそれがあるという技術的問題点がある。   However, in the technique described above, since the pixel electrodes are patterned by wet etching, for example, the gaps between the pixel electrodes are made fine by increasing the aperture ratio in the pixels (that is, increasing the ratio of openings through which light passes). It is extremely difficult to cope with the process. In other words, the above-described technique has a technical problem that there is a risk of inconvenience in realizing downsizing and high definition of the apparatus.

本発明は、例えば上述した問題点に鑑みなされたものであり、配向膜の被覆率を改善することで、高品質な画像を表示可能な電気光学装置及び電子機器、並びに電気光学装置の製造方法を提供することを課題とする。   The present invention has been made in view of, for example, the above-described problems. An electro-optical device and an electronic apparatus that can display a high-quality image by improving the coverage of the alignment film, and a method for manufacturing the electro-optical device It is an issue to provide.

本発明の電気光学装置は上記課題を解決するために、基板と、前記基板上に形成されており、前記基板の面に対して所定の角度で切り立った側壁を有する掘下部が設けられた絶縁膜と、前記絶縁膜の上層側に形成されており、前記基板上で平面的に見て、前記側壁と少なくとも部分的に重なるように設けられることで傾斜された端部を有する複数の画素電極と、前記複数の画素電極上に形成された配向膜とを備える。   In order to solve the above problems, an electro-optical device according to an aspect of the invention is provided with a substrate and an insulating portion formed on the substrate and provided with a dug lower portion having a side wall standing at a predetermined angle with respect to the surface of the substrate. A plurality of pixel electrodes formed on an upper layer side of the film and the insulating film and having end portions inclined by being provided so as to at least partially overlap the side wall when viewed in plan on the substrate And an alignment film formed on the plurality of pixel electrodes.

本発明の電気光学装置によれば、その動作時には、基板上に形成された複数の画素電極に画像信号が供給されることで、配向膜を介して対向配置された電気光学物質が制御される。これにより、複数の画素電極が配列されてなる画素領域に画像が表示される。より具体的には、例えば画素領域には、上述した画素電極に加えて、画素電極への画像信号の供給を制御するトランジスタが設けられており、走査線からトランジスタに対して走査信号が供給されると共に、データ線から画素電極への画像信号の供給が制御される。これにより、所謂アクティブマトリクス方式による画像表示が行われる。   According to the electro-optical device of the present invention, during the operation, an image signal is supplied to the plurality of pixel electrodes formed on the substrate, so that the electro-optical material arranged to face each other through the alignment film is controlled. . As a result, an image is displayed in a pixel region in which a plurality of pixel electrodes are arranged. More specifically, for example, in the pixel region, in addition to the above-described pixel electrode, a transistor for controlling supply of an image signal to the pixel electrode is provided, and the scanning signal is supplied from the scanning line to the transistor. In addition, the supply of the image signal from the data line to the pixel electrode is controlled. Thereby, image display by a so-called active matrix method is performed.

画素電極の下層側には、画素電極と他の導電層とを絶縁する絶縁膜が形成されている。絶縁膜には、基板の面に対して所定の角度で切り立った側壁を有する掘下部が設けられている。即ち、絶縁膜上には、溝状又は穴状の凹部が設けられている。尚、ここでの「所定の角度」は、典型的には90度に近い角度を指すが、広義においては側壁が基板面に対して平行でないという趣旨である。よって、基板面に対して斜め(例えば、45度)に側壁が形成されるような場合も、本発明には含まれるものとする。掘下部は、例えば成膜後に平坦化された絶縁膜に対して、エッチングによるパターニング処理を施すことによって設けられる。   An insulating film that insulates the pixel electrode from other conductive layers is formed on the lower layer side of the pixel electrode. The insulating film is provided with a digging portion having a side wall that stands up at a predetermined angle with respect to the surface of the substrate. That is, a groove-shaped or hole-shaped recess is provided on the insulating film. Here, the “predetermined angle” typically refers to an angle close to 90 degrees, but in a broad sense, the side wall is not parallel to the substrate surface. Therefore, the present invention includes a case where the sidewall is formed obliquely (for example, 45 degrees) with respect to the substrate surface. The digging lower portion is provided, for example, by performing a patterning process by etching on an insulating film flattened after film formation.

絶縁膜に掘下部が設けられていることにより、絶縁膜より上層側に形成される層には、掘下部の側壁に起因する段差が生じる。本発明では特に、絶縁膜の上層側に形成される複数の画素電極は、その端部が絶縁膜の側壁と少なくとも部分的に重なるように形成されている。言い換えれば、掘下部は、側壁が各画素電極の端部と重なるような位置に設けられる。これにより、複数の画素電極の端部は、絶縁膜における掘下部の側壁に起因する段差の影響を受けて傾斜された状態となる。即ち、画素電極はテーパ化される。   Since the insulating film is provided with the digging lower portion, a step due to the side wall of the digging lower portion is generated in the layer formed on the upper layer side of the insulating film. In the present invention, in particular, the plurality of pixel electrodes formed on the upper layer side of the insulating film are formed so that their end portions at least partially overlap the side walls of the insulating film. In other words, the dug portion is provided at a position where the side wall overlaps the end portion of each pixel electrode. Thereby, the edge part of a some pixel electrode will be in the state inclined under the influence of the level | step difference resulting from the side wall of the dug lower part in an insulating film. That is, the pixel electrode is tapered.

より具体的には、複数の画素電極は、例えば絶縁膜における掘下部の側壁に起因する段差が生じた層の上に、ITO等からなる膜を形成した後、段差によって傾斜された部分が、各画素電極の端部となるようにドライエッチング等によってパターニングされることで(即ち、各画素電極間の間隙となる部分が取り除かれることで)形成される。   More specifically, the plurality of pixel electrodes, for example, after forming a film made of ITO or the like on a layer in which a step due to the side wall of the digging portion in the insulating film is formed, a portion inclined by the step, It is formed by patterning by dry etching or the like so as to be an end portion of each pixel electrode (that is, by removing a portion that becomes a gap between the pixel electrodes).

本発明では特に、画素電極の端部がテーパ化されているため、画素電極上に形成される配向膜の被覆率を向上させることが可能である。即ち、画素電極及び配向膜間に不必要な間隙が生じたり、配向膜の表面に段差が生じたりすることを防止することができる。配向膜の被覆率が向上されることで、配向膜による電気光学物質に対する配向規制力が強められる。よって、電気光学物質の配向不良を防止することができる。従って、配向不良による画質の低下を効果的に防止することができる。   Particularly in the present invention, since the end portion of the pixel electrode is tapered, the coverage of the alignment film formed on the pixel electrode can be improved. That is, it is possible to prevent an unnecessary gap from being generated between the pixel electrode and the alignment film or a step from being generated on the surface of the alignment film. By improving the coverage of the alignment film, the alignment regulating force for the electro-optical material by the alignment film is strengthened. Therefore, alignment failure of the electro-optic material can be prevented. Accordingly, it is possible to effectively prevent a deterioration in image quality due to poor alignment.

尚、画素電極は端部全て(即ち、画素電極の周囲全て)がテーパ化されることが好ましいが、部分的にテーパ化されることによっても、上述した効果は相応に得られる。よって、絶縁膜における掘下部は、画素電極の端部全てと重なるように設けられていなくともよい。   The pixel electrode is preferably tapered at all ends (that is, all around the pixel electrode), but the effects described above can be obtained accordingly by being partially tapered. Therefore, the dug portion in the insulating film may not be provided so as to overlap all the end portions of the pixel electrode.

また、画素電極及び前記絶縁膜間には、典型的には、導電層が形成されない。このようにすれば、絶縁膜における掘下部の側壁に起因する段差によって、導電層に凹凸が生じてしまうことを防止することができる。よって、導電層における断線等のリスクを回避することができると共に、積層構造の不必要な複雑化を防止することができる。更に、画素電極及び絶縁膜間に存在する層を少なくできるため、絶縁膜における掘下部の側壁に起因する段差によって、より確実に画素電極の端部を傾斜させることができる。即ち、画素電極及び掘下部の間に導電層が存在することによって段差が緩和されてしまい、画素電極の端部が傾斜されなくなってしまうことを防止することができる。従って、より確実に、画素電極に対する配向膜の被覆率を改善することができる。   In addition, a conductive layer is typically not formed between the pixel electrode and the insulating film. In this way, it is possible to prevent the conductive layer from being uneven due to the level difference caused by the side wall of the lower portion of the insulating film. Therefore, it is possible to avoid risks such as disconnection in the conductive layer and to prevent unnecessary complication of the laminated structure. Further, since the number of layers existing between the pixel electrode and the insulating film can be reduced, the end portion of the pixel electrode can be more reliably inclined by the step caused by the side wall of the lower portion of the insulating film. That is, it is possible to prevent the step from being relaxed by the presence of the conductive layer between the pixel electrode and the lower portion of the digging, and the end of the pixel electrode from being inclined. Therefore, the coverage of the alignment film with respect to the pixel electrode can be improved more reliably.

尚、画素電極及び絶縁膜間には、他の絶縁膜が形成されても構わないが、画素電極の端部を確実に傾斜させるためには、他の絶縁膜が2層以上含まれないことが望ましい。但し、画素電極及び絶縁膜間に他の絶縁膜を形成することで、画素電極の端部における傾斜を、意図的に緩やかなものとすることが可能である。また、画素電極及び絶縁膜間に他の絶縁膜が形成される場合には、他の絶縁膜に掘下部を設けることで、画素電極の端部における傾斜を調整することもできる。   Note that another insulating film may be formed between the pixel electrode and the insulating film. However, in order to incline the edge of the pixel electrode, two or more other insulating films are not included. Is desirable. However, by forming another insulating film between the pixel electrode and the insulating film, the inclination at the end of the pixel electrode can be intentionally made gentle. In the case where another insulating film is formed between the pixel electrode and the insulating film, the inclination at the end of the pixel electrode can be adjusted by providing a digging portion in the other insulating film.

以上説明したように、本発明の電気光学装置によれば、画素電極の下層側に形成される絶縁膜に掘下部を設けることにより、画素電極に対する配向膜の被覆率を改善することができる。従って、高品質な画像を表示することが可能である。   As described above, according to the electro-optical device of the present invention, the coverage of the alignment film with respect to the pixel electrode can be improved by providing the digging portion in the insulating film formed on the lower layer side of the pixel electrode. Therefore, it is possible to display a high quality image.

本発明の電気光学装置の一態様では、前記複数の画素電極は、前記絶縁膜の直上に形成されている。   In one aspect of the electro-optical device of the present invention, the plurality of pixel electrodes are formed directly on the insulating film.

この態様によれば、画素電極が絶縁膜の直上に形成される(即ち、画素電極及び絶縁膜間には他の層が形成されない)ため、絶縁膜における掘下部の側壁に起因する段差によって、より確実に画素電極の端部を傾斜させることができる。即ち、画素電極及び掘下部の間に他の層が存在することによって段差が緩和されてしまい、画素電極の端部が傾斜されなくなってしまうことを防止することができる。従って、より確実に、画素電極に対する配向膜の被覆率を改善することができる。   According to this aspect, since the pixel electrode is formed immediately above the insulating film (that is, no other layer is formed between the pixel electrode and the insulating film), the step due to the side wall of the digging portion in the insulating film The end of the pixel electrode can be inclined more reliably. That is, it is possible to prevent the step from being relaxed by the presence of another layer between the pixel electrode and the lower portion of the digging, and the end of the pixel electrode from being inclined. Therefore, the coverage of the alignment film with respect to the pixel electrode can be improved more reliably.

本発明の電気光学装置の他の態様では、前記複数の画素電極の端部は、上層側に凸状の曲面を有するように形成されている。   In another aspect of the electro-optical device of the present invention, end portions of the plurality of pixel electrodes are formed so as to have a convex curved surface on the upper layer side.

この態様によれば、絶縁膜に掘下部が設けられることにより、画素電極の端部が上層側に凸状の曲面を有するように形成されている。即ち、画素電極の端部は、丸みを帯びて膨らんだような曲面として形成されている。   According to this aspect, the insulating film is provided with the digging lower portion, so that the end portion of the pixel electrode has a convex curved surface on the upper layer side. That is, the end portion of the pixel electrode is formed as a curved surface that is rounded and swollen.

画素電極が上層側に凸状の曲面を有するように形成されることにより、画素電極の表面における角度のきつい凹凸を減少させることができる。即ち、画素電極の表面を、より滑らかなものとすることができる。よって、画素電極に対する配向膜の被覆率を効果的に高めることができる。   By forming the pixel electrode so as to have a convex curved surface on the upper layer side, it is possible to reduce tight irregularities on the surface of the pixel electrode. That is, the surface of the pixel electrode can be made smoother. Therefore, the coverage of the alignment film with respect to the pixel electrode can be effectively increased.

本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様も含む)を備える。   In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention (including various aspects thereof).

本発明の電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、高品質な表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することも可能である。   According to the electronic apparatus of the present invention, since the electro-optical device according to the present invention described above is provided, a projection display device, a television, a mobile phone, an electronic notebook, and a word processor capable of performing high-quality display. Various electronic devices such as a viewfinder type or a monitor direct view type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized. Further, as the electronic apparatus of the present invention, for example, an electrophoretic device such as electronic paper can be realized.

本発明の電気光学装置の製造方法は上記課題を解決するために、基板上に、前記基板の面に対して所定の角度で切り立った側壁を有する掘下部が設けられた絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜の上層側に、前記基板上で平面的に見て、前記側壁と少なくとも部分的に重なるように設けられることで傾斜された端部を有する複数の画素電極を形成する画素電極形成工程と、前記複数の画素電極上に配向膜を形成する配向膜形成工程とを含む。   In order to solve the above problems, an electro-optical device manufacturing method of the present invention forms an insulating film on a substrate by forming an insulating film provided with a dug lower portion having a side wall standing at a predetermined angle with respect to the surface of the substrate. And forming a plurality of pixel electrodes having inclined edges by being provided so as to at least partially overlap the side wall when viewed in plan on the substrate, on the upper layer side of the insulating film A pixel electrode forming step, and an alignment film forming step of forming an alignment film on the plurality of pixel electrodes.

本発明の電気光学装置の製造方法によれば、基板上に各種導電層や層間絶縁膜を形成する過程において、基板の面に対して所定の角度で切り立った側壁を有する掘下部が設けられた絶縁膜が形成される。続いて、絶縁膜の上層側に、基板上で平面的に見て、掘下部の側壁と少なくとも部分的に重なるように設けられることで傾斜された端部を有する複数の画素電極が形成される。この際、複数の画素電極における端部は、絶縁膜における掘下部の側壁に起因する段差の影響を受けて傾斜された状態となる。即ち、画素電極はテーパ化される。画素電極上には、電気光学物質の配向方向を制御するための配向膜が形成される。   According to the method for manufacturing an electro-optical device of the present invention, in the process of forming various conductive layers and interlayer insulating films on the substrate, the digging lower portion having a side wall standing at a predetermined angle with respect to the surface of the substrate is provided. An insulating film is formed. Subsequently, on the upper layer side of the insulating film, a plurality of pixel electrodes having inclined end portions are formed by being provided so as to at least partially overlap the side wall of the dug portion when viewed in plan on the substrate. . At this time, the end portions of the plurality of pixel electrodes are inclined under the influence of the step caused by the side wall of the lower portion of the insulating film. That is, the pixel electrode is tapered. An alignment film for controlling the alignment direction of the electro-optic material is formed on the pixel electrode.

本発明では特に、画素電極の端部がテーパ化される、画素電極上に形成される配向膜の被覆率を向上させることが可能である。即ち、画素電極及び配向膜間に不必要な間隙が生じたり、配向膜の表面に段差が生じたりすることを防止することができる。配向膜の被覆率が向上されることで、配向膜による電気光学物質に対する配向規制力が強められる。よって、電気光学物質の配向不良を防止することができる。従って、配向不良による画質の低下を効果的に防止することができる。   In the present invention, in particular, it is possible to improve the coverage of the alignment film formed on the pixel electrode in which the end portion of the pixel electrode is tapered. That is, it is possible to prevent an unnecessary gap from being generated between the pixel electrode and the alignment film or a step from being generated on the surface of the alignment film. By improving the coverage of the alignment film, the alignment regulating force for the electro-optical material by the alignment film is strengthened. Therefore, alignment failure of the electro-optic material can be prevented. Accordingly, it is possible to effectively prevent a deterioration in image quality due to poor alignment.

尚、テーパ化された画素電極が形成される際には、例えばドライエッチングによるパターニング処理が施される。ここで仮に、画素電極がウェットエッチングによってパターニングされる場合を考えると、例えば画素における高開口率化等による、各画素電極間の間隙の微細化に対応することが極めて困難となってしまう。   Incidentally, when the tapered pixel electrode is formed, a patterning process by, for example, dry etching is performed. Here, assuming that the pixel electrode is patterned by wet etching, it becomes extremely difficult to cope with the miniaturization of the gap between the pixel electrodes due to, for example, a high aperture ratio in the pixel.

しかるに本発明では、上述したように、ドライエッチングによって画素電極を形成することができるため、各画素電極間の間隙の微細化に対応することが容易である。従って、装置の小型化や高精細化を実現する上で極めて有利である。但し、各画素電極間の間隙が比較的大きい場合には、ウェットエッチングによって画素電極が形成されてもよい。或いは、その他の方法で画素電極が形成されてもよい。   However, in the present invention, since the pixel electrodes can be formed by dry etching as described above, it is easy to cope with the miniaturization of the gaps between the pixel electrodes. Therefore, it is extremely advantageous in realizing downsizing and high definition of the apparatus. However, when the gap between the pixel electrodes is relatively large, the pixel electrodes may be formed by wet etching. Alternatively, the pixel electrode may be formed by other methods.

以上説明したように、本発明の電気光学装置の製造方法によれば、画素電極の下層側に形成される絶縁膜に掘下部を設けることにより、画素電極に対する配向膜の被覆率を改善することができる。従って、高品質な画像を表示することが可能な電気光学装置を製造することが可能である。   As described above, according to the method of manufacturing the electro-optical device of the present invention, the coverage of the alignment film with respect to the pixel electrode is improved by providing the dug lower portion in the insulating film formed on the lower layer side of the pixel electrode. Can do. Therefore, it is possible to manufacture an electro-optical device that can display a high-quality image.

本発明の電気光学装置の製造方法の他の態様では、前記絶縁膜形成工程は、前記絶縁膜を成膜する成膜工程と、前記成膜された絶縁膜を部分的に掘下げるようにパターニングすることで、前記掘下部を設ける掘下工程とを含む。   In another aspect of the method of manufacturing the electro-optical device according to the aspect of the invention, the insulating film forming step includes a film forming step of forming the insulating film, and patterning so as to partially dig up the formed insulating film. This includes a digging step of providing the digging lower portion.

この態様によれば、絶縁膜は、先ず成膜工程において成膜された後に、掘下工程において部分的に掘下げるようにパターニングされる。これにより、絶縁膜には、基板の面に対して所定の角度で切り立った側壁を有する掘下部が設けられる。尚、成膜工程及び掘下工程間には、典型的には、絶縁膜の表面を平坦化するための処理が施される。   According to this aspect, the insulating film is first formed in the film forming process and then patterned so as to be partially dug in the digging process. As a result, the insulating film is provided with a digging portion having a side wall that stands up at a predetermined angle with respect to the surface of the substrate. It should be noted that a process for planarizing the surface of the insulating film is typically performed between the film forming process and the digging process.

上述したように、成膜工程及び掘下工程によって絶縁膜を形成すれば、比較的容易且つ確実に掘下部を設けることができる。従って、製造工程が高度複雑化してしまうことを防止しつつ、確実に画素電極に対する配向膜の被覆率を改善することができる。   As described above, if the insulating film is formed by the film forming process and the digging process, the digging lower part can be provided relatively easily and reliably. Therefore, it is possible to reliably improve the coverage of the alignment film with respect to the pixel electrode while preventing the manufacturing process from becoming highly complicated.

上述した絶縁膜形成工程が成膜工程と掘下工程とを含む態様では、前記掘下工程は、ドライエッチングを含むように構成してもよい。   In the aspect in which the insulating film forming process includes a film forming process and a digging process, the digging process may be configured to include dry etching.

この場合、掘下工程がドライエッチングを含むため、例えばウェットエッチングによりパターニングを行う場合と比較して、より精度の高いエッチングが可能となり、所望の形状の側壁を有する掘下部を設けることが容易となる。特に、装置の小型化などのためにレイアウトスペースが狭い場合等には、上述した効果は顕著に発揮される。尚、ドライエッチングに加えて、他のパターニング方法を利用して掘下部を設けるようにしてもよい。複数のパターニング方法を利用すれば、上述したドライエッチングの利点を生かしつつ、より好適に側壁を形成することが可能となる。   In this case, since the digging process includes dry etching, etching can be performed with higher accuracy than when patterning is performed by wet etching, for example, and it is easy to provide a digging lower portion having a desired shape side wall. Become. In particular, when the layout space is narrow due to downsizing of the device, the above-described effects are remarkably exhibited. In addition to dry etching, another patterning method may be used to provide the digging lower portion. If a plurality of patterning methods are used, the side walls can be formed more suitably while taking advantage of the dry etching described above.

或いは絶縁膜形成工程が成膜工程と掘下工程とを含む態様では、前記掘下工程は、ウェットエッチングを含むように構成してもよい。   Alternatively, in an aspect in which the insulating film forming step includes a film forming step and a digging step, the digging step may include wet etching.

この場合、掘下工程がウェットエッチングを含むため、例えばドライエッチングによりパターニングを行う場合と比較して、過度のエッチングを防止するためのストッパー膜を要しないため、装置構成の複雑化を防止できる。また、側壁を比較的緩やかなものとしたい場合に有効である。   In this case, since the digging process includes wet etching, a stopper film for preventing excessive etching is not required as compared with the case where patterning is performed by dry etching, for example, so that the apparatus configuration can be prevented from becoming complicated. It is also effective when the side wall is desired to be relatively gentle.

尚、ウェットエッチングに加えて、ドライエッチング、或いは他のパターニング方法を利用して側壁を形成するようにしてもよい。複数のパターニング方法を利用すれば、上述したウェットエッチングの利点を生かしつつ、より好適に側壁を形成することが可能となる。   In addition to wet etching, the sidewall may be formed using dry etching or other patterning methods. If a plurality of patterning methods are used, it is possible to form the sidewalls more suitably while taking advantage of the wet etching described above.

本発明の作用及び他の利得は次に説明する発明を実施するための最良の形態から明らかにされる。   The operation and other advantages of the present invention will become apparent from the best mode for carrying out the invention described below.

以下では、本発明の実施形態について図を参照しつつ説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

<電気光学装置>
本実施形態に係る電気光学装置について、図1から図7を参照して説明する。尚、以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のTFT(Thin Film Transistor)アクティブマトリクス駆動方式の液晶装置を例にとる。
<Electro-optical device>
The electro-optical device according to this embodiment will be described with reference to FIGS. In the following embodiments, a drive circuit built-in TFT (Thin Film Transistor) active matrix drive type liquid crystal device, which is an example of the electro-optical device of the present invention, is taken as an example.

<第1実施形態>
先ず、第1実施形態に係る電気光学装置の全体構成について、図1及び図2を参照して説明する。ここに図1は、本実施形態に係る電気光学装置の全体構成を示す平面図であり、図2は、図1のH−H´線断面図である。
<First Embodiment>
First, the overall configuration of the electro-optical device according to the first embodiment will be described with reference to FIGS. 1 and 2. FIG. 1 is a plan view showing the overall configuration of the electro-optical device according to this embodiment, and FIG. 2 is a cross-sectional view taken along the line HH ′ of FIG.

図1及び図2において、本実施形態に係る電気光学装置では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10は、本発明の「基板」の一例であり、例えば石英基板、ガラス基板等の透明基板や、シリコン基板等である。対向基板20は、例えば石英基板、ガラス基板等の透明基板である。TFTアレイ基板10と対向基板20との間には、液晶層50が封入されている。液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で所定の配向状態をとる。TFTアレイ基板10と対向基板20とは、複数の画素電極が設けられた画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。   1 and 2, in the electro-optical device according to the present embodiment, a TFT array substrate 10 and a counter substrate 20 are disposed to face each other. The TFT array substrate 10 is an example of the “substrate” in the present invention, and is, for example, a transparent substrate such as a quartz substrate or a glass substrate, a silicon substrate, or the like. The counter substrate 20 is a transparent substrate such as a quartz substrate or a glass substrate. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20. The liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several types of nematic liquid crystals are mixed, and takes a predetermined alignment state between the pair of alignment films. The TFT array substrate 10 and the counter substrate 20 are bonded to each other by a sealing material 52 provided in a sealing region located around the image display region 10a provided with a plurality of pixel electrodes.

シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材52中には、TFTアレイ基板10と対向基板20との間隔(即ち、基板間ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。尚、ギャップ材を、シール材52に混入されるものに加えて若しくは代えて、画像表示領域10a又は画像表示領域10aの周辺に位置する周辺領域に、配置するようにしてもよい。   The sealing material 52 is made of, for example, an ultraviolet curable resin, a thermosetting resin, or the like for bonding the two substrates, and is applied on the TFT array substrate 10 in the manufacturing process and then cured by ultraviolet irradiation, heating, or the like. It is. In the sealing material 52, a gap material such as glass fiber or glass bead is dispersed for setting the distance between the TFT array substrate 10 and the counter substrate 20 (that is, the inter-substrate gap) to a predetermined value. Note that the gap material may be arranged in the image display region 10a or a peripheral region located around the image display region 10a in addition to or instead of the material mixed in the seal material 52.

シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。尚、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。   A light-shielding frame light-shielding film 53 that defines the frame area of the image display area 10a is provided on the counter substrate 20 side in parallel with the inside of the seal area where the sealing material 52 is disposed. A part or all of the frame light shielding film 53 may be provided as a built-in light shielding film on the TFT array substrate 10 side.

周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、データ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。走査線駆動回路104は、この一辺に隣接する2辺に沿い、且つ、額縁遮光膜53に覆われるようにして設けられている。更に、このように画像表示領域10aの両側に設けられた二つの走査線駆動回路104間をつなぐため、TFTアレイ基板10の残る一辺に沿い、且つ、額縁遮光膜53に覆われるようにして複数の配線105が設けられている。   A data line driving circuit 101 and an external circuit connection terminal 102 are provided along one side of the TFT array substrate 10 in a region located outside the sealing region in which the sealing material 52 is disposed in the peripheral region. The scanning line driving circuit 104 is provided along two sides adjacent to the one side so as to be covered with the frame light shielding film 53. Further, in order to connect the two scanning line driving circuits 104 provided on both sides of the image display area 10 a in this way, a plurality of the pixel lines are covered along the remaining side of the TFT array substrate 10 and covered with the frame light shielding film 53. Wiring 105 is provided.

TFTアレイ基板10上における対向基板20の4つのコーナー部に対向する領域には、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。   In regions facing the four corners of the counter substrate 20 on the TFT array substrate 10, vertical conduction terminals 106 for connecting the two substrates with the vertical conduction material 107 are disposed. Thus, electrical conduction can be established between the TFT array substrate 10 and the counter substrate 20.

図2において、TFTアレイ基板10上には、駆動素子である画素スイッチング用のTFTや走査線、データ線等の配線が作り込まれた積層構造が形成される。この積層構造の詳細な構成については図2では図示を省略してあるが、この積層構造の上に、ITO等の透明材料からなる画素電極9aが、画素毎に所定のパターンで島状に形成されている。   In FIG. 2, on the TFT array substrate 10, a laminated structure in which pixel switching TFTs as drive elements, wiring lines such as scanning lines and data lines are formed is formed. Although the detailed structure of this laminated structure is not shown in FIG. 2, pixel electrodes 9a made of a transparent material such as ITO are formed in an island shape in a predetermined pattern for each pixel on the laminated structure. Has been.

画素電極9aは、対向電極21に対向するように、TFTアレイ基板10上の画像表示領域10aに形成されている。TFTアレイ基板10における液晶層50の面する側の表面、即ち画素電極9a上には、配向膜16が画素電極9aを覆うように形成されている。本実施形態に係る画素電極9a特有の構成については、後に詳述する。   The pixel electrode 9 a is formed in the image display area 10 a on the TFT array substrate 10 so as to face the counter electrode 21. On the surface of the TFT array substrate 10 facing the liquid crystal layer 50, that is, on the pixel electrode 9a, an alignment film 16 is formed so as to cover the pixel electrode 9a. The configuration unique to the pixel electrode 9a according to this embodiment will be described in detail later.

対向基板20におけるTFTアレイ基板10との対向面上には、遮光膜23が形成されている。遮光膜23は、例えば対向基板20における対向面上に平面的に見て、格子状に形成されている。対向基板20において、遮光膜23によって非開口領域が規定され、遮光膜23によって区切られた領域が、例えばプロジェクタ用のランプや直視用のバックライトから出射された光を透過させる開口領域となる。尚、遮光膜23をストライプ状に形成し、該遮光膜23と、TFTアレイ基板10側に設けられたデータ線等の各種構成要素とによって、非開口領域を規定するようにしてもよい。   A light shielding film 23 is formed on the surface of the counter substrate 20 facing the TFT array substrate 10. For example, the light shielding film 23 is formed in a lattice shape when viewed in plan on the facing surface of the facing substrate 20. In the counter substrate 20, a non-opening area is defined by the light shielding film 23, and an area partitioned by the light shielding film 23 is an opening area that transmits light emitted from, for example, a projector lamp or a direct viewing backlight. The light shielding film 23 may be formed in a stripe shape, and the non-opening region may be defined by the light shielding film 23 and various components such as data lines provided on the TFT array substrate 10 side.

遮光膜23上には、ITO等の透明材料からなる対向電極21が複数の画素電極9aと対向するように形成されている。また遮光膜23上には、画像表示領域10aにおいてカラー表示を行うために、開口領域及び非開口領域の一部を含む領域に、図2には図示しないカラーフィルタが形成されるようにしてもよい。対向基板20の対向面上における、対向電極21上には、配向膜22が形成されている。   On the light shielding film 23, a counter electrode 21 made of a transparent material such as ITO is formed so as to face the plurality of pixel electrodes 9a. Further, in order to perform color display in the image display region 10a, a color filter (not shown in FIG. 2) may be formed on the light shielding film 23 in a region including a part of the opening region and the non-opening region. Good. An alignment film 22 is formed on the counter electrode 21 on the counter surface of the counter substrate 20.

尚、図1及び図2に示したTFTアレイ基板10上には、上述したデータ線駆動回路101、走査線駆動回路104等の駆動回路に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。   In addition to the above-described drive circuits such as the data line drive circuit 101 and the scanning line drive circuit 104, the image signal on the image signal line is sampled on the TFT array substrate 10 shown in FIGS. Sampling circuit that supplies lines, precharge circuit that supplies pre-charge signals of a predetermined voltage level to multiple data lines in advance of image signals, inspection of quality, defects, etc. of the electro-optical device during production or shipment An inspection circuit or the like may be formed.

次に、本実施形態に係る電気光学装置の画素部の電気的な構成について、図3を参照して説明する。ここに図3は、本実施形態に係る電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。   Next, an electrical configuration of the pixel portion of the electro-optical device according to the present embodiment will be described with reference to FIG. FIG. 3 is an equivalent circuit diagram of various elements, wirings, and the like in a plurality of pixels formed in a matrix forming the image display area of the electro-optical device according to this embodiment.

図3において、画像表示領域10aを構成するマトリクス状に形成された複数の画素の各々には、画素電極9a及びTFT30が形成されている。TFT30は、画素電極9aに電気的に接続されており、本実施形態に係る電気光学装置の動作時に画素電極9aをスイッチング制御する。画像信号が供給されるデータ線6aは、TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、・・・、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。   In FIG. 3, a pixel electrode 9a and a TFT 30 are formed in each of a plurality of pixels formed in a matrix that forms the image display region 10a. The TFT 30 is electrically connected to the pixel electrode 9a, and performs switching control of the pixel electrode 9a during the operation of the electro-optical device according to the present embodiment. The data line 6a to which the image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn to be written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a. May be.

TFT30のゲートには、走査線3aが電気的に接続されており、本実施形態に係る電気光学装置は、所定のタイミングで、走査線3aにパルス的に走査信号G1、G2、・・・、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、・・・、Snが所定のタイミングで書き込まれる。画素電極9aを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、・・・、Snは、対向基板に形成された対向電極との間で一定期間保持される。   The scanning line 3a is electrically connected to the gate of the TFT 30, and the electro-optical device according to the present embodiment pulse-scans the scanning signals G1, G2,. Gm is applied in this order in a line sequential manner. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the image signal S1, S2,... Supplied from the data line 6a is closed by closing the switch of the TFT 30 serving as a switching element for a certain period. Sn is written at a predetermined timing. A predetermined level of image signals S1, S2,..., Sn written in the liquid crystal as an example of the electro-optical material via the pixel electrode 9a is held for a certain period with the counter electrode formed on the counter substrate. The

液晶層50(図2参照)を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。例えば、ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射される。   The liquid crystal constituting the liquid crystal layer 50 (see FIG. 2) modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. For example, in the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel. In the normally black mode, the transmittance is applied in units of each pixel. As a result, the transmittance for incident light is increased, and light having a contrast corresponding to an image signal is emitted from the electro-optical device as a whole.

ここで保持された画像信号がリークすることを防ぐために、画素電極9aと対向電極21(図2参照)との間に形成される液晶容量と並列に蓄積容量70が付加されている。蓄積容量70は、画像信号の供給に応じて各画素電極9aの電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量70の一方の電極は、画素電極9aと並列してTFT30のドレインに電気的に接続され、他方の電極は、定電位となるように、電位固定の容量線300に電気的に接続されている。蓄積容量70によれば、画素電極9aにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。   In order to prevent the image signal held here from leaking, a storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode 21 (see FIG. 2). The storage capacitor 70 is a capacitive element that functions as a storage capacitor that temporarily holds the potential of each pixel electrode 9a in response to supply of an image signal. One electrode of the storage capacitor 70 is electrically connected to the drain of the TFT 30 in parallel with the pixel electrode 9a, and the other electrode is electrically connected to the capacitor line 300 having a fixed potential so as to have a constant potential. ing. According to the storage capacitor 70, the potential holding characteristic in the pixel electrode 9a is improved, and display characteristics such as contrast improvement and flicker reduction can be improved.

次に、上述の動作を実現する画素部の具体的な構成について、図4を参照して説明する。ここに図4は、本実施形態に係る電気光学装置における画素部の具体的な構成を示す断面図である。尚、図4では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。また図4では、説明の便宜上、画素電極9aより上側に位置する部分の図示を省略している。   Next, a specific configuration of the pixel portion that realizes the above-described operation will be described with reference to FIG. FIG. 4 is a cross-sectional view showing a specific configuration of the pixel portion in the electro-optical device according to this embodiment. In FIG. 4, in order to make each layer and each member recognizable on the drawing, the scale is different for each layer and each member. In FIG. 4, for convenience of explanation, illustration of a portion located above the pixel electrode 9a is omitted.

図4において、下TFTアレイ基板10上には、例えばタングステン(W)、チタン(Ti)、チタンナイトライド(TiN)等からなる下側遮光膜11aが形成されている。下側遮光膜11aは、例えばTFTアレイ基板10における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光のうちTFT30に進行する光を遮光する。   In FIG. 4, on the lower TFT array substrate 10, a lower light-shielding film 11a made of, for example, tungsten (W), titanium (Ti), titanium nitride (TiN), or the like is formed. The lower light-shielding film 11a is, for example, light that travels to the TFT 30 among return light, such as back-surface reflection on the TFT array substrate 10 or light that is emitted from another liquid crystal device by a multi-plate projector or the like and penetrates the composite optical system. Shield from light.

下側遮光膜11a上には、例えばシリコン酸化膜等からなる下地絶縁膜12が形成されている。下地絶縁膜12は、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のTFT30の特性変化を防止する機能を有する。   On the lower light shielding film 11a, a base insulating film 12 made of, for example, a silicon oxide film is formed. The underlying insulating film 12 is formed on the entire surface of the TFT array substrate 10, thereby preventing a change in characteristics of the pixel switching TFT 30 due to roughness during polishing of the surface of the TFT array substrate 10 or dirt remaining after cleaning. Have.

TFT30は、半導体層1aと、ゲート絶縁膜2と、ゲート電極3bとを含んで構成されている。   The TFT 30 includes a semiconductor layer 1a, a gate insulating film 2, and a gate electrode 3b.

半導体層1aは、例えばポリシリコンを含んでおり、チャネル領域1a’、データ線側LDD領域1b及び画素電極側LDD領域1c、並びにデータ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eからなる。即ち、TFT30はLDD構造を有している。尚、TFT30は、データ線側LDD領域1b、画素電極側LDD領域1cに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域を形成する自己整合型であってもよい。   The semiconductor layer 1a includes, for example, polysilicon, and includes a channel region 1a ′, a data line side LDD region 1b, a pixel electrode side LDD region 1c, a data line side source / drain region 1d, and a pixel electrode side source / drain region 1e. . That is, the TFT 30 has an LDD structure. The TFT 30 may have an offset structure in which no impurity is implanted into the data line side LDD region 1b and the pixel electrode side LDD region 1c. Alternatively, the TFT 30 may be implanted with a high concentration of impurities using the gate electrode as a mask. A self-aligned type in which the region and the pixel electrode side source / drain region are formed may be used.

ゲート電極3bは、例えば導電性ポリシリコンからなり、走査線3a(図3参照)と電気的に接続されている。ゲート電極3bは、半導体層1aよりも上層側に、シリコン酸化膜等からなる絶縁膜202を介して配置される。また、半導体層1aにおけるチャネル領域1a’に対向する部分においては、ゲート絶縁膜2を介して配置される。   The gate electrode 3b is made of, for example, conductive polysilicon and is electrically connected to the scanning line 3a (see FIG. 3). The gate electrode 3b is disposed above the semiconductor layer 1a via an insulating film 202 made of a silicon oxide film or the like. Further, the portion of the semiconductor layer 1a facing the channel region 1a 'is disposed via the gate insulating film 2.

TFTアレイ基板10上のTFT30よりも第1層間絶縁膜41を介して上層側には、蓄積容量70が設けられている。蓄積容量70は、下部容量電極71と上部容量電極300が誘電体膜75を介して対向配置されることにより形成されている。   A storage capacitor 70 is provided on the upper layer side of the TFT 30 on the TFT array substrate 10 via the first interlayer insulating film 41. The storage capacitor 70 is formed by disposing the lower capacitor electrode 71 and the upper capacitor electrode 300 to face each other with the dielectric film 75 interposed therebetween.

上部容量電極は、容量線300の一部として形成されている。その構成については図示を省略してあるが、容量線300は、画素電極9aが配置された画像表示領域10aからその周囲に延設され、定電位源と電気的に接続される。これにより、上部容量電極300は、固定電位に維持され、固定電位側容量電極として機能し得る。上部容量電極300は、例えばAl(アルミニウム)、Ag(銀)等の金属又は合金を含んだ非透明な金属膜から形成されており、TFT30を遮光する上側遮光膜(内蔵遮光膜)としても機能する。尚、上部容量電極300は、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)、Pd(パラジウム)等の高融点金属、或いはこれらのうちの少なくとも一つを含む合金、金属シリサイド、ポリシリサイド等から構成されていてもよい。   The upper capacitor electrode is formed as a part of the capacitor line 300. Although not shown in the figure, the capacitor line 300 extends from the image display region 10a in which the pixel electrode 9a is disposed to the periphery thereof and is electrically connected to a constant potential source. Thus, the upper capacitor electrode 300 is maintained at a fixed potential and can function as a fixed potential side capacitor electrode. The upper capacitor electrode 300 is formed of a non-transparent metal film containing a metal or alloy such as Al (aluminum) or Ag (silver), for example, and functions as an upper light-shielding film (built-in light-shielding film) that shields the TFT 30. To do. The upper capacitor electrode 300 is made of, for example, a refractory metal such as Ti (titanium), Cr (chromium), W (tungsten), Ta (tantalum), Mo (molybdenum), Pd (palladium), or the like. You may be comprised from the alloy, metal silicide, polysilicide, etc. which contain at least one.

下部容量電極71は、TFT30の画素電極側ソースドレイン領域1e及び画素電極9aに電気的に接続された画素電位側容量電極である。より具体的には、下部容量電極71は、コンタクトホール83を介して画素電極側ソースドレイン領域1eに電気的に接続されると共に、図示しない中継層等にも電気的に接続されている。下部容量電極71は、例えば導電性のポリシリコン、或いは例えばAl(アルミニウム)等の金属又は合金を含んだ非透明な金属膜から形成されている。   The lower capacitor electrode 71 is a pixel potential side capacitor electrode electrically connected to the pixel electrode side source / drain region 1e of the TFT 30 and the pixel electrode 9a. More specifically, the lower capacitor electrode 71 is electrically connected to the pixel electrode side source / drain region 1e through the contact hole 83, and is also electrically connected to a relay layer (not shown). The lower capacitor electrode 71 is made of, for example, conductive polysilicon, or a non-transparent metal film containing a metal or an alloy such as Al (aluminum).

誘電体膜75は、例えばHTO(High Temperature Oxide)膜、LTO(Low Temperature Oxide)膜等の酸化シリコン膜、或いは窒化シリコン膜等から構成された単層構造、或いは多層構造を有している。   The dielectric film 75 has a single layer structure or a multilayer structure composed of a silicon oxide film such as an HTO (High Temperature Oxide) film, an LTO (Low Temperature Oxide) film, or a silicon nitride film.

TFTアレイ基板10上の蓄積容量70よりも第2層間絶縁膜42を介して上層側には、データ線6aが設けられている。データ線6aは、半導体層1aのデータ線側ソースドレイン領域1dに、絶縁膜202、第1層間絶縁膜41、誘電体膜75及び第2層間絶縁膜42を貫通するコンタクトホール81を介して電気的に接続されている。   A data line 6 a is provided on the upper layer side of the storage capacitor 70 on the TFT array substrate 10 via the second interlayer insulating film 42. The data line 6a is electrically connected to the data line side source / drain region 1d of the semiconductor layer 1a through a contact hole 81 penetrating the insulating film 202, the first interlayer insulating film 41, the dielectric film 75, and the second interlayer insulating film. Connected.

データ線6aより上層側には、第3層間絶縁膜43及び第4層間絶縁膜210を介して、画素電極9aが形成されている。画素電極9aは、図示しない中継層、下部容量電極71及びコンタクトホール83等を介して半導体層1aの画素電極側ソースドレイン領域1eに電気的に接続されている。また本実施形態では特に、第4層間絶縁膜210に掘下部が設けられているため、画素電極9aがテーパ化されている。即ち、第4層間絶縁膜210は、本発明の「絶縁膜」の一例である。   A pixel electrode 9a is formed above the data line 6a via the third interlayer insulating film 43 and the fourth interlayer insulating film 210. The pixel electrode 9a is electrically connected to the pixel electrode side source / drain region 1e of the semiconductor layer 1a via a relay layer (not shown), the lower capacitor electrode 71, the contact hole 83, and the like. In the present embodiment, in particular, since the fourth interlayer insulating film 210 is provided with a dug portion, the pixel electrode 9a is tapered. That is, the fourth interlayer insulating film 210 is an example of the “insulating film” in the present invention.

続いて、上述した第4層間絶縁膜210及び画素電極9aの詳細な構成について、図5及び図6を参照して説明する。ここに図5は、第1実施形態に係る第4層間絶縁膜及び画素電極の構成を示す拡大断面図であり、図6は、比較例に係る第4層間絶縁膜及び画素電極の構成を示す拡大断面図である。   Next, detailed configurations of the fourth interlayer insulating film 210 and the pixel electrode 9a described above will be described with reference to FIGS. FIG. 5 is an enlarged cross-sectional view showing the configuration of the fourth interlayer insulating film and the pixel electrode according to the first embodiment, and FIG. 6 shows the configuration of the fourth interlayer insulating film and the pixel electrode according to the comparative example. It is an expanded sectional view.

図5において、第4層間絶縁膜210には、TFTアレイ基板10上で平面的に見て、画素電極9aの端部と重なるような側壁215a及び215bを有する掘下部215が設けられている。掘下部215は、第4層間絶縁膜210に対して、例えばドライエッチング等によるパターニング処理を施すことによって形成される。第4層間絶縁膜210に掘下部215が設けられていることにより、第4層間絶縁膜210の上層の画素電極9aは、端部が側壁215a及び215bに沿って傾斜するように形成される。即ち、端部が掘下部215に落ち込むように形成される。これにより、画素電極9aはテーパ化される。   In FIG. 5, the fourth interlayer insulating film 210 is provided with a dug lower portion 215 having side walls 215a and 215b that overlap with the end portion of the pixel electrode 9a when viewed in plan on the TFT array substrate 10. The dug portion 215 is formed by subjecting the fourth interlayer insulating film 210 to a patterning process such as dry etching. By providing the digging portion 215 in the fourth interlayer insulating film 210, the pixel electrode 9a in the upper layer of the fourth interlayer insulating film 210 is formed so that the end portion is inclined along the side walls 215a and 215b. That is, the end portion is formed so as to fall into the dug portion 215. Thereby, the pixel electrode 9a is tapered.

画素電極9aの上側表面には、ラビング処理等の所定の配向処理が施された配向膜16が形成される。本実施形態では特に、画素電極9aがテーパ化されているため、配向膜16の被覆率を効果的に高めることができる。即ち、配向膜16を、画素電極9aにおける比較的緩やかな斜面に沿って形成できるため、配向膜16の付きまわりが悪化してしまうことを防止できる。   On the upper surface of the pixel electrode 9a, an alignment film 16 subjected to a predetermined alignment process such as a rubbing process is formed. Particularly in this embodiment, since the pixel electrode 9a is tapered, the coverage of the alignment film 16 can be effectively increased. That is, since the alignment film 16 can be formed along a relatively gentle slope in the pixel electrode 9a, it is possible to prevent the alignment film 16 from being deteriorated.

図6において、仮に第4層間絶縁膜210に掘下部215が設けられていないとすると、画素電極9aの端部は、図に示すようにテーパ化されていない状態となる。このような画素電極9aの上に配向膜16を設ける場合、画素電極9aの端部が比較的鋭利な形状となっているため、配向膜16と画素電極9aとの間には、図に示すような間隙が生じてしまう。すると、配向膜16による液晶層50(図2参照)における液晶分子に対する配向規制力が弱まり、配向不良が生じてしまうおそれがある。配向不良は、例えば画像表示領域10a(図1参照)に表示される画像の品質を低下させてしまう原因となってしまう。   In FIG. 6, if the fourth interlayer insulating film 210 is not provided with the digging portion 215, the end portion of the pixel electrode 9a is not tapered as shown in the drawing. When the alignment film 16 is provided on such a pixel electrode 9a, the end portion of the pixel electrode 9a has a relatively sharp shape. Such a gap occurs. Then, the alignment regulation force with respect to the liquid crystal molecules in the liquid crystal layer 50 (see FIG. 2) by the alignment film 16 is weakened, which may cause alignment failure. For example, the poor alignment causes a reduction in the quality of the image displayed in the image display area 10a (see FIG. 1).

これに対し、図5に示した本実施形態に係る電気光学装置では、上述したように、第4層間絶縁膜210に掘下部215が設けられているため、配向膜16の被覆率を高めることができる。よって、液晶層50における液晶分子の配向不良を防止することができる。このような効果は、装置の小型化及び高精細化によって、画素電極9a間の間隔が狭くなる場合等に顕著に発揮される。   On the other hand, in the electro-optical device according to this embodiment shown in FIG. 5, as described above, since the lower interlayer 215 is provided in the fourth interlayer insulating film 210, the coverage of the alignment film 16 is increased. Can do. Therefore, alignment failure of liquid crystal molecules in the liquid crystal layer 50 can be prevented. Such an effect is remarkably exhibited when the distance between the pixel electrodes 9a becomes narrow due to downsizing and high definition of the device.

以上説明したように、第1実施形態に係る電気光学装置によれば、画素電極9aに対する配向膜16の被覆率を改善することができるため、高品質な画像を表示することが可能である。   As described above, according to the electro-optical device according to the first embodiment, since the coverage of the alignment film 16 with respect to the pixel electrode 9a can be improved, a high-quality image can be displayed.

<第2実施形態>
次に、第2実施形態に係る電気光学装置について、図7を参照して説明する。ここに図7は、第2実施形態に係る第4層間絶縁膜及び画素電極の構成を示す拡大断面図である。尚、第2実施形態は、上述の第1実施形態と比べて、第5層間絶縁膜を備える点で異なり、その他の構成については概ね同様である。このため第2実施形態では、第1実施形態と異なる部分について詳細に説明し、その他の重複する部分については適宜説明を省略する。
<Second Embodiment>
Next, an electro-optical device according to a second embodiment will be described with reference to FIG. FIG. 7 is an enlarged sectional view showing the configuration of the fourth interlayer insulating film and the pixel electrode according to the second embodiment. The second embodiment differs from the first embodiment described above in that it includes a fifth interlayer insulating film, and the other configurations are generally the same. Therefore, in the second embodiment, portions different from the first embodiment will be described in detail, and descriptions of other overlapping portions will be omitted as appropriate.

図7において、第2実施形態に係る電気光学装置では、第4層間絶縁膜210及び画素電極9a間に第5層間絶縁膜210が形成されている。この場合、第4層間絶縁膜210上の第5層間絶縁膜220は、掘下部215の段差に起因して、傾斜面を有するように形成される。よって、第5層間絶縁膜220上の画素電極9aも、第5層間絶縁膜220の傾斜面に沿って端部が傾斜された状態となる。即ち、第4層間絶縁膜210及び画素電極9a間に他の絶縁膜が形成される場合であっても、画素電極9aをテーパ化することができる。従って、配向膜16の被覆率を高めることができる。   In FIG. 7, in the electro-optical device according to the second embodiment, a fifth interlayer insulating film 210 is formed between the fourth interlayer insulating film 210 and the pixel electrode 9a. In this case, the fifth interlayer insulating film 220 on the fourth interlayer insulating film 210 is formed to have an inclined surface due to the step of the dug portion 215. Therefore, the pixel electrode 9 a on the fifth interlayer insulating film 220 is also in a state where the end is inclined along the inclined surface of the fifth interlayer insulating film 220. That is, even when another insulating film is formed between the fourth interlayer insulating film 210 and the pixel electrode 9a, the pixel electrode 9a can be tapered. Therefore, the coverage of the alignment film 16 can be increased.

尚、第4層間絶縁膜210及び画素電極9a間に他の絶縁膜を複数形成することも可能であるが、他の絶縁膜の数が増加することにより、画素電極9aにおける端部の傾斜角度は小さくなる。よって、第4層間絶縁膜210及び画素電極9a間に設けられる他の絶縁膜の数は、2層以上の絶縁膜を形成しないことが望ましい。但し、例えば画素電極における傾斜を緩やかなものとしたい場合には、第4層間絶縁膜210及び画素電極9a間に他の絶縁膜を形成することで、画素電極9aの傾斜を調整することができる。   It is possible to form a plurality of other insulating films between the fourth interlayer insulating film 210 and the pixel electrode 9a. However, as the number of other insulating films increases, the inclination angle of the end portion of the pixel electrode 9a is increased. Becomes smaller. Therefore, it is desirable that the number of other insulating films provided between the fourth interlayer insulating film 210 and the pixel electrode 9a should not form two or more insulating films. However, for example, when it is desired to make the inclination of the pixel electrode gentle, the inclination of the pixel electrode 9a can be adjusted by forming another insulating film between the fourth interlayer insulating film 210 and the pixel electrode 9a. .

また、第4層間絶縁膜210及び画素電極9a間に設けられる他の絶縁膜に掘下部を設けるようにすることも可能である。この場合、第4層間絶縁膜210における掘下部215及び他の絶縁膜における掘下部によって、画素電極9aの傾斜を調整することが可能となる。   It is also possible to provide a digging portion in another insulating film provided between the fourth interlayer insulating film 210 and the pixel electrode 9a. In this case, the inclination of the pixel electrode 9a can be adjusted by the digging portion 215 in the fourth interlayer insulating film 210 and the digging portion in the other insulating film.

以上説明したように、第2実施形態に係る電気光学装置によれば、上述した第1実施形態と同様に画素電極9aに対する配向膜16の被覆率を改善することができるため、高品質な画像を表示することが可能である。   As described above, according to the electro-optical device according to the second embodiment, since the coverage of the alignment film 16 with respect to the pixel electrode 9a can be improved as in the first embodiment described above, a high-quality image is obtained. Can be displayed.

<電気光学装置の製造方法>
次に、本実施形態に係る電気光学装置の製造方法について、図8から図11を参照して説明する。ここに図8から11は夫々、本実施形態に係る電気光学装置の製造方法を、順を追って示す工程断面図である。尚、以下では、図5に示した電気光学装置を製造する場合を例にとり説明する。また、説明の便宜上、第4層間絶縁膜より下層側の製造工程については、説明を省略する。
<Method of manufacturing electro-optical device>
Next, a method for manufacturing the electro-optical device according to this embodiment will be described with reference to FIGS. 8 to 11 are process cross-sectional views sequentially showing the method of manufacturing the electro-optical device according to this embodiment. In the following, a case where the electro-optical device shown in FIG. 5 is manufactured will be described as an example. For convenience of explanation, explanation of the manufacturing process on the lower layer side from the fourth interlayer insulating film is omitted.

図8において、本実施形態に係る電気光学装置の製造方法では、先ず第3層間絶縁膜43(図4参照)上に第4層間絶縁膜210が成膜され、例えばCMP(Chemical Mechanical Polishing)等の研磨技術によって平坦化処理が行われる。   8, in the method of manufacturing the electro-optical device according to the present embodiment, first, a fourth interlayer insulating film 210 is formed on the third interlayer insulating film 43 (see FIG. 4), and for example, CMP (Chemical Mechanical Polishing) or the like. The planarization process is performed by this polishing technique.

図9において、成膜された第4層間絶縁膜210には、ドライエッチングによるパターニング処理が施されることによって、側壁215a及び215bを有する掘下部215が設けられる。即ち、第4層間絶縁膜210が部分的に掘下げられることによって、掘下部215が設けられる。尚、掘下部215の深さや幅は、例えば画素電極9aの厚さや間隔等に基づいて決定される。また、上述したパターニング処理においては、ドライエッチングに加えてウェットエッチングが用いられてもよい。   In FIG. 9, the formed fourth interlayer insulating film 210 is subjected to a patterning process by dry etching, whereby a digging lower portion 215 having side walls 215a and 215b is provided. That is, the fourth interlayer insulating film 210 is partially dug to provide the dug lower portion 215. The depth and width of the dug portion 215 are determined based on, for example, the thickness and interval of the pixel electrodes 9a. In the patterning process described above, wet etching may be used in addition to dry etching.

図10において、掘下部215が設けられた第4層間絶縁膜210上には、画素電極9a(図4参照)を形成するためのITO膜9bが成膜される。ITO膜9bは、第4層間絶縁膜210全体を覆うように成膜される。この際、ITO膜9bは、掘下部215における側壁215a及び215bに沿って、局所的に凹むように成膜される。   In FIG. 10, an ITO film 9b for forming the pixel electrode 9a (see FIG. 4) is formed on the fourth interlayer insulating film 210 provided with the digging portion 215. The ITO film 9b is formed so as to cover the entire fourth interlayer insulating film 210. At this time, the ITO film 9b is formed so as to be locally recessed along the side walls 215a and 215b in the digging portion 215.

図11において、成膜されたITO膜9bには、掘下部215内に設けられた部分に対してドライエッチング等のパターニング処理が施される。即ち、ITO膜9bにおける不必要な部分が除去され、複数の画素電極9aとして形成される。言い換えれば、掘下部215は各画素を区切るように設けられており、掘下部215に設けられたITO膜9bを除去することにより、複数の画素電極9aが形成される。ここで特に、画素電極9bは端部が掘下部215における側壁215a及び215bに沿うように設けられているため、画素電極9aはテーパ化された状態となる。   In FIG. 11, the formed ITO film 9 b is subjected to a patterning process such as dry etching on a portion provided in the dug lower part 215. That is, unnecessary portions in the ITO film 9b are removed and formed as a plurality of pixel electrodes 9a. In other words, the dug lower part 215 is provided so as to divide each pixel, and by removing the ITO film 9b provided in the dug lower part 215, a plurality of pixel electrodes 9a are formed. Here, in particular, since the pixel electrode 9b is provided so that the end thereof is along the side walls 215a and 215b in the dug portion 215, the pixel electrode 9a is in a tapered state.

図5に戻り、画素電極9a上には、例えばポリイミド膜などの有機膜からなり、ラビング処理等の所定の配向処理が施された配向膜16が形成される。本実施形態では、画素電極9aがテーパ化されることにより、配向膜16の被覆率を効果的に高めることができる。即ち、配向膜16を、画素電極9aにおける比較的緩やかな斜面に沿って形成できるため、配向膜16の付きまわりが悪化してしまうことを防止できる。よって、液晶層50(図2参照)における液晶分子の配向不良を効果的に防止できる。従って、高品質な画像を表示することが可能な電気光学装置を製造することが可能である。   Returning to FIG. 5, an alignment film 16 made of an organic film such as a polyimide film and subjected to a predetermined alignment process such as a rubbing process is formed on the pixel electrode 9a. In the present embodiment, the pixel electrode 9a is tapered, so that the coverage of the alignment film 16 can be effectively increased. That is, since the alignment film 16 can be formed along a relatively gentle slope in the pixel electrode 9a, it is possible to prevent the alignment film 16 from being deteriorated. Therefore, the alignment defect of the liquid crystal molecules in the liquid crystal layer 50 (see FIG. 2) can be effectively prevented. Therefore, it is possible to manufacture an electro-optical device that can display a high-quality image.

また、図7に示すような電気光学装置を製造する場合には、第4層間絶縁膜210に掘下部が設けられた後、第5層間絶縁膜220が成膜される。そして、第5層間絶縁膜220上にITO膜9bが成膜され、画素電極9aが形成される。この場合、第5層間絶縁膜220が掘下部215に沿って形成されるため、第5層間絶縁膜220の上層に形成される画素電極9aがテーパ化される。尚、第5層間絶縁膜220の掘下部215と重なる部分に対して、エッチング等によるパターニング処理が施されてもよい。即ち、第4層間絶縁膜210と第5層間絶縁膜220とで掘下部215が二重に重なるような構成とされてもよい。   When the electro-optical device as shown in FIG. 7 is manufactured, the fifth interlayer insulating film 220 is formed after the fourth interlayer insulating film 210 is provided with the digging portion. Then, the ITO film 9b is formed on the fifth interlayer insulating film 220, and the pixel electrode 9a is formed. In this case, since the fifth interlayer insulating film 220 is formed along the digging portion 215, the pixel electrode 9a formed on the upper layer of the fifth interlayer insulating film 220 is tapered. Note that a patterning process such as etching may be performed on a portion of the fifth interlayer insulating film 220 that overlaps with the dug lower portion 215. That is, the fourth lower interlayer insulating film 210 and the fifth lower interlayer insulating film 220 may be configured such that the dug portions 215 overlap with each other.

次に、本実施形態に係る電気光学装置の製造方法の変形例について、図12から図14を参照して説明する。ここに図12は、実施形態に係る電気光学装置の製造方法の変形例を示す工程断面図であり、図13及び図14は夫々、図12に示す電気光学装置の製造方法によって製造された電気光学装置の構成を示す断面図である。   Next, a modification of the electro-optical device manufacturing method according to the present embodiment will be described with reference to FIGS. FIG. 12 is a process cross-sectional view illustrating a modified example of the method of manufacturing the electro-optical device according to the embodiment. FIGS. 13 and 14 are diagrams illustrating the electric device manufactured by the method of manufacturing the electro-optical device shown in FIG. It is sectional drawing which shows the structure of an optical apparatus.

図12において、図9で示した成膜された第4層間絶縁膜210は、ウェットエッチングによるパターニング処理が施されることによって、比較的緩やかな側壁215a及び215bを有する掘下部215が設けられてもよい。即ち、掘下部215における側壁215a及び215bは、図10に示すような基板面に対して直角に近い角度を有するものでなくともよい。   In FIG. 12, the deposited fourth interlayer insulating film 210 shown in FIG. 9 is subjected to patterning processing by wet etching, so that a dug lower portion 215 having relatively gentle side walls 215a and 215b is provided. Also good. That is, the side walls 215a and 215b in the dug portion 215 do not have to have an angle close to a right angle with respect to the substrate surface as shown in FIG.

図13において、掘下部215をウェットエッチングによって設けた場合であっても、上述した実施形態と同様に製造することで、画素電極9aをテーパ化することができる。この場合、画素電極9aにおける端部の角度は、図11等に示した画素電極9aと比べて緩やかなものとなるが、同様に配向膜16の被覆率を改善させることができる。また図14に示すように、第5層間絶縁膜220を備える場合であっても、配向膜16の被覆率を改善させることができる。   In FIG. 13, even when the dug portion 215 is provided by wet etching, the pixel electrode 9 a can be tapered by manufacturing in the same manner as in the above-described embodiment. In this case, the edge angle of the pixel electrode 9a is gentler than that of the pixel electrode 9a shown in FIG. 11 and the like, but the coverage of the alignment film 16 can be improved in the same manner. Further, as shown in FIG. 14, even when the fifth interlayer insulating film 220 is provided, the coverage of the alignment film 16 can be improved.

配向膜16の被覆率は、例えば配向膜16や画素電極9aの材料や厚さ等の各種条件に応じて変化する。よって、これらの条件に応じて掘下部215のパターニング方法を変更すれば、より効果的に配向膜16の被覆率を改善させることができる。即ち、パターニング方法を変化させることで、画素電極9aの端部のテーパ角を調整することができるため、効果的に配向膜16の被覆率を改善させることができる。   The coverage of the alignment film 16 varies depending on various conditions such as the material and thickness of the alignment film 16 and the pixel electrode 9a. Therefore, if the patterning method of the dug lower part 215 is changed according to these conditions, the coverage of the alignment film 16 can be improved more effectively. That is, by changing the patterning method, the taper angle at the end of the pixel electrode 9a can be adjusted, so that the coverage of the alignment film 16 can be effectively improved.

以上説明したように、本実施形態に係る電気光学装置の製造方法によれば、高品質な画像を表示可能な電気光学装置を好適に製造することが可能である。   As described above, according to the method for manufacturing an electro-optical device according to this embodiment, it is possible to preferably manufacture an electro-optical device that can display a high-quality image.

<電子機器>
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図15は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。
<Electronic equipment>
Next, the case where the liquid crystal device which is the above-described electro-optical device is applied to various electronic devices will be described. FIG. 15 is a plan view showing a configuration example of the projector. Hereinafter, a projector using the liquid crystal device as a light valve will be described.

図15に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106及び2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110B及び1110Gに入射される。   As shown in FIG. 15, a projector 1100 includes a lamp unit 1102 made up of a white light source such as a halogen lamp. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and serves as a light valve corresponding to each primary color. The light enters the liquid crystal panels 1110R, 1110B, and 1110G.

液晶パネル1110R、1110B及び1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、R及びBの光が90度に屈折する一方、Gの光が直進する。従って、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。   The configurations of the liquid crystal panels 1110R, 1110B, and 1110G are the same as those of the liquid crystal device described above, and are driven by R, G, and B primary color signals supplied from the image signal processing circuit. The light modulated by these liquid crystal panels enters the dichroic prism 1112 from three directions. In the dichroic prism 1112, R and B light is refracted at 90 degrees, while G light travels straight. Therefore, as a result of the synthesis of the images of the respective colors, a color image is projected onto the screen or the like via the projection lens 1114.

ここで、各液晶パネル1110R、1110B及び1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。   Here, paying attention to the display images by the liquid crystal panels 1110R, 1110B, and 1110G, the display image by the liquid crystal panel 1110G needs to be horizontally reversed with respect to the display images by the liquid crystal panels 1110R and 1110B.

尚、液晶パネル1110R、1110B及び1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。   In addition, since light corresponding to each primary color of R, G, and B is incident on the liquid crystal panels 1110R, 1110B, and 1110G by the dichroic mirror 1108, it is not necessary to provide a color filter.

尚、図15を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。   In addition to the electronic device described with reference to FIG. 15, a mobile personal computer, a mobile phone, a liquid crystal television, a viewfinder type, a monitor direct view type video tape recorder, a car navigation device, a pager, an electronic device Examples include a notebook, a calculator, a word processor, a workstation, a videophone, a POS terminal, and a device equipped with a touch panel. Needless to say, the present invention can be applied to these various electronic devices.

また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置(LCOS)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、有機ELディスプレイ、デジタルマイクロミラーデバイス(DMD)、電気泳動装置等にも適用可能である。   In addition to the liquid crystal devices described in the above embodiments, the present invention includes a reflective liquid crystal device (LCOS), a plasma display (PDP), a field emission display (FED, SED), an organic EL display, and a digital micromirror device. (DMD), electrophoresis apparatus and the like are also applicable.

本発明は、上述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えた電子機器、並びに電気光学装置の製造方法もまた本発明の技術的範囲に含まれるものである。   The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification, and an electro-optical device with such a change In addition, an electronic apparatus including the electro-optical device and a method for manufacturing the electro-optical device are also included in the technical scope of the present invention.

第1実施形態に係る電気光学装置の全体構成を示す平面図である。1 is a plan view showing an overall configuration of an electro-optical device according to a first embodiment. 図1のH−H´線断面図である。It is the HH 'sectional view taken on the line of FIG. 第1実施形態に係る電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。FIG. 3 is an equivalent circuit diagram of various elements, wirings, and the like in a plurality of pixels formed in a matrix that forms an image display region of the electro-optical device according to the first embodiment. 第1実施形態に係る電気光学装置における画素部の具体的な構成を示す断面図である。FIG. 3 is a cross-sectional view illustrating a specific configuration of a pixel unit in the electro-optical device according to the first embodiment. 第1実施形態に係る第4層間絶縁膜及び画素電極の構成を示す拡大断面図である。It is an expanded sectional view showing the composition of the 4th interlayer insulation film and pixel electrode concerning a 1st embodiment. 比較例に係る第4層間絶縁膜及び画素電極の構成を示す拡大断面図である。It is an expanded sectional view showing the composition of the 4th interlayer insulation film and pixel electrode concerning a comparative example. 第2実施形態に係る第4層間絶縁膜及び画素電極の構成を示す拡大断面図である。It is an expanded sectional view showing the composition of the 4th interlayer insulation film and pixel electrode concerning a 2nd embodiment. 実施形態に係る電気光学装置の製造方法を、順を追って示す工程断面図(その1)である。FIG. 6 is a process cross-sectional view (part 1) illustrating the method of manufacturing the electro-optical device according to the embodiment in order. 実施形態に係る電気光学装置の製造方法を、順を追って示す工程断面図(その2)である。FIG. 10 is a process cross-sectional view (part 2) illustrating the method of manufacturing the electro-optical device according to the embodiment in order. 実施形態に係る電気光学装置の製造方法を、順を追って示す工程断面図(その3)である。FIG. 10 is a process cross-sectional view (part 3) illustrating the method of manufacturing the electro-optical device according to the embodiment in order. 実施形態に係る電気光学装置の製造方法を、順を追って示す工程断面図(その4)である。FIG. 10 is a process cross-sectional view (part 4) illustrating the method of manufacturing the electro-optical device according to the embodiment in order. 実施形態に係る電気光学装置の製造方法の変形例を示す工程断面図である。FIG. 10 is a process cross-sectional view illustrating a modified example of the method for manufacturing the electro-optical device according to the embodiment. 図12に示す電気光学装置の製造方法によって製造された電気光学装置の構成を示す断面図(その1)である。FIG. 13 is a cross-sectional view (part 1) illustrating the configuration of the electro-optical device manufactured by the method of manufacturing the electro-optical device illustrated in FIG. 12. 図12に示す電気光学装置の製造方法によって製造された電気光学装置の構成を示す断面図(その2)である。FIG. 13 is a cross-sectional view (part 2) illustrating the configuration of the electro-optical device manufactured by the method of manufacturing the electro-optical device illustrated in FIG. 12. 電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。It is a top view which shows the structure of the projector which is an example of the electronic device to which the electro-optical apparatus is applied.

符号の説明Explanation of symbols

1a…半導体層、3a…走査線、3b…ゲート電極、6a…データ線、9a…画素電極、9b…ITO膜、10…TFTアレイ基板、10a…画像表示領域、11a…下側遮光膜、16…配向膜、20…対向基板、30…TFT、41…第1層間絶縁膜、42…第2層間絶縁膜、43…第3層間絶縁膜、50…液晶層、70…蓄積容量、101…データ線駆動回路、102…外部回路接続端子、104…走査線駆動回路、210…第4層間絶縁膜、215…掘下部、215a,215b…側壁、220…第5層間絶縁膜   DESCRIPTION OF SYMBOLS 1a ... Semiconductor layer, 3a ... Scan line, 3b ... Gate electrode, 6a ... Data line, 9a ... Pixel electrode, 9b ... ITO film | membrane, 10 ... TFT array substrate, 10a ... Image display area, 11a ... Lower side light shielding film, 16 ... Alignment film, 20 ... Counter substrate, 30 ... TFT, 41 ... First interlayer insulation film, 42 ... Second interlayer insulation film, 43 ... Third interlayer insulation film, 50 ... Liquid crystal layer, 70 ... Storage capacitor, 101 ... Data Line drive circuit 102 ... External circuit connection terminal 104 ... Scanning line drive circuit 210 ... Fourth interlayer insulating film 215 ... Lower digging portion 215a, 215b ... Side wall 220 ... Fifth interlayer insulating film

Claims (8)

基板と、
前記基板上に形成されており、前記基板の面に対して所定の角度で切り立った側壁を有する掘下部が設けられた絶縁膜と、
前記絶縁膜の上層側に形成されており、前記基板上で平面的に見て、前記側壁と少なくとも部分的に重なるように設けられることで傾斜された端部を有する複数の画素電極と、
前記複数の画素電極上に形成された配向膜と
を備えることを特徴とする電気光学装置。
A substrate,
An insulating film provided on the substrate and provided with a digging lower portion having a side wall that stands up at a predetermined angle with respect to the surface of the substrate;
A plurality of pixel electrodes formed on an upper layer side of the insulating film, and having end portions inclined by being provided so as to at least partially overlap the side wall when viewed in plan on the substrate;
An electro-optical device comprising: an alignment film formed on the plurality of pixel electrodes.
前記複数の画素電極は、前記絶縁膜の直上に形成されていることを特徴とする請求項1に記載の電気光学装置。   The electro-optical device according to claim 1, wherein the plurality of pixel electrodes are formed immediately above the insulating film. 前記複数の画素電極の端部は、上層側に凸状の曲面を有するように形成されていることを特徴とする請求項1又は2に記載の電気光学装置。   The electro-optical device according to claim 1, wherein end portions of the plurality of pixel electrodes are formed to have a convex curved surface on an upper layer side. 請求項1から3のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1. 基板上に、
前記基板の面に対して所定の角度で切り立った側壁を有する掘下部が設けられた絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜の上層側に、前記基板上で平面的に見て、前記側壁と少なくとも部分的に重なるように設けられることで傾斜された端部を有する複数の画素電極を形成する画素電極形成工程と、
前記複数の画素電極上に配向膜を形成する配向膜形成工程と
を含むことを特徴とする電気光学装置の製造方法。
On the board
An insulating film forming step of forming an insulating film provided with a dug lower portion having sidewalls that are cut at a predetermined angle with respect to the surface of the substrate;
A pixel electrode forming step of forming a plurality of pixel electrodes having end portions inclined by being provided on the upper layer side of the insulating film so as to at least partially overlap the side wall when viewed in plan on the substrate When,
And an alignment film forming step of forming an alignment film on the plurality of pixel electrodes.
前記絶縁膜形成工程は、
前記絶縁膜を成膜する成膜工程と、
前記成膜された絶縁膜を部分的に掘下げるようにパターニングすることで、前記掘下部を設ける掘下工程と
を含むことを特徴とする請求項5に記載の電気光学装置の製造方法。
The insulating film forming step includes
A film forming step of forming the insulating film;
The method of manufacturing an electro-optical device according to claim 5, further comprising: a digging step of providing the digging lower portion by patterning the deposited insulating film so as to partially dig.
前記掘下工程は、ドライエッチングを含むことを特徴とする請求項6に記載の電気光学装置の製造方法。   The method of manufacturing an electro-optical device according to claim 6, wherein the digging step includes dry etching. 前記掘下工程は、ウェットエッチングを含むことを特徴とする請求項6又は7に記載の電気光学装置の製造方法。   The method of manufacturing an electro-optical device according to claim 6, wherein the digging step includes wet etching.
JP2008288540A 2008-11-11 2008-11-11 Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device Withdrawn JP2010117402A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008288540A JP2010117402A (en) 2008-11-11 2008-11-11 Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008288540A JP2010117402A (en) 2008-11-11 2008-11-11 Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device

Publications (1)

Publication Number Publication Date
JP2010117402A true JP2010117402A (en) 2010-05-27

Family

ID=42305124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008288540A Withdrawn JP2010117402A (en) 2008-11-11 2008-11-11 Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device

Country Status (1)

Country Link
JP (1) JP2010117402A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101893939B1 (en) 2011-08-26 2018-08-31 엘지디스플레이 주식회사 Contact structure of line and LCD including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101893939B1 (en) 2011-08-26 2018-08-31 엘지디스플레이 주식회사 Contact structure of line and LCD including the same

Similar Documents

Publication Publication Date Title
JP5782676B2 (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
JP4306737B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP2008203394A (en) Electrooptical device and its manufacturing method, and electronic equipment
JP5532568B2 (en) Electro-optical device and electronic apparatus
JP2009047967A (en) Electro-optical device and electronic apparatus
JP5287100B2 (en) Electro-optical device and electronic apparatus
JP5176814B2 (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
JP5909919B2 (en) Electro-optical device and electronic apparatus
JP2010096966A (en) Electro-optical apparatus, method for manufacturing same, and electronic device
JP5445115B2 (en) Electro-optical device and electronic apparatus
JP2009058717A (en) Electro-optical device, its manufacturing method, and electronic equipment
JP2010191408A (en) Electro-optical device and electronic apparatus
JP2009069247A (en) Electro-optical apparatus, manufacturing method thereof, electronic equipment, and wiring structure
JP5470894B2 (en) Electro-optical device and electronic apparatus
JP6409894B2 (en) Electro-optical device and electronic apparatus
JP5182116B2 (en) Electro-optical device and electronic apparatus
JP5195455B2 (en) ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP2009053417A (en) Electrooptical device, its manufacturing method, and electronic apparatus
JP2008191518A (en) Electrooptical device, substrate for same, and electronic equipment
JP2010117402A (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
JP6146441B2 (en) Electro-optical device and electronic apparatus
JP5145944B2 (en) Electro-optical device and electronic apparatus
JP5176852B2 (en) Electro-optical device and electronic apparatus
JP2011221119A (en) Electro-optic device, electronic equipment, and manufacturing method of electro-optic device
JP2010039209A (en) Electrooptical device and method for manufacturing the same, and electronic equipment

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120207