JP2007248898A - Method for manufacturing substrate device - Google Patents

Method for manufacturing substrate device Download PDF

Info

Publication number
JP2007248898A
JP2007248898A JP2006073244A JP2006073244A JP2007248898A JP 2007248898 A JP2007248898 A JP 2007248898A JP 2006073244 A JP2006073244 A JP 2006073244A JP 2006073244 A JP2006073244 A JP 2006073244A JP 2007248898 A JP2007248898 A JP 2007248898A
Authority
JP
Japan
Prior art keywords
droplet
pixel electrode
substrate
film
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006073244A
Other languages
Japanese (ja)
Inventor
Katsunori Murouchi
克徳 室内
Toshiro Senoo
季郎 妹尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Matsushita Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Matsushita Display Technology Co Ltd filed Critical Toshiba Matsushita Display Technology Co Ltd
Priority to JP2006073244A priority Critical patent/JP2007248898A/en
Publication of JP2007248898A publication Critical patent/JP2007248898A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a liquid crystal display panel by which a pinhole failure by a droplet of an alignment material is prevented. <P>SOLUTION: The droplet 33 of the alignment material 32 with diameter dimension B smaller than length dimension E of one side of a laminating recessed part 27 of a pixel electrode 7 is dropped on the pixel electrode 7. The droplet 33 of the alignment material 32 flows into the laminating recessed part 27 and is laminated. The alignment material 32 is surely applied into the laminating recessed part 27 of the pixel electrode 7. The alignment material 32 is evenly applied onto the whole surface of the pixel electrode 7. Poor application and poor laminating by the alignment material 32 into the laminating recessed part 27 are surely prevented. The occurrence of the pinhole failure occurring when the alignment material is overheated and temporally dried at such a state that the air is supplied into the laminating recessed part 27 is surely prevented. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、薄膜が形成された基板を有する基板装置の製造方法に関する。   The present invention relates to a method for manufacturing a substrate device having a substrate on which a thin film is formed.

従来、この種の基板装置としての液晶表示パネルの製造方法としては、アレイ基板と対向基板との間に液晶層が介在されて構成されており、これらアレイ基板および対向基板上に配向膜が積層されている。そして、この配向膜の製造方法としては、取り扱いが困難な印刷版を使用せず、配向膜の材料となる液状の配向材料の材料効率を向上できることから、この配向材料を滴下して塗布して配向膜を形成させるインクジェット方式の塗布方法が知られている（例えば、特許文献１および２参照。）。   Conventionally, as a method of manufacturing a liquid crystal display panel as this type of substrate device, a liquid crystal layer is interposed between an array substrate and a counter substrate, and an alignment film is laminated on the array substrate and the counter substrate. Has been. As a method for producing this alignment film, since it is possible to improve the material efficiency of the liquid alignment material used as the alignment film material without using a printing plate that is difficult to handle, the alignment material is dropped and applied. An ink jet method for forming an alignment film is known (see, for example, Patent Documents 1 and 2).

また、この種の液晶表示パネルのアレイ基板は、ガラス基板上に薄膜トランジスタが積層されており、この薄膜トランジスタのソース電極およびドレイン電極上には、これらソース電極およびドレイン電極を覆うように層間絶縁膜が積層されている。そして、この層間絶縁膜には、薄膜トランジスタのドレイン電極に導通したコンタクトホールが形成されており、これらコンタクトホールを含んだ層間絶縁膜上にＩＴＯが成膜されて、薄膜トランジスタのドレイン電極に電気的に接続された画素電極が設けられている。そして、この層間絶縁膜上に画素電極を覆うように配向膜が積層されている。
特開２００４−３４７６９４号公報 特開２００５−２２１８９０号公報 In addition, an array substrate of this type of liquid crystal display panel has thin film transistors stacked on a glass substrate, and an interlayer insulating film is formed on the source electrode and the drain electrode of the thin film transistor so as to cover the source electrode and the drain electrode. Are stacked. In the interlayer insulating film, a contact hole is formed which is electrically connected to the drain electrode of the thin film transistor. ITO is formed on the interlayer insulating film including the contact hole so that the drain electrode of the thin film transistor is electrically connected. Connected pixel electrodes are provided. An alignment film is laminated on the interlayer insulating film so as to cover the pixel electrode.
JP 2004-347694 A JP 2005-221890 A

しかしながら、上述した液晶表示パネルでは、層間絶縁膜上に積層させた画素電極を、この層間絶縁膜に開口させたコンタクトホールを介して薄膜トランジスタのドレイン電極に電気的に接続させている。このため、この画素電極がコンタクトホール付近で平坦とならず、この画素電極のドレイン電極に導通している部分が凹状に凹んで凹部が形成されてしまう。したがって、この画素電極上に液状の配向材料を液滴として滴下して配向膜を形成した場合には、この画素電極の凹部内に空気が残った状態で配向材料が塗布されてしまうおそれがある。よって、この画素電極の凹部で配向材料が積層されない領域、いわゆるピンホールが形成されてしまうおそれがあるから、この配向材料の積層不良が発生してしまうおそれがあるという問題を有している。   However, in the liquid crystal display panel described above, the pixel electrode stacked on the interlayer insulating film is electrically connected to the drain electrode of the thin film transistor through a contact hole opened in the interlayer insulating film. For this reason, the pixel electrode is not flat in the vicinity of the contact hole, and the portion of the pixel electrode that is connected to the drain electrode is recessed to form a recess. Therefore, when a liquid alignment material is dropped on the pixel electrode as a droplet to form an alignment film, the alignment material may be applied with air remaining in the recess of the pixel electrode. . Therefore, there is a possibility that a region where the alignment material is not stacked in the concave portion of the pixel electrode, that is, a so-called pinhole may be formed, and there is a problem that a stacking failure of the alignment material may occur.

本発明は、このような点に鑑みなされたもので、液滴の積層不良を防止できる基板装置の製造方法を提供することを目的とする。   The present invention has been made in view of the above points, and an object of the present invention is to provide a method of manufacturing a substrate device that can prevent liquid droplet stacking failure.

本発明は、基板上に凹部を有する薄膜を形成し、この薄膜の凹部の中心位置上に液滴の中心位置を重ねた場合に前記凹部の少なくとも一部が露出する大きさの直径を有する前記液滴を、前記凹部に滴下するものである。   In the present invention, a thin film having a recess is formed on a substrate, and the diameter is such that at least a part of the recess is exposed when the center position of the droplet is superimposed on the center position of the recess of the thin film. A droplet is dropped into the recess.

そして、基板上に凹部を有する薄膜を形成してから、この薄膜の凹部の中心位置上に液滴の中心位置を重ねた場合に凹部の少なくとも一部が露出する大きさの直径を有する液滴を、凹部に滴下する。   A droplet having a diameter large enough to expose at least a portion of the recess when a thin film having a recess is formed on the substrate and then the center position of the droplet is superimposed on the center position of the recess of the thin film. Is dropped into the recess.

また、本発明は、基板上にマトリクス状に配置される複数の走査線および信号線と、前記走査線および信号線の交点近傍に配置される薄膜トランジスタと、前記走査線、信号線および薄膜トランジスタ上に配置される層間絶縁膜と、前記薄膜トランジスタに対応する領域の層間絶縁膜に形成されるコンタクトホールと、前記コンタクトホールを介して前記薄膜トランジスタに電気的に接続される画素電極と、前記画素電極および層間絶縁膜の少なくともいずれか上に配置される膜体とを備えた基板装置の製造方法であって、前記コンタクトホールを被覆しない大きさに制御された液滴を、前記画素電極および層間絶縁膜の少なくともいずれか上に滴下して前記膜体を形成するものである。   In addition, the present invention provides a plurality of scanning lines and signal lines arranged in a matrix on a substrate, a thin film transistor disposed near an intersection of the scanning lines and the signal lines, and the scanning lines, signal lines, and thin film transistors. An interlayer insulating film disposed; a contact hole formed in an interlayer insulating film in a region corresponding to the thin film transistor; a pixel electrode electrically connected to the thin film transistor through the contact hole; and the pixel electrode and the interlayer A substrate device comprising a film body disposed on at least one of the insulating films, wherein droplets controlled to a size not covering the contact holes are applied to the pixel electrodes and the interlayer insulating film. The film body is formed by dropping on at least one of them.

本発明によれば、基板上に形成された薄膜の凹部の中心位置上に液滴の中心位置を重ねた場合に凹部の少なくとも一部が露出する大きさの直径を有する液滴を、凹部に滴下することにより、仮りに凹部の中心位置上に液滴の中心位置が重なった状態で、この液滴が滴下されたとしても、この液滴が凹部内に入り込んで積層されるので、この液滴の凹部に対する液滴の積層不良を防止できる。   According to the present invention, a droplet having a diameter large enough to expose at least a part of the recess when the center position of the droplet is superimposed on the center position of the recess of the thin film formed on the substrate is formed in the recess. By dropping, even if the droplet is dropped with the center position of the droplet overlapped on the center position of the recess, the droplet enters the recess and is stacked. It is possible to prevent the liquid droplet from being stacked on the concave portion of the liquid droplet.

また、本発明によれば、コンタクトホールを被覆しない大きさに制御された液滴を、前記画素電極および層間絶縁膜の少なくともいずれか上に滴下して膜体を形成することにより、この液滴の滴下によってコンタクトホールが被覆されないので、このコンタクトホールに対する液滴の積層不良を防止できる。   According to the present invention, a droplet controlled to a size that does not cover the contact hole is dropped on at least one of the pixel electrode and the interlayer insulating film to form a film body. Since the contact hole is not covered by the dropping of the liquid crystal, it is possible to prevent the liquid droplet from being stacked on the contact hole.

以下、本発明の基板装置の第１の実施の形態の構成を図１ないし図４を参照して説明する。   Hereinafter, the configuration of the first embodiment of the substrate device of the present invention will be described with reference to FIGS.

図３において、１は液晶表示パネルで、この液晶表示パネル１は、液晶表示器としての液晶表示装置であって、第１の基板としての基板装置である略矩形平板状のアレイ基板２を備えている。このアレイ基板２は、いわゆる電極装置としてのＴＦＴ基板であって、透光性を有する絶縁基板としての電極基板である略透明なガラス基板３を有している。そして、このガラス基板３の一主面である表面上には、画素部としての画像表示領域である矩形状の画像表示領域が設けられている。この画像表示領域は、ガラス基板３の表面上の縦方向および幅方向それぞれの略中央部に矩形状に形成されている。   In FIG. 3, reference numeral 1 denotes a liquid crystal display panel. The liquid crystal display panel 1 is a liquid crystal display device as a liquid crystal display, and includes a substantially rectangular flat plate-like array substrate 2 as a substrate device as a first substrate. ing. The array substrate 2 is a TFT substrate as a so-called electrode device, and has a substantially transparent glass substrate 3 which is an electrode substrate as an insulating substrate having translucency. And on the surface which is one main surface of this glass substrate 3, the rectangular-shaped image display area which is an image display area as a pixel part is provided. This image display area is formed in a rectangular shape at approximately the center in the longitudinal direction and the width direction on the surface of the glass substrate 3.

そして、この画像表示領域には、複数の走査線と信号線とがマトリクス状に配置されており、これら走査線および信号線にて仕切られた各領域に画素５がそれぞれ設けられている。これら複数の画素５は、例えば縦方向の長さが約６０μｍで横方向の長さが約３０μｍの平面視細長矩形状に形成されている。また、これら画素５内の走査線と信号線との交点付近に、スイッチング素子としての薄膜トランジスタ（ＴＦＴ）６が配置されている。さらに、これら画素５内には、ＩＴＯにて構成された画素電極７などが設けられている。ここで、これら各画素電極７は、同一画素５内の薄膜トランジスタ６に電気的に接続されており、この薄膜トランジスタ６にて制御される。   In this image display area, a plurality of scanning lines and signal lines are arranged in a matrix, and a pixel 5 is provided in each area partitioned by these scanning lines and signal lines. The plurality of pixels 5 are formed in an elongated rectangular shape in plan view, for example, having a vertical length of about 60 μm and a horizontal length of about 30 μm. Further, a thin film transistor (TFT) 6 as a switching element is disposed near the intersection of the scanning line and the signal line in the pixel 5. Further, in these pixels 5, a pixel electrode 7 made of ITO or the like is provided. Here, each pixel electrode 7 is electrically connected to the thin film transistor 6 in the same pixel 5, and is controlled by the thin film transistor 6.

一方、アレイ基板２のガラス基板３の表面には、このガラス基板３からの不純物の拡散を防止する絶縁性のアンダーコート層11が成膜されている。このアンダーコート層11上には、多結晶半導体であるポリシリコンにて構成された半導体層としての島状の活性層12が設けられている。ここで、この活性層12は、アンダーコート層11上に積層された非晶質半導体であるアモルファスシリコンへのエキシマレーザビームの照射によるレーザアニールによって多結晶化されて構成されている。   On the other hand, an insulating undercoat layer 11 for preventing diffusion of impurities from the glass substrate 3 is formed on the surface of the glass substrate 3 of the array substrate 2. On this undercoat layer 11, an island-shaped active layer 12 is provided as a semiconductor layer made of polysilicon which is a polycrystalline semiconductor. Here, the active layer 12 is configured to be polycrystallized by laser annealing by irradiating an excimer laser beam onto amorphous silicon that is an amorphous semiconductor laminated on the undercoat layer 11.

また、この活性層12の幅方向の中央部にはチャネル領域13が設けられており、このチャネル領域13を挟んだ両側にソース領域14およびドレイン領域15が設けられている。さらに、アンダーコート層11上には、活性層12を覆うゲート絶縁膜16が成膜されている。また、この活性層12のチャネル領域13に対向するゲート絶縁膜16上には、ゲート電極17が積層されている。そして、これらゲート電極17、ゲート絶縁膜16および活性層12によって、スイッチング素子である薄膜トランジスタ６が形成されている。   Further, a channel region 13 is provided in the center of the active layer 12 in the width direction, and a source region 14 and a drain region 15 are provided on both sides of the channel region 13. Further, a gate insulating film 16 covering the active layer 12 is formed on the undercoat layer 11. A gate electrode 17 is stacked on the gate insulating film 16 facing the channel region 13 of the active layer 12. The gate electrode 17, the gate insulating film 16, and the active layer 12 form a thin film transistor 6 that is a switching element.

さらに、ゲート絶縁膜16上には、このゲート絶縁膜16上のゲート電極17を覆うように層間絶縁膜18が積層されている。この層間絶縁膜18は、ガラス基板３上の走査線、信号線および薄膜トランジスタ６上に配置されている。また、この層間絶縁膜18およびゲート絶縁膜16には、これら層間絶縁膜18およびゲート絶縁膜16を貫通し、活性層12のソース領域14およびドレイン領域15に連通した一対の第１のコンタクトホール21,22が設けられている。すなわち、これら第１のコンタクトホール21,22は、各薄膜トランジスタ６のそれぞれに対応する領域の層間絶縁膜18に形成されている。そして、活性層12のソース領域14に貫通した第１のコンタクトホール21を含む層間絶縁膜18上にソース電極23が積層され、このソース電極23が第１のコンタクトホール21を介して活性層12のソース領域14に電気的に接続されている。さらに、この活性層12のドレイン領域15に貫通した第１のコンタクトホール22を含む層間絶縁膜18上にドレイン電極24が積層され、このドレイン電極24が第１のコンタクトホール22を介して活性層12のドレイン領域15に電気的に接続されている。   Further, an interlayer insulating film 18 is laminated on the gate insulating film 16 so as to cover the gate electrode 17 on the gate insulating film 16. The interlayer insulating film 18 is disposed on the scanning line, the signal line, and the thin film transistor 6 on the glass substrate 3. The interlayer insulating film 18 and the gate insulating film 16 have a pair of first contact holes that penetrate the interlayer insulating film 18 and the gate insulating film 16 and communicate with the source region 14 and the drain region 15 of the active layer 12. 21,22 are provided. That is, the first contact holes 21 and 22 are formed in the interlayer insulating film 18 in the region corresponding to each thin film transistor 6. Then, a source electrode 23 is laminated on the interlayer insulating film 18 including the first contact hole 21 penetrating the source region 14 of the active layer 12, and the source electrode 23 is connected to the active layer 12 via the first contact hole 21. Are electrically connected to the source region 14. Further, a drain electrode 24 is stacked on the interlayer insulating film 18 including the first contact hole 22 penetrating the drain region 15 of the active layer 12, and the drain electrode 24 is connected to the active layer via the first contact hole 22. The twelve drain regions 15 are electrically connected.

また、これらソース電極23およびドレイン電極24を含む層間絶縁膜18上には、保護膜であるパッシベーション膜25が積層されている。このパッシベーション膜25には、このパッシベーション膜25を貫通してドレイン電極24に連通した第２のコンタクトホール26が設けられている。ここで、この第２のコンタクトホール26は、例えば縦方向および横方向それぞれの長さが約１５μｍの平面視正方形状に形成されている。   Further, on the interlayer insulating film 18 including the source electrode 23 and the drain electrode 24, a passivation film 25 as a protective film is laminated. The passivation film 25 is provided with a second contact hole 26 that penetrates the passivation film 25 and communicates with the drain electrode 24. Here, the second contact hole 26 is formed in, for example, a square shape in plan view having a length of about 15 μm in the vertical direction and the horizontal direction.

さらに、このパッシベーション膜25上には、第２のコンタクトホール26を覆うように薄膜としての画素電極７が積層されている。この画素電極７は、第２のコンタクトホール26内に積層されて、薄膜トランジスタ６のドレイン電極24に電気的に接続されるように、この第２のコンタクトホール26を含んだパッシベーション膜25上に積層されている。このとき、この画素電極７は、第２のコンタクトホール26を介してドレイン電極24に電気的に接続されている。ここで、この画素電極７の第２のコンタクトホール26上に位置する部分には、この部分が第２のコンタクトホール26内に流れ込んで積層されていることから、側面視凹状の積層凹部27が設けられている。この積層凹部27は、図４に示すように、第２のコンタクトホール26に対応した平面視正方形状に形成されている。   Further, a pixel electrode 7 as a thin film is laminated on the passivation film 25 so as to cover the second contact hole 26. The pixel electrode 7 is stacked on the passivation film 25 including the second contact hole 26 so as to be stacked in the second contact hole 26 and electrically connected to the drain electrode 24 of the thin film transistor 6. Has been. At this time, the pixel electrode 7 is electrically connected to the drain electrode 24 through the second contact hole 26. Here, since the portion of the pixel electrode 7 located on the second contact hole 26 is laminated by flowing into the second contact hole 26, a laminated concave portion 27 having a concave shape in side view is formed. Is provided. As shown in FIG. 4, the laminated recess 27 is formed in a square shape in plan view corresponding to the second contact hole 26.

また、パッシベーション膜25上の全面には、配向処理されたポリイミドにて構成された膜体としての配向膜28が積層されている。この配向膜28は、画素電極７を含むパッシベーション膜25上の全面に積層されている。すなわち、この配向膜28は、画素電極７および層間絶縁膜18の少なくともいずれか上にパッシベーション膜25を介して配置されている。そして、この配向膜28の画素電極７の積層凹部27上に位置する部分には、この部分が積層凹部27内に流れ込んで積層されていることから、側面視凹状の流込凹部29が形成されている。   Further, an alignment film 28 as a film body made of alignment-treated polyimide is laminated on the entire surface of the passivation film 25. The alignment film 28 is laminated on the entire surface of the passivation film 25 including the pixel electrode 7. That is, the alignment film 28 is disposed on at least one of the pixel electrode 7 and the interlayer insulating film 18 via the passivation film 25. Then, in this portion of the alignment film 28 located on the laminated recess 27 of the pixel electrode 7, since this portion flows into the laminated recess 27 and is laminated, an inflow recess 29 having a concave shape in side view is formed. ing.

ここで、この配向膜28は、図１に示すように、インクジェットノズル31を用いた図示しないインクジェット方式の配向膜塗布装置による塗布での液状の配向材料32の液滴33による、画素電極７を含んだパッシベーション膜25上への滴下にて、この滴下した配向材料32を熱硬化させて形成されている。ここで、このインクジェットノズル31のノズル径である内径寸法Ａは、例えば１０μｍに形成されている。このとき、この配向材料32は、図４に示すように、液滴33が積層凹部27を被覆しない寸法関係に調整されているとともに、この液滴33が第１のコンタクトホール21,22を被覆しない程度の大きさに制御されている。換言すれば、この配向材料32の液滴33の平面視での中心位置を、積層凹部27の平面視での中心位置に水平に重ねた場合に、この積層凹部27の少なくとも一部である角部34が露出する大きさの直径寸法Ｂの液滴33に調整されている。さらに、この配向材料32は、必ずしも積層凹部27の中心位置上に液滴33の中心位置を重ねた状態で、この液滴33を画素電極７上に滴下する必要はないが、仮に液滴33の中心位置が積層凹部37の中心位置上に重なった状態であったとしても、この積層凹部27内に入り込んで積層される程度の大きさの直径寸法Ｂの液滴33に調整されて、この積層凹部27を含んだ画素電極７上に滴下されて積層されている。   Here, as shown in FIG. 1, the alignment film 28 is formed by applying the pixel electrode 7 by the droplet 33 of the liquid alignment material 32 when applied by an inkjet alignment film coating apparatus (not shown) using the inkjet nozzle 31. The dropped alignment material 32 is thermally cured by dropping onto the included passivation film 25. Here, the inner diameter dimension A which is the nozzle diameter of the inkjet nozzle 31 is formed to be 10 μm, for example. At this time, as shown in FIG. 4, the alignment material 32 is adjusted to a dimensional relationship in which the droplet 33 does not cover the laminated recess 27, and the droplet 33 covers the first contact holes 21 and 22. It is controlled to a size that does not. In other words, when the center position of the orientation material 32 in the plan view of the droplet 33 is horizontally superimposed on the center position of the stacking recess 27 in the plan view, the corner that is at least a part of the stacking recess 27 It is adjusted to a droplet 33 having a diameter B that exposes the portion 34. Further, the alignment material 32 is not necessarily required to drop the droplet 33 on the pixel electrode 7 in a state where the center position of the droplet 33 is superimposed on the center position of the laminated concave portion 27. Even if the center position of the liquid crystal layer overlaps the central position of the stacked concave portion 37, the liquid droplet 33 having a diameter B that is large enough to enter and stack in the stacked concave portion 27 is adjusted. It is dropped and laminated on the pixel electrode 7 including the laminated recess 27.

具体的に、この配向材料32は、少なくとも積層凹部27の対角線Ｃの長さ寸法Ｄより小さな直径寸法Ｂを有する大きさ、例えば１２μｍの直径寸法Ｂの液滴33に調整されて、画素電極７上に滴下されて配向膜とされている。さらに、この配向材料32の液滴33は、より好ましくは画素電極７の積層凹部27の縦方向および横方向の長さ寸法Ｅより若干小さな大きさの直径寸法Ｂに調整されて滴下されている。   Specifically, the alignment material 32 is adjusted to a droplet 33 having a diameter B smaller than the length D of the diagonal C of the laminated recess 27, for example, a droplet 33 having a diameter B of 12 μm. The film is dropped onto the alignment film. Further, the droplet 33 of the alignment material 32 is more preferably adjusted to a diameter B which is slightly smaller than the length E in the vertical and horizontal directions of the laminated recess 27 of the pixel electrode 7 and dropped. .

さらに、アレイ基板２の配向膜28に対向して第２の基板としての対向基板41が配設されている。この対向基板41は、透光性を有する絶縁基板としての略透明なガラス基板42を備えている。そして、このガラス基板42の配向膜28に対向した側に位置する表面の全面に、着色層としてのカラーフィルタ層43が積層されている。また、このカラーフィルタ層43上の全面には、コモン電極としての共通電極である対向電極44が積層されている。   Further, a counter substrate 41 as a second substrate is disposed opposite to the alignment film 28 of the array substrate 2. The counter substrate 41 includes a substantially transparent glass substrate 42 as an insulating substrate having translucency. A color filter layer 43 as a colored layer is laminated on the entire surface of the glass substrate 42 on the side facing the alignment film 28. A counter electrode 44 that is a common electrode as a common electrode is laminated on the entire surface of the color filter layer 43.

また、この対向電極44上の全面には、配向処理されたポリイミドにて構成された配向膜45が積層されている。この配向膜45もまた、アレイ基板２上の配向膜28と同様に液状の配向材料32の液滴33が滴下されてから熱硬化させて形成されている。さらに、これらアレイ基板２の配向膜28と対向基板41の配向膜45との間には、セルギャップとなる液晶封止領域46が設けられている。この液晶封止領域46には、液晶組成物47が注入されて封止されて光変調層としての液晶層48が設けられている。   An alignment film 45 made of alignment-treated polyimide is laminated on the entire surface of the counter electrode 44. Similarly to the alignment film 28 on the array substrate 2, the alignment film 45 is also formed by being thermally cured after the droplet 33 of the liquid alignment material 32 is dropped. Further, a liquid crystal sealing region 46 serving as a cell gap is provided between the alignment film 28 of the array substrate 2 and the alignment film 45 of the counter substrate 41. In this liquid crystal sealing region 46, a liquid crystal composition 47 is injected and sealed to provide a liquid crystal layer 48 as a light modulation layer.

次に、上記第１の実施の形態の基板装置の製造方法について説明する。   Next, a method for manufacturing the substrate device according to the first embodiment will be described.

まず、成膜工程とパターニング工程とを繰り返してガラス基板３上の画像表示領域の各画素５のそれぞれに薄膜トランジスタ６をそれぞれ形成する。   First, the film forming process and the patterning process are repeated to form the thin film transistors 6 in the respective pixels 5 in the image display region on the glass substrate 3.

次いで、このガラス基板３上の各薄膜トランジスタ６のソース電極23およびドレイン電極24を覆うように、このガラス基板３の層間絶縁膜18上にパッシベーション膜25を積層させる。   Next, a passivation film 25 is laminated on the interlayer insulating film 18 of the glass substrate 3 so as to cover the source electrode 23 and the drain electrode 24 of each thin film transistor 6 on the glass substrate 3.

この後、このパッシベーション膜25に、例えば縦方向および横方向それぞれの長さが約１５μｍの平面視正方形状の第２のコンタクトホール26をマトリクス状に形成して、これら第２のコンタクトホール26のそれぞれを各画素５の薄膜トランジスタ６のドレイン電極24に連通させる。   Thereafter, second contact holes 26 having a square shape in a plan view having a length of about 15 μm in the vertical direction and the horizontal direction are formed in the passivation film 25 in a matrix, for example. Each is connected to the drain electrode 24 of the thin film transistor 6 of each pixel 5.

この状態で、これら各画素５内の第２のコンタクトホール26を含んだパッシベーション膜25上にＩＴＯを積層させて画素電極７を形成する。このとき、この画素電極７の第２のコンタクトホール26上に位置する部分が第２のコンタクトホール26内へと流れ込んで積層されて積層凹部27が形成される。   In this state, ITO is laminated on the passivation film 25 including the second contact hole 26 in each pixel 5 to form the pixel electrode 7. At this time, a portion of the pixel electrode 7 located on the second contact hole 26 flows into the second contact hole 26 and is laminated to form a laminated recess 27.

さらに、図１に示すように、これら各画素５それぞれの画素電極７を含んだパッシベーション膜25上の全面に、例えば１０μｍのノズル径を有するインクジェットノズル31から液状の配向材料32を、例えば１２μｍの直径寸法Ｂの液滴33として滴下させる。   Further, as shown in FIG. 1, the liquid alignment material 32 is applied to the entire surface of the passivation film 25 including the pixel electrode 7 of each pixel 5 from the ink jet nozzle 31 having a nozzle diameter of 10 μm, for example, 12 μm. Dropped as a droplet 33 having a diameter B.

このとき、この配向材料32の液滴33の直径寸法が画素電極７の積層凹部27の縦方向および横方向のいずれの一辺の長さ寸法より小さいことにより、この配向材料32の液滴33が画素電極７の積層凹部27内の空気を覆って閉じ込めることなどなく、この積層凹部27内の空気を押し出しながら流れ込んで積層されて流込凹部29が形成されて、この配向材料32が均一に塗布される。   At this time, since the diameter dimension of the droplet 33 of the alignment material 32 is smaller than the length dimension of one side in the vertical direction and the horizontal direction of the laminated recess 27 of the pixel electrode 7, the droplet 33 of the alignment material 32 is Without covering and confining the air in the laminated recess 27 of the pixel electrode 7, the air in the laminated recess 27 flows in while being pushed out and laminated to form an inflow recess 29, and the alignment material 32 is uniformly applied. Is done.

この後、これら画素電極７およびパッシベーション膜25上に配向材料32が滴下されて均一に塗布されたガラス基板３を仮乾燥の工程に移動させて、例えば１００℃前後の温度で過熱して、このガラス基板３上の配向材料32を熱硬化させて、図２に示すように、これら画素電極７およびパッシベーション膜25上に配向膜28を形成してアレイ基板２とする。   Thereafter, the glass substrate 3 on which the alignment material 32 is dropped and uniformly applied onto the pixel electrode 7 and the passivation film 25 is moved to a temporary drying process, and is heated at a temperature of about 100 ° C., for example. The alignment material 32 on the glass substrate 3 is thermally cured to form an alignment film 28 on the pixel electrode 7 and the passivation film 25 as shown in FIG.

次いで、このアレイ基板２の配向膜28と対向基板41の配向膜45とを対向させて、これらアレイ基板２の配向膜28と対向基板41の配向膜45との間に液晶封止領域46を形成させた状態で、これらアレイ基板２と対向基板41とを図示しないシール材にて貼り合わせる。   Next, the alignment film 28 of the array substrate 2 and the alignment film 45 of the counter substrate 41 are opposed to each other, and a liquid crystal sealing region 46 is formed between the alignment film 28 of the array substrate 2 and the alignment film 45 of the counter substrate 41. In the formed state, the array substrate 2 and the counter substrate 41 are bonded together with a sealing material (not shown).

この後、これらアレイ基板２の配向膜28と対向基板41の配向膜45との間の液晶封止領域46に液晶組成物47を注入して、この液晶封止領域46に液晶層48を形成させてカラー表示が可能な液晶表示パネル１とする。   Thereafter, a liquid crystal composition 47 is injected into the liquid crystal sealing region 46 between the alignment film 28 of the array substrate 2 and the alignment film 45 of the counter substrate 41, and a liquid crystal layer 48 is formed in the liquid crystal sealing region 46. Thus, the liquid crystal display panel 1 capable of color display is obtained.

ここで、液晶表示パネル１のアレイ基板２のパッシベーション膜25には、第２のコンタクトホール26による凹状の窪みが存在している。さらに、この第２のコンタクトホール26を含んだパッシベーション膜25上には、画素電極７が積層され、この画素電極７の第２のコンタクトホール26上に位置する部分には凹状の積層凹部27が形成されている。   Here, in the passivation film 25 of the array substrate 2 of the liquid crystal display panel 1, there is a concave depression due to the second contact hole 26. Further, the pixel electrode 7 is laminated on the passivation film 25 including the second contact hole 26, and a concave laminated concave portion 27 is formed on the portion of the pixel electrode 7 located on the second contact hole 26. Is formed.

そして、図示しないインクジェット方式による配向膜塗布装置において、図６ないし図１０に示す一比較例のように、液状の配向材料32の液滴33の直径寸法Ｂが第２のコンタクトホール26上に積層されている画素電極７の積層凹部27の対角線Ｃの長さ寸法Ｄより大きい場合には、図７に示すように、この画素電極７の積層凹部27を覆うように配向材料32の液滴33が滴下されるので、図８に示すように、この積層凹部27の中に空気ａが残った状態で配向材料32が均一に塗布されてしまう。   In an alignment film coating apparatus using an ink jet method (not shown), the diameter B of the droplet 33 of the liquid alignment material 32 is laminated on the second contact hole 26 as in the comparative example shown in FIGS. If the length C of the diagonal C of the laminated recess 27 of the pixel electrode 7 is larger than the length D, the droplet 33 of the alignment material 32 covers the laminated recess 27 of the pixel electrode 7 as shown in FIG. Therefore, as shown in FIG. 8, the alignment material 32 is uniformly applied in a state where the air a remains in the laminated concave portion 27.

さらに、この積層凹部27の中に空気ａが入った状態で配向材料32を過熱して仮乾燥させた場合には、図９に示すように、この積層凹部27内に残った空気ａが熱膨張してしまうから、図１０に示すように、この積層凹部27が位置する部分に配向膜28が塗布されない部分が形成されてしまい、いわゆるピンホール不良ｐが発生してしまう。そして、このピンホール不良ｐによって液晶層48中の液晶組成物47が画素電極７に直接接触するおそれがあるので、この液晶組成物47と画素電極７との接触によって、液晶組成物47に電気分解が生じたり、この液晶組成物47による配向角度、いわゆるプレチルト角が不均一な部分が形成されたりしてしまうので、液晶表示パネル１の表示不良の原因となってしまう。   Further, when the alignment material 32 is heated and temporarily dried in a state where the air a is contained in the laminated concave portion 27, the air a remaining in the laminated concave portion 27 is heated as shown in FIG. Since it expands, as shown in FIG. 10, a portion where the alignment film 28 is not applied is formed in the portion where the laminated recess 27 is located, and so-called pinhole defect p occurs. Since the pinhole defect p may cause the liquid crystal composition 47 in the liquid crystal layer 48 to come into direct contact with the pixel electrode 7, the liquid crystal composition 47 is electrically connected to the pixel electrode 7 by the contact between the liquid crystal composition 47 and the pixel electrode 7. Since decomposition occurs or a portion where the alignment angle by the liquid crystal composition 47, that is, a so-called pretilt angle is not uniform, is formed, it causes a display defect of the liquid crystal display panel 1.

そこで、上述した第１の実施の形態のように、例えば１０μｍの内径寸法Ａのインクジェットノズル31から、例えば１５μｍの平面視正方形状の積層凹部27の一辺の長さより小さい例えば１２μｍの直径寸法Ｂの液状の配向材料32の液滴33を、ガラス基板３上の各画素電極７のそれぞれを含んだパッシベーション膜25上の全面に滴下させる構成とした。   Therefore, as in the first embodiment described above, for example, from the inkjet nozzle 31 having an inner diameter A of 10 μm, for example, having a diameter B of 12 μm, for example, smaller than the length of one side of the laminated recess 27 having a square shape of 15 μm in plan view. A droplet 33 of the liquid alignment material 32 is dropped on the entire surface of the passivation film 25 including each pixel electrode 7 on the glass substrate 3.

この結果、この配向材料32の液滴33の直径寸法Ｂが画素電極７の積層凹部27の縦方向および横方向のいずれの一辺の長さ寸法Ｅより小さいことから、この配向材料32の液滴33が画素電極７の積層凹部27内の空気ａを覆って閉じ込めることなどなく、この積層凹部27内の空気ａを押し出しながら流れ込んで積層されて流込凹部29が形成される。したがって、この配向材料32を画素電極７の積層凹部27内に確実に塗布できるので、この配向材料32がガラス基板３上の各画素電極７のそれぞれを含んだパッシベーション膜25上の全面に均一に塗布される。   As a result, since the diameter dimension B of the droplet 33 of the alignment material 32 is smaller than the length dimension E of one side in the vertical direction and the horizontal direction of the laminated recess 27 of the pixel electrode 7, the droplet of the alignment material 32 The flow recesses 29 are formed by flowing and laminating 33 while extruding the air a in the stacked recesses 27 without the air 33 covering and confining the air a in the stacked recesses 27 of the pixel electrode 7. Therefore, since the alignment material 32 can be reliably applied in the laminated recess 27 of the pixel electrode 7, the alignment material 32 is uniformly applied to the entire surface of the passivation film 25 including the pixel electrodes 7 on the glass substrate 3. Applied.

このため、この積層凹部27内への配向材料32による塗布不良および積層不良を確実に防止できるから、この積層凹部27の中に空気ａが入った状態で配向材料32を過熱して仮乾燥させることによって生じるピンホール不良ｐの発生を確実に防止できる。このため、このピンホール不良ｐによって生じる液晶層48中の液晶組成物47が画素電極７に接触することを防止できるから、これら液晶組成物47と画素電極７との接触によって生じる液晶組成物47の電気分解や、この液晶組成物47のプレチルト角が不均一な部分が形成されるなどの現象を防止できるので、液晶表示パネル１の表示品位を簡単な構成で確実に向上できる。   For this reason, application failure and lamination failure due to the alignment material 32 in the laminated recess 27 can be reliably prevented, so the alignment material 32 is heated and temporarily dried in a state where air a is contained in the laminated recess 27. The pinhole defect p caused by this can surely be prevented. Therefore, the liquid crystal composition 47 in the liquid crystal layer 48 caused by the pinhole defect p can be prevented from coming into contact with the pixel electrode 7, so that the liquid crystal composition 47 produced by the contact between the liquid crystal composition 47 and the pixel electrode 7. Therefore, the display quality of the liquid crystal display panel 1 can be reliably improved with a simple configuration, since the phenomenon such as the formation of a non-uniform portion of the pretilt angle of the liquid crystal composition 47 can be prevented.

なお、上記第１の実施の形態では、画素電極７の積層凹部27の一辺の長さ寸法Ｅより小さな直径寸法Ｂの配向材料32の液滴33を、この画素電極７を含んだパッシベーション膜25上に滴下する構成としたが、図５に示す第２の実施の形態のように、この配向材料32の液滴33の平面視での中心位置を、積層凹部27の平面視での中心位置に水平に重ねた場合に積層凹部27の少なくとも一部、例えば角部34が必ず露出する程度の大きさの直径寸法Ｂを有する配向材料32の液滴33であればよい。すなわち、この液滴33の中心位置を積層凹部27の中心位置上に重ねた状態で、この液滴33を滴下する必要はないが、仮りにこの液滴33の中心位置が積層凹部37の中心位置上に重なった状態で、この液滴33が滴下されたとしても、この液滴33が積層凹部27内へと入り込んで積層される。したがって、画素電極７の積層凹部27内に配向材料32を積層できるので、上記第１の実施の形態と同様の作用効果を奏することができる。   In the first embodiment, the droplet 33 of the alignment material 32 having a diameter B smaller than the length E of one side of the laminated recess 27 of the pixel electrode 7 is applied to the passivation film 25 including the pixel electrode 7. Although it is configured to drop onto the top, the center position of the alignment material 32 in the plan view of the droplet 33 is the center position of the stacking recess 27 in the plan view as in the second embodiment shown in FIG. In other words, it may be a droplet 33 of an alignment material 32 having a diameter B that is large enough to expose at least a part of the laminated recess 27, for example, the corner 34 when horizontally stacked. That is, it is not necessary to drop the droplet 33 in a state where the center position of the droplet 33 is superimposed on the center position of the laminated recess 27, but the center position of the droplet 33 is temporarily the center of the laminated recess 37. Even if the droplet 33 is dropped in a state where it overlaps on the position, the droplet 33 enters the laminated recess 27 and is laminated. Therefore, since the alignment material 32 can be stacked in the stacked recess 27 of the pixel electrode 7, the same effects as those in the first embodiment can be obtained.

言い換えると、この配向材料32の液滴33の直径寸法Ｂとしては、この配向材料32の液滴33を積層凹部27上のいずれの位置に滴下しても、この積層凹部27のいずれかの位置が露出する大きさ、すなわち配向材料32の液滴33の平面視での中心位置を、積層凹部27の平面視での中心位置に水平に重ねた状態で、この積層凹部27の対角線Ｃの長さ寸法Ｄより小さくすればよい。   In other words, the diameter dimension B of the droplet 33 of the alignment material 32 may be any position of the stacked recess 27 even if the droplet 33 of the alignment material 32 is dropped on any position on the stack recess 27. Is the length of the diagonal line C of the stacked recess 27 in a state where the center position of the droplet 33 of the alignment material 32 in a plan view is horizontally superimposed on the center position of the stacked recess 27 in a plan view. What is necessary is just to make it smaller than the dimension D.

また、液晶表示パネル１のアレイ基板２の画素電極７に設けられている積層凹部27への配向材料32の液滴33について説明したが、液晶表示パネル１以外の種々の基板装置上に積層された薄膜の凹部に種々の材料の液滴を滴下して、この凹部を含む薄膜上に種々の材料の液滴を均一に塗布させるものであれば、この凹部の大きさよりも液滴の大きさを小さくするなどして対応することによって、凹部での液滴によるピンホール不良を防止できるので、上記各実施の形態と同様の作用効果を奏することができる。   Further, the description has been given of the droplet 33 of the alignment material 32 in the laminated recess 27 provided in the pixel electrode 7 of the array substrate 2 of the liquid crystal display panel 1. However, the liquid crystal display panel 1 is laminated on various substrate devices other than the liquid crystal display panel 1. If droplets of various materials are dropped on the concave portion of the thin film and the droplets of various materials are uniformly applied onto the thin film including the concave portion, the size of the droplet is larger than the size of the concave portion. By responding by reducing the size, pinhole defects due to droplets in the recesses can be prevented, so that the same operational effects as those of the above embodiments can be achieved.

さらに、パッシベーション膜25を介した画素電極７および層間絶縁膜18上に配向膜28を配置させたが、これら画素電極７および層間絶縁膜18の少なくともいずれか上に、配向膜28を直接積層させる場合や、その他の薄膜などを介して間接的に配向膜28を積層させる場合などであっても、対応させて用いることができる。   Further, the alignment film 28 is disposed on the pixel electrode 7 and the interlayer insulating film 18 via the passivation film 25. The alignment film 28 is directly stacked on at least one of the pixel electrode 7 and the interlayer insulating film 18. Even when the alignment film 28 is indirectly laminated through another thin film or the like, it can be used correspondingly.

本発明の第１の実施の形態の基板装置の製造方法を示す説明工程図である。It is explanatory process drawing which shows the manufacturing method of the board | substrate apparatus of the 1st Embodiment of this invention. 同上基板装置の凹部上に液滴を滴下した状態を示す説明断面図である。It is explanatory sectional drawing which shows the state which dripped the droplet on the recessed part of the board | substrate apparatus same as the above. 同上基板装置を備えた液晶表示装置を示す説明断面図である。It is explanatory sectional drawing which shows a liquid crystal display device provided with the board | substrate apparatus same as the above. 同上基板装置の薄膜および液滴を示す説明平面図である。It is an explanatory top view which shows the thin film and droplet of a board | substrate apparatus same as the above. 本発明の第２の実施の形態の基板装置の薄膜および液滴を示す説明平面図である。It is an explanatory top view showing a thin film and a droplet of a substrate device of a 2nd embodiment of the present invention. 一比較例の基板装置の薄膜および液滴を示す説明工程図である。It is explanatory drawing which shows the thin film and droplet of the board | substrate apparatus of one comparative example. 同上基板装置の薄膜の凹部に液滴を滴下した状態を示す説明断面図である。It is explanatory sectional drawing which shows the state which dripped the droplet at the recessed part of the thin film of a board | substrate apparatus same as the above. 同上基板装置の薄膜上に液滴を塗布した状態を示す説明断面図である。It is explanatory sectional drawing which shows the state which apply | coated the droplet on the thin film of a board | substrate apparatus same as the above. 同上基板装置の薄膜の凹部中の空気が熱膨張した状態を示す説明断面図である。It is explanatory sectional drawing which shows the state which the air in the recessed part of the thin film of a board | substrate apparatus same as the above thermally expanded. 同上基板装置の薄膜の凹部にピンホール不良が生じた状態を示す説明断面図である。It is explanatory sectional drawing which shows the state which the pinhole defect produced in the recessed part of the thin film of the board | substrate apparatus same as the above.

符号の説明Explanation of symbols

２ 基板装置としてのアレイ基板
３ 基板としてのガラス基板
６ 薄膜トランジスタ
７ 薄膜としての画素電極
18 層間絶縁膜
21,22 コンタクトホールとしての第１のコンタクトホール
27 凹部としての積層凹部
28 膜体としての配向膜
33 液滴 2 Array substrate as substrate device 3 Glass substrate as substrate 6 Thin film transistor 7 Pixel electrode as thin film
18 Interlayer insulation film
21,22 First contact hole as contact hole
27 Stacked recess as recess
28 Alignment film as a film body
33 droplets

Claims (4)

基板上に凹部を有する薄膜を形成し、
この薄膜の凹部の中心位置上に液滴の中心位置を重ねた場合に前記凹部の少なくとも一部が露出する大きさの直径を有する前記液滴を、前記凹部に滴下する
ことを特徴とする基板装置の製造方法。 Forming a thin film having a recess on the substrate;
A substrate having a diameter large enough to expose at least a part of the concave portion when the central position of the droplet is superimposed on the central position of the concave portion of the thin film; Device manufacturing method. 薄膜の凹部は、平面視長方形で、
液滴は、前記凹部の対角線の長さより小さな直径を有している
ことを特徴とする請求項１記載の基板装置の製造方法。 The concave portion of the thin film is rectangular in plan view,
The method for manufacturing a substrate device according to claim 1, wherein the droplet has a diameter smaller than the length of the diagonal line of the recess. 基板上にマトリクス状に配置される複数の走査線および信号線と、前記走査線および信号線の交点近傍に配置される薄膜トランジスタと、前記走査線、信号線および薄膜トランジスタ上に配置される層間絶縁膜と、前記薄膜トランジスタに対応する領域の層間絶縁膜に形成されるコンタクトホールと、前記コンタクトホールを介して前記薄膜トランジスタに電気的に接続される画素電極と、前記画素電極および層間絶縁膜の少なくともいずれか上に配置される膜体とを備えた基板装置の製造方法であって、
前記コンタクトホールを被覆しない大きさに制御された液滴を、前記画素電極および層間絶縁膜の少なくともいずれか上に滴下して前記膜体を形成する
ことを特徴とする基板装置の製造方法。 A plurality of scanning lines and signal lines arranged in a matrix on the substrate, a thin film transistor arranged near the intersection of the scanning line and the signal line, and an interlayer insulating film arranged on the scanning line, the signal line and the thin film transistor And a contact hole formed in an interlayer insulating film in a region corresponding to the thin film transistor, a pixel electrode electrically connected to the thin film transistor through the contact hole, and at least one of the pixel electrode and the interlayer insulating film A manufacturing method of a substrate device comprising a film body disposed on the substrate body,
A method of manufacturing a substrate device, comprising: forming a film body by dropping a droplet controlled to a size not covering the contact hole on at least one of the pixel electrode and the interlayer insulating film. 膜体は、配向膜である
ことを特徴とする請求項３記載の基板装置の製造方法。 The method for manufacturing a substrate device according to claim 3, wherein the film body is an alignment film.
JP2006073244A 2006-03-16 2006-03-16 Method for manufacturing substrate device Pending JP2007248898A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006073244A JP2007248898A (en) 2006-03-16 2006-03-16 Method for manufacturing substrate device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006073244A JP2007248898A (en) 2006-03-16 2006-03-16 Method for manufacturing substrate device

Publications (1)

Publication Number Publication Date
JP2007248898A true JP2007248898A (en) 2007-09-27

Family

ID=38593254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006073244A Pending JP2007248898A (en) 2006-03-16 2006-03-16 Method for manufacturing substrate device

Country Status (1)

Country Link
JP (1) JP2007248898A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014108972A1 (en) * 2013-01-11 2014-07-17 パナソニック液晶ディスプレイ株式会社 Display apparatus
US9207494B2 (en) 2013-03-22 2015-12-08 Samsung Display Co., Ltd. Display device and method of manufacturing the same
KR101893939B1 (en) * 2011-08-26 2018-08-31 엘지디스플레이 주식회사 Contact structure of line and LCD including the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003217840A (en) * 2002-01-23 2003-07-31 Seiko Epson Corp Manufacturing method and manufacturing apparatus for organic el device, organic el device, electronics and liquid drop discharge device
JP2004327541A (en) * 2003-04-22 2004-11-18 Seiko Epson Corp Pattern forming method, device manufacturing method, electro-optical device, and electronic apparatus
JP2004347694A (en) * 2003-05-20 2004-12-09 Seiko Epson Corp Method for discharging liquid drop of alignment layer material, method for manufacturing electrooptical panel, method for manufacturing electronic appliance, program, device for discharging liquid drop of alignment layer material, electrooptical panel and electronic appliance
JP2005161130A (en) * 2003-11-28 2005-06-23 Seiko Epson Corp Discharge head mechanism, liquid droplet discharge device equipped with the same, manufacturing method of electrooptical device, electrooptical device, and electronic device
JP2005221890A (en) * 2004-02-06 2005-08-18 Sharp Corp Forming method and forming apparatus for alignment layer
JP2005338554A (en) * 2004-05-28 2005-12-08 Alps Electric Co Ltd Method for manufacturing liquid crystal display
JP2006058607A (en) * 2004-08-20 2006-03-02 Seiko Epson Corp Manufacturing method of liquid crystal display element, liquid crystal display element, manufacturing apparatus of liquid crystal display element, optoelectronic apparatus and electronic device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003217840A (en) * 2002-01-23 2003-07-31 Seiko Epson Corp Manufacturing method and manufacturing apparatus for organic el device, organic el device, electronics and liquid drop discharge device
JP2004327541A (en) * 2003-04-22 2004-11-18 Seiko Epson Corp Pattern forming method, device manufacturing method, electro-optical device, and electronic apparatus
JP2004347694A (en) * 2003-05-20 2004-12-09 Seiko Epson Corp Method for discharging liquid drop of alignment layer material, method for manufacturing electrooptical panel, method for manufacturing electronic appliance, program, device for discharging liquid drop of alignment layer material, electrooptical panel and electronic appliance
JP2005161130A (en) * 2003-11-28 2005-06-23 Seiko Epson Corp Discharge head mechanism, liquid droplet discharge device equipped with the same, manufacturing method of electrooptical device, electrooptical device, and electronic device
JP2005221890A (en) * 2004-02-06 2005-08-18 Sharp Corp Forming method and forming apparatus for alignment layer
JP2005338554A (en) * 2004-05-28 2005-12-08 Alps Electric Co Ltd Method for manufacturing liquid crystal display
JP2006058607A (en) * 2004-08-20 2006-03-02 Seiko Epson Corp Manufacturing method of liquid crystal display element, liquid crystal display element, manufacturing apparatus of liquid crystal display element, optoelectronic apparatus and electronic device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101893939B1 (en) * 2011-08-26 2018-08-31 엘지디스플레이 주식회사 Contact structure of line and LCD including the same
WO2014108972A1 (en) * 2013-01-11 2014-07-17 パナソニック液晶ディスプレイ株式会社 Display apparatus
US9523898B2 (en) 2013-01-11 2016-12-20 Panasonic Liquid Crystal Display Co., Ltd. Display apparatus
US9864244B2 (en) 2013-01-11 2018-01-09 Panasonic Liquid Crystal Display Co., Ltd. Display apparatus
US9207494B2 (en) 2013-03-22 2015-12-08 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
TWI431358B (en) Liquid crystal display device and manufacturing method thereof
US10216043B2 (en) Liquid crystal display having a sealant separated from an alignment layer
US7982942B2 (en) Color electrophoretic display device and method for manufacturing the same
CN100561317C (en) The method of the substrate of liquid crystal panel and formation alignment film
JP4761782B2 (en) Liquid crystal display device and manufacturing method thereof
US9482917B2 (en) Display device and manufacturing method thereof
US9188814B2 (en) Display device and method of manufacturing the same
US9595549B2 (en) Display device comprising a plurality of microcavities and an encapsulation layer that seals the plurality of microcavities and method of manufacturing the same
JP2008216958A (en) Method of producing liquid crystal display device including forming align mark in mother substrate (insulating mother substrate) made of insulator
KR20140090301A (en) Display device and method of manufacturing the same
JP2007248898A (en) Method for manufacturing substrate device
KR102677475B1 (en) Display apparatus
US20170205661A1 (en) Display device and manufacturing method thereof
KR102650552B1 (en) Display device and manufacturing method thereof
US9851595B2 (en) Display device and manufacturing method thereof
JP4969177B2 (en) Method for manufacturing semiconductor device
US9477110B2 (en) Display device and manufacturing method thereof
JP4412397B2 (en) Manufacturing method of liquid crystal device
JP2007240702A (en) Method for manufacturing liquid crystal display device, and liquid crystal display device
JP2007133132A (en) Manufacturing method of liquid crystal display device
JP2007187961A (en) Method for manufacturing liquid crystal display device
KR20160044693A (en) Display device and manufacturing method thereof
JP2006171484A (en) Liquid crystal display
KR20030087696A (en) Liquid Crystal Display and Method of Fabricating the same
JP2009186824A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101006

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110216