KR20130020863A - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR20130020863A
KR20130020863A KR1020110082865A KR20110082865A KR20130020863A KR 20130020863 A KR20130020863 A KR 20130020863A KR 1020110082865 A KR1020110082865 A KR 1020110082865A KR 20110082865 A KR20110082865 A KR 20110082865A KR 20130020863 A KR20130020863 A KR 20130020863A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
well
light
Prior art date
Application number
KR1020110082865A
Other languages
English (en)
Other versions
KR101933443B1 (ko
Inventor
원종학
정종필
김종국
문용태
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110082865A priority Critical patent/KR101933443B1/ko
Publication of KR20130020863A publication Critical patent/KR20130020863A/ko
Application granted granted Critical
Publication of KR101933443B1 publication Critical patent/KR101933443B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예에 따른 발광소자는, 제1 반도체층; 제1 반도체층 상에 배치되고, 제1 우물층을 포함하는 제1 활성층; 제1 우물층 상에 배치되고, 제 1 우물층보다 두께가 얇은 제2 우물층을 포함하는 제2 활성층; 제2 우물층 상에 배치되고, 제1층 과 제2층이 복수의 주기로 적층되는 초격자 구조인 캐리어 주입층; 및 캐리어 주입층 상에 배치되는 제2 반도체층;을 포함한다.

Description

발광 소자 {Light emitting device}
실시예는 발광 소자에 관한 것이다.
LED(Light Emitting Diode; 발광 다이오드)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시키는 소자로, 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 점차 LED의 사용 영역이 넓어지고 있는 추세이다.
보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다. 이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.
LED 반도체는 육방 정계의 구조를 갖는 사파이어(Sapphire)나 실리콘카바이드(SiC)등의 이종 기판에서 금속유기화학기상증착법(MOCVD) 또는 분자선 증착법(molecular beam epitaxy; MBE) 등의 공정을 통해 성장된다.
LED는 활성층에서 p형 반도체층에서 제공된 정공과 n형 반도체층에서 제공된 전자가 재결합하여 빛을 발생시킨다. LED는 활성층에서 정공과 전자의 재결합 확률을 향상시키는 것이 광효율향상을 위하여 중요한 문제이므로 이를 위한 연구가 필요하다. 특히 상용화된 제품의 구동범위 내인 10 내지 60A/cm2에서 광효율이 최대가 될 수 있도록 하는 것이 중요하다. 또한 제품의 구동 전류 밀도 증가에 의한 광효율 저하현상(efficiency droop)을 개선하는 것이 필요하다.
LED는 활성층에서 p형 반도체층에서 제공된 정공과 n형 반도체층에서 제공된 전자가 재결합하여 빛을 발생시킨다. LED는 활성층에서 정공과 전자의 재결합 확률을 향상시키는 것이 광효율향상을 위하여 중요한 문제이므로 이를 위한 연구가 필요하다. 공개번호 10-2011-0072424에서는 전자와 정공의 재결합 확률을 높이기 위한 활성층에 대한 기술에 대하여 언급되어 있다.
실시예는 광효율이 개선된 발광소자를 제공한다.
실시예에 따른 발광소자는, 제1 반도체층; 제1 반도체층 상에 배치되고, 제1 우물층을 포함하는 제1 활성층; 제1 우물층 상에 배치되고, 제 1 우물층보다 두께가 얇은 제2 우물층을 포함하는 제2 활성층; 제2 우물층 상에 배치되고, 제1층 과 제2층이 복수의 주기로 적층되는 초격자 구조인 캐리어 주입층; 및 캐리어 주입층 상에 배치되는 제2 반도체층;을 포함한다.
실시예에 따른 발광소자는 에너지 준위가 불연속적인 우물구조와 에너지 준위가 연속적인 우물구조를 동시에 구비하여 전자와 정공의 재결합 확률을 극대화할 수 있고, 구동전류 밀도 증가에 따른 광효율 저하현상(Efficiency droop)을 개선할 수 있다..
실시예에 따른 발광소자는 캐리어 주입층과 인접하는 제2 장벽층의 두께를 얇게하여 정공의 터널링(Tunneling) 확률을 증대시킬 수 있다.
실시예에 따른 발광소자는 제1 장벽층의 개수를 조절하여 제1 활성층의 광효율을 향상시킬 수 있다.
실시예에 따른 발광소자는 제2 활성층의 제2 우물층의 개수를 조절하여 내부양자효율(IQE : Internel Quantum Efficiency)을 향상시킬 수 있다.
실시예에 따른 발광소자는 제1 우물층의 두께를 조절하여 최대 광효율 및 광효율 저하 비율을 제어할 수 있다.
도 1은 실시예에 따른 발광소자의 구조를 도시한 단면도,
도 2a 는 실시예에 따른 발광소자의 에너지 밴드갭을 도시한 도면,
도 2b 는 실시예에 따른 발광소자의 에너지 밴드갭을 도시한 도면,
도 2c는 실시예에 따른 발광소자의 에너지 밴드갭을 도시한 도면,
도 3a는 실시예에 따른 발광소자의 전류변화에 따른 내부양자효율을 나타낸 도면,
도 3b는 실시예에 따른 발광소자의 전류변화에 따른 내부양자효율을 나타낸 도면,
도 4 는 실시예에 따른 발광소자의 구조를 도시한 단면도,
도 5a 는 실시예의 발광 소자를 포함한 발광소자 패키지를 나타낸 사시도,
도 5b 는 실시예의 발광 소자를 포함한 발광소자 패키지를 나타낸 단면도,
도 6a 는 실시예에 따른 발광소자 모듈을 포함하는 조명장치를 도시한 사시도,
도 6b 는 실시예에 따른 발광소자 모듈을 포함하는 조명장치를 도시한 단면도,
도 7 은 실시예에 따른 발광소자 모듈을 포함하는 백라이트 유닛을 도시한 분해 사시도, 그리고
도 8 은 실시예에 따른 발광소자 모듈을 포함하는 백라이트 유닛을 도시한 분해 사시도이다.
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하에서는 도면을 참조하여 실시예를 보다 상세하게 설명한다.
도 1a 및 도 1b는 일 실시예에 따른 발광소자(100)의 구조를 도시한 단면도이고 도 2a, 도 2b및 도 2c는 본 발명의 실시예에 따른 발광소자(100)의 에너지 밴드갭을 그린 도면이다.
도 1a, 도 1b, 도 2a, 도 2b 및 도 2c를 참조하면, 실시예에 따른 발광소자(100)는 제1 반도체층(110), 제1 반도체층(110) 상에 배치되고 전자와 정공이 재결합하는 제1 우물층(122)을 포함하는 제1 활성층(120), 제1 활성층(120) 상에 배치되고 양자화된 전자와 정공이 재결합하는 제2 우물층(132)을 포함하는 제2 활성층(130), 제2 활성층(130) 상에 배치되며 복수의 층이 적층되어 형성되는 캐리어 주입층(140), 및 캐리어 주입층(140) 상에 배치되는 제2 반도체층(150)을 포함한다.
기판(미도시)은 제1 반도체층(110) 하부에 배치될 수 있다. 기판(미도시)은 제1 반도체층(110)을 지지할 수 있다. 기판(미도시)은 제1 반도체층(110)에서 열을 전달받을 수 있다. 기판(미도시)은 광 투과적 성질을 가질 수 있다. 기판(미도시)은 광 투과적 물질을 사용하거나, 일정두께 이하로 형성하는 경우 광 투과적 성질을 가질 수 있으나, 이에 한정하지 아니한다. 기판(미도시)의 굴절율은 광 추출 효율을 위해 제1 반도체층(110)의 굴절율보다 작은 것이 바람직하다.
기판(미도시)은 실시예에 따라 반도체 물질로 형성될 수 있으며, 예를 들어, 규소(Si), 게르마늄(Ge), 비소화갈륨(GaAs), 산화아연(ZnO), 실리콘카바이드(SiC), 실리콘게르마늄(SiGe), 질화갈륨(GaN), 갈륨(Ⅲ)옥사이드(Ga2O3)와 같은 캐리어 웨이퍼로 구현될 수 있다.
기판(미도시)은 전도성 물질로 형성될 수 있다. 실시예에 따라서 금속으로 형성될 수 있으며, 예를 들어 금(Au), 니켈(Ni), 텅스텐(W), 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 은(Ag), 백금(Pt), 크롬(Cr)중에서 선택된 어느 하나로 형성하거나 둘 이상의 합금으로 형성할 수 있으며, 위 물질 중 둘 이상의 물질을 적층하여 형성할 수 있다. 기판(미도시)이 금속으로 형성된 경우 발광 소자에서 발생하는 열의 방출을 용이하게 하여 발광 소자의 열적 안정성을 향상시킬 수 있다.
기판(미도시)은 광 추출 효율을 높이기 위해서, 상면에 PSS(Patterned Substrate) 구조를 구비할 수 있으나, 이에 한정하지 아니한다. 기판(미도시)은 발광소자(100)에서 발생하는 열의 방출을 용이하게 하여 발광소자(100)의 열적 안정성을 향상시킬 수 있다. 기판(미도시)은 제1 반도체층(110)과 격자상수의 차이가 존재하여 제1 반도체층(110)과의 사이에 격자상수 차이를 완화시키는 층을 구비할 수 있다.
버퍼층(미도시)은 기판(미도시)과 제1 반도체층(110) 사이에 배치될 수 있다. 버퍼층(미도시)은 질화갈륨(GaN), 질화인듐(InN), 질화알루미늄(AlN), 알루미늄인듐나이트라이드(AlInN), 인듐갈륨나이트라이드(InGaN), 알루미늄갈륨나이트라이드(AlGaN), 및 인듐알루미늄갈륨나이트라이드(InAlGaN) 중의 하나 이상의 물질로 형성될 수 있으나, 그 종류에 한정되지 아니한다. 버퍼층(미도시)은 기판(미도시) 상에 단결정으로 성장될 수 있다.
버퍼층(미도시)은 기판(미도시)과 제1 반도체층(110) 사이의 격자부정합을 완화할 수 있다. 버퍼층(미도시)은 상면에 제1 반도체층(110)이 용이하게 성장될 수 있도록 할 수 있다. 버퍼층(미도시)은 상면에 배치되는 제1 반도체층(110)의 결정성을 향상시킬 수 있다. 버퍼층(미도시)은 기판(미도시)과 제1 반도체층(110) 사이의 격자상수 차이를 완화시켜 줄 수 있는 물질로 이루어 질 수 있다.
제1 반도체층(110)은 기판(미도시) 상에 배치될 수 있다. 제1 반도체층(110)은 기판(미도시)과의 격자상수 차이를 정합시키기 위해 버퍼층(미도시) 상에 배치될 수 있으나, 이에 한정하지 아니한다. 제1 반도체층(110)은 기판(미도시) 상에서 성장될 수 있으나, 수평형 발광소자에만 한정되는 것은 아니며 수직형 발광소자에도 적용될 수 있다.
제1 반도체층(110)은 n형 반도체층으로 구현될 수 있으며, 상기 n형 반도체층은 예컨데, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN(Gallium nitride), AlN(Aluminium nitride), AlGaN(Aluminium gallium nitride), InGaN(Indium gallium nitride), InN(Indium nitride), InAlGaN, AlInN 등에서 선택될 수 있다. 제1 반도체층(110)은 예를 들어, 규소(Si), 게르마늄(Ge), 주석(Sn), 셀레늄(Se), 텔루늄(Te)와 같은 n형 도펀트가 도핑될 수 있다.
제1 반도체층(110)은 외부에서 전원을 공급받을 수 있다. 제1 반도체층(110)은 제1 활성층(120)에 전자를 제공할 수 있다.
제1 활성층(120)은 제1 반도체층(110) 상에 배치될 수 있다. 제1 활성층(120)은 제2 반도체층(150)과 제1 반도체층(110)의 사이에 배치될 수 있다.
제1 활성층(120)은 반도체 물질로 형성될 수 있다. 제1 활성층(120)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 우물 구조 등으로 형성될 수 있다. 제1 활성층(120)은 질화물 반도체로 형성될 수 있다. 예를 들어, 제1 활성층(120)은 갈륨나이트라이드(GaN), 인듐갈륨나이트라이드(InGaN), 및 인듐갈륨나이트라이드(InAlGaN) 등을 포함할 수 있다.
제1 활성층(120)은 예컨데, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 제1 우물층(122)과 InaAlbGa1 -a- bN (0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 제1 장벽층(124)을 갖는 단일 또는 다중 우물구조를 갖을 수 있다. 상기 제1 우물층(122)은 상기 제1 장벽층(124)의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.
제1 활성층(120)은 복수의 제1 우물층(122)과 제1 장벽층(124)이 교대로 적층되어 형성될 수 있다. 제1 활성층(120)은 복수의 제1 우물층(122)을 포함하여 광효율을 극대화할 수 있다.
제1
제1 우물층(122)은 제1 장벽층(124)보다 에너지 밴드갭이 작을 수 있다. 제1 우물층(122)은 제1 반도체층(110)보다 에너지 밴드갭이 작을 수 있다. 제1 우물층(122)은 캐리어의 에너지 준위가 연속적일 수 있다.
제1 우물층(122)의 두께는 5 내지 15nm일 수 있다. 제1 우물층(122)은 두께가 5nm 이하인 경우에는 캐리어의 에너지 준위가 불연속적으로 변하여 전류의 증가에 따른 광효율 저하현상의 개선효과가 극감할 수 있고,제1 우물층(122)의 두께가 15nm 이상인 경우에는 구동전류 밀도 증가에 따른 광효율 저하현상(Efficiency droop)의 개선효과는 상승하지만, 최대 광효율이(IQE)은 격감할 수 있다. 도 3b 를 참조하면, 제1 우물층(122)의 두께의 변화에 따라 광효율 저하현상이 달라짐을 알 수 있다. 발광소자(100)의 구동전류에 따라 제1 우물층(122)의 두께를 조절하여 발광소자(100)의 광효율을 극대화시킬 수 있다. 도 3b에서 제1 우물층(122)의 두께가 5nm 인 경우의 광효율 변화 그래프는 e 이고, 두께가 10nm 인 경우의 광효율 변화 그래프는 d 이며, 두께가 15nm 인 경우의 광효율 변화 그래프는 c 이다.
제1 우물층(122)은 InxGa1 - xN (0.07≤x≤0.08)을 포함할 수 있다. 제1 우물층(122)은 인듐(In)함량인 x가 0,07 보다 작은 경우 제1 장벽층(124)과 에너지 밴드갭의 차이가 너무 작아져 전자와 정공이 모여 재결합하기 힘들어지고, x가 0.08 이상인 경우 에너지 밴드갭이 너무 커져 에너지 준위가 불연속적으로 변하여 발광소자(100)의 저전류 영역에서의 광효율 증대 효과가 저감될 수 있다.
도 2a를 참조하면 제1 활성층(120)은 제1 우물층(122) 하나를 포함하고 있다. 제1 활성층(120)은 제1 우물층(122)의 두께를 조절하여 최대 광효율 값을 조절할 수 있다. 제1 우물층(122)은 제2 우물층(132)보다 더 두꺼울 수 있다. 도 3b를 참조하면, 제1 우물층(122)은 두께가 증가할수록 최대 광효율 값(IQE)이 낮아지고, 최대 광효율 도달 전류밀도값은 증가할 수 있으며, 광효율 저하현상(efficiency droop)이 개선될 수 있다.
도 2b를 참조하면, 제1 장벽층(124)은 제1 우물층(122)과 적층되도록 배치될 수 있다. 제1 장벽층(124)은 제1 우물층(122)과 복수개가 적층될 수 있다. 제1 장벽층(124)은 제1 우물층(122)보다 에너지 밴드 갭이 더 클 수 있다. 제1 장벽층(124)은 얇게 형성되어 제1 활성층(120)이 초격자 구조(super lattice)가 되도록 할 수 있다.
제1 장벽층(124)은 제1 우물층(122)에 캐리어가 모이도록 도울 수 있다. 제1 장벽층(124)은 복수개일 수 있으며 제1 우물층(122) 복수개와 적층되어 제1 활성층(120)의 광효율을 향상시킬 수 있다. 제1 장벽층(124)은 제1 활성층(120)의 광효율 저하현상 개선기능을 향상시킬 수 있다.
제1 활성층(120)은 고전류 영역에서 광효율 변화가 적을 수 있다. 제1 활성층(120)은 구동전류 밀도 증가에 의한 광효율 저하현상(efficiency droop)을 개선할 수 있다. 제1 활성층(120)은 발광소자(100)가 전류의 변화에도 광효율이 안정되도록 할 수 있다.
제2 활성층(130)은 제1 활성층(120) 상에 배치될 수 있다. 제2 활성층(130)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.
제2 활성층(130)이 양자우물구조로 형성된 경우 예컨데, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 제2 우물층(132)과 InaAlbGa1 -a- bN (0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 제2 장벽층(134)을 갖는 단일 또는 양자우물구조를 갖을 수 있다. 상기 제2 우물층(132)은 상기 제2 장벽층(134)의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.
제2 활성층(130)은 복수의 제2 우물층(132)과 제2 장벽층(134)이 교대로 적층되어 형성될 수 있다. 제2 활성층(130)은 복수의 제2 우물층(132)을 포함하여 광효율을 극대화할 수 있다.
제2 우물층(132)의 두께는 3 내지 6nm일 수 있다. 제2 우물층(132)은 두께가 3nm이하인 경우에는 너무 얇아 형성되기 힘든 문제가 발생할 수 있고 두께가 6nm이상인 경우에는 에너지 전위가 연속적이 될 수 있어 양자우물구조를 유지하기 어려울 수 있다.
제2 우물층(132)은 InxGa1 - xN(0.1≤x≤0.12)를 포함할 수 있다. 제2 우물층(132)의 인듐(In) 함량인 x가 0.1 보다 작은 경우에는 에너지 준위가 연속적으로 변할 수 있고, x가 0.12보다 큰 경우에는 정공과 전자의 재결합 확률이 너무 커서 다른 우물층으로 정공이 전달되는 확률이 현저히 떨어질 수 있다.
캐리어 주입층(140)은 제2 활성층(130) 상에 배치될 수 있다. 캐리어 주입층(140)은 제2 반도체층(150)과 제2 활성층(130) 사이에 배치될 수 있다. 캐리어 주입층(140)은 제2 활성층(130)에 정공을 제공할 수 있다. 도 2a를 참조하면, 캐리어 주입층(140) 상에는 전자 차단층(EBL : Electron Blocking Layer)(160)이 배치될 수 있다. 전자 차단층(160)은 제1 반도체층(110)에서 전달된 전자가 우물층에서 정공과 재결합하지 못하고 제2 반도체층(150)으로 빠져나가는 것을 차단할 수 있다.
캐리어 주입층(140)은 제2 반도체층(150)으로부터 정공을 제공받을 수 있다. 캐리어 주입층(140)은 전자 차단층(160)을 넘어온 정공을 가속시킬 수 있다. 캐리어 주입층(140)은 우물층으로 제2 반도체층(150)에서 제공받은 정공을 전달할 수 있다.
캐리어 주입층(140)은 초격자 구조일 수 있다. 캐리어 주입층(140)은 복수개의 얇은 층이 적층된 형태일 수 있다. 캐리어 주입층(140)은 제1 층(142)과 제2 층(144)이 적층되어 형성될 수 있다. 캐리어 주입층(140)은 복수의 제1 층(142)과 제2 층(144)을 포함할 수 있다. 캐리어 주입층(140)은 복수의 제1 층(142)과 제2 층(144)이 교대로 적층될 수 있다. 캐리어 주입층(140)은 인듐갈륨나이트라이드(InGaN)가 포함된 제1 층(142)과 갈륨나이트라이드(GaN)를 포함한 제2 층(144)을 포함할 수 있다. 또는, 캐리어 주입층(140)은 제1 층(142)과 제2 층(144)이 인듐의 함량을 달리한 인듐갈륨나이트라이드(InGaN)를 포함할 수 있다. 캐리어 주입층(140)은 초격자 구조(super lattice)일 수 있다.
캐리어 주입층(140)은 제1 활성층(120)과 제2 활성층(130)에 정공을 제공할 수 있다. 제2 활성층(130)은 제2 반도체층(150)과 인접하는 제2 우물층(132)이 열화로 인한 결함이나 제2 반도체층(150)으로부터의 마그네슘(Mg) 확산으로 광효율이 떨어질 수 있다. 캐리어 주입층(140)을 이용하여 정공의 이동도(mobility)를 유지하여 광효율이 높은 제2 우물층(132)에 정공을 제공할 수 있다.
캐리어 주입층(140)은 제2 반도체층(150)에서 제공받은 정공을 가속시켜 제2 활성층(130)에 제공하고 그 정공은 제2 활성층(130)을 거쳐 제1 활성층(120)에 도달할 수 있다. 캐리어 주입층(140)은 제1 활성층(120)과 제2 활성층(130)에 정공을 제공하여 발광소자(100)의 광효율을 극대화할 수 있다.
캐리어 주입층(140)은 인듐갈륨나이트라이드(InxGa1 - xN, 0 < x ≤ 1)를 포함하는 제1 층(142) 및 갈륨나이트라이드(GaN)를 포함하는 제2 층(144)을 포함할 수 있다. 캐리어 주입층(140)은 제1 층(142)의 인듐(In) 함량을 조절하여 에너지 밴드갭을 조절할 수 있다. 캐리어 주입층(140)은 제1 층(142)에 인듐(In)을 포함하여 제2 층(144)보다 에너지 밴드갭이 작도록 할 수 있다.
캐리어 주입층(140)은 인듐갈륨나이트라이드(InxGa1 - xN, 0 < x ≤ 1)를 포함하는 제1 층(142) 및 인듐갈륨나이트라이드(InyGa1 - yN, 0 < y < x ≤ 1)를 포함하는 제2 층(144)을 포함할 수 있다. 제1 층(142)의 인듐(In)함량 x는 제2 층(144)의 인듐(In) 함량 y 보다 클 수 있다.제1 층(142)은 인듐(In)함량을 조절하여 제2 층(144)보다 에너지 밴드갭이 작도록 할 수 있다.
제1 층(142)은 제2 우물층(132) 또는 제1 우물층(122)보다 에너지 밴드갭이 클 수 있다. 제2 층(144)은 제2 장벽층(134) 및 제1 장벽층(124)과 에너지 밴드갭의 크기가 동일할 수 있으나, 이에 한정하지 아니한다.
캐리어 주입층(140)은 제1 우물층(122) 및 제2 우물층(132) 보다 에너지 밴드갭이 큰 제1 층(142)을 포함하여 제2 반도체층(150)에서 제공되는 정공의 이동도(mobility)를 향상시킬 수 있다. 캐리어 주입층(140)은 정공의 이동도를 향상시켜 제1 활성층(120)과 제2 활성층(130)에 정공을 전달할 수 있다. 제2 활성층(130)의 경우 에너지 준위가 불연속적인 제2 우물층(132)을 포함하여 최대광효율은 뛰어나지만 고전류로 갈수록 광효율이 빠르게 저하될 수 있다. 제1 활성층(120)의 경우 에너지 준위가 연속적인 제1 우물층(122)을 포함하여 고전류에서도 광효율이 안정적이지만 최대광효율은 떨어질 수 있다. 실시예에 따른 발광소자(100)는 제1 활성층(120)과 제2 활성층(130)의 특성이 혼합된 거동을 보여 저전류영역, 예를 들어 10A/cm2 이하에서 발광소자(100)의 광효율이 최대가 되도록 할 수 있다..
제1 층(142)은 두께가 1 내지 3nm일 수 있다. 제1 층(142)은 두께가 1nm 이하인 경우에는 층을 형성하기 어렵고 정공이 머물지 못해 정공의 이동도 향상효과가 떨어지고 두께가 3nm 이상인 경우에는 정공이 에너지를 많이 소모하여 제2 층(144)을 넘지 못하고 소멸할 수 있다.
제2 층(144)은 두께가 2 내지 5nm일 수 있다. 제2 층(144)은 두께가 2nm 이하인 경우에는 층을 형성하기 어렵고 정공을 모아주는 기능이 떨어질 수 있고, 두께가 5nm 이상인 경우에는 정공이 제2 층(144)을 넘지 못하고 소멸될 수 있어 정공의 이동도(Hole mobility) 향상효과가 떨어질 수 있다.
제2 장벽층(144)은 얇게 형성되어 정공의 터널링(tunneling) 확률이 증대될 수 있다. 제2 장벽층(134)은 정공의 터널링을 이용하여 적은 전류에서도 제2 우물층(132)및 제1 우물층(122)으로 정공을 제공할 수 있다.
캐리어 주입층(140)과 인접하는 제2 장벽층(134)은 두께가 2 내지 5nm일 수 있다. 제2 장벽층(134)은 두께가 2nm 이하인 경우에는 층을 형성하기 어렵고 정공을 모아주는 기능이 떨어질 수 있고, 두께가 5nm 이상인 경우에는 정공이 제2 장벽층(134)을 넘지 못하고 소멸될 수 있어 제1 우물층(122) 및 제2 우물층(124)에 도달하는 정공의 개수가 감소할 수 있다.
도 3a를 참조하면, 발광소자(100)는 에너지 준위가 연속적인 제1 활성층(120), 에너지 준위가 불연속적인 제2 활성층(130) 및 제1 활성층(120)과 제2 활성층(130)에 정공이 공급될 수 있도록 하는 캐리어 주입층(140)을 포함하여 10A/cm2 이하의 저전류 영역에서 다중양자우물구조(MQW :Multiple Quantum Well)를 구비한 발광다이오드와 유사한 최대 광효율값을 가질 수 있다. 발광소자(100)는 캐리어 주입층(140)이 정공이동속도(Hole mobility)를 증가시켜 고전류에서 최대광효율 감소폭이 작아질 수 있다. 도 3a에서 다중양자우물구조만 구비한 발광다이오드의 광효율 변화 그래프는 a이며, 실시예에 따른 발광소자(100)의 광효율 변화 그래프는 b이다.
제2 반도체층(150)은 캐리어 주입층(140) 상에 형성될 수 있다. 제2 반도체층(150)은 p형 도펀트가 도핑된 p형 반도체층으로 구현될 수 있다. 제2 반도체층(150)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN(Gallium nitride), AlN(Aluminium nitride), AlGaN(Aluminium gallium nitride), InGaN(Indium gallium nitride), InN(Indium nitride), InAlGaN, AlInN 등에서 선택될 수 있으며 마그네슘(Mg), 아연(Zn), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba) 등의 p형 도펀트가 도핑될 수 있다.
제1 반도체층(110), 제1 활성층(120), 제2 활성층, 캐리어 주입층(140) 및 제2 반도체층(150)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제1 반도체층(110) 및 제2 반도체층(150) 내의 도전형 도펀트의 도핑 농도는 균일 또는 불균일하게 형성될 수 있으나, 이에 한정하지 아니한다.
발광소자(100)가 수평형 발광다이오드인 경우, 제1 전극층(미도시)은 제1 반도체층(110)의 일영역에 배치될 수 있다. 제1 전극층(미도시)은 제1 반도체층(110)과 전기적으로 연결될 수 있다. 제1 전극층(미도시)은 외부에서 연결된 전원을 제1 반도체층(110)에 전달할 수 있다.
제2 전극층(미도시)은 제2 반도체층(150)의 일영역에 배치될 수 있다. 제2 전극층(미도시)은 제2 반도체층(150)과 전기적으로 연결될 수 있다. 제2 전극층(미도시)은 외부에서 제공되는 전원을 제2 반도체층(150)에 제공할 수 있다.
제1 전극층(미도시) 및 제2 전극층(미도시)은 전도성 물질 예를 들어, 인듐(In), 코발트(Co), 규소(Si), 게르마늄(Ge), 금(Au), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 레늄(Re), 마그네슘(Mg), 아연(Zn), 하프늄(Hf), 탄탈(Ta), 로듐(Rh), 이리듐(Ir), 텅스텐(W), 티타늄(Ti), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 나이오븀(Nb), 알루미늄(Al), 니켈(Ni), 구리(Cu), 및 티타늄 텅스텐 합금(WTi) 중에서 선택된 금속 또는 합금을 이용하여 단층 또는 다층으로 형성될 수 있다.
도 4를 참조하면, 발광소자는 수직형 발광다이오드일 수 있다. 앞에서 설명한 사항에 대해서는 상세하게 설명하지 아니한다.
발광소자는 기판(110), 기판(110) 상에 배치되는 제1 전극층(140), 제1 전극층(140) 상에 배치되는 제2 반도체층(160), 제2 반도체층(160) 상에 배치되는 캐리어 주입층(162), 캐리어 주입층(162) 상에 배치되는 제1 활성층(164), 제1 활성층(164) 상에 배치되는 제2 활성층(166), 제2 활성층(166) 상에 배치되는 제1 반도체층(168), 상기 제1 반도체층(168) 상에 배치되는 제2 전극층(180)을 포함한다.
기판(110)은 열전도성이 우수한 물질을 이용하여 형성할 수 있으며, 또한 전도성 물질로 형성할 수 있는데, 금속 물질 또는 전도성 세라믹을 이용하여 형성할 수 있다. 기판(110)은 는 단일층으로 형성될 수 있고, 이중 구조 또는 그 이상의 다중 구조로 형성될 수 있다.
한편, 기판(110) 상에는 제1 전극층(140)이 형성될 수 있으며, 제1 전극층(140)은 오믹층(ohmic layer)(146), 반사층(reflective layer)(142), 본딩층(bonding layer)(미도시) 중 적어도 한 층을 포함할 수 있다. 예를 들어 제1 전극층(140)은 오믹층/반사층/본딩층의 구조이거나, 오믹층/반사층의 적층 구조이거나, 반사층(오믹 포함)/본딩층의 구조일 수 있으나, 이에 대해 한정하지는 않는다. 예컨대, 제1 전극층(140)은 절연층상에 반사층(142) 및 오믹층(146)이 순차로 적층된 형태일 수 있다.
반사층(142)은 오믹층(146) 및 절연층(미도시) 사이에 배치될 수 있으며, 반사특성이 우수한 물질, 예를 들어 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성되거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있다. 또한 반사층(142)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 또한 반사층(142)을 제2 반도체층(160)과 오믹 접촉하는 물질로 형성할 경우, 오믹층(146)은 별도로 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.
오믹층(146)은 제2 반도체층(160)의 하면에 오믹 접촉되며, 층 또는 복수의 패턴으로 형성될 수 있다. 오믹층(146)은 투광성 전극층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다. 오믹층(146)은 제2 반도체층(160)에 캐리어의 주입을 원활히 하기 위한 것으로, 반드시 형성되어야 하는 것은 아니다.
상기 제1 전극층(140) 상에는 제2 반도체층(160)이 배치될 수 있다. 제2 반도체층(160)은 p형 도펀트가 도핑된 p형 반도체층으로 구현될 수 있다. 상기 p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
제2 반도체층(160) 상에는 캐리어 주입층(162)이 배치될 수 있다. 캐리어 주입층(162)은 초격자 구조일 수 있다. 캐리어 주입층(162)은 복수개의 얇은 층이 적층된 형태일 수 있다. 캐리어 주입층(162)은 제1 층(미도시)과 제2 층(미도시)이 적층되어 형성될 수 있다. 캐리어 주입층(162)은 복수의 제1 층(미도시)과 제2 층(미도시)을 포함할 수 있다. 캐리어 주입층(162)은 복수의 제1 층(미도시)과 제2 층(미도시)이 교대로 적층될 수 있다.
캐리어 주입층(162) 상에는 제2 활성층(164)이 배치될 수 있다. 제2 활성층(164)은 복수의 제2 우물층(미도시)과 제2 장벽층(미도시)이 교대로 적층되어 형성될 수 있다. 제2 활성층(164)은 복수의 제2 우물층(미도시)을 포함하여 광효율을 극대화할 수 있다.
제2 활성층(164) 상에는 제1 활성층(166)이 배치될 수 있다. 제1 활성층(166)은 복수의 제1 우물층(미도시)과 제1 장벽층(미도시)이 교대로 적층되어 형성될 수 있다. 제1 활성층(166)은 복수의 제1 우물층(미도시)을 포함하여 광효율을 극대화할 수 있다.
제1 활성층(166) 상에는 제1 반도체층(168)이 배치될 수 있다. 제1 반도체층(168)은 n형 반도체층으로 구현될 수 있으며, n형 반도체층은 예컨데, InxAlyGa1 -x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, 예를 들어, Si, Ge, Sn, Se, Te와 같은 n형 도펀트가 도핑될 수 있다.
제1 반도체층(168)의 상부에는 광 추출 구조(170)가 형성될 수 있다.
광 추출 구조(170)는 제1 반도체층(168)의 상면에 형성될 수 있으며, 이에 한정하지 아니한다.
광 추출 구조(170)는 제1 반도체층(168)의 상부 표면의 일부 또는 전체 영역에 형성될 수 있다. 광 추출 구조(170)는 제1 반도체층(168)의 상면의 적어도 일 영역에 대해 에칭을 수행함으로써 형성될 수 있으며, 이에 한정하지 않는다. 상기 에칭 과정은 습식 또는/및 건식 에칭 공정을 포함하며, 에칭 과정을 거침에 따라서, 제1 반도체층(168)의 상면은 광 추출 구조(170)를 형성하는 러프니스를 포함할 수 있다. 러프니스는 랜덤한 크기로 불규칙하게 형성될 수 있으며, 이에 대해 한정하지는 않는다. 러프니스는 평탄하지 않는 상면으로서, 텍스쳐(texture) 패턴, 요철 패턴, 평탄하지 않는 패턴(uneven pattern) 중 적어도 하나를 포함할 수 있다.
러프니스는 측 단면이 원기둥, 다각기둥, 원뿔, 다각뿔, 원뿔대, 다각뿔대 등 다양한 형상을 갖도록 형성될 수 있으며, 바람직하게 뿔 형상을 포함한다.
한편, 상기 광추출구조(170)는 PEC(photo electro chemical) 등의 방법으로 형성될 수 있으며, 이에 한정하지 아니한다. 광추출구조(170)가 제1 반도체층(168)의 상부면에 형성됨에 따라서 제1 우물층(미도시) 및 제2 우물층(미도시)으로부터 생성된 빛이 제1 반도체층(168)의 상부면으로부터 전반사되어 재흡수되거나 산란되는 것이 방지될 수 있으므로, 발광소자의 광 추출 효율의 향상에 기여할 수 있다.
제1 반도체층(168)상에는 제1 반도체층(168)과 전기적으로 연결된 제2 전극층(180)이 형성될 수 있으며, 제2 전극층(180)은 적어도 하나의 패드 또는/및 소정 패턴을 갖는 전극을 포함할 수 있다. 제2 전극층(180)은 제1 반도체층(168)의 상면 중 센터 영역, 외측 영역 또는 모서리 영역에 배치될 수 있으며, 이에 대해 한정하지는 않는다. 제2 전극층(180)은 상기 제1 반도체층(168)의 위가 아닌 다른 영역에 배치될 수 있으며, 이에 대해 한정하지는 않는다.
제2 전극층(180)은 전도성 물질, 예를 들어 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속 또는 합금을 이용하여 단층 또는 다층으로 형성될 수 있다.
도 5a는 본 발명의 일 실시예에 따른 발광소자 패키지(300)를 나타낸 사시도이며, 도 5b는 다른 실시예에 따른 발광소자 패키지(300)의 단면을 도시한 단면도이다.
도 5a 및 도 5b 를 참조하면, 실시예에 따른 발광소자 패키지(300)는 캐비티가 형성된 몸체(310), 몸체(310)에 실장된 제1 및 제2 전극(340, 350) 제1 및 제2 전극과 전기적으로 연결되는 발광소자(320) 및 캐비티에 형성되는 봉지재(330)를 포함할 수 있고, 봉지재(330)는 형광체(미도시)를 포함할 수 있다.
몸체(310)는 폴리프탈아미드(PPA:Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 알루미늄(Al), 알루미늄 나이트라이드(AlN), 액정폴리머(PSG, photo sensitive glass), 폴리아미드9T(PA9T), 신지오택틱폴리스티렌(SPS), 금속 재질, 사파이어(Al2O3), 베릴륨 옥사이드(BeO), 인쇄회로기판(PCB, Printed Circuit Board), 세라믹 중 적어도 하나로 형성될 수 있다. 몸체(310)는 사출 성형, 에칭 공정 등에 의해 형성될 수 있으나 이에 대해 한정하지는 않는다.
몸체(310)의 내측면은 경사면이 형성될 수 있다. 이러한 경사면의 각도에 따라 발광소자(320)에서 방출되는 광의 반사각이 달라질 수 있으며, 이에 따라 외부로 방출되는 광의 지향각을 조절할 수 있다.
몸체(310)에 형성되는 캐비티를 위에서 바라본 형상은 원형, 사각형, 다각형, 타원형 등의 형상일 수 있으며, 특히 모서리가 곡선인 형상일 수도 있으나 이에 한정되는 것은 아니다.
봉지재(330)는 캐비티에 충진될 수 있으며, 형광체(미도시)를 포함할 수 있다. 봉지재(330)는 투명한 실리콘, 에폭시, 및 기타 수지 재질로 형성될 수 있다. 봉지재(330)는 캐비티 내에 충진한 후, 이를 자외선 또는 열 경화하는 방식으로 형성될 수 있다.
형광체(미도시)는 발광소자(320)에서 방출되는 광의 파장에 따라 종류가 선택되어 발광소자 패키지(300)가 백색광을 구현하도록 할 수 있다.
봉지재(330)에 포함되어 있는 형광체(미도시)는 발광소자(320)에서 방출되는 광의 파장에 따라 청색 발광 형광체, 청록색 발광 형광체, 녹색 발광 형광체, 황녹색 발광 형광체, 황색 발광 형광체, 황적색 발광 형광체, 오렌지색 발광 형광체, 및 적색 발광 형광체중 하나가 적용될 수 있다.
형광체(미도시)는 발광소자(320)에서 방출되는 제1 빛을 가지는 광에 의해 여기 되어 제2 빛을 생성할 수 있다. 예를 들어, 발광소자(320)가 청색 발광 다이오드이고 형광체(미도시)가 황색 형광체인 경우, 황색 형광체는 청색 빛에 의해 여기되어 황색 빛을 방출할 수 있으며, 청색 발광 다이오드에서 발생한 청색 빛 및 청색 빛에 의해 여기 되어 발생한 황색 빛이 혼색됨에 따라 발광소자 패키지(300)는 백색 빛을 제공할 수 있다.
발광소자(320)가 녹색 발광 다이오드인 경우는 magenta 형광체 또는 청색과 적색의 형광체(미도시)를 혼용하는 경우, 발광소자(320)가 적색 발광 다이오드인 경우는 Cyan형광체 또는 청색과 녹색 형광체를 혼용하는 경우를 예로 들 수 있다.
형광체(미도시)는 YAG계, TAG계, 황화물계, 실리케이트계, 알루미네이트계, 질화물계, 카바이드계, 니트리도실리케이트계, 붕산염계, 불화물계, 인산염계 등의 공지된 것일 수 있다.
몸체(310)에는 제1 전극(340) 및 제2 전극(350)이 실장될 수 있다. 제1 전극(340) 및 제2 전극(350)은 발광소자(320)와 전기적으로 연결되어 발광소자(320)에 전원을 공급할 수 있다.
제1 전극(340) 및 제2 전극(350)은 서로 전기적으로 분리되며, 발광소자(320)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있다. 제1 전극(340) 및 제2 전극(350)은 발광소자(320)에서 발생된 열을 외부로 배출시킬 수 있다.
도 5b에서는 발광소자(320)가 제1 전극(340) 상에 실장되었으나, 이에 한정되지 않으며, 발광소자(320)와 제1 전극(340) 및 제2 전극(350)은 와이어 본딩(wire bonding) 방식, 플립 칩(flip chip) 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
제1 전극(340) 및 제2 전극(350)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 알루미늄(Al), 인듐(In), 팔라듐(Pd), 코발트(Co), 실리콘(Si), 게르마늄(Ge), 하프늄(Hf), 루테늄(Ru), 철(Fe) 중에서 하나 이상의 물질 또는 합금을 포함할 수 있다. 제1 전극(340) 및 제2 전극(350)은 단층 또는 다층 구조를 가지도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.
발광소자(320)는 제1 전극(340) 상에 실장되며, 예를 들어, 적색, 녹색, 청색, 백색 등의 빛을 방출하는 발광 소자 또는 자외선을 방출하는 UV(Ultra Violet) 발광 소자일 수 있으나, 이에 대해 한정하지는 않는다. 발광 소자(320)는 한 개 이상 실장될 수 있다.
발광소자(320)는 그 전기 단자들이 모두 상부 면에 형성된 수평형 타입(Horizontal type)이거나, 또는 상, 하부 면에 형성된 수직형 타입(Vertical type), 또는 플립 칩 모두에 적용 가능하다.
발광소자 패키지(300)는 발광소자를 포함할 수 있다.
발광소자(320)는 제1 활성층(미도시), 제2 활성층(미도시), 및 캐리어 주입층(미도시)를 포함할 수 있다. 발광소자(320)는 캐리어 주입층(미도시)을 포함하여 제2 반도체층(미도시)에서 제공된 정공의 이동도를 가속하여 제1 활성층(미도시) 및 제2 활성층(미도시)에 제공할 수 있다.
상기 캐리어 주입층(미도시)을 포함한 발광소자(320)를 포함하여 발광소자 패키지(300)의 신뢰도와 광추출량을 극대화할 수 있다.
실시예에 따른 발광소자 패키지(300)는 복수개가 기판 상에 어레이되며, 발광소자 패키지(300)의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다.
발광소자 패키지(300), 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 발광소자(미도시) 또는 발광소자 패키지(300)를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
도 6a는 일 실시예에 따른 발광소자를 포함하는 조명 시스템(400)을 도시한 사시도이며, 도 6b는 도 6a의 조명 시스템의 D-D' 단면을 도시한 단면도이다.
즉, 도 6b 는 도 6a의 조명 시스템(400)을 길이방향(Z)과 높이방향(X)의 면으로 자르고, 수평방향(Y)으로 바라본 단면도이다.
도 6a 및 도 6b를 참조하면, 조명 시스템(400)은 몸체(410), 몸체(410)와 체결되는 커버(430) 및 몸체(410)의 양단에 위치하는 마감캡(450)을 포함할 수 있다.
몸체(410)의 하부면에는 발광소자 모듈(443)이 체결되며, 몸체(410)는 발광소자 패키지(444)에서 발생한 열이 몸체(410)의 상부면을 통해 외부로 방출할 수 있도록 전도성 및 열 발산 효과가 우수한 금속재질로 형성될 수 있고, 이에 한정하지 아니한다.
발광소자 패키지(444)는 발광소자(미도시)를 포함한다.
발광소자(미도시)는 제1 활성층(미도시), 제2 활성층(미도시), 및 캐리어 주입층(미도시)를 포함할 수 있다. 발광소자(미도시)는 캐리어 주입층(미도시)을 포함하여 제2 반도체층(미도시)에서 제공된 정공의 이동도를 가속하여 제1 활성층(미도시) 및 제2 활성층(미도시)에 제공할 수 있다.
상기 캐리어 주입층(미도시)을 포함한 발광소자(미도시)를 포함하여 발광소자 패키지(444) 및 조명 시스템(400)의 광추출 효율이 향상되고 조명 시스템(400)의 신뢰성이 더욱 향상될 수 있다.
발광소자 패키지(444)는 기판(442) 상에 다색, 다열로 실장되어 모듈을 이룰 수 있으며, 동일한 간격으로 실장되거나 또는 필요에 따라서 다양한 이격 거리를 가지고 실장될 수 있어 밝기 등을 조절할 수 있다. 기판(442)으로 MCPCB(Metal Core PCB) 또는 FR4 재질의 PCB 를 사용할 수 있다.
커버(430)는 몸체(410)의 하부면을 감싸도록 원형의 형태로 형성될 수 있으며, 이에 한정되지 않는다.
커버(430)는 내부의 발광소자 모듈(443)을 외부의 이물질 등으로부터 보호할 수 있다. 커버(430)는 발광소자 패키지(444)에서 발생한 광의 눈부심을 방지하고, 외부로 광을 균일하게 방출할 수 있도록 확산입자를 포함할 수 있으며, 또한 커버(430)의 내면 및 외면 중 적어도 어느 한 면에는 프리즘 패턴 등이 형성될 수 있다. 또한 커버(430)의 내면 및 외면 중 적어도 어느 한 면에는 형광체가 도포될 수도 있다.
발광소자 패키지(444)에서 발생하는 광은 커버(430)를 통해 외부로 방출되므로, 커버(430)는 광투과율이 우수하여야 하며, 발광소자 패키지(444)에서 발생하는 열에 견딜 수 있도록 충분한 내열성을 구비하고 있어야 하는바, 커버(430)는 폴리에틸렌테레프탈레이트 (Polyethylen Terephthalate;PET), 폴리카보네이트(Polycarbonate;PC), 또는 폴리메틸 메타크릴레이트(Polymethyl Methacrylate; PMMA) 등을 포함하는 재질로 형성될 수 있다.
마감캡(450)은 몸체(410)의 양단에 위치하며 전원장치(미도시)를 밀폐하는 용도로 사용될 수 있다. 마감캡(450)에는 전원 핀(452)이 형성되어 있어, 실시예에 따른 조명 시스템(400)은 기존의 형광등을 제거한 단자에 별도의 장치 없이 곧바로 사용할 수 있게 된다.
도 7는 일 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도이다.
도 7는 에지-라이트 방식으로, 액정 표시 장치(500)는 액정표시패널(510)과 액정표시패널(510)로 빛을 제공하기 위한 백라이트 유닛(570)을 포함할 수 있다.
액정표시패널(510)은 백라이트 유닛(570)으로부터 제공되는 광을 이용하여 화상을 표시할 수 있다. 액정표시패널(510)은 액정을 사이에 두고 서로 대향하는 컬러 필터 기판(512) 및 박막 트랜지스터 기판(514)을 포함할 수 있다.
컬러 필터 기판(512)은 액정표시패널(510)을 통해 디스플레이되는 화상의 색을 구현할 수 있다.
박막 트랜지스터 기판(514)은 구동 필름(517)을 통해 다수의 회로부품이 실장되는 인쇄회로기판(518)과 전기적으로 접속되어 있다. 박막 트랜지스터 기판(514)은 인쇄회로기판(518)으로부터 제공되는 구동 신호에 응답하여 인쇄회로기판(518)으로부터 제공되는 구동 전압을 액정에 인가할 수 있다.
박막 트랜지스터 기판(514)은 유리나 플라스틱 등과 같은 투명한 재질의 다른 기판상에 박막으로 형성된 박막 트랜지스터 및 화소 전극을 포함할 수 있다.
백라이트 유닛(570)은 빛을 출력하는 발광소자 모듈(520), 발광소자 모듈(520)로부터 제공되는 빛을 면광원 형태로 변경시켜 액정표시패널(510)로 제공하는 도광판(530), 도광판(530)으로부터 제공된 빛의 휘도 분포를 균일하게 하고 수직 입사성을 향상시키는 다수의 필름(550, 560, 564) 및 도광판(530)의 후방으로 방출되는 빛을 도광판(530)으로 반사시키는 반사 시트(540)로 구성된다.
발광소자 모듈(520)은 복수의 발광소자 패키지(524)와 복수의 발광소자 패키지(524)가 실장되어 모듈을 이룰 수 있도록 PCB기판(522)을 포함할 수 있다.
발광소자 패키지(524)는 발광소자(미도시)를 포함한다. 발광소자(미도시)는 제1 활성층(미도시), 제2 활성층(미도시), 및 캐리어 주입층(미도시)를 포함할 수 있다. 발광소자(미도시)는 캐리어 주입층(미도시)을 포함하여 제2 반도체층(미도시)에서 제공된 정공의 이동도를 가속하여 제1 활성층(미도시) 및 제2 활성층(미도시)에 제공할 수 있다.
상기 발광소자 패키지(524)를 포함하여 백라이트 유닛(570)의 광추출 효율이 향상되고 백라이트 유닛(570)의 신뢰성이 더욱 향상될 수 있다.
백라이트유닛(570)은 도광판(530)으로부터 입사되는 빛을 액정 표시 패널(510) 방향으로 확산시키는 확산필름(566)과, 확산된 빛을 집광하여 수직 입사성을 향상시키는 프리즘필름(550)으로 구성될 수 있으며, 프리즘필름(550)를 보호하기 위한 보호필름(564)을 포함할 수 있다.
도 8은 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도이다. 다만, 도 7에서 도시하고 설명한 부분에 대해서는 반복하여 상세히 설명하지 않는다.
도 8은 실시예에 따른 직하 방식의 액정 표시 장치(600)이다. 액정 표시 장치(600)는 액정표시패널(610)과 액정표시패널(610)로 빛을 제공하기 위한 백라이트 유닛(670)을 포함할 수 있다. 액정표시패널(610)은 도 5에서 설명한 바와 동일하므로, 상세한 설명은 생략한다.
백라이트 유닛(670)은 복수의 발광소자 모듈(623), 반사시트(624), 발광소자 모듈(623)과 반사시트(624)가 수납되는 하부 섀시(630), 발광소자 모듈(623)의 상부에 배치되는 확산판(640) 및 다수의 광학필름(660)을 포함할 수 있다.
발광소자 모듈(623)은 복수의 발광소자 패키지(622)와 복수의 발광소자 패키지(622)가 실장되어 모듈을 이룰 수 있도록 PCB기판(621)을 포함할 수 있다.
발광소자 패키지(622)는 발광소자(미도시)를 포함한다. 발광소자(미도시)는 제1 활성층(미도시), 제2 활성층(미도시), 및 캐리어 주입층(미도시)를 포함할 수 있다. 발광소자(미도시)는 캐리어 주입층(미도시)을 포함하여 제2 반도체층(미도시)에서 제공된 정공의 이동도를 가속하여 제1 활성층(미도시) 및 제2 활성층(미도시)에 제공할 수 있다.
상기 발광소자 패키지(622)를 포함하여 백라이트 유닛(670)의 광추출 효율이 향상되고 백라이트 유닛(670)의 신뢰성이 더욱 향상될 수 있다.
반사 시트(624)는 발광소자 패키지(622)에서 발생한 빛을 액정표시패널(610)이 위치한 방향으로 반사시켜 빛의 이용 효율을 향상시킨다.
발광소자 모듈(623)에서 발생한 빛은 확산판(640)에 입사하며, 확산판(640)의 상부에는 광학 필름(660)이 배치된다. 광학 필름(660)은 확산 필름(666), 프리즘필름(650) 및 보호필름(664)를 포함하여 구성된다.
실시예에 따른 발광소자는 상기한 바와 같이 설명된 실시예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.
이상에서는 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다
110 : 제1 반도체층 120 : 제1 활성층
130 : 제2 활성층 140 : 캐리어 주입층
150 : 제2 반도체층
300 : 발광소자 패키지.

Claims (18)

  1. 제1 반도체층;
    상기 제1 반도체층 상에 배치되고, 제1 우물층을 포함하는 제1 활성층;
    상기 제1 우물층 상에 배치되고, 제 1 우물층보다 두께가 얇은 제2 우물층을 포함하는 제2 활성층;
    상기 제2 우물층 상에 배치되고, 제1층 과 제2층이 복수의 주기로 적층되는 초격자 구조인 캐리어 주입층;및
    상기 캐리어 주입층 상에 배치되는 제2 반도체층;을 포함하는 발광소자.
  2. 제1항에 있어서,
    상기 제1 우물층의 두께는 5 내지 15nm인 발광소자.
  3. 제1항에 있어서,
    상기 제1 우물층은 InxGa1 -xN(0.07<X<0.08)인 발광소자.
  4. 제1항에 있어서,
    상기 제1 우물층은 에너지 준위가 연속적인 발광소자.
  5. 제1항에 있어서,
    상기 제2 우물층의 두께는 3 내지 6nm인 발광소자.
  6. 제1항에 있어서,
    상기 제2 우물층은 InxGa1 -xN(0.1<X<0.12)인 발광소자.
  7. 제1항에 있어서,
    상기 제2 우물층은 에너지 준위가 양자화된 발광소자.
  8. 제1항에 있어서,
    상기 제1층은 InxGa1 -xN(0<x≤1)을 포함하고, 상기 제2층은 GaN을 포함하는 발광 소자
  9. 제1항에 있어서,
    상기 제1층은 InxGa1 -xN(0<x≤1)을 포함하고, 상기 제2층은 InyGa1 -YN(0<y<x≤1)을 포함하는 발광 소자.
  10. 제1항에 있어서,
    상기 제1층과 상기 제2층은 서로 다른 두께로 형성되는 발광 소자.
  11. 제1항에 있어서, 상기 제1층과 상기 제2층은 각 주기에 따라 서로 다른 두께 및 조성을 갖는 발광 소자.
  12. 제1항에 있어서,
    상기 제1층은 1 내지 3nm로 형성되는 발광소자.
  13. 제1항에 있어서,
    상기 제2층의 두께는 2 내지 5nm로 형성되는 발광 소자.
  14. 제1항에 있어서,
    상기 제1 층의 에너지 밴드갭은 상기 제1 우물층과 상기 제2 우물층의 에너지 밴드갭보다 큰 발광소자.
  15. 제1항에 있어서,
    상기 제1 활성층은 상기 제1 우물층보다 밴드갭이 큰 제1 장벽층을 더 포함하고,
    상기 제1 우물층과 상기 제1 장벽층은 교대로 반복 적층되는 발광소자.
  16. 제1항에 있어서,
    상기 제2 활성층은 상기 제2 우물층보다 밴드갭이 큰 제2 장벽층을 더 포함하고,
    상기 제2 우물층과 상기 제2 장벽층은 교대로 반복 적층되는 발광소자.
  17. 제16항에 있어서 상기 캐리어 주입층과 인접하는 상기 제2 장벽층은 두께가 2 내지 5nm인 발광소자.
  18. 제1항에 있어서,
    상기 캐리어 주입층과 상기 제2 반도체층 사이에 배치되는 전자 차단층을 더 포함하는 발광소자.
KR1020110082865A 2011-08-19 2011-08-19 발광 소자 KR101933443B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110082865A KR101933443B1 (ko) 2011-08-19 2011-08-19 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110082865A KR101933443B1 (ko) 2011-08-19 2011-08-19 발광 소자

Publications (2)

Publication Number Publication Date
KR20130020863A true KR20130020863A (ko) 2013-03-04
KR101933443B1 KR101933443B1 (ko) 2019-03-29

Family

ID=48173997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110082865A KR101933443B1 (ko) 2011-08-19 2011-08-19 발광 소자

Country Status (1)

Country Link
KR (1) KR101933443B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160024106A (ko) * 2014-08-25 2016-03-04 엘지이노텍 주식회사 발광소자 및 조명시스템
KR20170027450A (ko) * 2015-09-02 2017-03-10 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 소자 패키지

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774431A (ja) * 1993-06-23 1995-03-17 Furukawa Electric Co Ltd:The 半導体光素子
JP2000357819A (ja) * 1999-05-28 2000-12-26 Arima Optoelectronics Corp 不均衡共振トンネル効果を用いた発光ダイオード
KR20090056058A (ko) * 2007-11-29 2009-06-03 삼성전기주식회사 백색 발광소자
KR20100070074A (ko) * 2008-12-17 2010-06-25 한국광기술원 발광 다이오드 제조방법
KR20100077264A (ko) * 2008-12-29 2010-07-08 서울옵토디바이스주식회사 인듐질화물을 포함하는 발광 다이오드
KR20110057541A (ko) * 2009-11-24 2011-06-01 삼성엘이디 주식회사 질화물 반도체 발광소자

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774431A (ja) * 1993-06-23 1995-03-17 Furukawa Electric Co Ltd:The 半導体光素子
JP2000357819A (ja) * 1999-05-28 2000-12-26 Arima Optoelectronics Corp 不均衡共振トンネル効果を用いた発光ダイオード
KR20090056058A (ko) * 2007-11-29 2009-06-03 삼성전기주식회사 백색 발광소자
KR20100070074A (ko) * 2008-12-17 2010-06-25 한국광기술원 발광 다이오드 제조방법
KR20100077264A (ko) * 2008-12-29 2010-07-08 서울옵토디바이스주식회사 인듐질화물을 포함하는 발광 다이오드
KR20110057541A (ko) * 2009-11-24 2011-06-01 삼성엘이디 주식회사 질화물 반도체 발광소자

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160024106A (ko) * 2014-08-25 2016-03-04 엘지이노텍 주식회사 발광소자 및 조명시스템
KR20170027450A (ko) * 2015-09-02 2017-03-10 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 소자 패키지

Also Published As

Publication number Publication date
KR101933443B1 (ko) 2019-03-29

Similar Documents

Publication Publication Date Title
EP2330641B1 (en) Light emitting diode
US8669560B2 (en) Light-emitting device, light-emitting device package and lighting system
KR102007273B1 (ko) 발광 소자
KR101843740B1 (ko) 발광소자
KR101907619B1 (ko) 발광 소자
KR20130031932A (ko) 발광 소자
KR101933443B1 (ko) 발광 소자
KR101860318B1 (ko) 발광 소자
KR101818753B1 (ko) 발광소자
KR102075119B1 (ko) 발광소자
KR101907618B1 (ko) 발광소자
KR101865405B1 (ko) 발광소자
KR20130025452A (ko) 발광 소자
KR20140090282A (ko) 발광소자
KR20140124063A (ko) 발광 소자
KR102035192B1 (ko) 발광 소자
KR102218719B1 (ko) 발광소자
KR20130039168A (ko) 발광소자
KR20130041642A (ko) 발광소자 및 그 제조방법
KR101855064B1 (ko) 발광소자
KR20130013968A (ko) 발광소자
KR20130070283A (ko) 발광 소자
KR102251120B1 (ko) 발광소자
KR102008304B1 (ko) 발광 소자 및 그를 포함하는 발광소자 패키지
KR20120117430A (ko) 발광 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right