KR20130017865A - Semiconductor device and method for fabricating the same - Google Patents

Semiconductor device and method for fabricating the same Download PDF

Info

Publication number
KR20130017865A
KR20130017865A KR1020110080556A KR20110080556A KR20130017865A KR 20130017865 A KR20130017865 A KR 20130017865A KR 1020110080556 A KR1020110080556 A KR 1020110080556A KR 20110080556 A KR20110080556 A KR 20110080556A KR 20130017865 A KR20130017865 A KR 20130017865A
Authority
KR
South Korea
Prior art keywords
conductive
conductive film
storage node
film
semiconductor device
Prior art date
Application number
KR1020110080556A
Other languages
Korean (ko)
Inventor
김옥화
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110080556A priority Critical patent/KR20130017865A/en
Publication of KR20130017865A publication Critical patent/KR20130017865A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

PURPOSE: A semiconductor device and a manufacturing method thereof are provided to form a capacitor with a high electric property by preventing a loss of a storage node and a seam in the storage node in a wet etching process. CONSTITUTION: An interlayer dielectric layer(110) is formed on a substrate(100). A storage node contact(120) is formed by planarizing the interlayer dielectric layer. An etch stop layer(130) is formed on the interlayer dielectric layer and the storage node contact. A storage node is formed on the storage node contact and is composed of a first conductive layer(150), a second conductive layer(160), and a third conductive layer(170).

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME}Semiconductor device and manufacturing method therefor {SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME}

본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 스토리지노드(Storage Node)를 포함하는 반도체 장치 및 그 제조 방법에 관한 것이다.
The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to a semiconductor device including a storage node and a method for manufacturing the same.

반도체 소자의 집적도가 증가함에 따라 커패시터(Capacitor)가 형성되는 공간도 점차 좁아져 가고 있다. 이에 따라 좁은 공간에 형성될 수 있으면서도 높은 정전용량(Capacitance)을 가지는 커패시터가 요구되고 있다.As the degree of integration of semiconductor devices increases, the space in which capacitors are formed is gradually narrowing. Accordingly, there is a need for a capacitor having a high capacitance while being formed in a narrow space.

여기서, 커패시터는 스토리지노드와 플레이트노드 사이에 유전막이 개재된 구조로서, 정전용량은 전극의 표면적과 유전막의 유전율에 비례하며, 전극 간의 간격에 반비례한다. 따라서, 높은 정전용량을 가지는 커패시터를 얻기 위해 유전율이 큰 유전막을 사용하는 방법, 전극의 표면적을 증가시키는 방법, 전극 간의 간격을 줄이는 방법 등이 제안되었다. 이에 따라 스토리지노드의 구조도 평면형(Planar)에서 원통형(Cylinder), 기둥형(Pillar) 등으로 발전되고 있다.Here, the capacitor has a structure in which a dielectric film is interposed between the storage node and the plate node. The capacitance is proportional to the surface area of the electrode and the dielectric constant of the dielectric film, and is inversely proportional to the spacing between the electrodes. Therefore, a method of using a dielectric film having a high dielectric constant, a method of increasing the surface area of an electrode, a method of reducing the distance between electrodes, etc. has been proposed to obtain a capacitor having a high capacitance. Accordingly, the structure of the storage node is also evolving from planar to cylindrical and pillar.

한편, 기둥형의 스토리지노드를 유기금속원자층증착(MOALD) 방식으로 형성하는 경우, 단차 피복성(Step Coverage)이 매우 우수하여 스토리지노드에 심(Seam)이 형성되는 것을 방지할 수 있으나, 딥아웃(Dip-out) 방식의 후속 습식 식각 공정에서 스토리지노드가 식각되는 문제가 있다.On the other hand, when forming the columnar storage node by the organometallic atomic layer deposition (MOALD) method, it is possible to prevent the formation of a seam on the storage node because the step coverage is very excellent, There is a problem that the storage node is etched in a subsequent wet etching process of a dip-out method.

반면에 순차흐름증착(SFD) 방식으로 기둥형의 스토리지노드를 형성하는 경우, 딥아웃 방식의 후속 습식 식각 공정에서 스토리지노드가 식각되는 양은 미량이나, 유기금속원자층증착(MOALD) 방식에 비해 단차 피복성이 불량하여 스토리지노드에 심(Seam)이 형성되고, 이로 인해 누설전류가 발생하는 등 커패시터의 전기적 특성이 열화되는 문제가 있다.On the other hand, when the columnar storage node is formed by sequential flow deposition (SFD), the amount of the storage node is etched in the subsequent wet etching process of the deep-out method, but the step is lower than that of the organic metal atom deposition (MOALD) method. Due to poor coating property, a seam is formed on the storage node, which causes a leakage current, such as deterioration of the electrical characteristics of the capacitor.

도 1은 종래 기술에 따른 반도체 장치의 스토리지노드 상부를 나타내는 사진으로서, 순차흐름증착(SFD) 방식으로 형성된 기둥형의 스토리지노드 상부를 나타내는 평면도이다.FIG. 1 is a plan view illustrating an upper portion of a storage node of a semiconductor device according to the related art, and illustrates an upper portion of a columnar storage node formed by a sequential flow deposition (SFD) method.

도 1을 참조하면, 실제 매트릭스 형태로 배열된 기둥형의 스토리지노드 중심에 심(Seam)이 형성됨을 알 수 있다.
Referring to FIG. 1, it can be seen that a seam is formed at the center of a columnar storage node arranged in an actual matrix form.

본 발명이 해결하고자 하는 과제는, 습식 식각 공정에서 스토리지노드의 손실을 방지하면서 동시에 스토리지노드에 심(Seam)이 형성되는 것을 방지함으로써, 전기적 특성이 뛰어난 커패시터를 갖춘 반도체 장치 및 그 제조 방법을 제공하는 것이다.
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device having a capacitor having excellent electrical characteristics and a method of manufacturing the same, by preventing a loss of a storage node in a wet etching process and simultaneously preventing formation of a seam in the storage node. It is.

상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 반도체 장치는, 기판; 및 상기 기판 상에 형성되고, 기둥형의 제2 도전막, 상기 제2 도전막 측면을 둘러싸는 제1 도전막, 및 상기 제2 도전막 상면을 덮는 제3 도전막으로 이루어지는 스토리지노드를 포함하고, 상기 제2 도전막은, 상기 제1 및 제3 도전막보다 단차 피복성이 우수한 막으로 이루어지고, 상기 제1 및 제3 도전막은, 상기 제2 도전막보다 습식 식각률이 낮은 막으로 이루어진다.
According to one or more exemplary embodiments, a semiconductor device includes: a substrate; And a storage node formed on the substrate and comprising a second conductive film having a columnar shape, a first conductive film surrounding a side surface of the second conductive film, and a third conductive film covering an upper surface of the second conductive film. The second conductive film is formed of a film having a higher step coverage than the first and third conductive films, and the first and third conductive films are formed of a film having a lower wet etching rate than the second conductive film.

또한, 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법은, 기판 상에 몰드 절연층을 형성하는 단계; 상기 몰드 절연층을 선택적으로 식각하여 상기 기판을 노출시키는 스토리지노드홀을 형성하는 단계; 및 상기 스토리지노드홀에 매립되고, 기둥형의 제2 도전막, 상기 제2 도전막 측면을 둘러싸는 제1 도전막, 및 상기 제2 도전막 상면을 덮는 제3 도전막으로 이루어지는 스토리지노드를 형성하는 단계를 포함하고, 상기 제2 도전막은, 상기 제1 및 제3 도전막보다 단차 피복성이 우수한 막으로 이루어지고, 상기 제1 및 제3 도전막은, 상기 제2 도전막보다 습식 식각률이 낮은 막으로 이루어진다.
In addition, a method of manufacturing a semiconductor device according to an embodiment of the present invention for solving the above problems, forming a mold insulating layer on a substrate; Selectively etching the mold insulating layer to form a storage node hole exposing the substrate; And a storage node buried in the storage node hole, the second conductive film having a columnar shape, a first conductive film surrounding a side surface of the second conductive film, and a third conductive film covering an upper surface of the second conductive film. And the second conductive film is formed of a film having a higher step coverage than the first and third conductive films, and the first and third conductive films have a lower wet etching rate than the second conductive film. Is made of membrane.

본 발명의 반도체 장치 및 그 제조 방법에 의하면, 습식 식각 공정에서 스토리지노드의 손실을 방지하면서 동시에 스토리지노드에 심(Seam)이 형성되는 것을 방지하여 전기적 특성이 뛰어난 커패시터를 형성할 수 있다.
According to the semiconductor device and the manufacturing method of the present invention, it is possible to form a capacitor having excellent electrical characteristics by preventing the loss of the storage node in the wet etching process and at the same time prevent the formation of a seam in the storage node.

도 1은 종래 기술에 따른 반도체 장치의 스토리지노드 상부를 나타내는 사진이다.
도 2a 내지 도 2i는 본 발명의 일 실시예에 따른 반도체 장치 및 그 제조 방법을 설명하기 위한 단면도이다.1 is a photograph showing an upper portion of a storage node of a semiconductor device according to the related art.
2A to 2I are cross-sectional views illustrating a semiconductor device and a method of manufacturing the same according to an embodiment of the present invention.

이하에서는, 본 발명의 가장 바람직한 실시예가 설명된다. 도면에 있어서, 두께와 간격은 설명의 편의를 위하여 표현된 것이며, 실제 물리적 두께에 비해 과장되어 도시될 수 있다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
Hereinafter, the most preferred embodiment of the present invention will be described. In the drawings, the thickness and spacing are expressed for convenience of description and may be exaggerated compared to the actual physical thickness. In describing the present invention, known configurations irrespective of the gist of the present invention may be omitted. It should be noted that, in the case of adding the reference numerals to the constituent elements of the drawings, the same constituent elements have the same number as much as possible even if they are displayed on different drawings.

도 2a 내지 도 2i는 본 발명의 일 실시예에 따른 반도체 장치 및 그 제조 방법을 설명하기 위한 단면도이다. 특히, 도 2i는 본 발명의 일 실시예에 따른 반도체 장치를 나타내는 단면도이고, 도 2a 내지 도 2h는 도 2i의 장치를 제조하기 위한 공정 중간 단계의 일례를 나타내는 단면도이다.2A to 2I are cross-sectional views illustrating a semiconductor device and a method of manufacturing the same according to an embodiment of the present invention. In particular, FIG. 2I is a cross-sectional view illustrating a semiconductor device in accordance with an embodiment of the present invention, and FIGS. 2A to 2H are cross-sectional views showing an example of an intermediate process for manufacturing the device of FIG. 2I.

도 2a를 참조하면, 소정의 하부 구조물(미도시됨)을 갖는 기판(100) 상에 층간 절연막(110)을 형성한 후, 후술하는 스토리지노드 콘택홀이 형성될 영역을 노출시키는 제1 하드마스크 패턴(M1)을 형성한다.Referring to FIG. 2A, after forming an interlayer insulating layer 110 on a substrate 100 having a predetermined lower structure (not shown), a first hard mask exposing a region where a storage node contact hole to be described later will be formed The pattern M1 is formed.

여기서, 층간 절연막(110)은 산화막 계열의 물질, 예컨대 실리콘 산화막(SiO2), BPSG(Boron Phosphorus Silicate Glass), BSG(Boron Silicate Glass), PSG(Phosphorus Silicate Glass), FSG(Fluorinated Silicate Glass), TEOS(Tetra Ethyl Ortho Silicate), SOG(Spin On Glass) 중 어느 하나 이상을 포함할 수 있고, 제1 하드마스크 패턴(M1)은 비정질 탄소층(Amorphous Carbon Layer; ACL), 실리콘 산화질화막(Silicon Oxynitride; SiON), 하부 반사방지막(Bottom Anti-Reflective Coating; BARC) 등을 포함할 수 있다.Here, the interlayer insulating layer 110 may be formed of an oxide-based material such as silicon oxide (SiO 2 ), boron phosphorus silicate glass (BPSG), boron silicalicate glass (BPSG), phosphorus silicate glass (PSG), fluorinated silicate glass (FSG), One or more of TEOS (Tetra Ethyl Ortho Silicate) and SOG (Spin On Glass) may be included, and the first hard mask pattern M1 may include an amorphous carbon layer (ACL) and a silicon oxynitride layer. SiON), a bottom anti-reflective coating (BARC), and the like.

도 2b를 참조하면, 제1 하드마스크 패턴(M1)을 식각마스크로 층간 절연막(110)을 식각하여 스토리지노드 콘택홀(H1)을 형성한 후, 제1 하드마스크 패턴(M1)을 제거한다.Referring to FIG. 2B, after forming the storage node contact hole H1 by etching the interlayer insulating layer 110 using the first hard mask pattern M1 as an etch mask, the first hard mask pattern M1 is removed.

이어서, 스토리지노드 콘택홀(H1)에 도전물질, 예컨대 금속이나 폴리실리콘(Polysilicon)을 매립하고, 층간 절연막(110)의 상면이 드러날 때까지 평탄화 공정을 수행하여 스토리지노드 콘택(120)을 형성한다. 이때, 상기 평탄화 공정은 화학적 기계적 연마(Chemical Mechanical Polishing; CMP)를 이용할 수 있다.Subsequently, a conductive material, such as metal or polysilicon, is embedded in the storage node contact hole H1, and the storage node contact 120 is formed by performing a planarization process until the top surface of the interlayer insulating layer 110 is exposed. . In this case, the planarization process may use chemical mechanical polishing (CMP).

도 2c를 참조하면, 층간 절연막(110) 및 스토리지노드 콘택(120) 상에 식각 정지막(130) 및 몰드 절연층(140)을 순차로 형성한다.Referring to FIG. 2C, an etch stop layer 130 and a mold insulating layer 140 are sequentially formed on the interlayer insulating layer 110 and the storage node contact 120.

여기서, 식각 정지막(130)은 몰드 절연층(140)과 식각 선택비를 갖는 물질로 형성하되, 예컨대 질화막 계열의 물질을 포함할 수 있고, 몰드 절연층(140)은 후속 습식 식각 공정에서 제거되는 부분으로서 산화막 계열의 물질, 예컨대 실리콘 산화막, BPSG, BSG, PSG, FSG, TEOS, SOG 중 어느 하나 이상을 포함할 수 있다.Here, the etch stop layer 130 may be formed of a material having an etch selectivity with the mold insulating layer 140, for example, may include a nitride-based material, and the mold insulating layer 140 may be removed in a subsequent wet etching process. It may include any one or more of the oxide-based material, for example, silicon oxide film, BPSG, BSG, PSG, FSG, TEOS, SOG as the portion to be.

이어서, 후술하는 스토리지노드홀이 형성될 영역을 노출시키는 제2 하드마스크 패턴(M2)을 형성한다. 제2 하드마스크 패턴(M2)은 비정질 탄소층(ACL), 실리콘 산화질화막(SiON), 하부 반사방지막(BARC) 등을 포함할 수 있다.Subsequently, a second hard mask pattern M2 exposing a region where a storage node hole to be described later is formed is formed. The second hard mask pattern M2 may include an amorphous carbon layer (ACL), a silicon oxynitride layer (SiON), a lower antireflection layer (BARC), and the like.

도 2d를 참조하면, 제2 하드마스크 패턴(M2)을 식각마스크로 몰드 절연층(140) 및 식각 정지막(130)을 식각하여 스토리지노드 콘택(120)을 노출시키는 스토리지노드홀(H2)을 형성한 후, 제2 하드마스크 패턴(M2)을 제거한다.Referring to FIG. 2D, the storage node hole H2 exposing the storage node contact 120 by etching the mold insulating layer 140 and the etch stop layer 130 using the second hard mask pattern M2 as an etch mask. After the formation, the second hard mask pattern M2 is removed.

이어서, 스토리지노드홀(H2) 내벽에 콘포멀(Conformal)하게 제1 도전막(150)을 형성한다. 제1 도전막(150)은 순차흐름증착(Sequential Flow Deposition; SFD) 방식으로 예컨대 티타늄 질화막(TiN)을 120Å 내지 160Å의 두께로 증착함으로써 형성할 수 있다. 이때, 전구체(Precursor)로 TiCl4를 사용하고 반응제(Reactant)로 NH3를 사용하여, 600℃ 내지 650℃의 온도 범위에서 상기 증착 공정을 수행할 수 있다.Subsequently, the first conductive layer 150 is formed conformally to the inner wall of the storage node hole H2. The first conductive film 150 may be formed by depositing a titanium nitride film (TiN) in a thickness of 120 kPa to 160 kPa by a sequential flow deposition (SFD) method. At this time, using TiCl 4 as a precursor (Precursor) and NH 3 as a reactant (Reactant), the deposition process may be performed in a temperature range of 600 ℃ to 650 ℃.

한편, 본 단면도에는 도시되지 않았으나, 제1 도전막(150) 하부에 장벽 금속막(Barrier Metal)이 개재될 수 있는데, 이 장벽 금속막은 예컨대 650℃ 내지 660℃의 온도 범위에서 55Å 내지 75Å의 두께로 티타늄(Ti)을 증착함으로써 형성할 수 있다.On the other hand, although not shown in the cross-sectional view, a barrier metal film (Barrier Metal) may be interposed below the first conductive film 150, the barrier metal film has a thickness of 55 kPa to 75 kPa, for example in the temperature range of 650 ℃ to 660 ℃ It is possible to form by depositing titanium (Ti).

도 2e를 참조하면, 제1 도전막(150) 상에 제2 도전막(160)을 형성한다. 제2 도전막(160)은 유기금속원자층증착(Metal Organic Atomic Layer Deposition; MOALD) 방식으로 예컨대 티타늄 질화막(TiN)을 제1 도전막(150)이 형성된 스토리지노드홀(H2)을 매립하는 두께로 증착함으로써 형성할 수 있다. 이때, Ti[N(CH3)2]4를 전구체로 사용하여, 300℃ 내지 350℃의 온도 범위에서 상기 증착 공정을 수행할 수 있다.Referring to FIG. 2E, a second conductive layer 160 is formed on the first conductive layer 150. The second conductive layer 160 has a thickness of filling the storage node hole H2 in which the titanium nitride layer TiN is formed, for example, a titanium nitride layer TiN, by the metal conductive layer deposition (MOALD) method. It can form by vapor deposition. In this case, using the Ti [N (CH 3 ) 2 ] 4 as a precursor, the deposition process may be performed in a temperature range of 300 ℃ to 350 ℃.

도 2f를 참조하면, 제1 도전막(150) 및 제2 도전막(160)의 상면이 몰드 절연층(140)의 상면보다 낮아지도록 에치백(Etch-back) 등의 공정을 수행한다. 여기서, 제1 도전막(150) 및 제2 도전막(160)의 상면과 몰드 절연층(140)의 상면 간의 단차를 예컨대 100Å 정도로 할 수 있다.Referring to FIG. 2F, a process such as an etch-back is performed such that upper surfaces of the first conductive layer 150 and the second conductive layer 160 are lower than the upper surface of the mold insulating layer 140. Here, the level difference between the upper surfaces of the first conductive film 150 and the second conductive film 160 and the upper surface of the mold insulating layer 140 may be, for example, about 100 kPa.

도 2g를 참조하면, 몰드 절연층(140), 제1 도전막(150) 및 제2 도전막(160) 상에 제3 도전막(170)을 형성한다. 제3 도전막(170)은 순차흐름증착(SFD) 방식으로 예컨대 티타늄 질화막(TiN)을 150Å 내지 200Å의 두께로 증착함으로써 형성할 수 있다. 이때, 전구체로 TiCl4를 사용하고 반응제로 NH3를 사용하여, 600℃ 내지 650℃의 온도 범위에서 상기 증착 공정을 수행할 수 있다.Referring to FIG. 2G, a third conductive layer 170 is formed on the mold insulating layer 140, the first conductive layer 150, and the second conductive layer 160. The third conductive film 170 may be formed by depositing a titanium nitride film (TiN) in a thickness of 150 kPa to 200 kPa by a sequential flow deposition (SFD) method. In this case, TiCl 4 may be used as a precursor and NH 3 may be used as a reactant to perform the deposition process in a temperature range of 600 ° C. to 650 ° C.

도 2h를 참조하면, 몰드 절연층(140)의 상면이 드러날 때까지 화학적 기계적 연마(CMP) 등의 평탄화 공정을 수행한다. 본 공정 결과, 스토리지노드홀(H2)을 매립하는 제1 도전막(150), 제2 도전막(160) 및 제3 도전막(170)으로 이루어진 스토리지노드가 형성된다.Referring to FIG. 2H, a planarization process such as chemical mechanical polishing (CMP) is performed until the top surface of the mold insulating layer 140 is exposed. As a result of this process, a storage node including the first conductive layer 150, the second conductive layer 160, and the third conductive layer 170 filling the storage node hole H2 is formed.

도 2i를 참조하면, 딥아웃(Dip-out) 등의 방식으로 습식 식각 공정을 수행하여 몰드 절연층(140)을 제거한다. 이때, 산화막 계열의 몰드 절연층(140)만 선택적으로 제거하기 위하여 HF(Hydrogen Fluoride), BOE(Buffered Oxide Etchant) 등을 사용할 수 있다.
Referring to FIG. 2I, the mold insulating layer 140 is removed by performing a wet etching process using a dip-out method. In this case, in order to selectively remove only the oxide-based mold insulating layer 140, HF (Hydrogen Fluoride) or BOE (Buffered Oxide Etchant) may be used.

이상에서 설명한 제조 방법에 의하여, 도 2i에 도시된 것과 같은 본 발명의 일 실시예에 따른 반도체 장치가 제조될 수 있다.By the above-described manufacturing method, a semiconductor device according to an embodiment of the present invention as shown in FIG. 2I can be manufactured.

도 2i를 참조하면, 본 발명의 일 실시예에 따른 반도체 장치는, 기판(100), 기판(100) 상에 형성되고 스토리지노드 콘택(120)을 갖는 층간 절연막(110), 및 스토리지노드 콘택(120) 상에 형성되고 제1 도전막(150), 제2 도전막(160), 및 제3 도전막(170)으로 이루어진 스토리지노드를 포함할 수 있다.Referring to FIG. 2I, a semiconductor device according to example embodiments may include a substrate 100, an interlayer insulating layer 110 formed on the substrate 100 and having a storage node contact 120, and a storage node contact ( The storage node may include a storage node formed on the first conductive layer 150, the second conductive layer 160, and the third conductive layer 170.

상기 스토리지노드는 커패시터의 하부 전극으로서 기둥형의 제2 도전막(160), 제2 도전막(160) 측면을 둘러싸는 제1 도전막(150), 및 제2 도전막(160) 상면을 덮는 제3 도전막(170)으로 이루어진다.
The storage node may cover the upper surface of the second conductive layer 160, the first conductive layer 150 surrounding the side surface of the second conductive layer 160, and the second conductive layer 160 as a lower electrode of the capacitor. It is made of a third conductive film 170.

이상에서 설명한 본 발명의 일 실시예에 따른 반도체 장치 및 그 제조 방법에 의하면, 스토리지노드를 내·외부 이중의 도전막으로 형성하되, 내부의 도전막은 단차 피복성(Step Coverage)이 매우 우수한 유기금속원자층증착(MOALD) 방식으로 형성하여 스토리지노드에 심(Seam)이 형성되는 것을 방지하고, 외부의 도전막은 순차흐름증착(SFD) 방식을 통해 습식 식각률이 낮은 막으로 형성하여 몰드 절연층을 제거하는 과정에서 스토리지노드가 식각되는 것을 막는다. 이에 따라 누설전류 발생 등이 방지되어 커패시터의 전기적 특성을 향상시킬 수 있다.
According to the semiconductor device and the method of manufacturing the same according to the embodiment of the present invention described above, the storage node is formed of an internal / external double conductive film, but the internal conductive film is an organic metal having excellent step coverage. It is formed by the atomic layer deposition (MOALD) method to prevent the formation of seam on the storage node, and the outer conductive layer is formed by the film having low wet etching rate through the sequential flow deposition (SFD) method to remove the mold insulating layer. To prevent the storage node from being etched. Accordingly, the occurrence of leakage current can be prevented, thereby improving the electrical characteristics of the capacitor.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
It should be noted that the technical spirit of the present invention has been specifically described in accordance with the above-described preferred embodiments, but the above-described embodiments are intended to be illustrative and not restrictive. In addition, it will be understood by those of ordinary skill in the art that various embodiments are possible within the scope of the technical idea of the present invention.

100 : 기판 110 : 층간 절연막
120 : 스토리지노드 콘택 130 : 식각 정지막
140 : 몰드 절연층 150 : 제1 도전막
160 : 제2 도전막 170 : 제3 도전막
H1 : 스토리지노드 콘택홀 H2 : 스토리지노드홀
M1 : 제1 하드마스크 패턴 M2 : 제2 하드마스크 패턴100 substrate 110 interlayer insulating film
120: storage node contact 130: etch stop film
140: mold insulating layer 150: first conductive film
160: second conductive film 170: third conductive film
H1: Storage node contact hole H2: Storage node hole
M1: first hard mask pattern M2: second hard mask pattern

Claims (10)

기판; 및
상기 기판 상에 형성되고, 기둥형의 제2 도전막, 상기 제2 도전막 측면을 둘러싸는 제1 도전막, 및 상기 제2 도전막 상면을 덮는 제3 도전막으로 이루어지는 스토리지노드를 포함하고,
상기 제2 도전막은, 상기 제1 및 제3 도전막보다 단차 피복성이 우수한 막으로 이루어지고,
상기 제1 및 제3 도전막은, 상기 제2 도전막보다 습식 식각률이 낮은 막으로 이루어지는
반도체 장치.
Board; And
A storage node formed on the substrate and comprising a columnar second conductive film, a first conductive film surrounding a side surface of the second conductive film, and a third conductive film covering an upper surface of the second conductive film,
The second conductive film is made of a film having superior step coverage than the first and third conductive films,
The first and third conductive films may be formed of a film having a lower wet etching rate than the second conductive film.
Semiconductor device.
제1 항에 있어서,
상기 제2 도전막은, 유기금속원자층증착(MOALD) 방식으로 증착된 막으로 이루어지고,
상기 제1 및 제3 도전막은, 순차흐름증착(SFD) 방식으로 증착된 막으로 이루어지는
반도체 장치.
The method according to claim 1,
The second conductive film is made of a film deposited by organometallic atomic layer deposition (MOALD) method,
The first and third conductive films are formed of films deposited by a sequential flow deposition (SFD) method.
Semiconductor device.
제1 항 또는 제2 항에 있어서,
상기 제1, 제2 및 제3 도전막은, 티타늄 질화막(TiN)을 포함하는
반도체 장치.
3. The method according to claim 1 or 2,
The first, second, and third conductive films include a titanium nitride film (TiN).
Semiconductor device.
기판 상에 몰드 절연층을 형성하는 단계;
상기 몰드 절연층을 선택적으로 식각하여 상기 기판을 노출시키는 스토리지노드홀을 형성하는 단계; 및
상기 스토리지노드홀에 매립되고, 기둥형의 제2 도전막, 상기 제2 도전막 측면을 둘러싸는 제1 도전막, 및 상기 제2 도전막 상면을 덮는 제3 도전막으로 이루어지는 스토리지노드를 형성하는 단계를 포함하고,
상기 제2 도전막은, 상기 제1 및 제3 도전막보다 단차 피복성이 우수한 막으로 이루어지고,
상기 제1 및 제3 도전막은, 상기 제2 도전막보다 습식 식각률이 낮은 막으로 이루어지는
반도체 장치의 제조 방법.
Forming a mold insulating layer on the substrate;
Selectively etching the mold insulating layer to form a storage node hole exposing the substrate; And
A storage node formed in the storage node hole, the storage node including a columnar second conductive film, a first conductive film surrounding a side surface of the second conductive film, and a third conductive film covering an upper surface of the second conductive film; Including steps
The second conductive film is made of a film having superior step coverage than the first and third conductive films,
The first and third conductive films may be formed of a film having a lower wet etching rate than the second conductive film.
The manufacturing method of a semiconductor device.
제4 항에 있어서,
상기 제2 도전막은, 유기금속원자층증착(MOALD) 방식으로 증착하고,
상기 제1 및 제3 도전막은, 순차흐름증착(SFD) 방식으로 증착하는
반도체 장치의 제조 방법.
5. The method of claim 4,
The second conductive film is deposited by organometallic atom layer deposition (MOALD) method,
The first and third conductive films are deposited by sequential flow deposition (SFD).
The manufacturing method of a semiconductor device.
제4 항에 있어서,
상기 스토리지노드 형성 단계는,
상기 스토리지노드홀 내벽에 상기 제1 도전막을 형성하는 단계;
상기 제1 도전막이 형성된 상기 스토리지노드홀을 매립하는 상기 제2 도전막을 형성하는 단계;
상기 제1 및 제2 도전막의 상면이 상기 몰드 절연층의 상면보다 낮아지도록 상기 제1 및 제2 도전막 일부를 제거하는 단계; 및
상기 제1 및 제2 도전막 상에 상기 몰드 절연층의 상면과 같은 높이로 상기 제3 도전막을 형성하는 단계를 포함하는
반도체 장치의 제조 방법.
5. The method of claim 4,
The storage node forming step,
Forming the first conductive layer on an inner wall of the storage node hole;
Forming the second conductive layer to fill the storage node hole in which the first conductive layer is formed;
Removing portions of the first and second conductive layers so that upper surfaces of the first and second conductive layers are lower than upper surfaces of the mold insulating layer; And
Forming the third conductive film on the first and second conductive films at the same height as the upper surface of the mold insulating layer.
The manufacturing method of a semiconductor device.
제4 항 또는 제5 항에 있어서,
상기 제1, 제2 및 제3 도전막은, 티타늄 질화막(TiN)을 포함하는
반도체 장치의 제조 방법.The method according to claim 4 or 5,
The first, second, and third conductive films include a titanium nitride film (TiN).
The manufacturing method of a semiconductor device. 제4 항 또는 제5 항에 있어서,
상기 스토리지노드 형성 단계 후에,
상기 몰드 절연층을 제거하는 단계를 더 포함하는
반도체 장치의 제조 방법.
The method according to claim 4 or 5,
After the storage node forming step,
Removing the mold insulating layer further;
The manufacturing method of a semiconductor device.
제6 항에 있어서,
상기 제2 도전막 형성 단계는,
전구체로 Ti[N(CH3)2]4를 사용하여, 300℃ 내지 350℃의 온도 범위에서 유기금속원자층증착(MOALD) 방식으로 수행되는
반도체 장치의 제조 방법.
The method of claim 6,
The second conductive film forming step,
Using Ti [N (CH 3 ) 2 ] 4 as the precursor, it is carried out in the organometallic atomic layer deposition (MOALD) method in the temperature range of 300 ℃ to 350 ℃
The manufacturing method of a semiconductor device.
제6 항에 있어서,
상기 제1 및 제3 도전막 형성 단계는,
전구체로 TiCl4를 사용하고 반응제로 NH3를 사용하여, 600℃ 내지 650℃의 온도 범위에서 순차흐름증착(SFD) 방식으로 수행되는
반도체 장치의 제조 방법.The method of claim 6,
The first and third conductive film forming step,
TiCl 4 as a precursor and NH 3 as the reactant, carried out in a sequential flow deposition (SFD) method in the temperature range of 600 ℃ to 650 ℃
The manufacturing method of a semiconductor device.
KR1020110080556A 2011-08-12 2011-08-12 Semiconductor device and method for fabricating the same KR20130017865A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110080556A KR20130017865A (en) 2011-08-12 2011-08-12 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110080556A KR20130017865A (en) 2011-08-12 2011-08-12 Semiconductor device and method for fabricating the same

Publications (1)

Publication Number Publication Date
KR20130017865A true KR20130017865A (en) 2013-02-20

Family

ID=47896957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110080556A KR20130017865A (en) 2011-08-12 2011-08-12 Semiconductor device and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR20130017865A (en)

Similar Documents

Publication Publication Date Title
KR102057067B1 (en) Metal interconnect structure of a semiconductor device and method for forming the same
US8481398B2 (en) Method of forming semiconductor device having a capacitor
US8822302B2 (en) Methods of fabricating a storage node in a semiconductor device and methods of fabricating a capacitor using the same
US7491606B2 (en) Semiconductor device and method for fabricating the same
US8114733B2 (en) Semiconductor device for preventing the leaning of storage nodes and method for manufacturing the same
KR20120088251A (en) Capacitor of semiconductor device
US20140159131A1 (en) Reservoir capacitor of semiconductor device and method for fabricating the same
KR20200053809A (en) Semiconductor device and method of manufacturing the same
KR102645594B1 (en) Semiconductor device and method for fabricating the same
KR20120042054A (en) Capacitor of semiconductor device and method for manufacturing the same
KR20110078020A (en) Method for manufacturing semiconductor device with pillinder type storage node
KR20130017865A (en) Semiconductor device and method for fabricating the same
KR100950752B1 (en) Semiconductor device and method for manufacturing the same
KR101211686B1 (en) Method for fabricating capacitor in semiconductor device
KR20130041522A (en) Semiconductor device and method for fabricating the same
KR20080098895A (en) Method for fabricating capacitor having storage electrode mixed concave and cylinder
KR100843940B1 (en) Forming method for capacitor of semiconductor device
KR20120052504A (en) Capacitor with double cylinder type storage node and method for manufacturing capacitor
KR100955932B1 (en) Method for forming capacitor of semiconductor device
KR101025732B1 (en) Method of fabricating capacitor for crack prevention
KR20120042576A (en) Method for forming the semiconductor device
KR100716644B1 (en) Method for manufacturing mim capacitor in semiconductor device
KR100731138B1 (en) Method for fabricating metal-insulator-metal capacitor in semiconductor device
KR20090076347A (en) Method of manufacturing capacitor of semiconductor device
KR20130017595A (en) Method for manufacturing semiconductor device with side contact

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid