KR100955932B1 - Method for forming capacitor of semiconductor device - Google Patents
Method for forming capacitor of semiconductor device Download PDFInfo
- Publication number
- KR100955932B1 KR100955932B1 KR1020070047649A KR20070047649A KR100955932B1 KR 100955932 B1 KR100955932 B1 KR 100955932B1 KR 1020070047649 A KR1020070047649 A KR 1020070047649A KR 20070047649 A KR20070047649 A KR 20070047649A KR 100955932 B1 KR100955932 B1 KR 100955932B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- storage node
- layer
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000003990 capacitor Substances 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000003860 storage Methods 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims description 19
- 238000000992 sputter etching Methods 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 40
- 239000011229 interlayer Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 소자의 캐패시터 형성방법은, 스토리지 노드 콘택 플러그가 형성된 반도체 기판 상에 몰드막을 형성하는 단계; 상기 몰드막을 식각하여 스토리지 노드 콘택 플러그를 노출시키는 홀을 형성하는 단계; 상기 홀 측면에 표면이 거친 형상을 갖는 절연막을 형성하는 단계; 상기 절연막을 포함한 홀 표면 상에 스토리지 노드용 도전막을 형성하는 단계; 및 상기 몰드막 상부에 형성된 스토리지 노드용 도전막 및 절연막 부분을 제거하여 홀 표면에 스토리지 노드를 형성하는 단계;를 포함한다.A capacitor forming method of a semiconductor device may include forming a mold film on a semiconductor substrate on which a storage node contact plug is formed; Etching the mold layer to form a hole exposing a storage node contact plug; Forming an insulating film having a rough surface on the side of the hole; Forming a conductive film for a storage node on a hole surface including the insulating film; And forming a storage node on a hole surface by removing the storage layer conductive layer and the insulating layer formed on the mold layer.
Description
도 1a 내지 도 1f 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 공정별 단면도.1A to 1F are cross-sectional views illustrating processes of forming capacitors of semiconductor devices in accordance with embodiments of the inventive concept.
도 2는 본 발명에 따른 반도체 소자의 캐패시터 형성시 거친 표면을 갖도록 형성된 몰드막을 보여주는 반도체 소자의 사진.Figure 2 is a photograph of a semiconductor device showing a mold film formed to have a rough surface when forming a capacitor of the semiconductor device according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100 : 반도체 기판 102 : 층간절연막100
104 : 식각정지막 105 : 스토리지 노드 콘택 플러그104: etch stop 105: storage node contact plug
106 : PSG막 108 : PE-TEOS막106: PSG film 108: PE-TEOS film
110 : 몰드막 112 : 절연막110
114 : 스토리지 노드용 도전막 116 : 유전막114: conductive film for storage node 116: dielectric film
SN : 스토리지 노드 H : 홀SN: Storage Node H: Hall
본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 보다 상세하게 는, 캐패시터(Capacitor)의 용량(Capacitance)을 증가시킬 수 있는 반도체 소자의 캐패시터 형성방법에 관한 것이다.The present invention relates to a method of forming a capacitor of a semiconductor device, and more particularly, to a method of forming a capacitor of a semiconductor device capable of increasing a capacity of a capacitor.
반도체 소자의 고집적화가 진행됨에 따라 단위 셀의 표면적 및 폭이 작아지는 문제로 인하여 소자의 리플레쉬 특성이 감소되는 어려움을 겪고 있어, 이러한 문제를 방지하기 위해 고용량을 갖고 누설전류의 발생이 적은 캐패시터의 개발이 지속적으로 요구되고 있다.As the integration of semiconductor devices progresses, the refreshing characteristics of the device are reduced due to the problem of decreasing the surface area and width of the unit cell. Development is constantly required.
상기 캐패시터는 스토리지 노드(Storage Node)와 플레이트 노드(Plate Node) 사이에 유전체(Dielectric)막이 개재된 구조로서, 이러한 구조를 갖는 캐패시터의 용량은 노드의 표면적과 유전체막의 유전율에 비례하고, 노드 간의 간격, 즉, 유전체막의 두께에 반비례한다. 따라서, 고용량의 캐패시터를 얻기 위해서는 노드의 표면적을 최대한 확보할 수 있도록 캐패시터의 높이를 최대한 높여주거나, 유전율이 큰 유전체막을 사용하거나, 또는 노드 간의 거리를 줄이는 것이 요구된다.The capacitor is a structure in which a dielectric film is interposed between a storage node and a plate node, and the capacitance of the capacitor having such a structure is proportional to the surface area of the node and the dielectric constant of the dielectric film, and the spacing between nodes. That is, it is inversely proportional to the thickness of the dielectric film. Therefore, in order to obtain a high capacity capacitor, it is required to increase the height of the capacitor as much as possible, to use a dielectric film having a high dielectric constant, or to reduce the distance between nodes so as to secure the maximum surface area of the node.
그런데, 노드 간의 거리, 즉, 유전체막의 두께를 줄이는 것은 한계가 있기 때문에, 고용량의 캐패시터를 형성하기 위한 연구는 유전율이 큰 유전체막을 사용하거나, 노드 표면적을 넓히는 방식으로 진행되고 있다. However, since there is a limit to reducing the distance between the nodes, that is, the thickness of the dielectric film, researches for forming a capacitor having a high capacity have been conducted by using a dielectric film having a high dielectric constant or increasing the node surface area.
이하에서는, 종래 기술에 따른 캐패시터의 형성방법을 간략하게 설명하도록 한다.Hereinafter, a method of forming a capacitor according to the prior art will be briefly described.
먼저, 활성영역을 정의하는 소자분리막과 비트라인 및 스토리지 노드 콘택 플러그를 비롯한 소정의 하부 구조물이 구비된 반도체 기판 상에 PSG(Phosphours Silicate Glass)막과 PE-TEOS(Plasma Enhanced-Tetra Ethyl Ortho Silicate)막의 적층막으로 몰드막을 증착한다.First, a PSP (Phosphours Silicate Glass) film and a Plasma Enhanced-Tetra Ethyl Ortho Silicate (PE-TEOS) film are formed on a semiconductor substrate having a predetermined substructure including an isolation layer, a bit line, and a storage node contact plug defining an active region. A mold film is deposited by a lamination film of the film.
그 다음, 상기 몰드막을 식각하여 상기 스토리지 노드 콘택 플러그를 노출시키는 스토리지 노드용 홀을 형성한다. 이때, 상기 스토리지 노드용 홀은 캐패시터의 용량을 확보하기 위해 충분히 높은 높이로 형성해주어야 한다. 계속해서, 상기 스토리지 노드용 홀에 베리어막과 도전막을 증착한 후, 에치-백(Etch-Back)해서 스토리지 노드를 형성한다. Next, the mold layer is etched to form a hole for the storage node exposing the storage node contact plug. In this case, the hole for the storage node should be formed to a high enough height to secure the capacity of the capacitor. Subsequently, a barrier film and a conductive film are deposited in the holes for the storage node, and then etched back to form a storage node.
이어서, 상기 스토리지 노드 상에 유전막과 플레이트 노드를 형성하여 캐패시터를 형성한다.Subsequently, a dielectric layer and a plate node are formed on the storage node to form a capacitor.
그러나, 전술한 종래 기술의 경우에는, 소망하는 캐패시터의 용량을 확보하기 위해 높이가 증가한 스토리지 노드용 홀의 식각 공정에 어려움이 있다. 또한, 상기 캐패시터의 형성 후에 금속배선용 콘택홀이 형성되는데, 캐패시터의 용량을 확보하기 위해 높이가 증가된 스토리지 노드의 높이만큼 상기 콘택홀의 높이도 함께 증가하는 바, 그 식각 공정에 어려움이 있다. However, in the above-described prior art, there is a difficulty in the etching process of the storage node hole whose height has been increased to secure the capacity of the desired capacitor. In addition, after the formation of the capacitor, a metal contact hole is formed, and the height of the contact hole increases with the height of the storage node whose height is increased to secure the capacity of the capacitor.
결과적으로, 상기 스토리지 노드의 높이를 증가시키는 방법은 식각공정에 한계가 있으므로 소망하는 캐패시터의 용량을 확보하기가 어려우며, 이 때문에, 반도체 소자의 동작 특성이 저하된다.As a result, the method of increasing the height of the storage node has a limitation in the etching process, so it is difficult to secure the capacity of the desired capacitor, and thus, the operating characteristics of the semiconductor device are deteriorated.
따라서, 본 발명은 고집적화된 반도체 소자의 제조시 캐패시터의 용량을 효과적으로 증가시켜 반도체 소자의 동작 특성을 개선할 수 있는 반도체 소자의 캐패시터 형성방법을 제공한다.Accordingly, the present invention provides a method of forming a capacitor of a semiconductor device capable of improving the operating characteristics of the semiconductor device by effectively increasing the capacity of the capacitor in the manufacture of highly integrated semiconductor devices.
본 발명에 따른 반도체 소자의 캐패시터 형성방법은, 스토리지 노드 콘택 플러그가 형성된 반도체 기판 상에 몰드막을 형성하는 단계; 상기 몰드막을 식각하여 스토리지 노드 콘택 플러그를 노출시키는 홀을 형성하는 단계; 상기 홀 측면에 표면이 거친 형상을 갖는 절연막을 형성하는 단계; 상기 절연막을 포함한 홀 표면 상에 스토리지 노드용 도전막을 형성하는 단계; 및 상기 몰드막 상부에 형성된 스토리지 노드용 도전막 및 절연막 부분을 제거하여 홀 표면에 스토리지 노드를 형성하는 단계;를 포함한다.A method of forming a capacitor of a semiconductor device according to the present invention includes forming a mold film on a semiconductor substrate on which a storage node contact plug is formed; Etching the mold layer to form a hole exposing a storage node contact plug; Forming an insulating film having a rough surface on the side of the hole; Forming a conductive film for a storage node on a hole surface including the insulating film; And forming a storage node on a hole surface by removing the storage layer conductive layer and the insulating layer formed on the mold layer.
여기서, 상기 몰드막 상부에 형성된 스토리지 노드용 도전막 및 절연막 부분은 에치-백 방식으로 제거하는 것을 특징으로 한다.Here, the conductive layer and the insulating portion for the storage node formed on the mold layer is removed by an etch-back method.
상기 스토리지 노드를 형성하는 단계 후, 상기 스토리지 노드 상에 유전막 및 플레이트 노드를 형성하는 단계;를 더 포함하는 것을 특징으로 한다.After the forming of the storage node, forming a dielectric layer and a plate node on the storage node.
상기 스토리지 노드를 형성하는 단계 후, 상기 절연막 및 몰드막을 제거하는 단계; 및 상기 스토리지 노드 상에 유전막 및 플레이트 노드를 형성하는 단계;를 더 포함하는 것을 특징으로 한다.After forming the storage node, removing the insulating film and the mold film; And forming a dielectric layer and a plate node on the storage node.
상기 유전막은 ZAZ(ZrO2-Al2O3-ZrO2)막으로 형성하는 것을 특징으로 한다.The dielectric film may be formed of a ZAZ (ZrO 2 -Al 2 O 3 -ZrO 2 ) film.
상기 몰드막은 단일막 또는 적층막 구조로 형성하는 것을 특징으로 한다.The mold film may be formed in a single film or laminated film structure.
상기 몰드막은 PSG막과 PE-TEOS막의 이중막으로 형성하는 것을 특징으로 한다.The mold film is formed of a double film of a PSG film and a PE-TEOS film.
상기 홀은 상단부 선폭이 하단부 선폭보다 좀 더 크게 형성하는 것을 특징으로 한다.The hole is characterized in that the upper line width is formed to be larger than the lower line width.
상기 절연막은 산화막으로 형성하며, 상기 산화막은 증착 및 스퍼터 식각을 반복 수행하는 HDP 증착 방식으로 형성하는 것을 특징으로 한다.The insulating film is formed of an oxide film, and the oxide film is formed by an HDP deposition method of repeatedly performing deposition and sputter etching.
상기 HDP 증착 방식은 200∼600℃의 온도, 2∼1000mTorr의 압력, 1000∼10000W의 LF 파워 및 500∼5000W의 HF 파워 중 어느 하나 이상을 만족하는 조건 하에서 SiH4 가스의 플로우량을 30∼200sccm으로 하고, O2 가스의 플로우량을 30∼400sccm으로 하며, He 가스의 플로우량을 100∼1000sccm으로 하여 수행하는 것을 특징으로 한다. In the HDP deposition method, the flow rate of SiH 4 gas is reduced to 30 to 200 sccm under conditions satisfying any one or more of a temperature of 200 to 600 ° C., a pressure of 2 to 1000 mTorr, a LF power of 1000 to 10000 W, and an HF power of 500 to 5000 W. The flow rate of the O 2 gas is set to 30 to 400 sccm, and the flow amount of He gas is set to 100 to 1000 sccm.
상기 HDP 증착 방식은 H2 가스를 첨가하여 상기 스퍼터 식각의 비율을 0.01∼0.04로 하는 조건으로 수행하는 것을 특징으로 한다.The HDP deposition method is performed by adding H 2 gas under the condition that the ratio of the sputter etching is 0.01 to 0.04.
상기 H2 가스는 300∼1000sccm으로 플로우시키는 것을 특징으로 한다.The H 2 gas is characterized by flowing at 300 to 1000 sccm.
상기 절연막은 500∼1000Å의 두께로 상기 홀 측면 상단부에 형성하는 것을 특징으로 한다.The insulating film is formed at an upper end portion of the hole side surface with a thickness of 500 to 1000 GPa.
상기 스토리지 노드용 도전막은 TiN막으로 형성하는 것을 특징으로 한다.The storage node conductive film is formed of a TiN film.
(실시예)(Example)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명은, 스토리지 노드의 표면적을 증가시켜 캐패시터의 용량을 증가시키 는 반도체 소자의 캐패시터 형성방법으로서, 스토리지 노드용 홀의 측면에 표면이 거친 형상을 갖는 절연막을 형성한 후, 상기 절연막의 거친 표면을 따라 스토리지 노드를 형성한다.The present invention provides a method of forming a capacitor of a semiconductor device that increases the capacity of a capacitor by increasing the surface area of a storage node, wherein an insulating film having a rough surface is formed on a side surface of a hole for the storage node, and then the rough surface of the insulating film is removed. To form a storage node.
자세하게, 상기 절연막은 증착 및 스퍼터 식각을 반복 수행하는 HDP(High Density Plasma) 방식을 통해 형성하며, 이때, 상기 HDP 방식은 증착 대비 스퍼터 식각의 비율이 감소되도록 H2 가스를 첨가하면서 수행한다.In detail, the insulating layer is formed through a high density plasma (HDP) method for repeatedly performing deposition and sputter etching. In this case, the HDP method is performed while H 2 gas is added to reduce the ratio of sputter etching to deposition.
이렇게 하면, 상기 HDP 방식을 통한 절연막의 형성시 SDR(Sputtering Deposition Ratio)이 감소되어 상기 스토리지 노드용 홀의 측면에 표면이 거친 형상을 갖는 절연막을 형성할 수 있으므로 스토리지 노드의 표면적을 종래보다 증가시킬 수 있으며, 이를 통해, 상기 캐패시터의 용량을 증가시켜 반도체 소자의 동작 특성을 개선할 수 있다.In this case, the sputtering deposition ratio (SDR) is reduced when the insulating film is formed through the HDP method, thereby forming an insulating film having a rough surface on the side of the hole for the storage node, thereby increasing the surface area of the storage node. In this way, the capacitance of the capacitor may be increased to improve operating characteristics of the semiconductor device.
도 1a 내지 도 1f는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 공정별 단면도이다.1A to 1F are cross-sectional views illustrating processes of forming a capacitor of a semiconductor device according to an exemplary embodiment of the present invention.
도 1a를 참조하면, 활성영역을 정의하는 소자분리막(미도시)과 비트라인(미도시)을 비롯한 소정의 하부 구조물(미도시)이 구비된 반도체 기판(100) 상에 상기 하부 구조물을 덮도록 층간절연막(102)을 증착한 후, 상기 층간절연막(102) 내에 스토리지 노드 콘택 플러그(105)를 형성한다.Referring to FIG. 1A, the lower structure is covered on a
그런다음, 상기 스토리지 노드 콘택 플러그(105)를 포함한 층간절연막(102) 상에 식각정지막(104)과 몰드막(110)을 차례로 형성한다. 상기 식각정지막(104)은 버퍼산화막과 질화막의 적층막으로 형성하며, 상기 몰드막(110)은 단일막 또는 적층막 구조, 바람직하게는, PSG막(106)과 PE-TEOS막(108)의 이중막 구조로 형성한다.Thereafter, an
도 1b를 참조하면, 상기 몰드막(110) 상에 스토리지 노드 형성 영역을 노출시키는 마스크패턴(미도시)을 형성한 다음, 상기 마스크패턴을 식각마스크로 이용해서 상기 몰드막(110) 및 식각정지막(104)을 차례로 식각하여 상기 스토리지 노드 콘택 플러그(105)를 노출시키는 홀(H)을 형성한다. 이어서, 상기 마스크패턴을 제거한다. 이때, 상기 홀(H)은 하단부보다 상단부에서 더 큰 선폭을 갖도록 형성하는 것이 바람직하다.Referring to FIG. 1B, a mask pattern (not shown) is formed on the
도 1c를 참조하면, 상기 홀(H) 측면을 포함한 반도체 기판(100) 전면 상에 표면이 거친 형상을 갖는 절연막(112)을 증착한다. Referring to FIG. 1C, an
여기서, 상기 절연막(112)은 증착 및 스퍼터 식각을 반복 수행하는 HDP 증착 방식을 통해 산화막으로 형성한다. 상기 HDP 증착 방식은 200∼600℃의 온도, 2∼1000mTorr의 압력, 1000∼10000W의 LF 파워 및 500∼5000W의 HF 파워 중 어느 하나 이상을 만족하는 조건 하에서 SiH4 가스의 플로우량을 30∼200sccm으로 하고, O2 가스의 플로우량을 O2/SiH4 가 1.0∼2.0이 되도록 하는 양, 구체적으로 30∼400sccm으로 하며, 그리고, He 가스의 플로우량을 100∼1000sccm으로 하여 수행한다.Here, the insulating
또한, 상기 HDP 증착 방식은 상기 절연막(112)의 표면이 거친 형상을 갖도록 스퍼터 식각이 거의 일어나지 않게, 예컨데, SDR이 0.01∼0.04 정도 되도록 수행해 야 하는데, 이를 위해, H2 가스를 300∼1000sccm 정도로 플로우시키면서 수행한다. In addition, the HDP deposition method should be performed so that sputter etching hardly occurs so that the surface of the insulating
여기서, 상기 절연막(112)은 500∼1000Å 정도의 두께로 형성하는 것이 바람직하다. 이는, 상기 절연막(112)이 1000Å 이상의 두께로 형성되면 캐패시터의 입구가 막히는 현상이 발생되어 후속 스토리지 노드의 형성이 어렵기 때문이다. 또한, 상기 절연막(112)은 상기 홀(H) 측면 상단부에만 형성되도 무방하다.Here, the insulating
도 2는 상기 절연막의 거친 표면을 설명하기 위한 사진이다. 도시된 바와 같이, 상기 절연막은 울퉁불퉁한 거친(Rough) 표면을 가지도록 형성한다.2 is a photograph for explaining a rough surface of the insulating film. As shown, the insulating film is formed to have an uneven rough surface.
도 1d를 참조하면, 상기 절연막(112)을 포함한 홀(H) 표면 상에 스토리지 노드용 도전막(114)을 형성한다. 상기 스토리지 노드용 도전막(114)은 TiN막으로 형성한다.Referring to FIG. 1D, the
도 1e를 참조하면, 상기 스토리지 노드용 도전막(114) 및 절연막(112) 부분을 상기 몰드막(110)의 상부가 노출될 때까지 에치-백(Etch-Back)하여 상기 홀(H) 표면에 TiN막으로 이루어진 스토리지 노드(SN)를 형성한다. 이때, 상기 스토리지 노드(SN)는 상기 절연막(112)의 거친 표면을 따라 형성되기 때문에 상기 스토리지 노드(SN)의 표면적이 증가하며, 따라서, 캐패시터의 용량을 효과적으로 증가시킬 수 있다.Referring to FIG. 1E, the
도 1f를 참조하면, 상기 절연막(112) 및 몰드막(110)을 제거하기 위한 딥-아웃(Dip-out) 공정을 수행한 후, 상기 스토리지 노드(SN) 상에 유전막(116) 및 플레이트 노드(미도시)를 차례로 형성한다. 상기 유전막(116)은 유전율이 높은 ZAZ(ZrO2-Al2O3-ZrO2)막으로 형성한다.Referring to FIG. 1F, a
이후, 도시하지는 않았지만 공지된 일련의 후속 공정들을 차례로 수행하여 본 발명에 따른 반도체 소자의 캐패시터를 완성한다.Thereafter, although not shown, a series of subsequent known processes are sequentially performed to complete the capacitor of the semiconductor device according to the present invention.
여기서, 본 발명은 증착에 비해 스퍼터 식각이 거의 일어나지 않도록 수행하는 HDP 증착 방식을 통해 표면이 거친 형상을 갖는 절연막을 형성함으로써, 상기 절연막의 거친 표면을 따라 형성되는 스토리지 노드의 표면적을 증가시킬 수 있으며, 이를 통해, 소망하는 캐패시터의 용량을 확보할 수 있다. 따라서, 반도체 소자의 동작 특성을 개선할 수 있다.Here, the present invention can increase the surface area of the storage node formed along the rough surface of the insulating film by forming an insulating film having a rough surface by the HDP deposition method that is performed so that sputter etching hardly occurs compared to the deposition. By doing so, it is possible to secure the capacity of the desired capacitor. Therefore, the operating characteristics of the semiconductor device can be improved.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.
이상에서와 같이, 본 발명은 홀 측면에 증착 대비 스퍼터 식각의 비율이 낮도록 HDP 방식을 수행하여 표면이 거친 형상을 갖는 절연막을 형성함으로써, 상기 절연막의 거친 표면을 따라 형성되는 스토리지 노드의 표면적을 증가시킬 수 있다. As described above, the present invention forms an insulating film having a rough surface by performing the HDP method on the side of the hole so that the ratio of sputter etching to the deposition is low, thereby reducing the surface area of the storage node formed along the rough surface of the insulating film. Can be increased.
따라서, 본 발명은 상기 스토리지 노드의 표면적을 증가시킴으로써, 캐패시터의 용량을 효과적으로 증가시킬 수 있으며, 이를 통해, 반도체 소자의 동작 특성을 개선할 수 있다.Therefore, the present invention can increase the capacity of the capacitor effectively by increasing the surface area of the storage node, thereby improving the operating characteristics of the semiconductor device.
Claims (16)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070047649A KR100955932B1 (en) | 2007-05-16 | 2007-05-16 | Method for forming capacitor of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070047649A KR100955932B1 (en) | 2007-05-16 | 2007-05-16 | Method for forming capacitor of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080101210A KR20080101210A (en) | 2008-11-21 |
| KR100955932B1 true KR100955932B1 (en) | 2010-05-03 |
Family
ID=40287505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070047649A KR100955932B1 (en) | 2007-05-16 | 2007-05-16 | Method for forming capacitor of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100955932B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11289062A (en) | 1998-04-02 | 1999-10-19 | Toshiba Corp | Semiconductor storage device and its manufacture |
| KR20020057698A (en) * | 2001-01-05 | 2002-07-12 | 윤종용 | Method for forming a lower electrode of cylinder type capacitor preventing a twin bit failure |
| KR20050000902A (en) * | 2003-06-25 | 2005-01-06 | 주식회사 하이닉스반도체 | Method of manufacturing capacitor for semiconductor device |
| KR20050051114A (en) * | 2003-11-27 | 2005-06-01 | 삼성전자주식회사 | Capacitor, method for manufacturing the capacitor, semiconductor device including the capacitor, and method for manufacturing the semiconductor device |
-
2007
- 2007-05-16 KR KR1020070047649A patent/KR100955932B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11289062A (en) | 1998-04-02 | 1999-10-19 | Toshiba Corp | Semiconductor storage device and its manufacture |
| KR20020057698A (en) * | 2001-01-05 | 2002-07-12 | 윤종용 | Method for forming a lower electrode of cylinder type capacitor preventing a twin bit failure |
| KR20050000902A (en) * | 2003-06-25 | 2005-01-06 | 주식회사 하이닉스반도체 | Method of manufacturing capacitor for semiconductor device |
| KR20050051114A (en) * | 2003-11-27 | 2005-06-01 | 삼성전자주식회사 | Capacitor, method for manufacturing the capacitor, semiconductor device including the capacitor, and method for manufacturing the semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080101210A (en) | 2008-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4111427B2 (en) | Capacitor manufacturing method for semiconductor device | |
| KR100449030B1 (en) | Stack Capacitor and Method of Fabricating the Same | |
| US5364813A (en) | Stacked DRAM poly plate capacitor | |
| WO2009023396A2 (en) | Methods of forming a plurality of capacitors | |
| WO2022148067A1 (en) | Semiconductor structure and manufacturing method therefor | |
| US7332391B2 (en) | Method for forming storage node contacts in semiconductor device | |
| KR20100078971A (en) | Semiconductor device and method for manufacturing of the same | |
| KR100955932B1 (en) | Method for forming capacitor of semiconductor device | |
| KR20090067606A (en) | Method for forming a capacitor in semiconductor device | |
| JP2006148052A (en) | Method for forming storage electrode of semiconductor element | |
| KR100953022B1 (en) | Method of forming a contact plug in semiconductor device | |
| KR20060134340A (en) | Method for forming a contact hole in semiconductor device | |
| KR100517911B1 (en) | Semiconductor fabrication method capable of preventing misalign between bottom electrode and storage node contact and oxidation of diffusion barrier layer | |
| KR100680962B1 (en) | Method for forming capacitor of semiconductor device | |
| KR100587032B1 (en) | Method of manufacturing semiconductor memory device | |
| KR20080094500A (en) | Semiconductor device and method for manufacturing the same | |
| KR20080088921A (en) | Method for manufacturing capacitor | |
| KR20120052504A (en) | Capacitor with double cylinder type storage node and method for manufacturing capacitor | |
| KR20090076347A (en) | Method of manufacturing capacitor of semiconductor device | |
| KR100683486B1 (en) | Method of manufacturing capacitor for semiconductor device | |
| KR100599441B1 (en) | Capacitor with plate by ito and method for fabricating the same | |
| KR20100034629A (en) | Method for fabricating capacitor | |
| KR20090037257A (en) | Method for forming capacitor of semiconductor device | |
| KR20040039592A (en) | Method of manufacturing a capacitor of a semiconductor device | |
| KR20130017865A (en) | Semiconductor device and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |