KR20130016093A

KR20130016093A - 전력 변환기 펄스 폭 변조 제어 회로 및 그 제어 방법

Info

Publication number: KR20130016093A
Application number: KR1020120084410A
Authority: KR
Inventors: 웨-메이 치우
Original assignee: 웨-메이 치우
Priority date: 2011-08-03
Filing date: 2012-08-01
Publication date: 2013-02-14
Also published as: KR101372686B1; TWI465012B; TW201308841A; JP5391318B2; JP2013038782A

Abstract

본 발명은 일종의 전력 변환기 펄스 폭 변조 제어 회로 및 그 제어 방법에 관한 것으로, 그 전력 변환기는 최소 한개의 상위 브리지 소자, 한개의 하위 브리지 소자를 포함하며, 그 상, 하위 브리지 소자는 입력 전원과 전기 연결되고, 그 상, 하위 브리지 소자는 위상 노드를 거쳐 연결되며, 위상 노드는 펄스 폭 변조 신호로 제어되는 구동기 동작을 받아 상, 하위 브리지 소자의 스위치 변환 동작을 하게 한다. 또 그 위상 노드는 출력 인덕터, 출력 커패시터와 연결되고, 출력 인덕터 전류가 출력 커패시터에 대해 충전 출력 전압을 만드는 것을 제어하며, 그 중, 그 펄스 폭 변조 제어 회로는 가상 전류 리플 펄스 폭 변조 회로를 포함하고, 그 가상 전류 리플 펄스 폭 변조 회로는 적분 및 직류 바이어스 제거 장치를 가지며 상술한 위상 노드 전압 신호 및 출력 전압에 반응하는 신호를 입력하고, 직류 기준 전압 레벨에 있는 가상 전류 리플 매개 변수 신호를 만든다. 또 위상 합성 장치는 그 가상 전류 리플 매개 변수 신호와 출력 전압 신호 경사도가 펄스 폭 변조 매개 변수 신호를 벡터 합성하게 하며, 또 더블 트랙 기준 전압 레벨 발생 장치는 상, 하 직류 기준 전압 레벨을 만들고, 그 펄스 폭 변조 매개 변수 신호는 상, 하 직류 기준 전압 레벨과 비교하여 펄스 폭 변조 신호를 만들고 상술한 구동기에 입력한다.

Description

전력 변환기 펄스 폭 변조 제어 회로 및 그 제어 방법{A PULSE WIDTH MODULATION CONTROL CIRCUIT OF POWER CONVERTER AND A METHOD THEREOF}

본 발명은 일종의 전력 변환기 펄스 폭 변조 제어 회로 및 그 제어 방법에 관한 것으로, 특히 일종의 폐회로가 없이 안정적으로 보상 조정시키는 펄스 폭 변조 제어 회로 및 그 제어 방법에 관한 것이다.

전력 변환기는 일반적인 전자 설비에 있어서 매우 중요한 지위를 차지하고 있는데, 전력 변환은 전자 설비 작동시에 필요한 전압을 제공한다. 사용자에게 있어서, 전자 설비 작동 시간의 지속력은 종종 전자 설비 구매시 중요한 고려 인소의 하나이기 때문에, 전자 설비가 장시간 작동 상태를 유지할 수 있도록 하는 방법은 현재 전력 변환기의 주요 설계 목표가 되었다.

현재 전력 변환기의 설계는 주로 교환식 전력 변환기(Switching Power Supplies) 위주로서, 교환식 전력 변환기는 부하에 필요한 출력 전력 판단에 따라, 전압을 출력하거나 전류를 출력하며, 펄스 폭 변조(PWM Pulse-width modulation) 방법을 이용하여, 전력 변환기가 전기 에너지를 출력할 때 비교적 정확하게 부하에 사용할 수 있도록 부하되는 전기 에너지로 출력될 수 있게 제어한다. 그렇기 때문에, 교환식 전력 변환기의 사용시에는 전기 에너지 낭비가 생기기 쉽지 않고, 전기 에너지의 손실을 절약할 수 있다.

미국 특허 공고 번호 US6433525의 특허를 참고하면, Intersil 회사가 제출한 일종의 교환식 전력 변환기는 주로 전류 인덕터 감지 회로를 이용하여 전류의 극성 변환 연부를 감지하고, 카운터로 부하된 전류 상태가 변환되기 시작하는 시간을 측정하여, 전기 에너지의 출력 모식을 선택하기 때문에, 그 교환시 전력 변환기가 고전류 부하 상태에 처하게 되면, 펄스 폭 변조 제어 회로를 선택하여 출력되는 전기 에너지를 제어한다. 그러나 저전류 부하 상태에서는 히스테리 (리플) 제어 회로를 선택해서 출력되는 전기 에너지를 제어한다. 이를 통해 전기 에너지 출력을 절약시키는 목적을 달성함으로써, 전자 설비의 작동 시간을 지속 연장시킨다.

그러나 이러한 교환식 전력 변환기의 카운터가 부하된 전류 상태 변화를 감지하고, 적합한 전기 에너지 출력 모식을 선택하는 사이에는 시간 차이가 생기기 때문에, 교환식 전력 변환기가 부하되는 전류 상태와 정확하게 조화를 이루지 못하면서, 적합한 전기 에너지를 제공할 수 없게 된다. 예를 들면, 고전류 상태에서 저전류 상태로 부하가 변하면, 카운터 작동시의 시간 차이로 인해 그 교류식 전력 변환기는 여전히 히스테리 (리플)를 사용해 제어 회로를 조절함으로써 출력되는 전기 에너지를 제어하게 되면서, 출력되는 전기 에너지가 부하에 필요한 바를 맞출 수가 없게 되고, 나아가 전기 에너지의 손실을 일으킨다. 그렇기 때문에, 이렇게 카운터를 이용한 교환식 전력 변환기는 전기 에너지 출력 조절 효과에 비교적 안좋고, 또 전기 에너지의 손실을 발생시킨다.

또한, 이러한 교환식 전력 변환기로 설계된 펄스 폭 변조 제어 회로는 안정적으로 전력을 부하로 출력시키기 위해서는 반드시 부하 입력 전력에 보상 조정을 하고, 히스테리(리플)로 제어 회로나 기타 회로를 조절해야 하며, 단일 제어 회로만을 사용해서는 출력 전압을 안정적으로 제어하는 효과를 얻을 수는 없다, 이러한 교환식 전력 변환기의 설계 원가는 비교적 높고, 체적이 비교적 크기 때문에, 최근 전자 제품 체적이 부단히 작아지는 추세하에서 이러한 전력 변환기의 설계는 진심으로 반드시 개선되어야 한다.

본 발명의 목적은 일종의 변환기 출력측 인덕턴스, 커패시턴스 특성을 감소시켜서 펄스 폭 변조 제어 신호에 영향을 주고, 정확한 제어 및 원가 감소 효과를 지닌 제품의 제공에 있다.

전술한 과제를 해결하기 위해 본 발명에 따른 변환기는 최소 한개의 상위 브리지 소자, 하위 브리지 소자를 포함하며, 그 상, 하위 브리지 소자는 입력 전원과 전기 연결되고, 그 상, 하위 브리지 소자는 위상 노드를 거쳐 연결되며, 위상 노드는 펄스 폭 변조 신호로 제어되는 구동기 동작을 받아 위상 노드 전압 신호를 만들어 상, 하위 브리지 소자의 스위치 변환 동작을 하게 한다. 또 그 위상 노드는 출력 인덕터, 출력 커패시터와 연결되고, 출력 인덕터 전류가 출력 커패시터에 대해 충전 출력 전압을 만드는 것을 제어한다. 그 중, 본 발명의 펄스 폭 변조 제어 회로는 가상 전류 리플 펄스 폭 조절 회로를 포함하며, 그 가상 전류 리플 펄스 폭 변조 회로는 적분 및 직류 바이어스 제거 장치가 있어서 상술한 위상 노드 전압 신호 및 출력 전압에 반응하는 신호를 입력하며, 직류 기준 전압 레벨에 있는 가상 전류 리플 매개 변수 신호를 만든다. 또 위상 합성 장치는 그 가상 전류 리플 매개 변수 신호와 출력 전압 신호 경사도가 펄스 폭 변조 매개 변수 신호를 벡터 합성하게 하며, 또 더블 트랙 기준 전압 레벨 발생 장치는 상, 하 직류 기준 전압 레벨을 만들고, 그 펄스 폭 변조 매개 변수 신호는 상, 하 직류 기준 전압 레벨과 비교하여 펄스 폭 변조 신호를 만들고 상술한 구동기에 입력한다.

본 발명의 가상 전류 리플 펄스 폭 변조 회로는 직류 기준 전압 레벨 장치, 적분 및 직류 바이어스 제거 장치, 위상 합성 장치, 더블 트랙 기준 전압 레벨 발생 장치, 펄스 폭 변조 발생 장치를 포함하며, 그 중, 직류 기준 전압 레벨 장치는 직류 기준 전압 레벨을 제공한다. 또 적분 및 직류 바이어스 제거 장치 입력단은 상술한 위상 노드 전압 신호에 연결되고, 직류 기준 전압 레벨 장치와 연결되어, 위상 노드 전압 신호의 구형파가 적분 및 직류 바이어스 제거를 거쳐 직류 기준 전압 레벨에 있는 삼각파를 형성하도록 하고, 그 삼각파 경사도는 위상 노드 전압 신호의 변화에 반응한다. 또 위상 합성 장치는 적분 및 직류 바이어스 제거 장치가 출력하는 적분 파형 전압과 변환기의 출력 전압을 접수하여 비율대로 겹쳐져 합성시켜 삼각파와 유사한 전압을 만들고, 그 전압은 펄스 폭 변조 매개 변수 신호이다. 또 그 더블 트랙 기준 전압 레벨 발생 장치의 입력측은 직류 기준 전압 레벨 장치와 연결되고, 펄스 폭 변조 발생 장치로 출력되며, 또 그 더블 트랙 기준 전압 레벨 발생 장치는 직류 기준 전압 레벨 정, 부전압 동일한 차이에 대응하는 더블 트랙 상, 하 직류 기준 전압 레벨을 만들고, 또 그 펄스 폭 변조 발생 장치 입력측은 위상 합성 장치 출력단 및 더블 트랙 기준 전압 레벨 발생 장치 출력단과 연결되어, 위상 합성 장치가 입력하는 펄스 폭 변조 매개 변수 신호를 더블 트랙 기준 전압 레벨 발생 장치의 상 직류 기준 전압 레벨, 하 직류 기준 전압 레벨과 비교하여, 펄스 폭 변조 신호를 만들도록 하고, 그 펄스 폭 변조 신호는 구동기에 입력되어 상, 하위 브리지 소자의 동작을 제어한다.

본 발명은 그 가상 전류 리플 펄스 폭 변조 회로로 전력 변환기를 설계함으로써, 출력 인덕터 및 필터 커패시터의 소자 특성 저항을 전혀 정밀하게 제어할 필요가 없고, 오류 증폭기의 주파수 응답 특성을 플러스 라인 조정해서, 안정도가 높고, 사용하기에 쉬운 전력 변환기를 설계할 수 있다. 즉, 그 전력 변환기를 사용하면, 고부하 상태이든 저부하 상태이든 그 가상 전류 리플 펄스 폭 변조 회로가 모두 안정적인 전력 출력이라는 목적을 달성할 수 있어서, 비단 전력 변환기의 제작 원가를 낮출 수 있을 뿐 아니라, 파워 서플라이의 체적도 축소시킬 수 있기 때문에, 기존 기술상의 단점을 해결할 수 있다.

본 발명의 폐회로가 없이 안정적으로 보상 조정시키는 펄스 폭 변조 제어 방법으로서, 아래의 순서를 포함한다:

a. 위상 노드를 취하는 구형파 전압 신호는 직류 기준 전압 레벨이 있고, 그 신호는 적분 및 직류 바이어스 제거 처리를 통해 직류 기준 전압 레벨에 있는 가상 전류 리플 매개 변수 신호를 만든다;

b. 출력 전압에 반응하는 신호와 가상 전류 리플 매개 변수 신호를 겹쳐 합성시켜 삼각파와 유사한 펄스 폭 변조 매개 변수 신호를 갖는다;

c. 펄스 폭 변조 매개 변수 신호를 감지하고 펄스 폭 변조 신호를 만들어서 상, 하위 브리지 소자 동작을 제어한다.

그 중, 상술한 c 순서의 감지 방식은 직류 기준 전압 레벨 동일한 정, 부전압 차이에 대응하는 상, 하 직류 기준 전압 레벨을 만들고, 그 펄스 폭 변조 매개 변수 신호의 상승, 하강파가 각각 상, 하 직류 기준 전압 레벨 신호의 레벨에 위치할 때 펄스 폭 변조 신호를 만든다.

본 발명에 따르면 변환기 출력측 인덕턴스, 커패시턴스 특성을 감소시켜서 펄스 폭 변조 제어 신호에 영향을 주고, 정확한 제어 및 원가 감소 효과를 지닌 제품을 제공할 수 있다.

도 1은 본 발명의 회로 구조 결선도,
도 2는 본 발명의 가상 전류 리플 펄스 폭 변조 회로 블록 다이어그램,
도 3은 본 발명의 가상 전류 리플 펄스 폭 변조 회로 및 동작 파형 상태 결선도,
도 4는 본 발명의 동작 파형 결선도,
도 5는 본 발명의 실시예 적분 및 직류 바이어스 제거 장치 회로 결선도,
도 5a는 본 발명의 도 5에 대응하는 파형 결선도,
도 6은 본 발명의 또 다른 실시예 직류 바이어스 제거 부분 회로 결선도,
도 6a은 본 발명의 도 6에 대응하는 파형 결선도,
도 6b는 본 발명의 도 6에 대응하는 파형 결선도,
도 7은 본 발명의 실시예 위상 합성 장치 회로 결선도,
도 8은 본 발명의 실시예 더블 트랙 기준 전압 레벨 발생 장치 회로 결선도,
도 9는 본 발명의 실시예 펄스 폭 변조 장치 회로 결선도,
도 10은 본 발명의 다중 위상 결선도이다.

이하 첨부한 도면을 참조하여 본 발명의 실시예에 대해 설명하도록 한다.

도 1을 참고하면, 본 발명의 변환기 회로 구조도로서, 본 발명의 변환기는 상위 브리지 소자(Q1), 하위 브리지 소자(Q2)를 포함하며, 상, 하위 브리지 소자(Q1,Q2)는 입력 전원 VIN과 전기 연결되고, 그 상, 하위 브리지 소자(Q1,Q2)는 위상 노드(A)를 거쳐 연결되며, 위상 노드(A)는 구동기(91) 동작을 받아 상, 하위 브리지 소자(Q1,Q2)가 스위치 변환 동작을 할 수 있게 한다. 상술한 하위 브리지 소자(Q2)는 역시 다이오드일 수도 있고(도면중 미표시), 또 그 위상 노드(A)는 출력 인덕터(92), 출력 커패시터(93)과 연결되며, 출력 인덕터(92) 전류가 출력 커패시터(93)에 대해 충전 출력 전압 VOUT를 만드는 것을 제어한다. 그러나 본 실시예에서는 전압 디바이더 저항기(94,95)의 부분 압력 전압을 사용하여 출력 전압 VOUT 변화를 측정하였고, 또 본 발명은 가상 전류 리플 펄스 폭 변조 회로(1)을 가지고 있으며, 그 가상 전류 리플 펄스 폭 변조 회로(1)은 상술한 위상 노드(A) 전압 신호를 입력하고 출력 전압 VOUT 신호에 반응하며, 구동기(91)로 출력되어 상, 하위 브리지 소자(Q1,Q2)의 스위치 동작을 제어한다.

도 1 내지 도 4를 함께 참고하면, 본 발명의 가상 전류 리플 펄스 폭 변조 회로(1)은 직류 기준 전압 레벨 장치(2), 적분 및 직류 바이어스 제거 장치(3), 위상 합성 장치(4), 더블 트랙 기준 전압 레벨 발생 장치(5), 펄스 폭 변조 발생 장치(6)를 포함하며, 그 중 직류 기준 전압 레벨 장치(2)는 직류 기준 전압 레벨 VREF를 제공하고 (도 4 참고), 또 적분 및 직류 바이어스 제거 장치(3)의 입력단은 위상 노드(A) 전압 VSW 신호와 연결되며, 직류 기준 전압 레벨 장치(2)와 연결되고, 적분 부분(31), 직류 바이어스 제거 부분(32)를 가진다.

도 3, 4에서 보는 바와 같이, 그 위상 노드(A) 전압 신호의 구형파는 적분 및 직류 바이어스 제거를 통해 직류 기준 전압 레벨에 있는 삼각파 Vint를 형성하고, 그 파형은 도 4와 같으며, 또 그 삼각파 경사도는 위상 노드(A) 전압 신호 변화에 반응한다. 본 실시예 도 4에서 보는 바와 같이 Vint 파형은 역위상 형태이며, 역시 동위상 형태도 될 수 있다.

위상 합성 장치(4)는 적분 및 직류 바이어스 제거 장치(3)이 출력하는 적분 파형 전압을 받아서 변환기 피드백과 출력 전압 VFB를 감지해 비율대로 겹쳐 삼각파 전압을 합성하고, 그 파형은 도 4의 VEA에서 보는 바와 같다. 그 VEA 전압은 펄스 폭 변조 매개 변수 신호가 되며, 도 4중의 VEA는 Vint 역위상후 형성되어 VSW에 대응하는 동위상 파형이다.

더블 트랙 기준 전압 레벨 발생 장치(5)의 입력측은 직류 기준 전압 레벨 장치(2)와 연결되며, 펄스 폭 변조 발생 장치(6)로 출력되고, 또 그 더블 트랙 기준 전압 레벨 발생 장치(6)는 도 4와 같이 직류 기준 전압 레벨 VREF의 정, 부전압 동일한 차이에 대응하는 더블 트랙 상, 하 직류 기준 전압 레벨 VREF+, VREF-를 만든다.

펄스 폭 변조 발생 장치(6)의 입력측은 위상 합성 장치(4)의 출력단 및 더블 트랙 기준 전압 레벨 발생 장치(5) 출력단과 연결되며, 위상 합성 장치(4)가 입력하는 펄스 폭 변조 매개 변수 신호 VEA는 더블 트랙 기준 전압 레벨 발생 장치(5)와 입력하는 상 직류 기준 전압 레벨 VREF+, 하 직류 기준 전압 레벨 VREF-를 비교하여, 펄스 폭 변조 신호를 만들고, 그 펄스 폭 변조 신호는 구동기(91)에 입력되어 상, 하위 브리지 소자(Q1,Q2)의 동작을 제어한다.

도 4를 참고하면, 본 발명의 변환기 출력 피드백 전압은 VFB이며, 그 VFB 전압이 T1시간보다 내려가면 상위 브리지 소자(Q1)이 도통되고, VSW의 전압이 올라가서, 상, 하위 브리지 소자(Q1,Q2) 위상 노드(A)의 VSW 전압이 VIN 전압이 되도록 한다. 또 T2 시간 출력 전압 VOUT가 올라가면 하위 브리지 소자(Q2)가 도통되고, VSW 전압이 내려가며, 위상 노드(A) 전압은 대지 전위이다. 출력 커패시터(93) 특성의 내부 전기 전항 (도면중 미표시)으로 인해 출력 인덕터(92)에서 전류가 충전되고, 그 피드백 VFB의 리플은 그 출력 커패시터(93) 특성에 대응하여 서로 다른 피크를 가진다. 또 그 Vint는 적분 및 직류 바이어스 제거 장치(3) 출력 전압이며, VSW 전압에 대응하여 기준 전압 VREF 레벨을 가진 삼각파 전압을 만들고, 본 실시예의 삼각파 전압은 VSW 전압의 역위상이며, 역시 동위상 설계도 가능하다. 또 VEA는 위상 합성 장치(4)가 변환기 출력 피드백 전압 VFB를 입력하여 Vint 전압과 겹쳐서 역위상된 펄스 폭 변조 매개 변수 전압이고, VEA가 상술한 Vint파형 재역위상이기 때문에 VSW 전압에 대응하는 동위상 파형을 만들 수 있다. 또 그 VREF+, VREF-는 직류 기준 전압 레벨 VREF 정, 부전압 직류 기준 전압 레벨에 있으며, 본 발명의 VEA 전압 파형 경사도는 또 VFB의 전압 변화에 반응할 수 있고, 또 유사한 삼각파를 만들 수 있기 때문에, VEA 전압이 T1 시간과 VREF-이 교접되는 B위치나 VEA 전압이 T2시간과 VREF+가 교접되는 C 위치까지 하강할 때 펄스 폭 변조 장치가 펄스 폭 변조 신호를 만들어서 구동기(91) 및 상, 하위 브리지 소자(Q1,Q2)의 동작을 제어할 수 있도록 하여, 본 발명이 출력 압력 변화에 정확하게 반응하여 출력 전압의 안정성을 향상시킬 수 있도록 한다.

본 발명의 적분 및 직류 바이어스 제거 장치(3), 위상 합성 장치(4), 더블 트랙 기준 전압 레벨 발생 장치(5), 펄스 폭 변조 발생 장치(6)이 각종 상술한 기능 설계를 달성하기 위해, 도 1 ~ 도 5에서 보는 바와 같이, 본 발명의 적분 및 직류 바이어스 제거 장치(3)은 적분 부분(31) 및 직류 바이어스 제거 부분(32)를 가지며, 적분 부분(31)은 제 1 연산 증폭기(OP1)를 가지고, 그 역위상 입력단은 제 1 전기 저항(R1)과 위상 노드(A) 신호 SW와 전기 연결되어 있다. 또 역위상 입력단은 제 2 전기 저항(R2)와 직류 바이어스 제거 부분(32)의 출력 바이어스(bias)와 연결되어 있고, 또 제 1 연산 증폭기(OP1)의 출력단과 역위상 입력단 사이에는 제 1 정전 용량 C1이 연결된다. 적분 시간 상수는 R1, C1에서 결정되며, 그 동위상 입력단은 직류 기준 전압 레벨 장치(2) 출력 접점 REF와 연결되며, 구형파의 위상 노드(A) 전압 VSW를 적분하여 삼각파 신호를 만들고, 바이어스 발생 전압은 출력 직류 레벨을 조정할 수 있고, 또 직류 바이어스 제거 부분(32)는 적분 회로, 오류 증폭 회로를 가지며, 그 적분 회로 입력단은 적분 부분(31)의 출력단과 연결되고, 또 오류 증폭 회로는 적분 회로의 출력단 및 직류 기준 전압 레벨 장치(2) 출력 접점 REF와 연결되어, 적분 부분(31)이 위상 노드(A) 신호 VSW에 대응하는 구형파의 듀티 사이클이 각각의 직류 기준 삼각파를 형성하도록 한다 (도 3 참조). 또 적분 회로를 거쳐 직류 레벨에 대응하는 파형을 만들고, 다시 오류 증폭 회로에서 그 직류 기준 파형이 직류 기준 전압 레벨 장치(2)의 직류 기준 전압 레벨 VREF와 비교되도록 하며, 그 직류 오차량은 증폭을 통해 다시 적분 부분(31)에 입력되어, 적분 부분(31)이 서로 다른 직류 레벨 삼각파 전압을 출력하여 직류 기준 전압 레벨 VREF에 있는 삼각파 Vint를 조정할 수 있게 한다. 그 직류 바이어스 제거 부분(32)는 제 2 연산 증폭기(OP2), 제 3 연산 증폭기(OP3), 제 3 전기 저항(R3), 제 4 전기 저항(R4), 제 5 전기 저항(R5), 제 6 전기 저항(R6), 제 2 정전 용량(C2)을 가지며, 그 제 2 연산 증폭기(OP2)의 역위상 입력단은 제 3 전기 저항(R3)과 제 1 연산 증폭기(OP1)의 출력단과 연결되며, 그 역위상 입력단과 출력단 사이는 제 4 전기 저항(R4) 및 제 2 정전 용량(C2)가 연결되어 있으며, 또 그 동위상 입력단은 직류 기준 전압 레벨 장치(2)의 출력 접점 REF와 연결되어, 제 2 연산 증폭기(OP2)가 적분 회로를 형성하도록 한다. 또 제 3 연산 증폭기(OP3)의 역위상 입력단은 제 5 전기 저항(R5)와 제 2 연산 증폭기(OP2)의 출력단과 연결되며, 그 역위상 입력단과 출력단 사이는 제 6 전기 저항(R6)가 연결되어 있고, 또 그 동위상 입력단은 직류 기준 전압 레벨 장치(2)의 출력 접점 REF와 연결된다.

도 5 및 도 5a를 함께 참고하면, 본 발명의 Vint출력에 직류 오차가 없으면, Vint 출력은 VSW 적분후의 VCR (출력 커패시터(93)내 전기 저항 전압) 삼각파에 VREF 레벨이 더해진 것이다. 또 상술한 회로가 적분 부분(31)이 제 2 연산 증폭기(OP2)의 삼각파 신호를 입력하여 직류 오차가 생기도록 하면 제 2 연산 증폭기(OP2) 역위상 적분을 통해 VCR이 만든 직류 파형 신호에 대응하는 Vdet 출력을 제거할 수 있다. 또 그 제 2 연산 증폭기(OP2)가 출력하는 직류 파형 전압은 제 3 연산 증폭기(OP3)을 입력하고, 기준 레벨 전압과 비교되며, 오류 증폭을 거친 후 Vbias 전압이 되어, 다시 적분 부분(31)의 제 1 연산 증폭기(OP1) 반위상 입력단으로 보내진다. 그렇기 때문에, 적분 및 직류 바이어스 제거 장치(3)은 VSW적분 후의 VCR 삼각파에 VREF이 더해진 레벨을 출력하여 직류 기준 전압 레벨 VREF에 대응하는 가상 리플 전류 삼각파 신호 Vint를 형성한다.

도 1 ~ 도 6을 참고하면, 본 발명의 또 다른 실시예의 적분 부분(31)은 도 5와 동일하며, 직류 바이어스 제거 부분(33)은 비교 회로, 역위상 적분 회로로 이루어져 있고, 본 실시예의 비교 회로는 제 4 연산 증폭기(OP4)를 가지며, 그 역위상 입력단이 적분 부분(31)의 출력과 연결되고, 그 동위상 입력단은 직류 기준 전압 레벨 장치(2) 출력 접점 REF와 연결된다. 또 적분 회로는 제 7 전기 저항(R7), 제 3 정전 용량(C3), 제 5 연산 증폭기(OP5)를 가지며, 그 제 5 연산 증폭기(OP5)의 역위상 입력단은 제 7 전기 저항(R7)과 연결되어 비교 회로의 제 4 연산 증폭기(OP4) 출력과 연결된다. 또 그 역위상 입력단은 제 3 정전 용량(C3)과 연결되어 제 5 연산 증폭기(OP5)의 출력단과 연결되며, 그 제 5 연산 증폭기(OP5)의 동위상 입력단은 직류 기준 전압 레벨 장치(2) 출력 접점 REF와 연결되어, Vint 출력에 직류 오차가 없으면 Vint 출력이 VSW 적분 후의 VCR 삼각파에 VREF 레벨이 더해지게 한다. 또 도 6 및 도 6a 및 도 6b에서 보는 바와 같이, Vint 출력에 직류 오차가 있으면 적분 부분(31)이 접수하는 적분 파형은 직류 기준 전압 레벨 VREF을 기준으로 하며, 비교 회로를 거쳐 직류 기준 레벨 VREF와 비교하여 만드는 구형파는 도 6의 1 점선내에 보이는 바와 같다. 만약 직류 실효값이 기준 레벨 전압과 동일하다면, 그 구형파의 듀티 사이클은 50%이고, 그 비교 회로 출력 Vcomp는 2x기준 레벨 전압이며, 그 중 K=2이고, 또 적분 회로를 거쳐 적분된 후에는 Vint치 직류 오차량에 서로 대응하는 Vbias 전압을 발생시킨다. 도 5 및 도 6b에서 보는 바와 같이, 그 Vbias 전압은 상술한 적분 부분(31)의 bias 단점을 입력할 수 있으며, 그 위상은 Vint의 직류 오차를 오프셋시켜서, 적분 부분(31) 출력 직류 레벨을 조정할 수 있고, 직류 기준 전압 레벨 VREF에 대응하는 삼각파 Vint 신호에 형성된다.

도 1 ~ 도 4 및 도 7을 참고하면, 위상 합성 장치(4)는 오류 증폭기를 가지며, 입력측은 적분 및 직류 바이어스 제거 장치(3) 출력 전압 Vint 및 변환기 출력 피드백 전압 VFB를 입력하고, 겹쳐 합성시켜서 펄스 폭 변조 매개 변수 신호를 출력한다. 본 실시예는 제 6 연산 증폭기(OP6)을 가지며, 그 제 6 연산 증폭기(OP6)의 역위상 입력단은 제 8 전기 저항(R8) 및 적분 직류 바이어스 제거 장치(3) 출력 접점 Vint와 연결되고, 그 역위상 입력단은 제 9 전기 저항(R9)와 연결되어 제 6 연산 증폭기(OP6)의 출력단과 연결된다. 그 역위상 입력단과 제 8 전기 저항(R8), 제 9 전기 저항(R9) 사이에는 위상 노드를 가지며, 그 제 6 연산 증폭기(OP6)의 동위상 입력단은 변환기 출력 피드백 전압 접점 FB와 연결되고, 그 제 8 전기 저항(R8), 제 9 전기 저항(R9)의 저항치를 조정하여 적분 및 직류 바이어스 제거 장치(3)에 대응하는 출력 전압 적당 비율 및 변환기 출력 피드백 전압 VFB를 취한다. 비교적 우수한 것은 Vint 1/20을 취해 VFB 전압에 대응할 수 있어서, 그 상술한 전압과 변환기 출력 피드백 전압 VFB를 겹쳐서 합성시키며, 적분 및 직류 바이어스 제거 장치(3)의 출력 전압 삼각파 신호 경사도와 변환기 출력 피드백 전압 VFB의 변화 경사도를 벡터 합성시켜서 펄스 폭 변조 매개 변수 신호 VEA로 만든다.

도 1 ~ 4 및 도 8을 참고하면, 그 더블 트랙 기준 전압 레벨 발생 장치(5)는 두개의 비교 회로를 가지며, 그 두개의 비교 회로의 입력단 한개는 직류 기준 레벨 신호와 연결되고, 그 두개의 비교 회로는 전기 저항과 연결되며, 전기 저항의 저항치 설정을 통해 각각 직류 기준 전압 레벨의 동일한 정 부전압 차이에 대응하는 상, 하 직류 기준 전압 레벨을 출력한다. 본 실시예는 제 7 연산 증폭기(OP7), 제 8 연산 증폭기(OP8)을 가지며, 그 제 7 연산 증폭기(OP7), 제 8 연산 증폭기(OP8)의 동위상 입력단은 직류 기준 전압 레벨 장치(2) 출력 접점 REF와 연결되고, 제 7 연산 증폭기(OP7)의 역위상 입력단은 제 10 전기 저항(R10) 접지와 연결되며, 역위상 입력단은 제 11 전기 저항(R11)과 연결되어 출력단과 연결된다. 그 제 7 연산 증폭기(OP7) 출력단은 상 직류 기준 전압 레벨 VREF+를 만들고, 또 제 8 연산 증폭기(OP8)의 역위상 입력단은 제 12 전기 저항(R12)와 연결되어 제 7 연산 증폭기(OP7)의 출력단과 연결되며, 그 역위상 입력단은 제 13 전기 저항(R13)과 연결되어 제 8 연산 증폭기(OP8) 출력단과 연결된다. 그 제 12 전기 저항(R12) 및 제 13 전기 저항(R13) 및 제 8 연산 증폭기(OP8) 역위상 입력단은 위상 노드를 가져서, 제 8 연산 증폭기(OP8)의 출력단이 하 직류 기준 전압 레벨 VREF-를 만들도록 하고, 그 상 직류 기준 전압 레벨 VREF+는 VREF+(VREF * R11/R10)이며, 또 하 직류 기준 전압 레벨 VREF-는 [(VREF+-VREF)＊-1]+VREF이다. 만약 직류 기준 전압 레벨 VREF 전압이 1V이면, 제 10 전기 저항(R10)은 99K，제 11 전기 저항 R11 저항치는가 1K이다. 즉, VREF+=1+(1＊1K/99K)=1.01V，VREF-=[(1.01V-1V)＊-1]+1V=0.99V이다.

도 1 ~ 4 및 도 9를 참고하면, 본 발명의 펄스 폭 변조 발생 장치(6)은 두개의 비교 회로를 가지며, 그 한개의 비교 회로 입력단은 펄스 폭 변조 매개 변수 신호 EA 및 직류 기준 전압 레벨 장치(2)의 출력 접점 REF+와 연결되며, 또 다른 비교 회로 입력단은 펄스 폭 변조 매개 변수 신호 EA 및 직류 기준 전압 레벨 장치(2)의 출력 접점 REF-와 연결되고, 또 두개의 비교 회로 출력은 펄스 폭 변조 매개 변수 신호 경사도 변화에 대응하는 구형파 신호를 만들며, 그 구형파 신호는 플립플롭을 거쳐 증폭되어 소프트 스타트 회로가 만드는 펄스 폭 변조 신호에 맞추어진다. 본 실시예는 제 9 연산 증폭기(OP9), 제 10 연산 증폭기(OP10), RS 플립플롭, 소프트 스타트 회로(61)을 가지며, 그 소프트 스타트 회로(61)은 전력 변환기의 기존 기술이기에 더이상 설명하지 않겠다. 또 그 제 9 연산 증폭기(OP9)의 동위상 입력단은 위상 합성 장치(4)가 입력하는 펄스 폭 변조 매개 변수 신호 EA와 연결되고, 제 9 연산 증폭기(OP9)의 역위상 입력단은 직류 기준 전압 레벨 장치(2)의 출력 접점 REF+와 연결되며, 제 10 연산 증폭기(OP10) 역위상 입력단은 위상 합성 장치(4)가 입력하는 펄스 폭 변조 매개 변수 신호 EA와 연결되고, 그 동위상 입력단은 직류 기준 전압 레벨 장치(2)의 출력 접점 REF-와 연결된다. 또 그 제 9 연산 증폭기(OP9), 제 10 연산 증폭기(OP10)의 출력단은 각각 RS 플립플롭의 R단, S단과 연결되며, RS 플립플롭의 Q단과 소프트 스타트 회로(61)의 출력단은 AND게이트와 연결되고, 그 AND 게이트 출력은 펄스 폭 변조 신호 PWM을 만들어서, VEA의 전압 파형 경사도가 상 직류 기준 전압 레벨 VREF+까지 상승할 때 제 9 연산 증폭기(OP9)가 고전위 구형파를 출력하도록 하며, RS 플립플롭 출력 Q는 저전위가 되게 하여 변환기의 출력 전압을 낮춘다. 또 VEA의 전압 파형 경사도가 하 직류 기준 전압 레벨 VREF-까지 낮아지면, 제 10 연산 증폭기(OP10)이 고전위 구형파를 출력하여, RS 플립플롭 출력 Q가 고전위가 되게 하여 변환기의 출력 전압을 향상시킨다.

도 10을 참고하면, 본 발명의 가상 전류 리플 펄스 폭 변조 회로(1) 및 구동기(91) 및 상, 하위 브리지 소자(Q1,Q2)의 펄스 폭 변조 구조는 병렬될 수 있으며, 각각 출력 인덕터(92)와 연결되고, 함께 출력 커패시터(93)과 연결되어 다상 구조를 만들어서, 본 발명이 부하에 필요한 출력 전류를 향상시킬 수 있게 한다. 도에서 보는 바와 같이, 두 세트의 펄스 폭 변조 구조는 병렬되어 있고, 부하에 맞추어 두 세트 이상의 펄스 폭 변조 구조로도 역시 병렬 연결될 수 있다.

본 발명의 상술한 회로는 본 발명의 예시로서, 본 발명의 특허 청구 범위로 국한되지 않으며, 무릇 본 발명의 정신에 근거하여 보여주는 등가의 변화 역시 본 발명의 특허 청구 범위에 포함된다.

Q1: 상위 브리지 소자 Q2: 하위 브리지 소자
A: 위상 노드 91: 구동기
92: 출력 인덕터 93: 출력 커패시터
94: 전기 저항 95: 전기 저항
1: 가상 전류 리플 펄스 폭 변조 회로
2: 직류 기준 전압 레벨 장치
3: 적분 및 직류 바이어스 제거 장치
4: 위상 합성 장치
5: 더블 트랙 기준 전압 레벨 발생 장치
6: 펄스 폭 변조 발생 장치
61: 소프트 스타트 회로 31: 적분 부분
32: 직류 바이어스 제거 부분 33: 직류 바이어스 제거 부분

Claims

일종의 전력 변환기 펄스 폭 변조 제어 회로에 있어서,
상기 변환기는 최소 한개의 상위 브리지 소자, 한 개의 하위 브리지 소자를 포함하며,
상, 하위 브리지 소자는 입력 전원과 전기 연결되고, 상, 하위 브리지 소자는 위상 노드를 거쳐 연결되며,
위상 노드는 펄스 폭 변조 신호가 제어하는 구동기 동작을 받아 위상 노드 전압 신호를 만들어서 상, 하위 브리지 소자가 스위치 변환 동작을 할 수 있도록 하며, 위상 노드는 출력 인덕터, 출력 커패시터와 연결되고, 출력 인덕터 전류가 출력 커패시터에 대해 충전하여 출력 전압을 만드는 것을 제어하며,
상기 펄스 폭 변조 제어 회로가 가상 전류 리플 펄스 폭 변조 회로를 포함하고, 가상 전류 리플 펄스 폭 변조 회로가 가지는 적분 및 직류 바이어스 제거 장치는 위상 노드 전압 신호 및 출력 전압에 반응하는 신호를 입력하고, 직류 기준 전압 레벨에 있는 가상 전류 리플 매개 변수 신호를 만들며,
위상 합성 장치는 가상 전류 리플 매개 변수 신호와 출력 전압 신호 경사도를 펄스 폭 변조 매개 변수 신호로 벡터 합성되도록 하며,
더블 트랙 기준 전압 레벨 발생 장치는 상, 하 직류 기준 전압 레벨을 만들고, 그 펄스 폭 변조 매개 변수 신호는 상, 하 직류 기준 전압 레벨과 비교하여 펄스 폭 변조 신호를 만들어 구동기에 입력하는 전력 변환기 펄스 폭 변조 제어 회로.
제1항에 있어서,
가상 전류 리플 펄스 폭 변조 회로는 직류 기준 전압 레벨 장치, 펄스 폭 변조 발생 장치를 포함하며,
직류 기준 전압 레벨 장치는 직류 기준 전압 레벨을 제공하며,
적분 및 직류 바이어스 제거 장치 입력단은 위상 노드 전압 신호와 연결되고, 직류 기준 전압 레벨 장치와 연결되어, 위상 노드 전압 신호의 구형파가 적분 및 직류 바이어스 제거를 거쳐 직류 기준 레벨에 있는 삼각파를 형성하도록 하며, 삼각파 경사도는 위상 노드 전압 신호 변화에 반응하며,
위상 합성 장치는 적분 및 직류 바이어스 제거 장치가 출력하는 적분 파형 전압을 접수하여 변환기 출력 전압과 비율대로 겹쳐서 삼각파와 유사한 전압으로 합성 만들고, 그 전압은 펄스 폭 변조 매개 변수 신호가 되며,
더블 트랙 기준 전압 레벨 발생 장치 입력측은 직류 기준 전압 레벨 장치와 연결되고, 펄스 폭 변조 발생 장치로 출력하며,
더블 트랙 기준 전압 레벨 발생 장치는 직류 기준 전압 레벨 정, 부 전압과 동일한 차이에 대응하는 상, 하 직류 기준 전압 장치를 만들고,
펄스 폭 변조 발생 장치 입력측은 위상 합성 장치 출력단 및 더블 트랙 기준 전압 레벨 발생 장치 출력단과 연결되어, 위상 합성 장치에서 입력되는 펄스 폭 변조 매개 변수 신호를 더블 트랙 기준 전압 레벨 발생 장치의 상 직류 기준 전압 레벨, 하 직류 기준 전압 레벨과 비교하여, 펄스 폭 변조 신호를 만드는 전력 변환기 펄스 폭 변조 제어 회로.
제2항에 있어서,
적분 및 직류 바이어스 제거 장치는 적분 부분 및 직류 바이어스 제거 부분을 가지며, 적분 부분은 상, 하위 브리지 소자 위상 노드의 구형파 신호를 적분하여 삼각파 신호로 만들고, 직류 바이어스 제거 부분은 적분 회로, 오류 증폭 회로를 가지며, 적분 회로 입력단은 적분 부분의 출력단과 연결되고, 오류 증폭 회로는 적분 회로의 출력단 및 직류 기준 전압 레벨 장치 출력과 연결되어, 적분 부분이 상, 하위 브리지 소자 위상 노드 신호에 대응하고 적분 회로를 거쳐 직류 레벨에 대응하는 파형을 형성하게 하며, 다시 오류 증폭 회로가 그 직류 레벨 파형을 직류 기준 전압 레벨 장치의 직류 기준 전압 레벨과 비교하도록 하고, 직류 오차량은 증폭을 거쳐 다시 적분 부분에 입력되어, 적분 부분이 서로 다른 직류 기준 삼각파 전압을 출력하여, 직류 기준 전압 레벨에 있는 삼각파로 조정할 수 있는 전력 변환기 펄스 폭 변조 제어 회로.
제2항에 있어서,
적분 및 직류 바이어스 제거 장치는 적분 부분 및 직류 바이어스 제거 부분을 가지며, 적분 부분은 상, 하위 브리지 소자 위상 노드의 구형파 신호를 적분하여 삼각파 신호로 만들고,
직류 바이어스 제거 부분은 비교 회로, 적분 회로로 이루어지며, 그 비교 회로 입력단은 적분 부분의 출력 신호 및 직류 기준 전압 레벨 장치 출력 신호와 연결되고, 적분 회로 입력단은 비교 회로 및 직류 기준 전압 레벨 장치 출력 신호와 연결되어, 적분 부분이 접수한 적분 파형을 직류 기준 전압 레벨을 기준으로 하고, 비교 회로를 거쳐 직류 기준 레벨 전압과 비교되도록 하고, 적분 회로를 거쳐 적분되어 만들어진 서로 대응하는 직류 기준 전압 레벨이 기준 레벨 전압의 직류 오차 출력 전압과 서로 대응되도록 이루어지고, 그 전압은 적분 부분을 입력하여 적분 부분 출력 직류 레벨을 조정하고, 직류 기준 전압 레벨에 대응하는 삼각파를 형성하는 전력 변환기 펄스 폭 변조 제어 회로.
제2항에 있어서,
위상 합성 장치는 오류 증폭기를 가지며, 입력측은 적분 및 직류 바이어스 제거 장치 및 변환기 출력 피드백 전압을 입력하고, 겹쳐져 합성되어 펄스 폭 변조 매개 변수 신호를 출력하는 전력 변환기 펄스 폭 변조 제어 회로.
제2항에 있어서,
더블 트랙 기준 전압 레벨 발생 장치는 두개의 비교 회로를 가지며, 그 두개의 비교 회로의 한 입력단은 직류 기준 레벨에 연결되고, 그 두개의 비교 회로는 전기 저항과 연결되며, 전기 저항의 저항치 설정을 통해 각각 직류 기준 전압 레벨 동일한 정 부전압 차이에 대응하는 상, 하 직류 기준 전압을 출력하는 전력 변환기 펄스 폭 변조 제어 회로.
제2항에 있어서,
펄스 폭 변조 발생 장치는 두 개의 비교 회로를 가지며, 그 하나의 비교 회로 입력단은 펄스 폭 변조 매개 변수 신호 및 상 직류 기준 전압 레벨과 연결되고, 다른 비교 회로 입력단은 펄스 폭 변조 매개 변수 신호 및 하 직류 기준 전압 레벨과 연결되며, 두개의 비교 회로 출력은 펄스 폭 변조 매개 변수 신호 경사도 변화에 대응하는 구형파 신호를 만드는 전력 변환기 펄스 폭 변조 제어 회로.
제2항에 있어서,
가상 전류 리플 펄스 폭 변조 회로 및 구동기 및 상, 하위 브리지 소자로 이루어진 펄스 폭 변조 구조는 병렬이 가능하며, 각각 출력 인덕터 및 동일한 출력 커패시터와 연결되어 다상 구조로 이루어진 전력 변환기 펄스 폭 변조 제어 회로.
일종의 전력 변환기 펄스 폭 변조 회로 제어 방법에서,
상기 변환기는 최소 한개의 상위 브리지 소자, 한개의 하위 브리지 소자를 포함하며, 그 상, 하위 브리지 소자는 입력 전원과 전기 연결되고, 그 상, 하위 브리지 소자는 위상 노드를 거쳐 연결되며, 위상 노드는 펄스 폭 변조 신호가 제어하는 구동기 동작을 받아 상, 하위 브리지 소자가 스위치 변환 동작을 하게 하고, 그 위상 노드는 출력 인덕터, 출력 커패시터와 연결되며, 출력 인덕터 전류가 출력 커패시터에 대해 충전하고 출력 전압을 만드는 것을 제어하며,
a. 위상 노드의 구형파 전압 신호를 취하며, 직류 기준 전압 레벨을 만들고, 그 신호는 적분 및 직류 바이어스 제거 처리를 거쳐 직류 기준 전압 레벨에 있는 가상 전류 리플 매개 변수 신호를 만드는 단계;
b. 삼각파와 유사한 펄스 폭 변조 매개 변수 신호를 가지도록 출력 전압 신호와 가상 전류 리플 매개 변수 신호에 반응하여 겹쳐 합성하는 단계 ;
c. 펄스 폭 변조 매개 변수 신호를 감지하고 펄스 폭 변조 신호를 만들어서, 상, 하위 브리지 소자 동작을 제어하는 단계를 포함하는 전력 변환기 펄스 폭 변조 회로 제어 방법.
제9항에 있어서,
상기 단계 c의 감지 방식은 직류 기준 전압 레벨 동일한 정, 부전압 차이에 대응하는 상, 하 직류 기준 전압 레벨을 만드는 것이고, 펄스 폭 변조 매개 변수 신호의 상승, 하강파는 각각 상, 하 직류 기준 전압 레벨의 위치에 있으면 펄스 폭 변조 신호가 만들어지는 전력 변환기 펄스 폭 변조 회로 제어 방법.