KR20130015474A - Liquid crystal display device including pixel electrode having different width - Google Patents

Liquid crystal display device including pixel electrode having different width Download PDF

Info

Publication number
KR20130015474A
KR20130015474A KR1020110077482A KR20110077482A KR20130015474A KR 20130015474 A KR20130015474 A KR 20130015474A KR 1020110077482 A KR1020110077482 A KR 1020110077482A KR 20110077482 A KR20110077482 A KR 20110077482A KR 20130015474 A KR20130015474 A KR 20130015474A
Authority
KR
South Korea
Prior art keywords
pixel
pixel electrode
electrode
liquid crystal
crystal display
Prior art date
Application number
KR1020110077482A
Other languages
Korean (ko)
Other versions
KR101894552B1 (en
Inventor
한예슬
이병현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110077482A priority Critical patent/KR101894552B1/en
Publication of KR20130015474A publication Critical patent/KR20130015474A/en
Application granted granted Critical
Publication of KR101894552B1 publication Critical patent/KR101894552B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134372Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Abstract

PURPOSE: An LCD(Liquid Crystal Display) element is provided to minimize the change of penetration ratio by regularly controlling a width between the pixel electrodes within a process margin. CONSTITUTION: A plurality of gate lines(103) and data lines(105) define a plurality of pixel areas. A TFT(Thin Film Transistor)(110) is arranged within each pixel area. A common electrode(122) is arranged within the pixel area. A plurality of pixel electrodes(124) is arranged at a band shape within the pixel area. The plurality of the pixel electrodes forms an electric field with the common electrode. A width and a space of the pixel electrode are different from an adjacent pixel electrode.

Description

폭이 다른 화소전극이 형성된 액정표시소자{LIQUID CRYSTAL DISPLAY DEVICE INCLUDING PIXEL ELECTRODE HAVING DIFFERENT WIDTH}Liquid crystal display device having pixel electrodes of different widths {LIQUID CRYSTAL DISPLAY DEVICE INCLUDING PIXEL ELECTRODE HAVING DIFFERENT WIDTH}

본 발명은 액정표시소자에 관한 것으로, 특히 화소전극의 폭 및 간격을 다르게 형성하여 공정편차에 의한 불량을 방지할 수 있는 액정표시소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device capable of preventing defects due to process deviations by forming different widths and intervals of pixel electrodes.

근래에는 정보화사회의 발전과 더불어 표시장치에 대한 요구가 증대되면서, LCD(Liquid Crystalline Polymer), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), FED(Field Emission Display), VFD(Vacuum Fluorescent Display)와 같은 다양한 평판표시장치에 대한 연구가 활발히 진행되고 있다. 그중 고화질의 구현, 양산화 기술, 구동수단의 용이성, 경량, 박형, 저소비 전력 등의 이유로 인해 액정표시소자(LCD)가 가장 각광을 받고 있다.In recent years, with the development of the information society, the demand for display devices has increased, resulting in Liquid Crystalline Polymer (LCD), Plasma Display Panel (PDP), Electro Luminescent Display (ELD), Field Emission Display (FED), and Vaporum Fluorescent Display (VFD). Research on various flat panel displays such as) is being actively conducted. Among them, liquid crystal display devices (LCDs) are receiving the most attention because of high quality, mass production technology, ease of driving means, light weight, thinness, and low power consumption.

액정표시소자는 가늘고 긴 액정분자의 배열에 따라 다양한 표시모드가 존재하는데, 흑백표시가 용이하고 응답속도가 빠르며 구동전압이 낮다는 장점을 갖는 TN(Twisted Nematic)모드 액정표시소자가 현재 주로 사용되고 있다. 그러나, 이러한 TN모드 액정표시소자에서는 액정분자가 전기장에 수직으로 배향되기 때문에 시야각특성이 우수하지 못한 단점이 존재한다. 따라서 상기의 단점을 극복하기 위해 새로운 기술 즉, IPS(In Plain Switching)모드 액정표시소자가 제안되고 있다.Liquid crystal display devices have various display modes according to the arrangement of thin and long liquid crystal molecules. TN (Twisted Nematic) mode liquid crystal display devices, which have advantages of easy monochrome display, fast response speed, and low driving voltage, are mainly used. . However, the TN mode liquid crystal display device has a disadvantage in that the viewing angle characteristic is not excellent because the liquid crystal molecules are oriented perpendicular to the electric field. Therefore, in order to overcome the above disadvantage, a new technology, i.e., an IPS (In Plain Switching) mode liquid crystal display, has been proposed.

IPS모드 액정표시소자는 전압인가시 기판의 표면과 실질적으로 평행한 횡전계를 형성하여 액정분자를 평면상으로 배향함으로써 TN모드 액정표시소자에 비해 광시야각 특성을 향상시키는 액정표시소자이다. 이러한 IPS모드 액정표시소자에서는 실제 화상이 구현되는 화상표시부를 상,하,좌,우로 약 70°방향에서 가시할 수 있기 때문에, 기존의 TN모드 액정표시소자에 비해 시야각특성을 향상시킬 수 있다는 장점이 있다.The IPS mode liquid crystal display device is a liquid crystal display device that improves the wide viewing angle characteristics compared to the TN mode liquid crystal display device by forming a transverse electric field substantially parallel to the surface of the substrate when voltage is applied, thereby aligning the liquid crystal molecules in a plane. In the IPS mode liquid crystal display device, since the image display part of the actual image is visible in up, down, left, and right directions in about 70 °, the viewing angle characteristic can be improved compared to the conventional TN mode liquid crystal display device. There is this.

그러나, 이러한 IPS모드 액정표시소자에서는 횡전계를 발생시키는 공통전극 및 화소전극이 불투명 금속으로 이루어지기 때문에, 액정표시소자의 개구율이 저하되고 감소되고 투과율이 저하된되는 문제점이 있었다. 또한, 이 결과로 적정한 휘도를 얻기 위하여는 강한 백라이트를 사용하여야 하므로, 소비전력이 증가하는 문제점이 발생되었다.However, in the IPS mode liquid crystal display device, since the common electrode and the pixel electrode which generate the transverse electric field are made of an opaque metal, there is a problem in that the aperture ratio of the liquid crystal display device is decreased, the transmittance is decreased, and the transmittance is reduced. In addition, as a result, since a strong backlight must be used to obtain proper luminance, power consumption increases.

이러한 문제점을 해결하기 위하여, 상기 공통전극 및 화소전극을 투명도전물질로 형성하는 방법이 제안되고 있지만, 이 경우에도 개구율은 향상되었지만 투과율은 그리 우수하지 못했는데, 그 이유는 다음과 같다. IPS모드 액정표시소자에서는 횡전계를 형성하기 위하여 전극들 사이의 거리를 셀갭에 비하여 상대적으로 크게 설정하여야 하고 적정한 세기의 전계를 얻기 위하여 전극들이 비교적 넓은 폭을 가져야만 한다. 그런데, 횡전계는 전극들 사이에만 형성된다. 즉, 넓은 폭을 갖는 전극들의 상부 영역에는 횡전계가 형성되지 않는 것이다. 따라서, 상기 전극 상부 영역에서는 액정분자가 전계의 인가와 상관없이 초기의 배향상태(즉, 오프상태의 배향상태)를 그대로 유지하게 되므로, 투과율이 향상되지 않는 것이다.In order to solve this problem, a method of forming the common electrode and the pixel electrode with a transparent conductive material has been proposed, but even in this case, the aperture ratio was improved but the transmittance was not so excellent. In the IPS mode liquid crystal display, in order to form a transverse electric field, the distance between the electrodes must be set relatively large compared to the cell gap, and the electrodes must have a relatively wide width in order to obtain an electric field having an appropriate intensity. By the way, the transverse electric field is formed only between the electrodes. That is, the transverse electric field is not formed in the upper region of the electrodes having the wide width. Therefore, in the upper region of the electrode, since the liquid crystal molecules maintain the initial alignment state (that is, the alignment state of the off state) regardless of the application of the electric field, the transmittance is not improved.

이러한 IPS모드 액정표시소자의 단점을 극복하기 위해, 근래 FFS(Fringe Field Switching)모드 액정표시소자가 제안되고 있다. 이러한 FFS모드 액정표시소자는 IPS모드 액정표시소자와 유사하게 액정을 기판의 표면과 거의 평행하게 스위칭시킴으로써 IPS모드가 갖는 장점인 시야각특성을 향상을 도모할 수 있게 된다. 또한, FFS모드 액정표시소자에서는 공통전극과 화소전극 사이의 간격을 셀갭 보다 작게 하여 횡전계를 형성할 뿐만 아니라 전극 상부에 프린지전계를 형성함으로써 공통전극과 화소전극 상부에서도 액정분자가 전계에 의해 구동하여 투과율을 향상시킨다.In order to overcome the disadvantages of the IPS mode liquid crystal display device, a FFS (Fringe Field Switching) mode liquid crystal display device has recently been proposed. Similar to the IPS mode liquid crystal display device, the FFS mode liquid crystal display device can improve the viewing angle characteristic, which is an advantage of the IPS mode, by switching the liquid crystal almost in parallel with the surface of the substrate. In addition, in the FFS mode liquid crystal display device, the gap between the common electrode and the pixel electrode is made smaller than the cell gap to form a transverse electric field, and a fringe field is formed on the electrode to drive the liquid crystal molecules by the electric field on the common electrode and the pixel electrode. To improve the transmittance.

도 1은 종래 FFS모드 액정표시소자의 구조를 나타내는 평면도이고 도 2는 도 1의 A-A'선 단면도이다. 도 1 및 도 2에 도시된 바와 같이, FFS모드 액정표시소자는 종횡으로 배열되어 복수의 화소를 정의하는 복수의 게이트라인(3) 및 데이터라인(5)과, 상기 화소내에 배치된 박막트랜지스터(10)와, 상기 화소내에 배치되어 전계를 형성하는 공통전극(22)과 화소전극(24)을 포함한다.1 is a plan view showing the structure of a conventional FFS mode liquid crystal display device, and FIG. 2 is a cross-sectional view taken along line AA ′ of FIG. 1. As shown in FIGS. 1 and 2, the FFS mode liquid crystal display device includes a plurality of gate lines 3 and data lines 5 arranged vertically and horizontally to define a plurality of pixels, and a thin film transistor disposed in the pixels. 10) and a common electrode 22 and a pixel electrode 24 disposed in the pixel to form an electric field.

박막트랜지스터(10)는 제1기판(30) 위에 형성된 게이트전극(11)과, 상기 게이트전극(11)이 형성된 제1기판(30) 전체에 걸쳐 형성된 게이트절연층(32)과,상기 게이트절연층(32) 위에 형성된 반도체층(13)과, 상기 반도체(13) 위에 형성되어 외부로부터 입력되는 화상신호를 화소로 인가하는 소스전극(15) 및 드레인전극(16)과, 상기 제1기판(30) 전체에 걸쳐 형성된 보호층(36)으로 이루어진다.The thin film transistor 10 includes a gate electrode 11 formed on the first substrate 30, a gate insulating layer 32 formed over the entire first substrate 30 on which the gate electrode 11 is formed, and the gate insulation. The semiconductor layer 13 formed on the layer 32, the source electrode 15 and the drain electrode 16 formed on the semiconductor 13 to apply an image signal input from the outside to the pixel, and the first substrate ( 30) a protective layer 36 formed throughout.

또한, 화소내에는 ITO(Indium Tin Oxide)와 같은 투명한 도전물질로 이루어진 공통전극(22)과 불투명한 금속으로 이루어진 화소전극(24)이 배치되어 전계를 형성한다. 도 1 및 2에 도시된 바와 같이, 공통전극(22)은 게이트절연층(32) 위에 형성되고 화소전극(24)은 보호막(36) 위에 형성된다. 화소전극(24)은 보호층에 형성된 컨택홀(도면표시하지않음)을 통해 드레인전극(16)과 연결되어 외부로부터 입력되는 화상신호가 인가된다. 공통전극(22)은 화소영역 전체에 걸쳐 형성되고 화소전극(24)은 일정 폭으로 형성되어, 공통전극(22)과 화소전극(24) 사이에는 전계가 형성된다. 이때, 전계는 공통전극(22)과 화소전극(24) 사이에 형성되는 프린지전계(E)로서, 전극(22,24) 사이 뿐만 아니라 불투명한 화소전극(24) 위에도 형성되어, 화소전극(24)위에 위치하는 액정분자도 전계(E)에 의해 구동된다.Also, a common electrode 22 made of a transparent conductive material such as indium tin oxide (ITO) and a pixel electrode 24 made of an opaque metal are disposed in the pixel to form an electric field. As shown in FIGS. 1 and 2, the common electrode 22 is formed on the gate insulating layer 32, and the pixel electrode 24 is formed on the passivation layer 36. The pixel electrode 24 is connected to the drain electrode 16 through a contact hole (not shown) formed in the protective layer to receive an image signal input from the outside. The common electrode 22 is formed over the entire pixel region, and the pixel electrode 24 is formed to have a predetermined width so that an electric field is formed between the common electrode 22 and the pixel electrode 24. In this case, the electric field is a fringe electric field E formed between the common electrode 22 and the pixel electrode 24, and is formed not only between the electrodes 22 and 24 but also on the opaque pixel electrode 24 to form the pixel electrode 24. The liquid crystal molecules positioned above are also driven by the electric field (E).

한편, 제2기판(40)에는 화상비표시영역으로 광이 투과하는 것을 방지하기 위한 블랙매트릭스(42)와 실제 컬러를 구현하는 컬러필터층(44)이 형성되어 있으며, 상기 제1기판(30) 및 제2기판(40) 사이에 액정층(50)이 형성되어 FFS모드 액정표시소자가 완성된다.On the other hand, the second substrate 40 is formed with a black matrix 42 for preventing light from being transmitted to the image non-display area and a color filter layer 44 for realizing color, and the first substrate 30. The liquid crystal layer 50 is formed between the second substrate 40 to complete the FFS mode liquid crystal display device.

그러나, 상기와 같은 구조의 FFS모드 액정표시소자는 다음과 같은 문제가 있다.However, the FFS mode liquid crystal display device having the above structure has the following problems.

통상적으로, FFS모드의 박막트랜지스터(10)와 공통전극(22) 및 화소전극(24)은 마스크를 이용한 포토공정에 의해 형성된다. 이러한 포토공정시 노광공정의 오차나 식각의 오차에 형성되는 전극의 크기나 위치 등에 공정편차가 발생하게 된다.Typically, the thin film transistor 10, the common electrode 22, and the pixel electrode 24 in the FFS mode are formed by a photo process using a mask. In such a photo process, a process deviation occurs in the size or position of an electrode formed in an error of an exposure process or an error of an etching process.

특히, 띠형상으로 복수개 형성되어 일정 간격으로 배치되는 화소전극(24)의 경우 공정시 공정편차가 발생하게 되면, 투과율에 변화가 발생하게 된다. 예를 들어, 화소전극(24)의 폭(a)이 2.3㎛로 형성되고 화소전극(24) 사이의 폭이 5.0㎛로 형성되는 경우, 최대 공정마진인 ±0.3의 편차가 발생할 때 투과율의 상대적 변동율이 각각 -0.003% 및 0.00765% 발생하게 된다. 이 정도의 변동율은 실제 화상을 구현할 때 해당 영역에 얼룩이 발생하게 되므로, 화질을 저하시키는 중요한 원인이 된다.In particular, in the case of the pixel electrodes 24 formed in a plurality of bands and arranged at regular intervals, if a process deviation occurs during the process, a change in transmittance occurs. For example, when the width a of the pixel electrode 24 is formed to be 2.3 mu m and the width between the pixel electrodes 24 is formed to 5.0 mu m, the relative transmittance is increased when a deviation of ± 0.3, which is the maximum process margin, occurs. The rate of change will be -0.003% and 0.00765%, respectively. This rate of change is an important cause of deterioration of image quality since spots are generated in the corresponding area when an actual image is implemented.

본 발명은 상기한 점을 감안하여 이루어진 것으로, 화소전극의 폭 및 화소전극과 화소전극 사이의 간격을 규칙적으로 변동시킴으로써 공정편차에 의한 불량을 최소화할 수 있는 액정표시소자를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above, and an object thereof is to provide a liquid crystal display device capable of minimizing defects caused by process deviations by regularly varying the width of the pixel electrode and the interval between the pixel electrode and the pixel electrode. .

상기한 목적을 달성하기 위해, 본 발명에 따른 액정표시소자는 복수의 화소영역를 정의하는 복수의 게이트라인 및 데이터라인; 각각의 화소영역내에 배치된 박막트랜지스터; 상기 화소영역내에 배치되어 전계를 형성하는 공통전극; 및 상기 화소영역내에 띠형상으로 배치되어 상기 공통전극과 전계를 형성하는 복수의 화소전극으로 구성되며, 상기 화소전극은 인접하는 화소전극과는 그 폭 및 간격이 다른 것을 특징으로 한다.In order to achieve the above object, the liquid crystal display device according to the present invention comprises a plurality of gate lines and data lines defining a plurality of pixel areas; A thin film transistor disposed in each pixel region; A common electrode disposed in the pixel region to form an electric field; And a plurality of pixel electrodes arranged in a band shape in the pixel region to form an electric field with the common electrode, wherein the pixel electrodes are different in width and distance from adjacent pixel electrodes.

상기 화소전극은 설정된 영역내에서 폭이 설정된 폭만큼 규칙적으로 증가 또는 감소하고 상기 화소전극과 화소전극 사이의 간격은 설정된 영역내에서 규칙적으로 증가 또는 감소하며, 이때 화소전극의 폭 및 간격은 공정마진의 범위 내에서 변동한다.The pixel electrode is regularly increased or decreased in the set area by the set width, and the gap between the pixel electrode and the pixel electrode is regularly increased or decreased in the set area, wherein the width and the gap of the pixel electrode are the process margins. Fluctuates within the range of.

본 발명에서는 서로 인접하는 띠형상의 화소전극의 폭과 화소전극 사이의 간격을 공정마진내에서 규칙적으로 증가 또는 감소하도록 형성함으로써 공정편차가 발생하는 경우 공정편차에 의한 투과율의 변동을 최소화할 수 있게 되어 화질이 불량을 되는 것을 방지할 수 있게 된다.In the present invention, the width of the band-shaped pixel electrodes adjacent to each other and the interval between the pixel electrodes are formed to increase or decrease regularly within the process margin so that the variation in transmittance due to the process deviation can be minimized when a process deviation occurs. Thus, the image quality can be prevented from being bad.

도 1은 종래 액정표시소자의 평면도.
도 2는 도 1의 A-A'선 단면도.
도 3은 본 발명의 일실시예에 따른 액정표시소자의 평면도.
도 4는 도 3의 B-B'선 단면도.
도 5는 도 3의 A영역 확대도.
도 6은 본 발명의 일실시예에 따른 액정표시소자의 실제 화소전극의 구조를 나타내는 간략도.
도 7a 및 도 7b는 본 발명의 일실시예에 따른 액정표시소자에서 공정편차가 발생하는 경우 화소전극의 구조를 나타내는 간략도.
도 8은 본 발명의 다른 실시예에 따른 화소전극의 형상을 나타내는 도면.
1 is a plan view of a conventional liquid crystal display device.
2 is a cross-sectional view taken along the line AA ′ of FIG. 1.
3 is a plan view of a liquid crystal display device according to an exemplary embodiment of the present invention.
4 is a cross-sectional view taken along line BB ′ of FIG. 3.
5 is an enlarged view of area A of FIG. 3;
6 is a simplified diagram showing the structure of an actual pixel electrode of a liquid crystal display according to an embodiment of the present invention.
7A and 7B are simplified views illustrating a structure of a pixel electrode when a process deviation occurs in a liquid crystal display according to an exemplary embodiment of the present invention.
8 is a diagram illustrating a shape of a pixel electrode according to another exemplary embodiment of the present invention.

이하, 첨부한 도면을 참조하여 본 발명에 대해 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도 3 및 도 4는 각각 본 발명의 일실시예에 따른 FFS모드 액정표시소자의 구조를 나타내는 평면도 및 단면도이다.3 and 4 are a plan view and a cross-sectional view showing the structure of an FFS mode liquid crystal display device according to an embodiment of the present invention, respectively.

도 3 및 도 4에 도시된 바와 같이, 본 발명에 따른 FFS모드 액정표시소자는 종횡으로 배열되어 복수의 화소를 정의하는 복수의 게이트라인(103) 및 데이터라인(105)과, 상기 화소내에 배치된 박막트랜지스터(110)와, 상기 화소내에 배치되어 전계를 형성하는 공통전극(122)과 화소전극(124)을 포함한다.3 and 4, the FFS mode liquid crystal display device according to the present invention includes a plurality of gate lines 103 and data lines 105 arranged vertically and horizontally to define a plurality of pixels, and disposed in the pixels. A thin film transistor 110, a common electrode 122 and a pixel electrode 124 disposed in the pixel to form an electric field.

박막트랜지스터(110)는 제1기판(130) 위에 형성된 게이트전극(111)과, 상기 게이트전극(111)이 형성된 제1기판(130) 전체에 걸쳐 형성된 게이트절연층(132)과,상기 게이트절연층(132) 위에 형성된 반도체층(113)과, 상기 반도체(113) 위에 형성되어 외부로부터 입력되는 화상신호를 화소로 인가하는 소스전극(115) 및 드레인전극(116)과, 상기 제1기판(130) 전체에 걸쳐 형성된 보호층(136)으로 이루어진다.The thin film transistor 110 includes a gate electrode 111 formed on the first substrate 130, a gate insulating layer 132 formed over the entire first substrate 130 on which the gate electrode 111 is formed, and the gate insulation. A semiconductor layer 113 formed on the layer 132, a source electrode 115 and a drain electrode 116 formed on the semiconductor 113 to apply an image signal input from the outside to the pixel, and the first substrate ( 130) a protective layer 136 formed throughout.

상기 게이트전극(111)은 제1기판(130) 위에 Cr, Mo, Ta, Cu, Ti, Al 또는 Al합금과 같이 도전성이 좋은 불투명 금속을 스퍼터링법(sputtering process)에 의해 적층한 후 사진식각방법(photolithography process)에 의해 식각함으로써 형성되고 게이트절연층(132)은 상기 게이트전극(111)이 형성된 제1기판(130) 전체에 걸쳐 CVD(Chemicla Vapor Deposition)법에 의해 SiO2나 SiNx 등과 같은 무기절연물질을 적층함으로써 형성된다.The gate electrode 111 is a photolithography method after laminating a opaque metal having good conductivity such as Cr, Mo, Ta, Cu, Ti, Al, or Al alloy on the first substrate 130 by a sputtering process. formed by etching by a photolithography process, and the gate insulating layer 132 is formed on the first substrate 130 on which the gate electrode 111 is formed by an CVD (Chemicla Vapor Deposition) method, such as SiO 2 or SiNx. It is formed by laminating an insulating material.

또한, 반도체층(113)은 제1기판(130) 전체에 걸쳐 비정질실리콘(a-Si)과 같은 반도체물질을 CVD법에 의해 적층한 후 식각하여 반도체층(113)을 형성한다. 이때, 도면에는 도시하지 않았지만, 상기 반도체층(113)의 일부에 불순물을 도핑하거나 불순물이 첨가된 비정질실리콘을 적층하여 이후 형성되는 소스전극(115) 및 드레인전극(116)을 반도체층(113)과 오믹접합시키는 오믹컨택층(ohmic contact layer)을 형성한다.In addition, the semiconductor layer 113 forms a semiconductor layer 113 by laminating and etching a semiconductor material such as amorphous silicon (a-Si) over the entire first substrate 130 by CVD. In this case, although not shown in the drawing, the source electrode 115 and the drain electrode 116 are formed by stacking amorphous silicon doped with an impurity or adding an impurity to a part of the semiconductor layer 113, and the semiconductor layer 113. An ohmic contact layer is formed to be ohmic-contacted with each other.

소스전극(115) 및 드레인전극(116)은 Cr, Mo, Ta, Cu, Ti, Al 또는 Al합금과 같이 도전성이 좋은 불투명 금속을 스퍼터링법에 의해 적층한 후 식각하여 형성한다.The source electrode 115 and the drain electrode 116 are formed by stacking an opaque metal having good conductivity such as Cr, Mo, Ta, Cu, Ti, Al, or Al alloy by sputtering and then etching.

상기 박막트랜지스터(110) 위에는 BCB(Benzo Cyclo Butene)이나 포토아크릴(photo acryl)과 같은 유기절연물질이 적층된 보호층(136)이 형성된다. 또한, 도면에는 도시하지 않았지만, 상기 보호층(136)은 복수의 층으로 형성될 수 있다. 예를 들면, 보호층(136)은 BCB이나 포토아크릴과 같은 유기절연물질로 이루어진 유기절연층 및 SiO2나 SiNx 등과 같은 무기절연물질로 이루어진 무기절연층의 이중의 층으로 형성될 수도 있고, 무기절연층과 유기절연층 및 무기절연층으로 형성할 수도 있을 것이다. 유기절연층을 형성함에 따라 보호층(136)의 표면이 평탄하게 형성되며, 무기절연층을 적용함에 따라 보호층(136)과의 계면특성이 향상된다.A passivation layer 136 is formed on the thin film transistor 110 by stacking an organic insulating material such as Benzo Cyclo Butene (BCB) or photo acryl. In addition, although not shown in the drawing, the protective layer 136 may be formed of a plurality of layers. For example, the protective layer 136 may be formed of a double layer of an organic insulating layer made of an organic insulating material such as BCB or photoacryl and an inorganic insulating layer made of an inorganic insulating material such as SiO 2 or SiNx. It may be formed of an insulating layer, an organic insulating layer and an inorganic insulating layer. As the organic insulating layer is formed, the surface of the protective layer 136 is formed to be flat, and the interface property with the protective layer 136 is improved by applying the inorganic insulating layer.

공통전극(122)은 제1기판(130) 위에 형성된다. 이때, 상기 공통전극(130)은 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide)와 같은 투명도전물질로 형성되며, 게이트라인(103) 및 데이터라인(105)와 일정 거리 이격된 상태에서 화소 전체에 걸쳐 형성된다. 도면에는 도시하지 않았지만, 상기 제1기판(130)에는 상기 공통전극(122)과 접속되는 공통라인이 형성되어, 외부로부터 공통전압을 상기 공통전극(122)으로 인가한다. 상기 공통전극(122)은 게이트절연층(132) 위에 형성될 수 있다. 이 경우, 상기 공통라인은 게이트절연층(132)에 형성된 컨택홀을 통해 공통전극(122)과 전기적으로 접속될 것이다.The common electrode 122 is formed on the first substrate 130. In this case, the common electrode 130 is formed of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO), and the pixel is spaced apart from the gate line 103 and the data line 105 by a predetermined distance. It is formed throughout. Although not shown in the drawing, a common line connected to the common electrode 122 is formed on the first substrate 130 to apply a common voltage to the common electrode 122 from the outside. The common electrode 122 may be formed on the gate insulating layer 132. In this case, the common line may be electrically connected to the common electrode 122 through a contact hole formed in the gate insulating layer 132.

화소전극(124)은 보호층(136) 위에 형성된다. 이때, 상기 화소전극(124)은 ITO나 IZO와 같은 투명도전물질 또는 Al이나 Al합금 등과 같이 도전성이 좋은 금속으로 이루어진다. 상기 화소전극(124)은 띠형상의 설정된 폭으로 형성되어 데이터라인(105)의 연장방향을 따라 배치된다. 도면에는 도시하지 않았지만, 상기 보호층(136)에는 컨태홀이 형성되어 상기 화소전극(124)이 박막트랜지스터(110)의 화소전극(116)과 전기적으로 접속되어 상기 박막트랜지스터(110)를 통해 화상신호가 화소전극(124)으로 인가된다.The pixel electrode 124 is formed on the passivation layer 136. In this case, the pixel electrode 124 is made of a transparent conductive material such as ITO or IZO or a metal having good conductivity such as Al or Al alloy. The pixel electrode 124 is formed to have a band-shaped set width and is disposed along an extension direction of the data line 105. Although not shown in the drawing, a protective hole is formed in the passivation layer 136 so that the pixel electrode 124 is electrically connected to the pixel electrode 116 of the thin film transistor 110 so that an image is formed through the thin film transistor 110. The signal is applied to the pixel electrode 124.

종래 FFS모드 액정표시소자에서는 상기 화소전극(124)의 폭 및 화소전극(124) 사이의 간격이 제1기판(130) 전체에 걸쳐서 동일하게 형성되는 반면에, 본 발명에서는 화소전극(124)의 폭 및 화소전극(124) 사이의 간격이 제1기판(130) 전체에 걸쳐서 다르게 형성된다. 이와 같이, 화소전극(124)의 폭 및 화소전극(124) 사이의 간격을 다르게 설정함으로써, 액정표시소자의 제조시 공정편차가 발생하는 경우에도 투과효율의 변동값을 최소화할 수 있게 된다.In the conventional FFS mode liquid crystal display device, the width of the pixel electrode 124 and the distance between the pixel electrodes 124 are equally formed over the entire first substrate 130, whereas in the present invention, the pixel electrode 124 The width and the distance between the pixel electrodes 124 are formed differently over the entire first substrate 130. As such, by setting the widths of the pixel electrodes 124 and the intervals between the pixel electrodes 124 differently, variations in the transmission efficiency can be minimized even when a process deviation occurs in manufacturing the liquid crystal display device.

이때, 상기 화소전극(124)의 폭 및 화소전극(124) 사이의 간격은 제1기판(130) 전체에 걸쳐서 불규칙하게 설정될 수도 있고 규칙적으로 형성될 수도 있다.In this case, the width of the pixel electrode 124 and the interval between the pixel electrode 124 may be irregularly set or regular formed over the entire first substrate 130.

본 발명의 일실시예에서는 화소의 우측에서 좌측으로 갈수록 화소전극(124)의 폭은 감소하고 화소전극(124) 사이의 간격이 규칙적으로 증가한다. 특히, 이 실시예에서는 화소의 우측에서 좌측으로 갈수록 감소하는 폭이 동일하게 되므로, 인접하는 화소전극(124) 사이의 폭의 차이 및 및 간격의 차이는 항상 일정하게 된다.In an embodiment of the present invention, the width of the pixel electrode 124 decreases from the right side to the left side of the pixel, and the interval between the pixel electrodes 124 increases regularly. In particular, in this embodiment, since the width that decreases from the right side to the left side of the pixel becomes the same, the difference in width and the gap between the adjacent pixel electrodes 124 are always constant.

한편, 제2기판(140)에는 화상비표시영역으로 광이 투과하는 것을 방지하기 위한 블랙매트릭스(142)와 실제 컬러를 구현하는 컬러필터층(144)이 형성되어 있으며, 상기 제1기판(130) 및 제2기판(140) 사이에 액정층(150)이 형성되어 FFS모드 액정표시소자가 완성된다.Meanwhile, a black matrix 142 and a color filter layer 144 for realizing color are formed on the second substrate 140 to prevent light from being transmitted to the image non-display area, and the first substrate 130 is formed on the second substrate 140. The liquid crystal layer 150 is formed between the second substrate 140 to complete the FFS mode liquid crystal display device.

상기와 같은 구성의 FFS모드 액정표시소자에서는 제1기판(130)에 형성된 더미형상의 공통전극(122)과 보호층(136) 위에 형성된 띠형상의 화소전극(24) 사이에 전계가 형성된다. 이때, 전계는 공통전극(122)과 화소전극(124) 사이에 형성되는 프린지전계로서, 전극(122,124) 사이뿐만 아니라 화소전극(124)의 일정 영역 위에도 형성되며, 액정층(150)의 액정분자가 이 전계에 따라 스위칭됨으로써 상기 액정층(150)을 투과하는 광의 투과도를 조절하여 화상을 구현할 수 있게 된다.In the FFS mode liquid crystal display device having the above configuration, an electric field is formed between the dummy common electrode 122 formed on the first substrate 130 and the band-shaped pixel electrode 24 formed on the protective layer 136. In this case, the electric field is a fringe electric field formed between the common electrode 122 and the pixel electrode 124, and is formed not only between the electrodes 122 and 124 but also on a predetermined region of the pixel electrode 124, and the liquid crystal molecules of the liquid crystal layer 150. By switching according to this electric field it is possible to implement the image by adjusting the transmittance of the light passing through the liquid crystal layer 150.

도 5는 도 4의 A영역 확대도로서, 화소전극(124)의 배치를 좀더 자세히 나타낸 도면이다.FIG. 5 is an enlarged view of region A of FIG. 4 and illustrates the arrangement of the pixel electrode 124 in more detail.

도 5에 도시된 바와 같이, 공통전극(122)은 화소 전체에 걸쳐 형성되어 있고 화소전극(124)은 띠형상으로 배치되어 있다. 이때, 화소에 배치되는 화소전극(124)의 폭(a1-a7)은 화소의 우측에서 좌측으로 갈수록 감소하고(a1>a2>a3>a4>a5>a6>a7), 화소전극(124)과 화소전극(124) 사이의 간격(d1-d6)은 화소의 우측에서 좌측으로 갈수록 증가한다(d1<d2<d3<d4<d5<d6).As shown in FIG. 5, the common electrode 122 is formed over the entire pixel, and the pixel electrode 124 is disposed in a band shape. At this time, the width a1-a7 of the pixel electrode 124 disposed in the pixel decreases from the right side to the left side of the pixel (a1> a2> a3> a4> a5> a6> a7), and the pixel electrode 124 The intervals d1-d6 between the pixel electrodes 124 increase from the right side to the left side of the pixel (d1 <d2 <d3 <d4 <d5 <d6).

이때, 화소전극(124)의 감소폭은 화소 전체에서 동일하게 된다. 우측에서 첫번째 화소전극 및 두번째 화소전극 사이의 감소폭과 우측에서 두번째 화소전극 및 세번째 화소전극의 감소폭이 동일하다는 것이다. 이러한 규칙은 액정표시소자 전체에 걸쳐서 나타난다. 이때, 화소전극(124) 폭의 감소분을 △a라고 하면, a2=a1-△a, a3=a2-△a, a4=a3-△a, a5=a4-△a, a6=a5-△a, a7=a6-△a가 된다.At this time, the reduction width of the pixel electrode 124 is the same in the entire pixel. The reduction width between the first pixel electrode and the second pixel electrode on the right side is the same as the reduction width between the second pixel electrode and the third pixel electrode on the right side. This rule appears throughout the liquid crystal display device. At this time, if the decrease of the width of the pixel electrode 124 is Δa, a2 = a1-Δa, a3 = a2-Δa, a4 = a3-Δa, a5 = a4-Δa, a6 = a5-Δa , a7 = a6-Δa.

또한, 화소전극(124) 사이의 간격의 증가폭은 화소전체에서 동일하게 된다. 우측에서 두번째 화소전극과 세번째 화소전극 사이의 간격(d2)의 증가폭이 세번째 화소전극과 네번째 화소전극 사이의 간격(d3)의 증가폭과 동일하게 되며, 이러한 현상을 액정표시소자 전체에 걸쳐서 동일하게 나타난다. 이때, 화소전극(124) 사이의 간격의 증가분을 (△d)라고 하면, d2=d1+△d, d3=d2+△d, d4=d3+△d, d5=d4+△d, d6=d5+△d가 된다.Incidentally, the increment of the interval between the pixel electrodes 124 is the same in the entire pixel. On the right side, the increment of the interval d2 between the second pixel electrode and the third pixel electrode is equal to the increment of the interval d3 between the third pixel electrode and the fourth pixel electrode, and this phenomenon appears the same throughout the liquid crystal display. . At this time, if the increment of the interval between the pixel electrodes 124 is (Δd), d2 = d1 + Δd, d3 = d2 + Δd, d4 = d3 + Δd, d5 = d4 + Δd, d6 = d5 + Δd do.

도 6은 본 발명의 실시예에 따른 FFS모드 액정표시소자의 구체적인 화소전극(124)의 폭 및 간격을 나타내는 도면이다.FIG. 6 is a diagram illustrating a width and an interval of a specific pixel electrode 124 of an FFS mode liquid crystal display device according to an exemplary embodiment of the present invention.

도 6에 도시된 바와 같이, 화소전극(124)은 우측에서는 2.5㎛의 폭으로 형성되고 좌측으로 갈수록 감소하는데, 이때 감소분(△a)은 0.1㎛이다. 즉, 우측에서 좌측으로 갈수록 화소전극(124)의 폭이 0.1㎛씩 감소한다. 또한, 화소전극(124) 사이의 간격은 맨우측에서 4.7㎛이고 좌측으로 갈수록 증가하는데, 이때 증가분(△d)은 0.1㎛이다. 즉, 우측에서 좌측으로 갈수록 화소전극(124) 사이의 간격이 0.1㎛씩 증가한다As shown in FIG. 6, the pixel electrode 124 is formed to have a width of 2.5 μm on the right side and decreases toward the left side, where the decrease Δa is 0.1 μm. That is, the width of the pixel electrode 124 decreases by 0.1 μm from right to left. In addition, the interval between the pixel electrodes 124 is 4.7 μm at the right side and increases toward the left side, where the increment Δd is 0.1 μm. That is, the interval between the pixel electrodes 124 increases by 0.1 μm from right to left.

본 발명에서 전체 화소전극(124)의 화소전극(124)의 폭 및 간격의 변동폭은 공정마진값이다. 도 6의 구조에서 공정마진은 ±0.3이므로, 화소전극(124)의 변동폭은 0.6㎛이며, 따라서 화소전극(124)은 2.0㎛, 2.1㎛, 2.2㎛, 2.3㎛, 2.4㎛, 2.5㎛, 2.6㎛의 폭으로 형성되어 배치된다. 또한, 화소전극(124) 사이의 변동폭 역시 0.6㎛이므로, 화소전극(124)은 4.7㎛, 4.8㎛, 4.9㎛, 5.0㎛, 5.1㎛, 5.2㎛, 5.3㎛의 간격으로 배치된다.In the present invention, the variation width of the width and the interval of the pixel electrodes 124 of all the pixel electrodes 124 is a process margin value. In the structure of FIG. 6, since the process margin is ± 0.3, the fluctuation range of the pixel electrode 124 is 0.6 μm, and thus the pixel electrode 124 has 2.0 μm, 2.1 μm, 2.2 μm, 2.3 μm, 2.4 μm, 2.5 μm, 2.6 It is formed and disposed in a width of 탆. In addition, since the variation width between the pixel electrodes 124 is also 0.6 µm, the pixel electrodes 124 are disposed at intervals of 4.7 µm, 4.8 µm, 4.9 µm, 5.0 µm, 5.1 µm, 5.2 µm, 5.3 µm.

이러한 구조의 FFS모드 액정표시소자의 제조시 -0.3의 공정편차가 발생하는 경우, 도 7a에 도시된 바와 같이 화소전극(124)은 1.7㎛, 1.8㎛, 1.9㎛, 2.0㎛, 2.1㎛, 2.2㎛, 2.3㎛의 폭, 5.1㎛, 5.2㎛, 5.3㎛, 5.4㎛, 5.5㎛, 5.6㎛, 5.7㎛의 간격으로 배치된다.In the case of manufacturing a FFS mode liquid crystal display device having such a structure, when a process deviation of -0.3 occurs, the pixel electrode 124 is 1.7 μm, 1.8 μm, 1.9 μm, 2.0 μm, 2.1 μm, 2.2 as shown in FIG. 7A. It is arrange | positioned at the space | interval of micrometer, 2.3 micrometers, 5.1 micrometer, 5.2 micrometer, 5.3 micrometer, 5.4 micrometer, 5.5 micrometer, 5.6 micrometer, and 5.7 micrometer.

또한, +0.3의 공정편차가 발생하는 경우, 도 7b에 도시된 바와 같이 화소전극(124)은 2.3㎛, 2.4㎛, 2.5㎛, 2.6㎛, 2.7㎛, 2.8㎛, 2.9㎛의 폭, 4.5㎛, 4.6㎛, 4.7㎛, 4.8㎛, 4.9㎛, 5.0㎛, 5.1㎛의 간격으로 배치된다.In addition, when a process deviation of +0.3 occurs, the pixel electrode 124 has a width of 2.3 μm, 2.4 μm, 2.5 μm, 2.6 μm, 2.7 μm, 2.8 μm, 2.9 μm, and 4.5 μm as shown in FIG. 7B. , 4.6 μm, 4.7 μm, 4.8 μm, 4.9 μm, 5.0 μm, 5.1 μm.

이와 같이, 본 발명에서는 화소전극(124)의 폭 및 간격을 순차적이고 규칙적으로 증감하도록 형성함으로서 공정편차가 발생하는 경우, 화소전극(124)의 폭 및 간격 변동에 의한 효과를 보상할 수 있게 된다.As described above, in the present invention, the width and the interval of the pixel electrode 124 are formed to increase and decrease in a sequential and regular manner, so that when a process deviation occurs, the effect of the width and the gap of the pixel electrode 124 can be compensated for. .

본 발명에 따르면, 화소전극의 폭 및 간격을 각각 2.3㎛ 및 5.0㎛로 설정한 종래 FFS모드 액정표시소자에서 -0.3의 공정편차가 발생하는 경우 투과율의 변동값이 0.003이고 +0.3의 공정편차가 발생하는 경우 투과율의 변동값이 0.00765인 반면, 본 발명에서는 -0.3의 공정편차가 발생하는 경우 투과율의 변동값이 0.00224이고 +0.3의 공정편차가 발생하는 경우 투과율의 변동값이 0.0003이다.According to the present invention, when a process deviation of -0.3 occurs in a conventional FFS mode liquid crystal display device in which the width and the interval of the pixel electrode are set to 2.3 µm and 5.0 µm, respectively, the variation in transmittance is 0.003 and the process deviation of +0.3 is In the present invention, the change in transmittance is 0.00765, whereas in the present invention, the change in transmittance is 0.00224 when a process deviation of -0.3 occurs and the change in transmittance is 0.0003 when a process deviation of +0.3 occurs.

다시 말해서, 종래에 비해 본 발명에서 투과율이 증가함을 알 수 있다. 특히, +0.3의 공정편차가 발생하는 경우 종래에 비해 본 발명의 FFS모드 액정표시소자에서 투과율이 저하되는 것을 효율적으로 방지할 수 있게 된다.In other words, it can be seen that the transmittance is increased in the present invention compared with the prior art. In particular, when a process deviation of +0.3 occurs, the transmittance can be effectively prevented from being lowered in the FFS mode liquid crystal display device of the present invention compared with the conventional method.

도 8은 본 발명의 다른 실시예에 따른 FFS모드 액정표시소자의 화소구조를 나타내는 도면이다.8 is a diagram illustrating a pixel structure of an FFS mode liquid crystal display device according to another exemplary embodiment of the present invention.

도 8에 도시된 바와 같이, 이 실시예에서는 공통전극(222)은 화소 전체에 걸쳐 형성되어 있고 화소전극(224)은 띠형상으로 배치되어 있다. 이때, 화소에 배치되는 화소전극(224)의 폭(a1-a7)은 화소의 우측에서 좌측으로 갈수록 증가하고(a1<a2<a3<a4<a5<a6<a7), 화소전극(224)과 화소전극(224) 사이의 간격(d1-d6)은 화소의 우측에서 좌측으로 갈수록 감소한다(d1>d2>d3>d4>d5>d6).As shown in FIG. 8, in this embodiment, the common electrode 222 is formed over the entire pixel, and the pixel electrode 224 is arranged in a band shape. At this time, the width a1-a7 of the pixel electrode 224 disposed in the pixel increases from the right side to the left side of the pixel (a1 <a2 <a3 <a4 <a5 <a6 <a7), and the pixel electrode 224 The distance d1-d6 between the pixel electrodes 224 decreases from the right side to the left side of the pixel (d1> d2> d3> d4> d5> d6).

이때, 화소전극(224)의 증가폭은 화소전체에서 동일하게 된다. 우측에서 첫번째 화소전극 및 두번째 화소전극 사이의 증가폭과 우측에서 두번째 화소전극 및 세번째 화소전극의 증가폭이 동일하다는 것이다. 이러한 규칙은 액정표시소자 전체에 걸쳐서 나타난다. 이때, 화소전극(124) 폭의 증가분을 △a라고 하면, a2=a1+△a, a3=a2+△a, a4=a3+△a, a5=a4+△a, a6=a5+△a, a7=a6+△a가 된다.At this time, the increase width of the pixel electrode 224 is the same in the entire pixel. The increase width between the first pixel electrode and the second pixel electrode on the right side is the same as the increase width between the second pixel electrode and the third pixel electrode on the right side. This rule appears throughout the liquid crystal display device. At this time, if the increment of the width of the pixel electrode 124 is Δa, a2 = a1 + Δa, a3 = a2 + Δa, a4 = a3 + Δa, a5 = a4 + Δa, a6 = a5 + Δa, a7 = a6 + Δ becomes a.

또한, 화소전극(224) 사이의 간격의 감소폭은 화소전체에서 동일하게 된다. 우측에서 두번째 화소전극과 세번째 화소전극 사이의 간격(d2)의 감소폭이 세번째 화소전극과 네번째 화소전극 사이의 간격(d3)의 감소폭과 동일하게 되며, 이러한 현상을 액정표시소자 전체에 걸쳐서 동일하게 나타난다. 이때, 화소전극(124) 사이의 간격의 감소분을 (△d)라고 하면, d2=d1-△d, d3=d2-△d, d4=d3-△d, d5=d4-△d, d6=d5-△d가 된다.In addition, the reduction width of the interval between the pixel electrodes 224 is the same in the entire pixel. On the right side, the reduction width of the gap d2 between the second pixel electrode and the third pixel electrode is equal to the reduction width of the gap d3 between the third pixel electrode and the fourth pixel electrode, and this phenomenon is the same throughout the liquid crystal display. . At this time, if the decrease of the interval between the pixel electrodes 124 is (Δd), then d2 = d1-Δd, d3 = d2-Δd, d4 = d3-Δd, d5 = d4-Δd, d6 = d5-Δd.

이와 같이, 본 발명에서는 액정표시소자 전체에 걸쳐 화소전극의 폭 및 간격을 다르게 형성한다. 특히, 화소전극의 폭 및 간격은 인접하는 화소와 다르며, 이러한 폭 및 간격의 변동은 기판 전체에 걸쳐 규칙을 갖는다. 도 5 및 도 7에 도시된 바와 같이, 화소전극의 폭 및 간격은 화소의 일측에서 타측으로 일정 비율(즉, 변동분 △a, △d)로 증가하거나 감소할 수 있다. 또한, 도면에는 도시하지 않았지만, 상기 화소전극의 폭 및 간격은 화소의 일측에서 타측으로 일정 비율로 감소한 후 증가할 수도 있다. 즉, 화소의 중앙에서 좌우측으로 갈수록 화소의 폭 및 간격이 증감할 수 있을 것이다.As described above, in the present invention, the width and the interval of the pixel electrode are differently formed over the entire liquid crystal display device. In particular, the width and spacing of the pixel electrodes are different from those of adjacent pixels, and variations in the width and spacing are regular throughout the substrate. As shown in FIGS. 5 and 7, the width and the interval of the pixel electrode may increase or decrease at a predetermined ratio (that is, variations Δa and Δd) from one side of the pixel to the other side. In addition, although not shown in the drawing, the width and spacing of the pixel electrode may increase after decreasing at a predetermined ratio from one side of the pixel to the other side. That is, the width and the interval of the pixel may increase or decrease from the center of the pixel toward the left and right.

다시 말해서, 본 발명에서는 공정마진내에서 인접하는 화소와 일정 비율로 증감한다면 다양한 형태로 배치할 수 있을 것이다.In other words, the present invention may be arranged in various forms if it is increased or decreased with an adjacent pixel in a process margin.

한편, 상술한 상세한 설명에서는 본 발명의 특정한 구조가 개시되어 있지만, 이것은 본 발명을 설명하기 위한 것으로 본 발명이 이러한 특정한 구조에 한정되는 것은 아니다.On the other hand, although the specific structure of this invention is disclosed in the above-mentioned detailed description, this is for demonstrating this invention and this invention is not limited to this specific structure.

예를 들면, 상세한 설명에서는 화소전극 및 데이터라인과 평행하게 직선형상으로 배열되어 있지만, 상기 화소전극과 데이터라인이 화소내에서 적어도 1회 굽어진 형상(즉, '〈' 형상으로 형성)으로 형성될 수 있을 것이다. 이와 같이, 화소전극과 데이터라인을 굴곡진 형태로 형성함으로써 화소를 서로 다른 시야각방향을 갖는 2개의 도메인으로 형성하여 시야각특성을 향상시킬 수 있게 된다. 또한, 화소전극은 데이터라인과 평행하게 배열되는 것이 아니라 일정 각도로 배열될 수도 있으며, 화소전극이 게이트라인과 실질적으로 평행하게 배열될 수도 있을 것이다.For example, in the detailed description, the pixel electrodes and the data lines are arranged in a straight line parallel to the pixel electrodes and the data lines, but the pixel electrodes and the data lines are formed at least once in the pixel (that is, formed in a '<' shape). Could be. As such, by forming the pixel electrode and the data line in a curved shape, the pixel may be formed into two domains having different viewing angle directions, thereby improving viewing angle characteristics. In addition, the pixel electrodes may be arranged at an angle instead of being parallel to the data line, and the pixel electrodes may be arranged to be substantially parallel to the gate line.

또한, 상세한 설명에서는 공통전극이 제1기판에 형성되고 화소전극이 보호층 위에 형성되지만, 상기 공통전극이 게이트절연층 위에 형성되고 화소전극은 보호층 위에 형성될 수도 있으며, 공통전극이 제1기판 위에 형성되고 화소전극은 게이트절연층 위에 형성될 수도 있을 것이다.In addition, in the detailed description, although the common electrode is formed on the first substrate and the pixel electrode is formed on the passivation layer, the common electrode may be formed on the gate insulating layer and the pixel electrode may be formed on the passivation layer, and the common electrode may be formed on the first substrate. The pixel electrode may be formed on the gate insulating layer.

또한, 상세한 설명에서는 공정마진이 화소전극의 폭이 2.3㎛, 2.4㎛, 2.5㎛, 2.6㎛, 2.7㎛, 2.8㎛, 2.9㎛, 화소전극 사이의 간격이 4.5㎛, 4.6㎛, 4.7㎛, 4.8㎛, 4.9㎛, 5.0㎛, 5.1㎛ 형성되지만, 이러한 화소전극의 폭 및 화소전극 사이의 간격은 액정표시소자의 크기 등과 같은 요인에 따라 다르게 설정될 수 있으며, 공정마진 역시 ±0.3으로 고정된 것이 아니라 다른 값으로 설정될 수 있을 것이다.Further, in the detailed description, the process margins are 2.3 μm, 2.4 μm, 2.5 μm, 2.6 μm, 2.7 μm, 2.8 μm, 2.9 μm, and the interval between the pixel electrodes is 4.5 μm, 4.6 μm, 4.7 μm, 4.8 Μm, 4.9 μm, 5.0 μm, and 5.1 μm are formed, but the width of the pixel electrode and the distance between the pixel electrodes may be set differently depending on factors such as the size of the liquid crystal display device, and the process margin is fixed to ± 0.3. But it can be set to a different value.

다시 말해서, 이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. In other words, while the preferred embodiment of the present invention has been described in detail above, it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible.

따라서, 본 발명의 권리범위는 이에 한정되는 것이 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. Therefore, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concept of the present invention defined in the following claims are also within the scope of the present invention.

110 : 박막트랜지스터 111 : 게이트전극
113 : 반도체층 115 : 소스전극
116 : 드레인전극 122 : 공통전극
124 : 화소전극
110: thin film transistor 111: gate electrode
113: semiconductor layer 115: source electrode
116: drain electrode 122: common electrode
124: pixel electrode

Claims (9)

복수의 화소영역를 정의하는 복수의 게이트라인 및 데이터라인;
각각의 화소영역내에 배치된 박막트랜지스터;
상기 화소영역내에 배치되어 전계를 형성하는 공통전극; 및
상기 화소영역내에 띠형상으로 배치되어 상기 공통전극과 전계를 형성하는 복수의 화소전극으로 구성되며,
상기 화소전극은 인접하는 화소전극과는 그 폭 및 간격이 다른 것을 특징으로 하는 액정표시소자.
A plurality of gate lines and data lines defining a plurality of pixel regions;
A thin film transistor disposed in each pixel region;
A common electrode disposed in the pixel region to form an electric field; And
A plurality of pixel electrodes arranged in a band shape in the pixel region to form the common electrode and an electric field,
And the pixel electrode is different in width and distance from an adjacent pixel electrode.
제1항에 있어서, 상기 박막트랜지스터는,
제1기판에 형성된 게이트전극;
상기 게이트전극이 형성된 제1기판 전체에 걸쳐 형성된 게이트절연층;
상기 게이트절연층 위에 형성된 반도체층;
상기 반도체층 위에 형성된 소스전극 및 드레인전극; 및
상기 제1기판 전체에 걸쳐 형성된 보호층을 포함하는 것을 특징으로 하는 액정표시소자.
The method of claim 1, wherein the thin film transistor,
A gate electrode formed on the first substrate;
A gate insulating layer formed over the entire first substrate on which the gate electrode is formed;
A semiconductor layer formed on the gate insulating layer;
A source electrode and a drain electrode formed on the semiconductor layer; And
And a protective layer formed over the entire first substrate.
제2항에 있어서, 공통전극은 제1기판에 형성되고 화소전극은 보호층에 형성되는 것을 특징으로 하는 액정표시소자.The liquid crystal display device of claim 2, wherein the common electrode is formed on the first substrate and the pixel electrode is formed on the protective layer. 제3항에 있어서, 상기 화소전극은 데이터라인과 평행한 것을 특징으로 하는 액정표시소자.The liquid crystal display of claim 3, wherein the pixel electrode is parallel to a data line. 제1항에 있어서, 상기 화소전극은 인접하는 화소전극과 설정된 폭만큼 증가 또는 감소하는 것을 특징으로 하는 액정표시소자.The liquid crystal display of claim 1, wherein the pixel electrode is increased or decreased by a predetermined width with an adjacent pixel electrode. 제5항에 있어서, 상기 화소전극은 설정된 영역내에서 폭이 설정된 폭만큼 규칙적으로 증가 또는 감소하는 것을 특징으로 하는 액정표시소자.6. The liquid crystal display device according to claim 5, wherein the pixel electrode is regularly increased or decreased in a set area by a set width. 제1항에 있어서, 상기 화소전극과 화소전극 사이의 간격은 인접하는 화소소전극과 화소전극 사이의 간격에 비해 설정된 길이 만큼 증가 또는 감소하는 것을 특징으로 하는 액정표시소자.The liquid crystal display device according to claim 1, wherein an interval between the pixel electrode and the pixel electrode is increased or decreased by a set length compared to an interval between the adjacent pixel small electrode and the pixel electrode. 제7항에 있어서, 상기 화소전극과 화소전극 사이의 간격은 설정된 영역내에서 규칙적으로 증가 또는 감소하는 것을 특징으로 하는 액정표시소자.8. The liquid crystal display device according to claim 7, wherein an interval between the pixel electrode and the pixel electrode increases or decreases regularly within the set area. 제1항에 있어서, 상기 화소전극의 폭 및 간격은 공정마진의 범위 내에서 변동하는 것을 특징으로 하는 액정표시소자.
The liquid crystal display device of claim 1, wherein the width and the interval of the pixel electrode vary within a range of a process margin.
KR1020110077482A 2011-08-03 2011-08-03 Liquid crystal display device including pixel electrode having different width KR101894552B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110077482A KR101894552B1 (en) 2011-08-03 2011-08-03 Liquid crystal display device including pixel electrode having different width

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110077482A KR101894552B1 (en) 2011-08-03 2011-08-03 Liquid crystal display device including pixel electrode having different width

Publications (2)

Publication Number Publication Date
KR20130015474A true KR20130015474A (en) 2013-02-14
KR101894552B1 KR101894552B1 (en) 2018-09-03

Family

ID=47895279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110077482A KR101894552B1 (en) 2011-08-03 2011-08-03 Liquid crystal display device including pixel electrode having different width

Country Status (1)

Country Link
KR (1) KR101894552B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9612471B2 (en) 2014-11-24 2017-04-04 Samsung Display Co., Ltd. Display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040061426A (en) * 2002-12-31 2004-07-07 비오이 하이디스 테크놀로지 주식회사 FFS mode type Liquid crystal display
KR20080001836A (en) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 Structure of pixel electrode for display apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040061426A (en) * 2002-12-31 2004-07-07 비오이 하이디스 테크놀로지 주식회사 FFS mode type Liquid crystal display
KR20080001836A (en) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 Structure of pixel electrode for display apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9612471B2 (en) 2014-11-24 2017-04-04 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR101894552B1 (en) 2018-09-03

Similar Documents

Publication Publication Date Title
US7924386B2 (en) Liquid crystal display device and driving method for fabricating the same
JP5628867B2 (en) Liquid crystal display device and manufacturing method thereof
US20080180623A1 (en) Liquid crystal display device
US7345731B2 (en) Liquid crystal display device
KR20080071001A (en) Liquid crystal display panel and method of manufacturing the same
US20150146125A1 (en) Liquid crystal display panel, liquid crystal display apparatus, and thin film transistor array substrate
US8310642B2 (en) Liquid crystal display with texture control portion between pixel and common electrodes and method thereof
KR20120134245A (en) Thin film transistor substrate and method of fabricating the same
US9195100B2 (en) Array substrate, liquid crystal panel and display device with pixel electrode and common electrode whose projections are overlapped
KR20080049366A (en) Thin film transistor substrate and display device having the same
US20200050063A1 (en) Liquid crystal display device
US20140267964A1 (en) Liquid crystal driving method and liquid crystal display device
KR101362960B1 (en) Liquid crystal display device and fabricating method thereof
US9835921B2 (en) Array substrate, manufacturing method thereof and display device
EP3091393A1 (en) Display device
KR20080062901A (en) Liuquid crystal display device
KR20070080475A (en) Thin film transistor panel and liquid crystal display
KR101988006B1 (en) Thin Film Transistor Substrate Having Oxide Semiconductor and Manufacturing Method Thereof
KR20070008882A (en) Liquid crystal display and manufacturing method thereof
KR101943019B1 (en) Liquid crystal display device and method for manufacturing the same
KR101382480B1 (en) Liquid crystal display
KR101894552B1 (en) Liquid crystal display device including pixel electrode having different width
KR20080043428A (en) Liquid crystal display apparatus
KR20080100027A (en) Liquid crystal display
KR101529943B1 (en) Liquid crystal display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant