KR20080100027A - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
KR20080100027A
KR20080100027A KR1020070046078A KR20070046078A KR20080100027A KR 20080100027 A KR20080100027 A KR 20080100027A KR 1020070046078 A KR1020070046078 A KR 1020070046078A KR 20070046078 A KR20070046078 A KR 20070046078A KR 20080100027 A KR20080100027 A KR 20080100027A
Authority
KR
South Korea
Prior art keywords
electrode
liquid crystal
insulating substrate
driving force
data line
Prior art date
Application number
KR1020070046078A
Other languages
Korean (ko)
Inventor
손지원
유재진
조선아
나준희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070046078A priority Critical patent/KR20080100027A/en
Publication of KR20080100027A publication Critical patent/KR20080100027A/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134336Matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136231Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Spectroscopy & Molecular Physics (AREA)

Abstract

A liquid crystal display device is provided to improve the response speed by installing a tilt driving electrode or shortening the length of a microelectrode. A liquid crystal display comprises a first insulating substrate, a pixel electrode(82), a second insulating substrate, a common electrode and a liquid crystal layer. The pixel electrode is formed on the first insulating substrate. The pixel electrode comprises the domain group consisting of a plurality of domains with a plurality of, and each domain made of a plurality of microelectrodes materially side by side arranged to the fixed direction. The second insulating substrate is place facing the first insulating substrate. The common electrode formed on the second insulating substrate and is not patterned. The liquid crystal layer is interposed between the first and the second insulating substrate.

Description

액정 표시 장치{Liquid crystal display}Liquid crystal display

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치에 포함된 박막 트랜지스터 표시판의 배치도이다.1 is a layout view of a thin film transistor array panel included in a liquid crystal display according to a first exemplary embodiment of the present invention.

도 2는 도 1의 박막 트랜지스터 표시판의 A-A'선을 따라 자른, 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 단면도이다.FIG. 2 is a cross-sectional view of a liquid crystal display including a thin film transistor array panel taken along line AA ′ of the thin film transistor array panel of FIG. 1.

도 3은 도 1의 박막 트랜지스터 표시판의 B-B'선을 따라 자른, 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 단면도이다.3 is a cross-sectional view of a liquid crystal display including a thin film transistor array panel taken along line BB ′ of the thin film transistor array panel of FIG. 1.

도 4는 본 발명의 제1 실시예의 변형례에 따른 액정 표시 장치에 포함된 박막 트랜지스터 표시판의 배치도이다.4 is a layout view of a thin film transistor array panel included in a liquid crystal display according to a modification of the first exemplary embodiment of the present invention.

도 5는 도 4의 박막 트랜지스터 표시판의 C-C'선을 따라 자른, 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 단면도이다.FIG. 5 is a cross-sectional view of a liquid crystal display including a thin film transistor array panel taken along line CC ′ of the thin film transistor array panel of FIG. 4.

도 6은 본 발명의 제2 실시예에 따른 액정 표시 장치에 포함된 박막 트랜지스터 표시판의 배치도이다.6 is a layout view of a thin film transistor array panel included in a liquid crystal display according to a second exemplary embodiment of the present invention.

도 7은 도 6의 박막 트랜지스터 표시판의 D-D'선을 따라 자른, 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 단면도이다.FIG. 7 is a cross-sectional view of a liquid crystal display including a thin film transistor array panel taken along line D-D ′ of the thin film transistor array panel of FIG. 6.

도 8은 도 6의 박막 트랜지스터 표시판의 E-E'선을 따라 자른, 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 단면도이다.FIG. 8 is a cross-sectional view of a liquid crystal display including a thin film transistor array panel taken along line E-E ′ of the thin film transistor array panel of FIG. 6.

도 9는 본 발명의 제2 실시예의 변형례에 따른 액정 표시 장치에 포함된 박막 트랜지스터 표시판의 배치도이다.9 is a layout view of a thin film transistor array panel included in a liquid crystal display according to a modification of the second exemplary embodiment of the present invention.

도 10은 도 9의 박막 트랜지스터 표시판의 F-F'선을 따라 자른, 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 단면도이다.FIG. 10 is a cross-sectional view of a liquid crystal display including a thin film transistor array panel taken along line F-F ′ of the thin film transistor array panel of FIG. 9.

도 11은 본 발명의 제3 실시예에 따른 액정 표시 장치에 포함된 박막 트랜지스터 표시판의 배치도이다.11 is a layout view of a thin film transistor array panel included in a liquid crystal display according to a third exemplary embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

10: 제1 절연 기판 22: 게이트선10: first insulating substrate 22: gate line

26: 게이트 전극 28: 스토리지 배선26: gate electrode 28: storage wiring

30: 게이트 절연막 40: 반도체층30: gate insulating film 40: semiconductor layer

55, 56: 오믹 콘택층 62: 데이터선55, 56: ohmic contact layer 62: data line

65: 소스 전극 66: 드레인 전극65 source electrode 66 drain electrode

70, 70': 보호막 76, 77, 78: 콘택홀70, 70 ': Shield 76, 77, 78: Contact hole

82, 84, 86: 화소 전극 82, 84, 86: pixel electrode

82_1, 84_1, 86_1: 제1 미세 전극82_1, 84_1, 86_1: first fine electrode

82_2, 84_2, 86_2: 제2 미세 전극 82_3, 84_3, 86_3: 제3 미세 전극82_2, 84_2, 86_2: second fine electrode 82_3, 84_3, 86_3: third fine electrode

82_4, 84_4, 86_4: 제4 미세 전극 82_4, 84_4, 86_4: fourth fine electrode

83_1, 85_1, 87_1: 제1 미세 슬릿83_1, 85_1, 87_1: first fine slit

83_2, 85_2, 87_2: 제2 미세 슬릿 83_3, 85_3, 87_3: 제3 미세 슬릿83_2, 85_2, 87_2: second fine slit 83_3, 85_3, 87_3: third fine slit

83_4, 85_4, 87_4: 제4 미세 슬릿 92, 152: 수직 배향막83_4, 85_4, 87_4: Fourth fine slit 92, 152: Vertical alignment film

95_1, 97_1: 제1 연결 패턴 95_2, 97_2: 제2 연결 패턴 95_1, 97_1: first connection pattern 95_2, 97_2: second connection pattern

96, 96': 연결 패턴 97_3: 제3 연결 패턴96, 96 ': connection pattern 97_3: third connection pattern

97_4: 제4 연결 패턴97_4: fourth connection pattern

100, 100', 101, 101': 박막 트랜지스터 표시판100, 100 ', 101, 101': thin film transistor array panel

110: 제2 절연 기판 120, 121, 121': 블랙 매트릭스110: second insulating substrate 120, 121, 121 ': black matrix

130: 컬러필터 135: 오버코트층130: color filter 135: overcoat layer

140: 공통 전극 140: common electrode

162, 183, 184, 184'_1, 184'_2: 틸트 구동력 부여 전극162, 183, 184, 184'_1, 184'_2: Tilt driving force applying electrode

182: 추가 틸트 구동력 부여 전극182: additional tilt driving force electrode

200: 공통 전극 표시판 300: 액정층200: common electrode display panel 300: liquid crystal layer

310: 액정310: liquid crystal

본 발명은 액정 표시 장치에 관한 것으로서, 더욱 상세하게는 액정의 응답 속도가 향상된 액정 표시 장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device having improved response speed of liquid crystals.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.The liquid crystal display is one of the most widely used flat panel display devices. The liquid crystal display includes two substrates on which a field generating electrode such as a pixel electrode and a common electrode are formed, and a liquid crystal layer interposed therebetween. Is applied to generate an electric field in the liquid crystal layer, thereby determining the orientation of the liquid crystal in the liquid crystal layer and controlling the polarization of incident light to display an image.

그 중에서도 전계가 인가되지 않은 상태에서 액정의 장축을 상하 기판에 대하여 수직을 이루도록 배열한 수직 배향 모드 액정 표시 장치는 대비비가 크고 넓은 기준 시야각 구현이 용이하여 각광받고 있다. 수직 배향 모드(vertically alignment mode) 액정 표시 장치에서 광시야각을 구현하기 위한 수단으로는 전계 생성 전극에 간극을 형성하는 방법과 전계 생성 전극 위에 돌기를 형성하는 방법 등이 있다. Among them, the vertical alignment mode liquid crystal display in which the long axis of the liquid crystal is arranged vertically with respect to the upper and lower substrates without an electric field applied, has gained much attention due to its large contrast ratio and easy implementation of a wide reference viewing angle. Vertical alignment mode As a means for implementing a wide viewing angle in a liquid crystal display, there are a method of forming a gap in the field generating electrode and a method of forming a protrusion on the field generating electrode.

간극이 구비된 액정 표시 장치는, 상하 기판 모두에 간극이 구비된 PVA(Patterned Vertical alignment) 모드 액정 표시 장치, 및 하부 기판에만 미세 패턴을 형성하고 상부 기판에는 패턴을 형성하지 않은 패턴리스 VA(Patternless VA) 모드 액정 표시 장치 등이 있으며, 정전기 방지에 유리하고 얼라인 미스(align miss)가 발생하지 않는 패턴리스 VA 모드 액정 표시 장치에 대한 요구가 점차 증가하고 있다.The liquid crystal display device having a gap includes a patterned vertical alignment (PVA) mode liquid crystal display device having a gap on both upper and lower substrates, and a patternless VA (patternless) in which a fine pattern is formed only on the lower substrate and no pattern is formed on the upper substrate. VA mode liquid crystal display devices, and the like, and there is an increasing demand for a patternless VA mode liquid crystal display device which is advantageous in preventing static electricity and does not cause an alignment miss.

그러나, 패턴리스 VA 모드 액정 표시 장치는, 액정에 랜덤 모션이 발생하거나 역방향 도메인(reverse domain)이 유발되어, 응답 속도가 느려지고 휘도가 저하되거나 순간 잔상이 일어나는 문제점이 있다.However, the patternless VA mode liquid crystal display has a problem in that random motion occurs in a liquid crystal or a reverse domain is induced, resulting in a slow response speed, a decrease in luminance, or an instant afterimage.

따라서, 역방향 도메인이 감소되어 응답 속도가 향상된 액정 표시 장치가 요구된다.Accordingly, there is a need for a liquid crystal display device in which the reverse domain is reduced and the response speed is improved.

본 발명이 이루고자 하는 기술적 과제는 응답 속도가 향상된 액정 표시 장치 를 제공하고자 하는 것이다.An object of the present invention is to provide a liquid crystal display device having improved response speed.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다. Technical problems of the present invention are not limited to the above-mentioned technical problems, other technical problems not mentioned will be clearly understood by those skilled in the art from the following description.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는, 제1 절연 기판과, 상기 제1 절연 기판 상에 형성되고, 다수의 도메인으로 이루어진 도메인군을 복수개 포함하는 화소 전극으로서, 상기 각 도메인은 일정한 방향으로 실질적으로 나란히 배열된 다수의 미세 전극으로 이루어진 화소 전극과, 상기 제1 절연 기판에 대향하는 제2 절연 기판과, 상기 제2 절연 기판 상에 형성되고 패터닝되지 않은 공통 전극과, 상기 제1 및 제2 절연 기판 사이에 개재된 액정층을 포함하되, 상기 미세 전극의 최대 길이는 상기 화소 전극 가로 길이의 (0.5)3/2배를 넘지 않는다.A liquid crystal display according to an exemplary embodiment of the present invention for achieving the above technical problem is a pixel electrode including a plurality of domain groups formed on a first insulating substrate and the first insulating substrate and composed of a plurality of domains. Each of the domains may include a pixel electrode including a plurality of fine electrodes arranged substantially parallel to each other in a predetermined direction, a second insulating substrate facing the first insulating substrate, and a common pattern formed on the second insulating substrate and not patterned. And a liquid crystal layer interposed between an electrode and the first and second insulating substrates, wherein the maximum length of the fine electrode does not exceed (0.5) 3/2 times the horizontal length of the pixel electrode.

상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 액정 표시 장치는, 제1 절연 기판 상에 세로 방향으로 형성된 데이터선과, 상기 데이터선과 평행하게 형성되어 상기 데이터선과 오버랩되는 한 쌍의 틸트 구동력 부여 전극과, 상기 한 쌍의 틸트 구동력 부여 전극 사이에 배치되고, 다수의 도메인으로 분할된 화소 전극으로서, 상기 각 도메인은 일정한 방향으로 실질적으로 나란히 배열된 다수의 미세 전극으로 이루어진 화소 전극과, 상기 제1 절연 기판에 대향하는 제2 절 연 기판과, 상기 제2 절연 기판 상에 형성되고 패터닝되지 않은 공통 전극과, 상기 제1 및 제2 절연 기판 사이에 개재된 액정층을 포함하되, 상기 액정층은, 구동 전압 인가시 상기 틸트 구동력 부여 전극으로부터 틸트 구동력을 인가받는 액정을 포함한다.According to another aspect of the present invention, a liquid crystal display device includes a data line formed in a vertical direction on a first insulating substrate and a pair of tilt driving force formed in parallel with the data line and overlapping the data line. A pixel electrode disposed between an imparting electrode and the pair of tilt driving force imparting electrodes, wherein each of the domains comprises a plurality of fine electrodes arranged substantially side by side in a predetermined direction; A second insulating substrate facing the first insulating substrate, a common electrode formed on the second insulating substrate and not patterned, and a liquid crystal layer interposed between the first and second insulating substrates; The layer includes a liquid crystal that receives a tilt driving force from the tilt driving force applying electrode when a driving voltage is applied.

상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 액정 표시 장치는, 제1 방향으로 실질적으로 나란히 배열된 제1 및 제2 연결 패턴과, 제2 방향으로 배열되고 상기 제1 및 제2 연결 패턴에 각각 연결된 다수의 제1 및 제2 미세 전극으로 이루어진 화소 전극으로서, 상기 다수의 제1 및 제2 미세 전극은 각각 실질적으로 나란히 배열된 화소 전극과, 상기 제1 절연 기판에 대향하는 제2 절연 기판과, 상기 제2 절연 기판 상에 형성되고 패터닝되지 않은 공통 전극과, 상기 제1 및 제2 절연 기판 사이에 개재된 액정층을 포함하되, 상기 제1 및 제2 미세 전극의 최대 길이는 상기 화소 전극 가로 길이의 (0.5)3/2배를 넘지 않는다.According to another aspect of the present invention, there is provided a liquid crystal display device including first and second connection patterns arranged substantially in parallel with each other in a first direction, and arranged in a second direction. A pixel electrode consisting of a plurality of first and second fine electrodes respectively connected to a second connection pattern, wherein the plurality of first and second fine electrodes respectively face pixel electrodes arranged substantially side by side and opposite the first insulating substrate. A second insulating substrate, a common electrode formed on the second insulating substrate and not patterned, and a liquid crystal layer interposed between the first and second insulating substrates, the maximum of the first and second fine electrodes The length does not exceed (0.5) 3/2 times the horizontal length of the pixel electrode.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Specific details of other embodiments are included in the detailed description and the drawings.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예 및 변형례들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예 및 변형례들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명 의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments and modifications described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments and modifications disclosed below, but may be embodied in various forms, and only the present embodiments are provided so that this disclosure will be thorough and complete in the art to which the present invention pertains. It is provided to fully inform the person skilled in the art the scope of the invention, which is defined only by the scope of the claims. Like reference numerals refer to like elements throughout.

소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위 뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. When elements or layers are referred to as "on" or "on" of another element or layer, intervening other elements or layers as well as intervening another layer or element in between It includes everything. On the other hand, when a device is referred to as "directly on" or "directly on" indicates that no device or layer is intervened in the middle.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. The spatially relative terms " below ", " beneath ", " lower ", " above ", " upper " It may be used to easily describe the correlation of a device or components with other devices or components. Spatially relative terms are to be understood as including terms in different directions of the device in use or operation in addition to the directions shown in the figures.

이하, 첨부된 도 1 내지 도 3을 참조하여 본 발명의 제1 실시예에 따른 액정 표시 장치에 대하여 설명한다. 도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치에 포함된 박막 트랜지스터 표시판의 배치도이다. 도 2는 도 1의 박막 트랜지스터 표시판의 A-A'선을 따라 자른, 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 단면도이다. 도 3은 도 1의 박막 트랜지스터 표시판의 B-B'선을 따라 자른, 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 단면도이다. Hereinafter, a liquid crystal display according to a first exemplary embodiment of the present invention will be described with reference to FIGS. 1 to 3. 1 is a layout view of a thin film transistor array panel included in a liquid crystal display according to a first exemplary embodiment of the present invention. FIG. 2 is a cross-sectional view of a liquid crystal display including a thin film transistor array panel taken along line AA ′ of the thin film transistor array panel of FIG. 1. 3 is a cross-sectional view of a liquid crystal display including a thin film transistor array panel taken along line BB ′ of the thin film transistor array panel of FIG. 1.

도 1 내지 도 3을 참조하면, 본 실시예의 액정 표시 장치는, 서로 대향하도록 배치된 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200), 및 이들 두 표시판(100, 200) 사이에 개재된 액정층(300)으로 이루어진다.1 to 3, the liquid crystal display of the present exemplary embodiment includes a thin film transistor array panel 100 and a common electrode panel 200 disposed to face each other, and a liquid crystal interposed between the two display panels 100 and 200. Layer 300.

본 실시예의 액정 표시 장치에 포함되는 박막 트랜지스터 표시판(100)에는 컬러필터(130) 및 화소 전극(82) 등이 모두 형성될 수 있다. 또한 본 실시예의 액정 표시 장치는 컬러필터(130) 상에 게이트 배선 등의 박막 트랜지스터 어레이가 형성된 AOC(Array On Color filter) 구조일 수 있다.Both the color filter 130 and the pixel electrode 82 may be formed in the thin film transistor array panel 100 included in the liquid crystal display of the present exemplary embodiment. In addition, the liquid crystal display of the present exemplary embodiment may have an array on color filter (AOC) structure in which a thin film transistor array such as a gate wiring is formed on the color filter 130.

AOC 구조의 액정 표시 장치의 박막 트랜지스터 표시판(100)은 제1 절연 기판(10)의 바로 위에 화소 영역을 정의하는 블랙 매트릭스(120)가 형성되어 있다. 본 실시예의 블랙 매트릭스(120)는 예를 들어 크롬(Cr), 크롬 산화물 등의 금속(금속 산화물), 또는 유기 블랙 레지스트 등으로 이루어질 수 있으며, 빛샘을 방지하여 화질을 개선하는 역할을 한다. 블랙 매트릭스(120)는 개구율을 극대화하기 위하여 게이트 및/또는 데이터 배선과 중첩하도록 형성될 수 있다.In the thin film transistor array panel 100 of the AOC structure liquid crystal display, a black matrix 120 defining a pixel region is formed directly on the first insulating substrate 10. The black matrix 120 of the present embodiment may be formed of, for example, a metal (metal oxide) such as chromium (Cr) or chromium oxide, or an organic black resist, and serves to improve light quality by preventing light leakage. The black matrix 120 may be formed to overlap the gate and / or data line to maximize the aperture ratio.

블랙 매트릭스(120)에 의해 정의된 화소 영역에는 적색, 녹색, 청색의 컬러필터(130)가 순차적으로 배열되어 있다. 이들 컬러필터(130)는 특정한 파장대의 빛만을 통과시키는 역할을 한다. Red, green, and blue color filters 130 are sequentially arranged in the pixel area defined by the black matrix 120. These color filters 130 serve to pass only light of a specific wavelength band.

컬러필터(130)는 감광성 유기물, 예를 들어 포토 레지스트로 이루어질 수 있다. 이들 컬러필터(130)는 서로 동일한 두께로 형성되거나, 일정한 단차를 가지고 형성될 수 있다.The color filter 130 may be formed of a photosensitive organic material, for example, a photoresist. These color filters 130 may be formed to have the same thickness or may have a predetermined step.

이러한 컬러필터(130) 위에는 이들의 단차를 평탄화하기 위한 오버코트 층(135)이 형성될 수 있다. An overcoat layer 135 may be formed on the color filter 130 to planarize these steps.

오버코트층(135) 위에는, 예를 들어 가로 방향으로 게이트선(22)이 형성되어 있고, 게이트선(22)에는 돌기의 형태로 이루어진 게이트 전극(26)이 형성되어 있다. 이러한 게이트선(22) 및 게이트 전극(26)을 게이트 배선이라고 한다.The gate line 22 is formed in the horizontal direction, for example on the overcoat layer 135, and the gate electrode 26 formed in the form of a processus | protrusion is formed in the gate line 22. As shown in FIG. The gate line 22 and the gate electrode 26 are called gate wirings.

또한 제1 절연 기판(10) 위에는 게이트선(22)과 실질적으로 평행하게 가로 방향으로 뻗어 있는 스토리지 배선(28)이 형성되어 있다. 스토리지 배선(28)은 화소 내에서 후술할 화소 전극(82)의 일부와 중첩되도록 형성되어 있다. 도 1에 도시된 본 실시예에서는 스토리지 배선(28)이 화소의 중심에 배치되어 있으나, 본 발명은 이에 한정되지 않으며 스토리지 배선(28)이 화소 전극(82)과 중첩하여 일정한 스토리지 커패시턴스(storage capacitance)를 형성할 수 있는 조건을 만족하는 범위에서 스토리지 배선(28)의 모양 및 배치는 여러 형태로 변형될 수 있다.In addition, the storage wiring 28 is formed on the first insulating substrate 10 and extends in the horizontal direction substantially in parallel with the gate line 22. The storage wiring 28 is formed to overlap a part of the pixel electrode 82 to be described later in the pixel. In the present embodiment illustrated in FIG. 1, the storage wiring 28 is disposed at the center of the pixel. However, the present invention is not limited thereto, and the storage wiring 28 overlaps the pixel electrode 82 so that a constant storage capacitance is obtained. The shape and arrangement of the storage wiring 28 may be modified in various forms within a range that satisfies the conditions for forming the).

게이트 배선(22, 26) 및 스토리지 배선(28)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 이루어질 수 있다. 또한, 게이트 배선(22, 26) 및 스토리지 배선(28)은 물리적 성질이 다른 두 개의 도전막(미도시)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 게이트 배선(22, 26) 및 스토리지 배선(28)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 게이트 배선(22, 26) 및 스토리지 배선(28)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.The gate wirings 22 and 26 and the storage wiring 28 include aluminum-based metals such as aluminum (Al) and aluminum alloys, silver-based metals such as silver (Ag) and silver alloys, and copper-based metals such as copper (Cu) and copper alloys. Metal, molybdenum (Mo) and molybdenum alloys such as molybdenum-based metal, it may be made of chromium (Cr), titanium (Ti), tantalum (Ta). In addition, the gate lines 22 and 26 and the storage line 28 may have a multilayer structure including two conductive layers (not shown) having different physical properties. One of the conductive films has a low resistivity metal such as aluminum-based metal, silver-based metal, or copper-based metal so as to reduce signal delay or voltage drop in the gate wirings 22 and 26 and storage wiring 28. And so on. In contrast, the other conductive layer is made of a material having excellent contact properties with other materials, particularly indium tin oxide (ITO) and indium zinc oxide (IZO), such as molybdenum-based metals, chromium, titanium, tantalum and the like. A good example of such a combination is a chromium bottom film and an aluminum top film and an aluminum bottom film and a molybdenum top film. However, the present invention is not limited thereto, and the gate wirings 22 and 26 and the storage wiring 28 may be made of various metals and conductors.

게이트 배선(22, 26) 및 스토리지 배선(28) 위에는 질화규소(SiNx), 산화 규소 등으로 이루어진 게이트 절연막(30)이 형성되어 있다.A gate insulating film 30 made of silicon nitride (SiNx), silicon oxide, or the like is formed on the gate wirings 22 and 26 and the storage wiring 28.

게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소 등으로 이루어진 반도체층(40)이 형성되어 있다. 이러한 반도체층(40)은 섬형, 선형 등과 같이 다양한 형상을 가질 수 있으며, 예를 들어 도 1에 도시된 바와 같이 게이트 전극(26) 상에 섬형으로 형성될 수 있다. 또한 본 발명의 다른 실시예에 있어서 반도체층이 선형으로 형성되는 경우, 데이터선(62) 아래에 위치하여 게이트 전극(26) 상부까지 연장된 형상을 가질 수 있다.On the gate insulating film 30, a semiconductor layer 40 made of hydrogenated amorphous silicon, polycrystalline silicon, or the like is formed. The semiconductor layer 40 may have various shapes such as an island shape and a linear shape. For example, the semiconductor layer 40 may be formed in an island shape on the gate electrode 26 as shown in FIG. 1. In addition, in another embodiment of the present invention, when the semiconductor layer is linearly formed, the semiconductor layer may be positioned below the data line 62 and extend to the upper portion of the gate electrode 26.

반도체층(40)의 위에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 오믹 콘택층(Ohmic contact layer)(55, 56)이 형성되어 있다. 이러한 오믹 콘택층(55, 56)은 섬형, 선형 등과 같이 다양한 형상을 가질 수 있으며, 예를 들어 도 2에 도시된 바와 같이 오믹 콘택층(55, 56)이 섬형인 경우 오믹 콘택층(55, 56)은 소스 전극(65) 및 드레인 전극(66) 아래에 위치할 수 있다. 또한 본 발명의 다른 실시예에 있어서 오믹 콘택층이 선형인 경우 오믹 콘택층은 데이터선(62)의 아래까지 연장되어 형성될 수 있다.On the semiconductor layer 40, ohmic contact layers 55 and 56 made of a material such as n + hydrogenated amorphous silicon doped with a high concentration of silicide or n-type impurities are formed. The ohmic contact layers 55 and 56 may have various shapes such as an island shape and a linear shape. For example, when the ohmic contact layers 55 and 56 have island shapes, the ohmic contact layers 55 and 56 may be island shapes. 56 may be located under the source electrode 65 and the drain electrode 66. In addition, in another embodiment of the present invention, when the ohmic contact layer is linear, the ohmic contact layer may be formed to extend below the data line 62.

오믹 콘택층(55, 56) 및 게이트 절연막(30) 위에는 데이터선(62) 및 드레인 전극(66)이 형성되어 있다. 데이터선(62)은 예를 들어 세로 방향으로 뻗어 있으며 게이트선(22)과 교차하여 화소를 정의한다. 또한, 데이터선(62)은 후술하는 화소 전극(82)보다 하부층에 형성되어 있다. 소스 전극(65)은 데이터선(62)으로부터 가지(branch) 형태로 반도체층(40)의 상부까지 연장되어 있다. 드레인 전극(66)은 소스 전극(65)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 대향하도록 반도체층(40) 상부에 위치한다. 드레인 전극(66)은 반도체층(40) 상부에 배치된 막대형 패턴과, 막대형 패턴으로부터 연장되어 넓은 면적을 가지며 콘택홀(76)이 위치하는 확장 패턴을 포함한다.The data line 62 and the drain electrode 66 are formed on the ohmic contact layers 55 and 56 and the gate insulating layer 30. For example, the data line 62 extends in the vertical direction and crosses the gate line 22 to define a pixel. The data line 62 is formed in a lower layer than the pixel electrode 82 which will be described later. The source electrode 65 extends from the data line 62 to the upper portion of the semiconductor layer 40 in the form of a branch. The drain electrode 66 is separated from the source electrode 65 and positioned above the semiconductor layer 40 so as to face the source electrode 65 with respect to the gate electrode 26. The drain electrode 66 includes a rod-shaped pattern disposed on the semiconductor layer 40 and an extension pattern extending from the rod-shaped pattern and having a large area and in which the contact hole 76 is located.

이러한 데이터선(62), 소스 전극(65) 및 드레인 전극(66)을 데이터 배선(62, 65, 66)이라고 한다.The data line 62, the source electrode 65, and the drain electrode 66 are referred to as data lines 62, 65, and 66.

데이터 배선(62, 65, 66)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어지는 것이 바람직하며, 내화성 금속 따위의 하부막(미도시)과 그 위에 위치한 저저항 물질 상부막(미도시)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.The data lines 62, 65, and 66 are preferably made of refractory metals such as chromium, molybdenum-based metals, tantalum, and titanium, and include a lower layer (not shown) such as a refractory metal and an upper layer of low resistance material (not shown). It may have a multilayer film structure consisting of a). Examples of the multilayer film structure include a triple film of molybdenum film, aluminum film, and molybdenum film in addition to the above-described double film of chromium lower film and aluminum upper film or aluminum lower film and molybdenum upper film.

소스 전극(65)은 반도체층(40)과 적어도 일부분이 중첩되고, 드레인 전극(66)은 게이트 전극(26)을 중심으로 소스 전극(65)과 대향하며 반도체층(40)과 적어도 일부분이 중첩된다. 여기서, 오믹 콘택층(55, 56)은 반도체층(40)과 소스 전극(65) 및 반도체층(40)과 드레인 전극(66) 사이에 개재되어 이들 사이에 접촉 저항을 낮추어 주는 역할을 한다.The source electrode 65 overlaps at least a portion of the semiconductor layer 40, and the drain electrode 66 faces the source electrode 65 around the gate electrode 26 and at least partially overlaps the semiconductor layer 40. do. Here, the ohmic contact layers 55 and 56 are interposed between the semiconductor layer 40, the source electrode 65, and the semiconductor layer 40 and the drain electrode 66 to lower contact resistance therebetween.

데이터선(62), 드레인 전극(66) 및 노출된 반도체층(40) 위에는 절연막으로 이루어진 보호막(70)이 형성되어 있다. 본 실시예의 보호막(70)은 예를 들어 질화규소 또는 산화규소로 이루어진 무기물로 이루어질 수 있다. 무기물은 일반적으로 유기물에 비해 유전율이 높으므로, 무기물로 이루어진 보호막(70)은 유기물로 이루어진 경우에 비해 전기에너지가 잘 전달된다. 이에 따라 무기물로 이루어진 보호막(70) 하부에 배치된 데이터선(62)과 보호막(70) 상부에 배치된 제1 미세 전극(82_1) 사이에는 수평 전계(lateral field)가 형성될 수 있으며, 보호막(70) 하부에 배치된 틸트 구동력 부여 전극(162)과 보호막(70) 상부에 배치된 제2 미세 전극(82_2) 사이에도 수평 전계가 형성될 수 있다. 이러한 수평 전계에 대하여 이후에 상세히 설명한다. A passivation layer 70 made of an insulating layer is formed on the data line 62, the drain electrode 66, and the exposed semiconductor layer 40. The protective film 70 of the present embodiment may be made of, for example, an inorganic material made of silicon nitride or silicon oxide. Since the inorganic material is generally higher in dielectric constant than the organic material, the protective film 70 made of the inorganic material transmits electrical energy better than that of the organic material. Accordingly, a horizontal field may be formed between the data line 62 disposed below the passivation layer 70 made of an inorganic material and the first microelectrode 82_1 disposed above the passivation layer 70. 70, a horizontal electric field may be formed between the tilt driving force applying electrode 162 disposed below the second fine electrode 82_2 disposed on the passivation layer 70. This horizontal electric field will be described in detail later.

보호막(70)에는 드레인 전극(66)을 드러내는 콘택홀(76)이 형성되어 있다. 콘택홀(76)은 제3 및 제4 미세 전극(82_3, 82_4)을 연결하는 제1 연결 패턴(95_1)과 인접하도록 형성될 수 있다.In the passivation layer 70, a contact hole 76 exposing the drain electrode 66 is formed. The contact hole 76 may be formed to be adjacent to the first connection pattern 95_1 connecting the third and fourth fine electrodes 82_3 and 82_4.

보호막(70) 위에는 각 화소마다 콘택홀(76)을 통하여 드레인 전극(66)과 전기적으로 연결된 화소 전극(82)이 형성되어 있다. 즉 화소 전극(82)은 콘택홀(76)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 드레인 전극(66)으로부터 데이터 전압을 인가받는다. 화소 전극(82)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명 도전체로 이루어진다. The pixel electrode 82 electrically connected to the drain electrode 66 is formed on the passivation layer 70 through the contact hole 76 for each pixel. That is, the pixel electrode 82 is physically and electrically connected to the drain electrode 66 through the contact hole 76 to receive a data voltage from the drain electrode 66. The pixel electrode 82 is made of a transparent conductor such as indium tin oxide (ITO) or indium zinc oxide (IZO).

이하, 본 실시예의 화소 전극의 특성에 대하여 상세히 설명한다.Hereinafter, the characteristic of the pixel electrode of this embodiment is demonstrated in detail.

도 1을 참조하면, 본 실시예의 화소 전극(82)은 다수의 도메인군으로 이루어질 수 있다. 도메인군은 예를 들어 화소 전극(82)을 4등분하는 각 4분면 상에 1개씩 형성될 수 있다. 또한, 각 도메인군은 다수의 도메인으로 이루어질 수 있는 바, 예를 들어 각 도메인군을 4등분하는 각 4분면 상에 1개씩 형성될 수 있다. 즉, 각 화소 전극(82)은 예를 들어 16개의 도메인으로 분할될 수 있다. 각 도메인은 일정한 방향으로 실질적으로 나란히 배열된 다수의 미세 전극(82_1, 82_2, 82_3, 82_4)으로 이루어지며, 다수의 미세 전극(82_1, 82_2, 82_3, 82_4)들 사이에는 미세 슬릿(83_1, 83_2, 83_3, 83_4)이 배치된다. 서로 인접한 도메인은 제1 연결 패턴(95_1)에 의해 연결되어 하나의 도메인군을 형성한다. 각 도메인 군은 화소 전극(82)을 4등분하는 각 4분면 상에 배치되어 서로 인접한 도메인군과 제2 연결 패턴(95_2)에 의해 연결된다. Referring to FIG. 1, the pixel electrode 82 of the present exemplary embodiment may be formed of a plurality of domain groups. One domain group may be formed, for example, on each quadrant that divides the pixel electrode 82 into quarters. In addition, each domain group may be composed of a plurality of domains, for example, one may be formed on each quadrant that divides each domain group into quarters. That is, each pixel electrode 82 may be divided into, for example, 16 domains. Each domain is composed of a plurality of fine electrodes 82_1, 82_2, 82_3, 82_4 arranged substantially side by side in a constant direction, and between the plurality of fine electrodes 82_1, 82_2, 82_3, 82_4, fine slits 83_1, 83_2. , 83_3, 83_4) are disposed. Domains adjacent to each other are connected by the first connection pattern 95_1 to form one domain group. Each domain group is disposed on each quadrant that divides the pixel electrode 82 into quadrants and is connected to the adjacent domain group by the second connection pattern 95_2.

미세 전극(82_1, 82_2, 82_3, 82_4)은 각 도메인 내에서 일정한 방향으로 길게 형성된 바(bar) 형상을 가질 수 있다. 미세 전극(82_1, 82_2, 82_3, 82_4)과 미세 슬릿(83_1, 83_2, 83_3, 83_4)은 일 도메인 내에서 일정한 방향으로 나란히 배열되며, 서로 다른 도메인 내에 형성된 미세 전극(82_1, 82_2, 82_3, 82_4)의 배열 방향은 서로 상이하다. The fine electrodes 82_1, 82_2, 82_3, and 82_4 may have a bar shape that is elongated in a predetermined direction in each domain. The fine electrodes 82_1, 82_2, 82_3 and 82_4 and the fine slits 83_1, 83_2, 83_3 and 83_4 are arranged side by side in one direction in one domain, and the fine electrodes 82_1, 82_2, 82_3 and 82_4 are formed in different domains. ) Are arranged in different directions.

예를 들어 각 도메인군을 4등분하는 4분면 중 우, 상방향의 4분면에 위치하는 제1 도메인은 제1 방향으로 나란히 배열된 다수의 제1 미세 전극(82_1)을 포함 한다. 제1 방향은 제1 절연 기판(10) 상에 형성된 편광판(미도시)의 편광축에 대하여 실질적으로 45°일 수 있다. 제1 방향으로 형성된 복수의 제1 미세 전극(82_1)들 사이에는 제1 미세 슬릿(83_1)이 배치된다. 또한, 각 도메인군을 4등분하는 4분면 중 좌, 상방향의 4분면에 위치하는 제2 도메인은 제2 방향으로 나란히 배열된 다수의 제2 미세 전극(82_2)을 포함한다. 제2 방향은 제1 방향과 실질적으로 수직일 수 있으며, 제1 절연 기판(10) 상에 형성된 편광판(미도시)의 편광축에 대하여 실질적으로 135°일 수 있다. 복수의 제2 미세 전극(82_2) 사이에는 제2 미세 슬릿(83_2)이 배치된다. 제3 도메인은 예를 들어 각 도메인군을 4등분하는 4분면 중 좌, 하방향의 4분면에 위치할 수 있다. 제3 도메인은 제3 방향으로 나란히 배열된 다수의 제3 미세 전극(82_3)을 포함한다. 제3 방향은 제2 방향과 실질적으로 수직일 수 있으며, 제1 절연 기판(10) 상에 형성된 편광판(미도시)의 편광축에 대하여 실질적으로 225°일 수 있다. 인접한 제3 미세 전극(82_3)들 사이에는 제3 미세 슬릿(83_3)이 배치된다. 제4 도메인은 예를 들어 각 도메인군을 4등분하는 4분면 중 우, 하방향의 4분면에 위치할 수 있다. 제4 도메인은 제4 방향으로 나란히 배열된 다수의 제4 미세 전극(82_4)을 포함한다. 제4 방향은 제3 방향 및 제1 방향과 실질적으로 수직일 수 있으며, 제1 절연 기판(10) 상에 형성된 편광판(미도시)의 편광축에 대하여 실질적으로 315°일 수 있다. 제4 방향으로 형성된 복수의 제4 미세 전극(82_4)들 사이에는 제4 미세 슬릿(83_4)이 배치된다.For example, among the quadrants that divide each domain group into four quadrants, the first domain located in the quadrant of the upper direction includes a plurality of first fine electrodes 82_1 arranged side by side in the first direction. The first direction may be substantially 45 ° with respect to the polarization axis of the polarizer (not shown) formed on the first insulating substrate 10. The first fine slits 83_1 are disposed between the plurality of first fine electrodes 82_1 formed in the first direction. In addition, among the quadrants that divide each domain group into quadrants, the second domains positioned in the quadrants of the left and upper directions include a plurality of second fine electrodes 82_2 arranged side by side in the second direction. The second direction may be substantially perpendicular to the first direction, and may be substantially 135 ° with respect to the polarization axis of the polarizer (not shown) formed on the first insulating substrate 10. The second fine slits 83_2 are disposed between the plurality of second fine electrodes 82_2. The third domain may be located in, for example, quadrants in the left and bottom directions among quadrants that divide each domain group into quadrants. The third domain includes a plurality of third fine electrodes 82_3 arranged side by side in the third direction. The third direction may be substantially perpendicular to the second direction, and may be substantially 225 ° with respect to the polarization axis of the polarizer (not shown) formed on the first insulating substrate 10. The third fine slits 83_3 are disposed between the adjacent third fine electrodes 82_3. For example, the fourth domain may be located in a quadrant of the lower right and quadrants of the quadrant that divides each domain group. The fourth domain includes a plurality of fourth fine electrodes 82_4 arranged side by side in the fourth direction. The fourth direction may be substantially perpendicular to the third direction and the first direction, and may be substantially 315 ° with respect to the polarization axis of the polarizer (not shown) formed on the first insulating substrate 10. The fourth fine slits 83_4 are disposed between the plurality of fourth fine electrodes 82_4 formed in the fourth direction.

각 미세 전극(82_1, 82_2, 82_3, 82_4)이 화소 전극(82)을 예를 들어 16개로 분할하는 각 도메인 내에 배치되고, 상술한 바와 같이 일정한 방향으로 형성되므 로, 미세 전극(82_1, 82_2, 82_3, 82_4)의 최대 길이는 화소 전극(82) 가로 길이의 (0.5)3/2배를 넘지 않는다. 이와 같이 짧은 길이의 화소 전극(82) 상에 배치되는 액정(310)은 구동 전압 인가시 제1 연결 패턴(95_1)측으로 빠르게 틸트(tilt)될 수 있으며, 이에 따라 액정 표시 장치에 역 도메인이 형성되지 않아 순간 잔상이 방지될 수 있다.Each of the fine electrodes 82_1, 82_2, 82_3, and 82_4 is disposed in each domain that divides the pixel electrode 82 into, for example, sixteen, and is formed in a constant direction as described above, so that the fine electrodes 82_1, 82_2, The maximum lengths of 82_3 and 82_4 do not exceed (0.5) 3/2 times the horizontal length of the pixel electrode 82. As described above, the liquid crystal 310 disposed on the pixel electrode 82 having a short length may quickly be tilted toward the first connection pattern 95_1 when the driving voltage is applied, thereby forming a reverse domain in the liquid crystal display. Can not be prevented.

미세 전극(82_1, 82_2, 82_3, 82_4)과 미세 슬릿(83_1, 83_2, 83_3, 83_4)의 폭은 서로 동일할 수 있다. 이 경우 미세 전극(82_1, 82_2, 82_3, 82_4)의 폭은 제1 연결 패턴(95_1)으로부터의 거리에 관계 없이 일정할 수 있으며, 높은 광투과율 및 미세 전극(82_1, 82_2, 82_3, 82_4)을 형성하는 노광기의 노광 감도를 고려하여 1~5㎛일 수 있다. 본 실시예의 미세 전극(82_1, 82_2, 82_3, 82_4)의 폭은 제1 연결 패턴(95_1)로부터 멀어질수록 좁아질 수 있다. 미세 전극(82_1, 82_2, 82_3, 82_4)이 이와 같은 폭을 가지는 경우, 후술하는 액정(310)은 제1 연결 패턴(95_1)측으로 용이하게 틸트될 수 있다.The widths of the fine electrodes 82_1, 82_2, 82_3 and 82_4 and the fine slits 83_1, 83_2, 83_3 and 83_4 may be the same. In this case, the widths of the fine electrodes 82_1, 82_2, 82_3 and 82_4 may be constant regardless of the distance from the first connection pattern 95_1. The high light transmittance and the fine electrodes 82_1, 82_2, 82_3 and 82_4 may be reduced. In consideration of the exposure sensitivity of the exposure machine to be formed may be 1 ~ 5㎛. The widths of the fine electrodes 82_1, 82_2, 82_3, and 82_4 of the present exemplary embodiment may become narrower as they move away from the first connection pattern 95_1. When the fine electrodes 82_1, 82_2, 82_3, and 82_4 have such widths, the liquid crystal 310, which will be described later, may be easily tilted toward the first connection pattern 95_1.

각 도메인을 연결하는 제1 연결 패턴(95_1)은 예를 들어 각 도메인군을 가로 방향 및 세로 방향으로 가로질러 다수의 도메인으로 분할하도록 십자 형상을 가질 수 있다. 본 실시예의 제1 연결 패턴(95_1)은 이러한 형상에 한정되는 것은 아니고, 각 미세 전극(82_1, 82_2, 82_3, 82_4)의 연장부가 서로 교대로 배치된 지그 재그 형상일 수도 있으며, 다양한 변형이 가능하다.The first connection pattern 95_1 connecting each domain may have a cross shape, for example, to divide each domain group into a plurality of domains in a horizontal direction and a vertical direction. The first connection pattern 95_1 of the present exemplary embodiment is not limited to such a shape, and may have a zigzag shape in which extension portions of each of the fine electrodes 82_1, 82_2, 82_3, and 82_4 are alternately arranged, and various modifications are possible. Do.

이하, 도 1 및 도 2를 참조하여, 틸트 구동력 부여 전극(162) 및 이에 의한 액정(310)의 거동에 대하여 설명한다.Hereinafter, referring to FIGS. 1 and 2, the behavior of the tilt driving force applying electrode 162 and the liquid crystal 310 thereby will be described.

틸트 구동력 부여 전극(162) 및 데이터선(62)은 미세 전극(82_1, 82_2, 82_3, 82_4)과 소정 간격 이격되어 배치됨으로써 미세 전극(82_1, 82_2, 82_3, 82_4)과 수평 전계를 형성하여 액정(310)에 틸트 구동력을 부여한다. 틸트 구동력 부여 전극(162)은 화소 전극(82)을 세로 방향으로 2등분하도록 데이터선(62)과 평행하게 형성된다. 도메인군은 틸트 구동력 부여 전극(162)의 양측에 배치될 수 있다. 결과적으로 틸트 구동력 부여 전극(162)과 화소 전극(82)의 가장자리와 소정 간격 이격 배치된 데이터선(62) 사이에는 도메인군이 배치된다. 본 실시예의 틸트 구동력 부여 전극(162)은 데이터선(62)과 동일한 층에 형성될 수 있다. 본 실시예의 데이터선(62) 또는 틸트 구동력 부여 전극(162)과 미세 전극(82_1, 82_2, 82_3, 82_4) 사이의 층에는 보호막(70)이 형성되어 있지만, 이는 무기막으로 이루어져 있으므로 데이터선(62) 또는 틸트 구동력 부여 전극(162)과 이들과 소정 간격 이격되어 배치된 미세 전극(82_1, 82_2, 82_3, 82_4) 사이에 수평 전계가 형성되는 것을 차단하지 않는다. 따라서, 구동 전압 인가시 데이터선(62)과 미세 전극(82_1, 82_2, 82_3, 82_4), 및 틸트 구동력 부여 전극(162)과 미세 전극(82_1, 82_2, 82_3, 82_4)에 의해 수평 전계가 형성된다. 이와 같이 형성된 수평 전계는 데이터선(62)과 틸트 구동력 부여 전극(162) 사이에 배치된 도메인군 상부에 배치된 액정(310)을 제1 연결 패턴(95_1)측으로 틸트시킨다. 즉, 액정(310)은 구동 전압 인가시 랜덤 모션을 나타내거나 역 도메인을 형성하지 않고 빠른 속도로 제1 연결 패턴(95_1)측으로 틸트되어 액정 표시 장치의 응답 속도를 향상시킨다.The tilt driving force applying electrode 162 and the data line 62 are disposed to be spaced apart from the fine electrodes 82_1, 82_2, 82_3 and 82_4 by a predetermined interval to form a horizontal electric field with the fine electrodes 82_1, 82_2, 82_3 and 82_4 to form a liquid crystal. The tilt driving force is imparted to 310. The tilt driving force imparting electrode 162 is formed in parallel with the data line 62 so that the pixel electrode 82 is divided into two equally in the longitudinal direction. The domain group may be disposed at both sides of the tilt driving force imparting electrode 162. As a result, a domain group is disposed between the tilt driving force applying electrode 162 and the data line 62 spaced apart from the edge of the pixel electrode 82 by a predetermined interval. The tilt driving force applying electrode 162 of the present embodiment may be formed on the same layer as the data line 62. A protective film 70 is formed in the layer between the data line 62 or the tilt driving force imparting electrode 162 and the fine electrodes 82_1, 82_2, 82_3 and 82_4 of the present embodiment. 62) or the horizontal electric field is not blocked between the tilt driving force applying electrode 162 and the fine electrodes 82_1, 82_2, 82_3 and 82_4 disposed to be spaced apart from the predetermined electrodes. Accordingly, a horizontal electric field is formed by the data line 62 and the fine electrodes 82_1, 82_2, 82_3 and 82_4, and the tilt driving force applying electrode 162 and the fine electrodes 82_1, 82_2, 82_3 and 82_4 when the driving voltage is applied. do. The horizontal electric field formed as described above tilts the liquid crystal 310 disposed above the domain group disposed between the data line 62 and the tilt driving force applying electrode 162 toward the first connection pattern 95_1. That is, the liquid crystal 310 is tilted toward the first connection pattern 95_1 at a high speed without displaying random motion or forming a reverse domain when the driving voltage is applied, thereby improving the response speed of the liquid crystal display.

본 실시예의 화소 전극(82) 및 보호막(70) 위에는 액정들을 배향할 수 있는 제1 수직 배향막(92)이 형성될 수 있다. 제1 수직 배향막(92)은 제2 수직 배향막(152)과 함께 액정(310)들을 수직으로 배향시킨다. 이에 따라 액정 표시 장치에 구동 전압이 인가되지 않을 경우, 액정 표시 장치에는 명확한 블랙 색상이 구현된다. 제1 수직 배향막(92)은 예를 들어 폴리이미드를 주쇄로 하고 사이드 체인(side chain)을 포함하는 물질로 이루어질 수 있다.A first vertical alignment layer 92 may be formed on the pixel electrode 82 and the passivation layer 70 of the present exemplary embodiment to align the liquid crystals. The first vertical alignment layer 92 orients the liquid crystals 310 vertically together with the second vertical alignment layer 152. Accordingly, when the driving voltage is not applied to the liquid crystal display, a clear black color is implemented in the liquid crystal display. The first vertical alignment layer 92 may be formed of a material including, for example, polyimide as a main chain and a side chain.

제1 절연 기판(10) 상에는 편광판(미도시)이 형성될 수 있다. 구체적으로 편광판은 화소 전극(82) 등과 반대측의 제1 절연 기판(10) 상에 형성될 수 있다. 제1 절연 기판(10) 상에 형성된 편광판의 편광축은 제2 절연 기판(110) 상에 형성된 편광판의 편광축과 서로 수직이다.A polarizing plate (not shown) may be formed on the first insulating substrate 10. In more detail, the polarizer may be formed on the first insulating substrate 10 opposite to the pixel electrode 82. The polarization axes of the polarizing plates formed on the first insulating substrate 10 are perpendicular to the polarization axes of the polarizing plates formed on the second insulating substrate 110.

공통 전극 표시판(200)은, 제2 절연 기판(110) 상에 형성되고 패터닝되지 않은 공통 전극(140)을 포함하며, 박막 트랜지스터 표시판(100)과 대향하도록 배치된다. 본 실시예의 공통 전극(140)은 패터닝이 되어 있지 않다. 본 실시예의 공통 전극 표시판(200)에는 공통 전극(140)을 패터닝하기 위한 공정이 요구되지 않으므로, 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200)을 조립할 때 미스 얼라인이 발생하는 것을 방지할 수 있으며, 정전기 방지(anti-static) 처리를 할 필요가 없어 투과율이 높으며 제조 원가를 절감할 수 있다.The common electrode display panel 200 includes a common electrode 140 formed on the second insulating substrate 110 and not patterned, and is disposed to face the thin film transistor array panel 100. The common electrode 140 of this embodiment is not patterned. Since the process for patterning the common electrode 140 is not required for the common electrode display panel 200 according to the present exemplary embodiment, misalignment may be prevented from occurring when the thin film transistor array panel 100 and the common electrode display panel 200 are assembled. It does not need to be anti-static treatment, the transmittance is high and the manufacturing cost can be reduced.

공통 전극(140) 위에는 액정(310)들을 수직으로 배향하는 제2 수직 배향막(152)이 형성되어 있다. 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200) 사이에는 두 표시판 사이의 간격인 셀 갭(cell gap)을 유지하는 스페이서 등이 개 재될 수 있다.A second vertical alignment layer 152 that vertically aligns the liquid crystals 310 is formed on the common electrode 140. A spacer may be interposed between the thin film transistor array panel 100 and the common electrode panel 200 to maintain a cell gap, which is a gap between the two display panels.

제2 졀연 기판(110) 상에는, 공통 전극(140)이 형성된 반대면에 편광판이 배치될 수 있으며, 이는 제1 절연 기판(10) 상에 형성된 편광판의 편광축과 서로 수직한다.On the second insulation substrate 110, a polarizer may be disposed on an opposite surface on which the common electrode 140 is formed, which is perpendicular to the polarization axis of the polarizer formed on the first insulating substrate 10.

서로 대향하는 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200) 사이에는 액정(310), UV 경화성 모노머 및 UV 경화용 개시제로부터 형성된 액정층(300)이 개재된다.The liquid crystal layer 300 formed from the liquid crystal 310, the UV curable monomer, and the UV curing initiator is interposed between the thin film transistor array panel 100 and the common electrode display panel 200 facing each other.

액정층(300)에 포함되어 있는 액정(310)은 음의 유전율 이방성을 가질 수 있으며, 예를 들어 네마틱 액정(310)일 수 있다. UV 경화성 모노머는 예를 들어 아크릴레이트(acrylate)계 모노머일 수 있으며, UV 경화용 개시제는 UV 영역에 흡수될 수 있는 물질로 이루어질 수 있다.The liquid crystal 310 included in the liquid crystal layer 300 may have negative dielectric anisotropy, and may be, for example, the nematic liquid crystal 310. The UV curable monomer may be, for example, an acrylate-based monomer, the initiator for UV curing may be made of a material that can be absorbed in the UV region.

박막 트랜지스터 표시판(100), 공통 전극 표시판(200) 및 이들 사이에 개재된 액정층(300) 하부에는 램프를 포함하는 백라이트 어셈블리가 배치된다.A backlight assembly including a lamp is disposed under the thin film transistor array panel 100, the common electrode display panel 200, and the liquid crystal layer 300 interposed therebetween.

이하, 도 4 및 도 5를 참조하여, 본 발명의 제1 실시예의 변형례에 따른 액정 표시 장치에 대하여 상세히 설명한다. 도 4는 본 발명의 제1 실시예의 변형례에 따른 액정 표시 장치에 포함된 박막 트랜지스터 표시판의 배치도이다. 도 5는 도 4의 박막 트랜지스터 표시판의 C-C'선을 따라 자른, 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 단면도이다. 이하의 실시예 및 변형례들에서는 설명의 편의상 본 발명의 제1 실시예와 동일한 구성 요소에 대해서는 동일한 참조 번호를 사용하며, 그 설명을 생략하거나 간략화한다.Hereinafter, a liquid crystal display according to a modification of the first embodiment of the present invention will be described in detail with reference to FIGS. 4 and 5. 4 is a layout view of a thin film transistor array panel included in a liquid crystal display according to a modification of the first exemplary embodiment of the present invention. FIG. 5 is a cross-sectional view of a liquid crystal display including a thin film transistor array panel taken along line CC ′ of the thin film transistor array panel of FIG. 4. In the following embodiments and modifications, the same reference numerals are used for the same elements as those of the first embodiment of the present invention for convenience of description, and the description thereof is omitted or simplified.

도 4 및 도 5를 참조하면, 본 변형례의 액정 표시 장치는 유기물로 이루어진 보호막(70')을 구비하는 박막 트랜지스터 표시판(100')을 포함한다.4 and 5, the liquid crystal display of the present modification includes a thin film transistor array panel 100 ′ having a protective film 70 ′ made of an organic material.

보호막(70')은 본 발명의 제1 실시예와 동일하게 미세 전극(82_1, 82_2, 82_3, 82_4)과 데이터선(62) 사이의 층에 배치된다. 보호막(70')은 유기물로 이루어져 있어 무기물로 이루어진 경우에 비해 유전율이 낮으므로 전기 에너지가 잘 전달되지 못한다. 이에 따라 데이터선(62)과 제1 미세 전극(82_1) 사이에는 수평 전계가 형성되지 않거나 대부분 차단되어 약한 수평 전계가 형성된다. 즉, 본 변형례의 데이터선(62)은 액정(310)에 틸트 구동력을 부여하지 못한다.The passivation layer 70 ′ is disposed in the layer between the fine electrodes 82_1, 82_2, 82_3 and 82_4 and the data line 62 as in the first embodiment of the present invention. The passivation layer 70 ′ is made of an organic material, and thus has low dielectric constant as compared with the case of an inorganic material, and thus, electrical energy may not be transferred well. As a result, a horizontal electric field is not formed between the data line 62 and the first microelectrode 82_1 or mostly blocked to form a weak horizontal electric field. That is, the data line 62 of the present modification does not give the tilt driving force to the liquid crystal 310.

본 변형례에서는 틸트 구동력 부여 전극(183)은 유기물로 이루어진 보호막(70')보다 상부층에 형성된다. 틸트 구동력 부여 전극(183)은 예를 들어 미세 전극(82_1, 82_2, 82_3, 82_4)과 동일한 층에 형성되어 미세 전극(82_1, 82_2, 82_3, 82_4)과 수평 전계를 형성하고 액정(310)에 틸트 구동력을 부여한다. 틸트 구동력 부여 전극(183)은 화소 전극(82)을 2등분하도록 세로 방향으로 형성된다. 틸트 구동력 부여 전극(183)의 양측에는 미세 전극(82_1, 82_2, 82_3, 82_4)을 포함하는 도메인군이 배치될 수 있다. 즉 틸트 구동력 부여 전극(183)은 미세 전극(82_1, 82_2, 82_3, 82_4)의 일측에서 액정(310)에 틸트 구동력을 부여한다. 한편, 추가 틸트 구동력 부여 전극(182)은 미세 전극(82_1, 82_2, 82_3, 82_4)의 타측, 즉 데이터선(62)과 평행하게 오버랩되도록 화소 전극(82)의 가장 자리에 배치되어 액정(310)에 틸트 구동력을 부여한다. 추가 틸트 구동력 부여 전극(182)은 미세 전극(82_1, 82_2, 82_3, 82_4)과 동일한 층에 형성될 수 있다. 결과적으로 각 도메인 군은 틸트 구동력 부여 전극(183)과 추가 틸트 구동력 부여 전극(182) 사이에 배치되어, 구동 전압 인가시 액정(310)에 틸트 구동력을 부여하며, 이에 따라 각 도메인군 상부의 액정(310)은 제1 연결 패턴(95_1)측으로 틸트된다.In this modification, the tilt driving force imparting electrode 183 is formed on the upper layer than the protective film 70 'made of an organic material. The tilt driving force applying electrode 183 is formed on the same layer as the fine electrodes 82_1, 82_2, 82_3 and 82_4, for example, to form a horizontal electric field with the fine electrodes 82_1, 82_2, 82_3 and 82_4, and to the liquid crystal 310. Give tilt driving force. The tilt driving force applying electrode 183 is formed in the vertical direction to divide the pixel electrode 82 into two. Domain groups including the fine electrodes 82_1, 82_2, 82_3, and 82_4 may be disposed at both sides of the tilt driving force applying electrode 183. That is, the tilt driving force applying electrode 183 imparts a tilt driving force to the liquid crystal 310 at one side of the fine electrodes 82_1, 82_2, 82_3, and 82_4. Meanwhile, the additional tilt driving force applying electrode 182 is disposed at the edge of the pixel electrode 82 so as to overlap the other side of the fine electrodes 82_1, 82_2, 82_3, and 82_4 in parallel with the data line 62. ) To give tilt driving force. The additional tilt driving force applying electrode 182 may be formed on the same layer as the fine electrodes 82_1, 82_2, 82_3 and 82_4. As a result, each domain group is disposed between the tilt driving force imparting electrode 183 and the additional tilt driving force imparting electrode 182 to impart the tilt driving force to the liquid crystal 310 when the driving voltage is applied. 310 is tilted toward the first connection pattern 95_1.

이하, 도 6 내지 도 8을 참조하여, 본 발명의 제2 실시예에 따른 액정 표시 장치에 대하여 상세히 설명한다. 도 6은 본 발명의 제2 실시예에 따른 액정 표시 장치에 포함된 박막 트랜지스터 표시판의 배치도이다. 도 7은 도 6의 박막 트랜지스터 표시판의 D-D'선을 따라 자른, 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 단면도이다. 도 8은 도 6의 박막 트랜지스터 표시판의 E-E'선을 따라 자른, 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 단면도이다.Hereinafter, the liquid crystal display according to the second exemplary embodiment of the present invention will be described in detail with reference to FIGS. 6 to 8. 6 is a layout view of a thin film transistor array panel included in a liquid crystal display according to a second exemplary embodiment of the present invention. FIG. 7 is a cross-sectional view of a liquid crystal display including a thin film transistor array panel taken along line D-D ′ of the thin film transistor array panel of FIG. 6. FIG. 8 is a cross-sectional view of a liquid crystal display including a thin film transistor array panel taken along line E-E ′ of the thin film transistor array panel of FIG. 6.

도 6 내지 도 8을 참조하면, 본 실시예의 액정 표시 장치에 포함되는 박막 트랜지스터 표시판(101)에는 컬러필터(131) 및 화소 전극(84) 등이 모두 형성될 수 있다. 또한 본 실시예의 액정 표시 장치는 게이트 배선 등의 박막 트랜지스터 어레이 상에 블랙 매트릭스(121) 및 컬러필터(131)가 형성된 COA(Color filter On Array) 구조일 수 있다.6 to 8, both the color filter 131, the pixel electrode 84, and the like may be formed in the thin film transistor array panel 101 included in the liquid crystal display of the present exemplary embodiment. In addition, the liquid crystal display of the present exemplary embodiment may have a color filter on array (COA) structure in which a black matrix 121 and a color filter 131 are formed on a thin film transistor array such as a gate wiring.

본 실시예의 박막 트랜지스터 표시판(101)에는 제1 절연 기판(10) 상에 게이트 배선, 게이트 절연막(30), 반도체층(40), 오믹 콘택층(55, 56), 및 데이터 배선이 순차적으로 형성되어 있다. 여기서, 데이터선(62)은 화소 전극(82)의 양변을 따라 세로 방향으로 형성되고, 하나의 화소 전극(82) 당 한 쌍씩 배치될 수 있다. 하나의 화소 전극(82)에 배치된 한 쌍의 데이터선(62)에는 동일한 신호가 인가된다. 보호막(71)은 데이터 배선의 상부를 덮도록 형성될 수 있으며, 예를 들어 질화규소 또는 산화규소로 이루어진 무기물로 이루어질 수 있다.In the thin film transistor array panel 101 according to the present embodiment, a gate wiring, a gate insulating film 30, a semiconductor layer 40, ohmic contact layers 55 and 56, and a data wiring are sequentially formed on the first insulating substrate 10. It is. Here, the data lines 62 may be formed in the vertical direction along both sides of the pixel electrode 82, and may be disposed in pairs per pixel electrode 82. The same signal is applied to the pair of data lines 62 arranged on one pixel electrode 82. The passivation layer 71 may be formed to cover the upper portion of the data line, and may be formed of, for example, an inorganic material made of silicon nitride or silicon oxide.

게이트선(22) 및 데이터선(62) 상부에는 화소 영역을 정의하는 블랙 매트릭스(121)가 형성되어 있다. 본 실시예의 블랙 매트릭스(121)는 데이터선(62)을 전부 오버랩시키도록 형성될 수 있다. 블랙 매트릭스(121)는 예를 들어 유기 블랙 레지스트 등으로 이루어질 수 있으며, 빛샘을 방지하여 화질을 개선하는 역할을 한다.The black matrix 121 defining the pixel region is formed on the gate line 22 and the data line 62. The black matrix 121 of the present embodiment may be formed to overlap the data lines 62. The black matrix 121 may be formed of, for example, an organic black resist, and serves to improve light quality by preventing light leakage.

블랙 매트릭스(121)에 의해 정의된 화소 영역에는 적색, 녹색, 청색의 컬러필터(131)가 순차적으로 배열되어 있다. 이들 컬러필터(131)는 특정한 파장대의 빛만을 통과시키는 역할을 한다. 컬러필터(131)는 감광성 유기물, 예를 들어 포토 레지스트로 이루어질 수 있다. 이들 컬러필터(131)는 서로 동일한 두께로 형성되거나, 일정한 단차를 가지고 형성될 수 있다. 한편 컬러필터(131) 상부에는 오버코트층(미도시)이 형성되거나 생략될 수 있다.In the pixel area defined by the black matrix 121, red, green, and blue color filters 131 are sequentially arranged. These color filters 131 only serve to pass light of a specific wavelength band. The color filter 131 may be formed of a photosensitive organic material, for example, a photoresist. These color filters 131 may be formed to have the same thickness or may have a predetermined step. An overcoat layer (not shown) may be formed or omitted on the color filter 131.

본 실시예의 화소 전극(84)은 컬러필터(131) 상부에 배치되며, 컬러필터(131)와 보호막(71)을 관통하도록 형성된 콘택홀(77)에 의해 드레인 전극(66)과 전기적으로 연결된다. 화소 전극(84)은 그 자신을 4등분하는 제1 내지 제4 도메인으로 이루어질 수 있다. 제1 내지 제4 도메인은 각각 제1 절연 기판(미도시) 상에 형성된 편광판(미도시)의 편광축에 대하여 실질적으로 45°, 135°, 225°, 및 315°의 각으로 나란히 배열된 제1 내지 제4 미세 전극(84_1, 84_2, 84_3, 84_4)을 포함한다. 제1 내지 제4 미세 전극(84_1, 84_2, 84_3, 84_4)은 각각 제1 내지 제4 미세 슬릿(85_1, 85_2, 85_3, 85_4)과 교대로 배열된다. 이들 각 미세 전극(84_1, 84_2, 84_3, 84_4)은 연결 패턴(96)에 의해 연결된다. 연결 패턴(96)의 형상은 본 발명의 제1 실시예의 제1 연결 패턴(도 1의 95_1 참조)와 마찬가지로 십자 형상이거나 지그 재그 형상일 수 있다. The pixel electrode 84 of the present exemplary embodiment is disposed above the color filter 131 and electrically connected to the drain electrode 66 by a contact hole 77 formed to penetrate the color filter 131 and the passivation layer 71. . The pixel electrode 84 may be formed of first to fourth domains divided into four parts. Each of the first to fourth domains may be arranged to be substantially parallel to each other at an angle of 45 °, 135 °, 225 °, and 315 ° with respect to a polarization axis of a polarizing plate (not shown) formed on a first insulating substrate (not shown). To fourth fourth electrodes 84_1, 84_2, 84_3, and 84_4. The first to fourth fine electrodes 84_1, 84_2, 84_3 and 84_4 are alternately arranged with the first to fourth fine slits 85_1, 85_2, 85_3 and 85_4, respectively. Each of these fine electrodes 84_1, 84_2, 84_3, 84_4 is connected by a connection pattern 96. The shape of the connection pattern 96 may be a cross shape or a zigzag shape like the first connection pattern (see 95_1 of FIG. 1) of the first embodiment of the present invention.

틸트 구동력 부여 전극(184)은 화소 전극(84)의 세로 방향의 양변을 따라 화소 전극(84)의 양측 외곽에 배치된다. 틸트 구동력 부여 전극(184)은 데이터선(62)과 평행하게 형성되어 데이터선(62)과 전부 오버랩되며, 화소 전극(84)과 동일한 층에 형성된다. 본 실시예의 데이터선(62)은, 그 상부에 배치된 유기물로 이루어진 블랙 매트릭스(121) 및 컬러필터(131)로 인해 구동 전압 인가시 미세 전극(84_1, 84_2, 84_3, 84_4)과 수평 전계를 형성하지 못한다. 따라서, 블랙 매트릭스(121) 상부에 틸트 구동력 부여 전극(184)를 배치하여, 구동 전압 인가시 미세 전극(84_1, 84_2, 84_3, 84_4)과 수평 전계를 형성함으로써 액정(310)을 연결 패턴(96)측으로 틸트시킨다.The tilt driving force imparting electrode 184 is disposed at both outer peripheries of the pixel electrode 84 along both sides of the pixel electrode 84 in the vertical direction. The tilt driving force applying electrode 184 is formed in parallel with the data line 62 and overlaps the data line 62 entirely, and is formed on the same layer as the pixel electrode 84. The data line 62 according to the present exemplary embodiment has a horizontal electric field with the fine electrodes 84_1, 84_2, 84_3, and 84_4 when the driving voltage is applied due to the black matrix 121 and the color filter 131 formed of the organic material disposed thereon. Can not form. Accordingly, the tilt driving force applying electrode 184 is disposed on the black matrix 121 to form a horizontal electric field with the fine electrodes 84_1, 84_2, 84_3 and 84_4 when the driving voltage is applied, thereby connecting the liquid crystal 310 to the pattern 96. Tilt to the side.

이하, 도 9 및 도 10을 참조하여, 본 발명의 제2 실시예의 변형례에 따른 액정 표시 장치에 대하여 상세히 설명한다. 도 9는 본 발명의 제2 실시예의 변형례에 따른 액정 표시 장치에 포함된 박막 트랜지스터 표시판의 배치도이다. 도 10은 도 9의 박막 트랜지스터 표시판의 F-F'선을 따라 자른, 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 단면도이다.Hereinafter, a liquid crystal display according to a modification of the second embodiment of the present invention will be described in detail with reference to FIGS. 9 and 10. 9 is a layout view of a thin film transistor array panel included in a liquid crystal display according to a modification of the second exemplary embodiment of the present invention. FIG. 10 is a cross-sectional view of a liquid crystal display including a thin film transistor array panel taken along line F-F ′ of the thin film transistor array panel of FIG. 9.

도 9 및 도 10을 참조하면, 본 변형례의 액정 표시 장치도 본 발명의 제2 실시예와 동일하게, 박막 트랜지스터 어레이 상에 컬러필터(121') 등이 형성된 박막 트랜지스터 표시판(101')을 포함하는 COA 구조일 수 있다. 9 and 10, the liquid crystal display according to the present modification also uses the thin film transistor array panel 101 ′ in which the color filter 121 ′ and the like are formed on the thin film transistor array, as in the second embodiment of the present invention. It may be a containing COA structure.

본 변형례의 데이터선(62)은 화소 전극(84)의 세로 방향의 일변을 따라 하나 의 화소 전극(84) 당 하나씩 배치된다.The data lines 62 of the present modification are arranged one per pixel electrode 84 along one side of the pixel electrode 84 in the longitudinal direction.

블랙 매트릭스(121')는 예를 들어 크롬(Cr), 크롬 산화물 등의 금속(금속 산화물), 또는 유기 블랙 레지스트 등으로 이루어질 수 있다. 또한 블랙 매트릭스(121')는 데이터선을 전부 오버랩시키도록 형성될 수 있다.The black matrix 121 'may be made of, for example, a metal (metal oxide) such as chromium (Cr) or chromium oxide, an organic black resist, or the like. In addition, the black matrix 121 'may be formed to overlap the data lines.

본 변형례의 틸트 구동력 부여 전극(184'_1, 184'_2)은 데이터선(62)과 오버랩되지 않도록 화소 전극(84)과 데이터선(62) 사이에 배치될 수 있다. 구체적으로 설명하면 하나의 화소 전극(84)의 세로 방향의 양변을 따라 소정 간격 이격되도록 틸트 구동력 부여 전극(184'_1, 184'_2)이 배치된다. 한편 데이터선(62)은 제1 틸트 구동력 부여 전극(184'_1)과 소정 간격 이격되도록 배치된다. 다시 말해 제1 미세 전극(84_1)과 제4 미세 전극(84_4) 및 데이터선(62) 사이에 제1 틸트 구동력 부여 전극(184'_1)이 배치된다. 제2 틸트 구동력 부여 전극(184'_2)은 제2 미세 전극(84_2)과 제3 미세 전극(84_3)과 소정 간격 이격되도록 화소 전극(84)의 세로 방향 일변을 따라 배치된다. 이와 같이 틸트 구동력 부여 전극(184'_1, 184'_2)이 데이터선(62)과 오버랩되지 않도록 형성됨으로써 데이터선(62)에 의한 전압 왜곡을 받지 않고 액정(310)에 틸트 구동력을 부여할 수 있다.The tilt driving force imparting electrodes 184'_1 and 184'_2 of the present modification may be disposed between the pixel electrode 84 and the data line 62 so as not to overlap the data line 62. In detail, the tilt driving force applying electrodes 184'_1 and 184'_2 are disposed to be spaced apart by a predetermined interval along both sides of the vertical direction of one pixel electrode 84. The data line 62 is disposed to be spaced apart from the first tilt driving force applying electrode 184'_1 by a predetermined interval. In other words, the first tilt driving force applying electrode 184 ′ _1 is disposed between the first fine electrode 84_1, the fourth fine electrode 84_4, and the data line 62. The second tilt driving force applying electrode 184'_2 is disposed along one longitudinal direction of the pixel electrode 84 to be spaced apart from the second fine electrode 84_2 and the third fine electrode 84_3 by a predetermined interval. As such, the tilt driving force applying electrodes 184'_1 and 184'_2 are formed so as not to overlap with the data line 62, thereby giving the tilt driving force to the liquid crystal 310 without being subject to voltage distortion by the data line 62. have.

이하, 도 11을 참조하여, 본 발명의 제3 실시예에 따른 액정 표시 장치에 대하여 상세히 설명한다. 도 11은 본 발명의 제3 실시예에 따른 액정 표시 장치에 포함된 박막 트랜지스터 표시판의 배치도이다.Hereinafter, a liquid crystal display according to a third exemplary embodiment of the present invention will be described in detail with reference to FIG. 11. 11 is a layout view of a thin film transistor array panel included in a liquid crystal display according to a third exemplary embodiment of the present invention.

도 11을 참조하면, 본 실시예의 화소 전극(86)은 화소 전극(86)을 가로 방향으로 4등분하는 4분면 중 최상부면에 제1 방향으로 실질적으로 나란히 배열된 제1 연결 패턴(97_1)과 제2 연결 패턴(97_2)을 포함한다. 제1 연결 패턴(97_1)과 제2 연결 패턴(97_2)은 서로 교대로 반복하여 배치될 수 있다. 화소 전극(86)을 가로 방향으로 4등분하는 4분면 중 위로부터 2번째 면에는 제2 방향으로 실질적으로 나란히 배열된 제3 연결 패턴(97_3)과 제4 연결 패턴(97_4)이 배치되어 있다. 제1 연결 패턴(97_1) 및 제2 연결 패턴(97_2)의 일단은 각각 제3 연결 패턴(97_3) 및 제4 연결 패턴(97_4)과 V자 형상으로 연결될 수 있다. 화소 전극(86)을 가로 방향으로 4등분하는 4분면 중 아래로부터 2번째 면과 최하부면에는, 각각 제1 연결 패턴(97_1)과 제2 연결 패턴(97_2), 및 제3 연결 패턴(97_3)과 제4 연결 패턴(97_4)이 배치된다.Referring to FIG. 11, the pixel electrode 86 of the present exemplary embodiment may include a first connection pattern 97_1 arranged substantially in parallel with the first direction on the uppermost surface of the quadrant which divides the pixel electrode 86 into four equal parts in the horizontal direction. The second connection pattern 97_2 is included. The first connection pattern 97_1 and the second connection pattern 97_2 may be alternately arranged alternately. A third connection pattern 97_3 and a fourth connection pattern 97_4 are arranged on the second to fourth surfaces of the quadrant that divides the pixel electrode 86 into four equally in the horizontal direction. One end of the first connection pattern 97_1 and the second connection pattern 97_2 may be connected to the third connection pattern 97_3 and the fourth connection pattern 97_4 in a V shape. The first connection pattern 97_1, the second connection pattern 97_2, and the third connection pattern 97_3 are respectively disposed on the second and bottom surfaces from the bottom of the quadrant that divides the pixel electrode 86 into four in the horizontal direction. And the fourth connection pattern 97_4 are disposed.

제1 연결 패턴(97_1)에는 제2 방향으로 실질적으로 나란히 배열된 다수의 제1 미세 전극(86_1)이 연결되어 있고, 제2 연결 패턴(97_2)에는 제2 방향으로 실질적으로 나란히 배열된 다수의 제2 미세 전극(86_2)이 연결되어 있다. 여기서, 제1 방향과 제2 방향은 실질적으로 수직일 수 있다. 구체적으로 제1 방향은 제1 절연 기판(10) 상에 형성된 편광판의 편광축에 대하여 실질적으로 45°를 이룬다. 이 경우 액정(미도시)은 제1 미세 전극(86_1)의 배열 방향에 평행하게 제1 연결 패턴(97_1)측으로 배향되어 제1 연결 패턴(97_1)을 중심으로 서로 대향한다. 또한, 제2 방향은 제1 절연 기판(10) 상에 형성된 편광판의 편광축에 대하여 실질적으로 135°를 이룰 수 있다. 이 경우 액정은 제2 미세 전극(86_2)의 배열 방향에 평행하게 제2 연결 패턴(97_2)측으로 배향되어 서로 대향한다. 즉, 제1 미세 전극(86_1)과 제2 미세 전극(86_2)이 인접한 부분에서는 액정의 배향 방향이 서로 반대가 된 다. 제1 미세 전극(86_1)과 제2 미세 전극(86_2)의 폭은 3~5㎛일 수 있으며, 인접한 제1 미세 전극(86_1) 사이에는 제1 미세 슬릿(87_1)이 배치되고, 제1 미세 전극(86_1)과 제1 미세 슬릿(87_1)은 서로 교대로 배치될 수 있다. 인접한 제2 미세 전극(86_2) 사이에는 제2 미세 슬릿(87_2)이 배치될 수 있고, 제2 미세 전극(86_2)과 제2 미세 슬릿(87_2)은 서로 교대로 배치될 수 있다. 제1 미세 전극(86_1)과 제1 미세 슬릿(87_1)의 폭은 서로 실질적으로 동일할 수 있다. 마찬가지로 제2 미세 전극(86_2)과 제2 미세 슬릿(87_2)의 폭도 서로 실질적으로 동일할 수 있다. A plurality of first fine electrodes 86_1 substantially arranged side by side in the second direction are connected to the first connection pattern 97_1, and a plurality of first fine electrodes 86_1 arranged substantially side by side in the second direction are connected to the first connection pattern 97_1. The second fine electrode 86_2 is connected. Here, the first direction and the second direction may be substantially perpendicular. Specifically, the first direction is substantially 45 ° with respect to the polarization axis of the polarizing plate formed on the first insulating substrate 10. In this case, the liquid crystals (not shown) are oriented toward the first connection pattern 97_1 in parallel with the arrangement direction of the first fine electrode 86_1 to face each other with respect to the first connection pattern 97_1. In addition, the second direction may be substantially 135 ° with respect to the polarization axis of the polarizing plate formed on the first insulating substrate 10. In this case, the liquid crystals are oriented toward the second connection pattern 97_2 in parallel to the arrangement direction of the second fine electrodes 86_2 to face each other. That is, the alignment directions of the liquid crystals are opposite to each other in a portion where the first fine electrode 86_1 and the second fine electrode 86_2 are adjacent to each other. The width of the first fine electrode 86_1 and the second fine electrode 86_2 may be 3 to 5 μm, and the first fine slit 87_1 is disposed between the adjacent first fine electrodes 86_1 and the first fine electrode 86_1. The electrodes 86_1 and the first fine slits 87_1 may be alternately disposed. The second fine slits 87_2 may be disposed between the adjacent second fine electrodes 86_2, and the second fine electrodes 86_2 and the second fine slits 87_2 may be alternately disposed. Widths of the first fine electrode 86_1 and the first fine slit 87_1 may be substantially the same. Similarly, the widths of the second fine electrode 86_2 and the second fine slit 87_2 may be substantially the same.

제1 미세 전극(86_1)은 제1 연결 패턴(97_1)을 중심으로 양방향으로 분지되어 있고, 제2 미세 전극(86_2)은 제2 연결 패턴(97_2)을 중심으로 양방향으로 분지되어 있다. 이 경우, 제1 미세 전극(86_1)과 제2 미세 전극(86_2)은 실질적으로 3~5㎛의 이격 거리되어 대향한다. The first fine electrode 86_1 is bidirectionally branched around the first connection pattern 97_1, and the second fine electrode 86_2 is bidirectionally branched around the second connection pattern 97_2. In this case, the first microelectrode 86_1 and the second microelectrode 86_2 face each other at substantially 3 to 5 μm apart.

화소 전극(86)은 제2 방향으로 실질적으로 나란히 배열된 제3 연결 패턴(97_3) 및 제4 연결 패턴(97_4), 및 제3 연결 패턴(97_3) 및 제4 연결 패턴(97_4)에 각각 연결되며, 각각 실질적으로 나란히 제1 방향으로 배열된 제3 미세 전극(86_3) 및 제4 미세 전극(86_4)을 더 포함할 수 있다. 각각의 제3 미세 전극(86_3) 및 제4 미세 전극(86_4)사이에는 제3 미세 슬릿(87_3) 및 제4 미세 슬릿(87_4)이 배치된다.The pixel electrode 86 is connected to the third connection pattern 97_3 and the fourth connection pattern 97_4 and the third connection pattern 97_3 and the fourth connection pattern 97_4, which are arranged substantially parallel to each other in the second direction. Each may further include a third microelectrode 86_3 and a fourth microelectrode 86_4 that are arranged substantially in parallel with each other in the first direction. A third fine slit 87_3 and a fourth fine slit 87_4 are disposed between each of the third fine electrodes 86_3 and the fourth fine electrodes 86_4.

상술한 본 실시예의 미세 전극(86_1, 86_2, 86_3, 86_4)의 길이는 화소 전극(86) 가로 길이의 (0.5)3/2배를 넘지 않을 수 있다. 이와 같이 짧은 길이의 화소 전극(86) 상에 배치되는 액정(미도시)은 구동 전압 인가시 각 미세 전극(86_1, 86_2, 86_3, 86_4)이 연결된 연결 패턴(97_1, 97_2, 97_3, 97_4)측으로 빠르게 틸트될 수 있으며, 이에 따라 액정 표시 장치에 역 도메인이 형성되지 않아 순간 잔상이 방지될 수 있다.The lengths of the fine electrodes 86_1, 86_2, 86_3, and 86_4 of the present exemplary embodiment may not exceed (0.5) 3/2 times the horizontal length of the pixel electrode 86. As such, the liquid crystal (not shown) disposed on the pixel electrode 86 having a short length is connected to the connection patterns 97_1, 97_2, 97_3, and 97_4 connected to the fine electrodes 86_1, 86_2, 86_3, and 86_4 when the driving voltage is applied. The image may be rapidly tilted, and thus, an inverse domain may not be formed in the liquid crystal display, and thus an afterimage may be prevented.

또한, 미세 전극(86_1, 86_2, 86_3, 86_4)의 폭은 연결 패턴(97_1, 97_2, 97_3, 97_4)으로부터 멀어질수록 좁아질 수 있다. 이에 따라 액정은 구동 전압 인가시 연결 패턴(97_1, 97_2, 97_3, 97_4)측으로 더욱 용이하게 틸트될 수 있다.In addition, the widths of the fine electrodes 86_1, 86_2, 86_3, and 86_4 may become narrower as they move away from the connection patterns 97_1, 97_2, 97_3, and 97_4. Accordingly, the liquid crystal may be more easily tilted toward the connection patterns 97_1, 97_2, 97_3 and 97_4 when the driving voltage is applied.

이상 첨부된 도면을 참조하여 본 발명의 실시예 및 변형례들을 설명하였으나, 본 발명은 상기 실시예 및 변형례들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예 및 변형례들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although the embodiments and modifications of the present invention have been described above with reference to the accompanying drawings, the present invention is not limited to the above embodiments and modifications, but may be manufactured in various forms, and the present invention belongs to the present invention. Those skilled in the art will appreciate that it can be implemented in other specific forms without changing the technical spirit or essential features of the present invention. Therefore, it should be understood that the embodiments and modifications described above are exemplary in all respects and not restrictive.

상술한 바와 같이 본 발명의 실시예들에 따른 액정 표시 장치는 미세 전극의 길이를 짧게 형성하거나, 틸트 구동력 부여 전극을 배치함으로써 응답 속도가 향상될 수 있다. As described above, in the liquid crystal display according to the exemplary embodiments, the response speed may be improved by shortening the length of the fine electrode or by arranging the tilt driving force applying electrode.

Claims (23)

제1 절연 기판;A first insulating substrate; 상기 제1 절연 기판 상에 형성되고, 다수의 도메인으로 이루어진 도메인군을 복수개 포함하는 화소 전극으로서, 상기 각 도메인은 일정한 방향으로 실질적으로 나란히 배열된 다수의 미세 전극으로 이루어진 화소 전극;A pixel electrode formed on the first insulating substrate and including a plurality of domain groups composed of a plurality of domains, each of the domains comprising a plurality of fine electrodes arranged substantially parallel to each other in a predetermined direction; 상기 제1 절연 기판에 대향하는 제2 절연 기판;A second insulating substrate facing the first insulating substrate; 상기 제2 절연 기판 상에 형성되고 패터닝되지 않은 공통 전극; 및 A common electrode formed on the second insulating substrate and not patterned; And 상기 제1 및 제2 절연 기판 사이에 개재된 액정층을 포함하되, It includes a liquid crystal layer interposed between the first and second insulating substrate, 상기 미세 전극의 최대 길이는 상기 화소 전극 가로 길이의 (0.5)3/2배를 넘지 않는 액정 표시 장치.And the maximum length of the fine electrode does not exceed (0.5) 3/2 times the horizontal length of the pixel electrode. 제 1항에 있어서, The method of claim 1, 서로 인접한 상기 도메인은 제1 연결 패턴에 의해 연결되고, 서로 인접한 상기 도메인군은 제2 연결 패턴에 의해 연결된 액정 표시 장치.The domains adjacent to each other are connected by a first connection pattern, and the domain groups adjacent to each other are connected by a second connection pattern. 제 1항에 있어서, The method of claim 1, 상기 제1 절연 기판과 상기 제2 절연 기판 상에 각각 형성된 한 쌍의 편광판을 더 포함하고, 상기 한 쌍의 편광판의 편광축은 서로 수직하고, 상기 미세 전극 은 상기 제1 절연 기판 상에 형성된 편광판의 편광축에 대하여 각 도메인 별로 실질적으로 45°, 135°, 225°, 및 315°를 이루는 액정 표시 장치.And a pair of polarizing plates formed on the first insulating substrate and the second insulating substrate, respectively, wherein the polarization axes of the pair of polarizing plates are perpendicular to each other, and the fine electrodes of the polarizing plates formed on the first insulating substrate. A liquid crystal display comprising substantially 45 °, 135 °, 225 °, and 315 ° in each domain with respect to the polarization axis. 제 1항에 있어서, The method of claim 1, 상기 미세 전극의 폭은 상기 연결 패턴으로부터 멀어질수록 좁아지는 액정 표시 장치. The width of the fine electrode is narrower as the distance from the connection pattern. 제 1항에 있어서, The method of claim 1, 상기 제1 절연 기판 상에 상기 화소 전극보다 하부층에 세로 방향으로 형성된 데이터선; 및 A data line formed in the vertical direction on the first insulating substrate in a lower layer than the pixel electrode; And 상기 화소 전극을 세로 방향으로 2등분하도록 상기 데이터선과 평행하게 형성되고, 구동 전압 인가시 상기 액정층에 포함된 액정에 틸트 구동력을 부여하는 틸트 구동력 부여 전극을 더 포함하되, And a tilt driving force imparting electrode which is formed in parallel with the data line so that the pixel electrode is divided into two in the vertical direction and imparts a tilt driving force to the liquid crystal included in the liquid crystal layer when a driving voltage is applied. 상기 도메인군은 상기 틸트 구동력 부여 전극의 양측에 배치되는 액정 표시 장치.The domain group is disposed on both sides of the tilt driving force applying electrode. 제 5항에 있어서, The method of claim 5, 상기 제1 절연 기판과 상기 데이터선 사이의 층에 개재된 블랙 매트릭스 또는 컬러필터를 더 포함하는 액정 표시 장치.And a black matrix or a color filter interposed between the first insulating substrate and the data line. 제 6항에 있어서, The method of claim 6, 상기 데이터선과 상기 미세 전극 사이에 형성되고 무기막으로 이루어진 보호막을 더 포함하고, Further comprising a protective film formed between the data line and the fine electrode made of an inorganic film, 상기 틸트 구동력 부여 전극은 상기 데이터선과 동일한 층에 형성된 액정 표시 장치.And the tilt driving force imparting electrode is formed on the same layer as the data line. 제 7항에 있어서,The method of claim 7, wherein 상기 데이터선은 상기 미세 전극과 수평 전계를 형성하여 상기 액정에 틸트 구동력을 부여하고, 상기 틸트 구동력 부여 전극과 상기 데이터선 사이에 배치된 상기 도메인군 상의 상기 액정은 구동 전압 인가시 상기 제1 연결 패턴측으로 틸트되는 액정 표시 장치. The data line forms a horizontal electric field with the microelectrode to impart a tilt driving force to the liquid crystal, and the liquid crystal on the domain group disposed between the tilt driving force applying electrode and the data line is connected to the first connection when a driving voltage is applied. A liquid crystal display device tilted toward the pattern side. 제 6항에 있어서,The method of claim 6, 상기 데이터선과 상기 미세 전극 사이에 형성되고 유기막으로 이루어진 보호막을 더 포함하고, Further comprising a protective film formed between the data line and the fine electrode made of an organic film, 상기 틸트 구동력 부여 전극은 상기 보호막보다 상부층에 형성된 액정 표시 장치.The tilt driving force imparting electrode is formed on the upper layer than the protective film. 제 9항에 있어서, The method of claim 9, 상기 데이터선과 평행하게 오버랩되도록 상기 미세 전극과 동일한 층에 형성 된 추가 틸트 구동력 부여 전극을 더 포함하는 액정 표시 장치.And an additional tilt driving force imparting electrode formed on the same layer as the microelectrode so as to overlap the data line in parallel. 제 10항에 있어서, The method of claim 10, 상기 추가 틸트 구동력 부여 전극은 상기 미세 전극과 수평 전계를 형성하여 상기 액정에 틸트 구동력을 부여하고, 상기 틸트 구동력 부여 전극과 상기 추가 틸트 구동력 부여 전극 사이에 배치된 상기 도메인군 상의 상기 액정은 구동 전압 인가시 상기 제1 연결 패턴측으로 틸트되는 액정 표시 장치.The additional tilt driving force imparting electrode forms a horizontal electric field with the microelectrode to impart a tilt driving force to the liquid crystal, and the liquid crystal on the domain group disposed between the tilt driving force imparting electrode and the additional tilt driving force imparting electrode is a driving voltage. The liquid crystal display device tilts toward the first connection pattern side when applied. 제1 절연 기판 상에 세로 방향으로 형성된 데이터선;A data line formed in a longitudinal direction on the first insulating substrate; 상기 데이터선과 평행하게 형성되어 상기 데이터선과 오버랩되는 한 쌍의 틸트 구동력 부여 전극;A pair of tilt driving force applying electrodes formed in parallel with the data line and overlapping the data line; 상기 한 쌍의 틸트 구동력 부여 전극 사이에 배치되고, 다수의 도메인으로 분할된 화소 전극으로서, 상기 각 도메인은 일정한 방향으로 실질적으로 나란히 배열된 다수의 미세 전극으로 이루어진 화소 전극;A pixel electrode disposed between the pair of tilt driving force-providing electrodes, the pixel electrode being divided into a plurality of domains, each domain including a plurality of fine electrodes arranged substantially side by side in a predetermined direction; 상기 제1 절연 기판에 대향하는 제2 절연 기판;A second insulating substrate facing the first insulating substrate; 상기 제2 절연 기판 상에 형성되고 패터닝되지 않은 공통 전극; 및 A common electrode formed on the second insulating substrate and not patterned; And 상기 제1 및 제2 절연 기판 사이에 개재된 액정층을 포함하되,It includes a liquid crystal layer interposed between the first and second insulating substrate, 상기 액정층은, 구동 전압 인가시 상기 틸트 구동력 부여 전극으로부터 틸트 구동력을 인가받는 액정을 포함하는 액정 표시 장치.The liquid crystal layer may include a liquid crystal that receives a tilt driving force from the tilt driving force applying electrode when a driving voltage is applied. 제 12항에 있어서,The method of claim 12, 상기 데이터선보다 상부층에 배치는 블랙 매트릭스 또는 컬러필터를 더 포함하는 액정 표시 장치.And a black matrix or a color filter disposed on the upper layer than the data line. 제 13항에 있어서,The method of claim 13, 상기 데이터선은 상기 화소 전극의 양변을 따라 상기 하나의 화소 전극 당 한 쌍씩 배치되고, 상기 블랙 매트릭스는 상기 데이터선을 전부 오버랩시키는 액정 표시 장치.And one or more pairs of the data lines per pixel electrode along both sides of the pixel electrode, and the black matrix overlaps the data lines. 제 14항에 있어서,The method of claim 14, 상기 틸트 구동력 부여 전극은 상기 블랙 매트릭스 상에 배치되어 상기 데이터선과 전부 오버랩되는 액정 표시 장치.And the tilt driving force applying electrode is disposed on the black matrix so as to completely overlap the data line. 제 13항에 있어서,The method of claim 13, 상기 데이터선은 상기 화소 전극의 일변을 따라 상기 하나의 화소 전극 당 하나씩 배치되고, 상기 블랙 매트릭스는 상기 데이터선을 전부 오버랩시키는 액정 표시 장치.And one data line per one pixel electrode along one side of the pixel electrode, and the black matrix overlaps the data line. 제 16항에 있어서,The method of claim 16, 상기 틸트 구동력 부여 전극은 상기 데이터선과 오버랩되지 않도록 상기 미 세 전극과 상기 데이터선 사이에 배치되는 액정 표시 장치.And the tilt driving force applying electrode is disposed between the fine electrode and the data line so as not to overlap the data line. 제1 방향으로 실질적으로 나란히 배열된 제1 및 제2 연결 패턴과, 제2 방향으로 배열되고 상기 제1 및 제2 연결 패턴에 각각 연결된 다수의 제1 및 제2 미세 전극으로 이루어진 화소 전극으로서, 상기 다수의 제1 및 제2 미세 전극은 각각 실질적으로 나란히 배열된 화소 전극;A pixel electrode comprising first and second connection patterns arranged substantially in parallel in a first direction, and a plurality of first and second fine electrodes arranged in a second direction and connected to the first and second connection patterns, respectively. The plurality of first and second micro electrodes may include pixel electrodes arranged substantially parallel to each other; 상기 제1 절연 기판에 대향하는 제2 절연 기판;A second insulating substrate facing the first insulating substrate; 상기 제2 절연 기판 상에 형성되고 패터닝되지 않은 공통 전극; 및 A common electrode formed on the second insulating substrate and not patterned; And 상기 제1 및 제2 절연 기판 사이에 개재된 액정층을 포함하되,It includes a liquid crystal layer interposed between the first and second insulating substrate, 상기 제1 및 제2 미세 전극의 최대 길이는 상기 화소 전극 가로 길이의 (0.5)3/2배를 넘지 않는 액정 표시 장치. The maximum length of the first and second fine electrodes is not more than (0.5) 3/2 times the horizontal length of the pixel electrode. 제 18항에 있어서,The method of claim 18, 상기 제1 및 제2 연결 패턴은 상기 화소 전극을 가로 방향으로 4등분하는 4분면 내에 위치하는 액정 표시 장치.The first and second connection patterns are disposed in quadrants that divide the pixel electrode into four equal parts in the horizontal direction. 제 19항에 있어서,The method of claim 19, 상기 제1 방향과 상기 제2 방향은 실질적으로 수직인 액정 표시 장치.And a first direction and a second direction that are substantially perpendicular to each other. 제 19항에 있어서,The method of claim 19, 상기 제1 및 제2 미세 전극의 폭은 상기 제1 및 제2 연결 패턴으로부터 멀어질수록 좁아지는 액정 표시 장치.The width of the first and second fine electrodes is narrower as the width of the first and second fine electrodes increases from the first and second connection patterns. 제 19항에 있어서,The method of claim 19, 상기 화소 전극은, 상기 제2 방향으로 실질적으로 나란히 배열된 제3 및 제4 연결 패턴, 및 상기 제1 방향으로 배열되고 상기 제3 및 제4 연결 패턴에 각각 연결되며, 각각 실질적으로 나란히 배열된 제3 및 제4 미세 전극을 더 포함하는 액정 표시 장치. The pixel electrode may include third and fourth connection patterns arranged substantially parallel to each other in the second direction, and may be arranged in the first direction and connected to the third and fourth connection patterns, respectively. A liquid crystal display further comprising third and fourth fine electrodes. 제 22항에 있어서,The method of claim 22, 상기 제1 및 제2 연결 패턴의 일단은 각각 상기 제2 및 제4 연결 패턴의 일단과 연결되어 V자 형상을 가지는 액정 표시 장치.One end of the first and second connection patterns is connected to one end of the second and fourth connection patterns, respectively, and has a V shape.
KR1020070046078A 2007-05-11 2007-05-11 Liquid crystal display KR20080100027A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070046078A KR20080100027A (en) 2007-05-11 2007-05-11 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070046078A KR20080100027A (en) 2007-05-11 2007-05-11 Liquid crystal display

Publications (1)

Publication Number Publication Date
KR20080100027A true KR20080100027A (en) 2008-11-14

Family

ID=40286840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070046078A KR20080100027A (en) 2007-05-11 2007-05-11 Liquid crystal display

Country Status (1)

Country Link
KR (1) KR20080100027A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8456599B2 (en) 2009-07-20 2013-06-04 Samsung Display Co., Ltd. Display substrate having improved pixel electrode configuration and display device having the same
CN104597648A (en) * 2015-01-21 2015-05-06 深圳市华星光电技术有限公司 Liquid crystal display panel and device
US9500898B2 (en) 2008-12-09 2016-11-22 Samsung Display Co., Ltd. Liquid crystal display

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9500898B2 (en) 2008-12-09 2016-11-22 Samsung Display Co., Ltd. Liquid crystal display
US8456599B2 (en) 2009-07-20 2013-06-04 Samsung Display Co., Ltd. Display substrate having improved pixel electrode configuration and display device having the same
CN104597648A (en) * 2015-01-21 2015-05-06 深圳市华星光电技术有限公司 Liquid crystal display panel and device
WO2016115746A1 (en) * 2015-01-21 2016-07-28 深圳市华星光电技术有限公司 Liquid crystal display panel and device
CN104597648B (en) * 2015-01-21 2016-11-30 深圳市华星光电技术有限公司 A kind of display panels and device
US9690148B2 (en) 2015-01-21 2017-06-27 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal display panel and device
GB2550765A (en) * 2015-01-21 2017-11-29 Shenzhen China Star Optoelect Liquid crystal display panel and device
EA032902B1 (en) * 2015-01-21 2019-07-31 Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд. Liquid crystal display panel and device
GB2550765B (en) * 2015-01-21 2021-02-24 Shenzhen China Star Optoelect Liquid crystal display panel and device

Similar Documents

Publication Publication Date Title
US7812909B2 (en) Liquid crystal display
JP5666764B2 (en) Display device
KR20090089098A (en) Liquid crystal display
US8310642B2 (en) Liquid crystal display with texture control portion between pixel and common electrodes and method thereof
KR20080097793A (en) Liquid crystal display
KR20070016853A (en) Liquid crystal display
KR20080069733A (en) Thin film transistor array panel
US9530364B2 (en) Liquid crystal display
KR101201969B1 (en) Liquid crystal display
KR101358328B1 (en) Liquid crystal display and method of fabricating the same
KR20110139829A (en) Array substrate for wide-viewing angle mode liquid crystal display device and method of fabricating the same
KR101344874B1 (en) Liquid crystal display
KR20160132245A (en) Display device
KR20080100027A (en) Liquid crystal display
KR20090084176A (en) Liquid crystal display
KR101382480B1 (en) Liquid crystal display
KR20080100642A (en) Liquid crystal display
KR20050089463A (en) Method for manufacturing a panel for liquid crystal display
KR20070082756A (en) Liquid crystal display
KR101529943B1 (en) Liquid crystal display
KR101297737B1 (en) Liquid crystal display
JP2007011372A (en) Liquid crystal display
KR101668993B1 (en) In Plane Switching mode Liquid Crystal Display Device
KR20080094387A (en) Liquid crystal display
KR20070077922A (en) Liquid crystal display

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination