KR101344874B1 - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
KR101344874B1
KR101344874B1 KR1020070041900A KR20070041900A KR101344874B1 KR 101344874 B1 KR101344874 B1 KR 101344874B1 KR 1020070041900 A KR1020070041900 A KR 1020070041900A KR 20070041900 A KR20070041900 A KR 20070041900A KR 101344874 B1 KR101344874 B1 KR 101344874B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
fine
electrode
substrate
crystal display
Prior art date
Application number
KR1020070041900A
Other languages
Korean (ko)
Other versions
KR20080096943A (en
Inventor
조선아
손지원
나준희
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020070041900A priority Critical patent/KR101344874B1/en
Priority to US12/043,683 priority patent/US7812909B2/en
Publication of KR20080096943A publication Critical patent/KR20080096943A/en
Application granted granted Critical
Publication of KR101344874B1 publication Critical patent/KR101344874B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134336Matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133742Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers for homeotropic alignment

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)

Abstract

광투과율이 향상된 액정 표시 장치가 제공된다. 액정 표시 장치는, 제1 절연 기판과, 제1 절연 기판 상에 형성되고, 연결 패턴에 의해 서로 연결된 다수의 도메인으로 분할된 화소 전극으로서, 각 도메인은 일정한 방향으로 실질적으로 나란히 배열된 다수의 미세 전극으로 이루어진 화소 전극과, 제1 절연 기판에 대향하는 제2 절연 기판과, 제2 절연 기판 상에 형성되고 패터닝되지 않은 공통 전극과, 제1 및 제2 절연 기판 사이에 개재된 액정층을 포함하되, 연결 패턴은 지그재그 형상으로 이루어진다.A liquid crystal display device having an improved light transmittance is provided. The liquid crystal display device is a pixel electrode formed on a first insulating substrate and a plurality of domains formed on the first insulating substrate and connected to each other by a connection pattern, and each of the domains includes a plurality of fine particles arranged substantially side by side in a constant direction. A pixel electrode made of an electrode, a second insulating substrate facing the first insulating substrate, a common electrode formed on the second insulating substrate and not patterned, and a liquid crystal layer interposed between the first and second insulating substrates; However, the connection pattern is made of a zigzag shape.

연결 패턴, 미세 전극, 광투과율 Connection pattern, fine electrode, light transmittance

Description

액정 표시 장치{Liquid crystal display}[0001] Liquid crystal display [0002]

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치에 포함된 박막 트랜지스터 표시판의 배치도이다.1 is a layout view of a thin film transistor array panel included in a liquid crystal display according to a first exemplary embodiment of the present invention.

도 2는 도 1의 박막 트랜지스터 표시판의 A-A'선을 따라 자른, 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 단면도이다.FIG. 2 is a cross-sectional view of a liquid crystal display including a thin film transistor array panel taken along line AA ′ of the thin film transistor array panel of FIG. 1.

도 3은 도 1의 B 부분의 확대도이다. 3 is an enlarged view of a portion B in Fig.

도 4a 및 도 4b는 본 발명의 제1 실시예에 따른 액정 표시 장치의 텍스쳐 발생 정도를 비교예와 비교하여 나타낸 사진이다.4A and 4B are photographs showing the texture generation degree of the liquid crystal display according to the first exemplary embodiment of the present invention in comparison with a comparative example.

도 5는 본 발명의 제1 실시예의 변형례에 따른 액정 표시 장치에 포함된 박막 트랜지스터 표시판의 배치도이다.5 is a layout view of a thin film transistor array panel included in a liquid crystal display according to a modification of the first exemplary embodiment of the present invention.

도 6은 도 5의 C 부분의 확대도이다.FIG. 6 is an enlarged view of a portion C of FIG. 5.

도 7은 도 5의 C 부분을 일부 포함하는 본 발명의 제1 실시예의 변형례에 따른 액정 표시 장치의 사시도이다.FIG. 7 is a perspective view of a liquid crystal display according to a modification of the first exemplary embodiment including a portion C of FIG. 5.

도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치에 포함된 박막 트랜지스터 표시판의 배치도이다.8 is a layout view of a thin film transistor array panel included in a liquid crystal display according to a second exemplary embodiment of the present invention.

도 9는 도 8의 D 부분의 확대도이다.9 is an enlarged view of a portion D of FIG. 8.

도 10은 본 발명의 제2 실시예의 변형례에 따른 액정 표시 장치에 포함된 박 막 트랜지스터 표시판의 배치도이다.10 is a layout view of a thin film transistor array panel included in a liquid crystal display according to a modification of the second exemplary embodiment of the present invention.

도 11은 도 10의 E 부분의 확대도이다.FIG. 11 is an enlarged view of a portion E of FIG. 10.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

10: 제1 절연 기판 22: 게이트선10: first insulating substrate 22: gate line

26: 게이트 전극 28: 스토리지 배선26: gate electrode 28: storage wiring

30: 게이트 절연막 40: 반도체층30: Gate insulating film 40: Semiconductor layer

55, 56: 오믹 콘택층 62: 데이터선55, 56: ohmic contact layer 62: data line

65: 소스 전극 66: 드레인 전극65: source electrode 66: drain electrode

70: 보호막 76: 콘택홀70: shield 76: contact hole

82: 화소 전극82: pixel electrode

82_1, 82'_1, 84_1, 84'_1: 제1 미세 전극82_1, 82'_1, 84_1, 84'_1: first fine electrode

82_2, 82'_2, 84_2, 84'_2: 제2 미세 전극82_2, 82'_2, 84_2, 84'_2: second fine electrode

82_3, 82'_3, 84_3, 84'_3: 제3 미세 전극82_3, 82'_3, 84_3, 84'_3: third fine electrode

82_4, 82'_4, 84_4, 84'_4: 제4 미세 전극82_4, 82'_4, 84_4, 84'_4: fourth fine electrode

83: 미세 슬릿83: fine slit

83_1, 83'_1, 85_1, 85'_1: 제1 미세 슬릿83_1, 83'_1, 85_1, 85'_1: first fine slit

83_2, 83'_2, 85_2, 85'_2: 제2 미세 슬릿83_2, 83'_2, 85_2, 85'_2: second fine slit

83_3, 83'_3, 85_3, 85'_3: 제3 미세 슬릿83_3, 83'_3, 85_3, 85'_3: third fine slit

83_4, 83'_4, 85_4, 85'_4: 제4 미세 슬릿83_4, 83'_4, 85_4, 85'_4: fourth fine slit

92, 152: 수직 배향막 95, 95' 연결 패턴92, 152: vertical alignment layer 95, 95 'connection pattern

96_1, 96'_1: 제1 연결 패턴 96_2, 96'_2: 제2 연결 패턴 96_1, 96'_1: first connection pattern 96_2, 96'_2: second connection pattern

96_3, 96'_3: 제3 연결 패턴 96_4, 96'_4: 제4 연결 패턴 96_3, 96'_3: third connection pattern 96_4, 96'_4: fourth connection pattern

100: 박막 트랜지스터 표시판 110: 제2 절연 기판100: thin film transistor array panel 110: second insulating substrate

120: 블랙 매트릭스 130: 컬러필터120: black matrix 130: color filter

135: 오버코트층 140: 공통 전극135: overcoat layer 140: common electrode

182_1, 182'_1: 제1 도메인 182_2, 182'_2: 제2 도메인182_1, 182'_1: first domain 182_2, 182'_2: second domain

182_3, 182'_3: 제3 도메인 182_4, 182'_4: 제4 도메인182_3, 182'_3: third domain 182_4, 182'_4: fourth domain

200: 공통 전극 표시판 300: 액정층200: common electrode display panel 300: liquid crystal layer

310: 액정310: liquid crystal

본 발명은 액정 표시 장치에 관한 것으로서, 더욱 상세하게는 광투과율이 향상된 액정 표시 장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device having improved light transmittance.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.The liquid crystal display is one of the most widely used flat panel display devices. The liquid crystal display includes two substrates on which a field generating electrode such as a pixel electrode and a common electrode are formed, and a liquid crystal layer interposed therebetween. Is applied to generate an electric field in the liquid crystal layer, thereby determining the orientation of the liquid crystal in the liquid crystal layer and controlling the polarization of incident light to display an image.

그 중에서도 전계가 인가되지 않은 상태에서 액정의 장축을 상하 기판에 대 하여 수직을 이루도록 배열한 수직 배향 모드 액정 표시 장치는 대비비가 크고 넓은 기준 시야각 구현이 용이하여 각광받고 있다. 수직 배향 모드(vertically alignment mode) 액정 표시 장치에서 광시야각을 구현하기 위한 수단으로는 전계 생성 전극에 간극을 형성하는 방법과 전계 생성 전극 위에 돌기를 형성하는 방법 등이 있다. Among them, the vertical alignment mode liquid crystal display in which the long axis of the liquid crystal is arranged perpendicular to the upper and lower substrates without an electric field applied to the display device has a high contrast ratio and easy to implement a wide reference viewing angle. Vertical alignment mode As a means for implementing a wide viewing angle in a liquid crystal display, there are a method of forming a gap in the field generating electrode and a method of forming a protrusion on the field generating electrode.

간극이 구비된 액정 표시 장치는, 상하 기판 모두에 간극이 구비된 PVA(Patterned Vertical alignment) 모드 액정 표시 장치, 및 하부 기판에만 미세 패턴을 형성하고 상부 기판에는 패턴을 형성하지 않은 패턴리스 VA(Patternless VA) 모드 액정 표시 장치 등이 있으며, 정전기 방지에 유리하고 얼라인 미스(align miss)가 발생하지 않는 패턴리스 VA 모드 액정 표시 장치에 대한 요구가 점차 증가하고 있다.The liquid crystal display device having a gap includes a patterned vertical alignment (PVA) mode liquid crystal display device having a gap on both upper and lower substrates, and a patternless VA (patternless) in which a fine pattern is formed only on the lower substrate and no pattern is formed on the upper substrate. VA mode liquid crystal display devices, and the like, and there is an increasing demand for a patternless VA mode liquid crystal display device which is advantageous in preventing static electricity and does not cause an alignment miss.

그러나, 패턴리스 VA 모드 액정 표시 장치도, 미세 전극이 서로 만나는 지점에서 텍스쳐(texture)가 발생하여 광투과율이 저하되는 문제점이 있다. However, the patternless VA mode liquid crystal display also has a problem in that a texture is generated at a point where the fine electrodes meet each other, thereby lowering light transmittance.

따라서, 액정 표시 장치의 텍스쳐 발생 부위를 감소시켜 광투과율을 향상시킬 필요가 있다.Therefore, it is necessary to reduce the texture generation portion of the liquid crystal display to improve the light transmittance.

본 발명이 이루고자 하는 기술적 과제는 광투과율이 향상된 액정 표시 장치를 제공하고자 하는 것이다.An object of the present invention is to provide a liquid crystal display device having improved light transmittance.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다. Technical problems of the present invention are not limited to the above-mentioned technical problems, other technical problems not mentioned will be clearly understood by those skilled in the art from the following description.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는, 제1 절연 기판과, 상기 제1 절연 기판 상에 고 복수의 도메인을 포함하는 화소 전극과, 상기 제1 절연 기판에 대향하는 제2 절연 기판과, 상기 제2 절연 기판 상에 형성되고 패터닝되지 않은 공통 전극과, 상기 제1 및 제2 절연 기판 사이에 개재된 액정층을 포함하며, 상기 화소 전극은 각 도메인 마다 일정한 방향으로 실질적으로 나란히 배열된 다수의 미세 전극과 상기 미세 전극을 연결하는 연결 패턴을 포함하며, 상기 연결 패턴은 지그재그 형상으로 이루어진다.According to an exemplary embodiment of the present invention, a liquid crystal display device includes a first insulating substrate, a pixel electrode including a plurality of domains on the first insulating substrate, and a first insulating substrate. A second insulating substrate facing each other, a common electrode formed on the second insulating substrate and not patterned, and a liquid crystal layer interposed between the first and second insulating substrates, wherein the pixel electrode is constant for each domain. And a plurality of micro electrodes arranged substantially parallel to each other in a direction, and a connection pattern connecting the micro electrodes, wherein the connection patterns have a zigzag shape.

상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 액정 표시 장치는, 제1 절연 기판과, 상기 제1 절연 기판 상에 형성되고, 제1 방향으로 실질적으로 나란히 배열된 제1 및 제2 연결 패턴과, 제2 방향으로 배열되고 상기 제1 및 제2 연결 패턴에 각각 연결된 다수의 제1 및 제2 미세 전극을 포함하는 화소 전극으로서, 상기 다수의 제1 및 제2 미세 전극은 각각 실질적으로 나란히 배열된 화소 전극과, 상기 제1 절연 기판에 대향하는 제2 절연 기판과, 상기 제2 절연 기판 상에 형성되고 패터닝되지 않은 공통 전극과, 상기 제1 및 제2 절연 기판 사이에 개재된 액정층을 포함하되, 상기 제1 및 제2 미세 전극은 서로 엇갈려 배치된다.According to another aspect of the present invention, there is provided a liquid crystal display device including a first insulating substrate and first and second electrodes formed on the first insulating substrate and arranged substantially in parallel in a first direction. A pixel electrode comprising a connection pattern and a plurality of first and second micro electrodes arranged in a second direction and connected to the first and second connection patterns, respectively, wherein the plurality of first and second micro electrodes are substantially Interposed between the pixel electrodes arranged side by side, a second insulating substrate facing the first insulating substrate, a common electrode formed on the second insulating substrate and not patterned, and the first and second insulating substrates. Including a liquid crystal layer, the first and second fine electrodes are alternately disposed.

상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 액정 표시 장치는, 제1 절연 기판과, 상기 제1 절연 기판 상에 형성된 게이트선과, 상기 게이트선과 교차하는 데이터선과, 상기 제1 절연 기판 상에 형성되고, 복수의 도메 인을 포함하는 화소 전극과, 상기 제1 절연 기판에 대향하는 제2 절연 기판과, 상기 제2 절연 기판 상에 형성되고 패터닝되지 않은 공통 전극과, 상기 제1 및 제2 절연 기판 사이에 개재된 액정층을 포함하며, 상기 화소 전극은 제1 방향으로 형성되며 실질적으로 나란히 배열된 제1 미세 전극과 제2 방향으로 형성되며 실질적으로 나란히 배열된 제2 미세 전극을 포함하며, 상기 제1 미세 전극과 상기 제2 미세 전극은 서로 엇갈리게 형성된다.According to another aspect of the present invention, a liquid crystal display device includes a first insulating substrate, a gate line formed on the first insulating substrate, a data line crossing the gate line, and the first insulating layer. A pixel electrode formed on the substrate and including a plurality of domains, a second insulating substrate facing the first insulating substrate, a common electrode formed on the second insulating substrate and not patterned, and the first And a liquid crystal layer interposed between a second insulating substrate, wherein the pixel electrode is formed in a first direction and is arranged in substantially parallel with the first microelectrode and is formed in a second direction and is arranged substantially in parallel with the second electrode. It includes, wherein the first fine electrode and the second fine electrode are formed to cross each other.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.The details of other embodiments are included in the detailed description and drawings.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예 및 변형례들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예 및 변형례들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예 및 변형례들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments and modifications described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments and modifications disclosed below, but may be embodied in various different forms, and only the embodiments and modifications are provided to make the disclosure of the present invention complete and to which the present invention pertains. It is provided to fully inform the person skilled in the art the scope of the invention, which is defined only by the scope of the claims. Like reference numerals refer to like elements throughout.

소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위 뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나 타낸다. It is to be understood that when an element or layer is referred to as being "on" or " on "of another element or layer, All included. On the other hand, when a device is referred to as "directly on" or "directly on" indicates that no device or layer is intervened in the middle.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. The terms spatially relative, "below", "beneath", "lower", "above", "upper" May be used to readily describe a device or a relationship of components to other devices or components. Spatially relative terms should be understood to include, in addition to the orientation shown in the drawings, terms that include different orientations of the device during use or operation.

이하, 첨부된 도 1 내지 도 4b를 참조하여 본 발명의 제1 실시예에 따른 액정 표시 장치에 대하여 설명한다. 도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치에 포함된 박막 트랜지스터 표시판의 배치도이다. 도 2는 도 1의 박막 트랜지스터 표시판의 A-A'선을 따라 자른, 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 단면도이다.Hereinafter, a liquid crystal display according to a first exemplary embodiment of the present invention will be described with reference to FIGS. 1 to 4B. 1 is a layout view of a thin film transistor array panel included in a liquid crystal display according to a first exemplary embodiment of the present invention. FIG. 2 is a cross-sectional view of a liquid crystal display including a thin film transistor array panel taken along line AA ′ of the thin film transistor array panel of FIG. 1.

본 실시예의 액정 표시 장치는, 서로 대향하도록 배치된 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200), 및 이들 두 표시판(100, 200) 사이에 개재된 액정층(300)으로 이루어진다.The liquid crystal display according to the present exemplary embodiment includes a thin film transistor array panel 100 and a common electrode panel 200 disposed to face each other, and a liquid crystal layer 300 interposed between the two display panels 100 and 200.

먼저, 도 1 및 도 2를 참조하면, 본 실시예의 액정 표시 장치에 포함되는 박막 트랜지스터 표시판(100)은, 제1 절연 기판(10) 상에 형성되고, 연결 패턴(95)에 의해 서로 연결된 화소 전극(82) 등의 다수의 소자를 포함한다. 화소 전극(82)은 다수의 도메인(182_1, 182_2, 182_3, 182_4)으로 분할되어 있으며, 각 도메인(182_1, 182_2, 182_3, 182_4) 마다 일정한 방향으로 실질적으로 나란히 배열된 다수의 미세 전극(82_1, 82_2, 82_3, 82_4)으로 이루어진 화소 전극(82)이 형성되어 있다.First, referring to FIGS. 1 and 2, the thin film transistor array panel 100 included in the liquid crystal display of the present embodiment is formed on the first insulating substrate 10 and connected to each other by the connection pattern 95. Many elements, such as the electrode 82, are included. The pixel electrode 82 is divided into a plurality of domains 182_1, 182_2, 182_3, and 182_4, and each of the plurality of microelectrodes 82_1 and substantially arranged side by side in a predetermined direction for each domain 182_1, 182_2, 182_3, and 182_4. The pixel electrode 82 which consists of 82_2, 82_3, and 82_4 is formed.

본 실시예의 액정 표시 장치에 포함되는 박막 트랜지스터 표시판(100)에는 컬러필터(130) 및 화소 전극(82) 등이 모두 형성될 수 있다. 본 실시예의 액정 표시 장치는 컬러필터(130) 상에 게이트 배선 등의 박막 트랜지스터 어레이가 형성된 AOC(Array On Color filter) 구조이거나, 박막 트랜지스터 어레이 상에 컬러필터(130)가 형성된 COA(Color filter On Array) 구조일 수 있으나, AOC 구조의 액정 표시 장치를 예로 들어 설명한다.Both the color filter 130 and the pixel electrode 82 may be formed in the thin film transistor array panel 100 included in the liquid crystal display of the present exemplary embodiment. The liquid crystal display according to the present exemplary embodiment has an array on color filter (AOC) structure in which a thin film transistor array such as a gate wiring is formed on the color filter 130, or a color filter on in which the color filter 130 is formed on the thin film transistor array. Array) structure, but will be described taking an AOC structure as an example.

AOC 구조의 액정 표시 장치의 박막 트랜지스터 표시판(100)은 제1 절연 기판(10)의 바로 위에 화소 영역을 정의하는 블랙 매트릭스(120)가 형성되어 있다. 블랙 매트릭스(120)는 예를 들어 크롬(Cr) 등의 불투명 물질로 이루어질 수 있으며, 빛샘을 방지하여 화질을 개선하는 역할을 한다. 블랙 매트릭스(120)는 개구율을 극대화하기 위하여 게이트 및/또는 데이터 배선과 중첩하도록 형성될 수 있다.In the thin film transistor array panel 100 of the AOC structure liquid crystal display, a black matrix 120 defining a pixel region is formed directly on the first insulating substrate 10. The black matrix 120 may be made of an opaque material such as chromium (Cr), for example, and serves to improve light quality by preventing light leakage. The black matrix 120 may be formed to overlap the gate and / or data line to maximize the aperture ratio.

블랙 매트릭스(120)에 의해 정의된 화소 영역에는 적색, 녹색, 청색의 컬러필터(130)가 순차적으로 배열되어 있다. 이들 컬러필터(130)는 특정한 파장대의 빛만을 통과시키는 역할을 한다. Red, green, and blue color filters 130 are sequentially arranged in the pixel area defined by the black matrix 120. These color filters 130 serve to pass only light of a specific wavelength band.

컬러필터(130)는 감광성 유기물, 예를 들어 포토 레지스트로 이루어질 수 있다. 이들 컬러필터(130)는 서로 동일한 두께로 형성되거나, 일정한 단차를 가지고 형성될 수 있다.The color filter 130 may be formed of a photosensitive organic material, for example, a photoresist. These color filters 130 may be formed to have the same thickness or may have a predetermined step.

이러한 컬러필터(130) 위에는 이들의 단차를 평탄화하기 위한 오버코트 층(135)이 형성될 수 있다. An overcoat layer 135 may be formed on the color filter 130 to planarize these steps.

오버코트층(135) 위에는, 예를 들어 가로 방향으로 게이트선(22)이 형성되어 있고, 게이트선(22)에는 돌기의 형태로 이루어진 게이트 전극(26)이 형성되어 있다. 이러한 게이트선(22) 및 게이트 전극(26)을 게이트 배선이라고 한다.The gate line 22 is formed in the horizontal direction, for example on the overcoat layer 135, and the gate electrode 26 formed in the form of a processus | protrusion is formed in the gate line 22. As shown in FIG. These gate lines 22 and gate electrodes 26 are referred to as gate wirings.

또한 제1 절연 기판(10) 위에는 게이트선(22)과 실질적으로 평행하게 가로 방향으로 뻗어 있는 스토리지 배선(28)이 형성되어 있다. 스토리지 배선(28)은 화소 내에서 후술할 화소 전극(82)의 일부와 중첩되도록 형성되어 있다. 도 1에 도시된 본 실시예에서는 스토리지 배선(28)이 화소의 중심에 배치되어 있으나, 본 발명은 이에 한정되지 않으며 스토리지 배선(28)이 화소 전극(82)과 중첩하여 일정한 스토리지 커패시턴스(storage capacitance)를 형성할 수 있는 조건을 만족하는 범위에서 스토리지 배선(28)의 모양 및 배치는 여러 형태로 변형될 수 있다.In addition, the storage wiring 28 is formed on the first insulating substrate 10 and extends in the horizontal direction substantially in parallel with the gate line 22. The storage wiring 28 is formed to overlap a part of the pixel electrode 82 to be described later in the pixel. In the present embodiment illustrated in FIG. 1, the storage wiring 28 is disposed at the center of the pixel. However, the present invention is not limited thereto, and the storage wiring 28 overlaps the pixel electrode 82 so that a constant storage capacitance is obtained. The shape and arrangement of the storage wiring 28 may be modified in various forms within a range that satisfies the conditions for forming the).

게이트 배선(22, 26) 및 스토리지 배선(28)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 이루어질 수 있다. 또한, 게이트 배선(22, 26) 및 스토리지 배선(28)은 물리적 성질이 다른 두 개의 도전막(미도시)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 게이트 배선(22, 26) 및 스토리지 배선(28)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 게이트 배선(22, 26) 및 스토리지 배선(28)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.The gate wirings 22 and 26 and the storage wiring 28 include aluminum-based metals such as aluminum (Al) and aluminum alloys, silver-based metals such as silver (Ag) and silver alloys, and copper-based metals such as copper (Cu) and copper alloys. Metal, molybdenum (Mo) and molybdenum alloys such as molybdenum-based metal, it may be made of chromium (Cr), titanium (Ti), tantalum (Ta). In addition, the gate lines 22 and 26 and the storage line 28 may have a multilayer structure including two conductive layers (not shown) having different physical properties. One of the conductive films has a low resistivity metal such as aluminum-based metal, silver-based metal, or copper-based metal so as to reduce signal delay or voltage drop in the gate wirings 22 and 26 and storage wiring 28. And so on. In contrast, the other conductive layer is made of a material having excellent contact properties with other materials, particularly indium tin oxide (ITO) and indium zinc oxide (IZO), such as molybdenum-based metals, chromium, titanium, tantalum and the like. A good example of such a combination is a chromium bottom film, an aluminum top film, an aluminum bottom film and a molybdenum top film. However, the present invention is not limited thereto, and the gate wirings 22 and 26 and the storage wiring 28 may be made of various metals and conductors.

게이트 배선(22, 26) 및 스토리지 배선(28) 위에는 질화규소(SiNx), 산화 규소 등으로 이루어진 게이트 절연막(30)이 형성되어 있다.A gate insulating film 30 made of silicon nitride (SiNx), silicon oxide, or the like is formed on the gate wirings 22 and 26 and the storage wiring 28.

게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소 등으로 이루어진 반도체층(40)이 형성되어 있다. 이러한 반도체층(40)은 섬형, 선형 등과 같이 다양한 형상을 가질 수 있으며, 예를 들어 도 1에 도시된 바와 같이 게이트 전극(26) 상에 섬형으로 형성될 수 있다. 또한 본 발명의 다른 실시예에 있어서 반도체층이 선형으로 형성되는 경우, 데이터선(62) 아래에 위치하여 게이트 전극(26) 상부까지 연장된 형상을 가질 수 있다.On the gate insulating film 30, a semiconductor layer 40 made of hydrogenated amorphous silicon, polycrystalline silicon, or the like is formed. The semiconductor layer 40 may have various shapes such as an island shape and a linear shape. For example, the semiconductor layer 40 may be formed in an island shape on the gate electrode 26 as shown in FIG. 1. In addition, in another embodiment of the present invention, when the semiconductor layer is linearly formed, the semiconductor layer may be positioned below the data line 62 and extend to the upper portion of the gate electrode 26.

반도체층(40)의 위에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 오믹 콘택층(Ohmic contact layer)(55, 56)이 형성되어 있다. 이러한 오믹 콘택층(55, 56)은 섬형, 선형 등과 같이 다양한 형상을 가질 수 있으며, 예를 들어 도 2에 도시된 바와 같이 오믹 콘택층(55, 56)이 섬형인 경우 오믹 콘택층(55, 56)은 드레인 전극(66) 및 소스 전극(65) 아래에 위치할 수 있다. 또한 본 발명의 다른 실시예에 있어서 오믹 콘택층이 선형인 경우 오믹 콘택층은 데이터선(62)의 아래까지 연장되어 형성될 수 있다.On the semiconductor layer 40, ohmic contact layers 55 and 56 made of a material such as n + hydrogenated amorphous silicon doped with a high concentration of silicide or n-type impurities are formed. The ohmic contact layers 55 and 56 may have various shapes such as an island shape and a linear shape. For example, when the ohmic contact layers 55 and 56 have island shapes, the ohmic contact layers 55 and 56 may be island shapes. 56 may be located under the drain electrode 66 and the source electrode 65. In addition, in another embodiment of the present invention, when the ohmic contact layer is linear, the ohmic contact layer may be formed to extend below the data line 62.

오믹 콘택층(55, 56) 및 게이트 절연막(30) 위에는 데이터선(62) 및 드레인 전극(66)이 형성되어 있다. 데이터선(62)은 제2 방향, 예를 들어 세로 방향으로 뻗어 있으며 게이트선(22)과 교차하여 화소를 정의한다. 데이터선(62)으로부터 가지(branch) 형태로 반도체층(40)의 상부까지 연장되어 있는 소스 전극(65)이 형성되어 있다. 드레인 전극(66)은 소스 전극(65)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 대향하도록 반도체층(40) 상부에 위치한다. 드레인 전극(66)은 반도체층(40) 상부에 배치된 막대형 패턴과, 막대형 패턴으로부터 연장되어 넓은 면적을 가지며 콘택홀(76)이 위치하는 확장 패턴을 포함한다.The data line 62 and the drain electrode 66 are formed on the ohmic contact layers 55 and 56 and the gate insulating layer 30. The data line 62 extends in a second direction, for example, a vertical direction, and crosses the gate line 22 to define a pixel. A source electrode 65 extending from the data line 62 to the top of the semiconductor layer 40 in the form of a branch is formed. The drain electrode 66 is separated from the source electrode 65 and positioned above the semiconductor layer 40 so as to face the source electrode 65 with respect to the gate electrode 26. The drain electrode 66 includes a rod-shaped pattern disposed on the semiconductor layer 40 and an extension pattern extending from the rod-shaped pattern and having a large area and in which the contact hole 76 is located.

이러한 데이터선(62), 소스 전극(65) 및 드레인 전극(66)을 데이터 배선이라고 한다.Such data line 62, source electrode 65 and drain electrode 66 are referred to as data wirings.

데이터 배선(62, 65, 66)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어지는 것이 바람직하며, 내화성 금속 따위의 하부막(미도시)과 그 위에 위치한 저저항 물질 상부막(미도시)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.The data lines 62, 65, and 66 are preferably made of refractory metals such as chromium, molybdenum-based metals, tantalum, and titanium, and include a lower layer (not shown) such as a refractory metal and an upper layer of low resistance material (not shown). It may have a multilayer film structure consisting of a). Examples of the multilayer structure include a triple layer of a molybdenum film-aluminum film-molybdenum film in addition to the chromium lower film and the aluminum upper film or the aluminum lower film and the molybdenum upper film.

소스 전극(65)은 반도체층(40)과 적어도 일부분이 중첩되고, 드레인 전극(66)은 게이트 전극(26)을 중심으로 소스 전극(65)과 대향하며 반도체층(40)과 적어도 일부분이 중첩된다. 여기서, 오믹 콘택층(55, 56)은 반도체층(40)과 소스 전극(65) 및 반도체층(40)과 드레인 전극(66) 사이에 개재되어 이들 사이에 접촉 저항을 낮추어 주는 역할을 한다.The source electrode 65 overlaps with the semiconductor layer 40 at least partially and the drain electrode 66 faces the source electrode 65 about the gate electrode 26 and overlaps with the semiconductor layer 40 at least partially do. Here, the ohmic contact layers 55 and 56 are interposed between the semiconductor layer 40, the source electrode 65, and the semiconductor layer 40 and the drain electrode 66 to lower contact resistance therebetween.

데이터선(62), 드레인 전극(66) 및 노출된 반도체층(40) 위에는 절연막으로 이루어진 보호막(70)이 형성되어 있다. 여기서 보호막(70)은 질화규소 또는 산화규소로 이루어진 무기물, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진다. 또한, 보호막(70)은 유기막의 우수한 특성을 살리면서도 노출된 반도체층(40) 부분을 보호하기 위하여 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.A passivation layer 70 made of an insulating layer is formed on the data line 62, the drain electrode 66, and the exposed semiconductor layer 40. Here, the protective layer 70 may be formed of an inorganic material such as silicon nitride or silicon oxide, an organic material having excellent planarization characteristics and photosensitivity, or an a-Si: C: O (silicon oxide) film formed by plasma enhanced chemical vapor deposition (PECVD) , a-Si: O: F, or the like. In addition, the protective layer 70 may have a bilayer structure of a lower inorganic layer and an upper organic layer to protect the exposed semiconductor layer 40 while taking advantage of the excellent characteristics of the organic layer.

보호막(70)에는 드레인 전극(66)을 드러내는 콘택홀(76)이 형성되어 있다.In the passivation layer 70, a contact hole 76 exposing the drain electrode 66 is formed.

보호막(70) 위에는 각 화소마다 콘택홀(76)을 통하여 드레인 전극(66)과 전기적으로 연결된 화소 전극(82)이 형성되어 있다. 즉 화소 전극(82)은 콘택홀(76)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 드레인 전극(66)으로부터 데이터 전압을 인가받는다. 화소 전극(82)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명 도전체로 이루어진다. The pixel electrode 82 electrically connected to the drain electrode 66 is formed on the passivation layer 70 through the contact hole 76 for each pixel. That is, the pixel electrode 82 is physically and electrically connected to the drain electrode 66 through the contact hole 76 to receive a data voltage from the drain electrode 66. The pixel electrode 82 is made of a transparent conductor such as indium tin oxide (ITO) or indium zinc oxide (IZO).

이하, 도 1 내지 도 4b을 참조하여, 본 실시예의 화소 전극의 특성에 대하여 상세히 설명한다. 도 3은 도 1의 B 부분의 확대도이다.1 to 4B, the characteristics of the pixel electrode of this embodiment will be described in detail. 3 is an enlarged view of a portion B in Fig.

먼저, 도 1 내지 도 3을 참조하면, 화소 전극(82)은 연결 패턴(95)에 의해 서로 연결된 다수의 도메인(182_1, 182_2, 182_3, 182_4)으로 분할된다. 각 도메 인(182_1, 182_2, 182_3, 182_4)은 일정한 방향으로 실질적으로 나란히 배열된 다수의 미세 전극(82_1, 82_2, 82_3, 82_4)으로 이루어지며, 다수의 미세 전극(82_1, 82_2, 82_3, 82_4)들 사이에는 미세 슬릿(83)이 배치된다. 미세 전극(82_1, 82_2, 82_3, 82_4)과 미세 슬릿(83_1, 83_2, 83_3, 83_4)은 서로 교대로 배열된다.First, referring to FIGS. 1 to 3, the pixel electrode 82 is divided into a plurality of domains 182_1, 182_2, 182_3, and 182_4 connected to each other by the connection pattern 95. Each domain 182_1, 182_2, 182_3, 182_4 is composed of a plurality of fine electrodes 82_1, 82_2, 82_3, 82_4 arranged substantially side by side in a predetermined direction, and a plurality of fine electrodes 82_1, 82_2, 82_3, 82_4 The fine slits 83 are disposed between the holes. The fine electrodes 82_1, 82_2, 82_3 and 82_4 and the fine slits 83_1, 83_2, 83_3 and 83_4 are alternately arranged.

본 실시예의 화소 전극(82)은 예를 들어 화소 전극(82)을 4등분하는 4개의 도메인(182_1, 182_2, 182_3, 182_4)으로 분할될 수 있다. 미세 전극(82_1, 82_2, 82_3, 82_4)은 각 도메인(182_1, 182_2, 182_3, 182_4) 내에서 일정한 방향으로 길게 형성된 바(bar) 형상을 가질 수 있다. 각 도메인(182_1, 182_2, 182_3, 182_4) 내에는 복수의 미세 전극(82_1, 82_2, 82_3, 82_4), 및 미세 전극(82_1, 82_2, 82_3, 82_4)들 사이에 배치된 미세 슬릿(83_1, 83_2, 83_3, 83_4)이 형성되어 있다. 미세 전극(82_1, 82_2, 82_3, 82_4)과 미세 슬릿(83_1, 83_2, 83_3, 83_4)은 서로 교대로 배치되며, 미세 전극(82_1, 82_2, 82_3, 82_4)과 미세 슬릿(83_1, 83_2, 83_3, 83_4)의 폭은 서로 동일할 수 있다. 이 경우 미세 전극(82_1, 82_2, 82_3, 82_4)의 폭은 높은 광투과율 및 미세 전극(82_1, 82_2, 82_3, 82_4)을 형성하는 노광기의 노광 감도를 고려하여 3~5㎛일 수 있다. 본 실시예의 미세 전극(82_1, 82_2, 82_3, 82_4)은 화소 전극(82)의 중심부로부터 가장 자리까지 전부 일정한 폭을 가질 수 있다. 미세 전극(82_1, 82_2, 82_3, 82_4)과 미세 슬릿(83_1, 83_2, 83_3, 83_4)은 일 도메인(182_1, 182_2, 182_3, 182_4) 내에서 일정한 방향으로 나란히 배열되며, 서로 다른 도메인(182_1, 182_2, 182_3, 182_4)내에 형성된 미세 전극(82_1, 82_2, 82_3, 82_4)의 배열 방향은 서로 상이하다.The pixel electrode 82 of the present embodiment may be divided into, for example, four domains 182_1, 182_2, 182_3, and 182_4 that divide into four pixel electrodes 82. The fine electrodes 82_1, 82_2, 82_3 and 82_4 may have a bar shape that is elongated in a predetermined direction in each of the domains 182_1, 182_2, 182_3 and 182_4. In each domain 182_1, 182_2, 182_3, and 182_4, fine slits 83_1 and 83_2 disposed between the plurality of fine electrodes 82_1, 82_2, 82_3 and 82_4, and the fine electrodes 82_1, 82_2, 82_3 and 82_4. , 83_3, 83_4) are formed. The fine electrodes 82_1, 82_2, 82_3 and 82_4 and the fine slits 83_1, 83_2, 83_3 and 83_4 are alternately disposed, and the fine electrodes 82_1, 82_2, 82_3 and 82_4 and the fine slits 83_1, 83_2 and 83_3 are alternately arranged. , 83_4) may be equal to each other. In this case, the widths of the fine electrodes 82_1, 82_2, 82_3 and 82_4 may be 3 μm to 5 μm in consideration of high light transmittance and exposure sensitivity of the exposure machine forming the fine electrodes 82_1, 82_2, 82_3 and 82_4. The fine electrodes 82_1, 82_2, 82_3, and 82_4 of the present embodiment may all have a constant width from the center of the pixel electrode 82 to the edge. The fine electrodes 82_1, 82_2, 82_3 and 82_4 and the fine slits 83_1, 83_2, 83_3 and 83_4 are arranged side by side in one direction in one domain 182_1, 182_2, 182_3 and 182_4, and different domains 182_1, The arrangement directions of the fine electrodes 82_1, 82_2, 82_3, and 82_4 formed in the 182_2, 182_3, and 182_4 are different from each other.

구체적으로 제1 도메인(182_1)은 예를 들어 화소 전극(82)을 4등분하는 4분면 중 우, 상방향의 4분면에 위치할 수 있다. 제1 도메인(182_1)은 제1 방향으로 나란히 배열된 다수의 제1 미세 전극(82_1)을 포함한다. 제1 방향은 제1 절연 기판(10) 상에 형성된 편광판(미도시)의 편광축에 대하여 실질적으로 45°일 수 있다. 제1 도메인(182_1) 내에 제1 방향으로 형성된 복수의 제1 미세 전극(82_1)들 사이에는 제1 미세 슬릿(83_1)이 배치된다. 제1 미세 전극(82_1)과 제1 미세 슬릿(83_1)은 교대로 배치되어 후술하는 공통 전극(140)과 전계를 형성한다. 액정(310)은 제1 미세 전극(82_1)과 제1 미세 슬릿(83_1) 및 공통 전극(140)에 형성된 전기장의 방향을 따라 틸트(tilt)되어 서로 충돌하고, 결과적으로 화소 전극(82)의 중심부 방향으로 배향된다. 즉, 제1 도메인(182_1) 내에서 액정(310)의 배향 방향은 제1 절연 기판(10) 상에 형성된 편광판(미도시)의 편광축에 대하여 실질적으로 45°일 수 있다. In detail, the first domain 182_1 may be positioned at, for example, a quadrant of the quadrant that divides the pixel electrode 82 into four quadrants. The first domain 182_1 includes a plurality of first fine electrodes 82_1 arranged side by side in the first direction. The first direction may be substantially 45 ° with respect to the polarization axis of the polarizer (not shown) formed on the first insulating substrate 10. The first fine slits 83_1 are disposed between the plurality of first fine electrodes 82_1 formed in the first domain 182_1 in the first direction. The first fine electrodes 82_1 and the first fine slits 83_1 are alternately arranged to form an electric field with the common electrode 140 to be described later. The liquid crystal 310 is tilted along the direction of the electric field formed in the first fine electrode 82_1 and the first fine slit 83_1 and the common electrode 140 to collide with each other, and as a result, the pixel electrode 82 Oriented in the central direction. That is, the alignment direction of the liquid crystal 310 in the first domain 182_1 may be substantially 45 ° with respect to the polarization axis of the polarizer (not shown) formed on the first insulating substrate 10.

제2 도메인(182_2)은 예를 들어 화소 전극(82)을 4등분하는 4분면 중 좌, 상방향의 4분면에 위치할 수 있다. 제2 도메인(182_2)은 제2 방향으로 나란히 배열된 다수의 제2 미세 전극(82_2)을 포함한다. 제2 방향은 제1 방향과 실질적으로 수직일 수 있으며, 제1 절연 기판(10) 상에 형성된 편광판(미도시)의 편광축에 대하여 실질적으로 135°일 수 있다. 제2 도메인(182_2) 내에 제2 방향으로 형성된 복수의 제2 미세 전극(82_2)들 사이에는 제2 미세 슬릿(83_2)이 배치된다. 액정(310)은 제2 미세 전극(82_2)과 제2 미세 슬릿(83_2) 및 공통 전극(140)에 형성된 전기장에 의해 화소 전극(82)의 중심부 방향으로 배향된다. 즉, 제2 도메인(182_2) 내에서 액정(310)의 배향 방향은 제1 절연 기판(10) 상에 형성된 편광판(미도시)의 편광축에 대하여 실질적으로 135°일 수 있다.For example, the second domain 182_2 may be positioned in quadrants of the left and upper directions among the quadrants that divide the pixel electrode 82 into four quadrants. The second domain 182_2 includes a plurality of second fine electrodes 82_2 arranged side by side in the second direction. The second direction may be substantially perpendicular to the first direction, and may be substantially 135 ° with respect to the polarization axis of the polarizer (not shown) formed on the first insulating substrate 10. The second fine slits 83_2 are disposed between the plurality of second fine electrodes 82_2 formed in the second domain 182_2 in the second direction. The liquid crystal 310 is oriented in the direction of the center of the pixel electrode 82 by an electric field formed in the second fine electrode 82_2, the second fine slit 83_2, and the common electrode 140. That is, the alignment direction of the liquid crystal 310 in the second domain 182_2 may be substantially 135 ° with respect to the polarization axis of the polarizer (not shown) formed on the first insulating substrate 10.

서로 인접한 제1 도메인(182_1)과 제2 도메인(182_2)은 제1 및 제2 미세 전극(84_1, 84_2)의 연장부인 연결 패턴(95)에 의해 서로 연결된다. 구체적으로 연결 패턴(95)은 제1 미세 전극(82_1)의 연장부와 제2 미세 전극(82_2)의 연장부가 교대로 배치되어 지그 재그 형상을 가질 수 있다. 즉, 제1 미세 전극(82_1)과 제2 미세 전극(82_2)은 서로 엇갈리게 형성될 수 있다. 연결 패턴(95)은 제1 및 제2 미세 전극(82_1, 82_2)과 실질적으로 동일한 폭을 가진다. 제1 도메인(182_1)의 액정(310)의 배향 방향과 제2 도메인(182_2)의 액정(310)의 배향 방향은 서로 90°를 이루며, 제1 도메인(182_1)과 제2 도메인(182_2)의 인접 영역(S)에서 액정(310)이 서로 충돌하여 텍스쳐(texture)가 발생할 수 있다. 이에 따라 액정 표시 장치의 광투과율을 감소시킬 수 있으나, 본 실시예의 액정 표시 장치는 연결 패턴(95)의 폭이 제1 및 제2 미세 전극(82_2)의 폭과 동일한 3~5㎛로 매우 좁아 텍스쳐가 발생하는 부위가 좁고, 텍스쳐가 균일하게 형성된다. The first domain 182_1 and the second domain 182_2 which are adjacent to each other are connected to each other by a connection pattern 95 which is an extension of the first and second fine electrodes 84_1 and 84_2. In detail, the connection pattern 95 may have an zigzag shape in which the extension of the first fine electrode 82_1 and the extension of the second fine electrode 82_2 are alternately disposed. That is, the first fine electrode 82_1 and the second fine electrode 82_2 may be alternately formed. The connection pattern 95 has substantially the same width as the first and second fine electrodes 82_1 and 82_2. The alignment direction of the liquid crystal 310 of the first domain 182_1 and the alignment direction of the liquid crystal 310 of the second domain 182_2 are 90 ° with each other, and the alignment direction of the first domain 182_1 and the second domain 182_2 is different from each other. In the adjacent region S, the liquid crystals 310 may collide with each other to generate a texture. Accordingly, the light transmittance of the liquid crystal display can be reduced. However, in the liquid crystal display of the present embodiment, the width of the connection pattern 95 is very narrow to 3 to 5 μm, which is the same as that of the first and second fine electrodes 82_2. The portion where the texture occurs is narrow, and the texture is formed uniformly.

도 4a 및 도 4b를 참조하여, 본 실시예의 화소 전극을 포함하는 액정 표시 장치에 발생한 텍스쳐를 다른 구조의 화소 전극을 포함하는 액정 표시 장치와 비교한다. 도 4a 및 도 4b는 본 발명의 제1 실시예에 따른 액정 표시 장치의 텍스쳐 발생 정도를 비교예와 비교하여 나타낸 사진이다.4A and 4B, the texture generated in the liquid crystal display including the pixel electrode of the present embodiment is compared with the liquid crystal display including the pixel electrode of another structure. 4A and 4B are photographs showing the texture generation degree of the liquid crystal display according to the first exemplary embodiment of the present invention in comparison with a comparative example.

도 4a를 참조하면, 화소 영역을 4등분하는 십자 형상의 연결 패턴 및 이로부터 4방향으로 분지된 미세 전극을 포함하는 액정 표시 장치는, 폭이 넓은 십자 형 상의 연결 패턴 부근(S')에 넓고 불균일한 텍스쳐가 형성된 것을 확인할 수 있다. 이에 반해, 본 실시예의 액정 표시 장치는 십자 형상의 연결 패턴을 포함하지 않으며, 제1 도메인과 제2 도메인이 폭이 좁은 연결 패턴에 의해 연결되어 텍스쳐 형성 영역(S)이 좁을 뿐만 아니라, 텍스쳐가 균일하게 형성된 것을 확인할 수 있다. 즉, 본 실시예의 액정 표시 장치는 텍스쳐가 감소되고, 이에 따라 텍스쳐 발생 부위를 다른 금속 전극으로 차단할 필요가 없어 광투과율이 향상될 수 있다.Referring to FIG. 4A, a liquid crystal display including a cross-shaped connection pattern that divides a pixel region into four parts and a microelectrode branched in four directions therefrom is wide in the vicinity of the wide cross-shaped connection pattern S ′. It can be seen that a non-uniform texture is formed. In contrast, the liquid crystal display of the present exemplary embodiment does not include a cross-shaped connection pattern, and the first and second domains are connected by a narrow connection pattern, so that the texture forming region S is narrow and the texture is not. It can be confirmed that it is formed uniformly. That is, in the liquid crystal display of the present embodiment, the texture is reduced, and thus, the light transmittance may be improved because the texture generating portion does not need to be blocked by another metal electrode.

다시, 도 1 내지 도 3을 참조하면, 본 실시예의 화소 전극(82)의 하부에 제1 표시판(100)은 제3 도메인(182_3) 및 제4 도메인(182_4)을 더 포함할 수 있다.Referring back to FIGS. 1 through 3, the first display panel 100 may further include a third domain 182_3 and a fourth domain 182_4 under the pixel electrode 82 of the present embodiment.

제3 도메인(182_3)은 예를 들어 화소 전극(82)을 4등분하는 4분면 중 좌, 하방향의 4분면에 위치할 수 있다. 제3 도메인(182_3)은 제3 방향으로 나란히 배열된 다수의 제3 미세 전극(82_3)을 포함한다. 제3 방향은 제2 방향과 실질적으로 수직일 수 있으며, 제1 절연 기판(10) 상에 형성된 편광판(미도시)의 편광축에 대하여 실질적으로 225°일 수 있다. 제3 도메인(182_3) 내에 제3 방향으로 형성된 복수의 제3 미세 전극(82_3)들 사이에는 제3 미세 슬릿(83_3)이 배치된다. 제3 도메인(182_3) 내에서 액정(310)의 배향 방향은 제1 절연 기판(10) 상에 형성된 편광판(미도시)의 편광축에 대하여 실질적으로 225°일 수 있다. 제2 도메인(182_2)과 제3 도메인(182_3)은 제2 미세 전극(82_2)과 제3 미세 전극(82_3)의 연장부인 연결 패턴(95)에 의해 서로 연결된다. For example, the third domain 182_3 may be positioned in quadrants of the left and the bottom of quadrants that divide the pixel electrode 82 into four quadrants. The third domain 182_3 includes a plurality of third fine electrodes 82_3 arranged side by side in the third direction. The third direction may be substantially perpendicular to the second direction, and may be substantially 225 ° with respect to the polarization axis of the polarizer (not shown) formed on the first insulating substrate 10. The third fine slits 83_3 are disposed between the plurality of third fine electrodes 82_3 formed in the third domain 182_3 in the third direction. The alignment direction of the liquid crystal 310 in the third domain 182_3 may be substantially 225 ° with respect to the polarization axis of the polarizer (not shown) formed on the first insulating substrate 10. The second domain 182_2 and the third domain 182_3 are connected to each other by a connection pattern 95 which is an extension of the second fine electrode 82_2 and the third fine electrode 82_3.

제4 도메인(182_4)은 예를 들어 화소 전극(82)을 4등분하는 4분면 중 우, 하방향의 4분면에 위치할 수 있다. 제4 도메인(182_4)은 제4 방향으로 나란히 배열된 다수의 제4 미세 전극(82_4)을 포함한다. 제4 방향은 제3 방향 및 제1 방향과 실질적으로 수직일 수 있으며, 제1 절연 기판(10) 상에 형성된 편광판(미도시)의 편광축에 대하여 실질적으로 315°일 수 있다. 제4 도메인(182_4) 내에 제4 방향으로 형성된 복수의 제4 미세 전극(82_4)들 사이에는 제4 미세 슬릿(83_4)이 배치된다. 제4 도메인(182_4) 내에서 액정(310)의 배향 방향은 제1 절연 기판(10) 상에 형성된 편광판(미도시)의 편광축에 대하여 실질적으로 315°일 수 있다. 제3 도메인(182_3)과 제4 도메인(182_4)은 제3 미세 전극(82_3)과 제4 미세 전극(82_4)의 연장부인 연결 패턴(95)에 의해 서로 연결되며, 제4 도메인(182_4)과 제1 도메인(182_1)은 제4 미세 전극(82_4)과 제1 미세 전극(82_1)의 연장부인 연결 패턴(95)에 의해 서로 연결된다. 결과적으로 4개의 도메인(182_1, 182_2, 182_3, 182_4)들은 모두 연결 패턴(95)에 의해 연결되며, 각 도메인(182_1, 182_2, 182_3, 182_4)의 연결 부위에서는 텍스쳐가 좁고 균일하게 형성되어 광투과율이 향상된다.For example, the fourth domain 182_4 may be positioned at the right quadrant of the quadrant which divides the pixel electrode 82 into four quadrants. The fourth domain 182_4 includes a plurality of fourth fine electrodes 82_4 arranged side by side in the fourth direction. The fourth direction may be substantially perpendicular to the third direction and the first direction, and may be substantially 315 ° with respect to the polarization axis of the polarizer (not shown) formed on the first insulating substrate 10. The fourth fine slits 83_4 are disposed between the plurality of fourth fine electrodes 82_4 formed in the fourth domain 182_4 in the fourth direction. The alignment direction of the liquid crystal 310 in the fourth domain 182_4 may be substantially 315 ° with respect to the polarization axis of the polarizer (not shown) formed on the first insulating substrate 10. The third domain 182_3 and the fourth domain 182_4 are connected to each other by a connection pattern 95 which is an extension of the third fine electrode 82_3 and the fourth fine electrode 82_4, and the fourth domain 182_4. The first domain 182_1 is connected to each other by a connection pattern 95 which is an extension of the fourth fine electrode 82_4 and the first fine electrode 82_1. As a result, the four domains 182_1, 182_2, 182_3, and 182_4 are all connected by the connection pattern 95, and textures are narrow and uniformly formed at the connection sites of the respective domains 182_1, 182_2, 182_3, and 182_4. This is improved.

본 실시예의 화소 전극(82) 및 보호막(70) 위에는 액정들을 배향할 수 있는 제1 수직 배향막(92)이 형성될 수 있다. 제1 수직 배향막(92)은 제2 수직 배향막(152)과 함께 액정(310)들을 수직으로 배향시킨다. 이에 따라 액정 표시 장치에 구동 전압이 인가되지 않을 경우, 액정 표시 장치에는 명확한 블랙 색상이 구현된다. 제1 수직 배향막(92)은 예를 들어 폴리이미드를 주쇄로 하고 사이드 체인(side chain)을 포함하는 물질로 이루어질 수 있다.A first vertical alignment layer 92 may be formed on the pixel electrode 82 and the passivation layer 70 of the present exemplary embodiment to align the liquid crystals. The first vertical alignment layer 92 orients the liquid crystals 310 vertically together with the second vertical alignment layer 152. Accordingly, when the driving voltage is not applied to the liquid crystal display, a clear black color is implemented in the liquid crystal display. The first vertical alignment layer 92 may be formed of a material including, for example, polyimide as a main chain and a side chain.

제1 절연 기판(10) 상에는 편광판(미도시)이 형성될 수 있다. 구체적으로 편광판은 화소 전극(82) 등과 반대측의 제1 절연 기판(10) 상에 형성될 수 있다. 제1 절연 기판(10) 상에 형성된 편광판의 편광축은 제2 절연 기판(도 2의 110 참조) 상에 형성된 편광판의 편광축과 서로 수직이다.A polarizing plate (not shown) may be formed on the first insulating substrate 10. In more detail, the polarizer may be formed on the first insulating substrate 10 opposite to the pixel electrode 82. The polarization axes of the polarizing plates formed on the first insulating substrate 10 are perpendicular to the polarization axes of the polarizing plates formed on the second insulating substrate (see 110 in FIG. 2).

다시 도 2를 참조하면, 공통 전극 표시판(200)은, 제2 절연 기판(110) 상에 형성되고 패터닝되지 않은 공통 전극(140)을 포함하며, 박막 트랜지스터 표시판(100)과 대향하도록 배치된다. 본 실시예의 공통 전극(140)은 패터닝이 되어 있지 않다. 본 실시예의 공통 전극 표시판(200)에는 공통 전극(140)을 패터닝하기 위한 공정이 요구되지 않으므로, 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200)을 조립할 때 미스 얼라인이 발생하는 것을 방지할 수 있으며, 정전기 방지(anti-static) 처리를 할 필요가 없어 투과율이 높으며 제조 원가를 절감할 수 있다.Referring back to FIG. 2, the common electrode panel 200 includes a common electrode 140 formed on the second insulating substrate 110 and not patterned, and is disposed to face the thin film transistor array panel 100. The common electrode 140 of this embodiment is not patterned. Since the process for patterning the common electrode 140 is not required for the common electrode display panel 200 according to the present exemplary embodiment, misalignment may be prevented from occurring when the thin film transistor array panel 100 and the common electrode display panel 200 are assembled. It does not need to be anti-static treatment, the transmittance is high and the manufacturing cost can be reduced.

공통 전극(140) 위에는 액정(310)들을 수직으로 배향하는 제2 수직 배향막(152)이 형성되어 있다. 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200) 사이에는 두 표시판 사이의 간격인 셀 갭(cell gap)을 유지하는 스페이서 등이 개재될 수 있다.A second vertical alignment layer 152 that vertically aligns the liquid crystals 310 is formed on the common electrode 140. A spacer may be interposed between the thin film transistor array panel 100 and the common electrode panel 200 to maintain a cell gap, which is a gap between the two display panels.

제2 졀연 기판(110) 상에는, 공통 전극(140)이 형성된 반대면에 편광판이 배치될 수 있으며, 이는 제1 절연 기판(10) 상에 형성된 편광판의 편광축과 서로 수직한다.On the second insulation substrate 110, a polarizer may be disposed on an opposite surface on which the common electrode 140 is formed, which is perpendicular to the polarization axis of the polarizer formed on the first insulating substrate 10.

서로 대향하는 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200) 사이에는 액정(310), UV 경화성 모노머 및 UV 경화용 개시제로부터 형성된 액정층(300)이 개재된다.The liquid crystal layer 300 formed from the liquid crystal 310, the UV curable monomer, and the UV curing initiator is interposed between the thin film transistor array panel 100 and the common electrode display panel 200 facing each other.

액정층(300)에 포함되어 있는 액정(310)은 음의 유전율 이방성을 가질 수 있으며, 예를 들어 네마틱 액정(310)일 수 있다. UV 경화성 모노머는 예를 들어 아크릴레이트(acrylate)계 모노머일 수 있으며, UV 경화용 개시제는 UV 영역에 흡수될 수 있는 물질로 이루어질 수 있다.The liquid crystal 310 included in the liquid crystal layer 300 may have negative dielectric anisotropy, and may be, for example, the nematic liquid crystal 310. The UV curable monomer may be, for example, an acrylate-based monomer, the initiator for UV curing may be made of a material that can be absorbed in the UV region.

상술한 바와 같은 액정층(300)에 포함된 액정(310)은 UV 조사에 의해, 박막 트랜지스터 표시판(100)과 예를 들어 88~90°의 각을 이루도록 프리틸트(pretilt)되어 연결 패턴(95)측을 향하게 된다. The liquid crystal 310 included in the liquid crystal layer 300 as described above is pretilted to form an angle of, for example, 88 to 90 ° with the thin film transistor array panel 100 by UV irradiation, thereby connecting the connection pattern 95. To the side.

박막 트랜지스터 표시판(100), 공통 전극 표시판(200) 및 이들 사이에 개재된 액정층(300) 하부에는 램프를 포함하는 백라이트 어셈블리가 배치된다.A backlight assembly including a lamp is disposed under the thin film transistor array panel 100, the common electrode display panel 200, and the liquid crystal layer 300 interposed therebetween.

이하, 도 5 내지 도 7을 참조하여, 본 발명의 제1 실시예의 변형례에 따른 액정 표시 장치에 대하여 상세히 설명한다. 도 5는 본 발명의 제1 실시예의 변형례에 따른 액정 표시 장치에 포함된 박막 트랜지스터 표시판의 배치도이다. 도 6은 도 5의 C 부분의 확대도이다. 이하의 실시예 및 변형례들에서는 설명의 편의상 본 발명의 제1 실시예와 동일한 구성 요소에 대해서는 동일한 참조 번호를 사용하며, 그 설명을 생략하거나 간략화한다.Hereinafter, a liquid crystal display according to a modification of the first embodiment of the present invention will be described in detail with reference to FIGS. 5 to 7. 5 is a layout view of a thin film transistor array panel included in a liquid crystal display according to a modification of the first exemplary embodiment of the present invention. FIG. 6 is an enlarged view of a portion C of FIG. 5. In the following embodiments and modifications, the same reference numerals are used for the same elements as those of the first embodiment of the present invention for convenience of description, and the description thereof is omitted or simplified.

본 변형례의 액정 표시 장치는 미세 전극(82'_1, 82'_2, 82'_3, 82'_4)의 폭이 연결 패턴(95')으로부터 멀어질수록 좁아진다. 이에 따라 미세 슬릿(83')의 폭은 연결 패턴(95')측으로부터 멀어질수록 넓어진다.In the liquid crystal display of the present modified example, the widths of the fine electrodes 82'_1, 82'_2, 82'_3, and 82'_4 become narrower from the connection pattern 95 '. As a result, the width of the fine slit 83 'becomes wider as it moves away from the connection pattern 95' side.

본 변형례의 미세 전극(82'_1, 82'_2, 82'_3, 82'_4)은 연결 패턴(95')측의 폭(W2)이 화소 영역의 가장자리 부근의 폭(W1)보다 넓다. 미세 슬릿(83'_1, 83'_2, 83'_3, 83'_4)은 미세 전극(82'_1, 82'_2, 82'_3, 82'_4)과 교대로 배치되어 화소 영역의 가장 자리로 갈수록 넓어진다. 이에 따라 액정(도 7의 310 참조)이 연결 패턴(95')측으로 용이하게 배향되어 응답 속도를 향상시킬 수 있다.In the fine electrodes 82'_1, 82'_2, 82'_3, and 82'_4 of the present modification, the width W 2 on the side of the connection pattern 95 'is larger than the width W 1 near the edge of the pixel region. wide. The fine slits 83'_1, 83'_2, 83'_3, and 83'_4 are alternately disposed with the fine electrodes 82'_1, 82'_2, 82'_3, and 82'_4 to form edges of the pixel area. It gets wider. Accordingly, the liquid crystal (see 310 of FIG. 7) can be easily oriented to the connection pattern 95 ′ to improve the response speed.

이하 도 7을 참조하여, 미세 전극(82'_1, 82'_2, 82'_3, 82'_4)의 폭(W1, W2)과 액정(310)의 배향 방향에 대하여 상세히 설명한다. 도 7은 도 5의 C 부분을 일부 포함하는 본 발명의 제1 실시예의 변형례에 따른 액정 표시 장치의 사시도이다.Hereinafter, the widths W 1 and W 2 of the fine electrodes 82'_1, 82'_2, 82'_3 and 82'_4 and the alignment directions of the liquid crystal 310 will be described in detail with reference to FIG. 7. FIG. 7 is a perspective view of a liquid crystal display according to a modification of the first exemplary embodiment including a portion C of FIG. 5.

공통 전극(140)과 제1 미세 전극(82'_1) 간에 형성되는 수직 방향(Z축 방향) 전계와 제1 미세 전극(82'_1)의 형상에 의해 발생하는 측방향 전계(XY방향)를 고려하여 수직으로 배치된 액정(310)들의 움직임을 살펴보면 다음과 같다. 제1 미세 전극(82'_1)의 윗변(82'_1a) 상부에 위치하는 액정(310)은 Y 방향으로 기울어지고, 제1 미세 전극(82'_1)의 제1 측변(82'_1b) 상부에 위치하는 액정(310)은 X·Y 방향으로 기울어지고, 제1 미세 전극(82'_1)의 제2 측변(82'_1c) 상부에 위치하는 액정(310)는 (-X)·Y 방향으로 기울어진다. 여기서, X 방향과 (-X) 방향의 힘은 서로 상쇄되어 제1 미세 전극(82'_1) 상부에 위치하는 액정(310)은 전체적으로 Y 방향, 즉 연결 패턴(95')측으로 기울어지게 된다. 또한 제1 미세 슬릿(83'_1) 상에 형성된 액정(310)도 제1 미세 전극(82'_1) 상의 액정(310)의 배향 방향을 따라 전체적으로 Y 방향, 즉 연결 패턴(95')측으로 기울어진다. 이와 같이 연결 패턴(95')으로 부터 멀어질수록 제1 미세 전극(82'_1)의 폭이 좁아짐에 따라 액정(310)이 연결 패턴(95')측으로 배향되려는 힘이 강해지며, 이에 따라 액정 표시 장치의 응답 속도가 빨라진다.The lateral electric field (XY direction) generated by the vertical direction (Z-axis direction) electric field formed between the common electrode 140 and the first fine electrode 82'_1 and the shape of the first fine electrode 82'_1 is formed. Considering the movement of the vertically disposed liquid crystal 310 as follows. The liquid crystal 310 positioned on the upper side 82'_1a of the first microelectrode 82'_1 is inclined in the Y direction, and the upper side of the first side electrode 82'_1b of the first microelectrode 82'_1b. The liquid crystal 310 positioned at is inclined in the X-Y direction, and the liquid crystal 310 positioned at the upper side of the second side edge 82'_1c of the first fine electrode 82'_1 is (-X) -Y direction. Inclined to Here, the forces in the X direction and the (-X) direction cancel each other so that the liquid crystal 310 positioned on the first microelectrode 82'_1 is inclined toward the Y direction, that is, the connection pattern 95 '. In addition, the liquid crystal 310 formed on the first fine slit 83'_1 also tilts toward the Y direction, that is, the connection pattern 95 ', along the alignment direction of the liquid crystal 310 on the first fine electrode 82'_1. Lose. As the width of the first fine electrode 82 ′ _1 decreases as the distance from the connection pattern 95 ′ increases, the force to align the liquid crystal 310 toward the connection pattern 95 ′ becomes stronger. The response speed of the display device is increased.

이하, 도 8 및 도 9를 참조하여, 본 발명의 제2 실시예에 따른 액정 표시 장치에 대하여 상세히 설명한다. 도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치에 포함된 박막 트랜지스터 표시판의 배치도이다. 도 9는 도 8의 D 부분의 확대도이다.Hereinafter, the liquid crystal display according to the second exemplary embodiment of the present invention will be described in detail with reference to FIGS. 8 and 9. 8 is a layout view of a thin film transistor array panel included in a liquid crystal display according to a second exemplary embodiment of the present invention. 9 is an enlarged view of a portion D of FIG. 8.

도 8 및 도 9를 참조하면, 화소 전극(84)은 화소 전극(84)을 가로 방향으로 이등분하는 이분면 중 상부면에 제1 방향으로 실질적으로 나란히 배열된 제1 연결 패턴(96_1)과 제2 연결 패턴(96_2)을 포함한다. 제1 연결 패턴(96_1)과 제2 연결 패턴(96_2)은 서로 교대로 반복하여 배치될 수 있다.8 and 9, the pixel electrode 84 may include a first connection pattern 96_1 and a first connection pattern 96_1 that are substantially parallel to each other in a first direction on a top surface of a bisection that bisects the pixel electrode 84 horizontally. Two connection patterns 96_2. The first connection pattern 96_1 and the second connection pattern 96_2 may be alternately arranged alternately.

본 실시예의 액정 표시 장치도 본 발명의 제1 실시예의 액정 표시 장치와 마찬가지로 제1 절연 기판(10) 상에 화소 전극(84) 및 컬러필터(미도시)를 모두 구비한 AOC구조일 수 있다. 이하, 본 실시예와 본 발명의 제1 실시예와의 차이점인 제1 절연 기판(10)의 화소 전극(84)의 구조 및 액정의 배향 방향을 중심으로 설명한다.Similar to the liquid crystal display of the first embodiment of the present invention, the liquid crystal display of the present exemplary embodiment may have an AOC structure including both a pixel electrode 84 and a color filter (not shown) on the first insulating substrate 10. Hereinafter, the structure of the pixel electrode 84 and the alignment direction of the liquid crystal of the first insulating substrate 10 which are different from the present embodiment and the first embodiment of the present invention will be described.

제1 연결 패턴(96_1)에는 제2 방향으로 실질적으로 나란히 배열된 다수의 제1 미세 전극(84_1)이 연결되어 있고, 제2 연결 패턴(96_2)에는 제2 방향으로 실질적으로 나란히 배열된 다수의 제2 미세 전극(84_2)이 연결되어 있다. 여기서, 제1 방향과 제2 방향은 실질적으로 수직일 수 있다. 구체적으로 제1 방향은 제1 절연 기판(10) 상에 형성된 편광판의 편광축에 대하여 실질적으로 45°를 이룬다. 이 경 우 액정(미도시)은 제1 미세 전극(84_1)의 배열 방향에 평행하게 제1 연결 패턴(96_1)측으로 배향되어 제1 연결 패턴(96_1)을 중심으로 서로 대향한다. 또한, 제2 방향은 제1 절연 기판(10) 상에 형성된 편광판의 편광축에 대하여 실질적으로 135°를 이룰 수 있다. 이 경우 액정은 제2 미세 전극(84_2)의 배열 방향에 평행하게 제2 연결 패턴(96_2)측으로 배향되어 서로 대향한다. 즉, 제1 미세 전극(84_1)과 제2 미세 전극(84_2)이 인접한 부분에서는 액정의 배향 방향이 서로 반대가 된다. 제1 미세 전극(84_1)과 제2 미세 전극(84_2)의 폭(W3)은 3~5㎛일 수 있으며, 인접한 제1 미세 전극(84_1) 사이에는 제1 미세 슬릿(85_1)이 배치되고, 제1 미세 전극(84_1)과 제1 미세 슬릿(85_1)은 서로 교대로 배치될 수 있다. 인접한 제2 미세 전극(84_2) 사이에는 제2 미세 슬릿(85_2)이 배치될 수 있고, 제2 미세 전극(84_2)과 제2 미세 슬릿(85_2)은 서로 교대로 배치될 수 있다. 제1 미세 전극(84_1)과 제1 미세 슬릿(85_1)의 폭은 서로 실질적으로 동일할 수 있다. 제2 미세 전극(84_2)과 제2 미세 슬릿(85_2)의 폭도 서로 실질적으로 동일할 수 있다. A plurality of first fine electrodes 84_1 substantially arranged side by side in the second direction are connected to the first connection pattern 96_1, and a plurality of first fine electrodes 84_1 arranged substantially side by side in the second direction are connected to the first connection pattern 96_1. The second fine electrode 84_2 is connected. Here, the first direction and the second direction may be substantially perpendicular. Specifically, the first direction is substantially 45 ° with respect to the polarization axis of the polarizing plate formed on the first insulating substrate 10. In this case, the liquid crystals (not shown) are oriented toward the first connection pattern 96_1 in parallel with the arrangement direction of the first fine electrode 84_1 to face each other with respect to the first connection pattern 96_1. In addition, the second direction may be substantially 135 ° with respect to the polarization axis of the polarizing plate formed on the first insulating substrate 10. In this case, the liquid crystals are oriented toward the second connection pattern 96_2 in parallel with the array direction of the second fine electrodes 84_2 to face each other. That is, the alignment directions of the liquid crystals are opposite to each other in a portion where the first fine electrode 84_1 and the second fine electrode 84_2 are adjacent to each other. The width W 3 of the first fine electrode 84_1 and the second fine electrode 84_2 may be 3 to 5 μm, and the first fine slit 85_1 is disposed between the adjacent first fine electrodes 84_1. The first fine electrodes 84_1 and the first fine slits 85_1 may be alternately disposed. The second fine slits 85_2 may be disposed between the adjacent second fine electrodes 84_2, and the second fine electrodes 84_2 and the second fine slits 85_2 may be alternately disposed. The widths of the first fine electrodes 84_1 and the first fine slits 85_1 may be substantially the same. The widths of the second fine electrodes 84_2 and the second fine slits 85_2 may also be substantially the same.

제1 미세 전극(84_1)은 제1 연결 패턴(96_1)을 중심으로 양방향으로 분지되어 있고, 제2 미세 전극(84_2)은 제2 연결 패턴(96_2)을 중심으로 양방향으로 분지되어 있다. 제1 미세 전극(84_1)과 제2 미세 전극(84_2)은 서로 엇갈려 배치된다. 즉, 제1 미세 전극(84_1)과 제2 미세 전극(84_2)은 일직선 상에 존재하지 않고 교대로 배치된다. 보다 구체적으로 설명하면, 제1 미세 전극(84_1)의 일단은 제2 미세 슬릿(85_2)과 일직선상에 위치하고, 제2 미세 전극(84_2)의 일단은 제1 미세 슬 릿(85_1)과 일직선상에 위치한다. 이 경우, 제1 미세 전극(84_1)과 제2 미세 전극(84_2)은 실질적으로 3~5㎛의 이격 거리되어 대향한다. 즉, 제1 미세 전극(84_1)은 제2 미세 슬릿(85_2)의 일단의 연장선과 3~5㎛ 이격된다. 액정이 제1 미세 전극(84_1)과 제2 미세 전극(84_2)이 인접한 위치에서 서로 반대 방향으로 배향됨에 따라 텍스쳐가 발생할 수 있으나, 제1 미세 전극(84_1)과 제2 미세 전극(84_2)이 서로 엇갈려 배치됨으로써, 구동 전압 인가시 액정의 이상 거동이 감소되어 텍스쳐가 감소될 수 있다. 이에 따라 텍스쳐가 발생된 부위를 다른 금속으로 차단할 필요가 없어 액정 표시 장치의 광투과율을 향상시킬 수 있다.The first fine electrode 84_1 is bidirectionally branched around the first connection pattern 96_1, and the second fine electrode 84_2 is bidirectionally branched around the second connection pattern 96_2. The first fine electrode 84_1 and the second fine electrode 84_2 are alternately disposed. That is, the first fine electrodes 84_1 and the second fine electrodes 84_2 are alternately disposed without being present on a straight line. More specifically, one end of the first fine electrode 84_1 is located in line with the second fine slit 85_2, and one end of the second fine electrode 84_2 is in line with the first fine slit 85_1. Located in In this case, the first fine electrode 84_1 and the second fine electrode 84_2 are opposed to each other at substantially 3 to 5 μm apart. That is, the first fine electrode 84_1 is spaced 3 to 5 μm from an extension line of one end of the second fine slit 85_2. The texture may occur as the liquid crystal is oriented in opposite directions from adjacent positions of the first fine electrode 84_1 and the second fine electrode 84_2, but the first fine electrode 84_1 and the second fine electrode 84_2 By staggering with each other, the abnormal behavior of the liquid crystal when the driving voltage is applied may reduce the texture. Accordingly, it is not necessary to block the region where the texture is generated by another metal, thereby improving light transmittance of the liquid crystal display.

화소 전극(84)은 화소 전극(84)을 가로 방향으로 이등분하는 이분면의 하부에 제3 연결 패턴(96_3) 및 제4 연결 패턴(96_4) 등을 더 포함할 수 있다. 즉, 화소 전극(84)은 제2 방향으로 실질적으로 나란히 배열된 제3 연결 패턴(96_3) 및 제4 연결 패턴(96_4), 및 제1 방향으로 배열되고 제3 연결 패턴(96_3) 및 제4 연결 패턴(96_4)에 각각 연결되며, 각각 실질적으로 나란히 배열된 제3 미세 전극(84_3) 및 제4 미세 전극(84_4)을 더 포함할 수 있다. 각각의 제3 미세 전극(84_3) 및 제4 미세 전극(84_4) 사이에는 제3 미세 슬릿(85_3) 및 제4 미세 슬릿(85_4)이 배치된다. The pixel electrode 84 may further include a third connection pattern 96_3, a fourth connection pattern 96_4, and the like at a lower portion of the bisection that bisects the pixel electrode 84 in the horizontal direction. That is, the pixel electrode 84 is the third connection pattern 96_3 and the fourth connection pattern 96_4 arranged substantially parallel to the second direction, and the third connection pattern 96_3 and the fourth connection arranged in the first direction. The third microelectrode 84_3 and the fourth microelectrode 84_4 may be further connected to the connection pattern 96_4, respectively, and may be substantially parallel to each other. A third fine slit 85_3 and a fourth fine slit 85_4 are disposed between each of the third fine electrodes 84_3 and the fourth fine electrodes 84_4.

화소 전극(84)은 가로 방향의 이등분선을 기준으로 상부와 하부가 서로 대칭일 수 있다. 예를 들어 제3 미세 전극(84_3)과 제4 미세 전극(84_4)은 서로 엇갈려 배치되여, 제3 미세 전극(84_3)과 제4 미세 전극(84_4)의 이격 거리는 3~5㎛일 수 있다. The upper and lower sides of the pixel electrode 84 may be symmetrical with respect to the bisector in the horizontal direction. For example, the third microelectrode 84_3 and the fourth microelectrode 84_4 may be alternately disposed, and the separation distance between the third microelectrode 84_3 and the fourth microelectrode 84_4 may be 3 to 5 μm.

본 실시예의 액정층(미도시)도 액정, UV 경화성 모노머 및 UV 경화용 개시제에 UV를 조사하여 형성된다. 이에 따라 액정은 제1 연결 패턴(96_1), 제2 연결 패턴(96_2), 제3 연결 패턴(96_3) 및 제4 연결 패턴(96_4)을 향하여 프리틸트된다.The liquid crystal layer (not shown) of this embodiment is also formed by irradiating UV to a liquid crystal, a UV curable monomer, and an initiator for UV hardening. Accordingly, the liquid crystal is pretilted toward the first connection pattern 96_1, the second connection pattern 96_2, the third connection pattern 96_3, and the fourth connection pattern 96_4.

이하, 도 10 및 도 11을 참조하여, 본 발명의 제2 실시예의 변형례에 따른 액정 표시 장치에 대하여 상세히 설명한다. 도 10은 본 발명의 제2 실시예의 변형례에 따른 액정 표시 장치에 포함된 박막 트랜지스터 표시판의 배치도이다. 도 11은 도 10의 E 부분의 확대도이다.Hereinafter, a liquid crystal display according to a modification of the second embodiment of the present invention will be described in detail with reference to FIGS. 10 and 11. 10 is a layout view of a thin film transistor array panel included in a liquid crystal display according to a modification of the second exemplary embodiment of the present invention. FIG. 11 is an enlarged view of a portion E of FIG. 10.

도 10 및 도 11을 참조하면, 본 실시예의 액정 표시 장치는 제1 및 제2 미세 전극(84'_1, 84'_2)의 폭이 제1 및 제2 연결 패턴(96'_1, 96'_2)으로부터 멀어질수록 좁아진다.10 and 11, in the liquid crystal display of the present exemplary embodiment, widths of the first and second fine electrodes 84'_1 and 84'_2 are first and second connection patterns 96'_1 and 96'_2, respectively. The further away from), the narrower it is.

본 변형례의 제1 미세 전극(84'_1)은 제1 연결 패턴(96'_1)측의 폭이 제2 미세 전극(84'_2)에 인접한 측의 폭보다 넓다. 제2 미세 전극(84'_2)도 제2 연결 패턴(96'_2)측의 폭이 제1 미세 전극(84'_1)에 인접한 측의 폭보다 넓다. 마찬가지로 제3 및 제4 미세 전극(84'_3, 84'_4)도 제3 및 제 4 연결 패턴(96'_3, 96'_4)측의 폭이 각각 제4 및 제3 미세 전극(84'_4, 84'_3)과 인접한 측의 폭보다 넓다. 각각의 미세 전극(84'_1, 84'_2, 84'_3, 84'_4)과 교대로 미세 슬릿(85'_1, 85'_2, 85'_3, 85'_4)이 배치되며, 이들의 폭은 미세 전극(84'_1, 84'_2, 84'_3, 84'_4)의 폭과 반대로 증감한다.In the first microelectrode 84'_1 of the present modification, the width of the side of the first connection pattern 96'_1 is wider than the width of the side adjacent to the second microelectrode 84'_2. The width of the second fine electrode 84'_2 is also greater than that of the side adjacent to the first fine electrode 84'_1. Similarly, the third and fourth fine electrodes 84'_3 and 84'_4 also have widths at the sides of the third and fourth connection patterns 96'_3 and 96'_4, respectively. , 84'_3) wider than the width of the adjacent side. Fine slits 85'_1, 85'_2, 85'_3, 85'_4 are disposed alternately with the respective fine electrodes 84'_1, 84'_2, 84'_3, 84'_4, and their widths. Increases and decreases opposite to the widths of the fine electrodes 84'_1, 84'_2, 84'_3, 84'_4.

이에 따라 액정이 제1 내지 제4 연결 패턴(96'_1, 96'_2, 96'_3, 96'_4)측으로 용이하게 배향되어 응답 속도를 향상시킬 수 있다. 제1 내지 제4 미세 전 극(84'_1, 84'_2, 84'_3, 84'_4)의 폭이 제1 내지 제4 연결 패턴(96'_1, 96'_2, 96'_3, 96'_4)으로부터 멀어질수록 좁아짐에 따라 제1 내지 제4 미세 전극(84'_1, 84'_2, 84'_3, 84'_4)의 폭이 넓은 측으로 액정이 배향되는 현상은 본 발명의 제1 실시예의 변형례에서 설명한 바와 같다. Accordingly, the liquid crystal is easily oriented toward the first to fourth connection patterns 96'_1, 96'_2, 96'_3, and 96'_4, thereby improving a response speed. The widths of the first to fourth fine electrodes 84'_1, 84'_2, 84'_3, and 84'_4 are the first to fourth connection patterns 96'_1, 96'_2, 96'_3, and 96 '. The phenomenon that the liquid crystal is oriented toward the wide side of the first to fourth fine electrodes 84'_1, 84'_2, 84'_3, and 84'_4 as the narrower the further away from _4) is the first embodiment of the present invention. It is as demonstrated in the modification of the example.

이상 첨부된 도면을 참조하여 본 발명의 실시예 및 변형례들을 설명하였으나, 본 발명은 상기 실시예 및 변형례들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although the embodiments and modifications of the present invention have been described above with reference to the accompanying drawings, the present invention is not limited to the above embodiments and modifications, but may be manufactured in various different forms. Those skilled in the art will appreciate that it can be implemented in other specific forms without changing the technical spirit or essential features of the present invention. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive.

상술한 바와 같이 본 발명의 실시예 및 변형례들에 따른 액정 표시 장치에 의하면, 다음과 같은 효과가 하나 혹은 그 이상 있다.As described above, according to the liquid crystal display according to the embodiments and modifications of the present invention, there are one or more of the following effects.

첫째, 도메인이 교차하는 부위의 화소 전극의 폭을 좁게 함으로써 텍스쳐의 발생을 감소시키고 광투과율을 향상시킬 수 있다.First, by narrowing the width of the pixel electrode where the domains cross, it is possible to reduce the generation of texture and to improve the light transmittance.

둘째, 미세 전극을 엇갈리게 배치하여 텍스쳐의 발생을 감소시킬 수 있다.Second, the micro electrodes may be staggered to reduce the occurrence of texture.

셋째, 미세 전극의 폭을 조절하여 액정의 응답 속도를 향상시킬 수 있다. Third, the response speed of the liquid crystal may be improved by adjusting the width of the fine electrode.

Claims (23)

제1 기판;A first substrate; 상기 제1 기판 상에 형성되고 복수의 도메인을 포함하는 화소 전극;A pixel electrode formed on the first substrate and including a plurality of domains; 상기 제1 기판에 대향하는 제2 기판;A second substrate facing the first substrate; 상기 제2 기판 상에 형성되고 패터닝되지 않은 공통 전극; 및 A common electrode formed on the second substrate and not patterned; And 상기 제1 및 제2 기판 사이에 개재된 액정층을 포함하며,A liquid crystal layer interposed between the first and second substrates, 상기 화소 전극은 각 도메인 마다 일정한 방향으로 나란히 배열된 다수의 미세 전극과 상기 미세 전극을 연결하는 연결 패턴을 더 포함하며,The pixel electrode further includes a plurality of micro electrodes arranged side by side in a predetermined direction for each domain and a connection pattern connecting the micro electrodes. 상기 연결 패턴은 지그재그 패턴을 포함하는 액정 표시 장치.The connection pattern includes a zigzag pattern. 제1 항에 있어서, The method according to claim 1, 상기 연결 패턴은 서로 인접한 상기 도메인 내의 각 미세 전극의 연장부로 이루어진 액정 표시 장치.The connection pattern may include an extension part of each micro electrode in the domain adjacent to each other. 제2 항에 있어서, 3. The method of claim 2, 상기 연결 패턴은 상기 미세 전극과 동일한 폭을 가지는 액정 표시 장치.The connection pattern has the same width as the fine electrode. 제1 항에 있어서, The method according to claim 1, 상기 미세 전극은, 제1 도메인 내에 제1 방향으로 배열된 제1 미세 전극, 및 상기 제1 도메인과 인접한 제2 도메인 내에 제2 방향으로 배열된 제2 미세 전극을 포함하며, 상기 연결 패턴은 상기 제1 미세 전극의 연장부와 상기 제2 미세 전극의 연장부가 교대로 배치되어 형성된 액정 표시 장치.The microelectrode may include a first microelectrode arranged in a first direction in a first domain, and a second microelectrode arranged in a second direction in a second domain adjacent to the first domain, wherein the connection pattern may include: An extension part of the first fine electrode and the extension part of the second fine electrode are alternately arranged. 제4 항에 있어서, 5. The method of claim 4, 상기 제1 방향과 상기 제2 방향은 수직인 액정 표시 장치.The liquid crystal display device wherein the first direction and the second direction are perpendicular to each other. 제1 항에 있어서,The method according to claim 1, 상기 미세 전극의 폭은 상기 미세 전극과 교대로 배치된 미세 슬릿의 폭과 동일한 액정 표시 장치.The width of the fine electrode is the same as the width of the fine slit alternately arranged with the fine electrode. 제6 항에 있어서, The method according to claim 6, 상기 미세 전극의 폭은 3~5㎛인 액정 표시 장치.The width of the fine electrode is a liquid crystal display device of 3 ~ 5㎛. 제1 항에 있어서, The method according to claim 1, 상기 미세 전극의 폭은 상기 연결 패턴으로부터 멀어질수록 좁아지는 액정 표시 장치.The width of the fine electrode is narrower as the distance from the connection pattern. 제1 항에 있어서, The method according to claim 1, 상기 화소 전극은 4개의 도메인으로 분할되어 있는 액정 표시 장치.The pixel electrode is divided into four domains. 제9 항에 있어서, The method of claim 9, 상기 제1 기판과 상기 제2 기판 상에 각각 형성된 한 쌍의 편광판을 더 포함하고, 상기 한 쌍의 편광판의 편광축은 서로 수직하고, 상기 미세 전극은 상기 제1 기판 상에 형성된 편광판의 편광축에 대하여 각 도메인 별로 45°, 135°, 225°, 및 315°를 이루는 액정 표시 장치.And a pair of polarizing plates formed on the first substrate and the second substrate, respectively, wherein the polarization axes of the pair of polarizing plates are perpendicular to each other, and the fine electrodes are formed with respect to the polarization axes of the polarizing plates formed on the first substrate. A liquid crystal display comprising 45 °, 135 °, 225 °, and 315 ° for each domain. 제1 항에 있어서, The method according to claim 1, 상기 액정층은 액정, UV 경화성 모노머 및 UV 경화용 개시제를 이용하여 형성되고, 상기 액정은 상기 연결 패턴을 향하여 프리틸트되어 있는 액정 표시 장치.And the liquid crystal layer is formed using a liquid crystal, a UV curable monomer, and an UV curing initiator, and the liquid crystal is pretilted toward the connection pattern. 제1 항에 있어서, The method according to claim 1, 상기 제1 기판과 상기 화소 전극 사이에 개재된 컬러필터를 더 포함하는 액정 표시 장치.And a color filter interposed between the first substrate and the pixel electrode. 제1 기판;A first substrate; 상기 제1 기판 상에 형성되고, Is formed on the first substrate, 제1 방향으로 나란히 배열된 제1 및 제2 연결 패턴과, 제2 방향으로 배열되고 상기 제1 및 제2 연결 패턴에 각각 연결된 다수의 제1 및 제2 미세 전극을 포함하는 화소 전극으로서, 상기 다수의 제1 및 제2 미세 전극은 각각 나란히 배열된 화소 전극;1. A pixel electrode including first and second connection patterns arranged side by side in a first direction, and a plurality of first and second micro electrodes arranged in a second direction and connected to the first and second connection patterns, respectively. The plurality of first and second fine electrodes may each include: a pixel electrode arranged side by side; 상기 제1 기판에 대향하는 제2 기판;A second substrate facing the first substrate; 상기 제2 기판 상에 형성되고 패터닝되지 않은 공통 전극; 및 A common electrode formed on the second substrate and not patterned; And 상기 제1 및 제2 기판 사이에 개재된 액정층을 포함하되,It includes a liquid crystal layer interposed between the first and second substrate, 상기 제1 및 제2 미세 전극은 서로 엇갈려 배치된 액정 표시 장치.The first and second fine electrodes are alternately disposed. 제13 항에 있어서, 14. The method of claim 13, 상기 제1 미세 전극과 상기 제2 미세 전극 사이의 거리는 3~5㎛인 액정 표시 장치.The distance between the first fine electrode and the second fine electrode is 3 ~ 5㎛ liquid crystal display device. 제13 항에 있어서, 14. The method of claim 13, 상기 제1 방향과 상기 제2 방향은 수직인 액정 표시 장치.The liquid crystal display device wherein the first direction and the second direction are perpendicular to each other. 제13 항에 있어서, 14. The method of claim 13, 상기 화소 전극은, 상기 제2 방향으로 나란히 배열된 제3 및 제4 연결 패턴, 및 상기 제1 방향으로 배열되고 상기 제3 및 제4 연결 패턴에 각각 연결되며, 각각 나란히 배열된 제3 및 제4 미세 전극을 더 포함하는 액정 표시 장치.The pixel electrode may include third and fourth connection patterns arranged in parallel in the second direction, and third and fourth connection patterns arranged in the first direction and connected to the third and fourth connection patterns, respectively. A liquid crystal display further comprising four fine electrodes. 제13 항에 있어서, 14. The method of claim 13, 상기 제1 기판과 상기 제2 기판 상에 각각 형성된 한 쌍의 편광판을 더 포함하고, 상기 한 쌍의 편광판의 편광축은 서로 수직하고, 상기 제1 방향은 상기 제1 기판 상에 형성된 편광판의 상기 편광축에 대하여 45°를 이루고, 상기 제2 방향은 상기 제1 기판 상에 형성된 편광판의 상기 편광축에 대하여 135°를 이루는 액정 표시 장치.And a pair of polarizers respectively formed on the first substrate and the second substrate, wherein the polarization axes of the pair of polarizers are perpendicular to each other, and the first direction is the polarization axis of the polarizers formed on the first substrate. 45 degrees with respect to the second direction, wherein the second direction is 135 degrees with respect to the polarization axis of the polarizing plate formed on the first substrate. 제13 항에 있어서, 14. The method of claim 13, 상기 제1 및 제2 미세 전극의 폭은 상기 제1 및 제2 미세 전극과 각각 교대로 배치된 제1 및 제2 미세 슬릿의 폭과 동일한 액정 표시 장치.The width of the first and second fine electrodes is the same as the width of the first and second fine slits disposed alternately with the first and second fine electrodes, respectively. 제18 항에 있어서, 19. The method of claim 18, 상기 제1 및 제2 미세 전극의 폭은 3~5㎛인 액정 표시 장치.The first and second microelectrodes have a width of 3 to 5 μm. 제13 항에 있어서,14. The method of claim 13, 상기 제1 및 제2 미세 전극의 폭은 각각 상기 제1 및 제2 연결 패턴으로부터 멀어질수록 좁아지는 액정 표시 장치.The width of the first and second fine electrodes becomes narrower as the distance from the first and second connection patterns increases. 제13 항에 있어서,14. The method of claim 13, 상기 액정층은 액정, UV 경화성 모노머 및 UV 경화용 개시제를 이용하여 형 성되고, 상기 액정은 상기 제1 및 제2 연결 패턴을 향하여 프리틸트되어 있는 액정 표시 장치.And the liquid crystal layer is formed using a liquid crystal, a UV curable monomer, and an UV curing initiator, and the liquid crystal is pretilted toward the first and second connection patterns. 제13 항에 있어서,14. The method of claim 13, 상기 제1 기판과 상기 화소 전극 사이에 개재된 컬러필터를 더 포함하는 액정 표시 장치.And a color filter interposed between the first substrate and the pixel electrode. 삭제delete
KR1020070041900A 2007-04-20 2007-04-30 Liquid crystal display KR101344874B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070041900A KR101344874B1 (en) 2007-04-30 2007-04-30 Liquid crystal display
US12/043,683 US7812909B2 (en) 2007-04-20 2008-03-06 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070041900A KR101344874B1 (en) 2007-04-30 2007-04-30 Liquid crystal display

Publications (2)

Publication Number Publication Date
KR20080096943A KR20080096943A (en) 2008-11-04
KR101344874B1 true KR101344874B1 (en) 2013-12-26

Family

ID=40285020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070041900A KR101344874B1 (en) 2007-04-20 2007-04-30 Liquid crystal display

Country Status (1)

Country Link
KR (1) KR101344874B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101644525B1 (en) 2009-07-20 2016-08-02 삼성디스플레이 주식회사 Display substrate and display device having the same
KR102421954B1 (en) 2015-06-24 2022-07-18 삼성디스플레이 주식회사 Liquid crystal display and exposure mask for manufacturing liquid crystal display
KR102401213B1 (en) * 2015-10-21 2022-05-24 삼성디스플레이 주식회사 Liquid crystal display device
CN113485040B (en) * 2021-07-20 2022-08-05 武汉华星光电技术有限公司 Display panel and display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594564A (en) 1992-08-21 1997-01-14 Fujitsu Limited Space light modulating apparatus having a length to width ratio of 30:1 and staggered drivers
US20050105033A1 (en) 2003-09-29 2005-05-19 Hitachi Displays, Ltd. Liquid crystal display panel
US20060146243A1 (en) 2005-01-06 2006-07-06 Fujitsu Display Technologies Corporation. Liquid crystal display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594564A (en) 1992-08-21 1997-01-14 Fujitsu Limited Space light modulating apparatus having a length to width ratio of 30:1 and staggered drivers
US20050105033A1 (en) 2003-09-29 2005-05-19 Hitachi Displays, Ltd. Liquid crystal display panel
US20060146243A1 (en) 2005-01-06 2006-07-06 Fujitsu Display Technologies Corporation. Liquid crystal display device

Also Published As

Publication number Publication date
KR20080096943A (en) 2008-11-04

Similar Documents

Publication Publication Date Title
US7812909B2 (en) Liquid crystal display
US7880845B2 (en) Liquid crystal display with a control electrode partially overlapping slits forming domains with a pixel electrode and a protrusion pattern providing higher position for the control electrode than the pixel electrode
JP5666764B2 (en) Display device
US7929096B2 (en) Liquid crystal display
US8310642B2 (en) Liquid crystal display with texture control portion between pixel and common electrodes and method thereof
KR20080003078A (en) Liquid crystal display device and and method for fabricating the same
KR101358328B1 (en) Liquid crystal display and method of fabricating the same
KR20070067773A (en) Liquid crystal display
KR20060025783A (en) Multi-domain thin film transistor array panel and liquid crystal display including the same
KR101344874B1 (en) Liquid crystal display
KR20080046042A (en) Display panel
CN107305304B (en) Liquid crystal display device
KR101382480B1 (en) Liquid crystal display
KR101146490B1 (en) In Plane Switching Mode Display device and the fabrication method thereof
KR20080100027A (en) Liquid crystal display
KR20060102953A (en) Liquid crystal display
KR20080100642A (en) Liquid crystal display
KR20070014283A (en) Thin film transistor array panel, manufacturing method thereof, and liquid crystal display including the same
KR20060100868A (en) Liquid crystal display
KR101529943B1 (en) Liquid crystal display
KR20140118414A (en) Liquid crystal display device and method for fabricating the same
KR20080094387A (en) Liquid crystal display
KR20070077922A (en) Liquid crystal display
KR101244528B1 (en) In-Plane Switching mode LCD and the fabrication method thereof
KR20060123996A (en) Thin film transistor array panel, manufacturing method thereof, and liquid crystal display including the same

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 7