KR20130014692A - 곡선 기판을 갖는 ｌｅｄ 칩과 이를 이용한 ｌｅｄ 패키지 - Google Patents

곡선 기판을 갖는 ｌｅｄ 칩과 이를 이용한 ｌｅｄ 패키지 Download PDF

Info

Publication number
KR20130014692A
KR20130014692A KR1020130000562A KR20130000562A KR20130014692A KR 20130014692 A KR20130014692 A KR 20130014692A KR 1020130000562 A KR1020130000562 A KR 1020130000562A KR 20130000562 A KR20130000562 A KR 20130000562A KR 20130014692 A KR20130014692 A KR 20130014692A
Authority
KR
South Korea
Prior art keywords
led chip
substrate
bending deformation
semiconductor layer
led
Prior art date
Application number
KR1020130000562A
Other languages
English (en)
Other versions
KR101439153B1 (ko
Inventor
이재은
손효근
최성철
이준기
Original Assignee
전남대학교산학협력단
(주)쓰리엘시스템
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전남대학교산학협력단, (주)쓰리엘시스템 filed Critical 전남대학교산학협력단
Priority to KR1020130000562A priority Critical patent/KR101439153B1/ko
Publication of KR20130014692A publication Critical patent/KR20130014692A/ko
Priority to PCT/KR2014/000023 priority patent/WO2014107034A1/ko
Application granted granted Critical
Publication of KR101439153B1 publication Critical patent/KR101439153B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

본 발명은 LED 칩에 인장 응력이 형성되도록 하여 휘어진 형상을 유지함으로써, 양자 우물층의 밴드 구조를 개선하고 내부 양자 효율을 증가시켜 광 출력 효율을 향상시킨 곡선 기판을 갖는 LED 칩과 이를 이용한 LED 패키지를 제공하는 것을 목적으로 한다. 본 발명은 LED 칩으로서, 기판; 상기 기판 상에 형성한 n-형 반도체 층; 상기 n-형 반도체 층 상에 형성한 활성층; 상기 활성층 상에 형성한 p-형 반도체 층; 상기 활성층이 형성되지 않은 n-형 반도체 층에 형성한 n-형 전극; 상기 p-형 반도체 층에 형성한 p-형 전극; 및 상기 기판의 하부에 형성되어 상기 기판이 휘어지도록 응력을 발생하는 휨 변형부를 포함한다. 본 발명은 LED 칩에 인장 응력이 형성되도록 하여 휘어진 형상을 유지함으로써, 양자 우물층의 밴드 구조를 개선하여 내부 양자 효율을 증가시켜 LED 칩의 광 출력 효율을 향상시킬 수 있는 장점이 있다.

Description

곡선 기판을 갖는 ＬＥＤ 칩과 이를 이용한 ＬＥＤ 패키지 {LED CHIP WITH CURVATURE BOARD AND LED PACKAGE USING THE SAME}
본 발명은 곡선 기판을 갖는 LED 칩과 이를 이용한 LED 패키지에 관한 발명으로서, 더욱 상세하게는 LED 칩에 인장 응력이 형성되도록 하여 휘어진 형상을 유지함으로써, 양자 우물층의 밴드 구조를 개선하고 내부 양자 효율을 증가시켜 광 출력 효율을 향상시킨 곡선 기판을 갖는 LED 칩과 이를 이용한 LED 패키지에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화 된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다.
이러한 LED에 의해 방출되는 광의 파장은 LED를 제조하는데 사용되는 반도체 재료에 따르고, 이는 방출된 광의 파장이 가전자대(valence band) 전자들과 전도대(conduction band) 전자들 사이의 에너지 차를 나타내는 반도체 재료의 밴드갭(band-gap)에 따르기 때문이다.
GaN 화합물 반도체(Gallium Nitride: 질화 갈륨)는 높은 열적 안정성과 폭넓은 밴드갭(0.8 ~ 6.2eV)을 가지고 있어, LED를 포함한 고출력 전자부품 소자 개발 분야에서 많은 주목을 받아왔다.
이에 대한 이유 중 하나는 GaN이 타 원소들(인듐(In), 알루미늄(Al) 등)과 조합되어 녹색, 청색 및 백색광을 방출하는 반도체 층들을 제조할 수 있기 때문이다.
이러한 GaN 계열 물질을 이용한 LED의 휘도 또는 출력은 크게, 활성층의 구조, 빛을 외부로 추출할 수 있는 광 추출 효율, LED 칩의 크기, 램프 패키지 조립 시 몰드(mold)의 종류 및 각도, 형광물질 등에 의해서 좌우된다.
한편, 이러한 GaN 계열 반도체 성장이 다른 Ⅲ-Ⅴ족 화합물 반도체보다 어려운 이유 중에 하나는 고품질의 기판, 즉, GaN, InN, AlN 등의 물질의 웨이퍼가 존재하지 않기 때문이다.
따라서 사파이어와 같은 이종 기판 위에 LED 구조를 성장하게 되며, 이때 많은 결함이 발생하게 되고, 이러한 결함들은 LED 성능에 큰 영향을 미치게 된다.
도 1은 일반적인 GaN 계열 물질의 LED 구조를 나타낸 블록도로서, 도 1에 도시한 바와 같이 전자 주입층으로서 n-형 GaN층(1)과, 정공 주입층으로서 p-형 GaN층(3) 사이에 양자우물구조(quantum well)를 가지는 활성층(2)이 위치한다.
이때, p-형 GaN층(3)과 활성층(2)의 일측은 n-형 GaN층(1)이 드러나도록 식각되고, 이와 같이 식각되어 드러난 n-형 GaN층(1)에는 n-형 전극(6)이 형성되며, p-형 GaN층(3)에는 p-형 전극(7)이 형성된다.
이러한 구조는 기판(4) 상에 형성되며, 이때, 기판(4)과 n-형 GaN층(1) 사이에는 통상 버퍼층(5)이 형성되는데 상기 버퍼층(5)은 형성되지 않을 수도 있다.
한편, 도 2(a)와 같이 사파이어 기판 위에 성장된 n-형 GaN(1) 층 상에 양자 우물로 사용되는 InGaN(2') 층을 성장시킬 때 InGaN(2')는 GaN(1)의 격자 상수를 따라 성장을 하여 도 2(b)와 같이 성장한다.
이러한 경우에 InGaN의 격자 상수는 GaN의 격자 상수보다 크기 때문에, InGaN(2')층에 압축 응력이 발생하게 된다.
또한, 이러한 양자 우물에 발생하는 압축 응력으로 인해 압전 분극이 발생하기 때문에 내부 양자 효율이 하락하는 문제점이 있다.
이러한 문제점을 해결하기 위하여, 본 발명은 LED 칩에 인장 응력이 형성되도록 하여 휘어진 형상을 유지함으로써, 양자 우물층의 밴드 구조를 개선하고 내부 양자 효율을 증가시켜 광 출력 효율을 향상시킨 곡선 기판을 갖는 LED 칩과 이를 이용한 LED 패키지를 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위하여 본 발명은 LED 칩으로서, 기판; 상기 기판 상에 형성한 n-형 반도체 층; 상기 n-형 반도체 층 상에 형성한 활성층; 상기 활성층 상에 형성한 p-형 반도체 층; 상기 활성층이 형성되지 않은 n-형 반도체 층에 형성한 n-형 전극; 상기 p-형 반도체 층에 형성한 p-형 전극; 및 상기 기판의 하부에 형성되어 상기 기판이 휘어지도록 응력을 발생하는 휨 변형부를 포함한다.
또한, 본 발명에 따른 상기 휨 변형부는 기판이 상방향으로 볼록 형상이 되도록 인장 응력을 발생하는 것을 특징으로 한다.
또한, 본 발명에 따른 상기 휨 변형부는 곡률이 2.0m-1 이상 6.2m-1 이하인 것을 특징으로 한다.
또한, 본 발명에 따른 상기 휨 변형부는 열팽창계수가 다른 두 종류 이상의 물질로 이루어진 바이메탈인 것을 특징으로 한다.
또한, 본 발명에 따른 상기 휨 변형부는 임의의 열팽창계수를 갖는 제 1 휨 변형부; 및 상기 제 1 휨 변형부의 열팽창계수보다 작은 열팽창계수를 갖는 제 2 휨 변형부를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 상기 바이메탈은 니켈, 철, 망간, 몰리브덴, 구리, 알루미늄 중 하나 이상을 포함하는 금속인 것을 특징으로 한다.
또한, 본 발명에 따른 상기 바이메탈은 SiO2, SiN, SiON 중 하나 이상을 포함하는 유전체인 것을 특징으로 한다.
또한, 본 발명에 따른 상기 바이메탈은 세라믹인 것을 특징으로 한다.
또한, 본 발명에 따른 상기 바이메탈은 Si, GaN, AlN, GaAs 중 하나 이상을 포함하는 반도체인 것을 특징으로 한다.
또한, 본 발명에 따른 상기 LED 칩은 상기 기판과 휨 변형부 사이에 설치한 반사층을 더 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 상기 반사층은 분산 브라그 반사 소자(Distributed Bragg Reflector, DBR)로 이루어진 것을 특징으로 한다.
또한, 본 발명에 따른 상기 반사층은 Al, Pt, Ni, Pd, Ti, Au, W, Ag 중 하나 이상을 포함한 반사메탈인 것을 특징으로 한다.
또한, 본 발명은 LED 패키지로서, 기판과, 상기 기판 상에 형성한 n-형 반도체 층과, 상기 n-형 반도체 층 상에 형성한 활성층과, 상기 활성층 상에 형성한 p-형 반도체 층과, 상기 활성층이 형성되지 않은 n-형 반도체 층에 형성한 n-형 전극과, 상기 p-형 반도체 층에 형성한 p-형 전극과, 상기 기판의 하부에 형성되어 상기 기판이 휘어지도록 응력을 발생하는 휨 변형부를 포함한 LED 칩; 상기 LED 칩과 접속된 리드 프레임; 상기 리드 프레임이 설치되고, 상기 LED 칩에서 발광된 빛이 반사되도록 리플렉터를 형성한 패키지 몰드; 상기 LED 칩과 리드 프레임을 연결하는 본딩 와이어; 및 상기 패키지 몰드에 충진되어 상기 LED 칩과 본딩 와이어를 보호하고, 상기 LED 칩의 기판이 휘어진 상태를 유지하도록 고정하는 봉지재를 포함한다.
또한, 본 발명에 따른 상기 LED 칩은 기판과, 휨 변형부 사이에 반사층을 더 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 상기 기판과 휨 변형부는 페이스트(Paste) 또는 에폭시 중 어느 하나를 이용하여 접착하는 것을 특징으로 한다.
또한, 본 발명에 따른 상기 기판과 휨 변형부는 Au-In, Cn-Sn, Au-Sn, Au-Ge, Au-Si, Al-Ge, Al-Si 중에서 하나 이상으로 구성되는 공정합금(Eutectic alloy)을 이용한 공정(Eutectic) 본딩을 통해 결합하거나 또는 도금법을 통해 결합하는 것을 특징으로 한다.
또한, 본 발명에 따른 상기 LED 칩의 응력은 인장 응력이고, 상기 봉지재의 경화를 위한 리플로우 공정에서 발생하는 열에 의해 발생하는 것을 특징으로 한다.
또한, 본 발명에 따른 상기 LED 칩의 휨 변형부는 바이메탈인 것을 특징으로 한다.
본 발명은 LED 칩에 인장 응력이 형성되도록 하여 휘어진 형상을 유지함으로써, 양자 우물층의 밴드 구조를 개선하여 내부 양자 효율을 증가시킬 수 있는 장점이 있다.
또한, 본 발명은 내부 양자 효율을 증가시켜 LED 칩의 광 출력 효율을 향상시킬 수 있는 장점이 있다.
도 1 은 일반적인 GaN 계열 물질의 LED 구조를 나타낸 단면도.
도 2 는 n-형 GaN층 상에 활성층이 성장하는 과정을 나타낸 예시도.
도 3 은 본 발명에 따른 곡선 기판을 갖는 LED 칩의 구조를 나타낸 단면도.
도 4 는 도 3에 따른 곡선 기판을 갖는 LED 칩의 휨 변형 상태를 나타낸 단면도.
도 5 는 도 3에 따른 곡선 기판을 갖는 LED 칩의 휨 변형에 따른 광 출력 특성과 전기적 특성 변화를 나타낸 예시도.
도 6 은 도 3에 따른 곡선 기판을 갖는 LED 칩의 기판 두께에 따른 광 출력 특성과 전기적 특성 변화를 나타낸 예시도.
도 7 은 도 3에 따른 곡선 기판을 갖는 LED 칩의 기판 두께에 따른 내부 양자 효율의 특성 변화를 나타낸 예시도.
도 8 은 본 발명에 따른 곡선 기판을 갖는 LED 칩을 이용한 LED 패키지의 구조를 나타낸 단면도.
도 9 는 도 8에 따른 곡선 기판을 갖는 LED 칩을 이용한 LED 패키지의 기판 두께에 따른 내부 양자 효율의 특성 변화를 나타낸 예시도.
도 10 은 도 8에 따른 곡선 기판을 갖는 LED 칩을 이용한 LED 패키지의 곡률에 따른 파장 변화를 나타낸 예시도.
이하, 첨부된 도면을 참조하여 본 발명에 따른 곡선 기판을 갖는 LED 칩과 이를 이용한 LED 패키지의 바람직한 실시예를 상세하게 설명한다.
(LED 칩)
도 3은 본 발명에 따른 곡선 기판을 갖는 LED 칩의 구조를 나타낸 단면도이고, 도 4는 도 3에 따른 곡선 기판을 갖는 LED 칩의 휨 변형 상태를 나타낸 단면도이다.
도 3 및 도 4에 나타낸 바와 같이, 본 발명에 따른 곡선 기판을 갖는 LED 칩(100)은 기판(140)과, 상기 기판(140) 상에 형성한 n-형 반도체 층(110)과, 상기 n-형 반도체 층(110) 상에 형성한 활성층(120)과, 상기 활성층(120) 상에 형성한 p-형 반도체 층(130)과, 상기 활성층(120)이 형성되지 않은 n-형 반도체 층(110)에 형성한 n-형 전극(160)과, 상기 p-형 반도체 층(130)에 형성한 p-형 전극(170)과, 상기 기판(140)의 하부에 형성되어 상기 기판(140)이 휘어지도록 응력을 발생하는 휨 변형부(180)와, 상기 기판과 휨 변형부(180) 사이에 설치되는 반사층(190)을 포함하여 구성된다.
상기 n-형 및 p-형 반도체 층(110, 130)과 활성층(120)은, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 반도체 물질로 이루어질 수 있다.
상기 n-형 반도체 층(110)은 n-형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있으며, n-형 도전형 불순물로는 예를 들어, Si, Ge 및 Sn 등을 사용하고, 바람직하게는 Si를 주로 사용한다.
상기 활성층(120)은 다중 양자 우물(MQW) 구조의 InGaN/GaN층으로 이루어질 수 있다.
상기 p-형 질화물 반도체층(130)은 p-형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있으며, p-형 도전형 불순물로는 예를 들어, Mg, Zn 및 Be 등을 사용하고, 바람직하게는 Mg을 주로 사용한다.
상기 기판(140)은, 바람직하게는, 사파이어를 포함하는 투명한 재료를 이용하여 형성되며, 사파이어 이외에도 징크 옥사이드(zinc oxide, ZnO), 갈륨 나이트라이드(gallium nitride, GaN), 실리콘 카바이드(silicon carbide, SiC) 및 알루미늄 나이트라이드(AlN) 등으로 형성될 수 있다.
상기 기판(140)과 n-형 반도체층(110)의 사이에는, 이들 간의 격자 정합을 향상시키기 위한 버퍼층(150)이 형성되어 있을 수 있고, 상기 버퍼층(150)은 GaN 또는 AlN/GaN 등으로 형성될 수 있다.
식각에 의해 드러난 n-형 반도체층(110) 상에는 n-형 전극(160)이 형성되고, 상기 p-형 반도체층(130) 상에는 p-형 전극(170)이 형성된다.
상기 휨 변형부(180)는 기판(140)이 상방향으로 볼록 형상이 되도록 인장 응력을 발생하는 구성으로 바람직하게는 열팽창계수가 다른 두 종류 이상의 물질로 이루어진 바이메탈이고, 상기 바이메탈은 금속, 유전체, 세라믹, 반도체 등의 물질 중 선택하여 구성될 수 있다.
상기 금속은 니켈, 철, 망간, 몰리브덴, 구리, 알루미늄 중 하나 이상을 포함하여 형성되고, 상기 유전체는 SiO2, SiN, SiON 중 하나 이상을 포함하여 형성되며, 상기 반도체는 Si, GaN, AlN, GaAs 중 하나 이상을 포함하여 형성된다.
또한, 상기 휨 변형부(180)는 임의의 열팽창계수를 갖는 제 1 휨 변형부(181)와, 상기 제 1 휨 변형부(181)의 열팽창계수보다 작은 열팽창계수를 갖는 제 2 휨 변형부(182)로 구성되어 열팽창계수가 큰 제 1 휨 변형부(181)쪽이 더 많이 팽창하면서 기판(140)의 상방향으로 볼록 형상이 되도록 휜다.
상기 제 1 휨 변형부(181)는 팽창이 잘 되는 니켈·망간·철의 합금, 니켈·몰리브덴·철의 합금, 니켈·망간·구리의 합금 중 어느 하나로 이루어지고, 상기 제 2 휨 변형부(182)는 제 1 휨 변형부(181)에 비해 팽창이 잘 되지 않는 니켈·철의 합금으로 이루어진다.
본 실시예에서는 제 1 및 제 2 휨 변형부(181, 182)를 금속을 실시예로 구성하였으나, 열팽창계수가 다른 유전체, 세라믹, 반도체를 실시예로 구성할 수도 있다.
또한, 상기 휨 변형부(180)는 인장 응력에 의한 변형시 곡률이 2.0m-1 이상 20m-1 이하가 되도록 한다.
상기 활성층(120)인 InGaN/GaN의 다중 양자 우물에 걸리는 압축 응력은 약 6.5GPa로 상기 압축 응력과 반대로 인장 응력을 걸어주고, 하기의 표 1과 같이 인장 응력에 따른 곡률이 형성된다.
곡률(m-1) 0 2.1 4.1 6.2
인장 응력(GPa) 0 0.51 0.99 1.49
도 5는 도 3에 따른 곡선 기판을 갖는 LED 칩의 휨 변형에 따른 광 출력 특성과 전기적 특성 변화를 나타낸 예시도로서, 도 5(a)에 도시된 바와 같이, 인장 응력에 따라 휨 변형부가 휘어짐이 증가할수록 광 출력(Light Output Power)이 향상되는 것을 알 수 있고, 또한 도 5(b)와 같이 휨 변형에 따른 전압/전류의 차이는 없음을 알 수 있다.
도 6은 도 3에 따른 곡선 기판을 갖는 LED 칩의 기판 두께에 따른 광 출력 특성과 전기적 특성 변화를 나타낸 예시도로서, 도 6(a)에 도시된 바와 같이, 기판의 두께를 얇게 하여 휘어짐이 증가할수록 광 출력(Light Output Power)이 향상되는 것을 알 수 있고, 또한, 도 6(b)와 같이 휨 변형에 따른 전압/전류의 차이가 크지 않음을 알 수 있다.
도 7은 도 3에 따른 곡선 기판을 갖는 LED 칩의 기판 두께에 따른 내부 양자 효율의 특성 변화를 나타낸 예시도로서, 기판의 두께가 얇아질수록 내부 양자 효율(Internal Quantum Efficiency)이 증가함을 알 수 있다.
즉 기판의 두께가 80μm에서 35μm로 줄어들 경우 내부 양자 효율은 약 8% 정도 증가하는 것을 알 수 있다.
상기 반사층(190)은 기판(140)과 휨 변형부(180) 사이에 설치된 분산 브라그 반사 소자로서, 굴절률이 다른 두 개의 투명재료를 여러 층으로 번갈아 적층한 것으로 아래 흡수되는 빛을 유전체 반사막(Distributed Bragg Reflector, DBR)을 통해 반사시켜 광효율이 향상될 수 있도록 하며, 상기 반사층(190)은 Al, Pt, Ni, Pd, Ti, Au, W, Ag 중 하나 이상으로 구성되는 반사메탈이다.
(LED 패키지)
도 8은 본 발명에 따른 곡선 기판을 갖는 LED 칩을 이용한 LED 패키지의 구조를 나타낸 단면도이다.
도 8에 나타낸 바와 같이, 본 발명에 따른 곡선 기판을 갖는 LED 칩을 이용한 LED 패키지(200)는 저면에 임의의 곡률을 형성하도록 만곡된 LED 칩(100)과, 상기 LED 칩(100)과 접속된 리드 프레임(210)과, 상기 리드 프레임(210)이 설치되고, 상기 LED 칩(100)에서 발광된 빛이 반사되도록 리플렉터를 형성한 패키지 몰드(220)와, 상기 LED 칩(100)과 리드 프레임(210)을 연결하는 본딩 와이어(230)와, 상기 패키지 몰드(220)에 충진되어 상기 LED 칩(100)과 본딩 와이어(230)를 보호하고, 상기 LED 칩(100)의 기판이 휘어진 상태를 유지하도록 고정하는 봉지재(240)를 포함한다.
상기 LED 칩(100)은 기판과, 상기 기판 상에 형성한 n-형 반도체 층과, 상기 n-형 반도체 층 상에 형성한 활성층과, 상기 활성층 상에 형성한 p-형 반도체 층과, 상기 활성층이 형성되지 않은 n-형 반도체 층에 형성한 n-형 전극과, 상기 p-형 반도체 층에 형성한 p-형 전극과, 상기 기판의 하부에 형성되어 상기 기판이 휘어지도록 응력을 발생하는 휨 변형부와, 상기 기판과 휨 변형부 사이에 형성한 반사층을 포함하여 구성된다.
상기 LED 칩(100)의 휨 변형부는 바이메탈로서, 상기 기판이 상방향으로 볼록 형상이 되도록 인장 응력을 발생하는 구성으로 바람직하게는 열팽창계수가 다른 두 종류 이상의 물질로 이루어진 바이메탈이고, 상기 바이메탈은 금속, 유전체, 세라믹, 반도체 등의 물질 중 선택하여 구성될 수 있다.
상기 금속은 니켈, 철, 망간, 몰리브덴, 구리, 알루미늄 중 하나 이상을 포함하여 형성되고, 상기 유전체는 SiO2, SiN, SiON 중 하나 이상을 포함하여 형성되며, 상기 반도체는 Si, GaN, AlN, GaAs 중 하나 이상을 포함하여 형성된다.
또한, 상기 LED 칩(100)의 휨 변형부에 걸리는 인장 응력은 LED 칩(100)의 제조 공정 중 리플로우 공정에서 발생하는 열에 의해 발생되어 휨 변형부가 기판의 상방향으로 돌출된 볼록 형상이 되도록 한다.
또한, 상기 볼록 형상으로 돌출된 휨 변형부는 패키지 몰드(220)에 충진되는 봉지재(240)가 경화되어 휘어진 상태가 고정되도록 한다.
또한, 상기 LED 칩(100)의 기판과 휨 변형부는 페이스트(Paste) 또는 에폭시 중 어느 하나를 이용하여 접착될 수 있으며, Au-In, Cn-Sn, Au-Sn, Au-Ge, Au-Si, Al-Ge, Al-Si 중에서 하나 이상으로 구성되는 공정합금(Eutectic alloy)을 이용한 공정(Eutectic) 본딩, 또는 도금법을 이용하여 결합되도록 한다.
도 9는 도 8에 따른 곡선 기판을 갖는 LED 칩을 이용한 LED 패키지의 기판 두께에 따른 내부 양자 효율의 특성 변화를 나타낸 예시도로서, LED 칩의 기판 두께에 따른 내부 양자 효율의 특성 변화를 나타낸 예시도로서, 기판의 두께가 얇아질수록 내부 양자 효율(Internal Quantum Efficiency)이 증가함을 알 수 있다.
도 10은 도 8에 따른 곡선 기판을 갖는 LED 칩을 이용한 LED 패키지의 곡률에 따른 파장 변화를 나타낸 예시도로서, 곡률(Curvature, m-1)이 증가할수록 파장(Wavelength, nm)가 짧아져 LED 칩(100)의 발광 피크 파장은 단파장(짧은 파장)으로 이동한다.
따라서 LED 칩에 인장 응력이 형성되도록 하여 휘어진 형상을 유지함으로써, 양자 우물층의 밴드 구조를 개선하여 내부 양자 효율을 증가시켜 LED 칩의 광 출력 효율을 향상시킬 수 있게 된다.
상기와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
또한, 본 발명의 실시예를 설명하는 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있으며, 상술된 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있으므로, 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
100 : LED 칩 110 : n-형 반도체 층
120 : 활성층 130 : p-형 반도체 층
140 : 기판 150 : 버퍼층
160 : n-형 전극 170 : p-형 전극
180 : 휨 변형부 181 : 제 1 휨 변형부
182 : 제 2 휨 변형부 190 : 반사층
200 : LED 패키지 210 : 리드 프레임
210a : 제 1 리드 프레임 210b : 제 2 리드 프레임
220 : 패키지 몰드 230 : 본딩 와이어
240 : 봉지재

Claims (19)

  1. 기판(140);
    상기 기판(140) 상에 형성한 n-형 반도체 층(110);
    상기 n-형 반도체 층(110) 상에 형성한 활성층(120);
    상기 활성층(120) 상에 형성한 p-형 반도체 층(130);
    상기 활성층(120)이 형성되지 않은 n-형 반도체 층(110)에 형성한 n-형 전극(160);
    상기 p-형 반도체 층(130)에 형성한 p-형 전극(170); 및
    상기 기판(140)의 하부에 형성되어 상기 기판(140)이 휘어지도록 응력을 발생하는 휨 변형부(180)를 포함하는 곡선 기판을 갖는 LED 칩.
  2. 제 1 항에 있어서,
    상기 휨 변형부(180)는 기판(140)이 상방향으로 볼록 형상이 되도록 인장 응력을 발생하는 것을 특징으로 하는 곡선 기판을 갖는 LED 칩.
  3. 제 1 항에 있어서,
    상기 휨 변형부(180)는 곡률이 2.0m-1 이상 20m-1 이하인 것을 특징으로 하는 곡선 기판을 갖는 LED 칩.
  4. 제 1 항에 있어서,
    상기 휨 변형부(180)는 열팽창계수가 다른 두 종류 이상의 물질로 이루어진 바이메탈인 것을 특징으로 하는 곡선 기판을 갖는 LED 칩.
  5. 제 4 항에 있어서,
    상기 휨 변형부(180)는 임의의 열팽창계수를 갖는 제 1 휨 변형부(181); 및
    상기 제 1 휨 변형부(181)의 열팽창계수보다 작은 열팽창계수를 갖는 제 2 휨 변형부(182)를 포함하는 것을 특징으로 하는 곡선 기판을 갖는 LED 칩.
  6. 제 4 항에 있어서,
    상기 바이메탈은 니켈, 철, 망간, 몰리브덴, 구리, 알루미늄 중 하나 이상을 포함하는 금속인 것을 특징으로 하는 곡선 기판을 갖는 LED 칩.
  7. 제 4 항에 있어서,
    상기 바이메탈은 SiO2, SiN, SiON 중 하나 이상을 포함하는 유전체인 것을 특징으로 하는 곡선 기판을 갖는 LED 칩.
  8. 제 4 항에 있어서,
    상기 바이메탈은 세라믹인 것을 특징으로 하는 곡선 기판을 갖는 LED 칩.
  9. 제 4 항에 있어서,
    상기 바이메탈은 Si, GaN, AlN, GaAs 중 하나 이상을 포함하는 반도체인 것을 특징으로 하는 곡선 기판을 갖는 LED 칩.
  10. 제 1 항에 있어서,
    상기 LED 칩은 상기 기판(140)과 휨 변형부(180) 사이에 설치한 반사층(190)을 더 포함하는 것을 특징으로 하는 곡선 기판을 갖는 LED 칩.
  11. 제 10 항에 있어서,
    상기 반사층(190)은 분산 브라그 반사 소자(Distributed Bragg Reflector, DBR)로 이루어진 것을 특징으로 하는 곡선 기판을 갖는 LED 칩.
  12. 제 10 항에 있어서,
    상기 반사층(190)은 Al, Pt, Ni, Pd, Ti, Au, W, Ag 중 하나 이상을 포함한 반사메탈인 것을 특징으로 하는 곡선 기판을 갖는 LED 칩.
  13. LED 패키지로서,
    기판과, 상기 기판 상에 형성한 n-형 반도체 층과, 상기 n-형 반도체 층 상에 형성한 활성층과, 상기 활성층 상에 형성한 p-형 반도체 층과, 상기 활성층이 형성되지 않은 n-형 반도체 층에 형성한 n-형 전극과, 상기 p-형 반도체 층에 형성한 p-형 전극과, 상기 기판의 하부에 형성되어 상기 기판이 휘어지도록 응력을 발생하는 휨 변형부를 포함한 LED 칩(100);
    상기 LED 칩(100)과 접속된 리드 프레임(210);
    상기 리드 프레임(210)이 설치되고, 상기 LED 칩(100)에서 발광된 빛이 반사되도록 리플렉터를 형성한 패키지 몰드(220);
    상기 LED 칩(100)과 리드 프레임(210)을 연결하는 본딩 와이어(230); 및
    상기 패키지 몰드(220)에 충진되어 상기 LED 칩(100)과 본딩 와이어(230)를 보호하고, 상기 LED 칩(100)의 기판이 휘어진 상태를 유지하도록 고정하는 봉지재(240)를 포함하는 곡선 기판을 갖는 LED 칩을 이용한 LED 패키지.
  14. 제 13 항에 있어서,
    상기 LED 칩(100)은 기판과, 휨 변형부 사이에 반사층을 더 포함하는 것을 특징으로 하는 LED 칩을 이용한 LED 패키지.
  15. 제 13 항 또는 제 14 항에 있어서,
    상기 기판과 휨 변형부는 페이스트(Paste) 또는 에폭시 중 어느 하나를 이용하여 접착하는 것을 특징으로 하는 LED 칩을 이용한 LED 패키지.
  16. 제 13 항 또는 제 14 항에 있어서,
    상기 기판과 휨 변형부는 Au-In, Cn-Sn, Au-Sn, Au-Ge, Au-Si, Al-Ge, Al-Si 중에서 하나 이상으로 구성되는 공정합금(Eutectic alloy)을 이용한 공정(Eutectic) 본딩을 통해 결합하는 것을 특징으로 하는 LED 칩을 이용한 LED 패키지.
  17. 제 13 항 또는 제 14 항에 있어서,
    상기 기판과 휨 변형부는 도금법을 통해 결합하는 것을 특징으로 하는 LED 칩을 이용한 LED 패키지.
  18. 제 13 항 또는 제 14 항에 있어서,
    상기 LED 칩(100)의 응력은 인장 응력이고, 상기 봉지재(140)의 경화를 위한 리플로우 공정에서 발생하는 열에 의해 발생하는 것을 특징으로 하는 곡선 기판을 갖는 LED 칩을 이용한 LED 패키지.
  19. 제 13 항 또는 제 14 항에 있어서,
    상기 LED 칩(100)의 휨 변형부는 바이메탈인 것을 특징으로 하는 곡선 기판을 갖는 LED 칩을 이용한 LED 패키지.
KR1020130000562A 2013-01-03 2013-01-03 곡선 기판을 갖는 ｌｅｄ 칩과 이를 이용한 ｌｅｄ 패키지 KR101439153B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130000562A KR101439153B1 (ko) 2013-01-03 2013-01-03 곡선 기판을 갖는 ｌｅｄ 칩과 이를 이용한 ｌｅｄ 패키지
PCT/KR2014/000023 WO2014107034A1 (ko) 2013-01-03 2014-01-03 곡선 기판을 갖는 ｌｅｄ 칩과 이를 이용한 ｌｅｄ 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130000562A KR101439153B1 (ko) 2013-01-03 2013-01-03 곡선 기판을 갖는 ｌｅｄ 칩과 이를 이용한 ｌｅｄ 패키지

Publications (2)

Publication Number Publication Date
KR20130014692A true KR20130014692A (ko) 2013-02-08
KR101439153B1 KR101439153B1 (ko) 2014-09-12

Family

ID=47894662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130000562A KR101439153B1 (ko) 2013-01-03 2013-01-03 곡선 기판을 갖는 ｌｅｄ 칩과 이를 이용한 ｌｅｄ 패키지

Country Status (2)

Country Link
KR (1) KR101439153B1 (ko)
WO (1) WO2014107034A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576854A (zh) * 2013-10-22 2015-04-29 比亚迪股份有限公司 Led 芯片及其形成方法
WO2015058598A1 (zh) * 2013-10-22 2015-04-30 比亚迪股份有限公司 Led芯片及其形成方法
FR3023978A1 (fr) * 2014-07-18 2016-01-22 Commissariat Energie Atomique Dispositif optoelectronique a diode electroluminescente
KR20200119471A (ko) * 2019-04-10 2020-10-20 주식회사 디아이티 상이한 열팽창 계수를 갖는 상하면을 구비한 다층 세라믹 기판 및 그의 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7150705B2 (ja) * 2017-05-01 2022-10-11 ヌヴォトンテクノロジージャパン株式会社 窒化物系発光装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101030068B1 (ko) * 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
JP2010192671A (ja) * 2009-02-18 2010-09-02 Panasonic Corp トランジスタ及びトランジスタ制御システム
KR101614490B1 (ko) * 2009-11-27 2016-04-21 서울바이오시스 주식회사 발광 다이오드 패키지
US20110177638A1 (en) * 2010-01-15 2011-07-21 Koninklijke Philips Electronics N.V. Semiconductor light emitting device with curvature control layer
KR101562375B1 (ko) * 2011-07-08 2015-10-23 서울바이오시스 주식회사 분포 브래그 반사기를 갖는 발광 다이오드 칩 및 발광 다이오드 패키지

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576854A (zh) * 2013-10-22 2015-04-29 比亚迪股份有限公司 Led 芯片及其形成方法
WO2015058598A1 (zh) * 2013-10-22 2015-04-30 比亚迪股份有限公司 Led芯片及其形成方法
FR3023978A1 (fr) * 2014-07-18 2016-01-22 Commissariat Energie Atomique Dispositif optoelectronique a diode electroluminescente
KR20200119471A (ko) * 2019-04-10 2020-10-20 주식회사 디아이티 상이한 열팽창 계수를 갖는 상하면을 구비한 다층 세라믹 기판 및 그의 제조 방법

Also Published As

Publication number Publication date
KR101439153B1 (ko) 2014-09-12
WO2014107034A1 (ko) 2014-07-10

Similar Documents

Publication Publication Date Title
KR101144351B1 (ko) 웨이퍼 레벨 발광다이오드 패키지 및 그 제조방법
JP5000612B2 (ja) 窒化ガリウム系発光ダイオード素子
US10644194B2 (en) Light-emitting device, light-emitting device package, and light-emitting module
KR101327106B1 (ko) 반도체 발광소자
US7456438B2 (en) Nitride-based semiconductor light emitting diode
KR20110085609A (ko) 발광 소자 및 그 제조방법
KR101439153B1 (ko) 곡선 기판을 갖는 ｌｅｄ 칩과 이를 이용한 ｌｅｄ 패키지
KR102188495B1 (ko) 반도체 발광소자의 제조 방법
JP2008098486A (ja) 発光素子
US9171997B2 (en) Semiconductor light emitting device
US10862015B2 (en) Semiconductor light emitting device package
KR20120039587A (ko) 웨이퍼 레벨 발광다이오드 패키지
KR101138947B1 (ko) 제너 다이오드를 구비하는 발광소자 및 그것을 제조하는방법
US10385266B2 (en) Phosphor composition, light emitting element package comprising same, and lighting system
JP5739118B2 (ja) 発光素子パッケージ及びその製造方法
KR100887072B1 (ko) 반도체 발광소자, 및 이를 이용한 반도체 발광소자 패키지
KR102133904B1 (ko) 발광 다이오드 유전체 거울
KR101333332B1 (ko) 발광 다이오드 및 그 제조 방법
KR100730754B1 (ko) 제너 다이오드를 구비하는 발광소자 및 그것을 제조하는방법
KR20040020240A (ko) 발광다이오드 램프 및 그 제조방법
KR20120063953A (ko) 발광 소자 및 발광 소자 패키지
US20240079521A1 (en) Optoelectronic semiconductor component having a gold layer in the edge region
KR102584022B1 (ko) 발광 소자
KR101076601B1 (ko) 저온 어닐링 처리를 이용한 소자의 성능 향상 방법
KR20090032212A (ko) 플립칩용 질화물계 반도체 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee