KR20130007169A - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR20130007169A
KR20130007169A KR1020110064096A KR20110064096A KR20130007169A KR 20130007169 A KR20130007169 A KR 20130007169A KR 1020110064096 A KR1020110064096 A KR 1020110064096A KR 20110064096 A KR20110064096 A KR 20110064096A KR 20130007169 A KR20130007169 A KR 20130007169A
Authority
KR
South Korea
Prior art keywords
electron blocking
blocking layer
layer
light emitting
emitting device
Prior art date
Application number
KR1020110064096A
Other languages
Korean (ko)
Other versions
KR101823681B1 (en
Inventor
이철규
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110064096A priority Critical patent/KR101823681B1/en
Publication of KR20130007169A publication Critical patent/KR20130007169A/en
Application granted granted Critical
Publication of KR101823681B1 publication Critical patent/KR101823681B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

PURPOSE: A light emitting device is provided to obtain a high output by efficiently blocking an electron leakage and improving hole injection efficiency. CONSTITUTION: An active layer(114) is formed on a first conductive type semiconductor layer(112) and includes a quantum well(114w) and a quantum wall(114b). An electron blocking layer(130) is formed on the active layer. A second conductive semiconductor layer(116) is formed on the electron blocking layer. The electron blocking layer includes a first electron blocking layer with InN, a second electron blocking layer(132) with AlN, and a third electron blocking layer(133) with GaN.

Description

발광소자{LIGHT EMITTING DEVICE}[0001] LIGHT EMITTING DEVICE [0002]

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.Embodiments relate to a light emitting device, a method of manufacturing the light emitting device, a light emitting device package and an illumination system.

발광소자(Light Emitting Device)는 전기에너지를 빛에너지로 변환시키는 소자이다. 예를 들어, LED는 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.A light emitting device is a device that converts electrical energy into light energy. For example, the LED can realize various colors by adjusting the composition ratio of the compound semiconductor.

질화물반도체 박막기반의 발광소자는 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 갖고 있다. 따라서, LCD(Liquid Crystal Display) 표시장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광소자 백라이트, 형광등이나 백열전구를 대체할 수 있는 백색 발광소자 조명장치 및 자동차 헤드라이트 및 신호 등에까지 응용이 확대되고 있다. The nitride semiconductor thin film-based light emitting device has advantages of low power consumption, semi-permanent life, fast response speed, safety, and environmental friendliness compared to conventional light sources such as fluorescent and incandescent lamps. Therefore, a light emitting device backlight that replaces a Cold Cathode Fluorescence Lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display, a white light emitting device lighting device that can replace a fluorescent lamp or an incandescent lamp, and an automobile headlight. And applications have been extended to signals and the like.

질화물반도체 발광소자 응용범위의 확대는 근본적으로 발광소자의 고출력, 고효율화 기술개발을 요구한다.Increasing the application range of nitride semiconductor light emitting device basically requires the development of high power and high efficiency technology of the light emitting device.

한편, 종래기술에 의하면 다중양자우물구조 활성층을 구비하는 질화물반도체 발광소자에서는, 활성층 내의 양자우물층들이 주입된 캐리어들을 균일하게 분산하여 수용하지 못하고, 정공주입층에 인접한 소수의 양자우물층만이 주로 발광에 기여하는 문제점이 있다. 따라서, 주입전류량이 충분히 많을 경우, 활성층 내에 효과적으로 속박되지 않는 잉여의 전자가 발생하게 된다.Meanwhile, according to the related art, in the nitride semiconductor light emitting device having a multi-quantum well structure active layer, the quantum well layers in the active layer do not uniformly disperse the injected carriers, and only a few quantum well layers adjacent to the hole injection layer are mainly used. There is a problem that contributes to light emission. Therefore, when the amount of injection current is large enough, excess electrons are generated which are not effectively bound in the active layer.

이러한 잉여의 전자들은 빛을 발생시키는 데 참여하지 않고 활성층내에서 자체 소멸되거나 혹은 활성층 외부로 누설된다. These excess electrons do not participate in generating light and self-dissipate in the active layer or leak out of the active layer.

활성층 외부로의 누설은 주로 주입 캐리어의 양자벽 오버플로우(quantum barrier overflow of injected carrier)형태로 발생한다.Leakage out of the active layer occurs mainly in the form of a quantum barrier overflow of injected carrier.

또한, 종래의 질화물반도체 발광소자에서 활성층에 주입되는 전자가 핫 캐리어 성질(hot carrier property)을 갖고 있기 때문에 심각한 캐리어 오버플로우(carrier overflow) 문제점을 갖는다.In addition, in the conventional nitride semiconductor light emitting device, electrons injected into the active layer have a hot carrier property and thus have a serious carrier overflow problem.

결국, 주입되는 전류가 증가하게 되면 전자와 정공의 비발광 손실이 증가하게 되어 활성층의 발광효율, 예를 들어 내부양자효율(internal quantum efficiency)이 심각하게 감소하게 된다.As a result, when the injected current is increased, the non-luminescence loss of electrons and holes is increased, so that the luminous efficiency of the active layer, for example, the internal quantum efficiency is seriously reduced.

이에 종래기술에 의하면 P-GaN층과 활성층 사이에 전자차단층(Eglectron blocking layer)을 형성한다. 상기 전자차단층은 활성층의 양자벽보다 에너지 밴드갭이 충분히 커서 N-GaN 층에서 공급된 전자가 활성층을 지나서 발광에 참여하지 않고 P-GaN층로 넘어가는 것을 차단한다.Accordingly, according to the related art, an electron blocking layer is formed between the P-GaN layer and the active layer. The electron blocking layer has a larger energy band gap than the quantum wall of the active layer to block electrons supplied from the N-GaN layer from passing through the active layer to the P-GaN layer without participating in light emission.

한편, 종래기술에 의하면 전자차단층이 P-GaN층으로부터 활성층으로 주입되어야 하는 정공에도 에너지 장벽으로 작용하여 정공의 주입효율을 크게 저하시키는 문제점을 갖는다.On the other hand, according to the prior art, the electron blocking layer acts as an energy barrier to holes to be injected into the active layer from the P-GaN layer, which greatly reduces the hole injection efficiency.

또한, 다른 한편으로 종래기술에서 전자차단층은 활성층으로부터 P-GaN층 방향으로의 전자의 누설을 효과적으로 차단하지 못하게 되는 문제점이 발생하고 있다.On the other hand, in the prior art, there is a problem that the electron blocking layer does not effectively block the leakage of electrons from the active layer toward the P-GaN layer.

실시예는 고출력의 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.Embodiments provide a high output light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and an illumination system.

실시예에 따른 발광소자는 제1 도전형 반도체층; 양자우물과 양자벽을 포함하여 상기 제1 도전형 반도체층 상에 형성된 활성층; 상기 활성층 상에 전자차단층; 상기 전자차단층 상에 제2 도전형 반도체층;을 포함하며, 상기 전자차단층은, 상기 활성층 상에 InN를 포함하는 제1 전자차단층; 상기 제1 전자차단층 상에 AlN를 포함하는 제2 전자차단층; 및 상기 제2 전자차단층 상에 GaN를 포함하는 제3 전자차단층;을 포함할 수 있다.The light emitting device according to the embodiment includes a first conductivity type semiconductor layer; An active layer formed on the first conductivity type semiconductor layer including a quantum well and a quantum wall; An electron blocking layer on the active layer; A second conductive semiconductor layer on the electron blocking layer, wherein the electron blocking layer comprises: a first electron blocking layer including InN on the active layer; A second electron blocking layer including AlN on the first electron blocking layer; And a third electron blocking layer including GaN on the second electron blocking layer.

또한, 실시예에 따른 발광소자는 제1 도전형 반도체층; 양자우물과 양자벽을 포함하여 상기 제1 도전형 반도체층 상에 형성된 활성층; 상기 활성층 상에 전자차단층; 상기 전자차단층 상에 제2 도전형 반도체층;을 포함하며, 상기 전자차단층은, 상기 활성층 상에 InN 전자차단층; 상기 InN 전자차단층 상에 적어도 하나 이상의 AlN 전자차단층; 및 상기 AlN 전자차단층 상에 적어도 하나 이상의 GaN 전자차단층;을 포함할 수 있다.In addition, the light emitting device according to the embodiment includes a first conductivity type semiconductor layer; An active layer formed on the first conductivity type semiconductor layer including a quantum well and a quantum wall; An electron blocking layer on the active layer; A second conductive semiconductor layer on the electron blocking layer, wherein the electron blocking layer comprises: an InN electron blocking layer on the active layer; At least one AlN electron blocking layer on the InN electron blocking layer; And at least one GaN electron blocking layer on the AlN electron blocking layer.

실시예에 따른 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 의하면, 정공주입효율이 우수하도록 하면서 전자의 누설을 효과적으로 차단하여 고출력의 발광소자를 구현할 수 있다.According to the light emitting device, the manufacturing method of the light emitting device, the light emitting device package and the illumination system according to the embodiment, it is possible to implement a high output light emitting device by effectively blocking the leakage of electrons while improving the hole injection efficiency.

도 1은 실시예에 따른 발광소자의 에너지 밴드갭 개략도.
도 2는 실시예에 따른 발광소자의 전자차단층의 개념도.
도 3은 실시예에 따른 발광소자의 전자차단층 형성을 위한 타이밍 다이어 그램 예시도.
도 4는 실시예에 따른 발광소자의 단면도.
도 5는 실시예에 따른 발광소자 패키지의 단면도.
도 6은 실시예에 따른 조명 유닛의 사시도.
도 7은 실시예에 따른 백라이트 유닛의 사시도.
1 is a schematic diagram of an energy band gap of a light emitting device according to an embodiment;
2 is a conceptual diagram of an electron blocking layer of a light emitting device according to an embodiment;
3 is an exemplary timing diagram for forming an electron blocking layer of a light emitting device according to an embodiment.
4 is a sectional view of a light emitting device according to the embodiment;
5 is a cross-sectional view of a light emitting device package according to an embodiment.
6 is a perspective view of a lighting unit according to the embodiment;
7 is a perspective view of a backlight unit according to an embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), area, pattern or structure may be referred to as being "on" or "under" the substrate, each layer Quot; on "and" under "are intended to include both" directly "or" indirectly " do. Also, the criteria for top, bottom, or bottom of each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. In addition, the size of each component does not necessarily reflect the actual size.

(실시예)(Example)

도 1은 실시예에 따른 발광소자의 에너지 밴드갭의 개략도이며, 도 2는 실시예에 따른 발광소자의 전자차단층의 개념도이다.1 is a schematic diagram of an energy band gap of a light emitting device according to an embodiment, and FIG. 2 is a conceptual diagram of an electron blocking layer of a light emitting device according to an embodiment.

실시예에 따른 발광소자(100)(도 4 참조)는 제1 도전형 반도체층(112)과, 양자우물(114w)과 양자벽(114b)을 포함하여 상기 제1 도전형 반도체층(112) 상에 형성된 활성층(114)과, 상기 활성층(114) 상에 형성된 전자차단층(130) 및 상기 전자차단층(130) 상에 형성된 제2 도전형 반도체층(116)을 포함한다.The light emitting device 100 according to the embodiment (refer to FIG. 4) includes a first conductive semiconductor layer 112, a quantum well 114w and a quantum wall 114b. And an active layer 114 formed on the active layer 114, an electron blocking layer 130 formed on the active layer 114, and a second conductivity-type semiconductor layer 116 formed on the electron blocking layer 130.

실시예에서, 상기 전자차단층(130)은 상기 활성층(114) 상에 형성된 InN 전자차단층과, 상기 InN 전자차단층 상에 형성된 적어도 하나 이상의 AlN 전자차단층 및 상기 AlN 전자차단층 상에 형성된 적어도 하나 이상의 GaN 전자차단층을 포함할 수 있다.In an embodiment, the electron blocking layer 130 is formed on the InN electron blocking layer formed on the active layer 114, at least one AlN electron blocking layer formed on the InN electron blocking layer and the AlN electron blocking layer. At least one GaN electron blocking layer may be included.

예를 들어, 상기 전자차단층(130)은 상기 활성층(114) 상에 형성된 InN를 포함하는 제1 전자차단층(131)과, 상기 제1 전자차단층(131) 상에 형성된 AlN를 포함하는 제2 전자차단층(132) 및 상기 제2 전자차단층(132) 상에 형성된 GaN를 포함하는 제3 전자차단층(133)을 포함할 수 있다.For example, the electron blocking layer 130 includes a first electron blocking layer 131 including InN formed on the active layer 114 and AlN formed on the first electron blocking layer 131. A second electron blocking layer 132 and a third electron blocking layer 133 including GaN formed on the second electron blocking layer 132 may be included.

실시예에 의하면 활성층(114) 상에 양자우물의 에너지 밴드갭(Egw) 이하의 제1 에너지 밴드갭(Eg1)을 가지는 제1 전자차단층(131)을 형성하여 에너지 준위를 낮춤으로써 전자의 오버플로우를 방지하고, 이후 형성되는 제2 전자차단층(132)과의 상대적인 에너지 장벽을 크게 함으로써 전자의 오버플로우를 방지하여 전자의 누설을 효과적으로 차단할 수 있다.According to the exemplary embodiment, the first electron blocking layer 131 having the first energy bandgap Eg1 below the energy bandgap Egw of the quantum well is formed on the active layer 114 to lower the energy level, thereby overloading electrons. By preventing the flow and increasing the relative energy barrier with the second electron blocking layer 132 to be formed later, the overflow of the electrons can be prevented to effectively prevent the leakage of electrons.

예를 들어, 상기 제1 전자차단층(131)은 InN를 포함할 수 있고, 상기 InN가 활성층(114) 상에 형성됨에 따라 에너지 준위를 낮춤으로써 전자의 오버플로우를 방지하고, 이후 형성되는 전자차단층과의 상대적인 에너지 장벽을 크게 함으로써 전자의 오버플로우를 방지하여 전자의 누설을 효과적으로 차단할 수 있다.For example, the first electron blocking layer 131 may include InN, and as the InN is formed on the active layer 114, the energy level is lowered to prevent the electrons from overflowing and the electrons formed thereafter. By increasing the relative energy barrier with the blocking layer, the electrons can be prevented from overflowing, which effectively blocks the leakage of electrons.

또한, 실시예에 의하면 상기 제1 전자차단층(131) 상에 양자벽의 에너지 밴드갭(Egb) 이상의 제2 에너지 밴드갭(Eg2)을 가지는 제2 전자차단층(132)을 형성하여 전자의 누설을 차단할 수 있다.In addition, according to the embodiment, the second electron blocking layer 132 having a second energy band gap Eg2 or more than the energy band gap Egb of the quantum wall is formed on the first electron blocking layer 131 to form an electron. Leakage can be shut off.

예를 들어, 상기 제2 전자차단층(132)은 AlN를 포함하여, 양자벽의 에너지 밴드갭(Egb) 이상의 제2 에너지 밴드갭(Eg2)을 가지는 제2 전자차단층(132)을 형성하여 전자의 누설을 차단할 수 있다. 상기 제2 전자차단층(132)은 AlN를 포함하는 경우 종래 AlGaN을 채용하는 전자차단층에 비해 에너지 장벽이 증가하여 전자의 오버플로우를 더 효과적으로 차단할 수 있다.For example, the second electron blocking layer 132 includes AlN to form a second electron blocking layer 132 having a second energy bandgap Eg2 greater than or equal to the energy bandgap Egb of the quantum wall. The leakage of electrons can be blocked. When the second electron blocking layer 132 includes AlN, an energy barrier is increased compared to the electron blocking layer employing AlGaN, thereby more effectively blocking the overflow of electrons.

또한, 실시예는 상기 제2 전자차단층(132) 상에 GaN를 포함하는 제3 전자차단층(133)을 형성할 수 있고, 상기 제3 전자차단층(133)은 P형으로 도핑된 p-GaN를 포함할 수 있다. 상기 제3 전자차단층(133)은 상기 제2 에너지 밴드갭(Eg2) 이하이며, 상기 양자벽의 에너지 밴드갭(Egb) 이상의 제3 에너지 밴드갭(Eg3)을 가질 수 있다.In addition, the embodiment may form a third electron blocking layer 133 including GaN on the second electron blocking layer 132, the third electron blocking layer 133 is p-doped p May include -GaN. The third electron blocking layer 133 may be less than or equal to the second energy band gap Eg2 and may have a third energy band gap Eg3 greater than or equal to the energy band gap Egb of the quantum wall.

예를 들어, 상기 제3 전자차단층(133)은 Mg이 약 1018~1020/cm3 농도 범위로 이온주입되어 오버플로우되는 전자를 효율적으로 차단하고, 홀의 주입효율을 증대시킬 수 있다.For example, the third electron blocking layer 133 may efficiently block electrons that overflow due to ion implantation in a concentration range of about 10 18 to 10 20 / cm 3 and increase the injection efficiency of the hole.

이에 따라 상기 제3 전자차단층(133)은 전자의 누설을 차단함과 아울러 정공주입층으로부터 활성층으로의 정공의 주입을 효율적으로 할 수 있다.Accordingly, the third electron blocking layer 133 may block the leakage of electrons and efficiently inject holes from the hole injection layer into the active layer.

실시예에 의하면, 상기 전자차단층(130)은 InN/AlN/p-GaN을 포함할 수 있고, AlN/p-GaN는 복수의 주기로 형성될 수 있다. 실시예에서 AlN/p-GaN의 형성공정에 대해서는 후술하기로 한다.In example embodiments, the electron blocking layer 130 may include InN / AlN / p-GaN, and AlN / p-GaN may be formed in a plurality of cycles. The formation process of AlN / p-GaN in the embodiment will be described later.

실시예에 의하면 InN/AlN/p-GaN를 이용하여 InN층으로 낮은 에너지로 만들어주고 AlN층을 통해 전자의 오버플로우를 차단하고, p-GaN층을 통해 활성층에 홀을 주입하여 활성층에서 재결합(recombination)을 촉진하는 역할을 하여 광효율을 높이는데 기여할 수 있다.According to the embodiment, InN / AlN / p-GaN is used to make low energy into the InN layer, block electron overflow through the AlN layer, and inject holes into the active layer through the p-GaN layer to recombine the active layer ( It can promote the recombination and contribute to increase the light efficiency.

이에 따라 실시예에 따른 발광소자에 의하면, 정공주입효율이 우수하면서 동시에 전자의 누설을 효과적으로 차단할 수 있다.Accordingly, according to the light emitting device according to the embodiment, the hole injection efficiency is excellent and at the same time it can effectively block the leakage of electrons.

또한, 실시예는 상기 제3 전자차단층(133) 상에 AlN를 포함하는 제4 전자차단층(134)을 형성할 수 있고, 상기 제4 전자차단층(134) 상에 p-GaN를 포함하는 제5 전자차단층(135)을 형성할 수 있다.In addition, the embodiment may form a fourth electron blocking layer 134 including AlN on the third electron blocking layer 133, and include p-GaN on the fourth electron blocking layer 134. The fifth electron blocking layer 135 may be formed.

실시예에서 상기 제4 전자차단층(134)의 AlN는 상기 제2 전자차단층(132)의 AlN 보다 얇을 수 있으며, 상기 제5 전자차단층(135)의 p-GaN는 상기 제3 전자차단층(133)의 p-GaN 보다 두꺼울 수 있다.In an embodiment, AlN of the fourth electron blocking layer 134 may be thinner than AlN of the second electron blocking layer 132, and p-GaN of the fifth electron blocking layer 135 is the third electron blocking layer. It may be thicker than the p-GaN of layer 133.

이에 따라 실시예에 의하면 활성층으로부터 오버플로우되는 전자에 대해서는 상대적으로 두꺼운 AlN층인 제2 전자차단층(132)에서 에너지 장벽의 기능을 하며, 정공주입층으로부터 주입되는 홀에 대해서는 상대적으로 두꺼운 p-GaN층인 제5 전자차단층(135)에서 홀의 주입을 도울 수 있다.Accordingly, according to the embodiment, the second electron blocking layer 132, which is a relatively thick AlN layer for electrons overflowing from the active layer, functions as an energy barrier, and the p-GaN is relatively thick for holes injected from the hole injection layer. The hole may be injected in the fifth electron blocking layer 135, which is a layer.

즉, 실시예에 의하면 활성층에 인접한 AlN의 전자차단층의 두께는 정공주입층인 제2 도전형 반도체층(116)에 인접한 AlN의 전자차단층에 비해 두꺼울 수 있다.That is, according to the embodiment, the thickness of the electron blocking layer of AlN adjacent to the active layer may be thicker than the electron blocking layer of AlN adjacent to the second conductive semiconductor layer 116 which is a hole injection layer.

또한, 실시예에 의하면 정공주입층인 제2 도전형 반도체층(116)에 인접한 p-GaN 전자차단층의 두께는 활성층(114)에 인접한 p-GaN 전자차단층에 비해 두꺼울 수 있다.In addition, according to the embodiment, the thickness of the p-GaN electron blocking layer adjacent to the second conductive semiconductor layer 116 as the hole injection layer may be thicker than that of the p-GaN electron blocking layer adjacent to the active layer 114.

이에 따라 활성층(114)에 인접한 AlN 전차차단층은 활성층으로부터 오버플로우되는 전자를 효율적으로 차단할 수 있고, 제2 도전형 반도체층(116)에 인접한 p-GaN 전자차단층은 정공주입층인 제2 도전형 반도체층(116)으로부터 주입되는 홀을 효율적으로 활성층에 주입해줄 수 있다.Accordingly, the AlN barrier layer adjacent to the active layer 114 can effectively block electrons overflowing from the active layer, and the p-GaN electron barrier layer adjacent to the second conductive semiconductor layer 116 is a hole injection layer. The hole injected from the conductive semiconductor layer 116 may be efficiently injected into the active layer.

또한, 실시예는 상기 제5 전자차단층(135) 상에 AlN를 포함하는 제6 전자차단층(136)을 형성할 수 있고, 상기 제6 전자차단층(136) 상에 p-GaN를 포함하는 제7 전자차단층(137)을 형성할 수 있다.In addition, the embodiment may form a sixth electron blocking layer 136 including AlN on the fifth electron blocking layer 135, and include p-GaN on the sixth electron blocking layer 136. The seventh electron blocking layer 137 may be formed.

실시예에서 상기 제6 전자차단층(136)의 AlN는 상기 제4 전자차단층(134)의 AlN 보다 얇을 수 있으며, 상기 제7 전자차단층(137)의 p-GaN는 상기 제5 전자차단층(135)의 p-GaN 보다 두꺼울 수 있다.In an embodiment, AlN of the sixth electron blocking layer 136 may be thinner than AlN of the fourth electron blocking layer 134, and p-GaN of the seventh electron blocking layer 137 may be the fifth electron blocking layer. It may be thicker than the p-GaN of layer 135.

이에 따라 활성층(114)에 인접한 AlN 전차차단층은 활성층으로부터 오버플로우되는 전자를 효율적으로 차단할 수 있고, 제2 도전형 반도체층(116)에 인접한 p-GaN 전자차단층은 정공주입층인 제2 도전형 반도체층(116)으로부터 주입되는 홀을 효율적으로 활성층에 주입해줄 수 있다.Accordingly, the AlN barrier layer adjacent to the active layer 114 can effectively block electrons overflowing from the active layer, and the p-GaN electron barrier layer adjacent to the second conductive semiconductor layer 116 is a hole injection layer. The hole injected from the conductive semiconductor layer 116 may be efficiently injected into the active layer.

실시예에 따른 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 의하면, 정공주입효율이 우수하면서 동시에 전자의 누설을 효과적으로 차단할 수 있다.According to the light emitting device, the method of manufacturing the light emitting device, the light emitting device package, and the lighting system according to the embodiment, the hole injection efficiency is excellent and at the same time it is possible to effectively block the leakage of electrons.

도 3은 실시예에 따른 발광소자의 전자차단층 형성을 위한 타이밍 다이어그램 예시도이다.3 is an exemplary timing diagram for forming an electron blocking layer of a light emitting device according to an embodiment.

우선, 활성층(114) 상에 InN를 포함하는 제1 전자차단층(131)을 형성하는 단계를 진행한다.First, a step of forming a first electron blocking layer 131 including InN on the active layer 114 is performed.

예를 들어, T1의 시간동안 In 소스와 N 소스를 주입하여 InN 제1 전자차단층(131)을 형성할 수 있다. 예를 들어, In 소스는 트리메틸 인듐 가스(TMIn)일 수 있고, N 소스는 암모니아 가스(NH3) 또는 디메틸히드라진 (DMHy) 일 수 있으나 이에 한정되는 것은 아니다.For example, the InN first electron blocking layer 131 may be formed by injecting the In source and the N source during the time period T1. For example, the In source may be trimethyl indium gas (TMIn), and the N source may be ammonia gas (NH 3 ) or dimethylhydrazine (DMHy), but is not limited thereto.

다음으로, 상기 제1 전자차단층(131) 상에 AlN를 포함하는 제2 전자차단층(132)을 형성한다.Next, a second electron blocking layer 132 including AlN is formed on the first electron blocking layer 131.

실시예에서 AlN를 포함하는 제2 전자차단층(132)을 형성하는 단계에 있어서, AlN층의 결정성을 높이기 위해 AlN층 성장시 N 소스와 Al 소스를 교대로 on, off 하는 방식인 펄스모드(pulse mode)로 구현할 수 있다.In the forming of the second electron blocking layer 132 including AlN in an embodiment, in order to increase the crystallinity of the AlN layer, the pulse mode is a method of alternately turning on and off the N source and the Al source during the growth of the AlN layer. It can be implemented in (pulse mode).

예를 들어, T2 시간 동안 In 소스와 N 소스를 주입을 중단한 한 후, T3 시간 동안 Al 소스만을 공급하고, T4 시간 동안은 N 소스만을 공급하여 고품질의 AlN층을 형성할 수 있다. 상기 Al 소스는 트리메틸알루미늄(trimethyl aluminum; TMAl)을 사용할 수 있고, N 소스는 암모니아 가스(NH3) 또는 디메틸히드라진 (DMHy) 일 수 있으나 이에 한정되는 것은 아니다.For example, after stopping the injection of the In source and the N source for T2 time, only the Al source is supplied for the T3 time, and only the N source for the T4 time can be formed to form a high quality AlN layer. The Al source may use trimethyl aluminum (TMAl), and the N source may be ammonia gas (NH 3 ) or dimethylhydrazine (DMHy), but is not limited thereto.

다음으로, 상기 제2 전자차단층(132) 상에 GaN를 포함하는 제3 전자차단층(133)을 형성한다. 상기 제3 전자차단층(133)은 P형으로 도핑된 p-GaN를 포함할 수 있다.Next, a third electron blocking layer 133 including GaN is formed on the second electron blocking layer 132. The third electron blocking layer 133 may include p-GaN doped with a P-type.

예를 들어, T5 시간동안 Al 소스 및 N 소스를 중단하고, T6 시간동안 N 소스, Ga 소스 및 P형 도펀트를 공급하여 p-GaN층을 형성할 수 있다. Ga 소스는 트리메틸갈륨(TMGa) 또는 트리에틸갈륨(TEGa)을 사용할 수 있으나 이에 한정되는 것은 아니다. P형 도펀트는 Mg 또는 Zn일 수 있고, 도펀트가 Mg인 경우 Cp2Mg 가스를 사용할 수 있고, 도펀트가 Zn인경우 DMZn을 사용할 수 있으나 이에 한정되는 것은 아니다.For example, an Al source and an N source may be stopped for a T5 time, and an N source, a Ga source, and a P-type dopant may be supplied for a T6 time to form a p-GaN layer. The Ga source may be trimethylgallium (TMGa) or triethylgallium (TEGa), but is not limited thereto. The P-type dopant may be Mg or Zn, when the dopant is Mg, Cp2Mg gas may be used, and when the dopant is Zn, DMZn may be used, but is not limited thereto.

이에 따라 상기 전자차단층(130)은 InN/AlN/p-GaN을 포함할 수 있고, AlN/p-GaN는 복수의 주기로 형성될 수 있다. Accordingly, the electron blocking layer 130 may include InN / AlN / p-GaN, and AlN / p-GaN may be formed in a plurality of cycles.

예를 들어, 제3 전자차단층(133) 형성 공정 후 제4 전자차단층(134), 제5 전자차단층(135), 제6 전자차단층(136) 및 제7 전자차단층(137)이 순차적으로 형성될 수 있다.For example, after the process of forming the third electron blocking layer 133, the fourth electron blocking layer 134, the fifth electron blocking layer 135, the sixth electron blocking layer 136, and the seventh electron blocking layer 137. This can be formed sequentially.

예를 들어, 상기 제3 전자차단층(133) 상에 AlN를 포함하는 제4 전자차단층(134)을 형성한다.For example, a fourth electron blocking layer 134 including AlN is formed on the third electron blocking layer 133.

예를 들어, T7 시간 동안 Ga 소스, N 소스 및 P형 도펀트 주입을 중단한 한 후, T8 시간 동안 Al 소스만을 공급하고, T9 시간 동안은 N 소스만을 공급하여 고품질의 AlN층을 형성할 수 있다. For example, after stopping the Ga source, the N source and the P-type dopant implantation for T7 hours, only the Al source is supplied for T8 hours and only the N source for T9 hours to form a high quality AlN layer. .

이때, AlN의 제4 전자차단층(134)은 상기 AlN의 제2 전자차단층(132) 보다 얇게 형성될 수 있다. 이에 따라, 제4 전자차단층(134)을 형성하기 위한 시간(T7 및 T8)은 제2 전자차단층(132)을 형성하기 위한 시간(T3 및 T4)보다 짧을 수 있다.In this case, the fourth electron blocking layer 134 of AlN may be thinner than the second electron blocking layer 132 of AlN. Accordingly, the times T7 and T8 for forming the fourth electron blocking layer 134 may be shorter than the times T3 and T4 for forming the second electron blocking layer 132.

다음으로, 상기 제4 전자차단층(134) 상에 GaN를 포함하는 제5 전자차단층(135)을 형성한다. 상기 제5 전자차단층(135)은 P형으로 도핑된 p-GaN를 포함할 수 있다.Next, a fifth electron blocking layer 135 including GaN is formed on the fourth electron blocking layer 134. The fifth electron blocking layer 135 may include p-GaN doped with a P-type.

예를 들어, T10 시간동안 Al 소스 및 N 소스를 중단하고, T11 시간동안 N 소스, Ga 소스 및 P형 도펀트를 공급하여 p-GaN층을 형성할 수 있다. For example, the Al source and the N source may be stopped for T10 time, and the N source, Ga source, and P type dopant may be supplied for the T11 time to form a p-GaN layer.

이때, p-GaN의 제5 전자차단층(135)은 상기 p-GaN의 제3 전자차단층(133)보다 두껍게 형성될 수 있다. 이에 따라, 제5 전자차단층(135)을 형성하기 위한 시간(T11)은 제3 전자차단층(133)을 형성하기 위한 시간(T6)보다 길 수 있다.In this case, the fifth electron blocking layer 135 of p-GaN may be thicker than the third electron blocking layer 133 of p-GaN. Accordingly, the time T11 for forming the fifth electron blocking layer 135 may be longer than the time T6 for forming the third electron blocking layer 133.

이후, 상기 제5 전자차단층(135) 상에 AlN를 포함하는 제6 전자차단층(136)을 펄스모드로 형성하고, 상기 제6 전자차단층(136) 상에 p-GaN 제7 전자차단층(137)을 형성할 수 있다. Thereafter, a sixth electron blocking layer 136 including AlN is formed on the fifth electron blocking layer 135 in a pulse mode, and the p-GaN seventh electron blocking layer is formed on the sixth electron blocking layer 136. Layer 137 may be formed.

상기 AlN의 제6 전자차단층(136)은 상기 AlN의 제4 전자차단층(134)보다 얇게 형성될 수 있고, 상기 p-GaN의 제7 전자차단층(137)은 상기 p-GaN의 제5 전자차단층(135)보다 두껍게 형성될 수 있다.The sixth electron blocking layer 136 of AlN may be thinner than the fourth electron blocking layer 134 of AlN, and the seventh electron blocking layer 137 of p-GaN may be formed of the p-GaN material. 5 may be thicker than the electron blocking layer 135.

실시예에 의하면 활성층(114)에 인접한 AlN 전차차단층은 활성층으로부터 오버플로우되는 전자를 효율적으로 차단할 수 있고, 제2 도전형 반도체층(116)에 인접한 p-GaN 전자차단층은 정공주입층인 제2 도전형 반도체층(116)으로부터 주입되는 홀을 효율적으로 활성층에 주입해줄 수 있다.According to the embodiment, the AlN barrier layer adjacent to the active layer 114 can effectively block electrons overflowing from the active layer, and the p-GaN electron barrier layer adjacent to the second conductive semiconductor layer 116 is a hole injection layer. The hole injected from the second conductive semiconductor layer 116 may be efficiently injected into the active layer.

실시예에 따른 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 의하면, 정공주입효율이 우수하면서 동시에 전자의 누설을 효과적으로 차단할 수 있다.According to the light emitting device, the method of manufacturing the light emitting device, the light emitting device package, and the lighting system according to the embodiment, the hole injection efficiency is excellent and at the same time it is possible to effectively block the leakage of electrons.

이하, 도 4는 실시예에 따른 발광소자(100)에 대해 개략적으로 구조를 설명한다.4 illustrates a structure of a light emitting device 100 according to an embodiment.

실시예는 수직형 발광소자를 중심으로 설명하고 있으나 이는 예시에 불과한 것으로서, 수평형 발광소자, 플립칩형 발광소자, 비아홀을 포함하는 하이브리드형 발광소자 등에도 적용될 수 있다.The embodiment has been described based on a vertical light emitting device, but this is only an example, and may be applied to a horizontal light emitting device, a flip chip light emitting device, a hybrid light emitting device including a via hole, and the like.

실시예에 따른 발광소자는 제1 도전형 반도체층(112), 활성층(114), 제2 도전형 반도체층(116)을 포함하는 발광구조물(110)과, 상기 발광구조물(110) 상면 일부에 형성된 패시베이션층(140), 발광구조물(110) 상에 형성된 제1 전극(150)을 포함할 수 있다.The light emitting device according to the embodiment includes a light emitting structure 110 including a first conductive semiconductor layer 112, an active layer 114, and a second conductive semiconductor layer 116, and a portion of an upper surface of the light emitting structure 110. The passivation layer 140 may include the first electrode 150 formed on the light emitting structure 110.

실시예는 상기 활성층(114)과 상기 제2 도전형 반도체층(116) 사이에 전자차단층(130)을 포함할 수 있다.An embodiment may include an electron blocking layer 130 between the active layer 114 and the second conductive semiconductor layer 116.

예를 들어, 상기 전자차단층(130)은 상기 활성층(114) 상에 형성된 InN를 포함하는 제1 전자차단층(131)과, 상기 제1 전자차단층(131) 상에 형성된 AlN를 포함하는 제2 전자차단층(132) 및 상기 제2 전자차단층(132) 상에 형성된 GaN를 포함하는 제3 전자차단층(133)을 포함할 수 있다.For example, the electron blocking layer 130 includes a first electron blocking layer 131 including InN formed on the active layer 114 and AlN formed on the first electron blocking layer 131. A second electron blocking layer 132 and a third electron blocking layer 133 including GaN formed on the second electron blocking layer 132 may be included.

실시예에 의하면 활성층(114) 상에 양자우물의 에너지 밴드갭(Egw) 이하의 제1 에너지 밴드갭(Eg1)을 가지는 제1 전자차단층(131)을 형성하여 에너지 준위를 낮춤으로써 전자의 오버플로우를 방지하고, 이후 형성되는 제2 전자차단층(132)과의 상대적인 에너지 장벽을 크게 함으로써 전자의 오버플로우를 방지하여 전자의 누설을 효과적으로 차단할 수 있다.According to the exemplary embodiment, the first electron blocking layer 131 having the first energy bandgap Eg1 below the energy bandgap Egw of the quantum well is formed on the active layer 114 to lower the energy level, thereby overloading electrons. By preventing the flow and increasing the relative energy barrier with the second electron blocking layer 132 to be formed later, the overflow of the electrons can be prevented to effectively prevent the leakage of electrons.

또한, 실시예에 의하면 활성층(114)에 인접한 AlN의 전자차단층의 두께는 정공주입층인 제2 도전형 반도체층(116)에 인접한 AlN의 전자차단층에 비해 두꺼울 수 있으며, 정공주입층인 제2 도전형 반도체층(116)에 인접한 p-GaN 전자차단층의 두께는 활성층(114)에 인접한 p-GaN 전자차단층에 비해 두꺼울 수 있다.In addition, according to the embodiment, the thickness of the electron blocking layer of AlN adjacent to the active layer 114 may be thicker than that of the AlN electron blocking layer adjacent to the second conductive semiconductor layer 116, which is a hole injection layer. The thickness of the p-GaN electron blocking layer adjacent to the second conductive semiconductor layer 116 may be thicker than that of the p-GaN electron blocking layer adjacent to the active layer 114.

이에 따라 실시예에 의하면 활성층(114)에 인접한 AlN 전차차단층은 활성층으로부터 오버플로우되는 전자를 효율적으로 차단할 수 있고, 제2 도전형 반도체층(116)에 인접한 p-GaN 전자차단층은 정공주입층인 제2 도전형 반도체층(116)으로부터 주입되는 홀을 효율적으로 활성층에 주입해줄 수 있다.Accordingly, in some embodiments, the AlN barrier layer adjacent to the active layer 114 can effectively block electrons overflowing from the active layer, and the p-GaN electron barrier layer adjacent to the second conductive semiconductor layer 116 can be hole injected. The hole injected from the second conductive semiconductor layer 116, which is a layer, may be efficiently injected into the active layer.

실시예에서, 상기 제1 도전형 반도체층(112)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 예를 들어, 제1 도전형 반도체층(112)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.In an embodiment, the composition formula of the first conductive semiconductor layer 112 may be In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) It may include a semiconductor material having. For example, the first conductive semiconductor layer 112 may be formed of any one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP. Can be.

상기 활성층(114)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.The active layer 114 may be formed of at least one of a single quantum well structure, a multi quantum well structure (MQW), a quantum-wire structure, or a quantum dot structure.

상기 활성층(114)의 우물층(114w)/장벽층(114b)은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.The well layer 114w / barrier layer 114b of the active layer 114 may be any one of InGaN / GaN, InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, GaAs (InGaAs) / AlGaAs, GaP (InGaP) / AlGaP. The pair structure may be formed, but is not limited thereto. The well layer may be formed of a material having a band gap lower than the band gap of the barrier layer.

상기 제2 도전형 반도체층(116)은 제2 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체, 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(116)은 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. The second conductivity-type semiconductor layer 116 is a compound semiconductor of a Group III-V group element doped with a second conductivity type dopant, for example, In x Al y Ga 1 -x- y N (0 x 1, 0 It may include a semiconductor material having a composition formula of ≤ y ≤ 1, 0 ≤ x + y ≤ 1). The second conductive semiconductor layer 116 may be selected from, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, or the like.

실시예에서 상기 제1 도전형 반도체층(112)은 N형 반도체층, 상기 제2 도전형 반도체층(116)은 P형 반도체층으로 구현할 수 있으나 이에 한정되지 않는다. 또한 상기 제2 도전형 반도체층(116) 위에는 상기 제2 도전형과 반대의 극성을 갖는 갖는 반도체 예컨대, 제2 도전형 반도체층(116)이 P형 반도체층인 경우, N형 반도체층(미도시)을 더 형성할 수 있다. 이에 따라 발광구조물(110)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다.In an exemplary embodiment, the first conductive semiconductor layer 112 may be an N-type semiconductor layer, and the second conductive semiconductor layer 116 may be a P-type semiconductor layer, but is not limited thereto. In addition, an N-type semiconductor layer (not shown) is formed on the second conductive semiconductor layer 116 when a semiconductor having a polarity opposite to that of the second conductive type, for example, the second conductive semiconductor layer 116 is a P-type semiconductor layer. C) can be further formed. Accordingly, the light emitting structure 110 may be implemented as any one of an N-P junction structure, a P-N junction structure, an N-P-N junction structure, and a P-N-P junction structure.

상기 발광구조물(110) 상면에는 요철(R)이 형성되어 광추출 효율을 높일 수 있다.Concave-convex (R) is formed on the upper surface of the light emitting structure 110 to increase the light extraction efficiency.

상기 발광구조물(110) 하측에는 제2 전극층(120)이 형성되며, 상기 제2 전극층(120)은 오믹층(122), 반사층(124), 결합층(125), 지지기판(126) 등을 포함할 수 있다.A second electrode layer 120 is formed below the light emitting structure 110, and the second electrode layer 120 includes an ohmic layer 122, a reflective layer 124, a bonding layer 125, and a support substrate 126. It may include.

예를 들어, 상기 오믹층(122)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.For example, the ohmic layer 122 may include indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), and IGTO. (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON (IZO Nitride), AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, and Ni / IrOx / Au / ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt At least one of Au, Hf, and the like may be formed, and the material is not limited thereto.

또한, 상기 반사층(124)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 반사층(124)은 상기 금속 또는 합금과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 예를 들어, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다.In addition, the reflective layer 124 may be formed of a metal or an alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, and Hf. In addition, the reflective layer 124 may be formed in a multilayer using a light transmitting conductive material such as IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, and the like, for example, IZO / Ni, AZO. / Ag, IZO / Ag / Ni, AZO / Ag / Ni and the like can be laminated.

또한, 상기 결합층(125)은 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다.In addition, the bonding layer 125 may include at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, or Ta.

또한, 상기 전도성 지지기판(126)는 구리(Cu), 구리합금(Cu Alloy), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예를 들어, Si, Ge, GaAs, GaN, ZnO, SiGe, SiC 등) 중 적어도 하나를 포함할 수 있다.In addition, the conductive support substrate 126 may include copper (Cu), copper alloy (Cu Alloy), gold (Au), nickel (Ni), molybdenum (Mo), copper-tungsten (Cu-W), and a carrier wafer (eg For example, it may include at least one of Si, Ge, GaAs, GaN, ZnO, SiGe, SiC and the like.

상기 발광구조물(110)의 하측 외곽에는 보호 부재(190)가 형성될 수 있고, 상기 발광구조물(110)과 상기 오믹층(122) 사이에는 전류 차단층(current blocking layer, CBL)(129)이 형성될 수 있다.A protection member 190 may be formed on the lower outer side of the light emitting structure 110, and a current blocking layer CBL 129 is formed between the light emitting structure 110 and the ohmic layer 122. Can be formed.

상기 보호 부재(190)는 상기 발광구조물(110)과 결합층(125) 사이의 둘레 영역에 형성될 수 있으며, 링 형상, 루프 형상, 사각 프레임 형상 등으로 형성될 수 있다. 상기 보호 부재(190)는 일부분이 상기 발광구조물(110)과 수직 방향에서 중첩될 수 있다.The protection member 190 may be formed in a circumferential region between the light emitting structure 110 and the bonding layer 125, and may be formed in a ring shape, a loop shape, a square frame shape, or the like. A portion of the protection member 190 may overlap the light emitting structure 110 in a vertical direction.

상기 보호 부재(190)는 상기 결합층(125)과 활성층(114) 사이의 측면에서의 거리를 증가시켜 상기 결합층(125)과 활성층(114) 사이의 전기적 단락의 발생 가능성을 줄일 수 있고, 칩 분리 공정에서 전기적 단락이 발생하는 것을 방지할 수 있다.The protection member 190 may reduce the possibility of occurrence of an electrical short between the bonding layer 125 and the active layer 114 by increasing the distance between the side of the bonding layer 125 and the active layer 114, Electrical short circuits can be prevented from occurring during the chip separation process.

상기 보호 부재(140)는 전기 절연성을 가지는 물질이거나, 반사층(124) 또는 결합층(1125)보다 전기 전도성이 낮은 물질, 또는 제2 도전형의 반도체층(116)과 쇼트키 접촉을 형성하는 물질을 이용하여 형성될 수 있다. 예를 들어, 보호 부재(140)는 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, TiO2, Ti, Al 또는 Cr 중 적어도 하나를 포함할 수 있다. The protection member 140 is a material having electrical insulation, a material having lower electrical conductivity than the reflective layer 124 or the bonding layer 1125, or a material forming Schottky contact with the second conductive semiconductor layer 116. It can be formed using. For example, the protective member 140 may include ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO It may include at least one of x , TiO 2 , Ti, Al or Cr.

실시예에 따른 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 의하면, 정공주입효율이 우수하면서 동시에 전자의 누설을 효과적으로 차단하여 고출력의 발광소자를 구현할 수 있다.According to the light emitting device, the method of manufacturing the light emitting device, the light emitting device package, and the lighting system according to the embodiment, it is possible to realize a light emitting device having high hole injection efficiency while effectively blocking electron leakage.

도 5는 실시예들에 따른 발광소자가 설치된 발광소자 패키지(200)를 설명하는 도면이다.5 is a view illustrating a light emitting device package 200 having a light emitting device according to embodiments.

실시예에 따른 발광 소자 패키지는 패키지 몸체부(205)와, 상기 패키지 몸체부(205)에 설치된 제3 전극층(213) 및 제4 전극층(214)과, 상기 패키지 몸체부(205)에 설치되어 상기 제3 전극층(213) 및 제4 전극층(214)과 전기적으로 연결되는 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(240)가 포함된다.The light emitting device package according to the embodiment is provided in the package body portion 205, the third electrode layer 213 and the fourth electrode layer 214 provided on the package body portion 205, and the package body portion 205. The light emitting device 100 is electrically connected to the third electrode layer 213 and the fourth electrode layer 214, and a molding member 240 surrounding the light emitting device 100 is included.

상기 패키지 몸체부(205)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.The package body 205 may include a silicon material, a synthetic resin material, or a metal material, and an inclined surface may be formed around the light emitting device 100.

상기 제3 전극층(213) 및 제4 전극층(214)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제3 전극층(213) 및 제4 전극층(214)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The third electrode layer 213 and the fourth electrode layer 214 are electrically isolated from each other and provide power to the light emitting device 100. The third electrode layer 213 and the fourth electrode layer 214 may function to increase light efficiency by reflecting the light generated from the light emitting device 100, And may serve to discharge heat to the outside.

상기 발광 소자(100)는 수직형 타입의 발광 소자가 적용될 수 있으나 이에 한정되는 것은 아니며, 수평형 발광소자도 적용될 수 있다.The light emitting device 100 may be a vertical type light emitting device, but is not limited thereto. A horizontal type light emitting device may also be applied.

상기 발광 소자(100)는 상기 패키지 몸체부(205) 상에 설치되거나 상기 제3 전극층(213) 또는 제4 전극층(214) 상에 설치될 수 있다.The light emitting device 100 may be installed on the package body 205 or on the third electrode layer 213 or the fourth electrode layer 214.

상기 발광 소자(100)는 상기 제3 전극층(213) 및/또는 제4 전극층(214)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 실시예에서는 상기 발광 소자(100)가 상기 제3 전극층(213)과 와이어(230)를 통해 전기적으로 연결되고 상기 제4 전극층(214)과 직접 접촉하여 전기적으로 연결된 것이 예시되어 있다.The light emitting device 100 may be electrically connected to the third electrode layer 213 and / or the fourth electrode layer 214 by a wire, flip chip, or die bonding method. The light emitting device 100 is electrically connected to the third electrode layer 213 through the wire 230 and is electrically connected to the fourth electrode layer 214 directly.

상기 몰딩부재(240)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(240)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 240 may surround the light emitting device 100 to protect the light emitting device 100. In addition, the molding member 240 may include a phosphor to change the wavelength of the light emitted from the light emitting device 100.

실시예에 따른 발광소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능하거나 조명 유닛으로 기능할 수 있으며, 예를 들어, 조명 시스템은 백라이트 유닛, 조명 유닛, 지시 장치, 램프, 가로등을 포함할 수 있다.A plurality of light emitting device packages according to the embodiment may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, a fluorescent sheet, or the like, which is an optical member, may be disposed on a path of light emitted from the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a backlight unit or function as a lighting unit. For example, the lighting system may include a backlight unit, a lighting unit, a pointing device, a lamp, and a streetlight.

도 6은 실시예에 따른 조명 유닛의 사시도(1100)이다. 다만, 도 6의 조명 유닛(1100)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.6 is a perspective view 1100 of a lighting unit according to an embodiment. However, the lighting unit 1100 of FIG. 6 is an example of a lighting system, but is not limited thereto.

실시예에서 상기 조명 유닛(1100)은 케이스몸체(1110)와, 상기 케이스몸체(1110)에 설치된 발광모듈부(1130)과, 상기 케이스몸체(1110)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1120)를 포함할 수 있다.In the embodiment, the lighting unit 1100 is connected to the case body 1110, the light emitting module unit 1130 installed on the case body 1110, and the case body 1110 and receive power from an external power source. It may include a terminal 1120.

상기 케이스몸체(1110)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.The case body 1110 may be formed of a material having good heat dissipation characteristics. For example, the case body 1110 may be formed of a metal material or a resin material.

상기 발광모듈부(1130)은 기판(1132)과, 상기 기판(1132)에 탑재되는 적어도 하나의 발광소자 패키지(200)를 포함할 수 있다.The light emitting module unit 1130 may include a substrate 1132 and at least one light emitting device package 200 mounted on the substrate 1132.

상기 기판(1132)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다. The substrate 1132 may be a circuit pattern printed on an insulator, and for example, a general printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB, and the like. It may include.

또한, 상기 기판(1132)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.In addition, the substrate 1132 may be formed of a material that reflects light efficiently, or the surface may be formed of a color that reflects light efficiently, for example, white, silver, or the like.

상기 기판(1132) 상에는 상기 적어도 하나의 발광소자 패키지(200)가 탑재될 수 있다. 상기 발광소자 패키지(200) 각각은 적어도 하나의 발광 다이오드(LED: Light Emitting Diode)(100)를 포함할 수 있다. 상기 발광 다이오드(100)는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.The at least one light emitting device package 200 may be mounted on the substrate 1132. Each of the light emitting device packages 200 may include at least one light emitting diode (LED) 100. The light emitting diodes 100 may include colored light emitting diodes emitting red, green, blue, or white colored light, and UV light emitting diodes emitting ultraviolet (UV) light.

상기 발광모듈부(1130)는 색감 및 휘도를 얻기 위해 다양한 발광소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.The light emitting module unit 1130 may be disposed to have a combination of various light emitting device packages 200 to obtain color and luminance. For example, a white light emitting diode, a red light emitting diode, and a green light emitting diode may be combined to secure high color rendering (CRI).

상기 연결 단자(1120)는 상기 발광모듈부(1130)와 전기적으로 연결되어 전원을 공급할 수 있다. 실시예에서 상기 연결 단자(1120)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1120)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.The connection terminal 1120 may be electrically connected to the light emitting module unit 1130 to supply power. In an embodiment, the connection terminal 1120 is coupled to the external power source by a socket, but is not limited thereto. For example, the connection terminal 1120 may be formed in a pin shape and inserted into an external power source, or may be connected to the external power source by a wire.

도 7은 실시예에 따른 백라이트 유닛의 분해 사시도(1200)이다. 다만, 도 7의 백라이트 유닛(1200)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.7 is an exploded perspective view 1200 of a backlight unit according to an embodiment. However, the backlight unit 1200 of FIG. 7 is an example of an illumination system, but is not limited thereto.

실시예에 따른 백라이트 유닛(1200)은 도광판(1210)과, 상기 도광판(1210)에 빛을 제공하는 발광모듈부(1240)와, 상기 도광판(1210) 아래에 반사 부재(1220)와, 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220)를 수납하는 바텀 커버(1230)를 포함할 수 있으나 이에 한정되지 않는다.The backlight unit 1200 according to the embodiment includes a light guide plate 1210, a light emitting module unit 1240 that provides light to the light guide plate 1210, a reflective member 1220 under the light guide plate 1210, and the light guide plate. 1210, a bottom cover 1230 for accommodating the light emitting module unit 1240 and the reflective member 1220, but is not limited thereto.

상기 도광판(1210)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1210)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.The light guide plate 1210 serves to surface light by diffusing light. The light guide plate 1210 is made of a transparent material, for example, an acrylic resin series such as polymethyl metaacrylate (PMMA), polyethylene terephthlate (PET), polycarbonate (PC), cycloolefin copolymer (COC), and polyethylene naphthalate (PEN). It may include one of the resins.

상기 발광모듈부(1240)은 상기 도광판(1210)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 상기 백라이트 유닛이 설치되는 디스플레이 장치의 광원으로써 작용하게 된다.The light emitting module unit 1240 provides light to at least one side of the light guide plate 1210 and ultimately serves as a light source of a display device in which the backlight unit is installed.

상기 발광모듈부(1240)은 상기 도광판(1210)과 접할 수 있으나 이에 한정되지 않는). 구체적으로는, 상기 발광모듈부(1240)은 기판(1242)과, 상기 기판(1242)에 탑재된 다수의 발광소자 패키지(200)를 포함하는데, 상기 기판(1242)이 상기 도광판(1210)과 접할 수 있으나 이에 한정되지 않는다.The light emitting module unit 1240 may be in contact with the light guide plate 1210, but is not limited thereto. Specifically, the light emitting module 1240 includes a substrate 1242 and a plurality of light emitting device packages 200 mounted on the substrate 1242. The substrate 1242 is mounted on the light guide plate 1210, But is not limited to.

상기 기판(1242)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1242)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다.The substrate 1242 may be a printed circuit board (PCB) including a circuit pattern (not shown). However, the substrate 1242 may include not only a general PCB, but also a metal core PCB (MCPCB), a flexible PCB (FPCB), and the like.

그리고, 상기 다수의 발광소자 패키지(200)는 상기 기판(1242) 상에 빛이 방출되는 발광면이 상기 도광판(1210)과 소정 거리 이격되도록 탑재될 수 있다.The plurality of light emitting device packages 200 may be mounted on the substrate 1242 such that a light emitting surface on which light is emitted is spaced apart from the light guide plate 1210 by a predetermined distance.

상기 도광판(1210) 아래에는 상기 반사 부재(1220)가 형성될 수 있다. 상기 반사 부재(1220)는 상기 도광판(1210)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 백라이트 유닛의 휘도를 향상시킬 수 있다. 상기 반사 부재(1220)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.The reflective member 1220 may be formed under the light guide plate 1210. The reflection member 1220 reflects the light incident on the lower surface of the light guide plate 1210 so as to face upward, thereby improving the brightness of the backlight unit. The reflective member 1220 may be formed of, for example, PET, PC, or PVC resin, but is not limited thereto.

상기 바텀 커버(1230)는 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1230)는 상면이 개구된 박스(box) 형상으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.The bottom cover 1230 may accommodate the light guide plate 1210, the light emitting module unit 1240, the reflective member 1220, and the like. For this purpose, the bottom cover 1230 may be formed in a box shape having an opened upper surface, but the present invention is not limited thereto.

상기 바텀 커버(1230)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다.The bottom cover 1230 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding.

실시예에 의하면 고출력 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.According to the embodiment, a high output light emitting device, a manufacturing method of the light emitting device, a light emitting device package, and an illumination system can be provided.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, and the like illustrated in each embodiment may be combined or modified with respect to other embodiments by those skilled in the art to which the embodiments belong. Accordingly, the contents of such combinations and modifications should be construed as being included in the scope of the embodiments.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention. It can be seen that the modification and application of branches are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that the present invention may be embodied in many other specific forms without departing from the spirit or essential characteristics thereof.

Claims (12)

제1 도전형 반도체층;
양자우물과 양자벽을 포함하여 상기 제1 도전형 반도체층 상에 형성된 활성층;
상기 활성층 상에 전자차단층;
상기 전자차단층 상에 제2 도전형 반도체층;을 포함하며,
상기 전자차단층은,
상기 활성층 상에 InN를 포함하는 제1 전자차단층;
상기 제1 전자차단층 상에 AlN를 포함하는 제2 전자차단층; 및
상기 제2 전자차단층 상에 GaN를 포함하는 제3 전자차단층;을 포함하는 발광소자.
A first conductive semiconductor layer;
An active layer formed on the first conductivity type semiconductor layer including a quantum well and a quantum wall;
An electron blocking layer on the active layer;
And a second conductivity type semiconductor layer on the electron blocking layer.
The electron blocking layer,
A first electron blocking layer including InN on the active layer;
A second electron blocking layer including AlN on the first electron blocking layer; And
And a third electron blocking layer including GaN on the second electron blocking layer.
제1 항에 있어서,
상기 제3 전자차단층은 P형으로 도핑된 p-GaN인 발광소자.
The method according to claim 1,
The third electron blocking layer is a p-GaN doped light emitting device.
제1 항에 있어서,
상기 제3 전자차단층 상에 AlN를 포함하는 제4 전자차단층; 및
상기 제4 전자차단층 상에 GaN를 포함하는 제5 전자차단층;을 더 포함하는 발광소자.
The method according to claim 1,
A fourth electron blocking layer including AlN on the third electron blocking layer; And
And a fifth electron blocking layer including GaN on the fourth electron blocking layer.
제3 항에 있어서,
상기 제4 전자차단층의 두께는 상기 제2 전자차단층의 두께보다 얇고,
상기 제5 전자차단층의 두께는 상기 제3 전자차단층의 두께보다 두꺼운 발광소자.
The method of claim 3,
The thickness of the fourth electron blocking layer is thinner than the thickness of the second electron blocking layer,
The thickness of the fifth electron blocking layer is thicker than the thickness of the third electron blocking layer.
제1 항에 있어서,
상기 제1 전자차단층은
상기 양자우물의 에너지 밴드갭 이하의 제1 에너지 밴드갭을 가지는 발광소자.
The method according to claim 1,
The first electron blocking layer is
A light emitting device having a first energy band gap of less than or equal to the energy band gap of the quantum well.
제5 항에 있어서,
상기 제2 전자차단층은,
상기 양자벽의 에너지 밴드갭 이상의 제2 에너지 밴드갭을 가지고,
상기 제3 전자차단층은 상기 제2 에너지 밴드갭 이하이면서 상기 양자벽의 에너지 밴드갭 이상의 제3 에너지 밴드갭을 가지는 발광소자.
6. The method of claim 5,
The second electron blocking layer,
Has a second energy bandgap above the energy bandgap of the quantum wall,
The third electron blocking layer has a third energy bandgap less than or equal to the second energy bandgap and greater than or equal to the energy bandgap of the quantum wall.
제1 도전형 반도체층;
양자우물과 양자벽을 포함하여 상기 제1 도전형 반도체층 상에 형성된 활성층;
상기 활성층 상에 전자차단층;
상기 전자차단층 상에 제2 도전형 반도체층;을 포함하며,
상기 전자차단층은,
상기 활성층 상에 InN 전자차단층;
상기 InN 전자차단층 상에 적어도 하나 이상의 AlN 전자차단층; 및
상기 AlN 전자차단층 상에 적어도 하나 이상의 GaN 전자차단층;을 포함하는 발광소자.
A first conductive semiconductor layer;
An active layer formed on the first conductivity type semiconductor layer including a quantum well and a quantum wall;
An electron blocking layer on the active layer;
And a second conductivity type semiconductor layer on the electron blocking layer.
The electron blocking layer,
An InN electron blocking layer on the active layer;
At least one AlN electron blocking layer on the InN electron blocking layer; And
And at least one GaN electron blocking layer on the AlN electron blocking layer.
제7 항에 있어서,
상기 활성층에 인접한 AlN 전자차단층의 두께는 상기 제2 도전형 반도체층에 인접한 AlN 전자차단층에 비해 두꺼운 발광소자.
The method of claim 7, wherein
The thickness of the AlN electron blocking layer adjacent to the active layer is thicker than the AlN electron blocking layer adjacent to the second conductivity type semiconductor layer.
제8 항에 있어서,
상기 제2 도전형 반도체층에 인접한 GaN 전자차단층의 두께는 상기 활성층에 인접한 GaN 전자차단층에 비해 두꺼운 발광소자.
The method of claim 8,
The GaN electron blocking layer adjacent to the second conductive semiconductor layer is thicker than the GaN electron blocking layer adjacent to the active layer.
제7 항에 있어서,
상기 GaN 전자차단층은 P형으로 도핑된 p-GaN인 발광소자.
The method of claim 7, wherein
The GaN electron blocking layer is p-GaN doped with a p-type light emitting device.
제7 항에 있어서,
상기 InN 전자차단층은,
상기 양자우물의 에너지 밴드갭 이하의 제1 에너지 밴드갭을 가지는 발광소자.
The method of claim 7, wherein
The InN electron blocking layer,
A light emitting device having a first energy band gap of less than or equal to the energy band gap of the quantum well.
제11 항에 있어서,
상기 AlN 전자차단층은
상기 양자벽의 에너지 밴드갭 이상의 제2 에너지 밴드갭을 가지고,
상기 GaN 전자차단층은 상기 제2 에너지 밴드갭 이하이면서 상기 양자벽의 에너지 밴드갭 이상의 제3 에너지 밴드갭을 가지는 발광소자.
12. The method of claim 11,
The AlN electron blocking layer is
Has a second energy bandgap above the energy bandgap of the quantum wall,
The GaN electron blocking layer has a third energy bandgap less than or equal to the second energy bandgap and greater than or equal to the energy bandgap of the quantum wall.
KR1020110064096A 2011-06-29 2011-06-29 Light emitting device KR101823681B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110064096A KR101823681B1 (en) 2011-06-29 2011-06-29 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110064096A KR101823681B1 (en) 2011-06-29 2011-06-29 Light emitting device

Publications (2)

Publication Number Publication Date
KR20130007169A true KR20130007169A (en) 2013-01-18
KR101823681B1 KR101823681B1 (en) 2018-01-30

Family

ID=47837790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110064096A KR101823681B1 (en) 2011-06-29 2011-06-29 Light emitting device

Country Status (1)

Country Link
KR (1) KR101823681B1 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150032050A (en) * 2013-09-17 2015-03-25 엘지이노텍 주식회사 Light emitting device
KR20150066853A (en) * 2013-12-09 2015-06-17 한국전자통신연구원 Method of fabricating nitride semiconductor and method of fabricating power semiconductor device using the same
US9490391B2 (en) 2014-10-15 2016-11-08 Samsung Electronics Co., Ltd. Semiconductor light emitting device
WO2017204522A1 (en) * 2016-05-26 2017-11-30 서울바이오시스주식회사 High-efficiency long-wavelength light-emitting device
KR20170134222A (en) * 2016-05-26 2017-12-06 서울바이오시스 주식회사 High efficiency long wavelength light emitting device
CN109802022A (en) * 2019-01-10 2019-05-24 华灿光电(浙江)有限公司 A kind of GaN base light emitting epitaxial wafer and preparation method thereof
CN116169218A (en) * 2023-04-25 2023-05-26 江西兆驰半导体有限公司 LED epitaxial wafer, preparation method thereof and LED
CN116705948A (en) * 2023-08-08 2023-09-05 江西兆驰半导体有限公司 LED epitaxial wafer, preparation method thereof and LED chip

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150032050A (en) * 2013-09-17 2015-03-25 엘지이노텍 주식회사 Light emitting device
KR20150066853A (en) * 2013-12-09 2015-06-17 한국전자통신연구원 Method of fabricating nitride semiconductor and method of fabricating power semiconductor device using the same
US9490391B2 (en) 2014-10-15 2016-11-08 Samsung Electronics Co., Ltd. Semiconductor light emitting device
WO2017204522A1 (en) * 2016-05-26 2017-11-30 서울바이오시스주식회사 High-efficiency long-wavelength light-emitting device
KR20170134222A (en) * 2016-05-26 2017-12-06 서울바이오시스 주식회사 High efficiency long wavelength light emitting device
US11049995B2 (en) 2016-05-26 2021-06-29 Seoul Viosys Co., Ltd. High-efficiency long-wavelength light-emitting device
CN109802022A (en) * 2019-01-10 2019-05-24 华灿光电(浙江)有限公司 A kind of GaN base light emitting epitaxial wafer and preparation method thereof
CN109802022B (en) * 2019-01-10 2020-07-07 华灿光电(浙江)有限公司 GaN-based light emitting diode epitaxial wafer and preparation method thereof
CN116169218A (en) * 2023-04-25 2023-05-26 江西兆驰半导体有限公司 LED epitaxial wafer, preparation method thereof and LED
CN116705948A (en) * 2023-08-08 2023-09-05 江西兆驰半导体有限公司 LED epitaxial wafer, preparation method thereof and LED chip
CN116705948B (en) * 2023-08-08 2023-11-21 江西兆驰半导体有限公司 LED epitaxial wafer, preparation method thereof and LED chip

Also Published As

Publication number Publication date
KR101823681B1 (en) 2018-01-30

Similar Documents

Publication Publication Date Title
KR101805192B1 (en) Light emitting device
KR101823681B1 (en) Light emitting device
KR101836122B1 (en) Light emitting device
EP2696375A2 (en) Light emitting diode
US20120119254A1 (en) Light emitting device, light emitting device package and lighting system including the same
KR101894025B1 (en) Light emitting device
JP2011139066A (en) Light emitting element, light emitting package, and lighting system
KR20130013869A (en) Light emitting device
KR20120134456A (en) Light emitting device
US8928016B2 (en) Light emitting device, light emitting device package, and light system
KR20130019279A (en) Light emitting device
KR101865936B1 (en) Light emitting device
KR20120138275A (en) Light emitting device
KR101798238B1 (en) Light emitting device
KR101973608B1 (en) Light emitting device
KR101803573B1 (en) Light emitting device
KR20130006846A (en) Light emitting device
KR20140028231A (en) Light emitting device
KR101500029B1 (en) Light emitting device
KR101231477B1 (en) Light emitting device
KR101871498B1 (en) Light emitting device
KR20130080298A (en) Light emitting device
KR101886153B1 (en) Light emitting device
KR101856213B1 (en) Light emitting device and method for fabricating the same
KR101842177B1 (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant