KR20130004488A

KR20130004488A - 센서

Info

Publication number: KR20130004488A
Application number: KR1020127025185A
Authority: KR
Inventors: 케빈 타운젠드; 마이클 더스턴; 더글라스 시치
Original assignee: 실리콘 센싱 시스템즈 리미티드
Priority date: 2010-03-03
Filing date: 2011-03-03
Publication date: 2013-01-10
Also published as: US20130081463A1; WO2011107542A3; GB201003539D0; EP2542861A2; JP2013521486A; US9176158B2; KR101886758B1; EP2542861B1; CN102782448B; JP5792204B2; WO2011107542A2; CN102782448A

Abstract

커맨디드 테스트 기능을 가진 관성 센서가 기술된다. 센서는 구동기 회로에 의해 구동된 링 타입을 가지며, 센서는 대응하는 신호 픽오프(pickoff)들을 가진 일차 및 이차 부분을 더 포함한다. 일차 픽오프 신호 크기는 자동 이득 제어를 통해 제어되고, 일차 위상 잠금 루프 및 VCO는 동기 검출기들에 대한 클럭들을 제공하기 위하여 공진 주파수를 잠그고, 일차 위상 시프트 회로를 통한 일차 픽오프 신호들은 일차 구동기에 제공되고, 이차 픽오프 신호는 센서 내의 움직임을 검출할 수 있는 검출기 회로에 입력된다. 커맨디드 테스트 기능은 회로의 일차 부분으로부터 유도되고 이차 픽오프 검출기 회로에서 차동 증폭기의 두 개의 입력들에 입력되는 신호를 포함한다.

Description

센서{SENSOR}

본 발명은 센서들에 관한 것이다. 전적으로가 아니고 보다 구체적으로 본 발명은 관성 센서들, 예를 들어 커맨디드 빌트 인 테스트(CBit)(commanded built in test)를 가진 가속도계들 및 자이로스코프들 같은 센서들에 관한 것이다.

많은 타입들의 관성 센서들은 알려져 있다. MEMS 타입 링을 포함하는 각 속도 센서들은 알려져 있고 그런 예들은 예를 들어 GB2322196에서 보여질 수 있다. 그런 각 속도 센서들에서 진동하는 평면 링 또는 후프-형 구조가 개시된다. 링-형 구조는 회전 속도, 선형 가속도 및 각 가속도를 검출하기 위하여 적당한 지지 장착부에 의해 공간적으로 매달린다. 회전 속도는 코리올리 힘들에 의해 커플링된 진동들을 검출함으로써 감지되는 반면, 선형 가속도 및 각 가속도는 그 장착부 내의 후프-형 구조 또는 전체 링의 측면, 수직 및 흔들림 움직임에 의해 감지된다.

사용자가 MEMS 레이트 센서의 검사를 명령할 능력은 접속 검사로 이미 제한되었다. 통상적인 MEMS 레이트 센서 사용자 검사는 정확히 MEMS 구조로 하여금 제한들을 종료하게 하거나 동작의 제한된 정보가 달성될 수 있도록 범위 내 변화의 허용 오차들을 종료하게 한다. 또한 이들 검사들은 종종 완전한 시스템 동작의 매우 제한된 커버리지를 제공한다.

본 발명의 목적은 일차 및 이차 엘리먼트들을 가진 링 타입 센서를 포함하는 각 속도 센서가 제공함에 있다.

본 발명에 따라 일차 및 이차 엘리먼트들을 가진 링 타입 센서를 포함하는 각 속도 센서가 제공되고, 상기 센서는 상기 일차 및 이차 엘리먼트들에 연결된 일차 및 이차 채널들을 더 포함하고, 상기 일차 채널은 일차 엘리먼트들 내에서의 공진 진동들을 개시 및 유지하기 위한 일차 구동기 수단을 포함하고, 이차 채널은 센서의 움직임에 응답하여 이차 엘리먼트들에 의해 생성된 신호들을 검출하기 위한 검출기 수단을 포함하고, 검출 수단은 센서의 움직임에 따라 출력 신호를 생성하는 동기 검출기들 및 차동 증폭기를 포함하고, 제 2 채널은 동작 가능할 때 이차 채널 차동 증폭기의 채널들 둘 다 상에 신호들을 입력하는 테스트 수단을 더 포함하고, 상기 신호들은 출력 신호 내의 오프셋이 생성되도록 각각 위상이 달라지고, 상기 오프셋은 센서의 상태를 가리킨다.

본 발명은 지금 첨부된 입체 배치도를 참조하여 기술될 것이다.

상술한 바와 같이 본 발명은 일차 및 이차 엘리먼트들을 가진 링 타입 센서를 포함하는 각 속도 센서가 제공할 수 있다.

도 1은 일차 MEMS 픽오프 트랜스듀서들, 일차 픽오프 증폭기, 이차 픽오프 증폭기, 일차 자동 이득 제어(AGC) 루프, 일차 위상 잠금 루프 및 전압 제어 발진기, 일차 구동기들, 일차 MEMS 구동기 트랜스듀서들 및 일차 채널 픽오프 위상 시프터(PP90)의 테스팅을 가능하게 하는 커맨디드 빌트 인 테스트(Cbit)를 포함하는 본 발명의 일 형태에 따른 각 센서의 개략도이다.
도 2는 도 1의 각 속도 센서의 픽오프 증폭기들로의 Cbit 신호 주입 회로의 일 형태의 개략도이다.

도 1에 도시된 바와 같이, 각 속도 센서의 MEMS 링 구조(1)는 공통 축 주변에서 연장되는 내부(2) 및 외부(3) 주변부들을 포함하고 따라서 구동 및 픽오프들은 차동으로 동작한다. 압전 일차 구동 수단(4)은 센서가 지지부들(도시되지 않음) 상에서 진동하게 하도록 제공된다. 지지부들은 센서를 지지하고 그리고 실질적으로 댐핑되지 않은 진동 모드에서 압전 일차 구동 수단 입력에 응답하여 진동하도록 허용하기 위한 다수의 가요성 지지 빔들(도시되지 않음)을 포함할 수 있다. 이것은 센서를 포함하는 시스템의 회전 속도에 응답하여 지지 수단에 관하여 공진기가 이동되게 한다.

검출 회로(5)가 제공되고 상기 검출 회로(5)에 일련의 신호들(6)이 센서로부터 입력된다. 센서에 의해 출력된 신호들은 일차 픽오프 신호들(6a) 및 이차 픽오프 신호들(6b)을 포함하고 트랜스듀서 플레이트들은 신호들이 차동 형태를 가지도록 배열된다. 이들 신호들은 센서의 일차 및 이차 부분들로부터 출력된다. 일차 픽오프 차동 트랜스듀서 신호는 캐리어 주파수에서 저잡음 차동 사인 출력 신호를 제공하도록 높은 레벨의 이득을 제공하는 차동 전하 증폭부(일차 픽오프 증폭기)(7)에 입력된다. 이 신호는 그 다음 일차 픽오프 증폭기 출력이 제어된 고정 레벨 상에 있는 것을 보장하기 위하여 MEMS에 적용된 구동 레벨을 설정하도록 일차 구동기 회로(1)에 제어 신호를 제공하도록 동기 검출기(8) 및 적당한 필터링을 통해 통과된다. 일차 픽오프 증폭기(7)의 출력은 또한 동기 검출기들(8)에 대한 클럭들을 제공하기 위하여 픽오프 신호를 잠그는 일차 위상 잠금 루프(PLL) 및 전압 제어 발진기(VCO)(10)에 적용된다. 일차 픽오프 증폭기(7)의 출력은 또한 2 배 만큼 신호를 증폭하고 90°만큼 차동 신호의 위상을 시프트하는 일차 위상 시프트 회로(11)에 적용된다. 위상 시프트 회로(11)의 출력은 차동 MEMS 구동기 파형들을 생성하기 위하여 AGC 제어 신호에 의해 위상 시프트 회로(11)의 차동 사인 출력을 곱셈하는 일차 구동기 회로(1)에 적용된다. 위상 시프트 회로(11)의 출력은 CBit가 선택되지 않을 때 높은 레벨의 절연을 제공하는 커맨디드 BIT(CBit) 주입 회로(12)에 적용되고 커맨디드 BIT가 선택될 때 추가 차동 전하 증폭기(이차 픽오프 증폭기)(13)의 차동 입력들에 차동 신호의 감쇠된 버젼으로 결합한다. 그 다음 주입된 차동 신호는 이차 픽오프 증폭기(13)에 의해 증폭되고 레이트 채널 동기 검출기(14)를 통하여 통과하도록 올바른 위상을 가진다. 동기 검출기 출력들은 주입된 차동 신호의 크기에 관하여 오프셋을 출력하고 그 다음 필터링되고 레이트 출력 신호 상에서 단일 종료 오프셋으로 변환되고 ADC(15)에 입력된다.

Cbit의 요건은 상대적으로 알려진 출력을 제공하기 위해 가능한 한 많은 시스템을 테스트하는 것이다. 인에이블링 신호의 제어 하에서, 90 도 위상 시프트를 갖는 차동 일차 픽오프 신호는 물리적으로 링 상에 있는 픽 오프들이 아닌, 이차 픽오프 증폭기(13)의 차동 입력들에 공급될 수 있다. 이 신호는 올바른 위상이 레이트 출력의 제어된 출력을 제공하기 위하여 복조 및 사용되게 한다. 이것은 일차 픽오프 MEMS 트랜스듀서들, 일차 픽오프 증폭기(7), 일차 AGC 루프, 일차 PLL 및 VCO 채널(10), 일차 구동기 회로들, MEMS 일차 구동기 트랜스듀서들, 일차 위상 시프트 회로(PP90)(11)뿐 아니라 이차 픽오프 증폭기(13), 레이트 채널(14), 레이트 출력 및 ADC(15)를 테스트한다.

이차 픽오프 증폭기(13)가 높은 이득을 가질 때, 레이트 채널(14)의 포화를 회피하기 위하여 신호를 감쇠하는 것이 필요하다. 게다가, 레이트 출력 스테이지에서 사용된 레이트 세팅은 알려지지 않아서, 보다 작은 신호가 레이트 출력의 포화를 회피하기 위하여 사용된다.

도 2는 사용된 방법을 보다 상세히 도시한다. 신호는 차동 입력들 둘 다 상의 합산 접합부에서 이차 픽오프 전하 증폭기(13)에 부가된다. 이는 작은 캐패시터(Cinj)(260fF)에 의해 0.007(Cfb=35.8pF)의 제 1 스테이지 이득을 생성하도록 결합된다. 5:1 입력 감쇠기(Ri1=200k, Ri2=50k) 및 35의 제 2 스테이지 이득에 더하여, 전체 이득은 0.05이다. 따라서 일차 위상 시프트 회로(PP90) 출력 상에서의 500mV 피크 신호는 25mV 피크의 이차 픽오프 신호를 생성한다.

Cbit 인에이블됨에 따라, 신호는 레이트 채널 복조기 클럭과 동위상으로 이차 픽오프 증폭기(13)의 출력 상에 나타난다. 이 모드에서, 50 deg/sec 정도의 오프셋은 레이트 출력 신호, 즉 아날로그 신호 및 디지털 신호 둘 다에서 볼 수 있다. 이런 오프셋은 CBIT가 동작될 때, 자이로의 올바른 동작을 사용자에게 나타낸다.

이런 방식으로, 사용자 커맨드 테스트 기능(Cbit)은 이차 레이트 검출 채널 내에서의 교란을 생성하도록 일차 공진 유지 루프들로부터 신호들을 사용한다.

테스트의 적용시 일차 공진 유지 루프로부터 올바르게 위상 결정된 신호는 전자 이차 레이트 검출 채널의 프론트 엔드에 결합되고, 적당한 레벨로 스케일링된다. 이것은 완전한 레이트 검출 채널을 통과하고 보통의 레이트 신호의 출력 신호 내에 측정 가능한 변화를 제공한다.

교란이 일차 공진 유지 루프의 차동 MEMS 트랜스듀서 출력들로부터 생성될 때, 이는 시스템이 공진 주파수로 잠기고 움직임의 공진 유지 루프 크기가 올바르게 제어되는 것을 보장한다.

교란이 전자 레이트 검출 채널의 바로 프론트 스테이지에 결합될 때, 완전한 레이트 검출 채널은 검사된다(링 상에서 이차 픽오프 트랜스듀서들을 배제).

비록 회로 엘리먼트가 고장난 것을 식별할 수 없지만, 허용오차들은 레이트 신호 교란의 크기가 일차 공진 유지 루프 및 이차 레이트 검출 채널 둘 다에서 회로의 부분의 손실을 검출하기 위하여 사용될 수 있도록 한다.

디스에이블될 때, Cbit 주입 경로는 직렬 및 병렬 스위치들(Rmax_on=1k)의 사용에 의해 높은 레벨의 절연을 가진다. 부가적으로 주입 블록의 출력들은 합산 노드들이 직접 픽오프 본드 패드들에 접속될 때 전류 제한(ESD 보호를 위해)을 제공하기 위하여 50 ohm 직렬 저항기들을 가진다.

Cbit가 올바른 오프셋을 제공하기 위하여 일차 루프의 VCO(10) 부분 및 위상 잠금 루프는 일차 차동 픽오프 신호들이 존재하게 하도록 잠겨져야 한다. AGC(16)는 올바른 크기를 제공하도록 동작하여야 하고 그러므로 일차 픽오프 크기의 올바른 레벨을 제공하도록 동작하여야 한다. 일차 픽오프 및 일차 위상 시프트 회로(11)는 Cbit 주입 회로(12)를 통하여 이차 루프로 일차 구동 신호들 및 차동 신호를 제공하도록 동작하여야 한다. 일차 구동기들은 일차 회로 주변 루프들을 폐쇄하도록 동작하여야 하고 이차 픽오프 증폭기(13)는 레이트 채널 복조기에서 올바른 레벨을 제공하도록 기능하여야 한다. 레이트 채널 복조기, 필터링, 데시메이터(decimator) 및 노치 필터는 레이트 출력 스테이지에 올바른 레벨을 제공하기 위하여 수정되어야 한다. 부가적으로, 레이트 출력 이득 설정은 출력 상에 예상된 오프셋을 달성하기 위하여 수정되어야 하고 마지막으로 ADC(15) 및 ADC 참조부들은 디지털 레이트 출력 상에서 올바른 오프셋을 달성하기 위하여 올바르게 동작하여야 한다.

본 발명의 제 2 실시예에서, 일차 및 이차 채널들의 동작은 넓게는 동일하고, 일차 채널은 링의 일차 픽 오프로부터 신호를 수신하는 동기 검출기(8)를 포함하고, 이의 출력은 일차 구동부에 다시 공급되고, 크기가 AGC에 의해 제어된다. 이것은 일차 루프의 폐쇄 루프 동작을 제공한다. 이차 채널은 개방 루프에서 동작하고, 따라서 피드백이 없다.

일차 루프에서 VCO를 통해 일차 루프의 주파수를 제어하기 위한 위상 잠금 루프가 있다. 이차 채널은 링 상의 이차 트랜스듀서들에서 코리올리 결합 신호들을 픽 업한다. 역위상의 신호들을 제공하는 환형 링의 내부 및 외부 부분 상에 전극들이 있다. 이들 역위상 신호들은 차동 증폭기(13)의 두 개의 입력들에 주입되고, 이의 출력은 이차 동기 증폭기(14) 및 그 뒤의 레이트 출력에 공급된다. 또한 링 상에서 45deg 및 225deg(이차 픽오프들)의 신호들은 135 및 315deg의 신호들에 역위상이다. 이것은 일차가 픽오프하고 0,90,180 및 270 도들에 있을 수 있는 트랜스듀서들을 구동하는 것을 취한다. 따라서 우리는 도 1에 도시된 바와 같이 동위상의 4개의 이차 픽 오프 및 역위상의 4개의 픽 오프들을 가진다(고리의 바깥쪽에 4개의 전극들 및 안쪽에 4개의 전극들). 2개의 역위상 신호들은 이차 채널 전하 증폭기(13)의 차동 증폭기의 2개의 입력들로 진행하고 상기 이차 채널 전하 증폭기에 CBIT 신호가 주입되고 상기 CBIT 신호는 일차 신호들로부터 유도된다. 그 다음 이것은 이차 동기 증폭기로 및 거기서 레이트 출력 신호로서 진행한다. 따라서 CBIT 주입 신호는 별개의 테스트 출력 채널이 존재하기 보다 레이트 출력 신호의 오프셋을 유발한다.

모든 유사하게 번호가 매겨진 부분들이 상기된 것과 동일한 기능을 가지는 본 발명의 제 3 실시예에서, 일차 채널로부터 유도된 2개의 신호들은 적당한 감쇠 회로를 통하여, 사용자로부터 신호의 커맨드 하에서 이차 채널 차동 증폭기(13) 가상 접지 지점들의 2개의 입력들로 주입된다. 양쪽 신호들은 0°위상 일차 구동 파형에 관하여 180°위상이다. 제 1 신호는 이차 픽오프 차동 증폭기(13) 입력들 중 하나에 접속되고 제 2 신호는 차동 증폭기(13)의 다른 입력에 접속된다. 각각의 신호들의 크기들은 상이하다. 이에 따라 차동 증폭기는 2개의 인가된 신호들의 크기 차에 관련된 출력을 생산한다. 이런 차이는 레이트 채널 동기 검출기(14)를 통과하고 레이트 신호의 사용자 측정 가능 변화를 유발한다. 2개의 인가된 신호들의 크기들의 차이의 적당한 선택은 단일 입력 채널 결함의 검출뿐 아니라 일차 및 이차 채널들의 올바른 동작을 허용할 것이다.

본 발명의 제 4 실시예에서, 일차 채널로부터 유도된 2개의 신호들은 적당한 감쇠 회로를 통하여, 사용자로부터의 신호의 커맨드 하에서 이차 채널 차동 증폭기(13) 가상 접지 지점들의 2개의 입력들 상에 주입된다. 신호들은 0°위상 일차 구동 파형에 관하여 45° 및 225°위상이다. 제 1 신호는 이차 픽오프 차동 증폭기(13)의 입력들 중 하나에 접속되고 제 2 신호는 차동 증폭기(13)의 다른 입력에 접속된다. 그 다음 차동 증폭기(13)는 2개의 인가된 신호들의 크기 차이에 관련된 출력을 생산할 것이다. 레이트 채널 동기 검출기(14) 클럭과 동위상인 인가된 신호의 부분은 레이트 채널 동기 검출기(14)를 통과할 것이고 레이트 신호에서 사용자 측정 가능한 변화를 유발할 것이다. 4 채널 동기 검출기(18)와 동위상인 인가된 신호의 부분은 4 채널 동기 검출기(18)를 통과할 것이고 4 채널 신호에 있어서 변화를 유발할 것이다. 이것은 단일 입력 채널 결함들뿐 아니라 일차 및 이차 채널들의 올바른 동작의 검출을 허용할 것이다. 게다가 이것은 원해진다면 4채널 함수가 검사되게 한다.

본 발명의 제 5 실시예에서 2개의 신호들은 일차 채널로부터의 4개의 신호들로부터 유도되고, 상기 2개의 신호들은 적당한 감쇠 회로를 통하여, 사용자로부터의 신호의 커맨드 하에서 이차 채널 차동 증폭기(13) 가상 접지 지점들의 2개의 입력들 상에 주입된다. 4개의 신호들은 0°위상 일차 구동 파형에 관하여 -90°, +90°, 0°및 180°이다. 이들은 일차 회로의 2개의 부분들로부터 생성된다. 이것은 45°및 225°신호를 생성하고, 여기서 하나의 신호는 이차 픽오프 차동 증폭기(13) 입력들 중 하나에 접속되고 다른 신호는 차동 증폭기(13)의 다른 입력에 접속된다. 그 다음 차동 증폭기(13)는 2개의 인가된 신호들의 크기의 차에 관련된 출력을 생산할 것이다. 레이트 채널 동기 검출기(14) 클럭과 동위상인 인가된 신호의 부분은 레이트 채널 동기 검출기(14)를 통과할 것이고 레이트 신호에서 사용자 측정 가능한 변화를 유발할 것이다. 4 채널 동기 검출기(18) 클럭과 동위상인 인가된 신호의 부분은 4 채널 동기 검출기(18)를 통과할 것이고 4 채널 신호에서 변화를 유발할 것이다. 이것은 단일 입력 채널 결함들뿐 아니라 일차 및 이차 채널들의 올바른 동작의 검출을 허용할 것이다. 게다가 이것은 원해진다면 4 채널 함수가 검사되게 한다. 또한 신호들이 일차 채널의 2개의 지점들로부터 생성되므로, 이는 일차 채널의 부가적인 잘못된 검출을 제공한다.

본 발명의 추가 실시예는 지금 기술될 것이고, 여기서 CBit는 도 1에 도시되고 동일한 기능을 수행하는 유사한 컴포넌트들이 유사하게 번호가 매겨진 것과 유사한 회로를 사용하여 구현된다. 이 실시예에서 회로는 커맨디드될 때 레이트(14) 및 쿼드러쳐 복조기 클럭들에 관하여 45°인 오프셋을 이차 픽오프 증폭기들(13)의 출력에 제공한다. 그러므로 오프셋은 레이트 채널 복조기 클럭과 동위상인 신호의 성분 - 그러므로 레이트 신호 상에서 볼 수 있는 레이트 채널을 통한 오프셋을 제공함 -, 및 쿼드러쳐 복조기 클럭과 동위상의 신호의 성분 - 그러므로 쿼드러쳐 신호에서 볼 수 있는 쿼드러쳐 채널을 통해 오프셋을 제공함 - 을 포함한다.

45°오프셋은 다음 방법에 의해 생성된다. 0°위상 일차 픽오프 신호는 차동 이차 픽오프 증폭기(13)의 입력들 중 하나에 적당한 감쇠로 인가된다. 90°위상 시프트된 일차 픽오프 신호는 차동 이차 픽오프 증폭기(13)의 다른 입력에 적당한 감쇠로 적용된다. 그 다음 이차 픽오프 증폭기는 2개의 신호들을 혼합하고 45°출력 신호를 생성한다. 이 실시예에서, Cbit 주입 회로(12)로의 접속들은 일차 채널 내의 2개의 상이한 지점들로부터 발생하고, 4 채널은 지금 도시되지 않은 2개의 ADC 회로들 중 어느 하나 또는 2개의 ADC 회로들을 사용하여 ADC에 공급한다.

상기된 방식으로 회로를 구현함으로써 이전에 기술된 Cbit 구현에 비해 그보다 높게 부가적인 결함 커버리지를 제공한다.

예를 들어, 회로는 MEMS 이차 픽오프 트랜스듀서들(2)로부터 이차 픽오프 증폭기로 와이어 본드 접속의 손실을 검출할 수 있다. 와이어 본드의 손실은 차동 이차 픽오프 증폭기의 채널 상 이득을 변화하게 한다. 이것은 Cbit 변화 하에서 출력 오프셋의 효과적인 위상을 초래하고, 따라서 레이트(14) 및 4 채널들 상에서 오프셋 측정 레벨을 변화시킬 것이다.

둘째로, 쿼드러쳐 신호는 지금 시스템의 건강의 연속적인 모니터링의 일부로서 사용된다. 45°Cbit 신호의 적용은 쿼드러쳐 모니터링 채널 동작이 레이트 채널(14)에 더하여 올바른 동작 및 이득을 보장하게 하도록 검사되게 한다.

셋째로, 시스템들의 일차 채널 내의 어느 곳에서나 사용되는 90°위상 시프트 픽오프 신호를 생성하는 회로는 또한 결함 검출의 부가적인 레벨을 가진다. Cbit 주입이 이 회로 앞의 하나의 신호 이 회로의 출력으로부터의 하나의 신호를 사용하면, 이 회로 내의 이득 및 위상 에러는 Cbit 오프셋이 올바르지 않게 하고 그러므로 레이트(14) 및 4 채널들 상에서 레벨들의 변화를 검출 가능하게 할 것이다.

게다가, 적응된 회로를 사용하는 것은 내부 회로 결함으로 인한 이차 픽오프 증폭기(13) 회로의 하나의 채널 상의 이득 변화를 유발하고 Cbit 신호 출력의 위상 및 오프셋이 변경되게 하고 그러므로 4 및 레이트(14) 채널 오프셋들 상에서 검출 가능하다.

정상 Cbit 및 45°Cbit 변형들 둘 다에 적용하는 상기된 모든 구현들의 하나의 추가 양상, 하나보다 많은 선택 가능한 출력 측정 범위가 존재하는 경우, 오프셋 레벨들이 일부로 다르게 선택되는 것이 인식될 것이다. 이것은 올바르지 않은 범위 선택이 예상된 레벨과 상이할 Cbit 신호에 대한 적용 하에서 오프셋으로서 검출되게 한다.

비록 본 발명이 상기된 타입의 각 속도 센서를 참조하여 기술되었지만, 이것이 압전 링 케이스 같은 센서에 똑같이 적용될 수 있고, 동일한 것이 압전, 캐패시티브, 인덕티브 같은 변환의 다른 형태들에 적용되는 것이 인식될 것이다.

내부 및 외부 전극들만이 압전에 관련되는 것이 추가로 인식될 것이다. 역위상 신호들은 인덕티브 또는 캐패시티브 픽오프들 같은 비 압전 픽 오프들로부터 45deg 내지 135deg 등으로 얻어질 수 있다.

1; MEMS 대 ASIC 인터페이스
4; 일차_구동기
7; PPO 차동 증폭기
8; AGC 채널
10; 클럭 분할기
11; 위상 시프트
12; Cbit 주입
13; 차동 증폭기
14; 레이트 채널

Claims

일차 및 이차 엘리먼트들을 가진 링 타입 센서를 포함하는 각 속도 센서로서,
상기 센서는 상기 일차 및 이차 엘리먼트들에 접속된 일차 및 이차 채널들을 더 포함하고, 상기 일차 채널은 일차 엘리먼트들 내의 공진 진동들을 개시 및 유지하기 위한 일차 구동기 수단을 포함하고, 상기 이차 채널은 상기 센서의 움직임에 응답하여 상기 이차 엘리먼트들에 의해 생성된 신호들을 검출하기 위한 검출기 수단을 포함하고, 상기 검출 수단은 상기 센서의 움직임에 따라 출력 신호를 생성하는 동기 검출기들 및 차동 증폭기를 포함하고, 상기 이차 채널은 동작 가능할 때 상기 이차 채널 차동 증폭기의 양쪽 채널들 상에 신호들을 입력하는 테스트 수단을 더 포함하고, 상기 신호들은 출력 신호 내의 오프셋이 생성되도록 각각 위상이 달라지고, 상기 오프셋은 상기 센서의 상태를 가리키는,
각 속도 센서.
제1항에 있어서,
상기 일차 엘리먼트들은 상기 일차 채널에 출력에 출력되는 2개의 일차 픽오프 신호들을 생성하고, 상기 일차 픽오프 신호들은 적당한 수단에 의해 증폭 및 위상 시프트되고 상기 이차 채널 차동 증폭기의 각각의 채널들에 입력되는,
각 속도 센서.
제2항에 있어서,
상기 위상 시프트는 90도인,
각 속도 센서.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 이차 채널 차동 증폭기의 출력들은 레이트 채널 동기 검출기 및 4 채널 동기 검출기에 입력되고, 상기 레이트 채널 동기 검출기는 클럭 입력을 가지며, 테스트가 동작 가능할 때 차동 증폭기의 출력은 레이트 채널 클럭과 동위상의 신호를 생성하는,
각 속도 센서.
제1항 내지 제4항 중 어느 한 항에 있어서,
상기 일차 엘리먼트들은 링 상에서 0,90,180 및 270 도에서의 픽 오프 및 구동 트랜스듀서들을 포함하고 상기 이차 엘리먼트들은 45, 135, 225 및 315 도를 포함하는,
각 속도 센서.
제5항에 있어서,
링 상에서 45 및 225 도 엘리먼트들에 의해 생성된 신호들은 135 및 315 도들의 신호들과 역위상인,
각 속도 센서.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 엘리먼트들은 압전 전극들인,
각 속도 센서.
제1항 내지 제7항 중 어느 한 항에 있어서,
상기 이차 채널 차동 증폭기에 인가된 신호들은 각각 180 도 위상이 다른,
각 속도 센서.
제1항 내지 제8항 중 어느 한 항에 있어서,
상기 일차 채널은 링 상에서 일차 픽 오프로부터 신호를 수신하는 동기 검출기를 포함하고, 그 출력은 일차 구동부에 다시 공급되고, AGC에 의해 진폭이 제어되어, 일차 채널의 폐쇄 루프 동작이 가능하게 되는,
각 속도 센서.
제1항 내지 제9항 중 어느 한 항에 있어서,
상기 이차 채널은 개방 루프 방식으로 동작하여, 피드백이 요구되지 않는,
각 속도 센서.
제1항 내지 제10항 중 어느 한 항에 있어서,
상기 일차 채널은 VCO를 통해 일차 채널의 주파수를 제어하기 위하여 위상 잠금 루프를 더 포함하는,
각 속도 센서.
첨부 입체 배치도를 참조하여 기술된 상기된 센서.