KR20120134141A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20120134141A
KR20120134141A KR1020127027067A KR20127027067A KR20120134141A KR 20120134141 A KR20120134141 A KR 20120134141A KR 1020127027067 A KR1020127027067 A KR 1020127027067A KR 20127027067 A KR20127027067 A KR 20127027067A KR 20120134141 A KR20120134141 A KR 20120134141A
Authority
KR
South Korea
Prior art keywords
ink
semiconductor substrate
masking ink
mask
masking
Prior art date
Application number
KR1020127027067A
Other languages
English (en)
Inventor
마사츠구 코히라
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20120134141A publication Critical patent/KR20120134141A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/383—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/228—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명의 반도체 장치의 제조 방법은 마스킹용 잉크(24)를 반도체 기판(10)에 도포해서 마스크(31)를 형성하는 공정과, 확산층(12,13)을 형성하는 공정을 구비하고, 마스킹용 잉크(24)의 도포전, 도포중 및 도포후 중 적어도 어느 하나의 타이밍에서 마스킹용 잉크(24)를 가열하는 공정 및 마스킹용 잉크(24)에 광조사하는 공정 중 적어도 한쪽의 공정을 포함하는 것을 특징으로 한다.

Description

반도체 장치의 제조 방법{METHOD FOR PRODUCING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 제조 방법에 관한 것이다.
최근, 에너지 자원의 고갈의 문제나 대기중의 CO2의 증가와 같은 지구환경 문제 등으로부터 깨끗한 에너지의 개발이 요망되고 있으며, 반도체 장치 중에서도 특히 태양 전지를 사용한 태양광 발전이 새로운 에너지원으로서 개발, 실용화되어 발전의 길을 걷고 있다.
태양 전지는 종래부터, 예를 들면 단결정 또는 다결정의 실리콘 기판의 수광면에 실리콘 기판의 도전형과 반대의 도전형이 되는 불순물을 확산함으로써 pn접합을 형성하고, 실리콘 기판의 수광면과 수광면의 반대측의 이면에 각각 전극을 형성해서 제조된 양면 전극형 태양 전지가 주류로 되고 있다. 또한, 양면 전극형 태양 전지에 있어서는 실리콘 기판의 이면에 실리콘 기판과 같은 도전형의 불순물을 고농도로 확산함으로써 이면 전계 효과에 의한 고출력화를 꾀하는 것도 일반적으로 되고 있다.
또, 실리콘 기판의 수광면에 전극을 형성하지 않고 이면에만 전극을 형성한 이면 전극형 태양 전지에 대해서도 연구 개발이 진행되고 있다(예를 들면, 특허문헌 1(일본 특허 공개 2007-049079호 공보) 참조).
일본 특허 공개 2007-049079호 공보
특허문헌 1에 기재된 이면 전극형 태양 전지의 특성을 향상시키기 위해서는 실리콘 기판의 이면의 p형 도펀트 확산층 및 n형 도펀트 확산층은 각각 미세한 선폭으로 형성하는 것이 바람직하다. 이러한 미세한 세선을 달성하기 위해서는 확산 제어용 마스크를 소망의 도펀트 확산 영역밖에 있어서 정밀도 좋게 형성할 필요가 있다.
그러나, 이러한 마스크를 용매를 포함하는 마스킹용 잉크에 의해 형성할 경우, 실리콘 기판의 표면에 있어서 마스킹용 잉크의 번짐이 발생하는 경우가 있어 소망의 세선보다 선폭이 넓게 형성되는 경우가 있다. 구체적으로는 도 9에 나타낸 바와 같이, 마스킹용 잉크를 잉크젯 방식에 의해 도포하는 경우에는 반도체 기판(22) 위를 잉크젯 헤드(23)를 예를 들면 도 9중의 화살표A의 방향으로 이동시키면서 잉크(24)를 반도체 기판(22) 상에 도포해서 세선(25)을 형성하는 것이지만, 반도체 기판 표면은 소수성이며, 잉크와의 융합성에 의해 세선(25)에 번짐이 발생하는 경우가 있다. 또한, 잉크젯 헤드(23)로부터 토출하는 기구에 의해 이 잉크 점도가 제한되므로 두꺼운 막의 마스크를 형성하는 것이 어렵고, 확산 제어 능력이 부족하게 되는 경우가 있었다.
이와 같이 p형 도펀트 확산층 및 n형 도펀트 확산층의 선폭이 넓게 형성되거나, 마스크의 후막화가 꾀해지지 않는 경우에는 소망의 도펀트 확산층이 형성되지 않고, 이면 전극형 태양 전지의 특성이 크게 저하된 규격외품으로 되어 버린다는 문제가 있었다.
이 문제는 이면 전극형 태양 전지에 한정된 문제는 아니고, 세선의 도핑 확산층 부분을 형성할 필요가 있는 다른 반도체 장치에 있어서도 공통되는 문제이다.
본 발명은 상기 문제를 감안하여 이루어진 것이며, 반도체 장치의 특성의 저하를 안정되게 억제할 수 있는 반도체 장치의 제조 방법을 제공하는 것이다.
즉, 본 발명의 반도체 장치의 제조 방법은 마스킹용 잉크를 반도체 기판에 도포해서 마스크를 형성하는 공정과, 확산층을 형성하는 공정을 구비하고, 마스킹용 잉크의 도포전, 도포중 및 도포후 중 적어도 어느 하나의 타이밍에서 마스킹용 잉크를 가열하는 공정 또는 마스킹용 잉크에 광조사하는 공정 중 어느 하나의 공정을 포함하는 것을 특징으로 한다.
본 발명에 있어서 상기 가열하는 공정은 반도체 기판을 가열함으로써 행하는 형태를 포함한다.
상기 반도체 기판은 실리콘 기판인 것이 바람직하다. 또 상기 마스킹용 잉크는 SiO2 전구체 및 TiO2 전구체 중 적어도 1개의 전구체를 포함하는 것이 바람직하다. 여기에서, 마스킹용 잉크는 광경화성 수지 및 열경화성 수지 중 적어도 한쪽의 수지를 포함하는 것이 바람직하다.
본 발명의 반도체 장치의 제조 방법에는 상기 마스킹용 잉크를 가열하는 공정후 또는 마스킹용 잉크에 광조사하는 공정후에 마스킹용 잉크를 소성하는 공정을 포함하는 형태가 포함된다.
(발명의 효과)
본 발명의 반도체 장치의 제조 방법에 의하면, 마스킹용 잉크 도포전, 도포중 및 도포후 중 적어도 어느 하나의 타이밍에서 마스킹용 잉크를 가열하는 공정 또는 마스킹용 잉크에 광조사하는 공정 중 어느 하나의 공정을 포함하므로, 반도체 기판에 정밀도 좋게 세선의 도핑 부분을 형성할 수 있고, 그 결과, 상기 반도체 기판을 포함하는 반도체 장치의 특성 저하를 억제할 수 있다.
도 1은 본 발명의 이면형 태양 전지의 일례의 개략 단면도이다.
도 2(a)?도 2(i)는 도 1의 이면형 태양 전지의 제조 방법의 일례를 도해하는 모식적인 단면도이다.
도 3(a) 및 도 3(b)는 본 발명에 있어서의 마스킹용 잉크의 도포 및 가열 방법을 도해하는 모식도이다.
도 4(a)는 참고예 1에 있어서 반도체 기판 상에 형성된 마스크의 높이 및 폭의 실측값을 나타내는 도면이며, 도 4(b)는 참고예 2에 있어서 반도체 기판 상에 형성된 마스크의 높이 및 폭의 실측값을 나타내는 도면이다.
도 5(a)는 참고예 3에 있어서 반도체 기판 상에 형성된 마스크의 높이 및 폭의 실측값을 나타내는 도면이며, 도 5(b)는 참고예 4에 있어서 반도체 기판 상에 형성된 마스크의 높이 및 폭의 실측값을 나타내는 도면이며, 도 5(c)는 참고예 5에 있어서 반도체 기판 상에 형성된 마스크의 높이 및 폭의 실측값을 나타내는 도면이다.
도 6은 본 발명의 제조 방법의 일례에 의해 제작된 이면 전극형 태양 전지의 이면의 일례의 모식적인 평면도이다.
도 7은 본 발명의 제조 방법의 일례에 의해 제작된 이면 전극형 태양 전지의 이면의 다른 일례의 모식적인 평면도이다.
도 8은 본 발명의 제조 방법의 일례에 의해 제작된 이면 전극형 태양 전지의 이면의 또 다른 일례의 모식적인 평면도이다.
도 9는 종래의 잉크젯 방식에 의한 마스킹용 잉크의 도포 방법을 도해하는 모식도이다.
이하, 본 발명의 실시형태에 대해서 설명한다. 또한, 본 발명의 도면에 있어서 동일한 참조 부호는 동일부분 또는 상당부분을 나타내는 것으로 한다.
<실시형태 1:가열+확산>
도 1에 본 발명의 반도체 장치의 일례인 이면 전극형 태양 전지의 일례의 모식적인 단면도를 나타낸다. 여기에서, 도 1에 나타내는 이면 전극형 태양 전지는 반도체 기판(10)과, 반도체 기판(10)의 한쪽의 표면에 서로 간격을 두고 형성된 제 1 도전형 도펀트 확산층(12) 및 제 2 도전형 도펀트 확산층(13)과, 반도체 기판(10)의 상기 표면 상 및 다른쪽의 표면인 텍스처 구조(18) 상에 각각 형성된 패시베이션막(11)과, 제 1 도전형 도펀트 확산층(12) 및 제 2 도전형 도펀트 확산층(13)에 각각 전기적으로 접속되는 제 1 도전형용 전극(14) 및 제 2 도전형용 전극(15)을 구비하고 있다.
이하에, 도 2(a)?도 2(i)의 모식적인 단면도 및 도 3(a) 및 도 3(b)의 모식도를 참조해서 본 발명의 반도체 장치의 일례인 도 1에 나타내는 태양 전지의 제조 방법의 일례에 대해서 설명한다.
우선, 도 2(a)에 나타낸 바와 같이 반도체 기판(10)을 준비하고, 그 수광면이 되는 측의 면(이하에 있어서, 단지 「수광면」이라고 하는 경우가 있다)의 전면에 마스킹용 잉크를 도포해서 마스크(30)를 형성한다.
상기 반도체 기판(10)으로서는 실리콘 기판이나, 탄화 규소, 비소 갈륨, 질화 갈륨 등의 화합물 반도체로 이루어지는 기판 등을 예시할 수 있다. 반도체 기판(10)으로서 실리콘 기판을 사용할 경우에는 예를 들면, 실리콘 잉곳의 슬라이스에 의해 발생된 슬라이스 데미지를 제거한 실리콘 기판을 사용해도 좋다. 또한, 상기 슬라이스 데미지의 제거는 예를 들면, 슬라이스 후의 실리콘 기판의 표면을 불화 수소 수용액과 질산의 혼산 또는 수산화 나트륨 등의 알칼리 수용액 등으로 에칭하는 것 등에 의해 행할 수 있다.
또, 반도체 기판(10)의 크기 및 형상은 특별히 한정되지 않고, 예를 들면 두께를 100㎛ 이상 300㎛ 이하로 하고, 1변의 길이를 100mm 이상 200mm 이하로 한 사각형상의 표면을 갖는 것이나, 소위 전자 디바이스에 사용되는 원형상을 갖는 것으로 할 수 있다.
상기 마스크(30)를 형성하기 위한 마스킹용 잉크로서는 공지의 마스크를 형성할 때에 사용되는 잉크를 사용할 수 있다. 또한, 수광면 전면에 도포하는 점에서 도포 방법은 특별히 한정되지 않고, 스크린 인쇄나 스핀코트에 의한 도포나 스프레이에 의한 도포 등에 의해 행하면 좋다. 또한, 수광면측에 형성되는 마스크(30)의 두께는 마스크 기능을 발휘하는 한 특별히 한정되지 않고, 예를 들면 200nm?800nm로 하면 좋다.
마스킹용 잉크의 종류에도 의하지만, 상기 마스크(30)는 마스킹용 잉크를 도포한 후에 반도체 기판(10) 전체를 가열해서 건조시킨 후에 마스킹용 잉크를 소성함으로써 형성된다.
이어서, 도 2(b)에 나타낸 바와 같이 반도체 기판(10)의 마스크(30)를 형성한 수광면측과 반대의 표면(이하에 있어서, 단지 「이면」이라고 하는 경우가 있다)에 부분적으로 개구부(16a)를 형성해서 마스킹용 잉크를 도포해서 건조시켜서 확산 제어용 마스크(31)를 형성한다. 확산 제어용 마스크(31)란 도펀트의 확산을 억제해서 제어 기능을 갖는 막을 말한다. 반도체 기판에 마스킹용 잉크에 의해 마스크가 형성되어 있지 않은 부분(이하, 단지 「도핑 영역」이라고 하는 경우가 있다)에만 도펀트의 확산이 생긴다. 따라서, 마스킹용 잉크를 사용해서 확산 제어용 마스크(31)를 형성함으로써 도핑 영역과 도펀트가 확산되지 않는 영역을 간이하게 제조하는 것이 가능하므로, 결과적으로 간이하게 n형 도핑 영역 및 p형 도핑 영역의 미세한 패터닝을 형성할 수 있다.
본 발명에 있어서는 이렇게 반도체 기판(10)의 이면에 설치하는 확산 제어용 마스크(31)를 형성하는 공정에 있어서 마스킹용 잉크를 반도체 기판(10)에 도포하기 전, 도포중 및 도포한 후 중 어느 하나의 타이밍에 있어서 마스킹용 잉크를 가열하는 공정 또는 마스킹용 잉크에 광조사하는 공정 중 어느 하나의 공정을 포함하는 것을 특징으로 한다. 확산 제어용 마스킹용 잉크를 가열하는 공정 또는 마스킹용 잉크에 광조사하는 공정 중 어느 하나의 공정을 포함함으로써 마스킹용 잉크에 의해 형성되는 마스크(31)를 세선, 또한 후막으로 형성할 수 있다.
본 발명에 있어서, 상기 마스킹용 잉크의 도포 방법으로서는 잉크젯 방식에 의한 도포, 스프레이 도포, 디스펜서 도포 등이 예시된다. 이러한 도포 방법에 있어서는 토출 효율의 점에서 마스킹용 잉크의 점도는 실온(25℃)에 있어서 5mPa?s 이상 25mPa?s 이하의 범위로 조정하는 것이 바람직하고, 10mPa?s 이상 20mPa?s 이하로 하는 것이 보다 바람직하다.
상기 마스킹용 잉크를 사용했을 경우, 종래의 마스크 형성 방법에서는 예를 들면 500nm의 두께의 마스크(31)를 한번의 도포로 형성할 수 없고 복수회의 도포 공정이 필요하게 된다. 이러한 경우, 복수회의 도포를 정밀하게 같은 개소에 행하는 것은 곤란하며, 마스크(31)의 선폭을 일정하게 유지하는 것은 어려웠다.
한편, 본 발명은 상기한 바와 같이 확산 제어용 마스크(31)를 형성하기 위한 마스킹용 잉크를 가열하는 공정 또는 마스킹용 잉크에 광조사하는 공정 중 어느 하나의 공정을 포함하므로, 예를 들면, 확산 제어용 마스크(31)의 선폭을 100㎛ 이하의 가는 선폭으로 형성하는 것이 가능하다. 또한, 선폭의 상한은 100㎛를 초과하는 것으로 하는 것도 가능하다. 또한, 확산 제어용 마스크(31)의 두께는 세선의 선폭이 100㎛ 이하이어도 한번의 도포 공정에서 500nm 이상으로 할 수 있다. 또한, 인접하는 마스크(31)끼리의 간격은 50㎛?1500㎛로 하는 것이 바람직하고, 확산 제어용 마스크(31)의 선폭을 100㎛ 이하로 하는 경우는 본 발명의 잉크의 번짐이 발생하지 않는 제조 방법의 효과가 현저하다. 또한, 특히 치밀한 패턴이 요구되지 않는 경우 마스크(31)끼리의 간격은 상기 효과가 현저한 100㎛를 초과하는 것이나, 1500㎛를 초과하는 것으로 할 수 있다.
본 발명에 있어서 마스킹용 잉크를 가열하는 공정은 마스킹용 잉크를 가열함으로써 마스킹용 잉크의 반도체 기판(10)의 이면에의 잉크 번짐을 방지하는 공정이다. 이하에 있어서, 잉크젯 방식에 의해 마스킹용 잉크를 도포하는 경우에 대해서 도 3(a) 및 도 3(b)를 사용해서 설명한다. 잉크젯 방식에 있어서는 잉크젯 헤드(23)에 유지되며, 소정의 토출압으로 토출된 잉크(24)가 반도체 기판(10) 상에 도포된다. 잉크젯 헤드(23)는 도 3(a) 및 도 3(b) 중의 화살표A의 방향으로 이동해서 반도체 기판(10) 상에 도 3(a) 및 도 3(b)에 나타낸 바와 같이 세선(25)상으로 마스킹용 잉크가 도포된다.
그 때, 도 3(a) 및 도 3(b)에 나타낸 바와 같이 반도체 기판(10)을 적재한 스테이지(21)에 구비한 히터 등의 가열 장치에 의해 반도체 기판(10)을 가열함으로써 도포된 마스킹용 잉크(24)를 간접적으로 가열할 수 있다. 또한, 반도체 기판(10)의 전체를 가열해도 좋지만, 반도체 기판(10)으로부터 잉크젯 헤드(23)로의 열전도에 의해 토출전의 마스킹용 잉크(24)가 가열되어서 잉크(24)의 점도가 변화되고, 토출특성에 영향을 미칠 우려가 있으므로도 3(a) 및 도 3(b)에 나타낸 바와 같이 상기 스테이지(21)는 반도체 기판(10)의 하방 또는 잉크(24)의 도포면과 반대측에 설치하고, 또한, 반도체 기판(10)의 부분적인 가열을 행하는 것이 바람직하다. 이러한 가열은 마스킹용 잉크(24)를 도포하기 전에 반도체 기판(10)을 가열하거나, 마스킹용 잉크(24)의 도포중에 반도체 기판(10)을 가열하거나, 또는 마스킹용 잉크(24)의 도포 직후에 반도체 기판(10)을 가열함으로써 행할 수 있다.
상기 마스킹용 잉크의 가열은 도 3(a) 및 도 3(b)에 나타내는 바와 같은 스테이지(21)에 의한 가열 이외에도, 예를 들면 반도체 기판(10)의 잉크 도포면측의 가열에 의해 행해도 좋다. 이러한 가열은, 예를 들면 도 3(b)에 나타낸 바와 같이, 잉크젯 헤드(23)에 설치된 광조사 장치의 광조사구(26)로부터 마스킹용 잉크(24)가 도포된 부분으로의 광조사에 의해 행할 수 있다. 단, 반도체 기판(10)의 도포면측을 가열하는 경우는 상술한 바와 같이, 열전도에 의한 토출전의 마스킹용 잉크(24)에의 영향을 방지하는 점에서, 예를 들면, 땜납인두와 같이 부분적으로 가열이 가능한 가열 장치나, 상기 도 3(b)에 나타내는 바와 같은 광조사 장치를 잉크젯 헤드(23)의 선도측에 구비해서 광조사를 행함으로써 마스킹용 잉크(24)가 도포되는 부분을 도포 직전에 미리 가열하거나, 또는 도포 직후에 마스킹용 잉크(24)가 도포 된 부근을 가열하는 형태가 바람직하다. 또한, 반도체 기판 또는 마스킹용 잉크(24)를 상기한 바와 같이 직접 가열하는 형태에 한정되지 않고, 예를 들면, 마스킹용 잉크(24)가 토출된 개소의 분위기 온도를 가열한 땜납 인두 등에 의해 승온시킴으로써도 본 발명의 효과는 발휘된다.
또한, 본 발명의 제조 방법에 있어서, 상기 잉크젯 방식 등으로 토출시점까지의 잉크의 점도는 토출압에 의해 제약이 결려 있으므로, 이미 상기 토출에 바람직한 점도로 조정된 마스킹용 잉크(24)를 가열하는 것은 유익하지 않다.
상기 가열하는 공정은, 예를 들면, 반도체 기판(10)의 잉크 도포면의 온도가 40℃?80℃의 범위가 되면 좋고, 50℃?60℃로 하는 것이 보다 바람직하다. 가열 시간은 특별히 한정되지 않는다.
상기 확산 제어용 마스크(31)를 형성하기 위한 마스킹용 잉크(24)는 SiO2 전구체 및 TiO2 전구체 중 적어도 한쪽을 포함하는 것이 바람직하다. SiO2 전구체는 통상 도포전의 마스킹용 잉크(24) 중에 있어서 Si(OH)4의 형태로 존재하고 있다라고 생각되며, 건조 공정에 의해 SiO2로 변화되어 확산 제어용 마스크(31)로서의 역할을 한다. SiO2 전구체를 형성하는 것으로서, 이외에 TEOS(테트라에틸오르소실리케이트)와 같은 일반식:R1 nSi(OR2)4-n으로 나타내어지는 물질(R1은 메틸기, 에틸기 또는 페닐기, R2는 메틸기, 에틸기, n-프로필기 또는 이소프로필기이며, n은 0, 1 또는 2이다), 실록산, 폴리실록산 등이 예시된다. 또한, TiO2 전구체를 형성하는 것은 Ti(OH)4 이외에 TPT(테트라이소프로폭시티탄)와 같은 R3 nTi(OR4)4-n으로 나타내어지는 물질(R3은 메틸기, 에틸기 또는 페닐기, R4는 메틸기, 에틸기, n-프로필기 또는 이소프로필기이며, n은 0, 1 또는 2이다), TiCl4, TiF4, TiOSO4 등이 예시된다.
마스킹용 잉크(24)에 의해 형성되는 확산 제어용 마스크(31)는 잉크에 SiO2 전구체 및 TiO2 전구체 중 적어도 한쪽을 포함할 경우, 그 주성분은 SiO2 및/또는 TiO2가 된다. 여기서 상기 세선이며 또한 후막의 마스크(31)를 형성하기 위해서 마스킹용 잉크(24)에 있어서의 SiO2 전구체 및/또는 TiO2 전구체의 농도는 5질량%?30질량%인 것이 바람직하고, 더욱 바람직하게는 10질량%?20질량%이다.
상기 확산 제어용 마스크(31)를 형성하는 마스킹용 잉크(24)에는 용제가 포함된다. 용제로서는 공지의 알콜, 에테르, 친수성의 에스테르로부터 상기 토출 효율에 맞춰서 사용하면 좋다. 구체적으로는 물, 메탄올, 에탄올, 이소프로필알콜 등의 알콜, 에틸렌글리콜, 메틸셀로솔브, 메틸셀로솔브아세테이트, 에틸셀로솔브, 디에틸셀로솔브, 셀로솔브아세테이트, 에틸렌글리콜모노페닐에테르, 메톡시메톡시에탄올, 에틸렌글리콜모노아세테이트, 에틸렌글리콜디아세테이트, 디에틸렌글리콜, 디에틸렌글리콜모노메틸에테르, 디에틸렌글리콜모노에틸에테르아세테이트, 디에틸렌글리콜모노부틸에테르, 디에틸렌글리콜모노부틸에테르아세테이트, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜메틸에틸에테르, 디에틸렌글리콜디에틸에테르, 디에틸렌글리콜아세테이트, 트리에틸글리콜, 트리에틸렌글리콜모노메틸에테르, 트리에틸렌글리콜모노에틸에테르, 테트라에틸렌글리콜, 액체 폴리에틸렌글리콜, 프로필렌글리콜, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 프로필렌글리콜모노부틸에테르, 1-부톡시에톡시프로판올, 디프로필글리콜, 디프로필렌글리콜모노메틸에테르, 디프로필렌글리콜모노에틸에테르, 트리프로필렌글리콜모노메틸에테르, 폴리프로필렌글리콜, 트리메틸렌글리콜, 부탄디알, 1,5-펜탄디알, 헥실렌글리콜, 글리세린, 글리세릴아세테이트, 글리세린디아세테이트, 글리세릴트리아세테이트, 트리메티롤프로핀, 1,2,6-헥산트리올 또는 이들의 친수성 유도체 등의 친수성 다가 알콜, 1,2-프로판디올, 1,5-펜탄디올, 옥탄디올 등의 지방족 및 방향족 다가 알콜 및 이들의 지방족 및 방향족 다가 알콜의 에스테르 및 에테르, 또한 1,2-부탄디올, 1,4-부탄디올, 1,3-부탄디올, 그리고 디옥산, 트리옥산, 테트라히드로푸란, 테트라히드로피란 등의 친수성 에테르, 또한, 메티랄, 디에틸아세탈, 메틸에틸케톤, 메틸이소부틸케톤, 디에틸케톤, 아세토닐아세톤, 디아세톤알콜, 또는 포름산 메틸, 포름산 에틸, 포름산 프로필, 아세트산 메틸, 아세트산 에틸 등의 친수성 에스테르 등이 예시된다. 이들 용제는 1종을 사용해도 좋고, 복수의 용제를 혼합해서 사용해도 좋다. 이들 중에서도 용제로서 부틸셀로솔브 또는 N-메틸-2-피롤리돈 또는 쌍방의 혼합물을 사용하는 것이 바람직하다.
또, 확산 제어용 마스크(31)를 형성하는 마스킹용 잉크(24)에는 증점제 등의 공지의 첨가제를 포함시킬 수 있다. 증점제는 점도를 조정하기 위해서 사용하므로 잉크(24)의 조성에 따라서는 증점제를 사용하지 않는 형태로서도 좋다. 증점제를 사용할 경우는 예를 들면, 에틸셀룰로오스, 폴리비닐피롤리돈, 벤토나이트, 각종 극성 용제 혼합물용의 일반적으로 무기의 리올로지 첨가제, 니트로셀룰로오스 및 그 밖의 셀룰로오스 화합물, 전분, 젤라틴, 아르긴산, Aerosil(등록상표) 등의 고분산성 비정질 규산, Mowital(등록상표) 등의 폴리비닐부티랄, 나트륨카르복시메틸셀룰로오스, Eurelon(등록상표) 등의 열가소성 폴리아미드 수지, Thixin R(등록상표) 등의 유기 피마자유 유도체, Thixatrol plus(등록상표) 등의 디아미드?왁스, Rheolate(등록상표) 등의 팽윤 폴리아크릴산염, 폴리에테르요소-폴리우레탄, 폴리에테르-폴리올 등을 사용하는 것이 가능하지만, 에틸셀룰로오스 또는 폴리비닐피롤리돈 또는 이들의 혼합물을 사용하는 것이 바람직하다. 잉크(24)의 점도가 지나치게 작으면 잉크(24)가 잉크젯 헤드(23)로부터 새어나가는 경우가 있고, 한편, 점도가 지나치게 크면 잉크(24)가 반도체 기판(10)에 부착되기 어려워지므로 확산 제어용 마스크(31)를 형성하는 마스킹용 잉크(24)에 있어서의 증점제의 농도를 5질량%?15질량%로 하는 것이 바람직하고, 8질량%?12질량%로 해서 잉크(24)가 상기 점도가 되도록 조정하는 것이 보다 바람직하다.
소망의 패턴으로 마스킹용 잉크(24)를 도포한 후, 반도체 기판(10)을 예를 들면 400?1000℃에서 10분?60분간 가열하여 마스킹용 잉크(24)에 포함되는 SiO2를 소결시켜서 마스크(31)를 형성시킨다.
이어서, 도 2(c)에 나타낸 바와 같이 상기 확산 제어용 마스크(31)의 개구부(16a)로부터 반도체 기판(10)의 이면에 제 1 도전형 도펀트를 확산시켜서 제 1 도전형 도펀트 확산층(12)을 형성한다. 이 제 1 도전형 도펀트 확산층(12)의 형성 방법에는 예를 들면 기상 확산과 도펀트 확산제를 도포하는 도포 확산 등이 있다. 우선, 기상 확산에 의해 도펀트를 확산시키는 방법에 대해서 설명한다. 반도체 기판(10)을 로 내에 설치하고, 예를 들면, 800?1000℃에서 20분?100분간, 제 1 도전형의 도펀트를 확산시킴으로써 확산 제어용 마스크(31)의 개구부(16a)에 상당하는 부분에 제 1 도전형 도펀트가 반도체 기판(10) 내로 확산되어 고농도 도핑 영역인 제 1 도전형 도펀트 확산층(12)이 형성된다. 이어서 도포 확산에 대해서 설명한다. 도포 방법에는 예를 들면, 스핀코트 도포, 스프레이 도포, 디스펜서를 사용한 도포, 잉크젯 도포, 스크린 인쇄, 철판 인쇄, 요판 인쇄 또는 평판 인쇄 등을 사용할 수 있다. 그 중 어느 하나의 방법에 의해 개구부(16a)에 상당하는 부분에 제 1 도전형 도펀트를 포함하는 제 1 도전형 도펀트 확산제를 도포하고, 예를 들면, 800?1000℃의 로 내에서 20?100분간 설치함으로써 제 1 도펀트 확산층(12)이 형성된다.
또, 제 1 도전형 도펀트 확산제로서는 제 1 도전형 도펀트원을 포함하는 것을 사용할 수 있고, 제 1 도전형 도펀트원으로서는 제 1 도전형이 n형인 경우에는 예를 들면, 인산염, 산화인, 5산화 2인, 인산 또는 유기인 화합물과 같은 인원자를 포함하는 화합물을 단독으로 또는 2종 이상 병용해서 사용할 수 있고, 제 1 도전형이 p형인 경우에는 예를 들면, 산화 붕소, 붕산, 유기 붕소 화합물, 붕소-알루미늄 화합물, 유기 알루미늄 화합물 또는 알루미늄염과 같은 붕소 원자 및/또는 알루미늄원자를 포함하는 화합물을 단독으로 또는 2종 이상 병용해서 사용할 수 있다.
또, 제 1 도전형 도펀트 확산제의 제 1 도전형 도펀트원 이외의 성분으로서는 예를 들면, 용매와, 실란 화합물과, 증점제를 포함하는 것 등을 사용할 수 있다. 또한, 증점제는 점도를 조정할 목적으로 사용하는 것이며, 도펀트 확산제에 증점제가 포함되어 있지 않아도 좋다.
여기서, 용매로서는 예를 들면, 물, 메탄올, 에탄올, 에틸렌글리콜모노부틸에테르, 디에틸렌글리콜모노부틸에테르, 프로필렌글리콜모노메틸에테르, 디프로필렌글리콜모노메틸에테르, 1,2-프로판디올, 1,4-부탄디올, 1,3-부탄디올, 디옥산, 트리옥산, 테트라히드로푸란, 테트라히드로피란메티랄, 디에틸아세탈, 메틸에틸케톤, 메틸이소부틸케톤, 디에틸케톤, 아세토닐아세톤, 디아세톤알콜, 포름산 메틸, 포름산 에틸, 포름산 프로필, 아세트산 메틸, 아세트산 에틸, 무수 아세트산, N-메틸피롤리돈 등을 들 수 있다. 용매는 1종을 단독으로 또는 2종 이상을 혼합해서 사용할 수 있다.
또, 실란 화합물로서는 예를 들면, 이하의 일반식(I)으로 나타내어지는 것을 사용할 수 있다.
R5 nSi(OR6)4-n …（I)
상기 일반식(2)에 있어서 R5는 메틸기, 에틸기 또는 페닐기를 나타낸다. 또한, 상기 일반식(I)에 있어서 R6은 메틸기, 에틸기, 프로필기, 이소프로필기, 부틸기 등의 탄소수 1?4의 직쇄상 또는 분기쇄상의 알킬기를 나타낸다. 또한, 상기 일반식(I)에 있어서 n은 0?4의 정수를 나타낸다.
상기 일반식(I)으로 나타내어지는 실란 화합물로서는 예를 들면, 테트라메톡시실란, 테트라에톡시실란, 테트라프로폭시실란, 테트라부톡시실란, 이들의 염(테트라에틸오르소규산염 등)을 들 수 있다. 실란 화합물은 1종을 단독으로 사용 또는 2종 이상을 병용할 수 있다.
또, 증점제로서는 예를 들면, 피마자유, 벤토나이트, 니트로셀룰로오스, 에틸셀룰로오스, 폴리비닐피롤리돈, 전분, 젤라틴, 아르긴산, 비정질 규산, 폴리비닐부티랄, 나트륨카르복시메틸셀룰로오스, 폴리아미드 수지, 유기 피마자유 유도체, 디아미드?왁스, 팽윤 폴리아크릴산염, 폴리에테르요소-폴리우레탄, 폴리에테르-폴리올 등을 들 수 있다. 증점제는 1종을 단독으로 사용 또는 2종 이상을 병용할 수 있다.
그 후, 예를 들면 농도 10% 정도의 불화 수소산 수용액에 1분간 정도 침지함으로써 확산 제어용 마스크(31)를 제거할 수 있다.
이어서, 도 2(d)에 나타낸 바와 같이 반도체 기판(10)의 이면에 부분적으로 개구부(17a)를 형성해서 마스킹용 잉크(24)를 도포해서 건조시켜서 확산 제어용 마스크(32)를 형성한다. 이 마스크(32)는 상기 제 1 도전형의 도펀트를 확산하기 위해서 설치한 확산 제어용 마스크(31)(도 2(b))와 같은 공정 및 조건에 의해 형성할 수 있다. 즉, 확산 제어용 마스크(32)를 형성하는 공정에 있어서 마스킹용 잉크(24)를 반도체 기판(10)에 도포하기 전, 도포중 및 도포한 후 중 적어도 어느 하나의 타이밍에 있어서 마스킹용 잉크(24)를 가열하는 공정을 포함함으로써 마스킹용 잉크(24)에 의해 형성되는 마스크(32)를 세선, 또한 후막으로 형성할 수 있다.
이어서, 도 2(e)에 나타낸 바와 같이, 확산 제어용 마스크(32)의 개구부(17a)로부터 반도체 기판(10)의 이면에 제 1 도전형과는 반대의 도전형을 갖는 제 2 도전형의 도펀트를 확산시켜서 제 2 도전형 도펀트 확산층(13)을 형성한다. 제 2 도전형 도펀트 확산층(13)의 형성 방법은 상기 제 1 도전형 도펀트 확산층(12)과 같은 방법에 의해 형성할 수 있다.
제 1 도전형과 제 2 도전형은 제 1 도전형을 p형으로 하는 경우, 제 2 도전형이 n형이며, 제 1 도전형을 n형으로 하는 경우에는 제 2 도전형이 n형이 된다. p형의 도펀트로서는 예를 들면, 보론 또는 알루미늄을 사용할 수 있고, n형의 도펀트로서는 예를 들면, 인 등을 사용할 수 있다.
그 후, 반도체 기판(10)을 예를 들면 농도 10% 정도의 불화 수소산 수용액에 1분간 정도 침지함으로써 확산 제어용 마스크(32) 및 마스크(30)를 제거한다.
이어서, 도 2(f)에 나타낸 바와 같이 반도체 기판(10)의 수광면에 예를 들면 피라미드상의 요철 등으로 이루어지는 텍스처 구조(18)를 형성한다. 텍스처 구조(18)는, 예를 들면, 반도체 기판(10)의 수광면을 에칭함으로써 형성할 수 있다. 또한, 반도체 기판(10)의 수광면의 에칭은 반도체 기판(10)이 실리콘 기판으로 이루어지는 경우에는 예를 들면 수산화 나트륨 또는 수산화 칼륨 등의 알칼리 수용액에 이소프로필알콜을 첨가한 액을 예를 들면 70℃ 이상 80℃ 이하로 가열한 에칭액을 사용해서 반도체 기판(10)의 수광면을 에칭함으로써 행할 수 있다.
예를 들면, 반도체 기판(10)을 75?85℃ 정도로 유지하고, 계면활성제로서 이소프로필알콜을 수산화 칼륨 수용액 등에 대하여 1?10질량% 첨가한 1?10질량%의 수산화 칼륨 또는 수산화 나트륨의 수용액을 상기한 바와 같이 70℃ 이상 80℃ 이하로 승온하고, 이 용액에 10?60분간 반도체 기판(10)의 수광면을 침지시킴으로써 수광면에 텍스처 구조(18)를 형성한다. 그 외, 텍스처 구조(18)를 형성하는 방법에는 히드라진 수용액 등을 사용하는 방법 등 수광면에 입사광 반사를 억제하는 텍스처 구조(18)를 형성할 수 있는 것이면 공지의 어떤 방법이라도 사용할 수 있다.
또한, 텍스처 구조(18)는 형성되어 있지 않아도 좋지만, 반도체 기판(10)에의 태양광의 입사량을 많게 하기 위해서는 텍스처 구조(18)는 형성되어 있는 것이 바람직하다.
이어서, 도 2(g)에 나타낸 바와 같이, 반도체 기판(10)의 제 1 도전형 도펀트 확산층(12) 및 제 2 도전형 도펀트 확산층(13)이 각각 노출되어 있는 이면 상 및 반도체 기판(10)의 텍스처 구조(18)가 형성되어 있는 수광면 상에 패시베이션막(11)을 형성한다. 또한, 수광면 상에 형성되는 패시베이션막(11)은 소위 반사 방지막으로서 기능하는 막이다.
여기서, 패시베이션막(11)으로서는 예를 들면, 산화 실리콘막, 질화 실리콘막 또는 산화 실리콘막과 질화 실리콘막의 적층체 등을 사용할 수 있다. 또한, 패시베이션막(11)은, 예를 들면, 플라즈마 CVD법 등에 의해 형성할 수 있다.
이어서, 도 2(h)에 나타낸 바와 같이, 반도체 기판(10)의 이면의 패시베이션막(11)의 일부를 제거함으로써 콘택트홀(16b) 및 콘택트홀(17b)을 형성하고, 콘택트홀(16b)로부터 제 1 도전형 도펀트 확산층(12)의 표면을 노출시킴과 아울러 콘택트홀(17b)로부터 제 2 도전형 도펀트 확산층(13)의 표면을 노출시킨다.
여기서, 콘택트홀(16b) 및 콘택트홀(17b)은, 예를 들면, 포토리소그래피 기술을 사용해서 콘택트홀(16b) 및 콘택트홀(17b)의 각각의 형성 개소에 대응하는 부분에 개구를 갖는 레지스트 패턴을 패시베이션막(11) 상에 형성한 후에 레지스트 패턴의 개구로부터 패시베이션막(11)을 에칭 등에 의해 제거하는 방법, 또는 콘택트홀(16b) 및 콘택트홀(17b)의 각각의 형성 개소에 대응하는 패시베이션막(11)의 부분에 에칭 페이스트를 도포한 후에 가열함으로써 패시베이션막(11)을 에칭해서 제거하는 방법 등에 의해 형성할 수 있다.
또한, 에칭 페이스트로서는 예를 들면, 에칭 성분으로서 인산을 포함하고, 에칭 성분 이외의 성분으로서 물, 유기용매 및 증점제를 포함하는 것 등을 사용할 수 있다. 유기용매로서는 예를 들면, 에틸렌글리콜, 에틸렌글리콜모노부틸에테르, 프로필렌카보네이트 또는 N-메틸-2-피롤리돈 등의 적어도 1종을 사용할 수 있다. 또한, 증점제로서는 예를 들면 셀룰로오스, 에틸셀룰로오스, 셀룰로오스 유도체, 나일론6, 또는 폴리비닐피롤리돈 등의 적어도 1종을 사용할 수 있다.
이어서, 도 2(i)에 나타낸 바와 같이, 콘택트홀(16b)을 통해서 제 1 도전형 도펀트 확산층(12)에 전기적으로 접속되는 제 1 도전형용 전극(14)을 형성함과 아울러 콘택트홀(17b)을 통해서 제 2 도전형 도펀트 확산층(13)에 전기적으로 접속되는 제 2 도전형용 전극(15)을 형성한다.
여기서, 제 1 도전형용 전극(14) 및 제 2 도전형용 전극(15)으로서는 예를 들면, 은 등의 금속으로 이루어지는 전극을 사용할 수 있다.
이상에 의해 본 실시형태에 있어서의 태양 전지의 제조 방법에 의해 이면 전극형 태양 전지를 제작할 수 있다.
도 6에 본 발명의 제조 방법에 의해 제작된 이면 전극형 태양 전지의 이면의 일례의 모식적인 평면도를 나타낸다.
여기서, 도 6에 나타낸 바와 같이, 이면 전극형 태양 전지의 이면에 있어서는 복수의 띠형상의 제 1 도전형용 전극(14)과 복수의 띠형상의 제 2 도전형용 전극(15)이 각각 1개씩 교대로 간격을 두고 배열되어 있고, 모든 제 1 도전형용 전극(14)이 1개의 띠형상의 제 1 도전형용 집전 전극(14a)에 전기적으로 접속되어 있고, 모든 제 2 도전형용 전극(15)이 1개의 띠형상의 제 2 도전형용 집전 전극(15a)에 전기적으로 접속되어 있다.
또, 이면 전극형 태양 전지의 이면에 있어서 복수의 띠형상의 제 1 도전형용 전극(14)의 각각의 하방에는 고농도 제 1 도전형 도펀트 확산층(12)이 배치되고, 복수의 띠형상의 제 2 도전형용 전극(15)의 각각의 하방에는 제 2 도전형 도펀트 확산층(13)이 배치되어 있게 되지만, 제 1 도전형 도펀트 확산층(12) 및 제 2 도전형 도펀트 확산층(13)의 형상 및 크기는 특별히 한정되지 않는다. 예를 들면, 제 1 도전형 도펀트 확산층(12) 및 제 2 도전형 도펀트 확산층(13)은 제 1 도전형용 전극(14) 및 제 2 도전형용 전극(15)의 각각을 따라 띠형상으로 형성되어 있어도 좋고, 제 1 도전형용 전극(14) 및 제 2 도전형용 전극(15)의 각각의 일부에 접하는 도트상으로 형성되어 있어도 좋다.
도 7에 본 발명의 제조 방법에 의해 제작된 이면 전극형 태양 전지의 이면의 다른 일례의 모식적인 평면도를 나타낸다. 여기에서, 도 7에 나타낸 바와 같이, 제 1 도전형용 전극(14) 및 제 2 도전형용 전극(15)은 각각 동일 방향으로 신장(도 7의 상하 방향으로 신장)하는 띠형상으로 형성되어 있고, 반도체 기판(10)의 이면에 있어서 상기 신장 방향과 직교하는 방향으로 각각 1개씩 교대로 배치되어 있다.
도 8에 본 발명의 제조 방법에 의해 제작된 이면 전극형 태양 전지의 이면의 또 다른 일례의 모식적인 평면도를 나타낸다. 여기에서, 도 8에 나타낸 바와 같이, 제 1 도전형용 전극(14) 및 제 2 도전형용 전극(15)은 각각 점상으로 형성되어 있고, 점상의 제 1 도전형용 전극(14)의 열(도 8의 상하 방향 또는 좌우 방향으로 신장) 및 점상의 제 2 도전형용 전극(15)의 열(도 8의 상하 방향 또는 좌우 방향으로 신장)이 각각 반도체 기판(10)의 이면에 있어서 1열씩 교대로 배치되어 있다.
또한, 도 2(a)?도 2(i)에 있어서는 설명의 편의상 반도체 기판(10)에 1개의 제 1 도전형 도펀트 확산층(12)과, 1개의 제 2 도전형 도펀트 확산층(13)만이 형성되도록 나타내어져 있지만, 실제로는 복수의 제 1 도전형 도펀트 확산층(12)과, 복수의 제 2 도전형 도펀트 확산층(13)이 형성되어도 좋은 것은 말할 필요도 없다.
상기에 있어서 예시한 바와 같이, 본 발명에 있어서는 마스킹용 잉크(24)를 잉크(24)의 도포전, 도포중 또는 도포후에 가열하는 공정을 포함하므로, 가열을 하지 않고 마스킹용 잉크(24)를 반도체 기판(10)의 이면에 도포한 경우에 반도체 기판(10)의 이면에 있어서 잉크(24)가 번지는 것을 방지할 수 있다. 따라서, 본 발명에 있어서는 반도체 기판(10)에 확산 방지용 마스크(31,32)를 소망의 위치에 정확하게 형성할 수 있으므로, 도펀트 확산층(12,13)도 소망의 위치에 정확하게 형성할 수 있고, 결과적으로 태양 전지 등의 반도체 장치의 특성의 저하를 억제할 수 있다.
<실시형태 2:광조사+기상확산>
본 실시형태 2에 있어서는 상기 실시형태 1에서의 마스킹용 잉크(24)를 기판가열에 의해 세선화하는 공정 대신에 상기 마스킹용 잉크(24)에 기판 상에서 광조사하는 공정을 포함하는 경우의 반도체 장치의 제조 방법에 대해서 설명한다. 상기 광조사하는 공정 이외의 반도체 장치의 제조 방법의 각 공정은 실시형태 1과 동일하므로 그 설명은 생략한다.
마스킹용 잉크(24)에 광조사하는 공정을 포함함으로써 광조사의 열에 의해 도포 전후의 잉크(24)를 가열함으로써 반도체 기판(10) 상에 후막의 세선을 형성할 수 있다. 또한, 상기 도 3(a) 및 도 3(b)에 나타내는 스테이지(21)에 구비한 가열 장치에 의한 가열에서는 잉크젯 헤드(23)에의 열의 영향을 회피하기 위해서 보다 부분적인 가열이 가능한 광조사에 의한 가열을 포함하는 것이 바람직하다.
본 발명에 있어서 광조사는 레이저 조사 또는 할로겐 램프 조사 등에 의해 행할 수 있다. 이러한 광조사에 사용하는 장치로서는 종래 공지의 장치를 잉크젯 헤드(23)에 선도 또는 종동하도록 구비하거나, 잉크젯 헤드(23)과는 별개로 반도체 기판(10) 이면을 가열할 수 있는 위치에 구비하거나 할 수 있다.
상기 광조사하는 공정을 포함할 경우, 확산 제어용 마스크(31,32)를 형성하는 마스킹용 잉크(24)에는 후술과 같이 열경화성 수지를 포함시켜 두는 것이 바람직하다.
이러한 열경화성 수지로서는 점도의 점에서, 예를 들면 입경이 1㎛?10㎛의 범위에 있는 미립자를 사용하는 것이 바람직하다.
열경화성 수지를 마스킹용 잉크(24)에 함유해 두고, 잉크젯 헤드(23)로부터 토출된 마스킹용 잉크(24)를 반도체 기판(10) 상에 도포되기 전에 마스킹용 잉크(24)에 광조사함으로써 열경화성 수지가 경화되므로, 마스킹용 잉크(24)의 점도를 토출되었을 때보다 고점도의 것으로 할 수 있다. 잉크젯 헤드(23)로부터 토출 된 잉크(24)가 반도체 기판(10) 상에 착탄했을 때의 번짐을 저감시키기 위해서는 열경화성 수지에도 의하지만, 예를 들면, 마스킹용 잉크(24)에 있어서 열경화성 수지의 농도를 1질량%?20질량%, 보다 바람직하게는 3질량%?10질량%로 하는 것이 바람직하다. 또한, 번짐이 없는 도포를 행하기 위해서는 상기 잉크(24)에 대하여 출력을 1000W/㎠?5000W/㎠로 한 레이저를 사용해서 0.5초 이상 5초 이하의 시간, 잉크젯 헤드(23)로부터 토출되어 반도체 기판(10)에 도포되기 전의 마스킹용 잉크(24), 또는 반도체 기판(10)에 도포된 직후의 마스킹용 잉크(24)에 조사하는 것이 바람직하다(도 3(b) 참조).
또한, 상기 열경화성 수지 대신에 또는 열경화성 수지와 함께 광경화성 수지를 마스킹용 잉크(24)에 함유시켜도 좋다. 이 경우는 상기 레이저 조사 및 할로겐 램프 조사 등에 대신해서 UV 조사를 행하는 것이 바람직하다.
본 실시형태 2에 있어서, 상기한 바와 같이 확산 제어용 마스킹용 잉크(24)를 광조사하는 공정을 포함하므로, 예를 들면, 확산 제어용 마스크(31,32)의 선폭을 100㎛ 이하로 형성하는 것이 가능하다. 또한, 확산 제어용 마스크(31,32)의 선폭의 상한은 100㎛를 초과하는 것으로 하는 것도 가능하다. 또한, 확산 제어용 마스크(31,32)의 두께는 세선의 선폭이 100㎛ 이하이어도 한번의 도포 공정에서 350nm 이상으로 할 수 있다. 또한, 인접하는 마스크끼리의 간격은 50㎛?1500㎛로 하는 것이 바람직하고, 100㎛ 이하로 하는 경우는 본 발명의 잉크(24)의 번짐이 발생하지 않는 제조 방법의 효과가 현저하다.
상기에 있어서 예시한 바와 같이, 본 발명에 있어서는 마스킹용 잉크(24)를 잉크(24)의 도포전, 도포중 또는 도포후에 광조사하는 공정을 포함하므로 광조사나 가열을 하지 않고 마스킹용 잉크(24)를 반도체 기판(10)의 이면에 도포한 경우에 반도체 기판(10)의 이면에 있어서 잉크(24)가 번지는 것을 방지할 수 있다. 따라서, 본 발명에 있어서는 반도체 기판(10)에 확산 방지용 마스크(31,32)를 소망의 위치에 정확하게 형성할 수 있으므로 도펀트 확산층(12,13)도 소망의 위치에 정확하게 형성할 수 있고, 결과적으로 태양 전지 등의 반도체 장치의 특성의 저하를 억제할 수 있다.
또한, 본 발명에 있어서의 반도체 장치로서 태양 전지가 해당되는 경우, 태양 전지의 개념에는 반도체 기판의 한쪽의 표면(이면)에만 제 1 도전형용 전극 및 제 2 도전형용 전극의 쌍방이 형성된 구성의 이면 전극형 태양 전지 뿐만 아니라, MWT(Metal Wrap Through) 셀(반도체 기판에 형성된 관통 구멍에 전극의 일부를 배치한 구성의 태양 전지) 등의 소위 백콘택트형 태양 전지(태양 전지의 수광면과 반대측의 이면으로부터 전류를 인출하는 구조의 태양 전지) 및 반도체 기판의 수광면과 이면에 각각 전극을 형성해서 제조된 양면 전극형 태양 전지 등의 모든 구성의 태양 전지가 포함된다. 그 외, 본 발명의 반도체 장치의 제조 방법은 정밀도 좋은 확산 제어용 마스크를 형성할 수 있으므로, 확산을 제어하는 마스크를 형성하는 공정을 포함하는 모든 반도체 장치의 제조 방법에 유익하다.
실시예
이하, 실시예를 들어서 본 발명을 보다 상세하게 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
(실시예 1)
상기 실시형태 1에 따라 이면 전극형 태양 전지를 제조했다. 우선, 1변이 100mm인 정방형의 표면을 갖고, 두께가 200㎛ 정도인 n형 실리콘 웨이퍼의 슬라이스 데미지층을 수산화 나트륨 용액으로 제거함으로써 소수성의 n형 실리콘 기판을 준비했다.
이어서, n형 실리콘 기판의 한쪽의 표면에 마스크로서 두께 300nm의 산화막을 마스킹용 잉크를 도포후에 소성해서 형성했다.
상기 n형 실리콘 기판의 다른쪽의 표면에 확산 제어용 마스크를 형성하기 위해서 잉크젯 방식에 의해 조성이 TEOS 20질량%, 물을 포함하는 용매가 80질량%, 점도가 25℃에 있어서 15mPa?s인 마스킹용 잉크를 도포했다. 잉크젯으로부터의 마스킹용 잉크의 토출조건으로서는 토출 주파수 20kHz, 잉크젯 헤드의 이동 속도를 50mm/s, 토출 전압을 24V로 했다. n형 실리콘 기판은 스테이지에 적재시켜 두고, 이 스테이지에 구비한 가열 장치(히터)에 의해 마스킹용 잉크 도포 직전에 잉크 도포 개소의 n형 실리콘 기판의 표면을 50℃로 하고, 잉크젯 헤드로부터 토출된 잉크가 도포되도록 설정했다. 그 후, 200℃에서 10분간 마스킹용 잉크를 건조시켰다.
그 후, 산소와 질소의 혼합 분위기 하에 있어서 500℃?800℃에서 30분간 마스킹용 잉크를 소성하고, 산화막으로 이루어지는 선폭 1000㎛, 두께 1㎛의 확산 제어용 마스크를 형성했다.
그리고, 개구부로부터 p형 도펀트를 기상확산시켜서 p형 도펀트 확산층을 형성했다. 그 후, 한번 확산 방지용 마스크를 제거하고, n형 도펀트를 확산시키기 위해서 상기 확산 방지용 마스크의 형성 방법에 따라 마스킹용 잉크를 가열하는 공정을 포함시켜서 확산 방지용 마스크를 다시 형성했다. 이후에 개구부로부터 n형 도펀트를 기상확산시켜서 n형 도펀트 확산층을 형성했다. 그 후, 이면의 확산 방지용 마스크 및 표면의 마스크를 제거하고, 표면측에 텍스처 구조를 형성했다. 그 후, 패시베이션막을 각각의 표면에 형성한 후, 실시형태 1에 기재한 공정에 의해 이면에 p형 도펀트 확산층 및 n형 도펀트 확산층을 형성한 n형 실리콘 기판을 사용해서 이면 전극형 태양 전지를 제작하고, 그 특성을 평가한 결과 우수한 특성을 나타내는 것이 확인되었다.
(참고예 1 및 2)
도 4(a)에 실시예 1에서 사용한 마스킹용 잉크를 사용하고, 실시예 1과 동일한 n형 실리콘 기판 상에 상기 실시예 1의 토출 조건 및 가열 조건으로 마스킹용 잉크의 도포 및 가열을 행하고, 그 후 실시예 1과 같은 조건으로 마스킹용 잉크를 소성했을 때의 마스크의 선폭 및 두께의 결과를 나타낸다(참고예 1). 또한, 도 4(b)에 상기 조건에 있어서 가열을 행하지 않은 경우에 형성된 마스크의 선폭 및 두께의 결과를 나타낸다(참고예 2). 이들의 결과로부터 실시예 1과 같이, n형 실리콘 기판의 가열을 행하는 경우는 마스크의 선폭이 가늘고, 충분한 두께가 있는 마스크를 형성할 수 있는 것을 알 수 있다.
(참고예 3)
참고예 1과 토출 조건을 변경한 것 이외는 참고예 1과 같이 마스크를 형성했다. 도 5(a)에 마스크의 선폭 및 두께의 결과를 나타낸다.
또한, 토출 조건은 토출 주파수 50kHz, 잉크젯 헤드의 이동 속도를 50mm/s, 토출 전압을 24V로 했다. 토출 주파수가 상승하는 것은 이동 속도가 상승한 것과 기술적으로 동의이다.
(참고예 4)
스테이지에 의한 가열 대신에 잉크젯에 의해 마스킹용 잉크가 도포된 직후에 도포된 마스킹용 잉크를 n형 실리콘 기판의 이면으로부터 2mm 떨어진 위치에 200℃로 가열한 땜납 인두를 3초간 배치하고, 간접적으로 마스킹용 잉크를 가열한 것 이외는 참고예 3과 같은 조건에 의해 마스크를 형성했다. 도 5(b)에 마스크의 선폭 및 두께의 결과를 나타낸다.
(참고예 5)
땜납 인두에 의한 가열을 행하지 않는 이외는 참고예 4와 같이 해서 마스크를 형성했다. 도 5(c)에 마스크의 선폭 및 두께의 결과를 나타낸다.
참고예 3?5의 결과를 비교하면 명확한 바와 같이, 가열을 행함으로써 마스크가 세선화되고 막두께도 증가하고 있는 것을 알 수 있다.
이상과 같이 본 발명의 실시형태 및 실시예에 대해서 설명을 행했지만, 상술의 각 실시형태 및 실시예의 구성을 적당히 조합하는 것도 당초부터 예정되어 있다.
이번 개시된 실시형태 및 실시예는 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 본 발명의 범위는 상기한 설명이 아닌 청구의 범위에 의해 나타내어지며, 청구의 범위와 균등한 의미 및 범위내에서의 모든 변경이 포함되는 것이 의도된다.
(산업상의 이용 가능성)
본 발명에 의하면, 반도체 장치의 특성의 저하를 안정되게 억제할 수 있는 반도체 장치의 제조 방법을 제공할 수 있다. 특히, 본 발명의 반도체 장치의 제조 방법은 태양 전지의 제조 방법으로서 바람직하게 사용할 수 있다.
10:반도체 기판 11:패시베이션막
12:제 1 도전형 도펀트 확산층 13:제 2 도전형 도펀트 확산층
14:제 1 도전형용 전극 14a:제 1 도전형용 집전 전극
15:제 2 도전형용 전극 15a:제 2 도전형용 집전 전극
16a,17a:개구부 16b,17b:콘택트홀
18:텍스처 구조 21:스테이지
23:잉크젯 헤드 24:잉크
25:세선 26:광조사구
30:마스크 31,32:확산 제어용 마스크

Claims (6)

  1. 마스킹용 잉크(24)를 반도체 기판(10)에 도포해서 마스크(31,32)를 형성하는 공정과,
    확산층(12,13)을 형성하는 공정을 구비하고;
    상기 마스킹용 잉크(24)의 도포전, 도포중 및 도포후 중 적어도 어느 하나의 타이밍에서 상기 마스킹용 잉크(24)를 가열하는 공정 또는 상기 마스킹용 잉크(24)에 광조사하는 공정 중 어느 한쪽의 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 가열하는 공정은 상기 반도체 기판(10)을 가열함으로써 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체 기판(10)은 실리콘 기판인 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 마스킹용 잉크(24)는 SiO2 전구체 및 TiO2 전구체 중 적어도 하나의 전구체를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 4 항에 있어서,
    상기 마스킹용 잉크(24)는 광경화성 수지 및 열경화성 수지 중 적어도 한쪽의 수지를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 마스킹용 잉크(24)를 가열하는 공정후 또는 상기 마스킹용 잉크(24)에 광조사하는 공정후에 상기 마스킹용 잉크(24)를 소성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020127027067A 2010-04-23 2011-04-21 반도체 장치의 제조 방법 KR20120134141A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010099762 2010-04-23
JPJP-P-2010-099762 2010-04-23
PCT/JP2011/059845 WO2011132744A1 (ja) 2010-04-23 2011-04-21 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20120134141A true KR20120134141A (ko) 2012-12-11

Family

ID=44834260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127027067A KR20120134141A (ko) 2010-04-23 2011-04-21 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US20130040244A1 (ko)
EP (1) EP2562791A1 (ko)
JP (1) JPWO2011132744A1 (ko)
KR (1) KR20120134141A (ko)
CN (1) CN102859656A (ko)
WO (1) WO2011132744A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140021400A1 (en) * 2010-12-15 2014-01-23 Sun Chemical Corporation Printable etchant compositions for etching silver nanoware-based transparent, conductive film
JP5897269B2 (ja) * 2011-06-28 2016-03-30 日本酢ビ・ポバール株式会社 リン拡散用塗布液
EP2605286A1 (en) * 2011-12-13 2013-06-19 Samsung SDI Co., Ltd. Photoelectric module
JP5567163B2 (ja) * 2012-01-26 2014-08-06 日本合成化学工業株式会社 拡散防止層形成用塗布液およびそれを用いたドーパント拡散層付き半導体基板の製法、並びに太陽電池の製法
US11824126B2 (en) * 2019-12-10 2023-11-21 Maxeon Solar Pte. Ltd. Aligned metallization for solar cells

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5260163A (en) * 1992-05-07 1993-11-09 E. I. Du Pont De Nemours And Company Photoenhanced diffusion patterning for organic polymer films
JPH05309831A (ja) * 1992-05-11 1993-11-22 Matsushita Electric Works Ltd 印字方法
CA2453237A1 (en) * 2001-07-26 2003-02-06 Ciba Specialty Chemicals Holding Inc. Photosensitive resin composition
JP2007049079A (ja) 2005-08-12 2007-02-22 Sharp Corp マスキングペースト、その製造方法およびマスキングペーストを用いた太陽電池の製造方法
US7846823B2 (en) * 2005-08-12 2010-12-07 Sharp Kabushiki Kaisha Masking paste, method of manufacturing same, and method of manufacturing solar cell using masking paste

Also Published As

Publication number Publication date
US20130040244A1 (en) 2013-02-14
WO2011132744A1 (ja) 2011-10-27
EP2562791A1 (en) 2013-02-27
JPWO2011132744A1 (ja) 2013-07-18
CN102859656A (zh) 2013-01-02

Similar Documents

Publication Publication Date Title
US8377809B2 (en) Method of fabricating semiconductor device
US7846823B2 (en) Masking paste, method of manufacturing same, and method of manufacturing solar cell using masking paste
US20110298100A1 (en) Semiconductor device producing method and semiconductor device
JP5271189B2 (ja) 裏面電極型太陽電池セルの製造方法
JP4684056B2 (ja) 太陽電池の製造方法
JP2007049079A (ja) マスキングペースト、その製造方法およびマスキングペーストを用いた太陽電池の製造方法
JP2010267787A (ja) 半導体装置の製造方法
KR20120134141A (ko) 반도체 장치의 제조 방법
JP2010205965A (ja) 半導体装置の製造方法
US8361836B2 (en) Method for manufacturing photoelectric conversion element and photoelectric conversion element
JP2010157654A (ja) 半導体装置の製造方法
US9130101B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2013077730A (ja) 半導体装置の製造方法
JP2013026524A (ja) ｎ型拡散層形成組成物、ｎ型拡散層の製造方法、太陽電池素子の製造方法、及び太陽電池
US9214430B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2013026525A (ja) ｐ型拡散層形成組成物、ｐ型拡散層の製造方法、太陽電池素子の製造方法、及び太陽電池
JP2010161309A (ja) 半導体装置、半導体装置の製造方法および太陽電池の製造方法
EP3702048B1 (en) Method for drying polyimide paste and method for producing solar cells capable of highly-efficient photoelectric conversion
WO2023153255A1 (ja) 不純物拡散組成物、およびこれを用いた太陽電池の製造方法
JP2011029553A (ja) 半導体装置の製造方法
KR20120060582A (ko) 고효율 태양전지 제조방법
JP2015213177A (ja) ｎ型拡散層形成組成物、ｎ型拡散層の製造方法、太陽電池素子の製造方法、及び太陽電池

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application