KR20120131604A - 다중 모드 전력 증폭기 - Google Patents
다중 모드 전력 증폭기 Download PDFInfo
- Publication number
- KR20120131604A KR20120131604A KR1020110049888A KR20110049888A KR20120131604A KR 20120131604 A KR20120131604 A KR 20120131604A KR 1020110049888 A KR1020110049888 A KR 1020110049888A KR 20110049888 A KR20110049888 A KR 20110049888A KR 20120131604 A KR20120131604 A KR 20120131604A
- Authority
- KR
- South Korea
- Prior art keywords
- amplifier
- signal
- cascode
- power amplifier
- power
- Prior art date
Links
- 230000003321 amplification Effects 0.000 claims abstract description 16
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 16
- 230000005540 biological transmission Effects 0.000 claims abstract description 6
- 238000004804 winding Methods 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 18
- 230000008878 coupling Effects 0.000 claims description 16
- 238000010168 coupling process Methods 0.000 claims description 16
- 238000005859 coupling reaction Methods 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 230000008054 signal transmission Effects 0.000 description 4
- 102100032937 CD40 ligand Human genes 0.000 description 3
- 101000868215 Homo sapiens CD40 ligand Proteins 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000010295 mobile communication Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
- H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/516—Some amplifier stages of an amplifier use supply voltages of different value
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/541—Transformer coupled at the output of an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7221—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch at the output of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7236—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
Abstract
본 발명은 사전에 설정된 전력 범위를 갖는 저전력 모드 및 저전력 모드의 전력 범위보다 높은 전력 범위를 갖는 고전력 모드로 동작 가능한 다중 모드 전력 증폭기에 관한 것으로, 적어도 하나의 캐스코드 증폭기를 구비하여 입력 신호를 사전에 설정된 전력 범위를 갖는 고전력 레벨로 증폭하는 고전력 증폭부와, 상기 적어도 하나의 캐스코드 증폭기의 커먼 소스 노드를 공유하여 상기 입력 신호를 상기 고전력 레벨보다 낮은 전력 범위를 갖는 저전력 레벨로 증폭하는 저전력 증폭부와, 상기 고전력 증폭부의 신호 전달 경로와 상기 저전력 증폭부의 신호 전달 경로를 결합하는 결합부를 포함하는 다중 모드 전력 증폭기를 제공한다.
Description
본 발명은 사전에 설정된 전력 범위를 갖는 저전력 모드 및 저전력 모드의 전력 범위보다 높은 전력 범위를 갖는 고전력 모드로 동작 가능한 다중 모드 전력 증폭기에 관한 것이다.
최근 들어, 무선 송수신기를 구성하는 블록들이 CMOS(Complementary Metal Oxide Semiconductor) 공정 기술을 이용하여 구현이 되고 있으며, 하나의 칩으로 집적화가 진행되고 있는 추세이다. 그러나, 이러한 무선 송수신기의 블록들 중 전력 증폭기만은 InGaP(Indium Gallium Phosphide)/GaAs(Gallium Arsenide) HBT(Heterojunction Bipolar Transistor) 공정을 이용하여 구현되어 있다. 하지만, 상술한 InGAP/GaAs HBT 공정은 CMOS 공정에 비해 제조비용이 높고 멀티 칩 구조로 형성되어야 하며, 선형성 개선을 위해 CMOS 공정으로 구현되는 조정 회로 블록과의 결합도 어렵다는 단점이 있다. 이러한 이유로 CMOS 공정 기반의 전력 증폭기에 관한 연구가 활발히 진행되고 있다.
한편, 무선 통신 단말기를 구성하고 있는 구성 요소 중 전력 증폭에 관한 구성 요소의 소비 전력이 가장 크며, 전체적인 통화 시간 향상을 위해서는 전력 증폭기의 전력 효율을 증가시킬 필요가 있다. 무선 통신 단말기는 중계기와의 거리에 따라서 출력 전력이 제어되므로, 무선 통신 단말기의 출력 전력에 따른 활용빈도(probability density function)를 참고하면, 최대 전력 출력보다 대략 10dB 이상 백-오프(back-off) 시킨 낮은 출력 전력에서의 효율 향상은 통화 시간 향상에 직접적인 영향을 준다. 즉, 최대 전력 출력인 고전력 모드뿐 아니라 그 보다 낮은 전력 레벨을 갖는 저전력 모드에서의 전력 효율을 증가시킬 필요가 있다.
이에 따라, 저전력 모드 및 고전력 모드에서 전력 증폭 동작을 달리하는 다중 모드 전력 증폭기의 필요성이 대두되었다.
종래의 다중 모드 전력 증폭기에 있어서, 전력 모드별로 다른 신호 전달 경로를 형성할 경우 각 경로별로 임피던스 매칭 회로가 필요하여 회로 면적이 증가하고 제조 비용이 상승하며, 특히 CMOS 공정에서는 임피던스 매칭 회로를 구현하기 위한 수동 소자에 의해 전력 손실이 발생하여 전력 효율이 감소하는 문제점이 있다. 또한, 전력 모드별로 증폭기 회로를 형성할 경우에도 입출력 임피던스 매칭 회로가 필요하여 마찬가지로 회로 면적이 증가하고 제조 비용이 상승하며 수동 소자에 의해 전력 손실이 발생하여 전력 효율이 감소하는 문제점이 있다.
본 발명의 목적은 캐스코드 증폭기의 커먼 소스 노드를 공용으로 사용하고 결합부의 이차 권선에 선택적으로 출력을 연결하여 별도의 임피던스 회로가 필요없는 다중 모드 전력 증폭기를 제공하는 것이다.
상술한 목적을 달성하기 위해, 본 발명의 하나의 기술적인 측면은 적어도 하나의 캐스코드 증폭기를 구비하여 입력 신호를 사전에 설정된 전력 범위를 갖는 고전력 레벨로 증폭하는 고전력 증폭부;
상기 적어도 하나의 캐스코드 증폭기의 커먼 소스 노드를 공유하여 상기 입력 신호를 상기 고전력 레벨보다 낮은 전력 범위를 갖는 저전력 레벨로 증폭하는 저전력 증폭부; 및
상기 고전력 증폭부로부터 출력되는 신호의 전달 경로와 상기 저전력 증폭부로부터 출력되는 신호의 전달 경로를 결합하는 결합부를 포함하는 다중 모드 전력 증폭기를 제공하는 것이다.
본 발명의 하나의 기술적인 측면에 따르면, 공유된 커먼 소스 노드로부터의 입력 신호를 상기 저전력 레벨로 증폭하는 증폭기를 갖는 증폭부; 및
전력 모드 선택에 따라 상기 증폭부로부터의 증폭된 신호가 상기 결합부에 전달되는 신호 경로를 개폐하는 적어도 하나의 스위치를 갖는 스위치부를 포함할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 결합부는 상기 고전력 증폭부로부터의 증폭된 신호를 입력받는 일차 권선과, 상기 저전력 증폭부로부터의 증폭된 신호를 입력받고 상기 일차 권선과 전자기 결합하여 신호 경로를 결합하는 이차 권선을 포함할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 스위치부는 상기 이차 권선의 일단과 접지 사이에 연결되어 상기 증폭부로부터의 증폭된 신호를 상기 이차 권선으로 전달하거나, 상기 이차 권선의 일단과 접지를 연결하는 제1 스위치를 포함할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 스위치부는
신호가 출력되는 상기 이차 권선의 타단에 연결된 캐패시터; 및
상기 캐패시터와 접지 사이에 연결되어 상기 제1 스위치와 함께 스위칭 온 또는 오프하여 상기 캐패시터와 접지 간을 연결 또는 오픈하는 제2 스위치를 더 포함할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 증폭부는 증폭된 신호를 출력하는 드레인, 상기 커먼 소스 노드에 연결된 소스 및 게이트 신호를 입력받는 게이트를 갖는 N형 금속 산화막 반도체 전계효과 트랜지스터(MOS FET;metal-oxide-semiconductor field-effect transistor)일 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 고전력 증폭부는
제1 캐스코드 증폭기 및 제2 캐스코드 증폭기를 갖고, 상기 제1 캐스코드 증폭기 및 제2 캐스코드 증폭기는 서로 병렬 연결되어 상기 입력 신호를 설정된 이득에 따라 증폭하는, 구동 증폭부; 및
제3 캐스코드 증폭기 및 제4 캐스코드 증폭기를 갖고, 상기 제3 캐스코드 증폭기 및 제4 캐스코드 증폭기는 서로 병렬 연결되어 상기 구동 증폭부로부터 증폭된 신호를 설정된 이득에 따라 증폭하는, 전력 증폭부를 포함할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 저전력 증폭부는 상기 구동 증폭부의 상기 제1 캐스코드 증폭기 또는 상기 제2 캐스코드 증폭기의 커먼 소스 노드를 공유할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 입력 신호는 싱글 신호 또는 밸런스 신호일 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 고전력 증폭부는 상기 구동 증폭부와 상기 전력 증폭부 간의 신호 경로의 임피던스를 정합하는 임피던스 정합부를 더 포함할 수 있다.
본 발명에 따르면, 캐스코드 증폭기의 커먼 소스 노드를 공용으로 사용하고 결합부의 이차 권선에 선택적으로 출력을 연결하여 저전력 모드와 고전력 모드로 동작시 별도의 임피던스 회로가 필요없어 제조 비용 및 회로 면적을 저감할 수 있는 효과가 있다.
도 1은 본 발명의 다중 모드 전력 증폭기의 개략적인 구성도.
도 2는 본 발명의 다중 모드 전력 증폭기의 저전력 증폭부에서 바라보는 저항값의 시뮬레이션도.
도 3은 본 발명의 다중 모드 전력 증폭기의 선형성 및 효율을 나타내는 그래프.
도 4는 본 발명의 다중 모드 전력 증폭기의 전력 이득 및 효율을 나타내는 그래프.
도 2는 본 발명의 다중 모드 전력 증폭기의 저전력 증폭부에서 바라보는 저항값의 시뮬레이션도.
도 3은 본 발명의 다중 모드 전력 증폭기의 선형성 및 효율을 나타내는 그래프.
도 4는 본 발명의 다중 모드 전력 증폭기의 전력 이득 및 효율을 나타내는 그래프.
이하, 도면을 참조하여 본 발명을 상세히 설명하도록 한다.
도 1은 본 발명의 다중 모드 전력 증폭기의 개략적인 구성도이다.
도 1을 참조하면, 본 발명의 다중 모드 전력 증폭기(100)는 고전력 증폭부(110), 저전력 증폭부(120) 및 결합부(130)를 포함할 수 있다. 더하여, 상술한 다중 모드 전력 증폭기(100)는 CMOS 공정으로 형성될 수 있다.
고전력 증폭부(110) 및 저전력 증폭부(120)는 사용자의 선택에 따라 입력 신호를 사전에 설정된 전력 레벨 범위를 갖는 고전력 레벨로 증폭시키는 고전력 모드시 고전력 증폭부(110)가 동작하고, 상기 고전력 레벨보다 낮은 전력 레벨 범위를 갖는 저전력 레벨로 입력 신호를 증폭시키는 저전력 모드시에는 저전력 증폭부부(120)가 동작할 수 있다. 결합부(130)는 고전력 증폭부(110) 및 저전력 증폭부(120)으로부터의 신호 전달 경로를 결합할 수 있다.
보다 상세하게는, 고전력 증폭부(110)는 입력 신호를 1차로 증폭하는 구동 증폭부(111)와 증폭된 신호를 재차 증폭하는 전력 증폭부(112)를 포함할 수 있다. 예를 들어, 구동 증폭부(111)는 입력 신호의 전력 레벨을 15dBm 증폭하고, 전력 증폭부(112)는 구동 증폭부(111)에 의해 증폭된 신호의 전력 레벨을 30dBm으로 증폭할 수 있다.
구동 증폭부(111)는 입력 신호의 신호 종류에 따라 적어도 하나의 캐스코드 증폭기를 포함할 수 있다. 즉, 입력 신호가 싱글 신호인 경우 하나의 캐스코드 증폭기를 포함할 수 있으며, 입력 신호가 밸런스 신호인 경우 둘의 캐스코드 증폭기를 포함할 수 있다. 참고적으로 입력 신호가 밸런스 신호일 경우 구동 증폭부(111)의 전단에는 싱글 신호를 밸런스 신호로 변환하는 발룬이 채용될 수 있다. 도 1에는 실시예로 밸런스 신호가 입력되는 것을 도시하였으나 이에 한정되지는 않으며, 구동 증폭부(111)는 제1 캐스코드 증폭기(111a) 및 제1 캐스코드 증폭기(111a)에 병렬 연결된 제2 캐스코드 증폭기(111b)를 포함할 수 있다.
제1 캐스코드 증폭기(111a)는 캐스코드 연결된 제1 및 제2 금속 산화막 반도체 전계효과 트랜지스터(MOS FET;metal-oxide-semiconductor field-effect transistor)(이하, MOS FET)(N1,N2)를 포함할 수 있고, 마찬가지로 제2 캐스코드 증폭기(111b)는 캐스코드 연결된 제3 및 제4 MOS FET(N3,N4)을 포함할 수 있다.
제1 및 제2 MOS FET(N1,N2)는 서로 커먼 소스 연결될 수 있고, 제3 및 제4 MOS FET(N3,N4)는 서로 커먼 소스 연결될 수 있다. 제2 MOS FET(N2)와 제4 MOS FET(N4)의 게이트는 커먼 게이트로 연결될 수 있고. 게이트 신호(Vg1)가 입력될 수 있다. 제1 및 제2 MOS FET(N1,N2)의 커먼 소스 노드 또는 제3 및 제4 MOS FET(N3,N4)의 커먼 소스 노드는 저전력 증폭부(120)과 공유될 수 있다. 도 1에는 제3 및 제4 MOS FET(N3,N4)의 커먼 소스 노드가 저전력 증폭부(120)과 공유된 것으로 도시되어 있으나, 이에 한정되지는 않는다.
전력 증폭부(112)는 구동 증폭부(111)가 싱글 신호를 입력받아 증폭한 경우 하나의 캐스코드 증폭기를 포함할 수 있고, 구동 증폭부(111)가 밸런스 신호를 입력받아 증폭한 경우 적어도 둘의 캐스코드 증폭기를 포함할 수 있다. 도 1에 도시된 바와 같이 실시예로 밸런스 신호가 구동 증폭부(111)에 입력되는 경우 전력 증폭부(112)는 서로 병렬 연결된 제3 및 제4 캐스코드 증폭기(112a,112b)를 포함할 수 있으나, 이에 한정되지는 않는다.
제3 캐스코드 증폭기(112a)는 캐스코드 연결된 제5 및 제6 MOS FET(N5,N6)을 포함할 수 있고, 제4 캐스코드 증폭기(112b)는 캐스코드 연결된 제7 및 제8 MOS FET(N7,N8)을 포함할 수 있다. 제6 MOS FET(N6)와 제8 MOS FET(N8)의 게이트는 커먼 게이트로 연결될 수 있고. 게이트 신호(Vg_PA)가 입력될 수 있다.
구동 증폭부(111)의 제1 및 제2 캐스코드 증폭기(111a,111b) 및 전력 증폭부(112)의 제3 및 제4 캐스코드 증폭기(112a,112b)의 신호 증폭 동작은 기공지된 기술 내용이므로 상세한 설명은 생략하도록 한다.
저전력 증폭부(120)는 사용자의 선택에 따라 고전력 증폭부(110)와 선택적으로 동작한다. 즉, 사용자가 입력 신호를 사전에 설정된 전력 레벨 범위를 갖는 고전력 레벨로 증폭하고자 할 경우 고전력 증폭부(110)를 동작시키고, 저전력 증폭부(120)는 동작하지 않는다. 반대로, 사용자가 입력 신호를 고전력 레벨보다 낮은 전력 레벨 범위를 갖는 저전력 레벨로 증폭하고자 할 경우 저전력 증폭부(120)를 동작시키고, 고전력 증폭부(110)는 동작하지 않는다.
저전력 증폭부(120)는 고전력 증폭부(110)의 구동 증폭부(111)의 제1 캐스코드 증폭기(111a) 또는 제2 캐스코드 증폭기(111b) 중 하나의 커먼 소스 노드를 공유하여 입력 신호를 전달받을 수 있다. 도 1에는 제2 캐스코드 증폭기(111b)의 커먼 소스 노드에 연결되어 입력 신호를 전달받을 수 있으나, 이에 한정되지는 않는다.
저전력 증폭부(120)는 입력 신호를 증폭하는 증폭부(121)와 사용자의 선택에 따라 신호 전달 경로를 개폐하는 스위치부(122)를 포함할 수 있다.
증폭부(121)는 공유된 커먼 소스 노드로부터의 입력 신호를 증폭하는 적어도 하나의 증폭기(Q)를 포함할 수 있고, 더하여 증폭기(Q)의 주변 회로로 인덕터(L), 저항(R), 제1 및 제2 캐패시터(C1,C2)를 포함할 수 있다.
증폭기(Q)는 소스는 공유된 커먼 소스 노드에 연결되고, 드레인은 제2 캐패시터(C2)를 통해 스위치부(122)에 연결되며, 게이트는 제1 캐패시터(C1)을 통해 접지에 연결되는 N MOS FET로 형성될 수 있다. 더하여 게이트는 저항(R)을 통해 게이트 신호(Vg2)를 입력받을 수 있다.
스위치부(122)는 결합부(130)의 이차 권선(S)의 일단과 접지 사이에 연결된 제1 스위치(SW1)를 포함할 수 있으며, 더하여, 이차 권선(S)의 타단과 접지사이에 직렬 연결된 캐패시터(COUT) 및 제2 스위치(SW2)를 포함할 수 있다.
제1 및 제2 스위치(SW1,SW2)는 사용자의 전력 모드 선택에 따라 결합부(130)의 이차 권선(S)의 일단과 접지 사이 또는 이차 권선(S)의 타단에 직렬 연결된 캐패시터(COUT)와 접지 사이를 스위칭 온 또는 오프할 수 있다.
결합부(130)는 일차 권선(P)과 이차 권선(S)을 가질 수 있으며, 일차 권선(P)의 일단 및 타단은 고전력 증폭부(110)으로부터의 밸런스 신호를 입력받을 수 있고, 이차 권선(S)는 일차 권선과의 전자기 결합에 의해 밸런스 신호를 싱글 신호로 변환하여 출력할 수 있으며, 상술한 바와 같이, 스위치부(122)에 연결되어 저전력 증폭부(120)로부터의 증폭된 신호를 출력할 수 있다.
임피던스 정합부(140)는 고전력 증폭부(110)의 구동 증폭부(111)와 전력 증폭부(112) 간의 신호 전달 경로의 임피던스를 정합할 수 있다.
본원의 전력 증폭기의 동작을 상세하게 설명하면, 사용자가 고전력 모드를 선택할 경우, 게이트 신호(Vg1,Vg_PA)에 의해 제1 내지 제4 캐스코드 증폭기(111a,111b,112a,112b)의 MOS FET는 턴 온 되고 입력 신호는 구동 증폭부(111) 및 전력 증폭부(112)를 통해 증폭되어 결합부(130)를 통해 출력되며, 이때, 게이트 신호(Vg2)에 의해 증폭부(121)의 MOS FET는 턴 오프되어 증폭부(121)는 동작 중지되어 있고, 제1 및 제2 스위치(SW1,SW2)는 스위칭 온되어 이차 권선(S)의 타단을 접지시키고, 이차 권선(S)의 일단에 연결된 캐패시터(C) 또한 접지에 연결될 수 있다.
반대로, 사용자가 저전력 모드를 선택할 경우, 게이트 신호(Vg1,Vg_PA)에 의해 제1 내지 제4 캐스코드 증폭기(111a,111b,112a,112b)의 MOS FET는 턴 오프 되어 고전력 증폭부(110)는 동작 중지되어 있고, 입력 신호는 제2 캐스코드 증폭기(112)의 제3 MOS FET(N3)을 통해 커먼 소스 노드에 연결된 증폭부(121)의 증폭기(Q)로 전달되고, 게이트 신호(Vg2)에 의해 증폭부(121)의 MOS FET는 턴 온 되어 증폭기(Q)는 입력 신호를 증폭시킨다. 이때, 입력 신호는 밸런스 신호라 하더라도 제2 캐스코드 증폭기(112)의 제3 MOS FET(N3)에 전달된 싱글 신호 성분만이 증폭될 수 있다. 한편, 제1 및 제2 스위치(SW1,SW2)는 스위칭 온되어 증폭부(121)에 의해 증폭된 신호는 이차 권선(S)에 전달되어 이차 권선(S)의 타단을 통해 출력될 수 있다.
저전력 모드를 선택할 경우 고전력 증폭부(110)는 동작 중지되고, 제1 및 제2 스위치(SW1,SW2)는 스위칭 오프되어 결합부(130)의 이차 권선(S)에서 바라보는 일차측의 임피던스는 매우 큰 값을 가지게 되며 따라서, 저전력 증폭부(120)에서 바라보는 임피던스는 거의 출력단의 임피던스와 동일하게 볼 수 있다.
도 2는 본 발명의 다중 모드 전력 증폭기의 저전력 증폭부에서 바라보는 저항값의 시뮬레이션도이다.
도 2를 참조하면, 저전력 증폭부(120)에서 바라보는 임피던스(Z_low)는 캐패시터(COUT)의 크기가 클수록 임피던스(Z_low)의 실수부가 작아지며, 이는 저전력 증폭을 위한 작은 크기의 증폭기(Q)가 큰 출력을 내기 위한 정합점이 아니기 때문에 출력 임피던스 정합 구현상에 어려움이 있다. 예를 들어 4pF 정도의 캐패시턴스를 갖는 캐패시터(COUT)를 채용할 경우 실수값은 50옴에서 6.5옴으로 줄어드는 것을 확인할 수 있다. 따라서 제2 스위치(SW2)를 사용하여 캐패시터(COUT)과 접지간을 연결 또는 오픈하여 저전력 모드에서 임피던스 정합을 용이하게 할 수 있다.
또한 제1 및 제2 스위치(SW1,SW2)는 신호 경로에 직렬 연결되지 않고, 접지에 연결되어 있어, 신호 경로에 형성되는 스위치에서 발생되는 브레이크 다운(break down)의 영향이 적을 수 있으며, 이로 인한 전력 효율 및 선형성의 저감을 극미하게 할 수 있다.
도 3은 본 발명의 다중 모드 전력 증폭기의 선형성 및 효율을 나타내는 그래프이고, 도 4는 본 발명의 다중 모드 전력 증폭기의 전력 이득 및 효율을 나타내는 그래프이다.
도 3을 참조하면, 고전력 모드의 IMD3(C)에 비해 저전력 모드의 IMD3(A)를 보면 최대 선형 출력인 28dBm에서 13dBm 낮은 지점에서 효율 피크가 한번 더 발생함을 볼 수 있고, 선형성의 기준을 IMD3 -25dBc로 설정할 경우 16dBm 이상의 선형 전력과 이때의 효율 30%이상을 얻을 수 있다(식별부호 B,D 참조). 이는 종래의 단일 모드전력 증폭기에 비해 대략 효율이 20% 이상 증가하는 효과를 가져오며 이에 따라 이동 통신 단말기의 통화 시간을 매우 효과적으로 향상시킬 수 있다.
도 4를 참조하면, 본 발명의 전력 증폭기의 고전력, 저전력 모드에서의 전력 이득(G,E) 및 효율(H,F)를 알 수 있다.
고전력 모드일 경우, 저전력 모드에 대비하여 높은 전력 이득을 갖는 것을 알 수 있으며, 반면에, 효율을 고려하면 동일한 출력 dBm에서는 16dBm 이하에서 저전력 모드의 효율이 더 높은 것을 알 수 있다.
상술한 바와 같이, 본 발명에 따르면, 고전력 모드시 2단 증폭기를 사용하고 저전력 모드시 증폭기의 커먼 소스 노드를 공유한 단일 증폭기를 사용하고, 고전력 및 저전력 모드 선택시 결합 트랜스포머의 이차 권선을 접지와 연결 또는 오픈하여 부가적인 임피던스 정합 회로를 채용하지 않아 회로 면적 및 제조 비용을 저감시키면서 정합 회로에 의한 전력 손실을 저감시킬 수 있다. 이에 따라, 이를 채용한 이동 통신 단말기의 배터리 수명 및 통화 시간을 향상시킬 수 있고, 통화 품질을 개선할 수 있다. 더하여 CMOS 공정을 이용하여 하나의 칩으로 구성이 가능해 이동 통신 단말기를 소형화할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고 후술하는 특허청구범위에 의해 한정되며, 본 발명의 구성은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 그 구성을 다양하게 변경 및 개조할 수 있다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 쉽게 알 수 있다.
100...다중 모드 전력 증폭기
110...고전력 증폭부
111...구동 증폭부
111a,111b,112a,112b...제1,제2,제3,제4 캐스코드 증폭기
112...전력 증폭부
120...저전력 증폭부
121...증폭부
122...스위치부
130...결합부
140...임피던스 정합부
110...고전력 증폭부
111...구동 증폭부
111a,111b,112a,112b...제1,제2,제3,제4 캐스코드 증폭기
112...전력 증폭부
120...저전력 증폭부
121...증폭부
122...스위치부
130...결합부
140...임피던스 정합부
Claims (10)
- 적어도 하나의 캐스코드 증폭기를 구비하여 입력 신호를 사전에 설정된 전력 범위를 갖는 고전력 레벨로 증폭하는 고전력 증폭부;
상기 적어도 하나의 캐스코드 증폭기의 커먼 소스 노드를 공유하여 상기 입력 신호를 상기 고전력 레벨보다 낮은 전력 범위를 갖는 저전력 레벨로 증폭하는 저전력 증폭부; 및
상기 고전력 증폭부로부터 출력되는 신호의 전달 경로와 상기 저전력 증폭부로부터 출력되는 신호의 전달 경로를 결합하는 결합부
를 포함하는 다중 모드 전력 증폭기. - 제1항에 있어서,
공유된 커먼 소스 노드로부터의 입력 신호를 상기 저전력 레벨로 증폭하는 증폭기를 갖는 증폭부; 및
전력 모드 선택에 따라 상기 증폭부로부터의 증폭된 신호가 상기 결합부에 전달되는 신호 경로를 개폐하는 적어도 하나의 스위치를 갖는 스위치부
를 포함하는 다중 모드 전력 증폭기. - 제2항에 있어서,
상기 결합부는 상기 고전력 증폭부로부터의 증폭된 신호를 입력받는 일차 권선과, 상기 저전력 증폭부로부터의 증폭된 신호를 입력받고 상기 일차 권선과 전자기 결합하여 신호 경로를 결합하는 이차 권선을 포함하는 다중 모드 전력 증폭기. - 제3항에 있어서,
상기 스위치부는 상기 이차 권선의 일단과 접지 사이에 연결되어 상기 증폭부로부터의 증폭된 신호를 상기 이차 권선으로 전달하거나, 상기 이차 권선의 일단과 접지를 연결하는 제1 스위치를 포함하는 다중 모드 전력 증폭기. - 제4항에 있어서, 상기 스위치부는
신호가 출력되는 상기 이차 권선의 타단에 연결된 캐패시터; 및
상기 캐패시터와 접지 사이에 연결되어 상기 제1 스위치와 함께 스위칭 온 또는 오프하여 상기 캐패시터와 접지 간을 연결 또는 오픈하는 제2 스위치를 더 포함하는 다중 모드 전력 증폭기. - 제2항에 있어서,
상기 증폭부는 증폭된 신호를 출력하는 드레인, 상기 커먼 소스 노드에 연결된 소스 및 게이트 신호를 입력받는 게이트를 갖는 N형 금속 산화막 반도체 전계효과 트랜지스터(MOS FET;metal-oxide-semiconductor field-effect transistor)인 다중 모드 전력 증폭기. - 제1항에 있어서, 상기 고전력 증폭부는
제1 캐스코드 증폭기 및 제2 캐스코드 증폭기를 갖고, 상기 제1 캐스코드 증폭기 및 제2 캐스코드 증폭기는 서로 병렬 연결되어 상기 입력 신호를 설정된 이득에 따라 증폭하는, 구동 증폭부; 및
제3 캐스코드 증폭기 및 제4 캐스코드 증폭기를 갖고, 상기 제3 캐스코드 증폭기 및 제4 캐스코드 증폭기는 서로 병렬 연결되어 상기 구동 증폭부로부터 증폭된 신호를 설정된 이득에 따라 증폭하는, 전력 증폭부
를 포함하는 다중 모드 전력 증폭기. - 제7항에 있어서,
상기 저전력 증폭부는 상기 구동 증폭부의 상기 제1 캐스코드 증폭기 또는 상기 제2 캐스코드 증폭기의 커먼 소스 노드를 공유하는 다중 모드 전력 증폭기. - 제1항에 있어서,
상기 입력 신호는 싱글 신호 또는 밸런스 신호인 다중 모드 전력 증폭기. - 제7항에 있어서,
상기 고전력 증폭부는 상기 구동 증폭부와 상기 전력 증폭부 간의 신호 경로의 임피던스를 정합하는 임피던스 정합부를 더 포함하는 다중 모드 전력 증폭기.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110049888A KR101771720B1 (ko) | 2011-05-26 | 2011-05-26 | 다중 모드 전력 증폭기 |
| US13/279,953 US8378744B2 (en) | 2011-05-26 | 2011-10-24 | Multi-mode power amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110049888A KR101771720B1 (ko) | 2011-05-26 | 2011-05-26 | 다중 모드 전력 증폭기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120131604A true KR20120131604A (ko) | 2012-12-05 |
| KR101771720B1 KR101771720B1 (ko) | 2017-08-28 |
Family
ID=47218825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110049888A KR101771720B1 (ko) | 2011-05-26 | 2011-05-26 | 다중 모드 전력 증폭기 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8378744B2 (ko) |
| KR (1) | KR101771720B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101692994B1 (ko) * | 2015-06-26 | 2017-01-04 | 가람전자(주) | 이중대역 선형 증폭기 |
| KR102098889B1 (ko) * | 2018-11-22 | 2020-04-08 | 숭실대학교산학협력단 | Rf 시스템을 위한 차동 전력증폭기 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9356560B2 (en) | 2014-08-01 | 2016-05-31 | Qualcomm Incorporated | Multi-mode integrated power amplifier |
| JP2016177102A (ja) | 2015-03-19 | 2016-10-06 | 株式会社リコー | 画像形成装置 |
| US11005424B2 (en) * | 2019-06-26 | 2021-05-11 | Bae Systems Information And Electronic Systems Integration Inc. | Power efficient amplifier |
| CN112290894B (zh) * | 2020-11-11 | 2021-07-16 | 华南理工大学 | 一种高性能毫米波低噪声的复合式放大器 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5330212Y2 (ko) * | 1972-09-22 | 1978-07-28 | ||
| US5847600A (en) * | 1996-04-26 | 1998-12-08 | Analog Devices, Inc. | Multi-stage high-gain high-speed amplifier |
| US6144254A (en) * | 1999-06-04 | 2000-11-07 | Infineon Technologies Corporation | Low-noise amplifier with switched gain and method |
| KR100518938B1 (ko) | 2003-01-03 | 2005-10-05 | 주식회사 웨이브아이씨스 | 고효율 다중 모드 전력 증폭 장치 |
| US6930546B2 (en) * | 2003-09-26 | 2005-08-16 | International Business Machines Corporation | Bypass switch topology for low-noise amplifiers |
| KR20060097240A (ko) | 2005-03-04 | 2006-09-14 | 엘지이노텍 주식회사 | 고효율 전력 증폭 모듈 |
| US7420425B2 (en) * | 2006-09-28 | 2008-09-02 | Via Technologies, Inc. | Power amplifier and method thereof |
| US20080106332A1 (en) * | 2006-11-03 | 2008-05-08 | Wolf Randy L | Switching Low Noise Amplifier |
| KR100835057B1 (ko) * | 2007-05-09 | 2008-06-03 | 삼성전기주식회사 | 분포형 전력 증폭기 |
-
2011
- 2011-05-26 KR KR1020110049888A patent/KR101771720B1/ko active IP Right Grant
- 2011-10-24 US US13/279,953 patent/US8378744B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101692994B1 (ko) * | 2015-06-26 | 2017-01-04 | 가람전자(주) | 이중대역 선형 증폭기 |
| KR102098889B1 (ko) * | 2018-11-22 | 2020-04-08 | 숭실대학교산학협력단 | Rf 시스템을 위한 차동 전력증폭기 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120299657A1 (en) | 2012-11-29 |
| KR101771720B1 (ko) | 2017-08-28 |
| US8378744B2 (en) | 2013-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8421539B2 (en) | Multi-mode high efficiency linear power amplifier | |
| US7944291B2 (en) | Power amplifier having parallel amplification stages and associated impedance matching networks | |
| WO2021169250A1 (zh) | 一种射频功率放大器电路及增益控制方法 | |
| KR101771720B1 (ko) | 다중 모드 전력 증폭기 | |
| KR101325158B1 (ko) | 다중 모드 도허티 전력 증폭 장치 | |
| US9935585B2 (en) | RF amplifier operational in different power modes | |
| US9479128B2 (en) | Multi-mode power amplifier and mobile communication terminal having the same | |
| CN111510089B (zh) | 一种带旁路功能的低噪声放大模块及控制方法 | |
| US8207790B2 (en) | High frequency power amplifier | |
| WO2024066713A1 (zh) | 多频段可调增益的低噪声放大器 | |
| CN103457550A (zh) | 射频功率放大器及其移动终端 | |
| CN111600556A (zh) | 低噪声放大器及射频接收机 | |
| Datta et al. | Fully concurrent dual-band LNA operating in 900 MHz/2.4 GHz bands for multi-standard wireless receiver with sub-2dB noise figure | |
| KR102163047B1 (ko) | 저잡음 증폭 회로 | |
| US8633771B2 (en) | Power amplifier | |
| WO2024099059A1 (zh) | 射频接收模组旁路模式下的无源电路及射频接收模组 | |
| US8269561B1 (en) | Systems and methods for CMOS power amplifiers with power mode control | |
| US20210126590A1 (en) | Switchless bi-directional amplifier using neutralized differential pair | |
| CN107566009B (zh) | 时分双工无线通信系统前端电路 | |
| KR101101617B1 (ko) | 전력 증폭기 | |
| CN109327194A (zh) | 一种宽带高线性带旁路功能的单片式低噪声放大器 | |
| KR100856443B1 (ko) | 저전압 하이브리드 발룬 회로 및 그를 이용한 차동 저잡음증폭기 | |
| CN209844921U (zh) | 一种基于Cascode电感异位耦合的低噪声放大器 | |
| US8183919B2 (en) | Power amplifier | |
| KR101208274B1 (ko) | 다중 모드 전력 증폭기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |