KR20120131505A - 반도체 셀 및 반도체 소자 - Google Patents
반도체 셀 및 반도체 소자 Download PDFInfo
- Publication number
- KR20120131505A KR20120131505A KR1020110049711A KR20110049711A KR20120131505A KR 20120131505 A KR20120131505 A KR 20120131505A KR 1020110049711 A KR1020110049711 A KR 1020110049711A KR 20110049711 A KR20110049711 A KR 20110049711A KR 20120131505 A KR20120131505 A KR 20120131505A
- Authority
- KR
- South Korea
- Prior art keywords
- bit line
- gate
- junction region
- semiconductor
- line
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000000034 method Methods 0.000 claims description 30
- 238000003860 storage Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 abstract description 15
- 230000008878 coupling Effects 0.000 abstract description 14
- 238000010168 coupling process Methods 0.000 abstract description 14
- 238000005859 coupling reaction Methods 0.000 abstract description 14
- 239000010410 layer Substances 0.000 description 104
- 230000015654 memory Effects 0.000 description 31
- 230000008569 process Effects 0.000 description 19
- 238000005530 etching Methods 0.000 description 18
- 239000000463 material Substances 0.000 description 12
- 150000004767 nitrides Chemical class 0.000 description 11
- 239000004020 conductor Substances 0.000 description 9
- 125000006850 spacer group Chemical group 0.000 description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000010941 cobalt Substances 0.000 description 5
- 229910017052 cobalt Inorganic materials 0.000 description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910016077 MP3P Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 셀 및 반도체 소자에 관한 것으로 매립형 비트라인 형성 공정 시 비트라인 접합영역을 각각 분리된 섬 형태로 형성함으로써, 비트라인과 인접한 비트라인 사이의 커플링 캐패시턴스를 감소시켜 소자의 특성을 향상시키는 기술이다.
본 발명에 따른 반도체 셀은 게이트 및 게이트 접합 영역을 포함하는 트랜지스터와, 게이트와 교차되도록 배열된 매립 비트라인과, 매립 비트라인들 사이에 형성되며, 상기 매립 비트라인과 연결된 섬 형태의 비트라인 접합영역을 다수 포함하는 것을 특징으로 한다.
본 발명에 따른 반도체 셀은 게이트 및 게이트 접합 영역을 포함하는 트랜지스터와, 게이트와 교차되도록 배열된 매립 비트라인과, 매립 비트라인들 사이에 형성되며, 상기 매립 비트라인과 연결된 섬 형태의 비트라인 접합영역을 다수 포함하는 것을 특징으로 한다.
Description
본 발명은 반도체 셀 및 반도체 소자에 관한 것이다. 보다 상세하게는 매립 비트라인(Buried Bit Line)을 포함하는 반도체 셀 및 반도체 소자에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 트랜지스터의 채널 길이가 점차 감소하고 있다. 그러나, 이러한 트랜지스터의 채널 길이 감소는 DIBL(Drain Induced Barrier Lowering) 현상, 핫 캐리어 효과(hot carrier effect) 및 펀치 쓰루(punch through)와 같은 단채널 효과(short channel effect)를 초래하는 문제점이 있다. 이러한 문제점을 해결하기 위하여 접합 영역의 깊이를 감소시키는 방법 또는 트랜지스터의 채널 영역에 리세스를 형성하여 상대적으로 채널 길이를 증가시키는 방법 등 다양한 방법이 제안되고 있다.
그러나, 반도체 메모리 소자, 특히, 디램(DRAM)의 집적 밀도가 기가 비트(giga bit)에 육박함에 따라 보다 더 작은 사이즈의 트랜지스터 제조가 요구된다. 기가 비트대의 디램 소자의 트랜지스터는 8F2(F: minimum feature size) 이하의 소자 면적을 요구하다가 4F2 정도의 소자 면적까지 요구하고 있는 실정이다. 따라서, 게이트 전극이 반도체 기판 상에 형성되고 게이트 전극 양측에 접합 영역이 형성되는 현재의 플래너(plannar) 트랜지스터 구조로는 채널 길이를 스케일링(scaling)한다고 하여도 요구되는 소자 면적을 만족시키기 어렵다. 이러한 문제를 해결하기 위하여 수직 채널 트랜지스터 구조가 제안되었다.
그러나, 최근 수직 채널 트랜지스터 구조를 형성하는 과정에서 소자의 크기가 감소됨에 따라 매립 비트라인과 인접한 비트라인의 접합영역이 맞닿게 되어 비트라인 간의 커플링 캐패시턴스 값이 증가하는 문제점이 발생하고 있다. 이렇게, 커플링 캐패시턴스 값이 증가함에 따라 반도체 소자 동작 시 BBL1을 선택하여 전압을 인가하면 주변의 다른 BBL의 전압도 상승하게 되어 셀에 저장된 데이터를 센스 앰프(Sense Amplifier)에서 증폭할 때 발생하는 노이즈(Noise)로 인해 데이터가 제대로 읽히지 않는 문제가 발생하게 된다.
본 발명은 매립형 비트라인 형성 공정 시 비트라인 접합영역을 각각 분리된 섬 형태로 형성함으로써, 비트라인과 인접한 비트라인 사이의 커플링 캐패시턴스를 감소시켜 소자의 특성을 향상시키는 반도체 셀 및 반도체 소자를 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 소자는 다수의 매립 비트라인과, 매립 비트라인들 사이에 형성되며, 상기 매립 비트라인과 연결되는 섬 형태의 비트라인 접합영역을 다수 포함하는 것을 특징으로 한다.
나아가, 매립 비트라인은 라인 형태이며, 매립 비트라인은 티타늄 질화막, 폴리실리콘층, 코발트 및 이들의 조합 중 선택된 어느 하나를 포함하는 것을 특징으로 한다.
또한, 매립 비트라인 일측에 구비되는 측벽 콘택을 더 포함하며, 비트라인 접합영역은 측벽 콘택을 통해 상기 매립 비트라인과 연결되는 것을 특징으로 한다.
그리고, 비트라인 접합영역은 매립 비트라인이 연장된 방향을 따라 인접한 비트라인 접합영역과 서로 이격되어 구비되고, 매립 비트라인 상부에 구비되는 캡핑막을 더 포함하며, 캡핑막은 질화막을 포함하는 것을 특징으로 한다.
한편, 본 발명에 따른 반도체 셀은 게이트 및 게이트 접합 영역을 포함하는 트랜지스터와, 게이트와 교차되도록 배열된 매립 비트라인과, 매립 비트라인들 사이에 형성되며, 상기 매립 비트라인과 연결된 섬 형태의 비트라인 접합영역을 다수 포함하는 것을 특징으로 한다.
나아가, 게이트 접합 영역과 연결되는 저장부를 더 포함하며, 저장부는 캐패시터인 것을 특징으로 한다.
또한, 게이트는 수직형 게이트(Vertical Gate)인 것을 특징으로 하며, 매립 비트라인은 티타늄 질화막, 폴리실리콘층, 코발트 및 이들의 조합 중 선택된 어느 하나를 포함하는 것을 특징으로 한다.
그리고, 매립 비트라인 일측에 측벽 콘택을 더 포함하며, 비트라인 접합영역은 상기 측벽 콘택을 통해 상기 매립 비트라인과 연결되는 것을 특징으로 한다.
나아가, 비트라인 접합영역은 상기 매립 비트라인이 연장된 방향을 따라 인접한 비트라인 접합영역과 서로 이격되어 구비된 것을 특징으로 한다.
한편, 본 발명에 따른 반도체 소자는 코어 회로 영역과, 게이트 및 게이트 접합 영역을 포함하는 트랜지스터와, 게이트 접합 영역과 연결되는 캐패시터와, 게이트와 교차되도록 배열되는 매립 비트라인과, 상기 매립 비트라인들 사이에 형성되며 상기 매립 비트라인과 연결된 섬 형태의 비트라인 접합영역을 포함하는 것을 특징으로 한다.
나아가, 코어 회로 영역은 반도체 셀 어레이의 워드라인들 중에서 하나를 선택하기 위한 로우 디코더와, 반도체 셀 어레이의 매립 비트라인들 중에서 하나를 선택하기 위한 컬럼 디코더 및 로우 디코더 및 상기 컬럼 디코더에 의해 선택된 반도체 셀에 저장된 데이터를 센싱하기 위한 센스 앰프를 더 포함하는 것을 특징으로 한다.
한편, 본 발명에 따른 반도체 모듈은 게이트 및 게이트 접합 영역을 포함하는 트랜지스터와, 게이트 접합 영역과 연결되는 캐패시터와, 게이트와 교차되도록 배열되는 비트라인과, 매립 비트라인들 사이에 형성되며, 매립 비트라인과 연결된 섬 형태의 비트라인 접합영역을 포함하는 반도체 셀 어레이 및 로우 디코더, 컬럼 디코더와 센스 앰프를 포함하는 반도체 소자 및 외부 입출력 라인을 포함하는 것을 특징으로 한다.
나아가, 반도체 디바이스는 데이타 입력 버퍼, 코맨드/어드레스 입력 버퍼 및 저항부를 더 포함하는 것을 특징으로 하며, 코맨드/어드레스 입력버퍼로 상기 코맨드/어드레스 신호를 전달하기 위한 내부 코맨드/어드레스 버스 및 저항부를 더 포함하며, 외부 입출력 라인은 상기 반도체 소자와 전기적으로 연결되는 것을 특징으로 한다.
한편, 본 발명에 따른 반도체 시스템은 게이트 및 게이트 접합 영역을 포함하는 트랜지스터와, 게이트 접합 영역과 연결되는 캐패시터와, 이트와 교차되도록 배열되는 매립 비트라인과, 매립 비트라인들 사이에 형성되며, 상기 매립 비트라인과 연결된 섬 형태의 비트라인 접합영역을 포함하는 반도체 셀 어레이 및 로우 디코더, 컬럼 디코더와 센스 앰프를 포함하는 반도체 디바이스, 코맨드 패스와 데이터 패스를 포함하는 다수의 반도체 모듈 및 반도체 모듈과 데이터 및 코맨드/어드레스를 통신하는 콘트롤러를 포함하는 것을 특징으로 한다.
한편, 본 발명에 따른 반도체 소자의 제조 방법은
다수의 매립 비트라인을 형성하는 단계와, 매립 비트라인들 사이에 위치하며 상기 매립 비트라인과 연결되는 섬 형태의 비트라인 접합영역을 형성하는 단계를 포함하는 것을 특징으로 한다.
나아가, 매립 비트라인을 형성하는 단계는 반도체 기판을 식각하여 다수의 라인 패턴을 형성하는 단계와, 라인 패턴들 사이의 저부에 비트라인 도전층을 매립하는 단계를 더 포함하는 것을 특징으로 하고, 매립 비트라인은 티타늄, 티타늄 질화막, 폴리실리콘층, 코발트 및 이들의 조합 중 선택된 어느 하나를 포함하는 것을 특징으로 한다.
나아가, 매립 비트라인을 형성하는 단계 이후, 매립 비트라인들 사이의 상기 라인 패턴 내에 비트라인 접합 영역을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 비트라인 접합영역을 형성하는 단계 이후 라인 패턴들 사이의 상기 매립 비트라인 상부에 절연막을 형성하는 단계와, 상기 절연막 및 라인 패턴 상부에 게이트를 정의하는 마스크 패턴을 형성하는 단계와, 마스크 패턴을 식각 마스크로 상기 라인 패턴을 식각하여 상기 비트라인 접합영역이 분리되는 필라 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
여기서, 절연막을 형성하는 단계는 라인 패턴들 사이의 상기 매립 비트라인 상부에 제 1 절연막 및 제 2 절연막을 적층하는 단계를 더 포함하며, 제 1 절연막은 산화막을 포함하는 것을 특징으로 하고, 제 2 절연막은 질화막을 포함하는 것을 특징으로 한다.
또한, 비트라인 접합영역이 분리되는 필라 패턴을 형성하는 단계는 마스크 패턴을 식각 마스크로 상기 제 2 절연막 및 상기 라인 패턴을 식각하는 단계와, 마스크 패턴 및 상기 제 1 절연막을 식각 마스크로 상기 식각된 라인 패턴을 더 식각하는 단계를 더 포함하는 것을 특징으로 한다.
그리고, 필라 패턴을 형성하는 단계 이후, 절연막 상측을 식각하여 상기 필라 패턴 상측을 노출시키는 단계와, 노출된 필라 패턴을 포함하는 전체 상부에 게이트 도전물질을 형성하는 단계와, 게이트 도전물질을 식각하여 상기 필라 패턴 양측에 게이트를 형성하는 단계를 더 포함하는 것을 특징으로 한다.
나아가, 필라 패턴 양측에 게이트를 형성하는 단계는 게이트 도전물질을 상측을 식각하여 상기 필라 패턴 상측을 노출시키는 단계와, 노출된 필라 패턴 양측에 스페이서를 형성하는 단계와, 스페이서를 식각 마스크로 상기 게이트 도전물질을 식각하는 단계를 더 포함하는 것을 특징으로 하며, 게이트 도전물질은 티타늄, 티타늄 질화막, 텅스텐 및 이들의 조합 중 선택된 어느 하나를 포함하는 것을 특징으로 한다.
본 발명의 반도체 셀 및 반도체 소자는 다음과 같은 효과를 제공한다.
첫째, 비트라인과 인접한 비트라인 간의 커플링 캐패시턴스(Coupling Capacitance)가 감소되는 효과가 있다.
둘째, 수직형 게이트의 산화 공정 시 비트라인의 배리어 메탈층의 산화를 방지할 수 있는 효과가 있다.
셋째, 배리어 메탈층 형성 후 에치-백(Etch-Back) 공정 시 라인 패턴 측벽에 형성된 충분한 두께의 절연막으로 인해 라인 패턴의 어택(Attack)을 방지할 수 있는 효과가 있다.
넷째, 라인 패턴의 실리콘층과 비트라인 도전층인 도핑된 폴리실리콘층(Doped Poly Silicon)이 직접 맞닿게 되므로 접합 영역의 누설 전류(Junction Leakage)가 감소되는 효과가 있다.
도 1은 본 발명에 따른 반도체 소자를 도시한 사시도.
도 2a 내지 도 2i는 본 발명에 따른 반도체 소자의 제조 방법을 도시한 사시도 및 단면도.
도 3는 본 발명에 따른 메모리 셀 어레이를 도시한 회로도.
도 4는 본 발명의 실시예에 따른 메모리 소자를 도시한 블록도.
도 5은 본 발명의 실시예에 따른 메모리 모듈을 도시한 블록도.
도 6은 본 발명의 실시예에 따른 메모리 시스템을 도시한 블록도.
도 2a 내지 도 2i는 본 발명에 따른 반도체 소자의 제조 방법을 도시한 사시도 및 단면도.
도 3는 본 발명에 따른 메모리 셀 어레이를 도시한 회로도.
도 4는 본 발명의 실시예에 따른 메모리 소자를 도시한 블록도.
도 5은 본 발명의 실시예에 따른 메모리 모듈을 도시한 블록도.
도 6은 본 발명의 실시예에 따른 메모리 시스템을 도시한 블록도.
이하 첨부된 도면을 참조하여 본 발명에 따른 반도체 셀 및 반도체 소자의 일실시예에 대해 상세히 설명하기로 한다.
도 1은 본 발명에 따른 비트라인을 포함하는 반도체 셀을 도시한 사시도이다.
도 1에 도시된 바와 같이, 반도체 셀은 비트라인, 비트라인과 연결되며 각각 분리된 섬 형태의 비트라인 접합영역, 비트라인과 수직하게 교차하는 게이트, 게이트 접합영역 및 저장부를 포함한다. 이러한 반도체 셀의 구성요소들을 좀 더 구체적으로 설명하면 다음과 같다.
먼저, 반도체 기판(100) 상부에 측벽 콘택(129)을 포함하는 다수의 라인 패턴(110)이 형성된다. 측벽 콘택(129)은 필라 패턴(110a) 양측면 및 상부에 형성된 제 1 라이너 절연막(115) 및 제 2 라이너 절연막(125)에 의해 정의된다. 제 1 라이너 절연막(115)은 산화막을 포함할 수 있으며, 제 2 라이너 절연막(125)은 질화막을 포함할 수 있다.
그리고, Y - Y'의 방향으로 배열된 필라 패턴(110a)들 사이의 저부에 비트라인(131)이 형성된다. 비트라인(131)은 텅스텐 또는 티타늄 질화막을 포함하는 단층구조로 형성할 수 있다. 또한, 비트라인(131)은 제 1 비트라인 도전층(120), 제 2 비트라인 도전층(123) 및 제 3 비트라인 도전층(130)의 적층으로 형성할 수 있다. 이때, 제 1 비트라인 도전층(120)은 티타늄(Ti), 티타늄 질화막(TiN), 코발트 및 이들의 조합 중 선택된 어느 하나로 형성하며, 비트라인(131)의 전체적인 저항을 낮추기 위해 형성한다. 그리고, 제 2 비트라인 도전층(123) 및 제 3 비트라인 도전층(130)은 폴리실리콘층을 포함하는 물질로 형성한다.
또한, 비트라인(131) 일측의 필라 패턴(110a) 내에는 비트라인 접합영역(135a)이 구비되고, 이러한 비트라인 접합영역(135a)은 필라 패턴(110a)과 같이 각각 분리된 섬 형태로 형성된다. 비트라인 접합영역(135a)이 섬 형태로 형성되면서 비트라인 접합영역(135a)과 비트라인(131)과의 접촉 면적이 감소되고, 이에 따라 비트라인(131)과 비트라인 접합영역(135a) 사이의 커플링 캐패시턴스를 감소시킬 수 있다.
이렇게 형성된 비트라인(131) 상부에 비트라인(131)과 수직으로 교차되도록 연장된 게이트(150a)가 형성된다. 게이트(150a)는 필라 패턴(110a) 양측을 따라 연장되는 라인 형태로 형성된다. 그리고, 필라 패턴(110a) 상측에 게이트 접합영역(미도시)이 형성되며, 필라 패턴(110a) 상부에 게이트 접합영역(미도시)과 연결되는 저장부가 구비된다. 여기서, 저장부는 캐패시터를 포함하는 것이 바람직하다.
상술한 바와 같이, 비트라인 접합영역(135)이 섬 형태로 형성되면서 비트라인 접합영역(135a)과 비트라인(131)과의 접촉 면적이 감소되고, 이에 따라 비트라인(131)과 인접한 비트라인(131) 사이의 커플링 캐패시턴스(Coupling Capacitance)를 감소시킬 수 있다.
본 발명에 따른 반도체 소자의 제조 방법인 도 2a 내지 도 2i를 참조하여 상술한 구조의 반도체 소자 제조 방법을 설명하면 다음과 같다. 먼저, 도 2a를 참조하면 반도체 기판(200) 상부에 매립 비트라인(buried bit line) 영역을 정의하는 마스크 패턴(205)을 형성한다. 이때, 마스크 패턴(205)은 라인(line) 형태로 형성하며, 질화막을 포함하는 물질로 형성하는 것이 바람직하다.
다음으로, 마스크 패턴(205)을 식각 마스크로 반도체 기판(200)을 식각하여 다수의 라인 패턴(210)을 형성한다. 라인 패턴(210)은 반도체 기판(200)의 일부가 식각되어 Y - Y'방향으로 연장된 형상으로 형성된다. 그 다음, 라인 패턴(210) 및 마스크 패턴(205)을 포함하는 반도체 기판(200) 표면에 제 1 라이너 절연막(215)을 증착한다. 이때, 제 1 라이너 절연막(215)은 산화막을 포함하는 물질로 형성하는 것이 바람직하며, 제 1 라이너 절연막(215)의 두께는 80 ~ 120Å인 것이 바람직하다.
그 다음, 제 1 라이너 절연막(215)이 형성된 라인 패턴(210)을 포함하는 전체 상부에 제 1 비트라인 도전층(220)을 형성한다. 이때, 제 1 비트라인 도전층(220)은 전체적인 비트라인의 저항을 낮추기 위해 티타늄(Ti), 티타늄 질화막(TiN), 코발트 및 이들의 조합 중 선택된 어느 하나로 형성하는 것이 바람직하다. 이어서, 에치-백(Etch-Back) 공정으로 제 1 비트라인 도전층(220) 식각하여 라인 패턴(210)들 사이의 저부에만 제 1 비트라인 도전층(220)이 남겨지도록 한다.
다음으로, 제 1 라이너 절연막(215) 및 제 1 비트라인 도전층(220) 상부에 제 2 비트라인 도전층(223)을 형성한다. 제 2 비트라인 도전층(223)은 도핑된 폴리실리콘층을 포함하는 것이 바람직하다. 이어서, 에치-백 공정으로 제 2 비트라인 도전층(223)을 식각하여 라인 패턴(210)들 사이의 제 1 비트라인 도전층(220) 상부에 제 2 비트라인 도전층(223)이 남겨지도록 한다. 여기서, 제 2 비트라인 도전층(223)의 높이가 후속으로 형성될 측벽 콘택(One Side Contact) 상측의 위치가 된다.
다음으로, 제 2 비트라인 도전층(223)에 의해 노출된 라인 패턴(210) 측벽 및 마스크 패턴(205) 상부의 제 1 라이너 절연막(215) 표면을 일부 제거한다. 제 1 라이너 절연막(215)의 제거는 클리닝 공정으로 진행할 수 있다. 이때, 제 1 라이너 절연막(215)은 최초 형성된 두께의 약 50% 정도 제거되도록 하는 것이 바람직하며 예컨대, 클리닝 공정 후 남겨진 제 1 라이너 절연막(215)이 40 ~ 60Å의 두께가 되도록 할 수 있다. 또한, 클리닝 진행 시간에 따라 제 2 비트라인 도전층(223) 측벽의 제 1 라이너 절연막(215)도 일부 제거될 수 있다. 제 2 비트라인 도전층(223) 측벽의 제 1 라이너 절연막(215)은 제 2 비트라인 도전층(223) 상측으로부터 250 ~ 300Å 아래의 깊이까지는 제거되어도 된다.
이어서, 제 1 라이너 절연막(215) 및 제 2 비트라인 도전층(223) 표면에 제 2 라이너 절연막(225)을 증착한다. 제 2 라이너 절연막(225)은 질화막을 포함하는 물질로 형성하는 것이 바람직하다. 이후, 에치-백 공정을 진행하여 마스크 패턴(205) 및 제 2 비트라인 도전층(223) 상부의 제 2 라이너 절연막(225)을 제거하여 라인 패턴(210) 측벽의 제 1 라이너 절연막(215) 표면에만 제 2 라이너 절연막(225)이 남겨지도록 한다.
그 다음, 라인 패턴(210)들 사이에 노출된 제 2 비트라인 도전층(223) 상측을 식각하여 제 2 라이너 절연막(225) 하부로 제 1 라이너 절연막(215)이 노출되도록 한다. 여기서, 식각되고 남겨진 제 2 비트라인 도전층(223) 상부 높이가 후속으로 형성될 측벽 콘택의 하측의 위치가 된다. 이때, 제 2 비트라인 도전층(223)의 식각 균일도(Etch Uniformity)를 일정하게 유지하여 제 2 비트라인 도전층(223) 하부의 제 1 비트라인 도전층(220)이 노출되지 않도록 한다.
다음으로, 필라 패턴(210) 일측의 제 1 라이너 절연막(215) 및 제 2 라이너 절연막(225)을 노출시키는 희생도전막(미도시)을 형성한다. 그리고, 일측에 노출된 제 1 라이너 절연막(215)을 제거하여 라인 패턴(210) 일측이 노출되도록 한다. 이렇게 노출된 라인 패턴(210)이 측벽 콘택(229)이 된다. 제 1 라이너 절연막(215) 은 산화 계열의 물질이고, 제 2 라이너 절연막(225)은 질화 계열의 물질이므로 제 2 라이너 절연막(225)은 제거되지 않고 남겨진다.
그 다음, 측벽 콘택(229)이 형성된 라인 패턴(210)들을 포함하는 전체 상부에 제 3 비트라인 도전층(230)을 형성한다. 제 3 비트라인 도전층(230)은 제 2 비트라인 도전층(223)과 동일한 물질 즉, 도핑된 폴리실리콘층을 포함하는 것이 바람직하다. 이어서, 에치-백 공정으로 제 3 비트라인 도전층(230)을 식각하여 라인 패턴(210)들 사이의 제 2 비트라인 도전층(223) 상부에 제 3 비트라인 도전층(230)이 남겨지도록 하여 매립 비트라인(231)을 형성한다.
그 다음, 매립 비트라인(231)의 제 2 비트라인 도전층(223) 및 제 3 비트라인 도전층(230)에 도핑된 이온을 확산시켜 라인 패턴(210) 내에 비트라인 접합 영역(235)을 형성한다. 이때, 비트라인 접합영역(235)은 라인 패턴(210)의 일측에만 형성된 측벽 콘택(229)을 통해 형성되므로 라인 패턴(210)이 연장된 형상을 따라 라인 형태의 비트라인 접합영역(235)이 형성된다. 이와 같이 라인 패턴(210) 전체를 따라 비트라인 접합영역(235)이 형성되면, 비트라인(231) 측벽에 형성된 제 1 라이너 절연막(215)만으로 비트라인 접합영역(235)과 마주보는 형태가 된다. 이에 따라, 비트라인과 인접한 비트라인 간의 커플링 캐패시턴스(Coupling Capacitance)가 증가하고, 높은 캐패시턴스 값으로 인하여 오프셋(Off Set)이 증가하여 센싱 마진(Sensing Margin)이 현저하게 감소된다.
다음으로, 도 2b를 참조하면 라인 패턴(210) 및 제 3 비트라인 도전층(230)을 포함하는 전체 표면에 캡핑막(232)을 증착한다. 이어서, 캡핑막(232)이 형성된 라인 패턴(210)을 포함하는 전체 상부에 제 1 절연막(237)을 형성한 후 라인 패턴(210) 상부의 제 1 라이너 절연막(215)이 노출될때까지 평탄화 공정을 진행한다. 그리고, 에치-백 공정으로 제 1 절연막(237)을 더 식각하여 라인 패턴(210) 상부 측면이 노출되도록 한다. 이때, 제 1 절연막(237)은 산화막을 포함하며, 예컨대 매립특성이 우수한 SOD막으로 형성할 수 있다.
그 다음, 제 1 절연막(237) 상부에 제 2 절연막(240)을 형성한 후 라인 패턴(210) 상부의 제 1 라이너 절연막(215)이 노출될때까지 평탄화 공정을 진행한다. 여기서, 제 2 절연막(240)은 질화막을 포함할 수 있다. 이와 같이, 산화막을 포함하는 제 1 절연막(237)을 하부에 형성하고, 질화막을 포함하는 제 2 절연막(240)을 상부에 형성하는 이유는 후속으로 진행되는 라인 패턴(210) 즉, 실리콘층을 식각할 때 실리콘층과 산화막의 식각 선택비 차이가 실리콘층과 질화막의 식각 선택비 차이보다 더 크기 때문이다.
도 2c를 참조하면, 제 2 절연막(240) 및 라인 패턴(210) 상부에 수직형 게이트를 정의하는 마스크 패턴(242)을 형성한다. 마스크 패턴(242)은 라인 형태로 형성하며, 매립 비트라인(231)과 수직한 방향(X - X' 방향)으로 연장되도록 형성하는 것이 바람직하다.
도 2d를 참조하면 마스크 패턴(242)을 식각 마스크로 라인 패턴(210) 상측 및 제 2 절연막(240)을 식각한다. 이어서, 도 2e를 참조하면 마스크 패턴(242)을 식각 마스크로 라인 패턴(210)을 더 식각하여 필라 패턴(210a)을 형성한다. 라인 패턴(210)을 식각하는 공정은 인접한 비트라인 접합영역(235)들이 분리될때까지 진행하는 것이 바람직하다. 즉, 필라 패턴(210a)에 의해 라인 형태의 비트라인 접합영역(235)이 각각 분리된 섬 형태의 비트라인 접합영역(235a)이 형성된다. 이때, 라인 패턴(210) 식각 시 라인 패턴(210)인 실리콘층과 산화막인 제 1 절연막(237) 사이의 식각 선택비 차이에 의해 제 1 절연막(237)은 식각되지 않고 라인 패턴(210)만 식각된다.
도 2f를 참조하면 필라 패턴(210a)에 의해 노출된 반도체 기판(200) 상부에 제 3 절연막(243)을 형성한다. 이때, 제 3 절연막(243)은 산화막을 포함하는 물질로 형성한다. 예컨대 산화막은 SOD(Spin On Dielectric) 산화막, HDP(High Density Plasma) 산화막 중 하나 이상을 사용하여 형성하는 것이 바람직하다. 더욱 바람직하게는 SOD 산화막 및 HDP 산화막을 순차적으로 적층할 수 있다. 이후 습식 클리닝(Wet Cleaning) 공정으로 제 3 절연막(243)을 식각하여 필라 패턴(210a) 상측을 노출시킨다. 이때, 제 3 절연막(243)은 비트라인 접합영역(235a) 상측보다 높게 형성되도록 하는 것이 바람직하다.
도 2g를 참조하면 필라 패턴(210a) 및 제 3 절연막(243) 표면에 게이트 절연막(245)을 형성하고, 게이트 절연막(245)을 포함하는 전체 상부에 게이트 도전물질(250)을 형성한다. 게이트 도전물질(250)은 티타늄 질화막, 텅스텐 및 이들의 조합 중 선택된 어느 하나를 포함할 수 있다. 이때, 게이트 절연막(245) 표면에만 라이너 형태의 게이트 도전물질(250)을 형성할 수 도 있다. 이렇게, 라이너 형태로 게이트 도전물질(250)을 형성하는 경우에는 후속으로 진행되는 스페이서 식각 공정이 생략될 수 있다.
도 2h를 참조하면 에치 백 공정을 진행하여 필라 패턴(210a)들 사이의 제 3 절연막(243) 상부에 일정 두께의 게이트 도전막(250)이 남겨지도록 한다. 그 다음, 필라 패턴(210a) 및 게이트 도전막(250)을 포함하는 전체 표면에 스페이서 물질을 증착한다. 스페이서 물질은 산화막, 질화막 및 이들의 조합 중 선택된 어느 하나로 형성하며, 질화막 및 산화막을 순차적으로 형성하는 것이 가장 바람직하다. 여기서, 스페이서 물질의 두께가 후속으로 형성되는 게이트의 선폭이 된다.
다음으로, 에치-백 공정을 진행하여 필라 패턴(210a) 측벽의 게이트 절연막(245) 표면에 스페이서(255)를 형성한다. 그 다음, 스페이서(255)를 마스크로 게이트 도전막(250)을 식각하여 필라 패턴(210a) 측벽에 게이트(250a)을 형성한다.
그 다음 도 2i를 참조하면, 필라 패턴(210a) 상측에 게이트 접합 영역을 형성한 후 필라 패턴(210a) 상부에 실린더 형태의 저장전극(260)을 형성한다. 이때, 저장전극(260)은 필라 패턴(210a) 상측의 게이트 접합 영역에 연결되도록 형성하는 것이 바람직하다.
상술한 바와 같이, 비트라인 접합영역(235a)이 섬 형태로 형성되면서 비트라인 접합영역(235a)과 비트라인(231)과의 접촉 면적이 감소되고, 이에 따라 비트라인(231)과 비트라인 접합영역(235a) 사이의 커플링 캐패시턴스를 감소시킬 수 있다. 이로 인해, 공정의 리프레쉬 마진(Refresh Margin)이 증가되어 소자의 특성을 향상시킬 수 있다.
도 3은 상술한 본 발명의 실시예들을 포함하는 메모리 셀 어레이를 도시한 회로도이다.
일반적으로, 메모리 셀 어레이(Memory Cell Array)는 다수의 메모리 셀을 포함하며, 각각의 메모리 셀은 하나의 트랜지스터(Transistor)와 하나의 캐패시터(Capacitor)로 이루어져 있다. 이러한 메모리 셀들은 비트라인(BL1, ..., BLn)과 워드라인(WL1, ..., WLm)의 교차점에 위치한다. 메모리 셀들은 컬럼 디코더 및 로우 디코더에 의해서 선택된 비트라인(BL1, ..., BLn) 및 워드라인(WL1, ..., WLm)에 인가된 전압에 기초하여 데이터를 저장하거나 출력한다.
도 3에 도시된 바와 같이, 메모리 셀 어레이에서 비트라인 (BL1, ..., BLn)은 제 1 방향(즉, 비트라인 방향)을 길이 방향으로 하여 형성되고 워드라인 (WL1, ..., WLm)은 제 2 방향(즉, 워드라인 방향)을 길이 방향으로 하여 형성되어 서로 교차하는 형태로 배열된다. 트랜지스터의 제 1 단자(예를 들어, 드레인 단자)는 비트라인(BL1, ..., BLn)에 연결되고, 제 2 단자(예를 들어, 소스 단자)는 커패시터에 연결되며, 제 3 단자(예를 들어, 게이트 단자)는 워드라인(WL1, ..., WLm)에 연결된다. 이러한 비트라인들(BL1, ..., BLn), 워드라인들(WL1, ..., WLm)을 포함하는 다수의 메모리 셀들이 반도체 메모리 셀 어레이의 내에 위치한다.
여기서, 비트라인은 도 1에 도시된 바와 같이 형성되며, 비트라인 일측이 비트라인 접합영역과 연결되며, 비트라인 접합영역은 각각 분리된 섬 형태인 것이 바람직하다.
이와 같이, 본 발명의 실시예에 따른 메모리 셀 어레이는 비트라인과 비트라인 사이의 커플링 캐패시턴스를 감소시켜 소자의 특성을 향상시키는 효과를 얻을 수 있다.
도 4은 본 발명의 실시예에 따른 메모리 소자를 도시한 블록도이다.
도 4에 도시된 바와 같이, 메모리 소자는 메모리 셀 어레이(Memory Cell Array), 로우 디코더(Row Decorder), 컬럼 디코더(Column Decorder) 및 센스 앰프(Sense Amplifier)를 포함할 수 있다. 로우 디코더는 반도체 메모리 셀 어레이의 워드라인들 중에서 독출 동작 또는 기입 동작을 수행할 메모리 셀에 상응하는 워드라인을 선택하여 반도체 메모리 셀 어레이에 워드라인 선택 신호(RS)를 출력한다. 그리고, 컬럼 디코더는 반도체 메모리 셀 어레이의 비트라인들 중에서 독출 동작 또는 기입 동작을 수행할 메모리 셀에 상응하는 비트라인을 선택하여 반도체 메모리 셀 어레이에 비트라인 선택 신호(CS)를 출력한다. 또한, 센스 앰프들은 로우 디코더 및 컬럼 디코더에 의해 선택된 메모리 셀에 저장된 데이터(BDS)를 센싱한다.
여기서, 비트라인은 도 1에 도시된 바와 같이 형성되며, 비트라인 일측이 비트라인 접합영역과 연결되며, 비트라인 접합영역은 각각 분리된 섬 형태인 것이 바람직하다. 이와 같이, 본 발명의 실시예에 따른 메모리 소자는 비트라인과 비트라인 사이의 커플링 캐패시턴스를 감소시켜 소자의 특성을 향상시키는 효과를 얻을 수 있다.
본 발명의 반도체 소자는 DRAM(Dynamic Random Access Memory)에 적용될 수 있으며 이에 한정되지 않고 SRAM(Static Random Access Memory), Flash Memory, FeRAM(Ferroelectric Random Access Memory), MRAM(Magnetic Random Access Memory), PRAM(Phase Change Random Access Memory) 등에 적용될 수 있다.
상술한 반도체 소자의 주요 제품 군으로는 데스크탑 컴퓨터, 노트북, 서버에 사용되는 컴퓨팅 메모리뿐만 아니라 다양한 스펙(Spec)의 그래픽스 메모리와 최근 이동통신의 발달로 세간의 관심이 집중되는 모바일 메모리에 적용될 수 있다. 또한, 메모리 스틱(stick), MMC, SD, CF, xD picture card, USB Flash Device 등과 같은 휴대용 저장매체뿐만 아니라 MP3P, PMP, 디지털 카메라 및 캠코더, 휴대폰 등의 다양한 디지털 어플리케이션에 제공될 수 있다. 또한 반도체 소자의 단품은 물론 MCP(Multi-Chip Package), DOC(disk on chip), Embedded device 등의 기술에도 적용될 수 있다. 그리고 CIS(CMOS image sensor)도 적용되어 카메라 폰, 웹 카메라, 의학용 소형 촬영장비등 다양한 분야에 공급될 수 있다.
도 5은 본 발명의 실시예에 따른 메모리 모듈을 도시한 블록도이다.
도 5에 도시된 바와 같이, 반도체 모듈은 모듈 기판 상에 탑재된 복수개의 반도체 소자들, 반도체 소자가 외부의 제어기(미도시)로부터 제어신호(어드레스 신호(ADDR), 코맨드 신호(CMD), 클럭 신호(CLK))를 제공받을 수 있도록 해주는 코맨드 패스 및 반도체 소자와 연결되어 데이터를 전송하는 데이터 링크를 포함한다.
그리고, 코맨드 패스 및 데이터 패스는 통상의 반도체 모듈에서 사용되는 것들과 동일 또는 유사하게 형성될 수 있다.
도 5에서는 모듈 기판의 전면에 8개의 반도체 소자들이 탑재되어 있는 모습을 도시하고 있으나 모듈 기판의 후면에도 동일하게 반도체 소자들이 탑재될 수 있다. 즉, 모듈 기판의 일측 또는 양측에 반도체 소자들이 탑재될 수 있으며, 탑재되는 반도체 소자의 수는 도 6에 한정되지 않는다. 또한, 모듈 기판의 재료 및 구조도 특별히 제한되지 않는다.
이러한 메모리 모듈의 메모리 소자 내에 형성된 비트라인은 도 1에 도시된 바와 같이 형성되며, 비트라인 일측이 비트라인 접합영역과 연결되며, 비트라인 접합영역은 각각 분리된 섬 형태인 것이 바람직하다.
이와 같이, 본 발명의 실시예에 따른 반도체 모듈은 비트라인과 비트라인 사이의 커플링 캐패시턴스를 감소시켜 소자의 특성을 향상시키는 효과를 얻을 수 있다.
도 7은 본 발명의 실시예에 따른 메모리 시스템을 도시한 블록도이다.
도 7에 도시된 바와 같이, 메모리 시스템(Memory System)은 하나 이상의 메모리 소자를 포함하는 메모리 모듈을 포함한다. 그리고, 메모리 모듈과 시스템 버스를 통하여 데이터 및 코맨드/어드레스 신호(Command/Address Signal)를 통신하는 메모리 콘트롤러(Memory Controller)를 구비한다.
이러한 메모리 시스템의 메모리 소자 내에 형성된 비트라인은 도 1에 도시된 바와 같이 형성되며, 비트라인 일측이 비트라인 접합영역과 연결되며, 비트라인 접합영역은 각각 분리된 섬 형태인 것이 바람직하다.
이와 같이, 본 발명의 실시예에 따른 메모리 모듈은 비트라인과 비트라인 사이의 커플링 캐패시턴스를 감소시켜 소자의 특성을 향상시키는 효과를 얻을 수 있다.
본 발명은 기재된 실시예에 한정하는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않는 한 다양하게 수정 및 변형을 할 수 있음은 당업자에게 자명하다고 할 수 있는 바, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속하는 것이다.
200 : 반도체 기판 205 : 하드마스크 패턴
210 : 라인 패턴 210a : 필라 패턴
215 : 제 1 라이너 절연막 220 : 제 1 비트라인 도전층
223 : 제 2 비트라인 도전층 225 : 제 2 라이너 절연막
229 : 측벽 콘택 230 : 비트라인
232 : 캡핑막 235 : 비트라인 접합영역
237 : 제 1 절연막 240 : 제 2 절연막
242 : 마스크 패턴 243 : 제 3 절연막
245 : 게이트 절연막 250 : 게이트 도전막
250a : 게이트 255 : 스페이서
260 : 저장전극
210 : 라인 패턴 210a : 필라 패턴
215 : 제 1 라이너 절연막 220 : 제 1 비트라인 도전층
223 : 제 2 비트라인 도전층 225 : 제 2 라이너 절연막
229 : 측벽 콘택 230 : 비트라인
232 : 캡핑막 235 : 비트라인 접합영역
237 : 제 1 절연막 240 : 제 2 절연막
242 : 마스크 패턴 243 : 제 3 절연막
245 : 게이트 절연막 250 : 게이트 도전막
250a : 게이트 255 : 스페이서
260 : 저장전극
Claims (5)
- 다수의 매립 비트라인; 및
상기 매립 비트라인들 사이에 형성되며, 상기 매립 비트라인과 연결되는 섬 형태의 비트라인 접합영역을 다수 포함하는 것을 특징으로 하는 반도체 소자. - 청구항 1에 있어서,
상기 매립 비트라인 일측에 구비되는 측벽 콘택을 더 포함하며, 상기 비트라인 접합영역은 상기 측벽 콘택을 통해 상기 매립 비트라인과 연결되는 것을 특징으로 하는 반도체 소자. - 게이트 및 게이트 접합 영역을 포함하는 트랜지스터;
상기 게이트와 교차되도록 배열된 매립 비트라인; 및
상기 매립 비트라인들 사이에 형성되며, 상기 매립 비트라인과 연결된 섬 형태의 비트라인 접합영역
을 다수 포함하는 것을 특징으로 하는 반도체 셀. - 청구항 3에 있어서,
상기 게이트 접합 영역과 연결되는 저장부를 더 포함하는 것을 특징으로 하는 반도체 셀. - 청구항 3에 있어서,
상기 게이트는 수직형 게이트(Vertical Gate)인 것을 특징으로 하는 반도체 셀.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110049711A KR101246475B1 (ko) | 2011-05-25 | 2011-05-25 | 반도체 셀 및 반도체 소자 |
| US13/327,458 US8861261B2 (en) | 2011-05-25 | 2011-12-15 | Semiconductor memory cell and semiconductor device |
| CN201210003508.8A CN102800673B (zh) | 2011-05-25 | 2012-01-06 | 半导体存储单元阵列和半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110049711A KR101246475B1 (ko) | 2011-05-25 | 2011-05-25 | 반도체 셀 및 반도체 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120131505A true KR20120131505A (ko) | 2012-12-05 |
| KR101246475B1 KR101246475B1 (ko) | 2013-03-21 |
Family
ID=47199734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110049711A KR101246475B1 (ko) | 2011-05-25 | 2011-05-25 | 반도체 셀 및 반도체 소자 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8861261B2 (ko) |
| KR (1) | KR101246475B1 (ko) |
| CN (1) | CN102800673B (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101177999B1 (ko) * | 2010-11-04 | 2012-08-28 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| US8637912B1 (en) * | 2012-07-09 | 2014-01-28 | SK Hynix Inc. | Vertical gate device with reduced word line resistivity |
| US10073790B2 (en) | 2015-12-03 | 2018-09-11 | Samsung Electronics Co., Ltd. | Electronic system with memory management mechanism and method of operation thereof |
| US9934154B2 (en) | 2015-12-03 | 2018-04-03 | Samsung Electronics Co., Ltd. | Electronic system with memory management mechanism and method of operation thereof |
| US10614867B2 (en) * | 2018-07-31 | 2020-04-07 | Spin Memory, Inc. | Patterning of high density small feature size pillar structures |
| CN111785719B (zh) * | 2020-06-02 | 2023-05-12 | 中国科学院微电子研究所 | 半导体存储器、其制作方法及电子设备 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5036493A (en) * | 1990-03-15 | 1991-07-30 | Digital Equipment Corporation | System and method for reducing power usage by multiple memory modules |
| US6118719A (en) * | 1998-05-20 | 2000-09-12 | International Business Machines Corporation | Self-initiated self-refresh mode for memory modules |
| US6754132B2 (en) * | 2001-10-19 | 2004-06-22 | Samsung Electronics Co., Ltd. | Devices and methods for controlling active termination resistors in a memory system |
| KR101077445B1 (ko) | 2009-05-28 | 2011-10-26 | 주식회사 하이닉스반도체 | 수직 채널 트랜지스터를 갖는 반도체 소자 및 그 제조 방법 |
| KR101116354B1 (ko) * | 2009-09-30 | 2012-03-09 | 주식회사 하이닉스반도체 | 단일측벽콘택에 연결된 매립비트라인을 갖는 반도체장치 및 그제조 방법 |
| KR101060767B1 (ko) * | 2009-10-21 | 2011-08-31 | 주식회사 하이닉스반도체 | 반도체장치의 접합 형성 방법 |
| US8390062B2 (en) * | 2010-07-20 | 2013-03-05 | Powerchip Technology Corporation | Vertical channel transistor array and manufacturing method thereof |
-
2011
- 2011-05-25 KR KR1020110049711A patent/KR101246475B1/ko active IP Right Grant
- 2011-12-15 US US13/327,458 patent/US8861261B2/en active Active
-
2012
- 2012-01-06 CN CN201210003508.8A patent/CN102800673B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20120300557A1 (en) | 2012-11-29 |
| KR101246475B1 (ko) | 2013-03-21 |
| CN102800673A (zh) | 2012-11-28 |
| US8861261B2 (en) | 2014-10-14 |
| CN102800673B (zh) | 2016-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101213885B1 (ko) | 반도체 소자 및 반도체 셀 | |
| US20120281490A1 (en) | Semiconductor device, semiconductor module and method of manufacturing the same | |
| US8735970B2 (en) | Semiconductor device having vertical surrounding gate transistor structure, method for manufacturing the same, and data processing system | |
| US8435847B2 (en) | Semiconductor device and method for fabricating the same | |
| KR20140028980A (ko) | 매립 게이트형 반도체 소자, 그 반도체 소자를 갖는 모듈 및 시스템 그리고 그 반도체 소자 제조 방법 | |
| US11482267B2 (en) | Memory device | |
| KR101246475B1 (ko) | 반도체 셀 및 반도체 소자 | |
| KR20120015940A (ko) | 커패시터를 포함하는 반도체 메모리 소자 및 그 제조방법 | |
| US8710570B2 (en) | Semiconductor device having vertical channel | |
| US20150017773A1 (en) | Semiconductor device and method for manufacturing the same | |
| US20130099298A1 (en) | Semiconductor device and method for manufacturing the same | |
| US9023703B2 (en) | Method of manufacturing semiconductor device using an oxidation process to increase thickness of a gate insulation layer | |
| US8072077B2 (en) | Semiconductor memory device | |
| US9252223B2 (en) | Semiconductor device having a buried gate | |
| KR20120118785A (ko) | 플로팅 바디 효과를 제어하기 위한 컨트롤 비트라인을 갖는 반도체 소자, 그 반도체 소자를 갖는 모듈 및 시스템 | |
| KR20130107491A (ko) | 반도체 소자 및 그 제조 방법 | |
| US20090101981A1 (en) | One-transistor type dram | |
| KR20130138017A (ko) | 반도체 소자 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160223 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170223 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180223 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190220 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20200226 Year of fee payment: 8 |