KR20120126714A - 반도체 소자의 패턴 형성 방법 - Google Patents

반도체 소자의 패턴 형성 방법 Download PDF

Info

Publication number
KR20120126714A
KR20120126714A KR1020110044731A KR20110044731A KR20120126714A KR 20120126714 A KR20120126714 A KR 20120126714A KR 1020110044731 A KR1020110044731 A KR 1020110044731A KR 20110044731 A KR20110044731 A KR 20110044731A KR 20120126714 A KR20120126714 A KR 20120126714A
Authority
KR
South Korea
Prior art keywords
pattern
forming
photoresist
photoresist pattern
hard mask
Prior art date
Application number
KR1020110044731A
Other languages
English (en)
Inventor
오창일
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110044731A priority Critical patent/KR20120126714A/ko
Publication of KR20120126714A publication Critical patent/KR20120126714A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로, 더블 패터닝(Double Patterning) 공정 시 산확산 속도가 상이한 감광막 패턴을 이용하여 패턴의 CD 균일도(CD Uniformity) 특성을 향상시켜 반도체 소자의 수율을 증가시키는 기술에 관한 것이다.
본 발명에 따른 반도체 소자의 패턴 형성 방법은 피식각층 상부에 하드마스크층을 형성하는 단계와, 하드마스크층 상부에 제 1 감광막을 도포하는 단계와, 제 1 감광막에 대해 노광 공정 및 네가티브 현상 공정을 진행하여 제 1 감광막 패턴을 형성하는 단계와, 제 1 감광막 패턴을 마스크로 상기 하드마스크층을 식각하여 하드마스크 제 1 패턴을 형성하는 단계와, 하드마스크 제 1 패턴을 포함하는 상기 피식각층 상부에 제 2 감광막을 도포하는 단계와, 제 2 감광막에 대해 노광 및 네가티브 현상을 진행하여 제 2 감광막 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 패턴 형성 방법{METHOD FOR FORMING PATTERN OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 패턴 형성 방법에 관한 것이다. 보다 상세하게는 더블 패터닝 공정을 이용한 콘택홀 패턴을 형성하는 방법을 포함하는 반도체 소자의 패턴 형성 방법에 관한 것이다.
반도체 소자가 고집적화되면서 반도체 소자의 크기도 급격하게 감소되고 있다. 따라서, 반도체 소자를 구성하는 미세 패턴들을 형성하는 공정 마진이 감소되었다. 반도체 소자를 제조함에 있어서, 금속배선을 포함한 각종 패턴들은 포토리소그래피(Photolithography) 공정을 통해 형성하고 있다.
이러한 포토리소그래피 공정은 식각 대상층 상에 포토레지스트를 도포하는 도포(Coating) 공정과, 도포된 포토레지스트의 소정 부분에 광을 조사하는 노광(Exposure) 공정 및 노광된 포토레지스트 부분을 제거하는 현상(Develop) 공정으로 구성된다. 최종적으로 얻어진 포토레지스트 패턴을 이용해서 식각 대상층을 식각함으로써 소망하는 패턴을 형성하게 된다.
그런데, 최근에는 반도체 소자가 고집적화되면서 미세 패턴을 형성하는 기술이 매우 중요하게 되었다. 하지만 현재 포토리소그래피 장비로 구현할 수 있는 포토레지스트의 임계 치수(Critical Dimension; CD)의 한계는 라인의 경우 40nm 정도이고 컨택홀의 경우 55nm 정도이며 그 이하의 포토레지스트 패턴 형성은 불가능한 상황이다. 이러한 상황에서 최근 40nm 이하의 라인 선폭을 갖는 패턴을 형성하기 위해 더블패터닝 (Litho-Litho-Etch)이 제안되었다. 특히, 규칙적인 배열을 하고 있는 콘택홀 패턴 또는 라인 스페이스 패턴을 형성하는 데 있어 노광 장비의 임계치수 이하의 패턴을 형성하기 위해서는 한 번의 마스크 공정으로는 패턴 형성이 어렵고, 마스크를 2개 연속으로 사용하는 더블패터닝(Litho-Litho-Etch) 공정이 실시되고 있다.
도시하지는 않았으나, 이러한 더블 패터닝 공정을 간단히 설명하면 다음과 같다. 먼저, 반도체 기판(미도시) 상부에 피식각층(미도시), 제 1 하드마스크층(미도시), 제 2 하드마스크층(미도시), 반사방지막(미도시) 및 제 1 감광막 패턴(미도시)을 순차적으로 형성한다. 이때, 제 1 감광막 패턴(미도시)은 라인 형태로 형성한다.
다음으로, 제 1 감광막 패턴(미도시) 표면을 프리징 처리하여 프리징 물질(미도시)을 형성한다. 이후, 제 1 감광막 패턴(미도시)을 포함하는 반도체 기판(미도시) 전체 상부에 제 2 감광막(미도시)을 형성한 후 노광 및 현상 공정을 진행하여 제 2 감광막 패턴(미도시)을 형성한다. 이때, 제 2 감광막 패턴(미도시)은 제 1 감광막 패턴(미도시)과 수직하게 교차하는 라인 형태로 형성한다.
그 다음, 제 1 감광막 패턴(미도시) 및 제 2 감광막 패턴(미도시)을 마스크로 반사방지막(미도시) 및 제 2 하드마스크층(미도시)을 식각하여 반사방지막 패턴(미도시) 및 제 2 하드마스크 패턴(미도시)을 형성한다. 이어서, 반사방지막 패턴(미도시), 제 1 감광막 패턴(미도시) 및 제 2 감광막 패턴(미도시)을 제거한다.
다음으로, 제 2 하드마스크 패턴(미도시)을 마스크로 제 1 하드마스크층(미도시)을 식각하여 제 1 하드마스크 패턴(미도시)을 형성하고, 제 1 하드마스크 패턴(미도시)을 마스크로 피식각층(미도시)을 식각하여 콘택홀을 정의하는 미세 패턴(미도시)을 형성한다.
상술한 바와 같은 패턴 형성 방법은 제 2 감광막의 산확산속도가 제 1 감광막의 산확산속도에 비해 크기때문에 패턴 하부에 풋팅(Footing) 또는 스커밍(Scuming)과 같은 현상이 발생하여 패턴 품질이 저하되는 문제점이 있다. 이러한 패턴 품질 저하의 문제로 반도체 소자의 패턴 형성 시 패턴의 CD 균일도(Critical Dimension Uniformity)가 저하되고 이로인해 반도체 소자의 수율이 감소하는 문제점이 있다.
본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위한 것으로, 제 1 감광막에 비해 산확산속도가 느린 제 2 감광막을 사용함으로써, 패턴의 품질을 향상시키는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 패턴 형성 방법은 반도체 기판 상부에 하드마스크층 및 제 1 감광막 패턴을 형성하는 단계와, 제 1 감광막 패턴을 포함하는 상기 반도체 기판 상부에 제 1 감광막 패턴보다 산확산 속도가 낮은 제 2 감광막 패턴을 형성하는 단계와, 제 1 감광막 패턴과 제 2 감광막 패턴을 마스크로 하드마스크층을 식각하여 하드마스크 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 제 1 감광막 패턴과 제 2 감광막 패턴은 각각 라인 패턴이며, 제 2 감광막 패턴을 형성하는 단계에서, 제 2 감광막 패턴은 제 1 감광막 패턴에 교차되도록 형성한다.
그리고, 제 1 감광막 패턴을 형성하는 단계 이후, 제 1 감광막 패턴 표면에 프리징(Freezing) 처리를 진행하는 단계와, 반도체 기판에 대해 베이크 공정을 진행하는 단계를 더 포함하는 것을 특징으로 한다.
나아가, 베이크 공정을 진행하는 단계 이후, 제 1 감광막 패턴 표면을 경화하는 공정을 더 포함하며, 제 1 감광막 패턴을 형성하는 단계 이후, 반도체 기판에 대해 베이킹 공정을 수행하는 단계를 더 포함한다.
또한, 베이킹 공정을 수행하는 단계에서 베이킹 공정은 90 ~ 200℃의 온도에서 30 ~ 120초 동안 수행하며, 베이킹 공정은 핫 플레이트에서 진행한다.
그리고, 제 2 감광막 패턴의 산확산 속도는 5 ~ 50nm/sec 인 것이 바람직하며, 하드마스크층 및 제 1 감광막 패턴 사이에 반사방지막을 더 포함하고, 반사방지막은 50 ~ 1000Å의 두께로 형성하는 것이 바람직하다.
또한, 하드마스크층을 형성하는 단계에서 하드마스크층은 비정질 탄소층, 실리콘 산화질화막, 폴리실리콘 및 이들의 조합 중 선택된 어느 하나로 형성하는 것을 특징으로 한다.
본 발명의 반도체 소자의 패턴 형성 방법은 더블 패터닝 공정 시 제 1 감광막 및 제 2 감광막의 산확산속도를 이용하여 패턴 품질을 향상시키고, 이로 인해 패턴의 CD 균일도(Critical Dimension Uniformity)를 향상시켜 반도체 소자의 수율을 증가시키는 효과를 제공한다.
도 1a 내지 도 1c는 본 발명에 따른 반도체 소자의 패턴 형성 방법을 도시한 평면도 및 단면도.
이하 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 패턴 형성 방법의 일실시예에 대해 상세히 설명하기로 한다.
도 1a 내지 도 1c는 본 발명에 따른 반도체 소자의 패턴 형성 방법을 도시한 평면도 및 단면도로서, 도 1a (ⅰ) 내지 도 1c (ⅰ)는 평면도를 도시한 것이고, 도 1a (ⅱ) 내지 도 1c (ⅱ)는 도 1a (ⅰ) 내지 도 1c (ⅰ)의 X - X'의 절단면에 따른 단면도를 도시한 것이며, 도 1a (ⅲ) 내지 도 1c (ⅲ)는 도 1a (ⅰ) 내지 도 1c (ⅰ)의 Y - Y'에 따른 절단면을 도시한 것이다.
도 1a를 참조하면, 반도체 기판(미도시) 상부에 피식각층(100), 제 1 하드마스크층(105), 제 2 하드마스크층(110) 및 반사방지막(115)을 순차적으로 형성한다. 제 1 하드마스크층(105) 및 제 2 하드마스크층(110)은 비정질 탄소층, 실리콘 산화질화막, 폴리실리콘 및 이들의 조합 중 선택된 어느 하나인 것이 바람직하다. 또한, 반사방지막(115)은 50 ~ 1000Å의 두께로 형성하는 것이 바람직하다.
그 다음, 반사방지막(115) 상부에 제 1 감광막(미도시)을 형성한다. 이때, 제 1 감광막(미도시)은 300 ~ 6000Å의 두께로 형성한다. 이어서, 제 1 감광막(미도시)에 대해 노광 및 현상 공정을 진행하여 라인 형태의 제 1 감광막 패턴(120)을 형성한다. 이때, 제 1 감광막 패턴(120)은 제 1 방향(도 1a (ⅰ)의 Y - Y'방향)을 따라 형성하는 것이 바람직하다. 여기서, 제 1 감광막 패턴(120)을 형성하기 위한 노광 공정은 I-Line, KrF, ArF 또는 EUV 리소그래피 공정 중 선택된 어느 하나로 진행하며, 현상 공정은 TMAH(Tetra Methyl Ammonium Hydroxide) 2.38%의 수용액을 이용하여 진행할 수 있다.
도 1b를 참조하면, 제 1 감광막 패턴(120) 표면에 프리징(Freezing) 처리를 하여 프리징 물질(125)을 형성한다. 프리징 처리란, 감광막 패턴을 빛에 반응하지 않는 물질로 변화시키는 것이며, 이 프리징 물질(125)에 의해 제 1 감광막 패턴(120) 표면에 내용제 특성이 생기게 된다.
다음으로, 제 1 감광막 패턴(120)이 형성된 반도체 기판(미도시)에 대해 베이크 공정을 진행한다. 베이크 공정은 90 ~ 200℃의 온도에서 30 ~ 120초 동안 수행하며, 반도체 기판(미도시)을 핫 플레이트 상에 올려놓은 후 진행하는 것이 바람직하다. 이때, 프리징 처리 후 베이크 공정을 진행하는 것이 가장 바람직하지만, 상황에 따라서 프리징 처리 공정을 진행하지 않고 베이크 공정만 진행하여도 무방하다. 또한, 제 1 감광막 패턴(120) 표면을 경화시키는 공정을 추가로 진행할 수 도 있다.
도 1c를 참조하면, 제 1 감광막 패턴(120)을 포함하는 반도체 기판(미도시) 상부에 제 2 감광막(미도시)을 형성한다. 이때, 제 2 감광막(미도시)은 300 ~ 6000Å의 두께로 형성한다. 그 다음, 제 2 감광막(미도시)에 대해 베이크 공정을 진행한다. 여기서, 제 2 감광막(미도시)의 산확산 속도는 제 1 감광막(미도시)의 산확산 속도보다 작은 물질로 형성하는 것이 바람직하다. 예컨대, 제 2 감광막(미도시)의 산확산 속도는 5 ~ 50nm/sec인 물질로 형성한다. 감광막은 고분자 중합체인 레진과 빛을 받으면 산(H+)을 발생시키는 PAG(Photo Acid Generator) 및 가교제를 포함하는데, 이 중 PAG의 분자량이 크거나 PAG에 포함되어 있는 플로오르(F)의 함량이 높을 수록 산확산 속도가 감소된다.
따라서, 제 2 감광막(미도시)은 제 1 감광막(미도시)에 비해 PAG의 분자량이 크거나 PAG에 포함되어 있는 플로오르(F)의 함량이 높은 물질로 형성하는 것이 바람직하다.
다음으로, 제 2 감광막(미도시)에 대해 노광 공정을 진행하고, 이후 베이크 공정을 진행한다. 이러한 베이크 공정에 의해 노광 공정 시 발생한 산이 확산된다. 즉, 감광막의 산확산 속도는 베이크 공정의 온도 및 시간에 의해서도 영향을 받는다. 본 발명에서는 제 2 감광막(미도시)의 베이크 공정 시 베이크 온도를 낮게 하거나 베이크 시간을 단축시켜서 산확산 속도를 감소시킬 수 있다.
그 다음, 노광된 제 2 감광막(미도시)에 대해 현상 공정을 진행하여 제 2 감광막 패턴(130)을 형성한다. 여기서, 제 2 감광막 패턴(130)을 형성하기 위한 공정은 제 1 감광막 패턴(120) 형성공정과 동일하다. 예컨대, I-Line, KrF, ArF 또는 EUV 리소그래피 공정 중 선택된 어느 하나로 노광 공정을 진행하며, TMAH(Tetra Methyl Ammonium Hydroxide) 2.38%의 수용액을 이용하여 현상 공정을 진행할 수 있다. 또한, 제 2 감광막 패턴(130)은 제 1 감광막 패턴(120)과 수직하게 교차하는 제 2 방향을 따라 라인 형태로 형성하는 것이 바람직하다.
도시되지는 않았으나, 제 2 감광막 패턴(130)을 형성한 이후의 공정을 설명하면 제 1 감광막 패턴(120) 및 제 2 감광막 패턴(130)을 마스크로 반사방지막(115) 및 제 2 하드마스크층(110)을 식각하여 반사방지막 패턴(미도시) 및 제 2 하드마스크 패턴(미도시)을 형성한다. 그 다음, 반사방지막 패턴(미도시), 제 1 감광막 패턴(120) 및 제 2 감광막 패턴(130)을 제거한다.
이어서, 제 2 하드마스크 패턴(미도시)을 마스크로 제 1 하드마스크층(105)을 식각하여 제 1 하드마스크 패턴(미도시)을 형성한 후 제 2 하드마스크 패턴(미도시)을 제거한다. 그 다음, 제 1 하드마스크 패턴(미도시)을 마스크로 피식각층(100)을 식각하여 콘택홀을 정의하는 미세 패턴(미도시)을 형성한다.
상술한 바와 같이, 본 발명은 더블 패터닝 공정 시 제 1 감광막 및 제 2 감광막의 산확산속도를 이용하여 패턴 품질을 향상시키고, 이로 인해 패턴의 CD 균일도(Critical Dimension Uniformity)를 향상시켜 반도체 소자의 수율을 증가시키는 효과를 제공한다.
본 발명은 기재된 실시예에 한정하는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않는 한 다양하게 수정 및 변형을 할 수 있음은 당업자에게 자명하다고 할 수 있는 바, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속하는 것이다.
100 : 피식각층 105 : 제 1 하드마스크층
110 : 제 2 하드마스크층 115 : 반사방지막
120 : 제 1 감광막 패턴 125 : 프리징 물질
130 : 제 2 감광막 패턴

Claims (13)

  1. 반도체 기판 상부에 하드마스크층 및 제 1 감광막 패턴을 형성하는 단계;
    상기 제 1 감광막 패턴을 포함하는 상기 반도체 기판 상부에 상기 제 1 감광막 패턴보다 산확산 속도가 낮은 제 2 감광막 패턴을 형성하는 단계; 및
    상기 제 1 감광막 패턴과 제 2 감광막 패턴을 마스크로 하드마스크층을 식각하여 하드마스크 패턴을 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
  2. 청구항 1에 있어서,
    상기 제 1 감광막 패턴과 상기 제 2 감광막 패턴은 각각 라인 패턴인 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  3. 청구항 1에 있어서,
    상기 제 2 감광막 패턴을 형성하는 단계에서,
    상기 제 2 감광막 패턴은 상기 제 1 감광막 패턴에 교차되도록 형성하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  4. 청구항 1에 있어서,
    상기 제 1 감광막 패턴을 형성하는 단계 이후,
    상기 제 1 감광막 패턴 표면에 프리징(Freezing) 처리를 진행하는 단계; 및
    상기 반도체 기판에 대해 베이크 공정을 진행하는 단계
    를 더 포함하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  5. 청구항 4에 있어서,
    상기 베이크 공정을 진행하는 단계 이후,
    상기 제 1 감광막 패턴 표면을 경화하는 공정을 더 포함하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  6. 청구항 1에 있어서,
    상기 제 2 감광막 패턴을 형성하는 단계 이후,
    상기 반도체 기판에 대해 베이킹 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  7. 청구항 4 또는 청구항 6에 있어서,
    상기 베이킹 공정을 수행하는 단계에서
    상기 베이킹 공정은 핫 플레이트에서 진행하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  8. 청구항 1에 있어서,
    상기 제 2 감광막 패턴의 산확산 속도는 5 ~ 50nm/sec 인 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  9. 청구항 1에 있어서,
    상기 제 2 감광막 패턴을 형성하는 단계에서,
    상기 제 2 감광막 패턴은 상기 제 1 감광막 패턴에 비해 PAG(Photo Acid Generator) 분자량이 큰 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  10. 청구항 1에 있어서,
    상기 제 2 감광막 패턴을 형성하는 단계에서,
    상기 제 2 감광막 패턴은 상기 제 1 감광막 패턴에 비해 PAG(Photo Acid Generator)에서 플루오르(F)의 함량이 높은 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  11. 청구항 1에 있어서,
    상기 하드마스크층 및 상기 제 1 감광막 패턴 사이에 반사방지막을 형성하는 단계
    를 더 포함하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  12. 청구항 11에 있어서,
    상기 반사방지막은 50 ~ 1000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  13. 청구항 1에 있어서,
    상기 하드마스크층을 형성하는 단계에서
    상기 하드마스크층은 비정질 탄소층, 실리콘 산화질화막, 폴리실리콘 및 이들의 조합 중 선택된 어느 하나인 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
KR1020110044731A 2011-05-12 2011-05-12 반도체 소자의 패턴 형성 방법 KR20120126714A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110044731A KR20120126714A (ko) 2011-05-12 2011-05-12 반도체 소자의 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110044731A KR20120126714A (ko) 2011-05-12 2011-05-12 반도체 소자의 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20120126714A true KR20120126714A (ko) 2012-11-21

Family

ID=47511989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110044731A KR20120126714A (ko) 2011-05-12 2011-05-12 반도체 소자의 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR20120126714A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014085299A1 (en) * 2012-11-27 2014-06-05 Advanced Micro Devices, Inc. Metal density distribution for double pattern lithography

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014085299A1 (en) * 2012-11-27 2014-06-05 Advanced Micro Devices, Inc. Metal density distribution for double pattern lithography

Similar Documents

Publication Publication Date Title
US6872512B2 (en) Method of forming resist pattern
TWI483079B (zh) Pattern formation method
TWI709165B (zh) 微影圖案化的方法
US9064085B2 (en) Method for adjusting target layout based on intensity of background light in etch mask layer
KR20160138302A (ko) 기판 상의 콘택 개구 패터닝 방법
KR20120126725A (ko) 반도체 소자의 형성 방법
US20080153287A1 (en) Method for patterning a semiconductor device
US6627388B2 (en) Method for reducing roughness of photoresist through cross-linking reaction of deposit and photoresist
KR20110001693A (ko) 반도체 소자의 콘택홀 형성용 마스크 및 콘택홀 형성방법
KR20120126714A (ko) 반도체 소자의 패턴 형성 방법
KR20100102422A (ko) 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법
US20140080306A1 (en) Method of forming fine patterns
KR101078719B1 (ko) 반도체 소자의 제조방법
US20120214103A1 (en) Method for fabricating semiconductor devices with fine patterns
KR20100081514A (ko) 반도체 소자의 제조 방법
KR100866681B1 (ko) 반도체 소자의 패턴 형성방법
KR20110079110A (ko) 광 근접 효과 보정 방법
KR20130006736A (ko) 반도체 소자의 콘택홀 형성용 마스크 제조방법
KR20120126716A (ko) 반도체 소자의 패턴 형성 방법
TW201824345A (zh) 半導體裝置的製作方法
KR20100026732A (ko) 반도체 소자의 제조 방법
US8389402B2 (en) Method for via formation in a semiconductor device
KR20110108712A (ko) 반도체 장치의 콘택 홀 제조 방법
KR20120037256A (ko) 반도체 소자의 패턴 형성 방법
TW202121496A (zh) 製造半導體元件的方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination