KR20120126369A - 반도체 패키지 제조방법 - Google Patents

반도체 패키지 제조방법 Download PDF

Info

Publication number
KR20120126369A
KR20120126369A KR1020110044102A KR20110044102A KR20120126369A KR 20120126369 A KR20120126369 A KR 20120126369A KR 1020110044102 A KR1020110044102 A KR 1020110044102A KR 20110044102 A KR20110044102 A KR 20110044102A KR 20120126369 A KR20120126369 A KR 20120126369A
Authority
KR
South Korea
Prior art keywords
substrate
underfill
strip level
level substrate
semiconductor chip
Prior art date
Application number
KR1020110044102A
Other languages
English (en)
Inventor
김기영
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110044102A priority Critical patent/KR20120126369A/ko
Publication of KR20120126369A publication Critical patent/KR20120126369A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/81855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/81865—Microwave curing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 패키지 제조방법을 개시한다. 개시된 본 발명에 따른 반도체 패키지 제조방법은, 다수의 유니트 기판을 포함하는 스트립 레벨 기판을 마련하는 단계; 상기 스트립 레벨 기판의 가장자리에 휨 방지 부재 및 상기 휨 방지 부재 안쪽에 홈을 형성하는 단계; 상기 스트립 레벨 기판의 각 유니트 기판상에 반도체 칩을 플립 칩 본딩하는 단계; 상기 홈 내에 고체 상태의 언더필 부재를 고정하는 단계; 및 상기 고체 상태의 언더필 부재를 액체 상태로 용융시켜서 상기 유니트 기판과 반도체 칩 사이 공간을 갭필하는 단계를 포함한다.

Description

반도체 패키지 제조방법{METHOD FOR FABRICATING SEMICONDUCTOER PACKAGE}
본 발명은 반도체 패키지 제조방법에 관한 것으로, 더욱 상세하게는 언더필(underfill) 공정에서 보이드(Void) 발생을 방지하는 반도체 패키지 제조방법에 관한 것이다.
집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되어 왔다.
이에 따라, 기판과 반도체 칩 간의 전기적 연결 방법으로서 기존의 와이어 본딩(wire bonding) 방식 대신에 플립칩 본딩(flip chip bonding) 방식을 이용하게 되었다.
플립칩 본딩 방식에서는 반도체 칩의 본딩 패드에 외부접속단자로서 활용할 수 있는 범프(Bump)를 형성하고 그 범프를 통해 반도체 칩과 기판 간의 전기적/기계적으로 연결을 달성한다.
한편, 플립칩 본딩 방식으로 반도체 칩을 기판에 실장 한 이후에, 접합 강도를 향상시키기 위하여 반도체 칩과 기판 사이의 공간을 언더필 부재로 갭필하기 위한 언더필 공정을 실시한다.
언더필 부재는 물리적 또는 화학적인 외부 환경으로부터 반도체 칩을 보호할 뿐만 아니라, 온도 변화에 따른 반도체 칩과 기판 간 열팽창 계수 차이에 의해 발생하는 열응력에 대한 보강제로 작용한다. 따라서, 언더필 부재는 플립칩 본딩 방식에 있어서 범프의 구조적/기계적 안정성을 확보하는데 매우 중요한 역할을 한다.
언더필 공정으로는 디스펜싱(dispensing) 방식이 널리 사용되고 있다. 즉, 반도체 칩을 기판에 플립칩 본딩 방식으로 접합한 다음에 반도체 칩의 일 측에 배치된 디스펜서(dispenser)에서 언더필 부재를 주입하여 플립칩 본딩된 부분을 갭필한다.
스택 패키지에서는 기판상에 단위 반도체 칩을 실장 할 때마다 언더필 공정을 실시하여 플립칩 본딩 부분을 갭필하거나, 반도체 칩들을 적층 하여 칩 적층체를 형성한 후에 한 번의 언더필 공정을 실시하여 플립칩 본딩 부분을 갭필하고 있다.
그러나 언더필 공정에 있어서, 반도체 칩이 크거나 언더필 할 부위의 갭이 작아질수록 반도체 칩 외측과 반도체 칩 내측의 언더필 부재 흐름의 차이로 인하여 언더필 부재 이동이 원활하게 이루어지지 않기 때문에, 반도체 칩 내측에 갭필되지 못하여 보이드가 발생 되는 문제가 있다.
또한, 상기 보이드에 열이 가해지면 보이드 내부의 공기가 팽창되어 크랙이 발생되고, 이로 인해 제품의 신뢰성이 저하된다는 문제가 있다.
더욱이, 언더필 공정은 제품이 바뀌면, 기판의 회로 패턴 및 성질에 따라서 작업 조건을 다시 잡아야 하는 번거로운 문제가 있다.
본 발명은 언더필 공정에서 보이드 발생을 방지할 수 있는 반도체 패키지 제조방법을 제공한다.
또한, 본 발명은 보이드 발생을 방지함으로써, 제품의 신뢰성을 향상시킬 수 있는 반도체 패키지 제조방법을 제공한다.
본 발명에 따른 반도체 패키지 제조방법은, 다수의 유니트 기판을 포함하는 스트립 레벨 기판을 마련하는 단계; 상기 스트립 레벨 기판의 가장자리에 휨 방지 부재 및 상기 휨 방지 부재 안쪽에 홈을 형성하는 단계; 상기 스트립 레벨 기판의 각 유니트 기판상에 반도체 칩을 플립 칩 본딩하는 단계; 상기 홈 내에 고체 상태의 언더필 부재를 고정하는 단계; 및 상기 고체 상태의 언더필 부재를 액체 상태로 용융시켜서 상기 유니트 기판과 반도체 칩 사이 공간을 갭필하는 단계를 포함하는 것을 특징으로 한다.
본 발명은, 언더필 공정에 있어서, 스트립 레벨 기판에 고체 상태의 언더필 부재를 고정한 후, 진공상태에서 상기 언더필 부재를 용융시켜 갭필 함으로써, 반도체 칩이 크거나 언더필 할 부위의 갭이 작아도 진공상태에서 언더필 부재 이동이 원활하여 반도체 칩 내측에 보이드 발생이 억제된다. 따라서, 본 발명은 보이드성 크랙을 방지할 수 있어서 제품의 신뢰성을 향상시킬 수 있다.
또한, 본 발명은, 언더필 공정에 있어서, 언더필 부재가 고정된 스트립 레벨 기판을 챔버에 안착시킨 후, 진공상태에서 상기 언더필 부재를 용융시켜 갭필을 함으로써, 다수의 유니트 기판에 대해 한꺼번에 언더필 공정을 실시하기 때문에 반도체 패키지 제작 시간을 단축시킬 수 있다.
도 1a 내지 도 1d는 본 발명의 실시 예에 따른 반도체 패키지의 제조방법을 설명하기 위한 공정별 단면도이다.
도 2는 도 1a에 대응하는 평면도이다.
도 3은 도 1c에 대응하는 평면도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명하도록 한다.
도 1a 내지 도 1d는 본 발명의 실시 예에 따른 반도체 패키지의 제조방법을 설명하기 위한 공정별 단면도이고, 도 2는 도 1a에 대응하는 평면도이며, 도 3은 도 1c에 대응하는 평면도이다.
도 1a 및 도 2를 참조하면, 스트립 레벨 기판(100)을 마련한다.
상기 스트립 레벨 기판(100)은, 예를 들어, 직사각형의 플레이트 형상을 가지며, 다수의 유니트 기판(C)을 포함한다.
상기 다수의 유니트 기판(C)을 포함하는 스트립 레벨 기판(100)은 일면(10a) 및 일면(10a)에 대향 하는 타면(10b)을 갖는 절연층(10)과 상기 절연층(10)의 일면(10a) 상에 형성된 다수의 본드핑거(22)를 포함하는 회로배선(도시 안 됨) 및 상기 절연층(10)의 타면(10b) 상에 형성된 다수의 볼랜드(24) 그리고 상기 절연층(10)의 일면(10a) 및 타면(10b) 상에 각각 상기 본드핑거(22) 및 볼랜드(26)를 노출시키도록 형성된 제1 및 제2 솔더레지스트(26, 28)를 포함한다. 여기서, 상기 본드핑거(22)와 볼랜드(24)는 일대일 대응하여 상기 절연층(10) 내에 형성된 비아패턴(도시 안 됨)에 의해 상호 전기적으로 연결된 것으로 이해될 수 있다.
도 2에서, 미설명된 도면부호 T는 휨 방지 부재가 배치될 부위를 나타내며, 도면부호 U는 언더필 부재가 배치될 부위를 나타낸다.
후속에서 상기 언더필 부재가 배치될 스트립 레벨 기판(100) 부위를 식각하여 홈(G)을 형성한다. 상기 홈(G)은, 도시된 바와 같이, 상기 스트립 레벨 기판(100)의 장 방향 양측 가장자리 부근에 형성되며, 그리고 상기 절연층(10)의 일면(10a)에 형성된 제1 솔더레지스트(26)에 형성된다. 상기 홈(G)의 깊이는 상기 스트립 레벨 기판(100)의 이동 시에 상기 스트립 레벨 기판(100)으로부터 상기 언더필 부재가 분리되지 않을 정도의 깊이면 된다. 즉 상기 홈(G)의 깊이는 후술 되는 반도체 칩(30)과 유니트 기판(C)의 갭 정도의 깊이이면 된다. 한편, 상기 홈(G)은 스트립 레벨 기판(100)의 장 방향 가장자리 부근에 형성되되, 스트립 레벨 기판(100)의 양측이 아닌 일측에만 형성될 수도 있다.
도 1b를 참조하면, 상기 스트립 레벨 기판(100)에서의 유니트 기판(C)들 상에 각각 범프(34)를 매개로 하여 반도체 칩(30)을 플립 칩 본딩한다. 상기 반도체 칩(30)은 내부에 형성된 회로부(도시 안 됨) 및 상기 유니트 기판(C)과 마주하는 상면에 형성된 본딩패드(32)를 포함한다.
그 다음, 상기 스트립 레벨 기판(100)에서의 장 방향 양측 가장자리 상에 접착 부재(도시 안 됨)를 매개로 하여 휨 방지 부재(40)를 부착한다. 상기 휨 방지 부재(40)는 언더필 부재를 용융시키기 위한 후속 공정에서 상기 스트립 레벨 기판(100)의 휨이 발생 되지 않도록 하기 위해 배치하는 것으로 이해될 수 있다.
상기 휨 방지 부재(40)는 열에 의하여 상기 스트립 레벨 기판(100)의 휨을 방지할 수 있는 충분한 강도를 갖는 물질, 예를 들어, 세라믹으로 구성될 수 있다. 상기 접착 부재는 접착 테이프 또는 접착 테이프일 수 있다.
도 1c 및 도 3을 참조하면, 상기 홈(G)에 언더필 부재(200)를 안착시킨다. 이때, 상기 언더필 부재(200)는, 예를 들어, 사각형의 바(Bar) 형상을 가지며, 상기 홈(G)에 안착 되는 부위는 상기 홈(G)에 끼워지는 것에 의해 고정 가능한 폭을 갖도록 함이 바람직하다.
상기 언더필 부재(200)는 고체 상태의 절연성 수지인 것으로 이해될 수 있다. 구체적으로, 상기 언더필 부재(200)는 -10?25℃의 낮은 온도에는 고체 상태를 갖다가, 50℃ 이상의 온도가 올라가면 액체 상태가 되는 성질을 갖는 물질로 구성함이 바람직하다. 예를 들어, 상기 언더필 부재(200)는 에폭시와 실리카로 이루어진 열경화성 수지를 포함할 수 있다. 이때, 좁은 공간을 갭필하기 위하여 상기 실리카는 혼입되지 않을 수 있다. 한편, 상기 언더필 부재(200)는 고체 상태가 아닌 분말 상태 또는 액체 상태의 절연성 수지일 수도 있다.
도 1d를 참조하면, 각 유니트 기판(C) 상에 반도체 칩(30)이 플립 칩 본딩되고, 그리고, 장 방향 양측 가장자리 부위에 각각 휨 방지 부재(40) 및 언더필 부재(200)가 배치된 스트립 레벨 기판(100)을 챔버(300) 내의 플레이트(310)에 안착시킨다. 그런 다음, 상기 챔버(300) 내의 분위기를 진공상태로 만든 후, 상기 챔버(300) 내에 마이크로웨이브(microwave)(400)를 발생시켜 상기 챔버(300) 내의 온도를 상승시킨다.
여기서, 상기 마이크로 웨이브(400)에 의한 챔버(300) 내의 온도 상승으로 인해 고체 상태의 언더필 부재(200)가 용융되어 액체 상태가 되며, 그리고, 상기 액체 상태가 된 언더필 부재(200)는 상기 스트립 레벨 기판(100)에서의 각 유니트 기판(C)과 반도체 칩(30) 사이 공간으로 흘러들어가게 된다. 이때, 상기 챔버(300) 내부가 진공 상태를 갖는 것으로 상기 액체 상태의 언더필 부재(200)는 유니트 기판(C)과 반도체 칩(30) 사이의 공간을 보이드의 발생 없이 완전히 갭필하게 된다.
상기 언더필 부재(200)의 액체 상태로 변하는 양은 마이크로웨이브(400)의 강도에 따라 달라지기 때문에 상기 언더필 부재(200)의 흐름은 유니트 기판(C)과 반도체 칩(30)간의 부착력 및 응집력을 고려하여 상기 마이크로웨이퍼(400)의 강도를 제어하는 것에 의해 조절될 수 있다.
한편, 전술한 본 발명의 실시 예에서는 고체 상태의 언더필 부재(200)를 액체 상태로 만들기 위해 마이크로웨이브(400)를 사용하였지만, 다른 실시 예로서, 상기 스트립 레벨 기판(100)이 안착 되는 챔버(300) 내의 플레이트(310) 온도를 상승시켜 상기 고체 상태의 언더필 부재(200)를 액체 상태로 용융시키는 방법도 이용 가능하다.
이후, 도시하지 않았으나, 언더필 공정이 완료된 스트립 레벨 기판을 챔버로부터 언로딩한 후, 외부 영향들로부터 반도체 칩을 보호하기 위하여 반도체 칩들을 포함하는 스트립 레벨 기판의 일면 상에 봉지부재를 형성하고, 그런 다음, 각 유니트 기판의 타면에 배치된 볼랜드들 상에 각각 외부회로에의 실장 수단으로서 솔더볼을 부착하며, 그리고나서, 개별 패키지들로 절단하여 본 발명의 실시 예에 따른 반도체 패키지의 제조를 완성한다.
전술한 바와 같이, 본 발명은, 스트립 레벨 기판(100)에 고체 상태의 언더필 부재(200)를 고정한 후, 진공상태에서 언더필 부재(200)를 용융시켜 갭필하는 언더필 공정을 진행함으로써, 언더필 부재(200) 이동이 원활하여 반도체 칩(30) 내측에 보이드 발생이 억제된다. 따라서, 본 발명은 보이드성 크랙을 방지할 수 있어서 제품의 신뢰성을 향상시킬 수 있다.
또한, 본 발명은, 언더필 부재가 고정된 스트립 레벨 기판을 챔버에 안착시킨 후, 진공상태에서 상기 언더필 부재를 용융시켜 갭필을 함으로써, 다수의 유니트 기판에 대해 한꺼번에 언더필 공정을 실시하기 때문에 반도체 패키지 제작 시간을 단축시킬 수 있다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니다.
10: 절연층 22: 본드핑거
24: 볼랜드 26: 제1 솔더레지스트
28: 제2 솔더레지스트 30: 반도체 칩
32: 본딩패드 34: 범프
40: 휨 방지 부재 100: 스트립 레벨 기판
200: 언더필 부재 300: 챔버
310: 플레이트 400: 마이크로웨이브

Claims (5)

  1. 다수의 유니트 기판을 포함하는 스트립 레벨 기판을 마련하는 단계;
    상기 스트립 레벨 기판의 가장자리에 휨 방지 부재 및 상기 휨 방지 부재 안쪽에 홈을 형성하는 단계;
    상기 스트립 레벨 기판의 각 유니트 기판상에 반도체 칩을 플립 칩 본딩하는 단계;
    상기 홈 내에 고체 상태의 언더필 부재를 고정하는 단계; 및
    상기 고체 상태의 언더필 부재를 액체 상태로 용융시켜서 상기 유니트 기판과 반도체 칩 사이 공간을 갭필하는 단계;
    를 포함하는 반도체 패키지의 제조방법.
  2. 제 1 항에 있어서,
    상기 다수의 유니트 기판을 포함하는 스트립 레벨 기판은, 일면 및 상기 일면에 대향하는 타면을 갖는 절연층과, 상기 절연층의 일면 상에 형성된 본드핑거를 포함하는 회로패턴과, 상기 절연층의 타면 상에 형성되고 상기 회로패턴과 전기적으로 연결된 볼랜드와, 상기 절연층의 일면 및 타면 상에 각각 상기 본드핑거 및 볼랜드를 노출시키도록 형성된 솔더레지스트를 포함하는 구조로 형성하고,
    상기 홈은 상기 절연층의 일면 상에 형성된 솔더레지스트에 형성하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  3. 제 1 항에 있어서,
    상기 고체 상태의 언더필 부재의 용융은 진공 상태의 챔버 내에 마이크로웨이브를 발생시키는 방식으로 수행하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  4. 제 3 항에 있어서,
    상기 마이크로웨이퍼의 강도 조절에 따라 언더필 부재의 흐름을 조절하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  5. 제 1 항에 있어서,
    상기 고체 상태의 언더필 부재의 용융은 상기 스트립 레벨 기판이 안착 된 챔버 내의 플레이트에 열을 가하는 방식으로 수행하는 것을 특징으로 하는 반도체 패키지의 제조방법.
KR1020110044102A 2011-05-11 2011-05-11 반도체 패키지 제조방법 KR20120126369A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110044102A KR20120126369A (ko) 2011-05-11 2011-05-11 반도체 패키지 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110044102A KR20120126369A (ko) 2011-05-11 2011-05-11 반도체 패키지 제조방법

Publications (1)

Publication Number Publication Date
KR20120126369A true KR20120126369A (ko) 2012-11-21

Family

ID=47511707

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110044102A KR20120126369A (ko) 2011-05-11 2011-05-11 반도체 패키지 제조방법

Country Status (1)

Country Link
KR (1) KR20120126369A (ko)

Similar Documents

Publication Publication Date Title
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
KR101414057B1 (ko) 매입 관통-비아 인터포저를 갖는 패키지 기판 및 그 제조 방법
KR100817075B1 (ko) 멀티스택 패키지 및 그 제조 방법
US9287191B2 (en) Semiconductor device package and method
KR101837511B1 (ko) 반도체 패키지 및 그 제조방법
KR20100121231A (ko) 회로패턴 들뜸 현상을 억제하는 패키지 온 패키지 및 그 제조방법
KR20050120280A (ko) 웨이퍼 레벨 칩 스택 패키지 제조 방법
CN102800662A (zh) 层叠型半导体装置及其制造方法
CN103208465A (zh) 用于3d封装的应力补偿层
KR101590453B1 (ko) 휨 개선을 위한 반도체 칩 다이 구조 및 방법
TWI236747B (en) Manufacturing process and structure for a flip-chip package
US7663254B2 (en) Semiconductor apparatus and method of manufacturing the same
KR101640078B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
US9754898B2 (en) Semiconductor package and fabrication method thereof
KR102066015B1 (ko) 반도체 패키지 및 이의 제조방법
CN102779794B (zh) 用于控制封装翘曲的方法和结构
JP2012199342A (ja) 樹脂モールド基板の製造方法および樹脂モールド基板
CN112510022A (zh) 电子封装件及其制法
US20080268579A1 (en) Semiconductor chip package and method of fabricating the same
US20110316151A1 (en) Semiconductor package and method for manufacturing semiconductor package
KR20200026344A (ko) 반도체 패키지
US9418874B2 (en) Method of fabricating semiconductor package
TWI598964B (zh) 晶片封裝基板、晶片封裝結構及其製作方法
CN109427725B (zh) 中介基板及其制法
TWI658544B (zh) 半導體裝置及半導體裝置之製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination