KR20120125294A - 디스플레이 디바이스 - Google Patents

디스플레이 디바이스 Download PDF

Info

Publication number
KR20120125294A
KR20120125294A KR1020127021070A KR20127021070A KR20120125294A KR 20120125294 A KR20120125294 A KR 20120125294A KR 1020127021070 A KR1020127021070 A KR 1020127021070A KR 20127021070 A KR20127021070 A KR 20127021070A KR 20120125294 A KR20120125294 A KR 20120125294A
Authority
KR
South Korea
Prior art keywords
pixel
current
line
group
power
Prior art date
Application number
KR1020127021070A
Other languages
English (en)
Inventor
세이이치 미즈코시
노부유키 모리
마코토 코노
Original Assignee
글로벌 오엘이디 테크놀러지 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 글로벌 오엘이디 테크놀러지 엘엘씨 filed Critical 글로벌 오엘이디 테크놀러지 엘엘씨
Publication of KR20120125294A publication Critical patent/KR20120125294A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Abstract

피측정 전류에 대한 노이즈가 제거된다. 수평 전원라인(PVDD)이 수평방향으로 배열되고 각각의 해당 수평라인들에 있는 픽셀들에 전류를 공급한다. 스위치(8)는 수평전원라인(PVDD)의 그룹을 픽셀 영역 외부에 배치된 제 1 전원라인(PVDDa) 또는 제 2 전원라인(PVDDb)에 스위칭 가능한 방식으로 연결시킨다. 그룹내 각 픽셀의 전류를 측정하기 위해 피측정 픽셀이 속하는 그룹에 있는 적어도 하나의 수평전원라인(PVDD)에만 제 2 전원라인(PVDDb)으로부터 전원이 제공되고, 상기 피측정 픽셀이 아닌 다른 픽셀들이 속하는 그룹에 연결된 전원으로 흐르는 전류가 측정됨으로써 2개의 측정된 전류들 간의 차를 기초로 픽셀 전류를 계산한다.

Description

디스플레이 디바이스{DISPLAY DEVICE}
본 발명은 디스플레이용 픽셀 데이터가 매트릭스로 배열된 각 픽셀에 쓰여지는 디스플레이 디바이스에서 픽셀 전류를 측정하는 방법에 관한 것이다.
도 1은 능동 매트릭스 타입의 유기 전계발광(EL) 디스플레이 디바이스에서 픽셀(컬러 패널내 서브픽셀)의 기본 회로구성을 도시한 것이다. 도 2는 디스플레이 패널의 기본 구성 및 이에 입력된 신호들을 도시한 것이다.
셀렉션 박막 트랜지스터(TFT)(2)를 ON 시키기 위해 수평확장 게이트 라인(Gate)을 하이 레벨로 유지하면서, 디스플레이 휘도에 대응하는 전압을 갖는 데이터 신호가 수직확장 데이터 라인(Data)에 중첩되어, 이로써 데이터 신호를 저장 커패시터(C)에 축적시킨다. 저장 커패시터(C)는 구동 TFT(1)가 데이터 신호에 해당하는 구동전류를 유기 EL소자(3)에 공급하게 하고, 상기 유기 EL소자(3)는 광을 방출한다.
여기서, 유기 EL소자의 방출량 및 그 전류는 실질적으로 비례관계를 갖는다. 일반적으로, 드레인 전류가 이미지의 블랙 레벨 부근에 흐르기 시작하는 전압(Vth)이 구동 TFT(1)의 게이트 및 PVdd 사이에 인가된다. 이미지 신호의 진폭으로서, 화이트 레벨 부근에서 휘도가 기설정된 진폭이 가해진다.
도 2에 도시된 바와 같이, 패널은 매트릭스로 배열된 픽셀(6)을 가지며, 게이트 라인(Gate)은 게이트 드라이버(4)로부터 뻗어 나오고 픽셀(6)의 각 행에 대해 배치된다. 데이터 신호를 쓰기 위해 라인들에 대한 게이트 라인들(Gate)이 순차적으로 하이 레벨로 변경되고 각각의 셀렉션 TFT(2)가 ON 된다. 다른 한편, 데이터 라인(Data)은 소스 드라이버(5)로부터 뻗어 나오고 픽셀의 각 열에 대해 배치되며 해당 픽셀(6)의 데이터 신호들이 순차적으로 데이터 라인들(Data)에 중첩된다. 이 연산을 수행하기 위해, 게이트 드라이버와 소스 드라이버에는 필요에 따라 이미지 데이터 신호, 수평 및 수직동기신호, 픽셀 클록, 및 기타 구동신호들이 제공된다.
도 3은 구동 TFT(1)의 데이터(Data) 전압(데이터 라인(Data)상의 데이터 신호의 전압)에 대해 유기 EL소자(3)를 통해 흐르는 (휘도에 해당하는) CV 전류의 관계를 도시한 것이다. 데이터 신호는 Vb가 블랙 레벨 전압으로 가해지고 Vw는 화이트 레벨 전압으로 가해져, 유기 EL소자(3)에 적절한 그라데이션 컨트롤을 가능하게 하도록 결정된다.
픽셀이 주어진 데이터 전압에서 구동될 때 흐르는 전류는 전압(Vth) 및 V-I 곡선(μ)의 기울기와 같이 구동 TFT(1)의 특징에 따른다. 따라서, Vth 및 μ의 특징들이 패널에서 구동 TFT(1)들 사이에서 요동할 경우 휘도 불균일이 발생한다. 휘도 불균일을 보정하기 위해, 동일한 입력 신호값에 따라 동일 휘도를 얻기 위해 데이터 전압을 각 픽셀에 입력할 필요가 있다. 이런 이유로, 패널내 하나 이상의 기설정된 개수의 픽셀들이 다른 신호레벨들에서 밝혀지고, TFT의 V-I 곡선은 각각의 신호레벨들에서의 패널 전류를 기초로 결정된다(일본특허 공개공보 No. 2004-264793 및 2005-284172 참조).
유기 EL소자와 효율과 픽셀밀도에 의존하는 한 픽셀에 흐르는 전류는 심지어 최대 가용한 휘도에서 광방출에 대해서 대개 수 ㎂ 이하이다. 그러므로, 특히 블랙(black)에 가까운 전류값에서의 요동을 결정하는데 1㎂ 이하의 전류를 측정하는 것이 필요하다. 따라서, 패널 외부로부터의 개입 잡음과 패널 내부의 구동회로로부터의 잡음으로 측정 정확도가 악화될 수 있다. 대책으로서, 일본특허 공개공보 No. 2008-098057에서, PVDD 전류 및 CV 전류가 따로 측정되고 공통모드 잡음을 제거하기 위해 함께 더해진다.
하지만, 복수의 픽셀들(6)은 구동 TFT(1)의 소스에 전원(PVdd)을 공급하기 위한 공통라인을 이용하고 따라서 쓰기로 인한 저항성분들이 있다면, 유기 EL소자(3)를 구동하기 위한 구동 TFT(1)의 소스 전압은 저항성분들이 도 1 및 도 2의 회로에 생략되어 있지만 다른 픽셀들(6)에 흐르는 전류량에 따라 변한다. 셀렉션 TFT(2)가 저장 커패시터(C)에 데이터 전압을 쓰기 위해 ON되는 동안 구동 TFT(1)의 소스 전압이 강하되면, 구동 TFT(1)의 Vgs의 절대값이 작아지게 된다. 그 결과, 구동 TFT(1)의 전류가 줄어들고 유기 EL소자(3)의 전류도 또한 방출 휘도를 낮추게 저하된다.
상기 문제를 해결하기 위해, 일본특허 공개공보 No. 2009-258301는 도 4에 예시된 바와 같은 구성을 개시하고 있으며. 상기 참조문헌에서는 2 종류의 수직 PVDD 전원라인들, 즉, 픽셀 조명을 위한 전원공급라인(PVDDa) 및 픽셀 데이터 쓰기를 위한 전원공급라인(PVDDb)이 제공되고, 스위치(8)가 수평 PVDD 라인의 전압소스를 대응하는 수평라인들에 있는 픽셀들(6)로 시위칭킨다. 각 수평라인에 제공된 스위치(8)의 스위칭은 PVDD 라인 선택회로(7)로부터 제공된 컨트롤 신호(Ctl)에 의해 컨트롤된다.
도 4는 4개 수평라인들(m에서 m+3)에 있는 픽셀들(6)의 3개 열(n+2에서 n)을 도시한 도면이고, 도 5는 전원 라인들(수직 PVDD 라인들(PVDDa 및 PVDDb) 및 수평 PVDD 라인들)에 초점을 둔 전체 구성을 도시한 것이다. 수직 PVDD 라인들(PVDDa 및 PVDDb)의 전압을 각각 PVDDa 및 PVDDb라 하는 것에 유의하라.
여기서, PVDD 라인 선택회로(7) 및 PVDD용 스위치(8)는 TFT를 형성할 수 있거나 이런 기능이 제공된 IC 칩을 이용할 수 있다. 정상 사용시, 조명 동안, 스위치(8)는 "a" 측으로 전환되어 전원이 수직 PVDD 라인(PVDDa)을 통해 제공될 수 있다. 데이터 전압을 기록시, 해당 스위치(8)는 "b" 측으로 전환되어 수직 PVDD 라인(PVDDa)상의 조명 전압보다 상당히 낮은 전압을 갖는 수직 PVDD 라인(PVDDb)을 통해 전원이 제공될 수 있다. 다시 말하면, PVDD 라인에서 전압강하를 방지하기 위해 데이터 전압 쓰기 동안 픽셀 전류가 줄어든다. 도 4는 수평라인(m+1)에서 픽셀 데이터 쓰기 상태를 나타낸 도면으로, 포함된 생략부와 함께 다른 수평 PVDD 라인들의 스위치들(8) 모두가 "a"측으로 전환되어 있다.
도 6은 게이트 라인(Gate)과 컨트롤 신호(Ctl) 간의 타이밍 관계를 예시한 것이다. 수직 동기화 신호(VD)는 매 프레임마다 H 레벨로 변경된다. 각 프레임에서, 게이트 신호(Gate) 및 컨트롤 신호(Ctl)는 순차적으로 매 수평라인마다 ON 되어 이로써 전원 전압이 수직 PVDD 라인(PVDDb)으로부터 제공되는 동안 데이터 신호를 해당 픽셀에 기록한다.
도 7에 도시된 바와 같이, 스위치(8)는 매 복수의 수평 PVDD 라인들에 제공될 수 있다. 도 7은 스위치(8)가 매 4개 수평 PVDD 라인들에 제공되는 경우 4개 라인에서 픽셀들의 3개 열을 도시한 도면이고, 도 8은 전원 라인들에 초점을 둔 전체 구성도를 도시한 것이다. 픽셀 데이터가 작성되면, 쓰여지는 픽셀이 속하는 그룹에 대한 스위치(8)는 "b"측으로 전환되어 전원이 수직 PVDD 라인(PVDDb)으로부터 제공될 수 있고, 동시에, 피측정 픽셀이 속하는 라인상의 게이트 선택라인(Gate)은 하이 레벨로 변한다.
데이터 전압은 스크린의 상부로부터 순서대로 라인 단위로 쓰여지고, 이에 따라 도 7에서, 스위치(8)가 "b" 측으로 전환되는 동안 게이트 라인(Gatem에서 Gatem+3)이 순차적으로 하이 레벨로 변한다. 그룹에서 수평 라인들에 대한 쓰기가 완료되면, 스위치(8)는 "a" 측으로 스위칭되고 라인(m+4에서 m+7)의 다음 그룹에 있는 수평 PVDD 라인들이 또 다른 해당 스위치(8)에 의해 PVDDb에 연결된다. 도 9는 스위치(8)가 양 측에 제공되는 경우 전원 라인들의 쓰기 예를 도시한 것이다.
소수의 픽셀들이 있는 컴팩트한 패널에서, 다른 픽셀로부터의 누설전류는 작고, 측정 속도에 영향을 미치는 PVDD 라인의 정전용량 성분도 또한 작다. 그러므로, 상술한 일본특허 공개공보 No. 2008-098057에서와 같이, 모든 픽셀들에 PVdd를 연결하면서 단지 한 픽셀에만 전류를 공급함으로써 PVDD 단자에서 전류를 측정할 수 있다. 그러나, 픽셀들이 더 많은 대형 패널에서, 피측정 픽셀이 아닌 OFF 픽셀로부터의 누설전류로 인한 총 노이즈량이 커지게 되어 측정 정확도를 떨어뜨린다. 또한, 또 다른 문제는 픽셀 전류가 PVDD 라인의 정전용량 성분으로 인해 일정한 시간의 영향 때문에 고속으로 측정될 수 없다는데 있다.
한편, 픽셀들이 많은 대형 패널은 전류 소비가 크고 PVDD 라인이 길며 이에 따라 PVDD 라인에서 전압강하가 심각한 문제이며, 상술한 일본특허 공개공보 No. 2009-258301에서와 같이 하나는 픽셀 데이터 쓰기를 위해 하나는 광방출을 위해 PVDD 라인을 분리하는 것이 요망된다.
이 경우, 픽셀 전류를 측정하는 바람직한 방식은 피측정 픽셀이 속한 PVDD 라인 그룹용 스위치만이 연결상태로 되어 전압을 인가하고 픽셀 전류를 측정하게 하는 것이다. 이런 식으로, 타 그룹에 있는 PVDD 라인들상의 정전용량 성분들이 제거될 수 있고, 타 그룹에 있는 픽셀들로부터의 누설전류도 또한 제거될 수 있다.
그러나, 피측정 픽셀을 포함한 그룹과는 다른 픽셀들에 있는 PVdd가 측정동안 단절될 경우, 개입 노이즈량과 파형들은 PVDD 및 CV에 대해 상당히 달라진다. 따라서, (패널 외부로부터의 노이즈 및 패널 내의 구동회로들로부터 노이즈를 개입시키는) 개입 공통모드 노이즈가 PVDD 및 CV에 대해 다르지 않다고 가정한 일본특허 공개공보 No. 2008-098057의 방법에서는, 공통모드 노이즈를 제거하기가 어렵다.
본 발명은 디스플레이를 수행하기 위해 전류구동 타입의 발광소자와 상기 전류구동 타입의 발광소자에 전류를 컨트롤하기 위한 트랜지스터를 각각 포함하는 매트릭스로 배열된 픽셀들과, 각각의 대응하는 수평라인들에 있는 픽셀들에 전류를 제공하기 위해 수평방향으로 배열된 수평전원라인들과, 상기 수평전원라인의 각 그룹을 제 1 전원라인 및 제 2 전원라인 중 하나에 스위칭 가능한 방식으로 연결하기 위한 스위치들을 구비하고, 상기 각 그룹은 적어도 하나의 수평전원라인을 각각 포함하며, 상기 제 1 전원라인과 제 2 전원라인은 픽셀 영역 외부에 배치되어 있고, 그룹내 각 픽셀의 전류를 측정하기 위해 피측정 픽셀이 속하는 그룹에 있는 적어도 하나의 수평전원라인에만 제 1 전원라인과 제 2 전원라인 중 하나로부터의 전원이 제공되고 상기 피측정 픽셀이 아닌 다른 픽셀들이 속하는 그룹에 연결된 전원으로 흐르는 전류가 측정됨으로써 2개의 측정된 전류들 간의 차를 기초로 픽셀 전류를 계산하는 능동 매트릭스 타입의 디스플레이 디바이스를 제공한다.
또한, 픽셀 전류는 피측정 픽셀이 속하는 그룹에 연결된 또 다른 전원에 흐르는 전류로부터 상기 피측정 픽셀과는 다른 픽셀들이 속하는 적어도 하나의 그룹에 연결된 전원으로 흐르는 전류를 계수만큼 곱해 결정된 값을 뺌으로써 결정된 값인 것이 바람직하다.
본 발명에 따르면, 픽셀 전류 측정시 다양한 컨트롤 펄스들에 대한 개입 노이즈 및 외부 노이즈의 영향을 줄일 수 있다.
첨부도면에서:
도 1은 픽셀회로의 구성을 도시한 도면이다.
도 2는 디스플레이 패널의 구성을 도시한 도면이다.
도 3은 데이터 전압과 CV 전류 간의 관계를 도시한 특징 그래프이다.
도 4는 디스플레이 패널의 구성을 도시한 도면이다.
도 5는 전원라인들만 도시한 도면이다.
도 6은 게이트 라인과 컨트롤 신호의 타이밍을 도시한 도면이다.
도 7은 디스플레이 패널의 구성을 도시한 도면이다.
도 8은 전원라인들만 도시한 도면이다.
도 9는 수평 PVDD 라인들이 그룹화되어 있는 경우 전원 라인들의 구성을 도시한 도면이다.
도 10은 어떻게 노이즈가 패널에 들어가는지 도시한 도면이다.
도 11은 어떻게 노이즈가 수평 PVDD 라인들의 2개 드룹들에 들어가는지 도시한 도면이다.
도 12는 노이즈를 제거하기 위한 구성을 도시한 도면이다.
도 13은 어떻게 노이즈가 패널에 들어가는지 도시한 도면이다.
도 14는 수평 PVDD 라인들을 연결하는 스위치드과 게이트 라인 신호들의 타이밍의 상태를 도시한 도면이다.
도 15는 노이즈를 제거하기 위한 구성을 도시한 도면이다.
도 16은 노이즈를 제거하기 위한 특별한 예제 구성을 도시한 도면이다.
이제, 하기의 첨부도면을 참조로 본 발명의 실시예를 설명한다.
이 실시예에서, 디스플레이 디바이스는 도 7에 도시된 바와 같은 기본 구성을 이용하며, 도 7에서 스위치는 매 4개의 수평 PVDD 라인들 마다 제공된다. 각 픽셀의 픽셀 전류 측정시, 수직 PVDDa 라인, 수직 PVDDb 라인, 및 CV 라인을 전원으로의 각각의 연결은 통상적 디스플레이와는 다르게 도 11에 도시된 바와 같이 설정된다.
도 11을 참조로, 픽셀 전류를 측정하기 위한 스위치(8)의 동작을 설명한다. 수직 PVDD 라인(PVDDa)은 공통 전원(CV)에 연결되어 있고, 상기 전원은 각 픽셀의 유기 EL소자의 음극에 연결되어 있다. 공통 전원(CV)은 음의 전압 전원(E2)을 통해 접지에 연결되어 있다. 따라서, 공통 전원(CV)과 수직 PVDD 라인(PVDDa)은 E2에 의해 접지보다 더 낮은 전압을 갖도록 설정된다. 다른 한편, PVDDb 라인은 전원(E1)을 통해 접지에 연결되어 있고 상기 E1에 의한 접지보다 더 높은 전압을 갖도록 설정된다.
이 예는 PVDDm 라인에서 픽셀의 전류의 측정을 예시하고 있다. 이 경우, 수직 PVDD 라인(PVDDb)으로부터 m번째 수평 PVDD 라인으로서 PVDDm 라인이 속하는 그룹으로 전원을 제공하기 위해, 해당 스위치(8)가 "b"측으로 전환되고, 라인(m)에 대한 게이트 선택라인(Gate)은 하이 레벨로 설정되어 PVDDm 라인에서 셀렉션 박막 트랜지스터(TFT)(2)를 ON 시킨다. 소스 드라이버(5)는 블랙에 해당하는 데이터가 피측정 픽셀(6)과는 다른 픽셀(6)에 출력되도록 컨트롤된다. 블랙 데이터는 피측정 픽셀(6)과는 다른 픽셀(6)에 쓰여지기 때문에, 수직 PVDD 라인(PVDDb)에서 나와 흐르는 전류는 피측정 픽셀(6)의 전류와 그룹내 다른 픽셀들(6)의 누설전류의 합이다. 그러나, 누설전류는 스크린내 모든 픽셀들의 PVdd 라인들이 연결되는 경우보다 훨씬 덜 영향을 미친다. 라인(m)이 속하는 그룹과는 다른 수평 PVDD 라인 그룹들은 전원이 제공될 필요가 없으며 따라서 해당 스위치들이 PVDDb 측과는 다른 위치들로전환될 수 있다. 도 11에서, 스위치(8)는 "c"측으로 전환된다.
여기서, 패널 외부로부터의 개입 노이즈와 패널내 구동 회로로부터의 노이즈가 PVDDb 라인상의 전류에 들어간다. 도 10은 부동 커패시터(floating capacitors)를 통해 외부로부터 노이즈가 어떻게 개입되는지를 나타낸 것이다. 도 10에서, 노이즈 소스는 AC 전원으로 도시되어 있고, 상기 노이즈 소스로부터 노이즈(AC 신호)가 부동 커패시터를 통해 디스플레이 패널(9)의 전원 라인과 접지 라인에 들어간다.
도 11에서, 다른 PVDD 라인 그룹들과 노이즈 소스 간에 있는 부동 커패시터(C1 및 C2)들은 실질적으로 같은 것으로 가정한다. 따라서, 실질적으로 동일한 노이즈(i1,i2)가 수평 PVDDm 라인이 속하는 그룹과 상기 수평 PVDDm 라인이 속하는 그룹에 인접한 수평 PVDDm+4가 속하는 그룹으로 들어간다. 따라서, 노이즈는 i1∼i2의 가정 하에서 소거될 수 있다.
다시 말하면, 스위치(8)를 이용해, PVDDm이 속하는 그룹과 PVDDm+4가 속하는 그룹이 수직 PVDD 라인(PVDDb)과 수직 PVDD 라인(PVDDa)에 각각 연결되는 반면, 타 그룹의 스위치들(8)은 "c"측으로 전환되어 개방된다. 수직 PVDD 라인(PVDDa)의 외부 단자인 PVDDa 단자는 CV에 연결되므로, i2는 PVDDa 단자에 흐르는 유일한 전류이다. 그러므로, 도 12에 도시된 바와 같이, PVDDb 단자에 흐르는 전류값에서 PVDDa 단자에 흐르는 전류값을 빼기 위해 가산기(11)를 제공함으로써, 외부로부터 개입한 공통모드 노이즈를 줄일 수 있다.
유사한 방식으로, 패널내 구동회로로부터 노이즈를 줄일 수 있다. 특히, 도 13에 도시된 바와 같이, 게이트 선택라인으로부터 노이즈를 도입하는 것이 눈에 띈다. 이 경우, 라인(m)에서 픽셀의 픽셀 전류가 측정되면, 더미 게이트 선택신호가 라인(m+4)(Gatem+4)에 출력된다. 도 14는 이 경우에 대한 타이밍 차트를 도시한 것이다.
이런 식으로, 라인(m)에서 픽셀의 셀렉션 TFT뿐만 아니라 라인(m+4)에서 픽셀의 셀렉션 TFT들이 ON 된다. 라인(m+4)에서 수평 PVDD 라인은 수직 PVDD 라인(PVDDa)에 연결되어 있기 때문에, 셀렉션 TFT(2)가 ON 되더라도 라인(m+4)에서 픽셀들에 픽셀전류가 전혀 흐르지 않는다. 그 결과, 게이트 선택신호와 같은 구동 펄스의 도입 노이즈만이 PVDDa 단자에 흐른다.
실질적으로 게이트 선택신호의 동일 노이즈(i3, i4)가 수평 PVDD 라인들(PVDDm 및 PVDDm+4)로 도입된다. 그러므로, 도 15에 도시된 바와 같이, PVDDb 단자에 흐르는 전류값으로부터 PVDDa 단자에 흐르는 전류 값을 뺌으로써, 내부 구동 펄스로부터 도입 노이즈를 또한 줄일 수 있다.
도 16은 픽셀전류 측정회로의 구성예를 도시한 것이다. PVDDb 단자는 연산(OP) 증폭기(A1)의 음의 입력단자에 연결되어 있다. OP 증폭기(A1)의 양의 입력단자에 PVDDb 전압이 제공된다. 따라서, OP 증폭기(A1)의 음의 입력단자의 전압도 또한 PVDDb 전압이다. PVDDa 단자는 OP 증폭기(A2)의 음의 입력단자에 연결되어 있다. CV 단자와 CV 전원은 OP 증폭기(A2)의 양의 입력단자에 연결되어 있다. 따라서, OP 증폭기(A2)의 음의 입력단자의 전압도 또한 CV 전원 전압이다.
출력단자와 OP 증폭기(A1)의 음의 입력단자는 저항(R1)을 통해 연결되고, 전압:
V1=PVDDb+R1·iPVDDb
이 OP 증폭기(A1)의 출력에서 발생된다. 출력단자와 OP 증폭기(A2)의 음의 입력단자는 저항(R2)을 통해 연결되고, 전압:
V2=CV+R2·iPVDDa
이 OP 증폭기(A2)의 출력에서 발생된다.
OP 증폭기(A1)의 출력 단자는 저항(R3)을 통해 OP 증폭기(A3)의 음의 입력 단자에 연결되어 있다. OP 증폭기(A2)의 출력 단자는 저항(R4)을 통해 OP 증폭기(A3)의 양의 입력 단자에 연결되어 있다. 또한, OP 증폭기(A3)의 양의 입력 단자에는 저항(R6)을 통해 기준전압(Vr)이 제공된다. OP 증폭기(A3)의 양의 입력 단자와 음의 입력단자는 저항(R5)을 통해 연결되어 있다. OP 증폭기(A3)의 출력 단자는 A/D 컨버터(20)에 입력된다. R3=R4, R5=R6, 및 Vr=0V이면, OP 증폭기(A3)의 출력은:
(V2-V1)R5/R3=(CV-PVDDb+R2·iPVDDa-R1·iPVDDb)R5/R3
값을 취하며, 이는 OP 증폭기(A2)의 출력(V2)과 OP 증폭기(A1)의 출력(V1) 간의 차의 R5/R3배이다.
"CV-PVDDb"는 알려진 고정 전압이며 따라서 유사한 고정전압(Vr)을 적절히 설정함으로써,
(R2·iPVDDa-R1·iPVDDb)R5/R3
를 추출할 수 있으며, 이는 각각의 계수에 iPVDDa 및 iPVDDb를 곱하고 그 사이의 차를 얻어 결정된 값이다. 계수들은 각각의 저항의 선택에 의해 결정될 수 있다.
A/D 컨버터(20)의 출력이 CPU(22)에 제공된다. CPU(22)는 메모리(24)에 연결되어 있고, 상기 메모리는 픽셀 전류의 측정 결과를 기초로 각 픽셀의 특징값 또는 보정값을 저장한다.
CPU(22)는 신호발생회로(26)에 더 연결되어 있고, 측정 및 기타 다양한 신호들에 제공될 이미지 데이터를 컨트롤한다.
상술한 회로에서, 디스플레이 패널(9)에서 한 픽셀이 선택되고 소정 전압이 노이즈 성분이 제거된 그때 흐르는 iPVDDb 전류를 측정하기 위해 픽셀에 인가된다.
또한, 스위치(28a) 및 스위치(28b)가 PVDDa 단자 및 PVDDb 단자로부터 경로들에 각각 제공된다. 따라서, 정상 디스플레이 동작시, PVDDa 전원 및 PVDDb 전원이 직접 PVDDa 단자 및 PVDDb 단자에 각각 연결된다.
상술한 바와 같이, 이 실시예에 따르면, 2 종류의 수직 PVDD 라인들이 제공되고 픽셀 전류 측정시, 한 종류의 전원이 피측정 픽셀이 속한 라인 그룹에만 연결되어 있고 그때 전원 전류가 측정된다. 이런 식으로, 측정 동안, 다른 픽셀 회로들 거의 모두는 스위치에 의해 연결되어 있지 않으므로, 라인 기생 커패시턴스가 작고 누설 전류로 인한 노이즈 영향이 무시될 수 있다. 다른 그룹들에 연결된 기타 전원 라인들에 의해 패널 외부로부터 개입 노이즈와 패널내 구동회로로부터의 노이즈의 영향이 검출될 수 있으며, 이에 따라 그 차를 구함으로써 상기 노이즈가 제거될 수 있다.

Claims (2)

  1. 디스플레이를 수행하기 위해 전류구동 타입의 발광소자와 상기 전류구동 타입의 발광소자에 전류를 컨트롤하기 위한 트랜지스터를 각각 포함하는 매트릭스로 배열된 픽셀들과,
    각각의 대응하는 수평라인들에 있는 픽셀들에 전류를 제공하기 위해 수평방향으로 배열된 수평전원라인들과,
    상기 수평전원라인의 각 그룹을 제 1 전원라인 및 제 2 전원라인 중 하나에 스위칭 가능한 방식으로 연결하기 위한 스위치들을 구비하고,
    상기 각 그룹은 적어도 하나의 수평전원라인을 각각 포함하며,
    상기 제 1 전원라인과 제 2 전원라인은 픽셀 영역 외부에 배치되어 있고,
    그룹내 각 픽셀의 전류를 측정하기 위해 피측정 픽셀이 속하는 그룹에 있는 적어도 하나의 수평전원라인에만 제 1 전원라인과 제 2 전원라인 중 하나로부터의 전원이 제공되고 상기 피측정 픽셀이 아닌 다른 픽셀들이 속하는 그룹에 연결된 전원으로 흐르는 전류가 측정됨으로써 2개의 측정된 전류들 간의 차를 기초로 픽셀 전류를 계산하는 능동 매트릭스 타입의 디스플레이 디바이스.
  2. 제 1 항에 있어서,
    픽셀 전류는 피측정 픽셀이 속하는 그룹에 연결된 또 다른 전원에 흐르는 전류로부터 상기 피측정 픽셀과는 다른 픽셀들이 속하는 적어도 하나의 그룹에 연결된 전원으로 흐르는 전류를 계수만큼 곱해 결정된 값을 뺌으로써 결정된 값인 능동 매트릭스 타입의 디스플레이 디바이스.
KR1020127021070A 2010-02-04 2011-02-02 디스플레이 디바이스 KR20120125294A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010023286A JP5443188B2 (ja) 2010-02-04 2010-02-04 表示装置
JPJP-P-2010-023286 2010-02-04
PCT/US2011/023448 WO2011097279A1 (en) 2010-02-04 2011-02-02 Display device

Publications (1)

Publication Number Publication Date
KR20120125294A true KR20120125294A (ko) 2012-11-14

Family

ID=43663712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127021070A KR20120125294A (ko) 2010-02-04 2011-02-02 디스플레이 디바이스

Country Status (7)

Country Link
US (1) US8294700B2 (ko)
EP (1) EP2531994B1 (ko)
JP (1) JP5443188B2 (ko)
KR (1) KR20120125294A (ko)
CN (1) CN102741911A (ko)
TW (1) TW201207816A (ko)
WO (1) WO2011097279A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170104512A (ko) * 2015-02-03 2017-09-15 샤프 가부시키가이샤 표시 장치 및 그 구동 방법
KR20180014389A (ko) * 2016-07-29 2018-02-08 엘지디스플레이 주식회사 유기발광 표시장치 및 이의 센싱방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101939231B1 (ko) * 2012-03-23 2019-01-17 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 화소 전류 측정 방법
KR102071690B1 (ko) * 2013-08-19 2020-01-31 삼성디스플레이 주식회사 노이즈 제거 회로 및 이를 포함하는 전류 센싱부
KR101529005B1 (ko) * 2014-06-27 2015-06-16 엘지디스플레이 주식회사 구동소자의 전기적 특성을 센싱할 수 있는 유기발광 표시장치
EP3319075B1 (en) * 2016-11-03 2023-03-22 IMEC vzw Power supply line voltage drop compensation for active matrix displays
KR102312348B1 (ko) 2017-06-30 2021-10-13 엘지디스플레이 주식회사 표시패널과 이를 이용한 전계 발광 표시장치
CN108242229B (zh) * 2018-02-01 2021-03-23 京东方科技集团股份有限公司 阵列基板、阵列基板的驱动方法及显示装置
KR102623393B1 (ko) * 2019-12-24 2024-01-09 엘지디스플레이 주식회사 발광표시장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4865986B2 (ja) 2003-01-10 2012-02-01 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 有機ｅｌ表示装置
JP2005084260A (ja) * 2003-09-05 2005-03-31 Agilent Technol Inc 表示パネルの変換データ決定方法および測定装置
JP2005148579A (ja) * 2003-11-18 2005-06-09 Agilent Technol Inc Ｔｆｔアレイの駆動電流測定方法および装置
JP4855648B2 (ja) 2004-03-30 2012-01-18 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 有機ｅｌ表示装置
KR20050115346A (ko) * 2004-06-02 2005-12-07 삼성전자주식회사 표시 장치 및 그 구동 방법
DE102004045871B4 (de) * 2004-09-20 2006-11-23 Novaled Gmbh Verfahren und Schaltungsanordnung zur Alterungskompensation von organischen Lichtemitterdioden
JP4838090B2 (ja) * 2006-10-13 2011-12-14 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー パネル電流測定方法およびパネル電流測定装置
JP2008165159A (ja) * 2006-12-08 2008-07-17 Seiko Epson Corp 電気光学装置、その駆動方法、及び電子機器
JP2008250069A (ja) * 2007-03-30 2008-10-16 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
US20080266214A1 (en) * 2007-04-24 2008-10-30 Leadis Technology, Inc. Sub-pixel current measurement for oled display
US8026873B2 (en) * 2007-12-21 2011-09-27 Global Oled Technology Llc Electroluminescent display compensated analog transistor drive signal
JP5242152B2 (ja) * 2007-12-21 2013-07-24 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
JP2009198691A (ja) * 2008-02-20 2009-09-03 Eastman Kodak Co 有機ｅｌ表示モジュールおよびその製造方法
JP2009258301A (ja) * 2008-04-15 2009-11-05 Eastman Kodak Co 表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170104512A (ko) * 2015-02-03 2017-09-15 샤프 가부시키가이샤 표시 장치 및 그 구동 방법
KR20180014389A (ko) * 2016-07-29 2018-02-08 엘지디스플레이 주식회사 유기발광 표시장치 및 이의 센싱방법

Also Published As

Publication number Publication date
JP5443188B2 (ja) 2014-03-19
US20120032940A1 (en) 2012-02-09
WO2011097279A1 (en) 2011-08-11
EP2531994B1 (en) 2017-09-06
EP2531994A1 (en) 2012-12-12
JP2011164135A (ja) 2011-08-25
US8294700B2 (en) 2012-10-23
CN102741911A (zh) 2012-10-17
TW201207816A (en) 2012-02-16

Similar Documents

Publication Publication Date Title
JP7037588B2 (ja) ハイブリッド画素内及び外部補償を備えた電子ディスプレイ
US8294700B2 (en) Display device
KR102122542B1 (ko) 유기전계발광표시장치
US9171503B2 (en) Organic light emitting display, method for driving the same, and method for manufacturing the same
KR102014853B1 (ko) 유기전계발광표시장치와 이의 구동방법
KR101848506B1 (ko) 유기발광 표시장치
US20200193918A1 (en) Light-emitting display and method of driving the same
US10909927B2 (en) Pixel compensation circuit and compensation method, pixel circuit, and display panel
WO2011125109A1 (ja) 有機ｅｌ表示装置の表示方法および有機ｅｌ表示装置
KR20090046983A (ko) 유기전계발광 표시장치의 화소 구동 장치
KR102496782B1 (ko) 전압변환 회로 및 이를 구비한 유기발광 표시장치
WO2014091394A1 (en) Pixel circuits for amoled displays
KR20140080728A (ko) Oled 표시 장치 및 그의 구동 방법
KR20170060219A (ko) 유기 발광 표시 장치
US20070018933A1 (en) Driving circuit for display device and display device having the same
KR20170081034A (ko) 게이트 구동 방법, 센싱 구동 방법, 게이트 드라이버 및 유기발광표시장치
KR20120031135A (ko) 발광장치 및 그 구동제어방법 그리고 전자기기
KR20180049370A (ko) 데이터 구동부 및 이를 이용한 표시장치
KR20170064179A (ko) 유기발광표시패널, 유기발광표시장치 및 그 구동방법
CN103943066A (zh) 一种像素电路及其驱动方法、显示装置
JP2009258301A (ja) 表示装置
JP2008185809A (ja) 画像表示装置およびその駆動方法
CN102568367A (zh) 显示装置和显示装置驱动方法
JP2009251028A (ja) Ｅｌ表示装置。
KR20170064962A (ko) 유기발광표시패널 및 유기발광표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application