KR20120122637A - Substrate, flip-chip package and method for fabricating the same - Google Patents

Substrate, flip-chip package and method for fabricating the same Download PDF

Info

Publication number
KR20120122637A
KR20120122637A KR1020110040907A KR20110040907A KR20120122637A KR 20120122637 A KR20120122637 A KR 20120122637A KR 1020110040907 A KR1020110040907 A KR 1020110040907A KR 20110040907 A KR20110040907 A KR 20110040907A KR 20120122637 A KR20120122637 A KR 20120122637A
Authority
KR
South Korea
Prior art keywords
bonding
copper
layer
substrate
pad
Prior art date
Application number
KR1020110040907A
Other languages
Korean (ko)
Inventor
현성호
정관호
박명근
김기영
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110040907A priority Critical patent/KR20120122637A/en
Publication of KR20120122637A publication Critical patent/KR20120122637A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting

Abstract

PURPOSE: A substrate, a flip chip package, and a manufacturing method thereof are provided to improve bonding reliability of a semiconductor chip or wafer by forming a copper bump on a substrate. CONSTITUTION: A substrate includes a bonding pad(106), a first junction layer(108), and a copper bump(110). The bonding pad is exposed to one side of the substrate. The first junction layer is laminated on the bonding pad. The copper bump is laminated on the first junction layer.

Description

기판, 플립칩 패키지 및 그 제조방법{Substrate, flip-chip package and method for fabricating the same}Substrate, flip-chip package and method for fabricating the same

본 발명은 기판, 플립칩 패키지 및 그 제조방법에 관한 것으로서, 보다 상세하게는 플립칩 적층이 용이하며, 저비용화, 신뢰성 향상이 가능한 기판, 이를 포함하는 플립칩 패키지 및 그 제조방법에 관한 것이다.The present invention relates to a substrate, a flip chip package, and a method of manufacturing the same, and more particularly, to a substrate capable of easily stacking flip chips, reducing costs, and improving reliability, and a flip chip package including the same and a method of manufacturing the same.

반도체 칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완제품으로서의 역할을 할 수 없으며, 외부의 물리적, 화학적 충격에 의해 손상될 수 있다. 따라서, 반도체 칩을 기판(Substrate, Lead-frame 또는 PCB)에 탑재하여 전기적으로 연결해 주고,외부의 습기나 불순물로부터 보호할 수 있게 EMC(Epoxy Molding Compound) 등으로 밀봉 포장하여 반도체로서 기능을 할 수 있게 해주는 기술을 반도체 패키징(Packaging)이라고 한다.The semiconductor chip is integrated with a large number of fine electrical circuits, but can not function as a finished semiconductor by itself, and can be damaged by external physical and chemical shocks. Therefore, the semiconductor chip can be mounted on a substrate (Substrate, Lead-frame or PCB) to be electrically connected, and sealed and packaged with EMC (Epoxy Molding Compound) to protect it from external moisture and impurities. The technology that allows this is called semiconductor packaging.

플립칩(flip chip) 기술은 반도체 칩의 표면이 기판 방향을 향하도록 하여 반도체 칩을 실장하는 기술을 말하며, 솔더 범프를 이용한 실장이 주류를 이루고 있다. 종래의 플립칩 패키지는 웨이퍼 상에 금속 범프 또는 금속 필라를 형성하여 전기적 배선을 갖는 기판에 접합하는 구조를 취하고 있으나 이는 높은 제조비용, 금속 범프 또는 금속 필라의 접합 신뢰성이 떨어지고, 공정상 많은 불량이 발생하고 있어 새로운 구조, 새로운 방법의 플립칩 본딩 기술이 요구되고 있다.Flip chip technology refers to a technology for mounting a semiconductor chip with the surface of the semiconductor chip facing the substrate direction, and mounting using solder bumps is mainstream. Conventional flip chip packages have a structure in which metal bumps or metal pillars are formed on a wafer and bonded to a substrate having electrical wiring, but this has a high manufacturing cost, low reliability of metal bumps or metal pillars, and many defects in process. As a result, a new structure and a new method of flip chip bonding technology are required.

본 발명의 목적은 플립칩 본딩이 가능한 새로운 개념의 기판, 플립칩 패키지 및 그 제조방법을 제공하는 것이다.An object of the present invention is to provide a novel concept of substrate, flip chip package and a method of manufacturing the same that can be flip chip bonding.

본 발명의 다른 목적은 제조공정의 단순화, 저비용화가 가능한 기판, 플립칩 패키지 및 그 제조방법을 제공하는 것이다.Another object of the present invention is to provide a substrate, a flip chip package, and a method of manufacturing the same, which can simplify the manufacturing process and reduce the cost.

본 발명의 다른 목적은 플립칩 본딩의 신뢰성을 향상시킬 수 있는 기판, 플립칩 패키지 및 그 제조방법을 제공하는 것이다.Another object of the present invention is to provide a substrate, a flip chip package, and a method of manufacturing the same, which can improve the reliability of flip chip bonding.

본 발명의 하나의 관점은 기판에 관한 것이다. 상기 기판은 일면으로 노출된 본딩패드, 상기 본딩패드 상에 적층된 제1접합층 및 상기 제1접합층 상에 적층된 구리 범프를 포함한다.One aspect of the invention relates to a substrate. The substrate includes a bonding pad exposed on one surface, a first bonding layer stacked on the bonding pad, and a copper bump stacked on the first bonding layer.

상기 제1접합층은 주석을 포함하는 금속층일 수 있으며, 주석 외에 납(Pb), 금(Au), 은(Ag), 인듐(In), 안티몬(Sb) 또는 비스무스(Bi) 중 어느 하나 이상을 더 포함할 수 있다.The first bonding layer may be a metal layer including tin, and any one or more of lead (Pb), gold (Au), silver (Ag), indium (In), antimony (Sb), or bismuth (Bi) in addition to tin It may further include.

상기 제1접합층은 금속간화합물일 수 있다.The first bonding layer may be an intermetallic compound.

상기 본딩패드는 구리를 포함할 수 있다.The bonding pad may include copper.

상기 제1접합층은 Cu6Sn5 또는 Cu3Sn 중 어느 하나 이상을 포함할 수 있다.The first bonding layer is Cu 6 Sn 5 Or Cu 3 Sn.

상기 구리 범프를 감싸는 보호층을 더 포함할 수 있다.A protective layer surrounding the copper bumps may be further included.

본 발명의 다른 관점은 플립칩 패키지에 관한 것이다. 상기 플립칩 패키지는 일면으로 노출된 본딩패드와, 상기 본딩패드 상에 적층된 제1접합층과, 그리고 상기 제1접합층 상에 적층된 구리 범프를 포함하는 기판 및 상기 구리 범프에 본딩되는 칩패드를 포함하는 반도체 칩을 포함한다.Another aspect of the invention relates to a flip chip package. The flip chip package includes a substrate including a bonding pad exposed to one surface, a first bonding layer stacked on the bonding pad, and a copper bump stacked on the first bonding layer, and a chip bonded to the copper bump. It includes a semiconductor chip including a pad.

상기 구리 범프와 칩패드는 제2접합층을 매개로 서로 전기적으로 연결될 수 있다.The copper bumps and the chip pads may be electrically connected to each other through a second bonding layer.

상기 제2접합층은 주석을 포함하는 금속층, 솔더범프 또는 이방성도전필름일 수 있다.The second bonding layer may be a metal layer including tin, a solder bump or an anisotropic conductive film.

상기 칩패드 상에 형성된 UBM을 더 포함할 수 있다.It may further include a UBM formed on the chip pad.

상기 본딩패드와 칩패드는 구리를 포함하며, 상기 본딩패드와 칩패드는 직접 접합될 수 있다.The bonding pad and the chip pad may include copper, and the bonding pad and the chip pad may be directly bonded to each other.

상기 구리 범프를 감싸는 보호층을 더 포함할 수 있다.A protective layer surrounding the copper bumps may be further included.

본 발명의 또 다른 관점은 기판 제조방법에 관한 것이다. 상기 기판 제조방법은 일면에 본딩패드, 상기 본딩패드 상에 제1접합층이 형성된 기판을 준비하는 단계, 상기 본딩패드에 대응하는 위치에 구리 범프가 형성된 이형필름을 준비하는 단계, 상기 본딩패드와 상기 구리 범프를 상기 제1접합층을 매개로 접합하는 단계; 및 상기 이형필름을 제거하는 단계를 포함한다.Another aspect of the invention relates to a method of manufacturing a substrate. The substrate manufacturing method includes the steps of preparing a bonding pad on one surface, a substrate having a first bonding layer formed on the bonding pad, preparing a release film having copper bumps formed at a position corresponding to the bonding pad, and the bonding pad. Bonding the copper bumps through the first bonding layer; And removing the release film.

상기 일면에 본딩패드, 상기 본딩패드 상에 제1접합층이 형성된 기판을 준비하는 단계에서, 상기 제1접합층은 주석을 포함할 수 있다.In the preparing of the substrate having the bonding pad on the surface and the bonding layer formed on the bonding pad, the first bonding layer may include tin.

상기 일면에 본딩패드, 상기 본딩패드 상에 제1접합층이 형성된 기판을 준비하는 단계에서 상기 제1접합층은 주석을 전기도금하여 형성될 수 있다.The first bonding layer may be formed by electroplating tin in the step of preparing a substrate having a bonding pad on one surface and a bonding layer formed on the bonding pad.

상기 본딩패드에 대응하는 위치에 구리 범프가 형성된 이형필름을 준비하는 단계는 이형필름 상에 구리층을 형성하는 단계, 상기 구리층 상에 마스크 패턴을 형성하는 단계 및 상기 마스크 패턴을 식각마스크로 하여 상기 구리층을 식각하여 상기 기판패드에 대응하는 위치에 구리 범프를 형성하는 단계를 포함할 수 있다.Preparing a release film having a copper bump formed at a position corresponding to the bonding pad may include forming a copper layer on a release film, forming a mask pattern on the copper layer, and using the mask pattern as an etching mask. Etching the copper layer to form a copper bump at a position corresponding to the substrate pad.

상기 이형필름 상에 구리층을 형성하는 단계는, 상기 이형필름 상에 도금, 동박적층, 스크린 프린팅, 화학기상증착 또는 스퍼터링 중 어느 하나 이상의 방법에 의해 구리층을 형성할 수 있다.Forming a copper layer on the release film, the copper layer may be formed on the release film by any one or more methods of plating, copper foil lamination, screen printing, chemical vapor deposition or sputtering.

상기 본딩패드에 대응하는 위치에 구리 범프가 형성된 이형필름을 준비하는 단계는 상기 이형필름 상에 마스크 패턴을 형성하는 단계, 상기 마스크 패턴의 개구부에 구리를 매립하는 단계 및 상기 마스크 패턴을 제거하는 단계를 포함할 수 있다.Preparing a release film having a copper bump formed at a position corresponding to the bonding pad may include forming a mask pattern on the release film, embedding copper in an opening of the mask pattern, and removing the mask pattern. It may include.

상기 마스크 패턴의 개구부에 구리를 매립하는 단계는 도금, 스크린 프린팅, 화학기상증착 또는 스퍼터링 중 어느 하나 이상의 방법에 의해 구리를 매립할 수 있다.The step of embedding the copper in the opening of the mask pattern may be embedded in the copper by any one or more methods of plating, screen printing, chemical vapor deposition or sputtering.

상기 이형필름을 제거하는 단계 이전 또는 이후에 상기 제1접합층을 포함하는 기판을 열처리하는 단계를 더 포함할 수 있다.The method may further include heat treating the substrate including the first bonding layer before or after removing the release film.

상기 제1접합층을 포함하는 기판을 열처리하는 단계는 110℃ ~ 300℃의 온도 범위에서 수행될 수 있다.The heat treatment of the substrate including the first bonding layer may be performed at a temperature ranging from 110 ° C. to 300 ° C.

상기 제1접합층을 포함하는 기판을 열처리하는 단계에서, 상기 열처리에 의해 상기 제1접합층은 금속간화합물로 변형될 수 있다.In the heat treatment of the substrate including the first bonding layer, the first bonding layer may be transformed into an intermetallic compound by the heat treatment.

상기 제1접합층을 포함하는 기판을 열처리하는 단계에서, 상기 열처리와 동시에 상기 본딩패드와 구리 범프에 전류를 인가할 수 있다.In the heat treatment of the substrate including the first bonding layer, a current may be applied to the bonding pad and the copper bump simultaneously with the heat treatment.

본 발명의 또 다른 관점은 플립칩 패키지 제조방법에 관한 것이다. 상기 플립칩 패키지 제조방법은 일면에 본딩패드, 상기 본딩패드 상에 제1접합층이 형성된 기판을 준비하는 단계와, 상기 본딩패드에 대응하는 위치에 구리 범프가 형성된 이형필름을 준비하는 단계와, 상기 본딩패드와 상기 구리 범프를 상기 제1접합층을 매개로 접합하는 단계와, 그리고 상기 이형필름을 제거하는 단계를 포함하는 기판 제조단계; 및 상기 구리 범프에 칩패드를 본딩하여 반도체 칩을 적층하는 단계를 포함한다.Another aspect of the invention relates to a method of manufacturing a flip chip package. The method of manufacturing a flip chip package may include preparing a substrate having a bonding pad on one surface and a first bonding layer formed on the bonding pad, preparing a release film having copper bumps formed at a position corresponding to the bonding pad; Bonding the bonding pad and the copper bump to each other through the first bonding layer, and removing the release film; And laminating semiconductor chips by bonding chip pads to the copper bumps.

상기 구리 범프에 칩패드를 본딩하여 반도체 칩을 적층하는 단계에서, 상기 구리 범프와 칩패드는 제2접합층을 매개로 본딩될 수 있다.In the step of laminating a semiconductor chip by bonding the chip pad to the copper bump, the copper bump and the chip pad may be bonded through a second bonding layer.

상기 제2접합층은 주석을 포함하는 금속층, 솔더범프 또는 이방성도전필름일 수 있다.The second bonding layer may be a metal layer including tin, a solder bump or an anisotropic conductive film.

본 발명의 기판, 플립칩 패키지 및 그 제조방법은 기판에 구리 범프를 형성함으로써, 제조공정의 단순화, 저비용화가 가능하며, 반도체 칩 또는 웨이퍼와의 접합 신뢰성을 향상시킬 수 있다. 또한, 구리 범프에 보호층을 형성함으로써 구리의 확산을 방지하여 신뢰성을 향상시킬 수 있다.In the substrate, the flip chip package, and the manufacturing method of the present invention, by forming copper bumps on the substrate, the manufacturing process can be simplified and the cost can be reduced, and the bonding reliability with the semiconductor chip or wafer can be improved. In addition, by forming a protective layer on the copper bumps, it is possible to prevent diffusion of copper to improve reliability.

도 1은 본 발명의 일 실시예에 따른 기판의 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 기판의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 플립칩 패키지의 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 플립칩 패키지의 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 플립칩 패키지의 단면도이다.
도 6 내지 도 9는 본 발명의 일 실시예에 따른 기판 제조방법을 나타낸 공정단면도이다.
도 10 내지 도 12는 본 발명의 다른 실시예에 따른 기판 제조방법을 나타낸 공정 단면도이다.1 is a cross-sectional view of a substrate according to an embodiment of the present invention.
2 is a cross-sectional view of a substrate according to another embodiment of the present invention.
3 is a cross-sectional view of a flip chip package according to an embodiment of the present invention.
4 is a cross-sectional view of a flip chip package according to another embodiment of the present invention.
5 is a cross-sectional view of a flip chip package according to another embodiment of the present invention.
6 to 9 are process cross-sectional views showing a substrate manufacturing method according to an embodiment of the present invention.
10 to 12 are process cross-sectional views showing a substrate manufacturing method according to another embodiment of the present invention.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 한편, 도면들에 있어서, 막(층) 및 영역들의 두께는 명확성을 기하기 위하여 과장될 수 있다. 또한, 막(층, 패턴)이 다른 막(층, 패턴)의 '상', '상부', '하', '하부' 등에 있다고 언급되는 경우에 그것은 다른 막(층, 패턴)에 직접 형성될 수 있거나 또는 그들 사이에 다른 막(층, 패턴)이 개재될 수도 있다. 아울러, 공간적으로 상대적인 용어인 '하(면)', '하부', '상(면)', '상부' 등은 설명의 편의를 위해 도면에 도시된 위치를 기준으로 한 것이며, 실제 사용시의 상부, 하부를 의미하는 용어로 사용된 것은 아니다. 즉, 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 실제 사용시의 배향에 따라 해석될 수 있다.
Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Meanwhile, in the drawings, the thicknesses of the films (layers) and regions may be exaggerated for clarity. Also, if a film (layer, pattern) is mentioned as being 'top', 'top', 'bottom', 'bottom', etc. of another film (layer, pattern) it may be formed directly on the other film (layer, pattern). It may be interposed or another film (layer, pattern) between them. In addition, the spatially relative terms 'bottom', 'bottom', 'top', 'top' and the like are based on the positions shown in the drawings for convenience of description, and the upper part in actual use. It is not used to mean a lower part. That is, the device may be oriented in other directions, and thus spatially relative terms may be interpreted according to the orientation in actual use.

도 1은 본 발명의 일 실시예에 따른 기판의 단면도이다. 도 1을 참조하면, 본 발명의 일 실시예에 따른 기판(100)은 코어층(102), 절연층(104), 본딩패드(106), 제1접합층(108) 및 구리 범프(110) 등을 포함할 수 있다.1 is a cross-sectional view of a substrate according to an embodiment of the present invention. Referring to FIG. 1, a substrate 100 according to an embodiment of the present invention may include a core layer 102, an insulating layer 104, a bonding pad 106, a first bonding layer 108, and a copper bump 110. And the like.

본 발명의 일 실시예에 따른 기판(100)은 기판은 플립칩 패키지 내부의 반도체 칩과 외부의 인쇄회로기판(PCB)을 전기적으로 연결해주며 반도체 칩을 지지해주는 역할을 하는 패키지 기판(package substrate)일 수도 있고, 통상의 인쇄회로기판(PCB: Printed Circuit Board)일 수도 있다.The substrate 100 according to an embodiment of the present invention is a package substrate that electrically connects a semiconductor chip inside a flip chip package and an external printed circuit board (PCB) and supports the semiconductor chip. The printed circuit board may be a conventional printed circuit board (PCB).

코어층(102)은 기판(100)을 지지하는 지지체 역할을 수행할 수 있으며, 플라스틱, 세라믹 등으로 이루어질 수 있으나 그 재질에 제한이 있는 것은 아니다. 예를 들어, 에폭시 코어층일 수 있다. 절연층(104)은 코어층(102)의 일면(상면)과 이에 대향하는 타면(하면)에 존재할 수 있으며, 전기적 절연성을 보이는 물질이면 제한없이 이용할 수 있다. 구체적으로 솔더 레지스트(Solder Resist)층일 수 있다.The core layer 102 may serve as a support for supporting the substrate 100, and may be made of plastic, ceramic, or the like, but the material is not limited thereto. For example, it may be an epoxy core layer. The insulating layer 104 may be present on one surface (upper surface) of the core layer 102 and the other surface (lower surface) opposite thereto, and may be used without limitation as long as the material exhibits electrical insulation. Specifically, it may be a solder resist layer.

본딩패드(106)는 기판(100)에 적층되는 반도체 칩의 전기적 연결단자가 되는 곳으로서 전기전도성을 보이는 물질이면 제한없이 이용할 수 있다. 예를 들어, 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 니켈(Ni), 텅스텐(W), 티타늄(Ti), 백금(Pt), 팔라듐(Pd), 주석(Sn), 납(Pb), 아연(Zn), 인듐(In), 카드뮴(Cd), 크롬(Cr) 또는 몰리브덴(Mo) 중 어느 하나 이상을 포함하는 단층막 또는 다층막일 수 있다. 바람직하게는 구리 또는 알루미늄을 포함하는 단층막 또는 다층막일 수 있다.The bonding pad 106 may be used as an electrical connection terminal of the semiconductor chip stacked on the substrate 100 as long as the material exhibits electrical conductivity. For example, gold (Au), silver (Ag), copper (Cu), aluminum (Al), nickel (Ni), tungsten (W), titanium (Ti), platinum (Pt), palladium (Pd), tin It may be a single layer film or a multilayer film containing any one or more of (Sn), lead (Pb), zinc (Zn), indium (In), cadmium (Cd), chromium (Cr), or molybdenum (Mo). Preferably, it may be a single layer film or a multilayer film containing copper or aluminum.

본 발명에서 복수를 의미하는 접미사 '들'을 기재하지 않더라도 복수를 포함하는 의미로 사용하도록 한다. 예를 들어, '본딩패드(106)'라 기재되어 있어도 이는 복수 개의 본딩패드를 포함하는 의미일 수 있다. 구체적으로 도면에는 3개의 본딩패드를 도시하였으며 이들 본딩패드는 실질적으로 서로 동일하므로 동일한 도면부호를 사용하였다.In the present invention, even if the suffix 's' meaning plural is not described, the plural means is used. For example, although described as 'bonding pad 106', this may mean that a plurality of bonding pads are included. Specifically, three bonding pads are illustrated in the drawings, and these bonding pads are substantially the same, and thus the same reference numerals are used.

제1접합층(108)은 본딩패드(106)와 그 상부의 구리 범프(110)를 전기적, 물리적으로 연결하는 역할을 수행할 수 있다. 상기 제1접합층(108)은 주석(Sn)을 포함하는 금속층일 수 있으며, 그 밖의 다른 금속을 포함할 수 있다. 예를 들어, 주석 외에 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 인듐(In), 납(Pb), 비스무스(Bi) 또는 아연(Zn) 중 어느 하나 이상을 포함할 수 있다. 구체적으로 Sn-Pb계 솔더, Sn-Pb-Ag계 솔더, Sn-Bi계 솔더, Sn-Pb-Sb계 솔더, Sn-Ag계 솔더(금속)층일 수 있다.The first bonding layer 108 may serve to electrically and physically connect the bonding pad 106 and the copper bumps 110 thereon. The first bonding layer 108 may be a metal layer including tin (Sn), and may include other metals. For example, in addition to tin, any one or more of gold (Au), silver (Ag), copper (Cu), aluminum (Al), indium (In), lead (Pb), bismuth (Bi), or zinc (Zn) may be used. It may include. Specifically, it may be a Sn-Pb solder, a Sn-Pb-Ag solder, a Sn-Bi solder, a Sn-Pb-Sb solder, or a Sn-Ag solder (metal) layer.

구리 범프(110)는 구리를 포함하는 단층막 또는 다층막으로 이루어진 범프일 수 있다. 구리 범프(110)라 하여 구리로만 이루어질 필요는 없으며 구리 외에 금, 은, 니켈, 알루미늄 등의 다른 금속을 포함할 수도 있고, 다른 금속과의 합금일 수도 있다. 상기 구리 범프(110)는 구리 필라 범프(Copper Pillar Bump)일 수 있다.The copper bumps 110 may be bumps formed of a single layer film or a multilayer film including copper. The copper bumps 110 need not be made of copper alone, and may include other metals such as gold, silver, nickel, aluminum, etc., or may be alloys with other metals. The copper bumps 110 may be copper pillar bumps.

그 밖에 설명하지 않은 도면부호 112는 회로패턴 또는 인쇄회로기판과의 전기적 연결을 위한 패드를 나타낸 것이다.
Reference numeral 112, which is not described elsewhere, indicates a pad for electrical connection with a circuit pattern or a printed circuit board.

도 2는 본 발명의 다른 실시예에 따른 기판의 단면도이다. 도 2를 참조하면, 본 발명의 다른 실시예에 따른 기판(100)은 전술한 구리 범프(110)를 감싸는 보호층(114)을 더 포함할 수 있다.2 is a cross-sectional view of a substrate according to another embodiment of the present invention. Referring to FIG. 2, the substrate 100 according to another embodiment of the present invention may further include a protective layer 114 surrounding the aforementioned copper bumps 110.

보호층(114)은 구리의 확산을 방지하는 막으로서, 예를 들어, TiN, Ta, TaN, Al 또는 Au 중 어느 하나 이상을 포함하는 금속막 또는 금속질화막을 사용할 수 있다. 상기 보호층(114)은 구리 범프(110)외에 절연층(104)의 외부로 노출된 본딩패드(106), 제1접합층(108)을 모두 감싸는 구조일 수도 있고, 구리 범프(110)의 상부면을 노출시키도록 개구부를 갖는 구조일 수도 있다.
The protective layer 114 may be a film for preventing diffusion of copper. For example, a metal film or a metal nitride film including any one or more of TiN, Ta, TaN, Al, or Au may be used. The protective layer 114 may have a structure surrounding all of the bonding pad 106 and the first bonding layer 108 exposed to the outside of the insulating layer 104 in addition to the copper bump 110. It may be a structure having an opening to expose the top surface.

도 3은 본 발명의 일 실시예에 따른 플립칩 패키지의 단면도이다. 도 3을 참조하면, 본 발명의 일 실시예에 따른 플립칩 패키지는 기판(100) 상에 플립칩 본딩되는 반도체 칩(200)을 포함한다. 기판(100)에 대해서는 전술하였으므로 자세한 설명을 생략하도록 한다.3 is a cross-sectional view of a flip chip package according to an embodiment of the present invention. Referring to FIG. 3, a flip chip package according to an embodiment of the present invention includes a semiconductor chip 200 flip chip bonded onto a substrate 100. Since the substrate 100 has been described above, a detailed description thereof will be omitted.

반도체 칩(200)은 웨이퍼(202) 상에 트랜지스터 등의 반도체 소자가 형성된 칩일 수 있다. 상기 트랜지스터 등의 반도체 소자에 전기적 신호를 인가하기 위한 칩패드(204)가 존재하며 상기 칩패드(204)와 기판(100)의 구리 범프(110)를 전기적으로 연결시키게 된다. 도면에서는 3개의 칩패드와 세개의 구리 범프가 도시되어 있으나 그 갯수는 일례에 불과하며, 설명의 편의상 하나의 칩패드(204)와 구리 범프(206)에만 도면부호를 표시하였다.The semiconductor chip 200 may be a chip on which a semiconductor device such as a transistor is formed on the wafer 202. A chip pad 204 for applying an electrical signal to a semiconductor device such as a transistor exists and electrically connects the chip pad 204 and the copper bumps 110 of the substrate 100. In the drawing, three chip pads and three copper bumps are shown, but the number thereof is merely an example, and for convenience of description, only one chip pad 204 and copper bump 206 are denoted by reference numerals.

칩패드(204)는 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 니켈(Ni), 텅스텐(W), 티타늄(Ti), 백금(Pt), 팔라듐(Pd), 주석(Sn), 납(Pb), 아연(Zn), 인듐(In), 카드뮴(Cd), 크롬(Cr) 또는 몰리브덴(Mo) 중 어느 하나 이상을 포함하는 단층막 또는 다층막일 수 있다.The chip pad 204 is made of gold (Au), silver (Ag), copper (Cu), aluminum (Al), nickel (Ni), tungsten (W), titanium (Ti), platinum (Pt), and palladium (Pd). , Tin (Sn), lead (Pb), zinc (Zn), indium (In), cadmium (Cd), chromium (Cr) or molybdenum (Mo) may be a single layer film or a multi-layer film.

상기 칩패드(204)와 기판(100)의 구리 범프(110) 사이에는 제2접합층(206)이 존재할 수 있다. 상기 제2접합층(206)은 주석(Sn)을 포함하는 금속층일 수 있다. 상기 주석 외에 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 인듐(In), 납(Pb), 비스무스(Bi) 또는 아연(Zn) 중 어느 하나 이상을 포함하는 금속층일 수 있으며, 구체적으로 Sn-Pb계 솔더, Sn-Pb-Ag계 솔더, Sn-Bi계 솔더, Sn-Pb-Sb계 솔더, Sn-Ag계 솔더(금속)층일 수 있다.A second bonding layer 206 may be present between the chip pad 204 and the copper bumps 110 of the substrate 100. The second bonding layer 206 may be a metal layer including tin (Sn). Metal layer including any one or more of gold (Au), silver (Ag), copper (Cu), aluminum (Al), indium (In), lead (Pb), bismuth (Bi) or zinc (Zn) in addition to the tin It may be, in particular, may be a Sn-Pb-based solder, Sn-Pb-Ag-based solder, Sn-Bi-based solder, Sn-Pb-Sb-based solder, Sn-Ag-based solder (metal) layer.

제2접합층(206)은 진공증착, 전기도금, 스크린 인쇄(screen printing) 등에 의해 형성할 수 있으며, 제2접합층(206)의 하부에는 UBM(Under Bump Metallurgy) 구조가 더 존재할 수 있다. 전기도금 방법은 공융 솔더를 사용하고 UBM은 TiW를 사용할 수 있다. 스크린 인쇄는 Pb-In-Ag, Sn-Pb-In, Cu-Sb-Ag-An과 같은 솔더를 스텐실 마스크(stencil mask)를 통해 형성할 수 있으며, 삼성분계 이상의 무연 솔더를 사용할 수 있으며 공정이 간단하다는 장점이 있다.The second bonding layer 206 may be formed by vacuum deposition, electroplating, screen printing, or the like, and an under bump metallurgy (UBM) structure may further exist below the second bonding layer 206. The electroplating method uses eutectic solder and UBM can use TiW. Screen printing can form solders such as Pb-In-Ag, Sn-Pb-In, Cu-Sb-Ag-An through stencil masks, lead-free solders of more than ternary scale, and process The advantage is simple.

상기 칩패드(204)는 구리를 포함하는 금속층일 수 있다. 이 경우, 기판(100)의 구리 범프(110)와 칩패드(204) 사이에 존재하는 제2접합층(206)이 생략될 수 있다. 즉, 구리 범프(110)와 구리 칩패드(204)를 직접 접합할 수 있다. 이를 위해 고온 열처리를 통해 Cu-Cu 본딩을 생성할 수 있다. 또는, 고온 열처리에 따른 소자 특성 열화를 방지하기 위해 약 400℃이하의 저온, 환원분위기(예를 들어 수소 분위기)에서 열처리하여 구리 표면의 구리산화물(CuOx)를 제거함으로써 저온에서 Cu-Cu 본딩을 생성할 수도 있다.The chip pad 204 may be a metal layer including copper. In this case, the second bonding layer 206 existing between the copper bump 110 and the chip pad 204 of the substrate 100 may be omitted. That is, the copper bumps 110 and the copper chip pads 204 may be directly bonded to each other. For this purpose, Cu-Cu bonding may be generated through high temperature heat treatment. Alternatively, Cu-Cu bonding may be performed at low temperature by removing the copper oxide (CuOx) on the copper surface by heat treatment in a low temperature, reducing atmosphere (for example, hydrogen atmosphere) of about 400 ° C. or less to prevent deterioration of device characteristics due to high temperature heat treatment. You can also create

미설명 도면부호 208은 절연층을 나타낸 것이다.
Unexplained reference numeral 208 denotes an insulating layer.

도 4는 본 발명의 다른 실시예에 따른 플립칩 패키지의 단면도이다. 4 is a cross-sectional view of a flip chip package according to another embodiment of the present invention.

도 4를 참조하면, 본 발명의 다른 실시예에 따른 플립칩 패키지는 기판(100) 상에 플립칩 본딩되는 반도체 칩(200)을 포함한다. 기판(100)에 대해서는 전술하였으므로 자세한 설명을 생략하도록 한다.Referring to FIG. 4, a flip chip package according to another embodiment of the present invention includes a semiconductor chip 200 that is flip chip bonded onto a substrate 100. Since the substrate 100 has been described above, a detailed description thereof will be omitted.

본 실시예에서 기판(100)의 구리 범프(110)와 반도체 칩(200)의 칩패드(204)를 연결하는 제2접합층(210)은 이방성도전필름(ACF: Anisotropic Conducting Film)일 수 있다. 이방성도전필름(210)에는 도전성 입자(210a)가 존재하며, 상기 도전성 입자(210a)에 의해 전기적으로 도통될 수 있다.In this embodiment, the second bonding layer 210 connecting the copper bumps 110 of the substrate 100 and the chip pads 204 of the semiconductor chip 200 may be an anisotropic conductive film (ACF). . Conductive particles 210a are present in the anisotropic conductive film 210, and may be electrically conductive by the conductive particles 210a.

도전성 입자(210a)에 제한은 없다. 예를 들어, Au, Ag, Ni, Cu, Pb을 포함하는 금속 입자; 탄소 입자; 고분자 수지에 금속이 코팅된 입자; 또는 고분자 수지에 금속이 코팅된 입자 표면에 절연화 처리된 입자 등이 사용될 수 있다. 상기 고분자 수지로는 폴리에틸렌, 폴리프로필렌, 폴리에스테르, 폴리스타이렌, 폴리비닐알코올 등이 있으며, 반드시 이에 제한되는 것은 아니다. 상기 고분자 수지를 코팅하는 금속으로는 Au, Ag, Ni, Cu, Pb 등이 있으며, 반드시 이에 제한되는 것은 아니다.
There is no restriction | limiting in the electroconductive particle 210a. For example, metal particles containing Au, Ag, Ni, Cu, Pb; Carbon particles; Particles coated with a metal on the polymer resin; Alternatively, particles insulated on the surface of the metal coated with the polymer resin may be used. The polymer resin may include polyethylene, polypropylene, polyester, polystyrene, polyvinyl alcohol, and the like, but is not limited thereto. Examples of the metal coating the polymer resin include Au, Ag, Ni, Cu, and Pb, but are not necessarily limited thereto.

도 5는 본 발명의 또 다른 실시예에 따른 플립칩 패키지의 단면도이다. 도 5를 참조하면, 본 발명의 또 다른 실시예에 따른 플립칩 패키지는 기판(100) 상에 플립칩 본딩되는 반도체 칩(200)을 포함한다. 기판(100) 상에는 적어도 구리 범프(110)의 일면(측면)을 감싸는 보호층(114)이 존재할 수 있다.5 is a cross-sectional view of a flip chip package according to another embodiment of the present invention. Referring to FIG. 5, a flip chip package according to another embodiment of the present invention includes a semiconductor chip 200 flip chip bonded onto a substrate 100. A protective layer 114 may be present on the substrate 100 to surround at least one side (side) of the copper bump 110.

구리 범프(110)의 상부면에는 보호층(114)이 존재하지 않을 수도 있다. 이 경우, 구리 범프(110)와 반도체 칩(200)의 칩패드(204)의 접합은 전술한 것과 실질적으로 동일하다.The protective layer 114 may not be present on the upper surface of the copper bumps 110. In this case, the bonding between the copper bumps 110 and the chip pads 204 of the semiconductor chip 200 is substantially the same as described above.

구리 범프(110)의 상부면에 보호층(114)이 존재하는 경우에도 전술한 접합 방법이 적용될 수 있으므로 그 자세한 설명을 생략하도록 한다. 도면에는 플립칩 본딩되는 반도체 칩(200)을 분리하여 도시하였다.Since the aforementioned bonding method may be applied even when the protective layer 114 is present on the upper surface of the copper bump 110, a detailed description thereof will be omitted. In the drawing, the semiconductor chip 200 that is flip chip bonded is separated and illustrated.

도 6 내지 도 9는 본 발명의 일 실시예에 따른 기판 제조방법을 나타낸 공정단면도이다.6 to 9 are process cross-sectional views showing a substrate manufacturing method according to an embodiment of the present invention.

도 6을 참조하면, 이형필름(300)에 구리층(110')을 형성하고 그 위에 마스크 패턴(302)을 형성한다. 도면상에는 구리층(110')이 이형필름(300)의 하부, 마스크 패턴(302)이 구리층(110')의 하부에 위치하나 실제 구리층(110'), 마스크 패턴(302) 형성시에는 공간적으로 상부에 형성되는 것이 유리하므로 '상', '상부', '상면'에 형성되는 것으로 설명하도록 한다. 즉, '상', '상부', '상면'은 어느 일면을 지칭하는 것으로 이해하여야 한다.Referring to FIG. 6, a copper layer 110 ′ is formed on the release film 300, and a mask pattern 302 is formed thereon. In the drawing, the copper layer 110 ′ is located below the release film 300, and the mask pattern 302 is located below the copper layer 110 ′. However, when the copper layer 110 ′ and the mask pattern 302 are formed, Since it is advantageous to be formed in the upper space, it will be described as formed on the 'top', 'top', 'top'. In other words, 'top', 'top', 'top' should be understood as referring to any one side.

이형필름(300)은 추후 제거되는 것으로서 그 재질에 제한이 있는 것은 아니다. 예를 들어, 금속, 세라믹, 플라스틱 또는 고무 중 어느 하나 이상을 포함할 수 있다. 구체적으로 PET(polyethylene terephthalate), PI(polyimide)로 이루어진 플렉서블 이형필름일 수 있다.The release film 300 is to be removed later is not limited to the material. For example, it may include any one or more of metal, ceramic, plastic, or rubber. Specifically, it may be a flexible release film made of polyethylene terephthalate (PET) and polyimide (PI).

구리층(110')은 구리를 포함하는 금속층을 의미하며 반드시 구리만으로 이루어질 필요는 없다. 상기 구리층(110')은 무전해도금, 전기도금, 스퍼터링, 화학기상증착(CVD: Chemical Vapor Deposition), 스크린 프린팅, 동박적층 등에 의해 형성될 수 있다. 추후 이형필름(300)과의 박리가 용이하도록 동박(copper foil)을 적층하는 것이 보다 유효할 수 있다. 이를 위해 이형필름(300) 상에 점착제를 코팅하고 동박을 적층할 수 있다.The copper layer 110 ′ means a metal layer including copper and does not necessarily have to be made of copper alone. The copper layer 110 ′ may be formed by electroless plating, electroplating, sputtering, chemical vapor deposition (CVD), screen printing, copper foil lamination, or the like. Laminating a copper foil may be more effective to facilitate peeling with the release film 300 later. To this end, the adhesive may be coated on the release film 300 and the copper foil may be laminated.

구리층(110') 상에는 마스크 패턴(302)이 형성될 수 있다. 상기 마스크 패턴(302)은 포토레지스트를 코팅하고 노광, 현상 등의 과정을 거쳐 형성될 수 있다. 또는, 드라이필름을 적층하고 노광, 현상 등을 거쳐 소정 패턴의 마스크 패턴을 형성할 수도 있다.The mask pattern 302 may be formed on the copper layer 110 ′. The mask pattern 302 may be formed by coating a photoresist and exposing or developing the photoresist. Alternatively, the dry film may be laminated and a mask pattern having a predetermined pattern may be formed through exposure, development, or the like.

도 7을 참조하면, 마스크 패턴(도 6의 302)을 식각 마스크로 하여 구리층(도 6의 110')을 에칭하여 구리 범프(110)를 형성할 수 있다. 구리층의 식각을 위한 에칭액으로는 염화제2동(CuCl2) 또는 염화철(FeCl3) 등을 사용할 수 있다. 구리 범프(110)를 형성한 후 그 상부에 존재하는 마스크 패턴(도시하지 않음)을 제거할 수 있다. 일례로, 드라이필름 마스크 패턴인 경우, 수산화나트륨(NaOH) 또는 수산화칼륨(KOH) 용액으로 제거할 수 있다.Referring to FIG. 7, the copper bump 110 may be formed by etching the copper layer 110 ′ of FIG. 6 using the mask pattern 302 of FIG. 6 as an etching mask. As the etchant for etching the copper layer, cupric chloride (CuCl 2 ) or iron chloride (FeCl 3 ) may be used. After the copper bumps 110 are formed, a mask pattern (not shown) existing thereon may be removed. For example, in the case of a dry film mask pattern, it may be removed with sodium hydroxide (NaOH) or potassium hydroxide (KOH) solution.

도 8을 참조하면, 기판(100)의 본딩패드(106) 상에 접합을 위한 제1접합층(108)을 형성할 수 있다.Referring to FIG. 8, the first bonding layer 108 for bonding may be formed on the bonding pad 106 of the substrate 100.

제1접합층(108)은 주석을 포함하는 금속층일 수 있으며, 상기 주석 외에 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 인듐(In), 납(Pb), 비스무스(Bi) 또는 아연(Zn) 중 어느 하나 이상이 포함될 수도 있다. 바람직하게는 주석으로 이루어진 금속층일 수 있다. 제1접합층(108)을 주석을 포함하는 금속층으로 구성함으로써 낮은 온도에서 본딩패드(106)와 그 상부의 구리 범프를 접합할 수 있다. The first bonding layer 108 may be a metal layer including tin, and in addition to the tin, gold (Au), silver (Ag), copper (Cu), aluminum (Al), indium (In), lead (Pb), One or more of bismuth (Bi) or zinc (Zn) may be included. Preferably it may be a metal layer made of tin. By configuring the first bonding layer 108 with a metal layer containing tin, the bonding pad 106 and the copper bumps thereon can be bonded at a low temperature.

상기 주석을 포함하는 금속층(150')은 전기도금 또는 스크린 프린팅(screen printing) 등에 의해 형성될 수 있다. 기판(100)의 전면에 코팅한 후 패터닝 과정을 거쳐 본딩패드(106) 상에 제1접합층(108)을 형성할 수 있다. 스크린 프린팅 등을 이용해 처음부터 선택적으로 본딩패드(106) 상에 제1접합층(108)을 형성할 수도 있다.The metal layer 150 ′ including the tin may be formed by electroplating or screen printing. After coating the entire surface of the substrate 100, the first bonding layer 108 may be formed on the bonding pad 106 through a patterning process. The first bonding layer 108 may be selectively formed on the bonding pad 106 from the beginning using screen printing or the like.

도 9를 참조하면, 본딩패드(106)와 구리 범프(110)를 제1접합층(108)을 매개로 접합하고, 이형필름(300)을 제거할 수 있다.Referring to FIG. 9, the bonding pad 106 and the copper bumps 110 may be bonded to each other through the first bonding layer 108, and the release film 300 may be removed.

이형필름(300) 제거 후 열처리를 수행하여 금속간화합물(IMC: Intermetallic Compound)을 생성할 수 있다. 열처리 온도는 본딩패드(106)를 구성하는 물질의 종류, 두께 등에 따라 달라질 수 있으나, 110℃ ~ 300℃에서 열처리하는 것이 유효할 수 있으며, 제1접합층(108)을 주석을 포함하는 금속층으로 구성함으로써 110℃ ~ 150℃의 낮은 온도범위에 열처리하여 제1접합층(108)을 형성할 수도 있다. 열처리 시간은 수십 분 내지 수백 시간일 수 있다.After removing the release film 300, heat treatment may be performed to generate an intermetallic compound (IMC). The heat treatment temperature may vary depending on the type, thickness, etc. of materials constituting the bonding pad 106, but may be effective to heat treatment at 110 ° C. to 300 ° C., and the first bonding layer 108 is formed of a metal layer containing tin. By constitution, the first bonding layer 108 may be formed by heat treatment at a low temperature range of 110 ° C to 150 ° C. The heat treatment time may be several tens of minutes to several hundred hours.

상기 열처리에 의해 본딩패드(106)와 구리 범프(110)의 계면에는 제1접합층(108)에 의해 금속간화합물이 생성될 수 있는데, 예를 들어, 본딩패드(106)가 구리(Cu)로 이루어지고 제1접합층(108) 주석(Sn)으로 이루어진 경우, Cu6Sn5, Cu3Sn과 같은 금속간화합물이 생성될 수 있으며, 상기 Cu6Sn5과 Cu3Sn이 함께 존재할 수도 있고 어느 하나만 존재할 수도 있다. 상기 열처리와 함께 전류(전압)를 인가할 수 있다. 전류를 인가하면 Cu와 Sn의 반응을 촉진하여 열처리 시간의 단축이 가능할 수 있다. 전자의 질량은 이온보다 100000배 정도 더 작지만, 연속된 운동량 전달을 통해 이온의 이동을 촉진할 수 있는데, 전류 인가시 이러한 electron wind force에 의해 금속간화합물 생성을 촉진할 수 있다. 인가되는 전류의 값에 제한이 있는 것은 아니나 1.0×104A/cm2 ~ 10.0×104A/cm2 범위일 수 있다.The intermetallic compound may be generated by the first bonding layer 108 at the interface between the bonding pad 106 and the copper bump 110 by the heat treatment. For example, the bonding pad 106 may be formed of copper (Cu). If made of a consisting of a first bonding layer 108, tin (Sn), Cu 6 Sn 5, Cu 3 Sn, and may be produced as an intermetallic compound, the Cu 6 Sn 5 and Cu 3 Sn is also present with And only one may be present. A current (voltage) may be applied together with the heat treatment. Applying a current may accelerate the reaction between Cu and Sn, thereby reducing the heat treatment time. Although the mass of electrons is about 100000 times smaller than ions, it can promote the movement of ions through continuous momentum transfer, which can promote the formation of intermetallic compounds by this electron wind force upon application of current. There is no limit to the value of the applied current, but it may range from 1.0 × 10 4 A / cm 2 to 10.0 × 10 4 A / cm 2 .

상기 열처리 이전 또는 이후에 전술한 구리 범프(110)를 감싸는 보호층(도 2의 114 참조)을 형성할 수 있다.Before or after the heat treatment, the protective layer surrounding the above-described copper bumps 110 may be formed (see 114 of FIG. 2).

보호층(114)은 구리의 확산을 방지하는 막으로서, 예를 들어, TiN, Ta, TaN, Al 또는 Au 중 어느 하나 이상을 포함하는 금속막 또는 금속질화막을 사용할 수 있다. 상기 보호층(114)은 구리 범프(110)외에 절연층(104)의 외부로 노출된 본딩패드(106), 제1접합층(108)을 모두 감싸는 구조일 수도 있고, 구리 범프(110)의 상부면을 노출시키도록 개구부를 갖는 구조일 수도 있다. 상기 보호층(114)은 진공증착, 스퍼터링, 화학기상증착 등의 박막 형성공정을 이용할 수 있으며, 박막 형성 후 패터닝 공정을 거칠 수 있다.
The protective layer 114 may be a film for preventing diffusion of copper. For example, a metal film or a metal nitride film including any one or more of TiN, Ta, TaN, Al, or Au may be used. The protective layer 114 may have a structure surrounding all of the bonding pad 106 and the first bonding layer 108 exposed to the outside of the insulating layer 104 in addition to the copper bump 110. It may be a structure having an opening to expose the top surface. The protective layer 114 may use a thin film forming process such as vacuum deposition, sputtering, chemical vapor deposition, etc., and may pass through a patterning process after forming the thin film.

도 10 내지 도 12는 본 발명의 다른 실시예에 따른 기판 제조방법을 나타낸 공정 단면도이다. 구리 범프(120)를 본딩패드에 접합하는 공정은 전술한 것과 동일하므로, 도 10 내지 도 12에는 이형필름(300) 상에 구리 범프(120)를 형성하는 단계까지만 도시하였다.10 to 12 are process cross-sectional views showing a substrate manufacturing method according to another embodiment of the present invention. Since the process of bonding the copper bumps 120 to the bonding pads is the same as described above, only the steps of forming the copper bumps 120 on the release film 300 are illustrated in FIGS. 10 to 12.

도 10을 참조하면, 이형필름(300) 상에 마스크 패턴(304)을 형성할 수 있다. 마스크 패턴(304)은 포토레지스트를 코팅하고 노광, 현상 등의 과정을 거쳐 형성될 수 있다. 소정 두께를 얻기 위해서는 포토레지스트를 다수 회 코팅할 수도 있다. 또는, 드라이필름을 적층하고 노광, 현상 등을 거쳐 소정 패턴의 마스크 패턴을 형성할 수도 있다.Referring to FIG. 10, a mask pattern 304 may be formed on the release film 300. The mask pattern 304 may be formed by coating a photoresist and exposing or developing the photoresist. The photoresist may be coated a plurality of times to obtain a predetermined thickness. Alternatively, the dry film may be laminated and a mask pattern having a predetermined pattern may be formed through exposure, development, or the like.

한편, 상기 마스크 패턴(304)는 생략될 수도 있다. 예를 들어, 스크린 프린팅에 의해 구리 범프(120)를 형성할 수 있고, 스크린 프린팅의 스크린에는 이미 마스크 패턴이 존재하므로 상기 마스크 패턴(304) 형성 과정을 생략할 수 있다.The mask pattern 304 may be omitted. For example, the copper bumps 120 may be formed by screen printing, and since the mask pattern is already present on the screen of the screen printing, the process of forming the mask pattern 304 may be omitted.

도 11을 참조하면, 마스크 패턴(304)의 개구부를 매립하는 구리층(120')을 형성할 수 있다. 상기 구리층(120')은 적어도 구리를 포함하는 금속층을 의미하며 반드시 구리만으로 이루어진 금속층일 필요는 없다. 상기 구리를 매립하는 방법으로는 화학기상증착(CVD), 스퍼터링, 무전해도금, 전기도금 또는 스크린 프린팅 중 어느 하나 이상을 사용할 수 있다.Referring to FIG. 11, a copper layer 120 ′ filling the opening of the mask pattern 304 may be formed. The copper layer 120 ′ refers to a metal layer including at least copper and does not necessarily need to be a metal layer made of only copper. As a method of embedding the copper, any one or more of chemical vapor deposition (CVD), sputtering, electroless plating, electroplating, or screen printing may be used.

예를 들어, MOCVD(Metalorganic CVD)에 의해 구리를 매립할 수 있는데, 구리 MOCVD를 위해 전구체로 (hfac)(Cu)(TMVS)(hexafluoroacetylacetonate-Cu-mmethylvinylsane),(hfac)Cu(DMB)(3,3-dymethyl-1-butene) 등을 사용할 수 있다. 이 전구체는 상당히 낮은 온도, 즉, 200℃ 아래에서 용해되어, 저저항의 구리층을 형성할 수 있다. 증착속도를 고려하면 (hfac)Cu(DMB)를 전구체로 사용하는 MOCVD가 보다 유효할 수 있다.For example, copper may be buried by metalorganic CVD (MOCVD), and (hfac) (Cu) (TMVS) (hexafluoroacetylacetonate-Cu-mmethylvinylsane), (hfac) Cu (DMB) (3) as precursors for copper MOCVD. , 3-dymethyl-1-butene) and the like can be used. This precursor can be dissolved under significantly lower temperatures, ie, below 200 ° C., to form a low resistance copper layer. Considering the deposition rate, MOCVD using (hfac) Cu (DMB) as a precursor may be more effective.

다른 예를 들어, 무전해 도금으로 시드 금속층을 형성하고 구리를 전기도금하여 구리층(120')을 형성할 수도 있다. 무전해 구리도금에 사용하는 도금액은 구리이온 소스, pH 조절제, 환원제 등을 포함할 수 있으며 그 밖에 착물형성제로 EDTA(ethylenediamine tetraacetic acid), 계면활성제 등을 포함할 수 있다. 구리이온 소스로는 CuSO4?5H2O, CuSO4 등, pH 조절제로 KOH, NaOH 등, 환원제로 포름알데히드(HCHO) 등을 들 수 있으나 본 발명이 이에 제한되는 것은 아니다. 구리 전기도금의 일 예를 들면, 전기도금 수용액은 구리이온 소스, 전기전도성을 조절하는 황산(H2SO4), 환원반응을 조절하는 염산(HCl) 등을 포함할 수 있으며, 그 밖의 첨가제를 더 포함할 수 있다. 즉, 황산(H2SO4)과 물속에 구리이온 소스로 CuSO4를 넣으면 CuSO4는 Cu2 +이온과 SO4 2 -이온으로 분해된다. 구리 전기도금 후 전기적 특성 향상을 위해 금 전기도금을 더 수행할 수 있다. 금-구리 성분은 강도가 약해 쉽게 마모되는 경향이 있고, 구리 위에 직접 금을 도금하면 금 성분이 구리쪽으로 구리 성분이 금쪽으로 이동하여 금 도금에 의한 전도성 향상이라는 원래의 목적을 상실할 수 있기 때문에 전해 금도금 이전에 전해 니켈도금을 수행할 수 있고, 금의 부착을 돕기 위해 니켈 표면의 활성화 처리를 먼저 수행할 수 있다. As another example, the seed metal layer may be formed by electroless plating, and copper may be electroplated to form the copper layer 120 ′. The plating solution used for electroless copper plating may include a copper ion source, a pH adjuster, a reducing agent, and the like, and may also include ethylenediamine tetraacetic acid (EDTA), a surfactant, and the like as a complexing agent. A copper ion source 4 CuSO? 5H 2 O, CuSO 4, etc. can be mentioned, pH adjusting agent KOH, NaOH, etc., to form the reducing agent formaldehyde (HCHO), etc., but the present invention is not limited to this. As an example of copper electroplating, the electroplating aqueous solution may include a copper ion source, sulfuric acid (H 2 SO 4 ) to control the electrical conductivity, hydrochloric acid (HCl) to control the reduction reaction, and other additives. It may further include. That is, the sulfuric acid (H 2 SO 4) and inserting the CuSO 4 as a copper ion source in water is CuSO 4 Cu 2 + ions, and SO 4 2 - are decomposed into ions. After copper electroplating, gold electroplating may be further performed to improve electrical properties. The gold-copper component tends to wear easily due to its weak strength, and plating gold directly on copper may cause the copper component to move toward copper and lose its original purpose of improving conductivity by gold plating. Electrolytic nickel plating may be performed prior to electrolytic gold plating, and activation treatment of the nickel surface may first be performed to assist the adhesion of gold.

도면에 도시하지 않았으나 상기 구리층(120') 형성 전에 TiN 또는 Ta 등의 배리어층을 형성할 수도 있다.Although not shown, a barrier layer such as TiN or Ta may be formed before the copper layer 120 ′ is formed.

도 12를 참조하면, 마스크 패턴(304)을 제거하여 구리 범프(120)가 형성된 이형필름(300)을 준비할 수 있고, 이후 전술한 것과 같이 구리 범프(120)를 본딩패드에 접합하여 기판을 완성할 수 있다.
Referring to FIG. 12, the release pattern 300 having the copper bumps 120 may be prepared by removing the mask pattern 304. Then, as described above, the copper bumps 120 may be bonded to the bonding pad to bond the substrate. I can complete it.

본 발명은 플립칩 패키지 제조방법을 포함하며, 상기 플립칩 패키지 제조방법은 일면에 본딩패드, 상기 본딩패드 상에 제1접합층이 형성된 기판을 준비하는 단계와, 상기 본딩패드에 대응하는 위치에 구리 범프가 형성된 이형필름을 준비하는 단계와, 상기 본딩패드와 상기 구리 범프를 상기 제1접합층을 매개로 접합하는 단계와, 그리고 상기 이형필름을 제거하는 단계를 포함하는 기판 제조단계; 및 상기 구리 범프에 칩패드를 본딩하여 반도체 칩을 적층하는 단계를 포함한다. 상기 구리 범프와 칩패드는 전술한 제2접합층을 매개로 본딩될 수 있으며, 제2접합층은 주석을 포함하는 금속층, 솔더범프 또는 이방성도전필름일 수 있다. 그 밖의 자세한 사항은 전술하였으므로 그 자세한 설명을 생략하도록 한다.The present invention includes a method of manufacturing a flip chip package, the method of manufacturing a flip chip package comprises the steps of preparing a substrate having a bonding pad on one surface, the first bonding layer is formed on the bonding pad, the position corresponding to the bonding pad Preparing a release film on which copper bumps are formed, bonding the bonding pad and the copper bumps through the first bonding layer, and removing the release film; And laminating semiconductor chips by bonding chip pads to the copper bumps. The copper bumps and the chip pads may be bonded through the above-described second bonding layer, and the second bonding layer may be a metal layer including tin, solder bumps, or anisotropic conductive films. Since other details have been described above, detailed descriptions thereof will be omitted.

이와 같이, 본 발명의 기판, 플립칩 패키지 및 그 제조방법은 기판에 구리 범프를 형성함으로써, 제조공정의 단순화, 저비용화가 가능하며, 반도체 칩 또는 웨이퍼와의 접합 신뢰성을 향상시킬 수 있다. 또한, 구리 범프에 보호층 또는 확산방지층을 형성함으로써 HAST(Highly Accelerated Stress Test) 등의 신뢰성 테스트시 구리가 퓨즈부 쪽으로 확산되는 것을 방지할 수 있다.As described above, the substrate, the flip chip package, and the manufacturing method of the present invention can simplify the manufacturing process and lower the cost by forming copper bumps on the substrate, and improve the bonding reliability with the semiconductor chip or wafer. In addition, by forming a protective layer or a diffusion barrier layer on the copper bumps, it is possible to prevent the copper from diffusing toward the fuse part during reliability tests such as a highly accelerated stress test (HAST).

100 : 기판 102 : 코어층
104 : 절연층 106 : 본딩패드
108 : 제1접합층 110, 120 : 구리 범프
114 : 보호층 200 : 반도체 칩
204 : 칩패드 206 : 제2접합층
300 : 이형필름 302, 304 : 마스크 패턴100 substrate 102 core layer
104: insulating layer 106: bonding pad
108: first bonding layer 110, 120: copper bump
114: protective layer 200: semiconductor chip
204: chip pad 206: second bonding layer
300: release film 302, 304: mask pattern

Claims (27)

일면 및 이에 대향하는 타면을 갖는 기판에 있어서,
상기 일면으로 노출된 본딩패드;
상기 본딩패드 상에 적층된 제1접합층; 및
상기 제1접합층 상에 적층된 구리 범프;
를 포함하는 기판.In the substrate having one side and the other side opposite thereto,
A bonding pad exposed to the one surface;
A first bonding layer laminated on the bonding pads; And
Copper bumps stacked on the first bonding layer;
Substrate comprising a. 제1항에 있어서,
상기 제1접합층은 주석을 포함하는 금속층인 기판.The method of claim 1,
And the first bonding layer is a metal layer comprising tin. 제2항에 있어서,
상기 제1접합층은 주석 외에 납(Pb), 금(Au), 은(Ag), 인듐(In), 안티몬(Sb) 또는 비스무스(Bi) 중 어느 하나 이상을 더 포함하는 금속층인 기판.The method of claim 2,
The substrate may be a metal layer further comprising any one or more of lead (Pb), gold (Au), silver (Ag), indium (In), antimony (Sb), or bismuth (Bi) in addition to tin. 제1항에 있어서,
상기 제1접합층은 금속간화합물인 기판.The method of claim 1,
And the first bonding layer is an intermetallic compound. 제1항에 있어서,
상기 본딩패드는 구리를 포함하는 금속패드인 기판.The method of claim 1,
The bonding pad is a metal pad containing copper. 제5항에 있어서,
상기 제1접합층은 Cu6Sn5 또는 Cu3Sn 중 어느 하나 이상을 포함하는 기판.The method of claim 5,
The first bonding layer is Cu 6 Sn 5 Or Cu 3 Sn. 제5항에 있어서,
상기 구리 범프를 감싸는 보호층을 더 포함하는 기판.The method of claim 5,
And a protective layer surrounding the copper bumps. 일면으로 노출된 본딩패드와, 상기 본딩패드 상에 적층된 제1접합층과, 그리고 상기 제1접합층 상에 적층된 구리 범프를 포함하는 기판;
상기 구리 범프에 본딩되는 칩패드를 포함하는 반도체 칩
을 포함하는 플립칩 패키지.A substrate including a bonding pad exposed on one surface, a first bonding layer stacked on the bonding pad, and a copper bump stacked on the first bonding layer;
A semiconductor chip comprising a chip pad bonded to the copper bumps
Flip chip package comprising a. 제8항에 있어서,
상기 구리 범프와 칩패드는 제2접합층을 매개로 서로 전기적으로 연결되는 플립칩 패키지.9. The method of claim 8,
The copper bump and the chip pad are flip chip packages electrically connected to each other through a second bonding layer. 제9항에 있어서,
상기 제2접합층은 주석을 포함하는 금속층, 솔더범프 또는 이방성도전필름인 플립칩 패키지.10. The method of claim 9,
The second bonding layer is a flip chip package is a metal layer, a solder bump or an anisotropic conductive film containing tin. 제8항에 있어서,
상기 칩패드 상에 형성된 UBM을 더 포함하는 플립칩 패키지.9. The method of claim 8,
Flip chip package further comprises a UBM formed on the chip pad. 제8항에 있어서,
상기 본딩패드와 칩패드는 구리를 포함하며, 상기 본딩패드와 칩패드는 직접 접합된 플립칩 패키지.9. The method of claim 8,
The bonding pad and the chip pad comprises copper, the bonding pad and the chip pad is directly bonded to the flip chip package. 제8항에 있어서,
상기 구리 범프를 감싸는 보호층을 더 포함하는 플립칩 패키지.9. The method of claim 8,
Flip chip package further comprising a protective layer surrounding the copper bumps. 일면에 본딩패드, 상기 본딩패드 상에 제1접합층이 형성된 기판을 준비하는 단계;
상기 본딩패드에 대응하는 위치에 구리 범프가 형성된 이형필름을 준비하는 단계;
상기 본딩패드와 상기 구리 범프를 상기 제1접합층을 매개로 접합하는 단계; 및
상기 이형필름을 제거하는 단계
를 포함하는 기판 제조방법.Preparing a substrate having a bonding pad on one surface and a first bonding layer formed on the bonding pad;
Preparing a release film having copper bumps formed at a position corresponding to the bonding pads;
Bonding the bonding pads to the copper bumps through the first bonding layer; And
Removing the release film
Substrate manufacturing method comprising a. 제14항에 있어서,
상기 일면에 본딩패드, 상기 본딩패드 상에 제1접합층이 형성된 기판을 준비하는 단계에서, 상기 제1접합층은 주석을 포함하는 금속층인 기판 제조방법.15. The method of claim 14,
In the step of preparing a substrate having a bonding pad on the surface, the first bonding layer formed on the bonding pad, the first bonding layer is a metal layer containing tin. 제14항에 있어서,
상기 일면에 본딩패드, 상기 본딩패드 상에 제1접합층이 형성된 기판을 준비하는 단계에서 상기 제1접합층은 주석을 전기도금하여 형성되는 기판 제조방법.15. The method of claim 14,
The first bonding layer is formed by electroplating tin in the step of preparing a substrate with a bonding pad on the surface, the first bonding layer on the bonding pad. 제14항에 있어서,
상기 본딩패드에 대응하는 위치에 구리 범프가 형성된 이형필름을 준비하는 단계는
이형필름 상에 구리층을 형성하는 단계;
상기 구리층 상에 마스크 패턴을 형성하는 단계; 및
상기 마스크 패턴을 식각마스크로 하여 상기 구리층을 식각하여 상기 기판패드에 대응하는 위치에 구리 범프를 형성하는 단계
를 포함하는 기판 제조방법.15. The method of claim 14,
Preparing a release film having a copper bump formed at a position corresponding to the bonding pad
Forming a copper layer on the release film;
Forming a mask pattern on the copper layer; And
Etching the copper layer using the mask pattern as an etch mask to form a copper bump at a position corresponding to the substrate pad
Substrate manufacturing method comprising a. 제17항에 있어서,
상기 이형필름 상에 구리층을 형성하는 단계는, 상기 이형필름 상에 도금, 동박적층, 스크린 프린팅, 화학기상증착 또는 스퍼터링 중 어느 하나 이상의 방법에 의해 구리층을 형성하는 기판 제조방법.18. The method of claim 17,
Forming a copper layer on the release film, the substrate manufacturing method for forming a copper layer on the release film by any one or more of the method of plating, copper foil lamination, screen printing, chemical vapor deposition or sputtering. 제14항에 있어서,
상기 본딩패드에 대응하는 위치에 구리 범프가 형성된 이형필름을 준비하는 단계는
상기 이형필름 상에 마스크 패턴을 형성하는 단계;
상기 마스크 패턴의 개구부에 구리를 매립하는 단계; 및
상기 마스크 패턴을 제거하는 단계
를 포함하는 기판 제조방법.15. The method of claim 14,
Preparing a release film having a copper bump formed at a position corresponding to the bonding pad
Forming a mask pattern on the release film;
Embedding copper in the opening of the mask pattern; And
Removing the mask pattern
Substrate manufacturing method comprising a. 제19항에 있어서,
상기 마스크 패턴의 개구부에 구리를 매립하는 단계는 도금, 스크린 프린팅, 화학기상증착 또는 스퍼터링 중 어느 하나 이상의 방법에 의해 구리를 매립하는 기판 제조방법.20. The method of claim 19,
The step of embedding the copper in the opening of the mask pattern is a substrate manufacturing method for embedding the copper by any one or more methods of plating, screen printing, chemical vapor deposition or sputtering. 제14항에 있어서,
상기 이형필름을 제거하는 단계 이전 또는 이후에 상기 제1접합층을 포함하는 기판을 열처리하는 단계를 더 포함하는 기판 제조방법.15. The method of claim 14,
And heat-treating the substrate including the first bonding layer before or after removing the release film. 제21항에 있어서,
상기 제1접합층을 포함하는 기판을 열처리하는 단계는 110℃ ~ 300℃의 온도 범위에서 수행되는 기판 제조방법.The method of claim 21,
The step of heat-treating the substrate comprising the first bonding layer is performed in a temperature range of 110 ℃ ~ 300 ℃. 제21항에 있어서,
상기 제1접합층을 포함하는 기판을 열처리하는 단계에서, 상기 열처리에 의해 상기 제1접합층은 금속간화합물로 변형되는 기판 제조방법.The method of claim 21,
And heat treating the substrate including the first bonding layer, wherein the first bonding layer is transformed into an intermetallic compound by the heat treatment. 제21항에 있어서,
상기 제1접합층을 포함하는 기판을 열처리하는 단계에서, 상기 열처리와 동시에 상기 본딩패드와 구리 범프에 전류를 인가하는 기판 제조방법.The method of claim 21,
In the step of heat-treating the substrate including the first bonding layer, a substrate manufacturing method for applying a current to the bonding pad and the copper bump at the same time as the heat treatment. 일면에 본딩패드, 상기 본딩패드 상에 제1접합층이 형성된 기판을 준비하는 단계와, 상기 본딩패드에 대응하는 위치에 구리 범프가 형성된 이형필름을 준비하는 단계와, 상기 본딩패드와 상기 구리 범프를 상기 제1접합층을 매개로 접합하는 단계와, 그리고 상기 이형필름을 제거하는 단계를 포함하는 기판 제조단계; 및
상기 구리 범프에 칩패드를 본딩하여 반도체 칩을 적층하는 단계
를 포함하는 플립칩 패키지 제조방법.Preparing a bonding pad on one surface and a substrate having a first bonding layer formed on the bonding pad, preparing a release film having a copper bump formed at a position corresponding to the bonding pad, and the bonding pad and the copper bump A substrate manufacturing step comprising the step of bonding through the first bonding layer, and the step of removing the release film; And
Bonding a chip pad to the copper bumps to deposit a semiconductor chip
Flip chip package manufacturing method comprising a. 제25항에 있어서,
상기 구리 범프에 칩패드를 본딩하여 반도체 칩을 적층하는 단계에서, 상기 구리 범프와 칩패드는 제2접합층을 매개로 본딩되는 플립칩 패키지 제조방법.26. The method of claim 25,
Bonding the chip pads to the copper bumps to stack the semiconductor chips, wherein the copper bumps and the chip pads are bonded through a second bonding layer. 제25항에 있어서,
상기 제2접합층은 주석을 포함하는 금속층, 솔더범프 또는 이방성도전필름인 플립칩 패키지 제조방법.26. The method of claim 25,
The second bonding layer is a flip chip package manufacturing method of a metal layer, a solder bump or an anisotropic conductive film containing tin.
KR1020110040907A 2011-04-29 2011-04-29 Substrate, flip-chip package and method for fabricating the same KR20120122637A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110040907A KR20120122637A (en) 2011-04-29 2011-04-29 Substrate, flip-chip package and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110040907A KR20120122637A (en) 2011-04-29 2011-04-29 Substrate, flip-chip package and method for fabricating the same

Publications (1)

Publication Number Publication Date
KR20120122637A true KR20120122637A (en) 2012-11-07

Family

ID=47508868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110040907A KR20120122637A (en) 2011-04-29 2011-04-29 Substrate, flip-chip package and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR20120122637A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367304A (en) * 2013-07-19 2013-10-23 日月光半导体制造股份有限公司 Package substrate, flip-chip type package and manufacturing method thereof
KR101469589B1 (en) * 2013-02-01 2014-12-05 칩본드 테크놀러지 코포레이션 Semiconductor packaging process and structure thereof
CN115499562A (en) * 2021-06-18 2022-12-20 宁波舜宇光电信息有限公司 Photosensitive assembly, preparation method thereof and camera module
KR20230006122A (en) * 2021-07-02 2023-01-10 한양대학교 에리카산학협력단 Cu-to-Cu DIRECT BONDING METHOD USING METAL ELECTROPLATING FILM, WAFER LEVEL PACKAGING METHOD USING THE SAME AND SEMICONDUCTOR DEVICE MANUFACTURED USING THE SAME

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101469589B1 (en) * 2013-02-01 2014-12-05 칩본드 테크놀러지 코포레이션 Semiconductor packaging process and structure thereof
CN103367304A (en) * 2013-07-19 2013-10-23 日月光半导体制造股份有限公司 Package substrate, flip-chip type package and manufacturing method thereof
CN115499562A (en) * 2021-06-18 2022-12-20 宁波舜宇光电信息有限公司 Photosensitive assembly, preparation method thereof and camera module
KR20230006122A (en) * 2021-07-02 2023-01-10 한양대학교 에리카산학협력단 Cu-to-Cu DIRECT BONDING METHOD USING METAL ELECTROPLATING FILM, WAFER LEVEL PACKAGING METHOD USING THE SAME AND SEMICONDUCTOR DEVICE MANUFACTURED USING THE SAME

Similar Documents

Publication Publication Date Title
JP3859403B2 (en) Semiconductor device and manufacturing method thereof
US11094645B2 (en) Semiconductor device and method of manufacturing a semiconductor device
US8232655B2 (en) Bump pad metallurgy employing an electrolytic Cu / electorlytic Ni / electrolytic Cu stack
US20060276022A1 (en) Capping copper bumps
US10522447B2 (en) Chip package and a wafer level package
KR102210802B1 (en) Semiconductor device and method for manufacturing the same
KR20120122637A (en) Substrate, flip-chip package and method for fabricating the same
KR20160020566A (en) Method of forming a microelectronic assembly by plating metal connectors after assemblying first and second components and corresponding device
US7174631B2 (en) Method of fabricating electrical connection terminal of embedded chip
US8796867B2 (en) Semiconductor package and fabrication method thereof
US20190312122A1 (en) Electronic component, method for manufacturing electronic component, and electronic device
JP6319013B2 (en) Electronic device and method of manufacturing electronic device
TWI351749B (en) Packaging substrate and method for menufacturing t
CN101159253A (en) Metallic layer structure under projection, crystal round structure and forming method of the same
KR101197514B1 (en) Circuit board, semiconductor package and method for fabricating the same
TWI224387B (en) Semiconductor package substrate with protective layer on pads formed thereon and method for fabricating the same
JP2018200952A (en) Electronic component, manufacturing method for electronic component, and electronic apparatus
JP7382170B2 (en) semiconductor equipment
JP2018204066A (en) Electrode formation method, and electrode structure of semiconductor element
TW200901419A (en) Packaging substrate surface structure and method for fabricating the same
CN111162047A (en) Wiring substrate and electronic device
US11282777B2 (en) Semiconductor package and method of manufacturing the same
KR101671973B1 (en) The multi layer metal bump structure and method of fabricating the same
JP2015012090A (en) Substrate bonding method
TW200410344A (en) Method for plating metal layer over pads on substrate for semiconductor package

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination