KR20120122633A - 반도체 인터포저 및 이를 이용한 반도체 패키지 - Google Patents

반도체 인터포저 및 이를 이용한 반도체 패키지 Download PDF

Info

Publication number
KR20120122633A
KR20120122633A KR1020110040902A KR20110040902A KR20120122633A KR 20120122633 A KR20120122633 A KR 20120122633A KR 1020110040902 A KR1020110040902 A KR 1020110040902A KR 20110040902 A KR20110040902 A KR 20110040902A KR 20120122633 A KR20120122633 A KR 20120122633A
Authority
KR
South Korea
Prior art keywords
interposer
semiconductor
semiconductor chip
bonding structure
conductive path
Prior art date
Application number
KR1020110040902A
Other languages
English (en)
Inventor
김승지
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110040902A priority Critical patent/KR20120122633A/ko
Publication of KR20120122633A publication Critical patent/KR20120122633A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명에 의한 반도체 패키지 인터포저는 전면(前面)과 배면(背面)을 가지는 지지판; 상기 지지판의 전면과 배면에 각각 형성된 본딩(bonding) 구조물; 및 상기 전면에 형성된 본딩 구조물과 상기 배면에 형성된 본딩 구조물을 상기 지지판의 외주면을 따라 전기적으로 연결하는 도전 경로를 포함한다.

Description

반도체 인터포저 및 이를 이용한 반도체 패키지{Semiconductor Interposer and Semiconductor Package Using the Same}
본 발명은 반도체 패키지 및 반도체 패키지용 인터포저에 관한 것이다.
일반적으로 반도체 패키지를 형성하기 위하여 반도체 웨이퍼를 다이싱 후, 지지판상에 장착하고, 와이어 본딩을 이용하여 웨이퍼 칩상에 형성된 패드와 리드 프레임을 전기적으로 연결하고 에폭시 등의 봉지재로 봉지하는 과정을 거친다. 이와 같은 과정을 거쳐 형성된 반도체 소자를 솔더를 이용하여 PCB(Printed Circuit Board)에 장착하였다. 그러나, 실장 밀도 향상과 파인 피치(fine-pitch)화 경향, 열방출 능력의 향상 및 신호 경로 단축을 위하여 칩의 배면에 범프 전극(bump electrode)을 형성하고, 칩을 뒤집어(flip-chip) 지지판에 장착하는 플립칩 패키징이 등장하였다.
그러나, 반도체 칩에 형성되어 전원을 인가하며, 신호를 입출력할 수 있는 다수의 전극들은 반도체 칩 상에 매우 미세한 피치로 형성되어 있으므로 이를 직접 PCB 지지판과 같은 시스템 보드에 장착하는 것은 문제된다. 따라서, 반도체 칩과 시스템 보드의 사이에 패키지 보드(package board)를 두어 양 자를 전기적으로 접속한다. 패키지 보드의 일면에는 반도체 칩과 전기적으로 접속할 수 있는 피치로 전극이 형성되며, 반대면에 시스템 보드와 전기적으로 접속할 수 있는 피치로 전극이 형성되며, 패키지 지지판을 관통하는 도전성 비아를 형성하여 패키지 지지판의 일면에 형성된 전극과 반대면에 형성된 전극을 전기적으로 연결한다.
시스템 보드와 전기적으로 접속하는 전극으로부터 반도체 칩까지의 신호 전달 경로를 고려해보면, 시스템 보드와 전기적으로 접속하는 전극에서 관통비아까지는 일반적으로 장방형의 도전체 패턴을 통하여 신호가 전달되며, 패키지 지지판을 관통하는 도전성 비아는 일반적으로 원통 형태 또는 실린더 형태를 가진다. 또한, 도전성 비아로부터 다시 반도체 칩과 전기적으로 연결된 범프 전극까지는 마찬가지로 장방형의 도전체 패턴을 통하여 신호가 전달된다. 즉, 패키지 보드 배면의 전극에서 관통 비아를 거쳐 다시 반도체 칩과 접속하는 신호의 전달 경로 상에 신호를 전달하는 도전체 패턴의 형태 변화가 있다. 이러한 도전체 패턴의 형태 변화는 반도체 칩에 전원을 공급하기 위한 직류 이거나, 상대적으로 저주파수로 동작하는 신호일 경우에는 큰 문제가 없으나, 고주파수로 동작하는 신호일 때에는 임피던스 부정합(impedance mismatch)를 일으키며, 이러한 임피던스 부정합에 의하여 신호의 삽입 손실(insertion loss)과 귀환 손실(return loss)이 발생한다.
본 발명은 상술한 종래 기술의 문제점인 전송선로에 임피던스 부정합에 의한 손실이 발생하는 것을 방지할 수 있는 인터포저와 그 반도체 패키지를 제공하는 것을 주된 목적의 하나로 한다.
본 발명에 의한 반도체 패키지 인터포저는 전면(前面)과 배면(背面)을 가지는 지지판; 상기 지지판의 전면과 배면에 각각 형성된 본딩(bonding) 구조물; 및 상기 전면에 형성된 본딩 구조물과 상기 배면에 형성된 본딩 구조물을 상기 지지판의 외주면을 따라 전기적으로 연결하는 도전 경로를 포함한다.
일 예에서, 상기 본딩 구조물은 컨택 패드, 금속 필라 범프(metal pillar bump), 및 솔더 범프(solder bump) 중 어느 하나이다.
일 예에서, 상기 금속 필라 범프는, 구리를 포함하는 도전성 금속으로 형성된다.
일 예에서, 상기 솔더 범프는, 주석(tin, Sn) 및 은(silver, Ag)중 어느 하나 이상을 포함하는 금속으로 형성된다.
일 예에서, 상기 도전 경로는, 구리(copper, Cu) 및 금(gold, Au) 중 어느 하나 이상을 포함하는 도전성 금속으로 형성된다.
일 예에서, 상기 도전 경로는, 상기 반도체 인터포저에 장착되는 반도체 칩에 입력 신호를 인가하거나, 상기 반도체로부터 출력 신호를 얻은 출력신호를 상기 반도체 인터포저에 연결되는 패키지 지지판에 전달한다.
일 예에서, 상기 반도체 패키지 인터포저는, 상기 반도체 패키지 인터포저에 장착되는 반도체 칩에 전원을 공급하기 위한 관통 비아를 더 포함한다.
일 예에서, 상기 도전 경로는 단일층(single layer)으로 형성된다.
일 예에서, 상기 도전 경로는 제1 금속층과 제2 금속층이 적층되어 형성된다.
일 예에서, 상기 제1 금속층은 도금 시드층(seed layer)이며, 상기 제2 금속층은 도금에 의하여 형성된 금속층이다.
본 발명에 의한 반도체 패키지는, 반도체 칩; 시스템 기판; 및 전면에 형성되는 본딩 구조물을 통하여 상기 반도체 칩과 전기적으로 연결되며, 배면에 형성되는 본딩 구조물을 통하여 상기 시스템 기판과 전기적으로 연결되고, 상기 전면과 배면의 본딩 구조물은 지지판의 외주면을 따라 형성된 도전 경로를 통하여 전기적으로 연결된 인터포저를 포함한다.
일 예에서, 상기 전면에 형성되는 본딩 구조물은, 컨택 패드, 금속 필라 범프, 및 솔더 범프 중 어느 하나이며, 상기 배면에 형성되는 본딩 구조물은 컨택 패드, 금속 필라 범프, 및 솔더 범프 중 어느 하나이다.
일 예에서, 상기 전면의 본딩 및 배면의 본딩 구조물은 각각 상기 반도체 칩의 외부 전극 간격과 상기 시스템 기판의 외부 전극 간격에 대응하도록 형성된다.
일 예에서, 상기 반도체 칩과 상기 인터포저 사이에 위치하는 언더필(underfill) 물질을 더 포함한다.
일 예에서, 상기 반도체 칩과 상기 인터포저를 봉지하는 봉지재를 더 포함한다.
일 예에서, 상기 도전 경로는, 신호 전송 경로 단면이 동일하도록 형성된다.
본 발명에 의한다면, 시스템 기판과 반도체 칩 사이의 신호가 전달되는 도전 경로 상의 형태 변화가 없고, 인터포저에 형성된 전도성 경로는 인터포저의 외주면을 통하여 반도체 칩과 시스템 보드 사이의 신호전송이 이루어지므로 도전 경로의 형태 변화에 따른 임피던스 부정합이 발생하지 않는다. 따라서 임피던스 부정합에 의하여 발생하는 삽입 손실, 귀환 손실이 발생하지 않는다.
도 1 및 도 2는 각각 본 발명에 의한 인터포저의 정면 사시도, 배면 사시도이다.
도 3은 본 발명에 의한 반도체 패키지의 개요를 나타낸 단면도이다.
도 1과 도 2를 참조하면, 본 발명에 의한 반도체 패키지 인터포저(10)는 전면(102)과 배면(104)을 가지는 지지판(100)과, 전면(102)과 배면(102)에 각각 형성된 본딩 구조물(112, 114), 및 지지판의 외주면을 따라 전면에 형성된 본딩 구조물과 배면에 형성된 본딩 구조물을 전기적으로 연결하는 도전 경로(120)를 포함한다.
지지판(100)은 일정한 두께를 가지도록 형성하며, 그 전면(102)에는 반도체 칩(미도시)이 장착되며, 배면(104)은 시스템 기판(미도시)과 연결된다. 일 예에서, 지지판(100)은 실리콘(Silicon, Si)으로 형성한다. 다른 예에서, 지지판(100)은 폴리머(polymer)로 형성한다.
도전 경로(120)는 인터포저(10)의 전면에 장착될 반도체 칩과 인터포저의 배면과 연결될 시스템 보드를 전기적으로 연결하는 기능을 수행한다. 반도체 칩과 시스템 보드에서 주고 받는 신호들은 일반적으로 높은 주파수를 가지는 신호이므로, 종래 기술과 같이 관통 비아를 형성하여 반도체 칩과 시스템 보드를 연결하면 신호 전송 경로의 형태 변화 및 물질의 변화에 따른 임피던스 부정합이 발생하여 삽입 손실(insertion loss)과 귀환 손실(return loss)이 발생한다. 본 발명에서는 이러한 임피던스 부정합이 발생하지 않도록 반도체 칩과 시스템 보드 사이의 신호 전송 경로인 도전 경로(129)는 원통형의 단면형태를 가지는 관통비아를 통하지 않고, 인터포저의 외주면(S)을 따라 전면(102)과 배면(104)을 연결하도록 형성된다. 일 예에서, 도전 경로(129)는, 전송 경로상의 형태 변화에 따른 임피던스 부정합이 발생하는 것을 방지하기 위하여 신호 전송 방향의 단면이 동일한 형태를 가지도록 형성된다. 다만, 반도체 칩에 공급되는 전원은 직류가 사용되며, 직류는 전송 선로의 형태 변화 등에 의한 임피던스 부정합이 발생하지 않는다. 따라서, 인터포저(10)에는 반도체 칩과 시스템 보드와의 신호 전달을 위한 도전 경로와는 무관한 전원공급용 위한 관통비아가 형성될 수 있다. 본 발명에 의한다면, 관통 비아에 의하지 않고 도전 경로의 단면을 동일한 형태로 유지하여 반도체 칩과 시스템 기판을 전기적으로 연결하므로 임피던스 부정합이 발생하는 것을 막을 수 있다. 일 예에서, 도전 경로는 구리(copper, Cu)로 형성한다. 다른 예에서, 도전 경로는 금(gold, Au)로 형성한다. 다른 예에서, 도전 경로는 구리 및 금 중 어느 하나 이상을 포함하는 도전성 금속으로 형성한다.
인터포저의 전면(102)에 형성된 본딩 구조물은 인터포저(10)와 반도체 칩(미도시)을 전기적, 기계적으로 연결하며, 인터포저의 배면(104)에 형성된 본딩 구조물은 인터포저(10)와 시스템 기판(미도시)를 전기적, 기계적으로 연결한다. 일 예에서, 본딩 구조물은 도 1에 도시된 바와 같이 컨택 패드(112)로 형성한다. 이러한 컨택 패드(112)는 지지판(100)의 어느 한 면에 솔더 레지스트층(soler resist layer, 142, 144)을 형성한 후, 이를 패터닝하여 도전 경로의 일부를 노출하여 형성할 수 있다. 다른 예에서, 본딩 구조물은, 도시되지는 않았지만, 금속 필라 범프(metal pillar bump)로 형성한다. 이 때, 금속 필라 범프는, 지지판(100)의 어느 한 면에 솔더 레지스트층(142, 144)을 형성하고, 이를 패터닝하여 도전 경로의 일부를 노출한 후, 노출된 도전 경로의 상부 표면에 도전 경로와 전기적, 기계적으로 연결되도록 금속 범프를 형성한다. 일 예에서, 금속 필라 범프는 구리 및 금 중 어느 하나 이상을 포함하는 도전성 금속으로 형성한다. 다른 예에서, 본딩 구조물은, 도 2에 도시된 바와 같이, 솔더 범프(114)로 형성한다. 이러한 솔더 범프는, 지지판(100)의 어느 한 면에 솔더 레지스트층(142, 144)을 형성하고, 이를 패터닝하여 도전 경로의 일부를 노출한 후, 노출된 도전 경로의 상부 표면에 도전 경로와 연결되도록 솔더 범프를 형성한다. 이 때, 솔더 범프는 주석(tin, Sn) 및 은(silver, Ag) 중 어느 하나 이상을 포함하는 도전성 금속으로 형성할 수 있다.
일 예에서, 인터포저의 전면(102)에 형성된 본딩 구조물은 장착되는 반도체의 외부 전극 간격에 대응하도록 형성된다. 일 예에서, 인터포저(10)의 배면(104)에 형성된 본딩 구조물은 시스템 기판의 외부 전극 간격에 대응하도록 형성된다. 일 예에서, 도전 경로(120)는, 도 1 및 도 2에 도시된 바와 같이 인터포저의 서로 두 방향의 외주면을 통하여 전면과 배면을 연결할 수 있다. 다른 예에서, 도전 경로는, 도시되지는 않았지만, 인터포저의 서로 다른 세 방향 또는 네 방향의 외주면을 통하여 전면과 배면을 연결할 수 있다. 일 예에서, 도전 경로(120)는, 금속 박판을 라미네이트(laminate) 후, 패터닝되어 형성된 단일 금속층이다. 다른 예에서, 도전 경로(120)는, 도금 시드층(seed layer)인 제1 금속층과 도금에 의하여 형성된 제2 금속층이 적층되어 형성된 금속층이다.
본 발명에 의한다면, 시스템 기판과 반도체 칩 사이의 신호가 전달되는 도전 경로 상의 형태 변화에 따른 임피던스 부정합이 발생하지 않는다. 따라서 임피던스 부정합에 의하여 발생하는 삽입 손실, 귀환 손실이 발생하지 않는다.
도 3은 본 발명에 의한 반도체 패키지의 개요를 도시하는 단면도이다. 도 3을 참조하면, 본 발명에 의한 반도체 패키지는, 반도체 칩(200), 인터포저(10), 및 시스템 보드(300)을 포함한다. 일 예에서, 반도체 패키지(1)은 반도체 칩(200)과 인터포저(10)을 봉지하는 봉지재(400)를 더 포함한다.
반도체 칩(200)은 웨이퍼 상태로 팹(FAB) 공정이 진행되어 회로가 형성되며, 일정한 구조와 간격으로 형성된 본딩 구조물을 통하여 인터포저(10)와 전기적, 기계적으로 연결되어 인터포저(10)로부터 신호를 입력받거나 인터포저(10)로 신호를 출력한다. 일 예에서, 반도체 칩에 형성된 본딩 구조물은 도시된 바와 같이 반도체 칩(200)에 형성된 반도체 칩에 형성된 회로와 전기적으로 연결된 패드(211)과, 패드(211)상에 형성된 금속 필라(212), 및 필라의 상단에 형성된 솔더(213)를 포함하는 금속 필라 범프(210)로 형성한다. 다른 예에서, 반도체 칩에 형성된 본딩 구조물은 컨택 패드 및 솔더 범프 중 어느 하나 이상일 수 있다.
시스템 보드(300)는 인터포저(10)를 통하여 반도체 칩(200)과 전기적으로 연결되어 반도체 칩(200)에 신호를 인가하거나, 반도체 칩(200)이 출력한 신호를 인가받는다. 일 예에서, 시스템 보드(300)에는 비메모리 소자(미도시) 및/또는 메모리 소자(미도시)가 장착된다. 일 예에서, 시스템 보드는 인쇄회로기판(PCB, Printed Circuit Board)으로 형성된다. 시스템 보드(300)는 일정한 구조와 간격으로 형성된 본딩 구조물을 통하여 인터포저(10)와 전기적, 기계적으로 연결되어 인터포저(10)로부터 신호를 입력받거나 인터포저(10)로 신호를 출력한다. 일 예에서, 시스템 보드에 형성된 본딩 구조물은 도시된 바와 같이 컨택 패드(310)로 형성한다. 다른 예에서, 시스템 보드에 형성된 본딩 구조물은 솔더 범프 및 금속 필라 범프 중 어느 하나 이상일 수 있다.
인터포저(10)는 지지판(100), 도전 경로(120) 및 본딩 구조물을 포함하며 반도체 칩(200)과 시스템 보드(300)의 사이에 위치한다.
지지판(100)은 일정 두께를 가지며, 그 외주면(도 1 및 도 2의 S 참조)을 통하여 도전경로가 지지판의 전면과 배면을 전기적으로 연결한다. 일 예에서, 지지판은 실리콘으로 형성한다. 다른 예에서, 지지판은 폴리머로 형성한다. 시스템 보드(300)는 메모리 소자(미도시) 및/또는 비메모리 소자(미도시)가 장착되며, 인터포저(100)을 통하여 반도체 칩(200)과 전기적으로 연결된다.
도전 경로(120)는 인터포저(10)의 전면에 장착될 반도체 칩과 인터포저의 배면과 연결될 시스템 보드를 전기적으로 연결한다. 도전 경로의 형태 변화에 따른 임피던스 부정합이 발생하지 않도록 도전 경로(120)는 원통형의 단면을 가지는 관통비아를 사용하지 않고, 인터포저의 외주면(도 1 및 도 2의 S 참조)을 따라 형성된다. 일 예에서, 도전 경로(129)는, 전송 경로상의 형태 변화에 따른 임피던스 부정합이 발생하는 것을 방지하기 위하여 신호 전송 방향의 단면이 동일한 형태를 가지도록 형성된다. 또한, 인터포저(10)에는 반도체 칩과 시스템 보드와의 신호 전달을 위한 도전 경로와는 무관한 전원공급용 위한 관통비아가 형성될 수 있다. 본 발명에 의한다면, 관통 비아에 의하지 않고 도전 경로가 동일한 형태를 유지한 채로 반도체 칩과 시스템 기판을 전기적으로 연결하므로 임피던스 부정합이 발생하는 것을 막을 수 있다. 일 예에서, 도전 경로는 구리(copper, Cu)로 형성한다. 다른 예에서, 도전 경로는 금(gold, Au)로 형성한다. 다른 예에서, 도전 경로는 구리 및 금 중 어느 하나 이상을 포함하는 도전성 금속으로 형성한다. 일 예에서, 도전 경로는, 금속 박판을 라미네이트(laminate) 후, 패터닝되어 형성된 단일 금속층이다. 다른 예에서, 도전 경로는, 도금 시드층(seed layer)으로 작용하는 제1 금속층과 도금에 의하여 형성된 제2 금속층이 적층된 후, 패터닝되어 형성된 금속층이다. 일 예에서, 도전 경로는, 도 1 및 도 2에 도시된 바와 같이 인터포저의 서로 두 방향의 외주면을 통하여 전면과 배면을 연결할 수 있다. 다른 예에서, 도전 경로는, 도시되지는 않았지만, 인터포저의 서로 다른 세 방향 또는 네 방향의 외주면을 통하여 전면과 배면을 연결할 수 있다.
인터포저의 전면과 반도체 칩에 형성된 본딩 구조물은 인터포저(10)와 반도체 칩(200)을 전기적, 기계적으로 연결하며, 인터포저의 배면과 시스템 보드에 형성된 본딩 구조물은 인터포저(10)와 시스템 기판(300)을 전기적, 기계적으로 연결한다. 일 예에서, 본딩 구조물은 컨택 패드(112)로 형성한다. 다른 예에서, 본딩 구조물은, 금속 필라 범프(metal pillar bump)로 형성하며, 구리 및 금 중 어느 하나 이상을 포함하는 도전성 금속으로 형성한다. 다른 예에서, 본딩 구조물은, 솔더 범프로 형성한다. 이러한 솔더 범프는, 주석(tin, Sn) 및 은(silver, Ag) 중 어느 하나 이상을 포함하는 도전성 금속으로 형성할 수 있다. 일 예에서, 인터포저의 전면(102)에 형성된 본딩 구조물은 장착되는 반도체의 외부 전극 간격에 대응하도록 형성된다. 일 예에서, 인터포저(10)의 배면(104)에 형성된 본딩 구조물은 시스템 기판의 외부 전극 간격에 대응하도록 형성된다.
반도체 소자들은 작동하면서 열을 방출한다. 이러한 열은 하부에서 상부로 방출되는데, 이러한 열전달 경로상에 빈 공간이 존재하면 열저항이 커져 방열성능이 열화된다. 따라서, 인터포저(10)와 반도체 칩(200) 사이 이격된 공간에 언더필 물질(220)을 주입하여 방열 성능을 향상시킨다. 일 예에서, 언더필 물질은 폴리머(polymer)를 포함한다.
일 예에서, 봉지재(400)로 반도체 칩(200)이 장착된 인터포저(10)를 봉지한다. 일 예에서, 봉지재는 에폭시(epoxy) 수지를 포함하는 폴리머이다.
본 발명에 의한다면, 인터포저에 형성된 전도성 경로는 인터포저의 외주면을 통하여 반도체 칩과 시스템 보드 사이의 신호전송이 이루어지므로, 임피던스 부정합이 발생하지 않는다. 따라서, 그에 의한 삽입손실 및 귀환손실도 발생하지 않는다.
1: 반도체 패키지 10: 인터포저
100: 지지판 102: 전면
104: 배면 112, 114: 본딩 구조물
120: 도전 경로 142, 144: 솔더 레지스트 패턴
200: 반도체 칩 210: 필라 범프
211: 패드 212: 금속 필라
213: 솔더 300: 시스템 보드
400: 봉지재

Claims (16)

  1. 전면(前面)과 배면(背面)을 가지는 지지판;
    상기 지지판의 전면과 배면에 각각 형성된 본딩(bonding) 구조물; 및
    상기 전면에 형성된 본딩 구조물과 상기 배면에 형성된 본딩 구조물을 상기 지지판의 외주면을 따라 전기적으로 연결하는 도전 경로를 포함하는 반도체 패키지 인터포저(interposer).
  2. 제1항에 있어서,
    상기 본딩 구조물은 컨택 패드, 금속 필라 범프(metal pillar bump), 및 솔더 범프(solder bump) 중 어느 하나인 반도체 패키지 인터 포저.
  3. 제2항에 있어서,
    상기 금속 필라 범프는, 구리를 포함하는 도전성 금속으로 형성된 반도체 패키지 인터포저.
  4. 제2항에 있어서,
    상기 솔더 범프는, 주석(tin, Sn) 및 은(silver, Ag)중 어느 하나 이상을 포함하는 금속으로 형성된 반도체 패키지 인터포저.
  5. 제1항에 있어서,
    상기 도전 경로는, 구리(copper, Cu) 및 금(gold, Au) 중 어느 하나 이상을 포함하는 도전성 금속으로 형성하는 반도체 패키지 인터포저.
  6. 제1항에 있어서,
    상기 도전 경로는, 상기 반도체 인터포저에 장착되는 반도체 칩에 입력 신호를 인가하거나, 상기 반도체로부터 출력 신호를 얻은 출력신호를 상기 반도체 인터포저에 연결되는 패키지 지지판에 전달하는 반도체 패키지 인터포저.
  7. 제1항에 있어서,
    상기 반도체 패키지 인터포저는, 상기 반도체 패키지 인터포저에 장착되는 반도체 칩에 전원을 공급하기 위한 관통 비아를 더 포함하는 반도체 패키지 인터포저.
  8. 제1항에 있어서,
    상기 도전 경로는 단일층(single layer)으로 형성된 반도체 패키지 인터포저.
  9. 제1항에 있어서,
    상기 도전 경로는 제1 금속층과 제2 금속층이 적층되어 형성된 반도체 패키지 인터포저.
  10. 제9항에 있어서,
    상기 제1 금속층은 도금 시드층(seed layer)이며, 상기 제2 금속층은 도금에 의하여 형성된 금속층인 반도체 패키지 인터포저.
  11. 반도체 칩;
    시스템 기판; 및
    전면에 형성되는 본딩 구조물을 통하여 상기 반도체 칩과 전기적으로 연결되며, 배면에 형성되는 본딩 구조물을 통하여 상기 시스템 기판과 전기적으로 연결되고, 상기 전면과 배면의 본딩 구조물은 지지판의 외주면을 따라 형성된 도전 경로를 통하여 전기적으로 연결된 인터포저를 포함하는 반도체 패키지.
  12. 제11항에 있어서,
    상기 전면에 형성되는 본딩 구조물은, 컨택 패드, 금속 필라 범프, 및 솔더 범프 중 어느 하나이며, 상기 배면에 형성되는 본딩 구조물은 컨택 패드, 금속 필라 범프, 및 솔더 범프 중 어느 하나인 반도체 패키지.
  13. 제11항에 있어서,
    상기 전면의 본딩 및 배면의 본딩 구조물은 각각 상기 반도체 칩의 외부 전극 간격과 상기 시스템 기판의 외부 전극 간격에 대응하도록 형성된 반도체 패키지.
  14. 제11항에 있어서,
    상기 반도체 칩과 상기 인터포저 사이에 위치하는 언더필(underfill) 물질을 더 포함하는 반도체 패키지.
  15. 제11항에 있어서,
    상기 반도체 칩과 상기 인터포저를 봉지하는 봉지재를 더 포함하는 반도체 패키지.
  16. 제11항에 있어서,
    상기 도전 경로는, 신호 전송 경로 단면이 동일한 반도체 패키지.
KR1020110040902A 2011-04-29 2011-04-29 반도체 인터포저 및 이를 이용한 반도체 패키지 KR20120122633A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110040902A KR20120122633A (ko) 2011-04-29 2011-04-29 반도체 인터포저 및 이를 이용한 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110040902A KR20120122633A (ko) 2011-04-29 2011-04-29 반도체 인터포저 및 이를 이용한 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20120122633A true KR20120122633A (ko) 2012-11-07

Family

ID=47508865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110040902A KR20120122633A (ko) 2011-04-29 2011-04-29 반도체 인터포저 및 이를 이용한 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20120122633A (ko)

Similar Documents

Publication Publication Date Title
US9449941B2 (en) Connecting function chips to a package to form package-on-package
TW558818B (en) Semiconductor device and its manufacturing method
US12002737B2 (en) Electronic package and method of fabricating the same
US20120273941A1 (en) Package structure having embedded electronic component and fabrication method thereof
KR20120056052A (ko) 반도체 패키지
US20110031606A1 (en) Packaging substrate having embedded semiconductor chip
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
EP3547364B1 (en) Semiconductor chip and semiconductor package including the same
US8546187B2 (en) Electronic part and method of manufacturing the same
KR101037827B1 (ko) 반도체 패키지
US11217517B2 (en) Semiconductor package with a trench portion
CN110739281A (zh) 半导体封装
KR101537390B1 (ko) 인터포저를 이용한 적층형 반도체 패키지
JP2002343930A (ja) 半導体装置
KR20140082305A (ko) 인터포저를 이용한 적층형 반도체 패키지
KR102586798B1 (ko) 반도체 패키지
JP2013125765A (ja) 半導体装置
KR20210147453A (ko) 반도체 패키지 및 그 제조 방법
KR20120122633A (ko) 반도체 인터포저 및 이를 이용한 반도체 패키지
KR20210020640A (ko) 반도체 패키지
KR101540927B1 (ko) 반도체 패키지 및 이의 제조 방법
KR101811738B1 (ko) 중앙 콘택을 구비한 적층형 마이크로전자 조립체
US20160104652A1 (en) Package structure and method of fabricating the same
KR20110045359A (ko) 단층 패키지 기판 및 그 제조방법
TWI558286B (zh) 封裝結構及其製法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid