KR20120111708A

KR20120111708A - 자동 재시작 회로, 이를 포함하는 스위치 제어 회로 및 스위치 제어 방법

Info

Publication number: KR20120111708A
Application number: KR1020110030367A
Authority: KR
Inventors: 김진태; 박경수; 이선미; 백형석; 김세환
Original assignee: 페어차일드코리아반도체 주식회사
Priority date: 2011-04-01
Filing date: 2011-04-01
Publication date: 2012-10-10
Also published as: KR101832985B1

Abstract

본 발명은 자동 재시작 회로, 이를 포함하는 스위치 제어 회로 및 스위치 제어 방법에 관한 것이다.
스위치 제어 회로 및 자동 재시작 회로는 전력 공급 장치의 출력 전압에 대응하는 피드백 전압을 입력받는다. 스위치 제어 회로는 피드백 전압과 정규 전압 간의 차에 따라 발생하여 정규 전압을 레귤레이션 하기 위한 주파수 제어 전류를 생성하는 VI 컨버터를 포함한다.
자동 재시작 회로는 보호 동작에 의해 트리거되어 소정 지연 기간 후에 상기 VI 컨버터를 디스에이블시키고, 정규 전압를 이용하여 스위치 제어 회로의 재시작을 제어한다.

Description

자동 재시작 회로, 이를 포함하는 스위치 제어 회로 및 스위치 제어 방법{AUTO RESTART CIRCUIT, SWITCH CONTROLLING CIRCUIT, AND SWITCH CONTROLLING METHOD}

본 발명은 자동 재시작 회로, 이를 포함하는 스위치 제어 회로, 및 스위치 제어 방법에 관한 것이다.

전원 공급 장치는 입력 전압을 변환하여 출력 전력을 생성한다. 전원 공급 장치에 연결되어 있는 부하에 공급되는 전류에 따라 전원 공급 장치의 스위칭 동작이 제어된다.

전원 공급 장치의 스위칭 동작을 제어하는 스위치 제어 회로는 외부 전압원으로부터 전원 전압을 공급받는다. 전원 공급 장치의 동작 중 과전압 또는 과전류 등의 이유로 보호 동작이 발생하는 경우, 스위치 제어 회로는 자동으로 재 시작하거나 자동으로 전원 공급 장치를 소프트-스타트 시킬 수 없다. 스위치 제어 회로는 외부 전압원이 뽑힌(unplugged) 후에 보호 동작에 의한 동작 정지 상태가 리셋되고, 외부 전압원이 연결된 후에 재시작한다.

즉, 보호 동작 후에 스위치 제어 회로의 전원 전압이 차단된 후, 전원 전압이 다시 스위치 제어 회로에 공급되어야 스위치 제어 회로가 재시작한다.

본 발명은 이와 같은 문제점을 해결하기 위해, 보호 동작 이후 스위치 제어회로를 자동 재시작 시키는 자동 재시작 회로, 이를 포함하는 스위치 제어 회로, 및 스위치 제어 방법을 제공하고자 한다.

본 발명의 한 특징에 따른 자동 재시작 회로는, 전력 공급 장치의 출력 전압에 대응하는 피드백 전압을 입력받고, 상기 피드백 전압과 정규 전압 간의 차에 의해 발생되어 상기 정규 전압을 레귤레이션 하기 위한 주파수 제어 전류를 생성하는 VI 컨버터를 포함하는 스위치 제어 회로에 적용된다.

상기 자동 재시작 회로는, 상기 정규 전압과 소정의 시작기준전압을 비교한 결과에 따라 자동재시작신호를 생성하는 비교기, 상기 스위치 제어 회로의 보호 동작에 트리거되어, 상기 보호 동작 시작 시점으로부터 소정의 지연기간만큼 지연된 시점에 상기 VI 컨버터를 디스에이블시키기 위한 카운트신호를 출력하는 카운터, 및 상기 자동재시작신호에 의해 상기 VI 컨버터를 인에이블시키고, 상기 카운트신호에 대응하는 디스에이블제어신호에 따라 상기 VI 컨버터를 디스에이블시키는 제1 SR 플립플롭을 포함한다.

상기 비교기는, 상기 정규 전압이 상기 시작기준전압까지 감소하면 상기 VI 컨버터를 인에이블시키기 위한 자동재시작신호를 생성한다.

상기 카운터는, 상기 보호 동작의 시작을 지시하는 셧다운신호를 상기 지연기간만큼 지연시켜 상기 VI 컨버터를 디스에이블시키기 위한 카운트신호를 생성한다.

상기 SR 플립플롭은, 상기 카운트신호가 입력되는 셋단 및 상기 자동재시작신호가 입력되는 리셋단을 포함하고, 상기 VI 컨버터를 디스에이블시키기 위한 카운트신호에 따라 상기 VI 컨버터를 디스에이블시키는 레벨의 제어신호를 생성하고, 상기 피드백정보가 상기 시작기준전압 이하일 때 발생하는 상기 자동재시작신호에 따라 상기 VI 컨버터를 인에이블시키는 레벨의 제어신호를 생성한다.

상기 자동 재시작 회로는, 상기 스위치 제어 회로에 필요한 전원 전압이 소정의 기준 전압이하인 경우 발생하는 저전압 차단신호에 따라 상기 VI 컨버터를 디스에이블시키고, 상기 자동재시작신호에 따라 상기 VI 컨버터를 인에이블시키는 제2 SR 플립플롭을 더 포함한다.

상기 제2 SR 플립플롭은, 상기 정규 전압이 상기 시작기준전압 이하일 때 발생하는 자동재시작신호에 따라 상기 VI 컨버터를 인에이블시킨다.

상기 VI 컨버터를 인에이블시키는 자동재시작신호에 의해 상기 스위치 제어회로의 보호 동작이 리셋 되는 자동 재시작 회로.

본 발명의 다른 특징에 따른 스위치 제어 회로는 전력 공급 장치의 출력 전압에 대응하는 피드백 전압을 입력받아 스위칭 동작을 제어한다. 상기 스위치 제어 회로는, 상기 피드백 전압과 정규 전압의 차에 따라 상기 정규 전압을 레귤레이션 하기 위한 주파수 제어 전류를 생성하는 VI 컨버터, 상기 스위치 제어 회로를 보호하기 위한 보호 동작을 제어하는 보호 회로, 및 상기 보호 동작에 의해 트리거되어 소정 지연 기간 후에 상기 VI 컨버터를 디스에이블시키고, 상기 정규 전압을 이용하여 상기 스위치 제어 회로의 재시작을 제어하는 자동 재시작 회로를 포함한다.

상기 자동 재시작 회로는, 상기 정규 전압과 소정의 시작기준전압을 비교한 결과에 따라 자동재시작신호를 생성하는 비교기, 상기 보호 동작에 트리거되어, 상기 보호 동작 시작 시점으로부터 소정의 지연기간만큼 지연된 시점에 상기 VI 컨버터를 디스에이블시키기 위한 카운트신호를 출력하는 카운터, 및 상기 자동재시작신호에 의해 상기 VI 컨버터를 인에이블시키고 상기 보호 회로를 리셋시키며, 상기 카운트신호에 대응하는 디스에이블제어신호에 따라 상기 VI 컨버터를 디스에이블시키는 제1 SR 플립플롭을 포함한다.

상기 비교기는, 상기 정규 전압이 상기 시작기준전압까지 감소하면 상기 VI 컨버터를 인에이블시고, 상기 보호 회로를 리셋시키기 위한 자동재시작신호를 생성한다.

상기 보호 회로는, 상기 보호 동작 기간 동안 스위칭 동작을 정지시키는 셧다운신호를 생성하고, 상기 카운터는, 상기 스위칭 동작을 정지시키는 셧다운신호를 상기 지연 기간만큼 지연시켜 상기 VI 컨버터를 디스에이블시키기 위한 카운트신호를 생성한다.

상기 제1 SR 플립플롭은, 상기 카운트신호가 입력되는 셋단 및 상기 자동재시작신호가 입력되는 리셋단을 포함하고, 상기 VI 컨버터를 디스에이블시키기 위한 카운트신호에 따라 상기 VI 컨버터를 디스에이블시키는 레벨의 제어신호를 생성하고, 상기 피드백정보가 상기 시작기준전압 이하일 때 발생하는 상기 자동재시작신호에 따라 상기 VI 컨버터를 인에이블시키는 레벨의 제어신호를 생성한다.

상기 스위치 제어 회로는, 상기 스위치 제어 회로에 필요한 전원 전압이 소정의 기준 전압이하인 경우 발생하는 저전압 차단신호에 따라 상기 VI 컨버터를 디스에이블시키고, 상기 자동재시작신호에 따라 상기 VI 컨버터를 인에이블시키는 제2 SR 플립플롭을 더 포함한다.

상기 제2 SR 플립플롭은, 상기 피드백정보가 상기 시작기준전압 이하일 때 발생하는 자동재시작신호에 따라 상기 VI 컨버터를 인에이블시킨다.

상기 VI 컨버터는, 상기 정규 전압이 입력되는 제1 입력단, 소정의 기준 전압이 입력되는 제2입력단, 및 상기 기준 전압과 상기 정규 전압의 차이를 증폭하는 오차 증폭기, 및 상기 오차 증폭기의 출력에 따라 도통되고 상기 제1 입력단에 연결되어 있는 트랜지스터를 포함하고, 상기 주파수 제어 전류는 상기 트랜지스터에 흐르는 전류이다.

상기 자동 재시작 회로는, 상기 보호 동작이 발생한 시점으로부터 상기 지연 기간 뒤의 시점에 상기 오차 증폭기를 디스에이블시키고, 상기 정규 전압이 소정의 시작기준전압에 도달한 시점에 상기 오차 증폭기를 인에이블시킨다.

상기 피드백 전압은, 상기 출력 전압에 대응하는 전류가 흐르는 포토 다이오드와 옵토 커플러를 형성하는 포토 트랜지스터의 전류에 따라 결정되는 전압이다.

본 발명의 또 다른 특징에 따른 스위치 제어 방법은, 전력 공급 장치의 출력 전압에 대응하는 피드백 전압을 입력받아 스위칭 동작을 제어하는 것에 관한 것이다. 상기 스위치 제어 방법은, 상기 피드백 전압과 정규 전압의 차에 따라 상기 정규 전압을 레귤레이션 하기 위한 주파수 제어전류를 생성하는 단계, 상기 스위치 제어 회로를 보호하기 위해 스위칭 동작이 정지하는 단계, 상기 보호 동작 발생 시점으로부터 소정 지연 기간 후에 상기 주파수 제어 전류 생성 단계를 디스에이블시키는 단계, 및 상기 정규 전압을 이용하여 상기 주파수 제어 전류 생성 단계를 인에이블시키는 단계를 포함한다.

상기 주파수 제어 전류 생성 단계를 인에이블시키는 단계는, 상기 정규 전압과 소정의 시작기준전압을 비교하는 단계, 및 상기 비교 결과 상기 정규 전압이 상기 시작기준전압에 도달하면 상기 주파수 제어 전류 생성을 인에이블시키는 단계를 포함한다.

보호 동작 이후 자동으로 스위치 제어 회로를 자동 재시작시키는 자동 재시작 회로를 제공한다.

별도의 핀을 추가하지 않고, 자동 재시작되어 소프트-스타트를 제어하는 스위치 제어 회로 및 스위치 제어 방법을 제공한다.

도 1은 본 발명의 실시 예에 따른 자동 재시작 회로를 포함하는 스위치 제어회로가 적용된 전원 공급 장치를 나타낸 도면이다.
도 2는 스위치 제어 회로의 주파수 변조부, VI 컨버터 및 자동 재시작 회로를 나타낸 도면이다.
도 3은 자동 재시작 회로의 세부 구성을 나타낸 도면이다.
도 4는 스위치 제어 회로의 상측 게이트 제어부, 하측 게이트 제어부, 상측 게이트 구동부, 하측 게이트 구동부, 보호 회로부, 저전압 판단부, 기준 전압 생성부 및 내부 바이어스부를 나타낸 도면이다.
도 5는 본 발명의 실시 예에 따른 자동 재시작 회로 및 스위치 제어 회로의 신호 파형을 나타낸 파형도이다.
도 6은 지연 기간이 있을 때와 없을 때를 구분하여 정규 전압(VRT)의 파형을 나타낸 파형도이다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

도 1은 본 발명의 실시 예에 따른 자동 재시작 회로를 포함하는 스위치 제어회로가 적용된 전원 공급 장치를 나타낸 도면이다.

도 1에 도시된 바와 같이, 전원 공급 장치(40)의 동작을 제어하는 제어 IC 칩(50)은 스위치 제어 회로(60)와 상측 스위치(high-side switch)(M1) 및 하측 스위치(low-side switch)(M2)를 포함한다.

본 발명이 실시 예에 따른 자동 재시작 회로는 스위치 제어 회로(60) 내부에 형성되어 있으며, 그 상세한 설명은 도 2를 참조하여 후술한다.

전원 공급 장치(40)는 트랜스포머(20) 및 피드백 회로(30)을 포함한다.

트랜스포머(20)는 1차측에 형성된 제1 코일(CO1), 2차측에 형성된 제2 코일(CO21) 및 제3 코일(CO22)을 포함한다. 트랜스포머(20)는 1차측에 입력되는 입력 전압(VIN)에 따른 입력 전력을 변환하여 2차측으로 전달한다. 2차측에 전달된 전력은 출력단에 연결된 부하에 공급된다.

제1 코일(CO1)의 일단은 커패시터(CR)에 연결되어 있고, 제1 코일(CO1)의 타단은 제어 IC 칩(50)의 연결핀(5)을 통해 상측 스위치(M1) 및 하측 스위치(M2)에 연결되어 있다.

2차측 코일인 제2 코일(CO21)은 정류 다이오드(D2)의 애노드에 연결되어 있는 일단 및 접지되어 있는 타단을 포함한다.

2차측 코일인 제3 코일(CO22)은 제2 코일(CO21)의 타단과 함께 접지되어 있는 일단 및 정류 다이오드(D3)의 애노드에 연결되어 있는 타단을 포함한다.

상측 스위치(M1)이 턴 오프이고 하측 스위치(M2)가 턴 온 되면, 입력 전류(IP)가 사인파 형태로 증가하면서 0보다 큰 전류가 되어 제1 코일(CO1)로 흐른다. 입력 전류(IP)가 0보다 큰 전류가 되면 공진 커패시터(CR)의 전압은 증가한다. 반대로 상측 스위치(M1)가 턴 온 되고, 하측 스위치(M2)가 턴 오프 되면, 입력 전류(IP)는 싸인파 형태로 감소하다가 0보다 작은 전류가 되어 제1 코일(CO1)으로부터 흐른다. 그러면, 공진 커패시터(CR)의전압은 감소한다.

공진 커패시터(CR)에 트랜스포머(20)의 자화(magnetizing) 전류 보다 큰 전류가 흐르면, 2차측 코일(CO21)에 흐르는 전류가 정류 다이오드(D2)를 통해 정류되어 흐른다. 공진 커패시터(CR)에 트랜스포머(20)의 자화(magnetizing) 전류 보다 작은 전류가 흐르면, 2차측 코일(CO22)에 흐르는 전류가 정류 다이오드(D3)를 통해 정류되어 흐른다.

정류 다이오드(D2) 및 정류 다이오드(D3)를 통해 정류되어 흐르는 전류는 각각 전류(IS1) 및 전류(IS2)이다. 출력 전류(IOUT)는 전류(IS1) 및 전류(IS2)의 합이다. 출력 전류(IOUT)는 부하에 공급되거나 출력 단에 연결되어 있는 커패시터(C4)를 충전시킨다. 커패시터(C4)는 출력단 (+) 및 (-) 사이에 연결되어 있어, 출력 전압(VOUT)의 리플을 감쇄시킨다.

제어 IC 칩(50)은 입력 전압(VIN)이 입력되는 연결핀(1), 제1 전원 전압(LVCC)가 입력되는 연결핀(2), 피드백 회로(30)에 연결되어 있는 연결핀(3), 제2 전원 전압(HVCC)가 입력되는 연결핀(4), 1차측 코일(CO1)과 연결되어 있는 연결핀(5), 접지되어 있는 연결핀(6, 8), 및 감지 전압(VCS)이 입력되는 연결핀(7)을 포함한다.

커패시터(C1)은 전원 전압(VCC)를 평활시켜 제1 전원 전압(LVCC)을 생성한다. 제1 전원 전압(LVCC)은 제어 IC 칩(50)의 연결핀(2)를 통해 스위치 제어 회로(60)에 공급된다. 제1 전원 전압(LVCC)은 스위치 제어 회로(60)의 동작에 필요한 전압을 공급한다.

저항(R1) 및 다이오드(D1)은 연결핀(2) 및 연결핀(4) 사이에 연결되어 있고, 저항(R1)은 전원 전압(VCC)에 의해 커패시터(C2)로 흐르는 충전 전류를 안정화시킨다. 커패시터(C2)는 연결핀(4) 및 연결핀(5) 사이에 연결되어 있고, 연결핀(4)에 공급되는 제2 전원 전압(HVCC)는 스위치 제어 회로(60)의 상측 게이트 구동부의 동작에 필요한 전압을 공급한다.

저항(R22)은 연결핀(6)을 통해 하측 스위치(M2)의 소스 전극과 접지 사이에 연결되어 있다. 하측 스위치(M2)의 온 상태에서 저항(R22)에 흐르는 전류에 의해 발생하는 전압은 저항(R21) 및 커패시터(C21)을 통해 주파수 이득이 보상되어 감지 전압(VCS)이 된다. 감지 전압(VCS)은 연결핀(7)을 통해 스위치 제어 회로(60)에 입력되고, 과전류 상태를 감지하는데 사용될 수 있다.

피드백 회로(30)는 출력 전압(VOUT)에 대응하는 피드백 전압(VFB)을 생성한다. 피드백 회로(30)는 제어 IC 칩(50)의 연결핀(3)에 연결되어 있고, 연결핀(3)의 정규 전압(VRT)은 일정하게 레귤레이션(regulation)된다. 본 발명의 실시 예에서 정규 전압(VRT)은 자동 재시작을 제어하는데 사용된다. 이에 대해서는 도 2를 참조하여 후술한다.

주파수제어전류(IRT)는 정규 전압(VRT)을 레귤레이션하기 위해 흐르는 전류이다. 주파수제어전류(IRT)는 피드백전압(VFB)의 변화에 따라 변한다.

피드백 회로(30)는 옵토-커플러(31)를 형성하는 포토 다이오드(PD) 및 포토 트랜지스터(PT), 션트 레귤레이터(32), 및 저항(R2-R6, R11), 커패시터(C3, C11)를 포함한다. 저항(R12), 저항(R13), 및 저항(R13)에 직렬 연결된 커패시터(C12)는 피드백 회로(30) 및 연결핀(3)에 연결되어 있다.

저항(R5) 및 저항(R6)에 의해 출력 전압(VOUT)이 분배되어 분배 전압(VD)이 생성된다. 션트 레귤레이터(32)는 내부의 기준 전압과 분배 전압(VD)과 동일하도록 싱크 전류를 생성한다. 따라서 출력 전압(VOUT)이 증가하면 션트 레귤레이터(32)에 의해 포토 다이오드(PD)를 통해 싱크되는 전류가 증가하고, 출력 전압(VOUT)이 감소하면 션트 레귤레이터(32)에 의해 포토 다이오드(PD)를 통해 싱크되는 전류가 감소한다.

션트 레귤레이터(32)는 분배 전압(VD)이 입력되는 입력단, 포토 다이오(PD)의 캐소드에 연결되어 있는 출력단, 및 접지되어 있는 단자를 포함한다. 션트 레귤레이터(32)의 입력단과 출력단 사이에 연결되어 있는 커패시터(C3) 및 저항(R4)은 션트 레귤레이터(32)의 게인 결정에 고려된다. 션트 레귤레이터(32)의 게인은 입력단 전압 변화와 출력단 전압 변화 간의 비이다.

저항(R2)은 출력단(+)과 포토 다이오드(PD)의 애노드 전극 사이에 연결되어 있고, 저항(R3)은 출력단(+)과 포토 다이오드(PD)의 캐소드 전극 사이에 연결되어 있다. 저항(R2)는 피드백 게인에 영향을 미치고, 포토 다이오드(PD)에 흐르는 전류를 제한한다. 저항(R3)는 션트 레귤레이터(32)의 바이어스(bias) 전류를 공급한다.포토 트랜지스터(PT)에 흐르는 전류는 포토 다이오드(PD)에 흐르는 전류에비례한다. 커패시터(C11)는 포토 트랜지스터(PT)에 병렬 연결되어 있고, 저항(R11)은 커패시터(C11)과 연결핀(3) 사이에 연결되어 있다.

저항(R12)의 일단은 저항(R11) 및 연결핀(3)에 연결되어 있고, 타단은 접지되어 있다. 저항(R13)의 일단은 저항(R11), 저항(R12), 및 연결핀(3)에 연결되어 있고, 저항(R13)의 타단은 커패시터(C12)에 연결되어 있다.

포토 다이오드(PD)에 흐르는 전류가 증가할수록 포토 트랜지스터(PT)에 흐르는 전류가 증가하게 되고, 포토 트랜지스터(PT)의 전류 증가에 따라 커패시터(C11)가 방전된다. 따라서 저항(R11)의 양단전압이 증가하게 되어 저항(R11)에 흐르는 전류는 증가하게 되고, 주파수제어전류(IRT)는 증가한다.

주파주제어전류(IRT)가 증가하면 스위칭 주파수가 증가하고, 2차측으로 전달되는 전력이 감소하여 출력 전압(VOUT)이 감소한다. 즉, 출력 전압(VOUT)의 증가에 따른 피드백 전압(VFB)에 의해 출력 전압(VOUT)이 감소하는 방향으로 스위칭 동작이 제어된다.

포토 다이오드(PD)에 흐르는 전류가 감소할수록 포토 트랜지스터(PT)에 흐르는 전류가 감소하게 되고, 포토 트랜지스터(PT)의 전류 감소에 따라 커패시터(C11)가 충전된다. 커패시커(C11)의 전압이 증가하면 저항(R11) 양단전압은 감소하여 주파수제어 전류(IRT)는 감소한다.

주파주제어전류(IRT)가 감소하면 스위칭 주파수가 감소하고, 2차측으로 전달되는 전력이 증가하여 출력 전압(VOUT)이 증가한다. 즉, 출력 전압(VOUT)의 감소에 따른 피드백 전압(VFB)에 의해 출력 전압(VOUT)이 증가하는 방향으로 스위칭 동작이 제어된다.

이하, 도 2 내지 도 4를 참조하여 본 발명의 실시 예에 따른 자동 재시작 회로를 포함하는 스위치 제어 회로(60)를 상세히 설명한다.

도 2 내지 도 4는 본 발명의 실시 예에 따른 스위치 제어 회로를 나타낸 도면이다.

도 2는 스위치 제어 회로의 주파수 변조부, VI 컨버터 및 자동 재시작 회로를 나타낸 도면이다.

도 3은 자동 재시작 회로의 세부 구성을 나타낸 도면이다.

도 4는 스위치 제어 회로의 상측 게이트 제어부, 하측 게이트 제어부, 상측 게이트 구동부, 하측 게이트 구동부, 보호 회로부, 저전압 판단부, 기준 전압 생성부 및 내부 바이어스부를 나타낸 도면이다.

도 2의 ⓐ와 도 4의 ⓐ가 연결되고, 도 2 및 도 3의 ⓑ 및 ⓒ와 도 4의 ⓑ및 ⓒ가 연결된다.

도 2 내지 4에 도시된 바와 같이, 스위치 제어 회로(60)는 자동 재시작 회로(100), VI 컨버터(200), 주파수 변조부(300), 저전압 판단부(400), 상측 게이트 제어부(500), 하측 게이트 제어부(600), 상측 게이트 구동부(700), 하측 게이트 구동부(800), 보호 회로(900), 기준 전압 생성부(410), 및 내부 바이어스부(420)를 포함한다.

VI 컨버터(200)는 정규 전압(VRT)를 소정이 기준 전압으로 일정하게 유지하기 위한 레귤레이션 동작을 한다. 주파수 제어 전류는 정규전압(VRT) 및 피드백전압(VFB)에 의해 정해지고 주파수 제어 전류에 따라 스위칭 동작의 주파수가 결정된다. VI 컨버터(200)는 오차 증폭기(210) 및 트랜지스터(211)를 포함하고, 정규 전압(VRT)및 피드백전압(VFB)에 따라 주파주제어전류(IRT)를 생성한다. 오차 증폭기(210)는 정규 전압(VRT)이 입력되는 반전 단자(-), 기준 전압 2V가 입력되는 비반전 단자(+), 및 비반전 단자(+)와 반전 단자(-) 간의 차가 증폭된 전압이 출력되는 출력단을 포함한다. 트랜지스터(211)의 게이트는 오차 증폭기(210)의 출력단에 연결되어 있다. 따라서 트랜지스터(211)는 오차 증폭기(210)의 출력에 따라 도통 정도가 제어된다. 트랜지스터(211)의 소스 전극은 연결핀(3)에 연결되어 있고, 드레인 전극은 기준 전압(VR)에 연결되어 있다.

오차증폭기(210)는 자동재시작회로(100)로부터 전달되는 재시작제어신호(DIS)에 의해 디스에이블되거나 인에이블된다. 재시작제어신호(DIS)가 하이 레벨이면 오차증폭기(210)는 디스에이블되고, 재시작제어신호(DIS)가 로우 레벨이면 오차증폭기(210)는 인에이블된다.

정규전압(VRT)은 VI 컨버터(200)에 의해 기준 전압 2V로 유지되고 그 정규전압과 피드백전압(VFB)의 차이로 인해 저항(R11)로 흐르는 전류가 정해진다. 정규전압(VRT)에 의해 저항(R12)에 흐르는 전류 및 저항(R13)과 커패시터(C12)에 흐르는 전류도 정해진다. 이 세 전류의 합으로 주파수 제어 전류(IRT)는 결정된다. 주파주제어전류(IRT)는 스위칭 주파수를 결정하는 전류로서 주파수 변조부(300)에서 복사되어 사용된다. VI 컨버터(200)는 주파주제어전류(IRT)를 생성하는 구성으로서, VI 컨버터(200)가 동작을 정지하면, 주파주제어전류(IRT)는 생성되지 않는다.

본 발명의 실시 예에 따른 자동 재시작 회로(100)는 스위치 제어 회로를 보호하기 위한 스위치 제어 회로의 보호 동작에 의해 트리거 되고, 스위치 제어 회로(60)의 정규 전압(VRT)을 이용하여 스위치 제어 회로(60)의 재시작을 제어한다. 자동 재시작 회로(100)에 의해 셧다운 기간이 조절된다. 셧다운 기간이란 보호 동작 동안 스위칭 동작이 발생하지 않는 기간을 의미한다.

재시작 회로(100)는 정규 전압(VRT)이 셧다운 기간 중 소정의 시작기준전압 O.1V 까지 감소하면, 스위치 제어 회로(60)를 재시작 시킨다. 구체적으로, 자동 재시작 회로(100)는 보호 동작이 발생하면 소정의 지연 기간 후에 VI 컨버터(200)를 디스에이블 시키고, 정규 전압(VRT)이 시작기준전압 O.1V 까지 감소하면 VI 컨버터(200)를 인에이블 시키고 보호 동작을 리셋시킨다. 지연 기간 후에 VI 컨버터(200)가 디스에이블 되므로, 정규 전압(VRT)은 보호 동작이 시작되더라도 보호 동작 시점으로부터 지연 기간 동안 기준 전압 2V로 유지된다. 정규 전압(VRT)이 기준 전압 2V에서 시작기준전압 0.1V까지 감소하는 기간을 재시작 제어 기간이라 한다.

또한 자동 재시작 회로(100)는 보호 상태동안 보호 동작이 발생하는 횟수를 감소시키기 위해 셧다운기간을 제어할 수 있다. 보호 상태란, 과전압 및 과전류를 발생시키는 원인이 유지되는 상태를 의미한다. 출력단 단락 상태가 유지되면 과전류가 지속적으로 발생하므로, 출력단 단락 상태가 보호 상태의 일 예이다.

앞서 언급한 바와 같이, 자동 재시작 회로(100)는 보호 동작에 의해 트리거 된 시점으로부터 지연 기간 후에 VI 컨버터(200)를 디스에이블시켜, 지연 기간 동안 정규 전압(VRT)을 기준 전압 2V로 유지시킨다. 셧다운 기간 후 스위치 제어 회로(60)가 재 시작된 시점의 정규 전압(VRT)은 낮은 상태이므로 주파주제어전류(IRT)가 높아 스위칭 주파수가 높다.

보호 상태에서는 셧다운 기간이 반복적으로 발생할 수 있다. 따라서 보호 상태에서는 반복적인 보호 동작에 의해 스위칭 소자에 과도한 스트레스가 발생하고 스위칭 소자는 파손될 수 있다.

이를 방지하기 위해, 자동 재시작 회로(100)는 셧다운 기간에 지연 기간이 부가되도록 조절한다. VI 컨버터(200)가 지연 기간 동안 정규 전압(VRT)을 기준 전압 2V로 유지한 후 디스에이블되면, 보호 동작 시작 시점부터 정규 전압(VRT)이 시작기준전압 0.1V까지 감소하는 시점까지의 기간이 지연 기간만큼 연장된다. 즉, 셧다운 기간이 지연 기간만큼 연장된다.

셧다운 기간은 지연 기간과 재시작 제어 기간으로 구성되어 있으므로, 동일한 기간의 보호 상태 동안 보호 동작이 발생하는 횟수가 감소하게 된다. 셧다운 기간이 연장된 만큼 재시작 후 보호 동작이 다시 발생되는 횟수가 감소한다. 고주파수에 따라 스위칭 동작이 발생하는 횟수가 감소하므로, 소자 파손을 방지할 수 있다.

도 6은 위와 같은 효과를 설명하기 위한 도면으로서, 도 6은 지연 기간이 있을 때와 없을 때를 구분하여 정규 전압(VRT) 의 파형을 나타낸 파형도이다.

도 6에서 위에 도시된 파형은 본 발명의 실시 예에 따른 정규 전압(VRT)의 파형이고, 아래 도시된 전압(VRT`)은 지연 기간이 없는 경우의 파형이다.

위에 도시된 파형 및 아래 도시된 파형 모두, 보호 상태에서 재시작 시점 이후 보호 동작이 발생하는 기간은 동일한 것으로 가정하여 도시되어 있다.

시점 T11에 보호 동작이 발생하면, 자동 재시작 회로(100)는 지연 기간 T11-T12 이후에 VI 컨버터(200)를 디스에이블시킨다. 따라서 시점 T12부터 정규 전압(VRT)이 감소하기 시작한다. 이에 반해 전압(VRT`)은 시점 T11부터 감소하기 시작한다. 시점 T13에 전압(VRT`)이 기준 전압 0.1V까지 감소하면 스위치 제어 회로는 재 시작 된다.

이에 반해 본원의 실시 예에 따른 스위치 제어 회로(60)는 시점 T14에 재시작 된다.

이후 지연 기간이 없는 경우에는 보호 동작이 시점 T15에 발생하고, 스위치 제어회로는 시점 T17에 재시작된다. 또한 보호 동작이 시점 T19에 발생한다.

이에 반해 본원의 실시 예에 따르면, 보호 동작은 시점 T16에 발생하고, 시점 T18에 스위치 제어 회로(60)는 재시작된다.

지연 기간이 있는 경우와 없는 경우를 비교해 보면, 보호 상태가 길어질수록 지연 기간이 있는 경우의 보호 동작 발생 횟수 및 재시작 횟수와 지연 기간이 없는 경우의 보호 동작 발생 횟수 및 재시작 횟수 간의 차이가 증가한다. 본 발명의 실시 예에따른 자동 재시작 회로(100)는 보호 상태에서 보호 동작 및 재시작의 반복에 따른 스트레스를 감소시키기 위해 지연 기간이 셧다운 기간에 포함되도록 셧다운 기간을 조절한다.

또한 본 발명의 실시 예에서 연결핀(3)에 연결되어 있는 커패시터(C12)의 전압, 정규 전압(VRT)은 재시작 제어 기간 동안 방전에 의해 감소하므로, 주파주제어전류(IRT)에 따른 소프트 스타트 동작이 수행될 수 있다.

스위치 제어 회로(60)는 주파주제어전류(IRT)에 따라 스위칭 주파수가 결정된다. 주파주제어전류(IRT)가 클수록 스위칭 주파수가 높고, 낮을수록 스위칭 주파수가 낮다. 전원 공급 장치(40)의 소프트 스타트 동작을 위해서 스위칭 주파수는 고주파에서 서서히 저주파 대역으로 이동해야 한다.

커패시터(C12)는 재시작 제어 기간 동안 충분히 방전되므로, 정규 전압(VRT)이 시작기준전압 0.1V에 도달한 시점에 커패시터(C12)의 전압은 0.1V보다 낮은 전압이다. 스위치 제어 회로가 재시작되면, 커패시터(C12)를 충전시켜 커패시터전압을 정규 전압 2V로 상승시키는 동안 R13으로 큰 전류가 흐르므로 주파주제어전류(IRT)는 큰 값을 가진다. 커패시터(C12)가 충전될수록, R13으로 흐르는 전류가 감소하면서 주파주제어전류(IRT)가 점점 감소한다.

이와 같이 재시작 시점의 큰 주파주제어전류(IRT)가 점점 감소하므로 스위칭 주파수도 고주파수에 저주파로 이동한다. 따라서 재시작 시점 이후 소프트 스타트 동작이 안정적으로 보장된다.

다시 도 2를 참조하여 자동 재시작 회로(100)가 위와 같은 기능을 수행하기 위한 구체적인 구성의 일 예를 설명한다.

도 2에 도시된 바와 같이, 자동 재시작 회로(100)는 인버터(110), 시작 비교기(120), OR 게이트(140), SR 플립플롭(130, 150), AND 게이트(160) 및 카운터(170)를 포함한다. 인버터(110)는 전원상태신호(LVCG)의 레벨을 자동 재시작 회로(100)의 동작에 적합하도록 변환하기 위해 포함된 것이다. 제1 전원 전압(LVCC)이 저전압 레벨이 되었을 때 전원상태신호(LVCG)의 레벨이 자동 재시작 회로(100)의 동작에 적합한 레벨인 경우, 인버터(110)는 필요하지 않을 수 있다.

전원상태신호(LVCG)는 히스테리시스 비교기(400)에서 생성된다. 히스테리시스 비교기(400)는 연결핀(2)를 통하여 제1 전원 전압(LVCC)을 전달받고, 히스테리시스 특성에 따른 기준 전압 UV+ 및 UV-와 비교한 결과에 따라 전원상태신호(LVCG)를 생성한다.

제1 전원 전압(LVCC)이 기준 전압 UV+ 이상이면 하이 레벨의 전원상태신호(LVCG)가 생성되고, 기준 전압 UV- 보다 작으면 로우 레벨의 전원상태신호(LVCG)가 생성된다. 제1 전원 전압(LVCC)이 기준 전압 UV+ 및 UV- 사이인 경우에는 전원상태신호(LVCG)는 변하지 않는다. 예를 들어, 기준 전압 UV- 보다 낮은 레벨부터 증가하는 제1 전원 전압(LVCC)이 기준 전압 UV+ 이상이 되었을 때, 전원상태신호(LVCG)가 하이 레벨이 된다. 반대로 기준 전압 UV+ 이상의 높은 레벨부터 감소하는 제1 전원 전압(LVCC)이 기준 전압 UV- 미만이 되었을 때, 전원상태신호(LVCG)가 로우 레벨이 된다.

전원상태신호(LVCG)의 하이 레벨에 의해 내부바이어스(420) 및 기준전압생성부(410)이 동작을 시작한다. 내부바이어스(420)는 스위치 제어 회로(60)를 기동시키는 바이어스 회로이고, 기준전압생성부(410)는 스위치 제어 회로(60)에 사용되는 다수의 기준 전압을 공급하는 회로이다. 전원상태신호(LVCG)가 로우 레벨이 되면 내부바이어스(420) 및 기준전압생성부(410)가 동작하지 않는다.

인버터(110)에 의해 전원상태신호(LVCG)는 저전압 차단신호(UVLO)로 반전된다. 저전압차단신호(UVLO)는 제1 전원 전압(LVCC)이 기준 전압 UV-보다 작은 전압이 되면 하이 레벨이 되고, 제1 전원 전압(LVCC)이 기준 전압 UV+ 이상이 되면 로우 레벨이 된다.

시작 비교기(120)는 정규 전압(VRT)과 시작기준전압 0.1V과 비교한 결과에 따라, 자동재시작신호(ATR)를 생성한다. 시작 비교기(120)는 시작기준전압 O.1V가 입력되는 비반전단자(+) 및 연결핀(3)에 연결되어 있는 반전단자(-)를 포함한다. 정규 전압(VRT)이 시작기준전압 0.1V 이하면 시작 비교기(120)는 하이 레벨의 자동재시작신호(ATR)를 생성한다. 정규 전압(VRT)이 시작기준전압 0.1V 보다 크면, 시작 비교기(120)는 로우 레벨의 자동재시작신호(ATR)를 생성한다. 시작기준전압이 0.1V로 설정된 것은 일 예에 지나지 않으며, 본 발명이 이에 한정되는 것은 아니다.

SR 플립플롭(130)는 저전압 차단신호(UVLO) 및 자동재시작신호(ATR)를 입력받고, VI 컨버터(200)의 동작을 제어하는 제1 제어 신호(CON1)를 생성한다. SR 플립플롭(130)은 저전압 차단신호(UVLO)에 의해 VI 컨버터(200)를 디스에이블시키는 제1 제어신호(CON1)를 생성하고, 자동재시작신호(ATR)에 의해 VI 컨버터(200)를 인에이블시키는 제1 제어신호(CON1)을 생성한다.

SR 플립플롭(130)은 저전압 차단신호(UVLO)가 입력되는 리셋단(R) 및 자동재시작신호(ATR)가 입력되는 셋단(S)을 포함하고, 제1 제어신호(CON1)를 반전출력단(QB)을 통해 출력한다. 자동재시작신호(ATR)가 로우 레벨이고 저전압 차단신호(UVLO)가 하이 레벨이 될 때, SR 플립플롭(130)은 VI 컨버터(200)를 디스에이블시키는 하이 레벨의 제1 제어신호(CON1)를 생성한다. 저전압 차단신호(UVLO)가 로우 레벨이고, 자동재시작신호(ATR)가 하이 레벨이 될 때, SR 플립플롭(130)은 VI 컨버터(200)를 인에이블시키는 로우 레벨의 제1 제어신호(CON1)를 생성한다.

카운터(170)는 보호 동작이 발생한 시점에 트리거되어, 보호 동작 시작 시점으로부터 지연 기간만큼 지연된 시점에 VI 컨버터를 디스에이블시키기 위한 카운트신호(CNT)를 출력한다.

구체적으로 본 발명의 실시 예에 따른 보호 동작을 지시하는 셧다운신호(SD)는 하이 레벨이므로, 카운터(170)는 셧다운신호(SD)의 상승 시점부터 지연 기간만큼 지연된 시점에 하이 레벨의 카운트신호(CNT)를 출력한다. 셧다운신호(SD)가 로우 레벨이 되면 카운터(170)는 지연 없이 그대로 로우 레벨의 카운트신호(CNT)를 출력한다.

AND 게이트(170)는 카운트신호(CNT) 및 셧다운신호(SD)에 따라 디스에이블제어신호(DCON)를 생성한다. 본 발명의 실시 예에서 보호 동작을 지시하는 셧다운신호(SD)의 레벨이 하이 레벨이므로, AND 게이트(170)에 의한 논리곱 연산이 수행되는 것일 뿐, 본 발명이 이에 한정되는 것은 아니다.

AND 게이트(170)는 카운트신호(CNT)및 셧다운신호(SD)가 모두 하이 레벨일 때 VI 컨버터(200)를 디스에이블시키는 디스에이블제어신호(DCON)를 생성한다.

SR 플립플롭(150)는 디스에이블제어신호(DCON) 및 자동재시작신호(ATR)를 입력받고, VI 컨버터(200)의 동작을 제어하는 제2 제어 신호(CON2)를 생성한다. SR 플립플롭(150)은 디스에이블제어신호(DCON)에 의해 VI 컨버터(200)를 디스에이블시키는 제2 제어신호(CON2)를 생성하고, 자동재시작신호(ATR)에 의해 VI 컨버터(200)를 인에이블시키는 제2 제어신호(CON2)를 생성한다.

SR 플립플롭(150)은 디스에이블제어신호(DCON)가 입력되는 셋단(R) 및 자동재시작신호(ATR)가 입력되는 리셋단(R)을 포함하고, 제2 제어신호(CON2)를 출력단(Q)을 통해 출력한다. 자동재시작신호(ATR)가 로우 레벨이고 디스에이블제어신호(DCON)가 하이 레벨이 될 때, SR 플립플롭(150)은 VI 컨버터(200)를 디스에이블시키는 하이 레벨의 제2 제어신호(CON2)를 생성한다. 디스에이블제어신호(DCON)가 로우 레벨이고, 자동재시작신호(ATR)가 하이 레벨이 될 때, SR 플립플롭(150)은 VI 컨버터(200)를 인에이블시키는 로우 레벨의 제2 제어신호(CON2)를 생성한다.

OR 게이트(140)는 제1 제어신호(CON1) 및 제2 제어신호(CON2)를 논리 합 연산하여 재시작제어신호(DIS)를 생성한다. 본 발명의 실시 예에 따른 재시작제어신호(DIS)가 하이 레벨이면 VI 컨버터(200)는 디스에이블되고, 재시작제어신호(DIS)가 로우 레벨이면 VI 컨버터(200)는 인에이블된다.

보호 회로(900)는 비정상 상태에 의한 스위치 제어 회로(60)의 파손을 방지하기 위해, 스위치 제어 회로(60)를 정지시키는 보호 동작을 제어한다. 보호 회로(900)는 제1 전원 전압(LVCC)이 과전압인 경우, 전류(IP)가 과전류인 경우과 같은 비정상 상태를 감지하고, 게이트 제어부(500, 600)에 셧다운신호(SD)를 전달하여 스위칭 동작을 정지시킨다. 과전압 및 과전류는 비정상 상태를 설명하기 위한 예로서, 비정상 상태가 이에 한정되는 것은 아니다.

보호 회로(900)는 인버팅레벨시프터(910), 과전류비교기(920), 과전압비교기(930), OR 게이트(940), 및 SR 플립플롭(950)을 포함한다.

인버팅레벨시프터(910)는 감지전압(VCS)을 반전시켜 양의 전압으로 생성한다.

과전류비교기(920)는 과전류 판단을 위한 기준 전압(VOCP)와 인버팅레벨시프터(910)의 출력 전압을 비교하여 과전류 여부를 판단한다. 과전류비교기(920)의 출력 신호(P2)는 과전류 상태로 판단되면 하이 레벨이 되고, 정상 상태인 경우 로우 레벨로 유지된다.

과전압비교기(930)는 과전압 판단을 위한 기준 전압(VOVP)와 제1 전원 전압(LVCC)을 비교하여 과전압 여부를 판단한다. 과전압비교기(930)의 출력 신호(P1)는 과전압 상태로 판단되면 하이 레벨이 되고, 정상 상태인 경우 로우 레벨로 유지된다.

OR 게이트(940)는 신호(P1) 및 신호(P2)를 논리 합 연산하여 출력한다.

SR 플립플롭(950)은 자동재시작신호(ATR)에 의해 셧다운신호(SD)를 리셋시키고, OR 게이트(940)의 출력 신호에 따라 보호 동작을 지시하는 셧다운신호(SD)를 생성한다. SR 플립플롭(950)는 자동재시작신호(ATR)가 입력되는 리셋단(R) 및 OR 게이트(940)의 출력 신호가 입력되는 셋단(S)을 포함하고, 셧다운신호(SD)를 출력단(Q)를 통해 출력한다.

자동재시작신호(ATR)가 로우 레벨일 때, OR 게이트(940)의 출력 신호가 하이 레벨이 되면 SR 플립플롭(950)은 하이 레벨의 셧다운신호(SD)를 생성하고, OR 게이트(940)의 출력 신호가 로우 레벨일 때, 자동재시작신호(ATR)가 하이 레벨이 되면 SR 플립플롭(950)은 로우 레벨의 셧다운신호(SD)를 생성한다. 셧다운신호(SD)는 상측 게이트 제어부(500) 및 하측 게이트 제어부(600)에 전달되고, 셧다운신호(SD)가 하이 레벨일 때 두 게이트 제어부(500, 600)의 출력인 게이트제어신호(VC1, VC2)는 모두 로우 레벨이 된다. 그러면 상측 스위치(M1) 및 하측 스위치(M2)의 스위칭 동작은 정지된다.

주파수 변조부(300)는 전류 복사부(310), 제1 종속 전류원(320), 제2 종속 전류원(330), 제1 비교기(350), 제2 비교기(360), SR 플립플롭(370), 커패시터(C31), 스위치(CDS), 및 디바이더(380)를 포함한다.

전류 복사부(310)는 주파주제어전류(IRT)를 복사하여 제1 및 제2 종속 전류원(320, 330)에 전달한다.

제1 종속 전류원(320)은 주파주제어전류(IRT)에 따라 제1 종속 전류를 생성한다. 제2 종속 전류원(330)은 주파주제어전류(IRT)에 따라 제2 종속 전류를 생성한다. 제1 및 제2 종속 전류원(320, 330)은 전류 미러 회로를 이용하여 주파주제어전류(IRT)에 따라 변동하는 제1 종속 전류 및 제2 종속 전류를 생성한다. 제2 종속 전류는 제1 종속 전류의 2배이다. 본 발명의 실시 예에서 제1 종속 전류는 주파주제어전류(IRT)와 동일한 전류이고, 제2 종속 전류는 주파주제어전류(IRT)의 2배인 전류로 가정한다. 그러나 본 발명이 이에 한정되는 것은 아니다.

커패시터(C31)의 일단은 제1 종속 전류원(320) 및 제2 종속 전류원(330)이 전기적으로 연결되어 있는 접점에 연결되어 있고, 커패시터(C31)의 타단은 접지되어 있다. 접점의 전압(VCK)은 커패시터(C31)의 전압이다.

스위치(CDS)는 제2 종속 전류원(330)과 접지 사이에 전기적으로 연결되어 있다. 스위치(CDS)는 기준 클록 신호(CLK)에 따라 동작한다. 구체적으로, 클록 신호(CLK)가 하이 레벨이면 턴 온 되고, 로우 레벨이면 턴 오프 된다.

스위치(CDS)가 턴 오프 되어 있는 동안 커패시터(C31)는 제1 종속 전류원(320)에 의해 충전되고, 전압(VCK)이 증가된다. 스위치(CDS)가 턴 온 되어 있는 동안 커패시터(C31)는 제2 종속 전류원(330)에 의해 방전되고, 전압(VCK)이 감소된다. 제2 종속 전류원(330)의 전류는 2IRT이고, 제1 종속 전류원(320)의 전류는 IRT 이므로, 스위치(CDS)가 턴 온 되어 있는 기간 동안 커패시터(C31)은 전류IRT에 의해 방전된다. 전압(VCK)은 제1 비교기(350)의 비반전 단자(+) 및 제2 비교기(360)의 반전 단자(-)에 입력된다.

제1 비교기(350)는 기준 전압 3V과 전압(VCK)을 비교하여, 전압(VCK)이 기준 전압 3V 이상이면, 하이 레벨의 신호(CP1)을 출력하고, 기준 전압 3V보다 작으면, 로우 레벨의 신호(CP1)를 출력한다. 제2 비교기(360)는 기준 전압 1V과 전압(VCK)을 비교하여, 전압(VCK)이 기준 전압 1V 이하면 하이 레벨의 신호(CP2)를 출력하고, 전압(VCK)이 기준 전압 1V 보다 크면 로우 레벨의 신호(CP2)를 출력한다. 기준 전압을 1V 및 3V로 설정한 것은 일 예에 지나지 않으며, 본 발명이 이에 한정되는 것은 아니다.

SR 플립플롭(370)은 신호(CP1) 및 신호(CP2)를 각각 셋단(S) 및 리셋단(R)에 입력받아, 신호(CP1) 및 신호(CP2)의 레벨에 따라 클록 신호(CLK)를 생성한다. 이하, SR 플립플롭(370)은 셋단(S)에 입력되는 신호(CP1)의 상승 에지에 동기되어 하이 레벨이 되고, 리셋 단(R)에 입력되는 신호(CP2)의 상승 에지에 동기되어 로우 레벨이 되는 클록 신호(CLK)를 생성한다.

전압(VCK)이 기준 전압 3V까지 상승하면, 신호(CP1)의 상승 에지가 발생하고, SR 플립플롭(370)은 클록 신호(CLK)를 상승 시킨다. 클록 신호(CLK)가 하이 레벨이 되고 스위치(CDS)가 턴 온 되어, 커패시터(C31)가 방전된다. 그러면, 전압(VCK)이 감소한다.

감소하던 전압(VCK)이 기준 전압 1V까지 감소하면, 신호(CP2)는 하이 레벨이 되어, SR 플립플롭(370)은 클록 신호(CLK)를 하강 시킨다. 클록 신호(CLK)가 로우 레벨이 되고 스위치(CDS)가 턴 오프 되면, 커패시터(C31)는 제1 종속 전류원(320)의 제1 종속 전류에 의해 충전되고, 전압(VCK)은 상승한다. 이와 같은 동작이 반복된다.

출력 전압(VOUT)이 증가하여 주파주제어전류(IRT)가 증가하면, 제1 종속 전류원(320) 및 제2 종속 전류원(330)의 전류가 증가한다. 그러면, 커패시터(C31)를 충전 또는 방전 시키는 전류의 크기가 증가하여 클록 신호(CLK)의 주파수가 높아진다. 반대로 출력 전압(VOUT)이 감소하여 주파주제어전류(IRT)가 감소하면, 제1 종속 전류원(320) 및 제2 종속 전류원(330)의 전류가 감소한다. 그러면, 커패시터(C31)를 충전 또는 방전 시키는 전류의 크기가 감소하여 클록 신호(CLK)의 주파수가 낮아진다.

출력 전압(VOUT)이 안정화되는 정상상태에서, 부하가 감소하면 출력 전압(VOUT)이 증가하여 클록 신호(CLK)의 주파수가 높아지고, 부하가 증가하면 출력 전압(VOUT)이 감소하여 클록 신호(CLK)의 주파수가 낮아진다.

디바이더(380)는 클록 신호(CLK)를 분주(divide)하여 스위칭 동작에 적합한 오실레이터신호(OSC)를 생성한다.

상측 게이트 제어부(500)는 반전오실레이트신호(IOSC)에 따라 상측 스위치(M1)의 스위칭 동작을 제어하기 위한 게이트제어신호(VC1)를 생성한다. 하측 게이트 제어부(600)는 오실레이터신호(OSC)에 따라 하측 스위치(M2)의 스위칭 동작을 제어하기 위한 게이트제어신호(VC2)를 생성한다. 상측 스위치(M1)과 하측 스위치(M2)는 교대로 턴 온 되도록 제어된다.

상측 게이트 제어부(500)는 오실레이터신호(OSC)를 반전시키는 인버터(530), 지연부(510), 및 NOR 게이트(520)를 포함한다.

지연부(510)는 인버터(530)로부터 출력되는 반전오실레이터신호(IOSC)를 데드타임 만큼 지연시켜 출력한다. NOR 게이트(520)는 셧다운신호(SD), 반전오실레터신호(IOSC) 및 데드타임만큼 지연된 반전오실레이터신호(IOSC)를 입력받고, 입력 신호가 모두 로우 레벨일 때 상측 스위치(M1)를 턴 온 시키기 위한 하이 레벨의 게이트제어신호(VC1)을 생성하거나, 입력 신호 중 적어도 하나가 하이 레벨이면 상측 스위치(M1)를 턴 오프 시키기 위한 로우 레벨의 게이트제어신호(VC1)을 생성한다.

하측 게이트 제어부(600)는 지연부(610) 및 NOR 게이트(620)를 포함한다.

지연부(610)는 오실레이터신호(OSC)를 데드타임 만큼 지연시켜 출력한다. NOR 게이트(620)는 셧다운신호(SD), 오실레터신호(OSC) 및 데드타임만큼 지연된 오실레이터신호(OSC)를 입력받고, 입력 신호가 모두 로우 레벨일 때 하측 스위치(M2)를 턴 온 시키기 위한 하이 레벨의 게이트제어신호(VC2)을 생성하거나, 입력 신호 중 적어도 하나가 하이 레벨이면 하측 스위치(M2)를 턴 오프 시키기 위한 로우 레벨의 게이트제어신호(VC2)를 생성한다..

상측 게이트 구동부(700)는 게이트제어신호(VC1)에 따라 상측 스위치(M1)를 스위칭시키는 게이트신호(VG1)를 생성한다. 상측게이트구동부(700)는, 게이트제어신호(VC1)가 하이 레벨이면 하이 레벨의 게이트신호(VG1)를 생성하고, 게이트제어신호(VC1)가 로우 레벨이면 로우 레벨의 게이트신호(VG1)를 생성한다.

하측 게이트 구동부(800)은 게이트제어신호(VC2)에 따라 하측 스위치(M2)를 스위칭시키는 게이트신호(VG2)를 생성한다. 하측게이트구동부(800)는, 게이트제어신호(VC2)가 하이 레벨이면 하이 레벨의 게이트신호(VG2)를 생성하고, 게이트제어신호(VC2)가 로우 레벨이면 로우 레벨의 게이트신호(VG2)를 생성한다.

본 발명의 실시 예에서는 상측 스위치(M1) 및 하측 스위치(M2)가 N 채널 타입의 트랜지스터이므로, 게이트구동부가 하이 레벨의 게이트제어신호에 대해 하이 레벨의 게이트신호를 생성하고, 로우 레벨의 게이트제어신호에 대해 로우 레벨의 게이트신호를 생성한다. 게이트제어신호 및 게이트신호 각각의 레벨은 게이트제어부, 게이트구동부 및 스위치의 채널 타입을 고려하여 적절히 설정되는 것으로, 본 발명이 실시 예에 한정되는 것은 아니다.

이하, 도 5를 참조하여 본 발명의 실시 예에 따른 자동 재시작 회로(100) 및 이를 포함하는 스위치 제어 회로(60)의 동작을 설명한다.

도 5는 본 발명의 실시 예에 따른 자동 재시작 회로 및 스위치 제어 회로의 신호 파형을 나타낸 파형도이다.

전원 공급 장치(40)가 동작을 시작하여 전원 전압(VCC)이 증가하고, 제1 전원 전압(LVCC)도 증가한다.

시점 T1에 제1 전원 전압(LVCC)이 기준 전압 UV+에 도달하면, 저전압 차단신호(UVLO)가 로우 레벨이 된다. 시점 T1에 VI 컨버터(200)는 디스에이블상태이므로, 정규 전압(VRT)은 발생하지 않는다. 따라서 시점 T1의 자동재시작신호(ATR)는 하이 레벨 상태이다.

시점 T1에 SR 플립플롭(130)의 리셋단(R)의 저전압 차단신호(UVLO)는 로우 레벨이 되고, 셋단(S)의 자동재시작신호(ATR)는 하이 레벨이므로, 제1 제어신호(CON1)는 저전압 차단신호(UVLO)의 하강 에지에 동기되어 로우 레벨이 된다.

그러면 시점 T1에 동기되어 재시작제어신호(DIS)는 로우 레벨이 되고, VI 컨버터(200)는 시점 T2에 인에이블된다. VI 컨버터(200)가 인에이블되면, 정규 전압(VRT)은 2V로 상승한다. 시점 T2부터 커패시터(C12)는 주파주제어전류(IRT)에 의해 충전되어 커패시터(C12)의 전압(VC12)은 상승하기 시작하고, 정규 전압(VRT)은 시작기준전압 0.1V 보다 높은 전압이 되어 자동재시작신호(ATR)는 로우 레벨이 된다.

시점 T1에 제1 전원 전압(LVCC)이 기준 전압 UV+에 도달한 후, 시점 T2에 VI 컨버터(200)가 인에이블되는데 소요되는 시간 동안 자동재시작신호(ATR)는 하이 레벨로 유지된다.

시점 T1부터 재시작제어신호(DIS)가 하강하는 시점까지의 기간, 및 재시작제어신호(DIS)의 하강시점부터 VI 컨버터(200)가 인에이블되는 시점까지의 기간은 전달 지연에 의한 것으로 매우 짧아 무시할 수 있으나, 본 발명의 실시 예에 따른 동작을 설명하기 위해 시점 T1 및 T2를 구분하여 설명한다. 그러나, 본 발명의 동작 시점이 이에 한정되는 것은 아니다.

시점 T3에 과전류가 발생한 것으로 가정하여 설명한다.

시점 T3에 과전류에 의한 감지전압(VCS)의 하강 에지가 발생하면, 인버팅레벨시프터(910)의 출력 신호가 과전류 기준 전압(VOCP)를 초과하여 신호(P2)의 상승 에지가 발생한다. 그러면, SR 플립플롭(950)의 셋단(S)에 하이 레벨의 신호가 입력되어, 셧다운신호(SD)가 하이 레벨로 상승한다.

셧다운신호(SD)에 의해 상측 게이트 제어신호(VC1) 및 하측게이트제어신호(VC2)는 모두 로우 레벨이 되고, 상측 스위치(M1) 및 하측 스위치(M2)는 턴 오프된다. 그러면 감지 전압(VCS)은 다시 상승하고, SR 플립플롭(950)의 셋단(S)에는 로우 레벨의 전압이 인가된다. SR 플립플롭(950)의 입력 신호들이 모두 로우 레벨인 경우, 출력 신호 즉, 하이 레벨의 셧다운신호(SD)는 유지된다.

카운터(170)는 시점 T3부터 지연 기간(CTD) 만큼 늦은 시점 T4에 하이 레벨의 카운트신호(CNT)를 출력한다. AND 게이트(160)는 시점 T4에 하이 레벨의 디스에이블제어신호(DCON)를 생성한다. SR 플립플롭(150)의 셋단에 하이 레벨의 디스에이블제어신호(DCON)가 입력되므로, 제2 제어 신호(CON2)는 시점 T4에 동기되어 하이 레벨이 되고, 재시작제어신호(DIS)는 하이 레벨이 된다. 즉, 셧다운신호(SD)에 의해 보호 동작이 개시되는 시점 T4에 동기되어 VI 컨버터(200)가 디스에이블된다.

VI 컨버터(200)가 디스에이블되었으므로 주파주제어전류(IRT)가 흐르지 않고, 시점 T4부터 커패시터(C12)가 방전되며, 전압(V12) 및 정규 전압(VRT)은 커패시터(C12)의 방전에 의해 감소하기 시작한다.

감소하던 정규 전압(VRT)이 시점 T5에 시작기준전압 0.1V에 도달하면, 자동재시작신호(ATR)가 시점 T5에 하이 레벨로 상승한다. 하이 레벨의 자동재시작신호(ATR)에 의해 SR 플립플롭(150)은 로우 레벨의 제2 제어신호(CON2)를 생성하고, 보호 회로(900)의 SR 플립플롭(950)은 로우 레벨의 셧다운신호(SD)를 생성한다. 제2 제어신호(CON2) 및 제1 제어신호(CON1) 모두 로우 레벨이므로 재시작제어신호(DIS)는 로우 레벨이 되고, VI 컨버터(200)가 인에이블된다.

즉, 보호 동작이 종료되고, VI 컨버터(200)가 재시작되며, 스위치 제어 회로(60)이 자동적으로 재시작된다.

이와 같이, 본 발명의 실시 예에서는 정규 전압(VRT)에 따라 보호 동작을 리셋시키고, 스위치 제어 회로(60)를 재시작시킨다. 본 발명의 실시 예에 따른 스위치 제어 회로(60)는 자동적으로 재시작하기 위한 별도의 입력이 필요없다. 따라서, 자동재시작을 위한 별도의 입력 핀을 스위치 제어 회로(60)에 형성할 필요가 없다.

또한, 지연 기간(CTD)만큼 보호 동작이 더 유지되므로, 보호 상태에서 보호 동작의 발생횟수 및 재시작 횟수를 감소시킬 수 있다.

시점 T6에 제1 전원 전압(LVCC)이 기준 전압 UV-보다 작은 전압이 되는 것으로 가정한다. 시점 T6에 저전압 차단신호(UVLO)가 하이 레벨이 되면, SR 플립플롭(130)의 리셋단(R)에 하이 레벨이 입력되므로, 제1 제어신호(CON1)는 하이 레벨이 되고, 재시작제어신호(DIS)도 하이 레벨이 된다. 그러면 VI 컨버터(200)가 디스에이블된다.

시점 T6 이후부터, 전압(VC12) 및 정규 전압(VRT)은 감소하기 시작한다.

시점 T7에 제1 전원 전압(LVCC)이 기준 전압 UV+보다 큰 전압이 되더라고, VI 컨버터(200)는 디스에이블 상태로 유지된다. 따라서 스위치 제어 회로(60)는 제1 전원 전압(LVCC)이 정상 상태가 되더라도 재시작되지 않는다.

시점 T8에 정규 전압(VRT)이 시작기준전압 0.1V에 도달한 시점에 자동재시작신호(ATR)에 의해 VI 컨버터(200)가 인에이블된다. 따라서 스위치 제어 회로(60)는 정규 전압(VRT)이 시작기준전압 0.1V만큼 감소한 후에 재시작된다. 앞서 언급한 바와 같이, 스위칭 동작이 정지되었다가 다시 시작할 때는 소프트 스타트 동작에 따라 스위칭 주파수가 고주파에서 저주파수로 감소해야 한다. 이를 위해서는 주파주제어전류(IRT)가 큰 전류에서 점점 감소해야 한다.

주파주제어전류(IRT)가 큰 전류에서 점점 감소하기 위해서는, VI 컨버터(200)가 인에이블되는 시점에 정규 전압(VRT)이 충분히 낮은 전압 상태이어야 한다. 본 발명의 실시 예에서는 이를 위해서 제1 전원 전압(LVCC)이 기준 전압 UV+가 되더라도 VI 컨버터(200)를 동작시키지 않고, 적어도 정규 전압(VRT)이 충분히 낮은 전압이 될때까지 VI 컨버터(200)의 디스에이블 상태를 유지시킨다. 따라서 안정적인 소프트 스타트 동작을 보장한다.

이와 같이, 본 발명의 실시 예에 따른 자동 재시작 회로 및 이를 포함하는 스위치 제어 회로는 별도의 입력 핀 추가 없이 자동 재시작이 가능하고, 안정적으로 소프트 스타트 동작을 제공할 수 있다.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

전원 공급 장치(40), 제어 IC 칩(50), 스위치 제어 회로(60), 트랜스포머(20)
상측 스위치(M1), 하측 스위치(M2), 피드백 회로(30), 제1 코일(CO1)
제2 코일(CO21), 제3 코일(CO22), 정류 다이오드(D2, D3), 스위치(CDS)
커패시터(C1, C2, C3, C4, C11, C12, C21, C31), 옵토-커플러(31)
저항(R1, R2, R3, R4, R5, R11, R12, R13, R21, R22), 포토 다이오드(PD)
포토 트랜지스터(PT), 션트 레귤레이터(32), 자동 재시작 회로(100)
VI 컨버터(200), 주파수 변조부(300), 저전압 판단부(400), 보호 회로(900) 상측 게이트 제어부(500), 하측 게이트 제어부(600), 기준 전압 생성부(410)
상측 게이트 구동부(700), 하측 게이트 구동부(800), 내부 바이어스부(420)
오차 증폭기(210), 트랜지스터(211), 인버터(110, 530), 시작 비교기(120)
OR 게이트(140), SR 플립플롭(130, 150, 370, 950), AND 게이트(160)
인버팅레벨시프터(910), 과전류비교기(920), 과전압비교기(930),
카운터(170), OR 게이트(940), SR 플립플롭(950) 전류 복사부(310)
제1 종속 전류원(320), 제2 종속 전류원(330), 제1 비교기(350)
제2 비교기(360), 디바이더(380), 지연부(510, 610), NOR 게이트(520, 620)

Claims

전력 공급 장치의 출력 전압에 대응하는 피드백 전압을 입력받고, 상기 피드백 전압과 정규 전압 간의 차에 의해 발생되어 상기 정규 전압을 레귤레이션 하기 위한 주파수 제어 전류를 생성하는 VI 컨버터를 포함하는 스위치 제어 회로의 자동 재시작 회로에 있어서,
상기 정규 전압과 소정의 시작기준전압을 비교한 결과에 따라 자동재시작신호를 생성하는 비교기,
상기 스위치 제어 회로의 보호 동작에 트리거되어, 상기 보호 동작 시작 시점으로부터 소정의 지연기간만큼 지연된 시점에 상기 VI 컨버터를 디스에이블시키기 위한 카운트신호를 출력하는 카운터, 및
상기 자동재시작신호에 의해 상기 VI 컨버터를 인에이블시키고, 상기 카운트신호에 대응하는 디스에이블제어신호에 따라 상기 VI 컨버터를 디스에이블시키는 제1 SR 플립플롭을 포함하는 자동 재시작 회로.
제1항에 있어서,
상기 비교기는,
상기 정규 전압이 상기 시작기준전압까지 감소하면 상기 VI 컨버터를 인에이블시키기 위한 자동재시작신호를 생성하는 자동 재시작 회로.
제1항에 있어서,
상기 카운터는,
상기 보호 동작의 시작을 지시하는 셧다운신호를 상기 지연기간만큼 지연시켜 상기 VI 컨버터를 디스에이블시키기 위한 카운트신호를 생성하는 자동 재시작 회로.
제1항에 있어서,
상기 SR 플립플롭은,
상기 카운트신호가 입력되는 셋단 및 상기 자동재시작신호가 입력되는 리셋단을 포함하고,
상기 VI 컨버터를 디스에이블시키기 위한 카운트신호에 따라 상기 VI 컨버터를 디스에이블시키는 레벨의 제어신호를 생성하고, 상기 피드백정보가 상기 시작기준전압 이하일 때 발생하는 상기 자동재시작신호에 따라 상기 VI 컨버터를 인에이블시키는 레벨의 제어신호를 생성하는 자동 재시작 회로.
제1항에 있어서,
상기 스위치 제어 회로에 필요한 전원 전압이 소정의 기준 전압이하인 경우 발생하는 저전압 차단신호에 따라 상기 VI 컨버터를 디스에이블시키고, 상기 자동재시작신호에 따라 상기 VI 컨버터를 인에이블시키는 제2 SR 플립플롭을 더 포함하는 자동 재시작 회로.
제5항에 있어서,
상기 제2 SR 플립플롭은, 상기 정규 전압이 상기 시작기준전압 이하일 때 발생하는 자동재시작신호에 따라 상기 VI 컨버터를 인에이블시키는 자동 재시작 회로.
제1항에 있어서,
상기 VI 컨버터를 인에이블시키는 자동재시작신호에 의해 상기 스위치 제어회로의 보호 동작이 리셋 되는 자동 재시작 회로.
전력 공급 장치의 출력 전압에 대응하는 피드백 전압을 입력받아 스위칭 동작을 제어하는 스위치 제어 회로에 있어서,
상기 피드백 전압과 정규 전압의 차에 따라 상기 정규 전압을 레귤레이션 하기 위한 주파수 제어 전류를 생성하는 VI 컨버터,
상기 스위치 제어 회로를 보호하기 위한 보호 동작을 제어하는 보호 회로, 및
상기 보호 동작에 의해 트리거되어 소정 지연 기간 후에 상기 VI 컨버터를 디스에이블시키고, 상기 정규 전압을 이용하여 상기 스위치 제어 회로의 재시작을 제어하는 자동 재시작 회로를 포함하는 스위치 제어 회로.
제8항에 있어서,
상기 자동 재시작 회로는,
상기 정규 전압과 소정의 시작기준전압을 비교한 결과에 따라 자동재시작신호를 생성하는 비교기,
상기 보호 동작에 트리거되어, 상기 보호 동작 시작 시점으로부터 소정의 지연기간만큼 지연된 시점에 상기 VI 컨버터를 디스에이블시키기 위한 카운트신호를 출력하는 카운터, 및
상기 자동재시작신호에 의해 상기 VI 컨버터를 인에이블시키고 상기 보호 회로를 리셋시키며, 상기 카운트신호에 대응하는 디스에이블제어신호에 따라 상기 VI 컨버터를 디스에이블시키는 제1 SR 플립플롭을 포함하는 스위치 제어 회로.
제9항에 있어서,
상기 비교기는,
상기 정규 전압이 상기 시작기준전압까지 감소하면 상기 VI 컨버터를 인에이블시고, 상기 보호 회로를 리셋시키기 위한 자동재시작신호를 생성하는 스위치 제어 회로.
제9항에 있어서,
상기 보호 회로는,
상기 보호 동작 기간 동안 스위칭 동작을 정지시키는 셧다운신호를 생성하고,
상기 카운터는,
상기 스위칭 동작을 정지시키는 셧다운신호를 상기 지연 기간만큼 지연시켜 상기 VI 컨버터를 디스에이블시키기 위한 카운트신호를 생성하는 스위치 제어 회로.
제9항에 있어서,
상기 제1 SR 플립플롭은,
상기 카운트신호가 입력되는 셋단 및 상기 자동재시작신호가 입력되는 리셋단을 포함하고,
상기 VI 컨버터를 디스에이블시키기 위한 카운트신호에 따라 상기 VI 컨버터를 디스에이블시키는 레벨의 제어신호를 생성하고, 상기 피드백정보가 상기 시작기준전압 이하일 때 발생하는 상기 자동재시작신호에 따라 상기 VI 컨버터를 인에이블시키는 레벨의 제어신호를 생성하는 스위치 제어 회로.
제9항에 있어서,
상기 스위치 제어 회로는,
상기 스위치 제어 회로에 필요한 전원 전압이 소정의 기준 전압이하인 경우 발생하는 저전압 차단신호에 따라 상기 VI 컨버터를 디스에이블시키고, 상기 자동재시작신호에 따라 상기 VI 컨버터를 인에이블시키는 제2 SR 플립플롭을 더 포함하는 스위치 제어 회로.
제13항에 있어서,
상기 제2 SR 플립플롭은, 상기 피드백정보가 상기 시작기준전압 이하일 때 발생하는 자동재시작신호에 따라 상기 VI 컨버터를 인에이블시키는 스위치 제어 회로.
제9항에 있어서,
상기 VI 컨버터는,
상기 정규 전압이 입력되는 제1 입력단, 소정의 기준 전압이 입력되는 제2입력단, 및 상기 기준 전압과 상기 정규 전압의 차이를 증폭하는 오차 증폭기, 및
상기 오차 증폭기의 출력에 따라 도통되고 상기 제1 입력단에 연결되어 있는 트랜지스터를 포함하고,
상기 주파수 제어 전류는 상기 트랜지스터에 흐르는 전류인 스위치 제어 회로.
제15항에 있어서,
상기 자동 재시작 회로는,
상기 보호 동작이 발생한 시점으로부터 상기 지연 기간 뒤의 시점에 상기 오차 증폭기를 디스에이블시키고,
상기 정규 전압이 소정의 시작기준전압에 도달한 시점에 상기 오차 증폭기를 인에이블시키는 스위치 제어 회로.
제8항에 있어서,
상기 피드백 전압은,
상기 출력 전압에 대응하는 전류가 흐르는 포토 다이오드와 옵토 커플러를 형성하는 포토 트랜지스터의 전류에 따라 결정되는 전압인 스위치 제어 회로.
전력 공급 장치의 출력 전압에 대응하는 피드백 전압을 입력받아 스위칭 동작을 제어하는 스위치 제어 방법에 있어서,
상기 피드백 전압과 정규 전압의 차에 따라 상기 정규 전압을 레귤레이션 하기 위한 주파수 제어전류를 생성하는 단계,
상기 스위치 제어 회로를 보호하기 위해 스위칭 동작이 정지하는 단계,
상기 보호 동작 발생 시점으로부터 소정 지연 기간 후에 상기 주파수 제어 전류 생성 단계를 디스에이블시키는 단계, 및
상기 정규 전압을 이용하여 상기 주파수 제어 전류 생성 단계를 인에이블시키는 단계를 포함하는 스위치 제어 방법.
제18항에 있어서,
상기 주파수 제어 전류 생성 단계를 인에이블시키는 단계는,
상기 정규 전압과 소정의 시작기준전압을 비교하는 단계, 및
상기 비교 결과 상기 정규 전압이 상기 시작기준전압에 도달하면 상기 주파수 제어 전류 생성을 인에이블시키는 단계를 포함하는 스위치 제어 방법.
제18항에 있어서,
상기 피드백 전압은,
상기 출력 전압에 대응하는 전류가 흐르는 포토 다이오드와 옵토 커플러를 형성하는 포토 트랜지스터의 전류에 따라 결정되는 전압인 스위치 제어 방법.