KR20120095157A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
KR20120095157A
KR20120095157A KR1020110014657A KR20110014657A KR20120095157A KR 20120095157 A KR20120095157 A KR 20120095157A KR 1020110014657 A KR1020110014657 A KR 1020110014657A KR 20110014657 A KR20110014657 A KR 20110014657A KR 20120095157 A KR20120095157 A KR 20120095157A
Authority
KR
South Korea
Prior art keywords
lead frame
interposer
semiconductor die
die
leads
Prior art date
Application number
KR1020110014657A
Other languages
Korean (ko)
Other versions
KR101217434B1 (en
Inventor
배재민
김병진
전형일
이상현
방원배
조창식
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020110014657A priority Critical patent/KR101217434B1/en
Publication of KR20120095157A publication Critical patent/KR20120095157A/en
Application granted granted Critical
Publication of KR101217434B1 publication Critical patent/KR101217434B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Abstract

PURPOSE: A semiconductor device is provided to electrically connect a lead frame to a semiconductor die by including an interposer between the lead frame and the semiconductor die. CONSTITUTION: A lead frame(110) includes a die pad and a plurality of leads. An interposer(120) is attached to the upper side of the lead frame and is electrically connected to the lead frame. A semiconductor die(130) is attached to the upper side of the interposer and is electrically connected to the interposer. An encapsulant(140) surrounds the semiconductor die and the interposer and is formed on the upper side of the lead frame to expose the upper side of the semiconductor die. The interposer is larger than the semiconductor die.

Description

반도체 디바이스 {SEMICONDUCTOR DEVICE}Semiconductor device {SEMICONDUCTOR DEVICE}

본 발명은 반도체 디바이스에 관한 것이다.
The present invention relates to a semiconductor device.

최근 전자 제품들은 반도체 디바이스를 이용하여 제작되고 있다. 이러한 전자 제품들은 크기는 작아질 것이 요구되는 반면, 그 기능은 증가될 것이 요구되고 있다. 이러한 요구에 따라서, 전자 제품을 구성하는 반도체 디바이스는 경박단소화 구조로 제조되고 있으며 반도체 디바이스의 입출력 단자수를 증가시키는 방안이 계속적으로 연구되고 있다.
Recently, electronic products have been manufactured using semiconductor devices. These electronic products are required to be smaller in size, while their functionality is required to be increased. In response to these demands, semiconductor devices constituting electronic products have been manufactured with a light and thin structure, and methods for increasing the number of input / output terminals of semiconductor devices have been continuously studied.

본 발명의 목적은 리드 프레임과 반도체 다이 사이의 전기적 연결을 용이하게 하면서 리드 프레임과 반도체 다이 사이의 입출력 단자 수를 증가시킬 수 있는 반도체 디바이스를 제공하는 데 있다.
It is an object of the present invention to provide a semiconductor device capable of increasing the number of input and output terminals between a lead frame and a semiconductor die while facilitating electrical connection between the lead frame and the semiconductor die.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 반도체 디바이스는 다이 패드와, 상기 다이 패드의 사방에 인접하게 위치하는 다수의 리드를 포함하는 리드 프레임; 상기 리드 프레임의 상부에 부착되고 상기 리드 프레임과 전기적으로 연결되는 인터포저; 상기 인터포저의 상부에 부착되고 상기 인터포저와 전기적으로 연결되는 반도체 다이; 및 상기 반도체 다이와 상기 인터포저를 감싸되 상기 반도체 다이의 상부를 노출시키도록 상기 리드 프레임의 상부에 형성되는 인캡슐런트를 포함하며, 상기 인터포저는 상기 반도체 다이보다 큰 크기를 가지는 것을 특징으로 한다.In order to achieve the above object, a semiconductor device according to an embodiment of the present invention includes a lead frame including a die pad and a plurality of leads located adjacent to all sides of the die pad; An interposer attached to an upper portion of the lead frame and electrically connected to the lead frame; A semiconductor die attached to the top of the interposer and electrically connected to the interposer; And an encapsulant formed on an upper portion of the lead frame to surround the semiconductor die and the interposer and to expose the upper portion of the semiconductor die, wherein the interposer has a larger size than the semiconductor die. .

상기 인터포저는 하부에 형성된 제 1 패턴을 더 포함하며, 상기 제 1 패턴을 통해 상기 리드 프레임과 전기적으로 연결될 수 있다.The interposer may further include a first pattern formed at a lower portion thereof and may be electrically connected to the lead frame through the first pattern.

상기 인터포저는 상부에 형성된 제 2 패턴을 더 포함하며, 상기 제 2 패턴을 통해 상기 반도체 다이와 전기적으로 연결될 수 있다.The interposer may further include a second pattern formed thereon, and may be electrically connected to the semiconductor die through the second pattern.

또한, 본 발명의 실시예에 따른 반도체 디바이스는 상기 반도체 다이의 하부에 형성되는 도전성 범프를 더 포함하며, 상기 도전성 범프는 상기 제 2 패턴에 접촉할 수 있다. In addition, the semiconductor device may further include a conductive bump formed under the semiconductor die, and the conductive bump may contact the second pattern.

상기 인터포저는 상부에 형성된 본딩 패드를 더 포함하며, 본 발명의 실시예에 따른 반도체 디바이스는 상기 본딩 패드와 상기 리드 프레임을 전기적으로 연결하는 도전성 와이어를 더 포함할 수 있다.The interposer may further include a bonding pad formed thereon, and the semiconductor device may further include a conductive wire electrically connecting the bonding pad and the lead frame.

또한, 본 발명의 실시예에 따른 반도체 디바이스는 상기 인터포저와 상기 리드 프레임 사이에 개재되는 접착층을 더 포함할 수 있다.In addition, the semiconductor device according to the embodiment of the present invention may further include an adhesive layer interposed between the interposer and the lead frame.

또한, 본 발명의 실시예에 따른 반도체 디바이스는 상기 리드 프레임의 하부에 형성되는 산화 방지층을 더 포함할 수 있다.In addition, the semiconductor device according to the embodiment of the present invention may further include an anti-oxidation layer formed under the lead frame.

상기 리드 프레임은 다수의 변과 모서리를 갖는 다이 패드; 상기 다이 패드의 각 모서리로부터 외부 방향으로 연장된 다수의 타이바; 상기 다이 패드의 각 변으로부터 외측 방향으로 이격되고, 상기 다이 패드의 각 변과 나란한 다수의 파워링; 상기 다수의 파워링으로부터 외부 방향으로 이격되고, 상기 다수의 파워링과 수직한 방향으로 배열되도록 배치되는 다수의 내부 리드;및 상기 다수의 내부 리드로부터 외부 방향으로 이격되고, 상기 다수의 내부 리드와 교대로 배열되도록 배치되는 다수의 외부 리드를 포함할 수 있다. The lead frame includes a die pad having a plurality of sides and edges; A plurality of tie bars extending outwardly from each corner of the die pad; A plurality of power rings spaced outwardly from each side of the die pad and parallel to each side of the die pad; A plurality of internal leads spaced apart from the plurality of power rings in an outward direction and arranged to be arranged in a direction perpendicular to the plurality of power rings; and a plurality of internal leads spaced apart from the plurality of internal leads in an outward direction. It may include a plurality of external leads arranged alternately.

상기 인터포저는 상기 다이패드, 상기 다수의 타이바, 상기 다수의 파워링, 상기 다수의 내부 리드 및 상기 다수의 외부 리드를 덮는 크기를 가질 수 있다. The interposer may have a size covering the die pad, the plurality of tie bars, the plurality of power rings, the plurality of inner leads, and the plurality of outer leads.

상기 인터포저는 상기 다이 패드를 덮는 크기를 가질 수 있다. The interposer may have a size covering the die pad.

또한 상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 반도체 디바이스는 다수의 변과 모서리를 갖는 다이 패드; 상기 다이 패드의 각 모서리로부터 외부 방향으로 연장된 다수의 타이바; 상기 다이 패드의 각 변으로부터 외측 방향으로 이격되고, 상기 다이 패드의 각 변과 나란한 다수의 파워링; 상기 다수의 파워링으로부터 외부 방향으로 이격되고, 상기 다수의 파워링과 수직한 방향으로 배열되도록 배치되는 다수의 내부 리드; 및 상기 다수의 내부 리드로부터 외부 방향으로 이격되고, 상기 다수의 내부 리드와 교대로 배열되도록 배치되는 다수의 외부 리드를 포함하는 리드 프레임; 상기 리드 프레임의 상부에 배치되며, 상기 리드 프레임과 전기적으로 연결되는 반도체 다이; 및 상기 반도체 다이를 감싸되 상기 반도체 다이의 상부를 노출시키도록 상기 리드 프레임의 상부에 형성되는 인캡슐런트를 포함하는 것을 특징으로 한다. In addition, in order to achieve the above object, a semiconductor device according to an embodiment of the present invention includes a die pad having a plurality of sides and corners; A plurality of tie bars extending outwardly from each corner of the die pad; A plurality of power rings spaced outwardly from each side of the die pad and parallel to each side of the die pad; A plurality of internal leads spaced apart from the plurality of power rings in an outward direction and arranged to be arranged in a direction perpendicular to the plurality of power rings; And a plurality of outer leads spaced apart from the plurality of inner leads in an outward direction and arranged to be alternately arranged with the plurality of inner leads; A semiconductor die disposed on the lead frame and electrically connected to the lead frame; And an encapsulant formed on an upper portion of the lead frame to surround the semiconductor die and expose the upper portion of the semiconductor die.

상기 반도체 다이는 상기 다이 패드, 상기 파워링 패드, 상기 내부 리드 및 상기 외부 리드를 덮는 크기를 가질 수 있다.The semiconductor die may have a size covering the die pad, the powering pad, the inner lead, and the outer lead.

상기 반도체 다이는 상기 다수의 내부 리드와 접촉하는 다수의 내부 패드; 상기 다수의 외부 리드와 접촉하며 상기 다수의 내부 패드와 교대로 배열되도록 배치되는 다수의 외부 패드를 포함할 수 있다.
The semiconductor die includes a plurality of inner pads in contact with the plurality of inner leads; It may include a plurality of outer pads in contact with the plurality of external leads and arranged to alternate with the plurality of inner pads.

본 발명의 실시예에 따른 반도체 디바이스는 서로 교대로 배치되는 다수의 내부 리드와 다수의 외부 리드를 가지는 리드 프레임과, 리드 프레임과 반도체 다이 사이에 배치되는 인터포저를 구비함으로써, 리드 프레임과 반도체 다이 사이의 전기적 연결을 용이하게 하면서 리드 프레임과 반도체 다이 사이의 입출력 단자 수를 증가시킬 수 있다. A semiconductor device according to an embodiment of the present invention includes a lead frame having a plurality of internal leads and a plurality of external leads disposed alternately with each other, and an interposer disposed between the lead frame and the semiconductor die, thereby providing a lead frame and a semiconductor die. It is possible to increase the number of input and output terminals between the lead frame and the semiconductor die while facilitating the electrical connection therebetween.

또한, 본 발명의 실시예에 따른 반도체 디바이스는 서로 교대로 배치되는 다수의 내부 리드와 다수의 외부 리드를 가지는 리드 프레임과, 다수의 내부 패드와 다수의 외부 패드를 가지는 반도체 다이를 구비함으로써, 간단한 구조로 리드 프레임과 반도체 다이 사이의 전기적 연결을 용이하게 하면서 리드 프레임과 반도체 다이의 사이의 입출력 단자 수를 증가시킬 수 있고 미세한 피치를 가지는 패드를 포함하는 반도체 다이의 사용을 가능하게 할 수 있다.
In addition, the semiconductor device according to the embodiment of the present invention is simple by having a lead frame having a plurality of internal leads and a plurality of external leads alternately arranged, and a semiconductor die having a plurality of internal pads and a plurality of external pads. The structure may facilitate the electrical connection between the lead frame and the semiconductor die while increasing the number of input and output terminals between the lead frame and the semiconductor die and may enable the use of a semiconductor die including pads having a fine pitch.

도 1은 본 발명의 일 실시예에 따른 반도체 디바이스의 단면도이다.
도 2는 도 1의 반도체 디바이스 중 리드 프레임의 평면도이다.
도 3은 본 발명의 다른 실시예에 따른 반도체 디바이스의 단면도이다.
도 4는 본 발명의 또다른 실시예에 따른 반도체 디바이스의 단면도이다.
도 5는 4의 반도체 디바이스 중 반도체 다이의 패드 배열을 보여주는 평면도이다. 1 is a cross-sectional view of a semiconductor device according to an embodiment of the present invention.
FIG. 2 is a plan view of a lead frame of the semiconductor device of FIG. 1.
3 is a cross-sectional view of a semiconductor device according to another embodiment of the present invention.
4 is a cross-sectional view of a semiconductor device according to another embodiment of the present invention.
5 is a plan view showing a pad arrangement of a semiconductor die of four semiconductor devices.

이하에서 첨부된 도면과 실시예를 참조하여 본 발명에 따른 반도체 디바이스에 대해 상세히 설명하기로 한다. Hereinafter, a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings and embodiments.

도 1은 본 발명의 일 실시예에 따른 반도체 디바이스의 단면도이고, 도 2는 도 1의 반도체 디바이스 중 리드 프레임의 평면도이다. 1 is a cross-sectional view of a semiconductor device according to an exemplary embodiment of the present invention, and FIG. 2 is a plan view of a lead frame of the semiconductor device of FIG. 1.

도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 반도체 디바이스(100)는 리드 프레임(110), 인터포저(120), 반도체 다이(130) 및 인캡슐런트(140)를 포함한다. 1 and 2, a semiconductor device 100 according to an embodiment of the present invention includes a lead frame 110, an interposer 120, a semiconductor die 130, and an encapsulant 140. .

상기 리드 프레임(110)은 금속 스트립(metal strip)을 기계적 스탬핑(mechanical stamping) 또는 화학적 에칭(chemical etching)에 의해 제조된다. 이러한 리드 프레임(110)은 반도체 다이(120)와 외부 회로를 연결해주는 전선(lead) 역할과, 반도체 디바이스(100)를 외부 장치에 고정시켜 주는 버팀대(frame)의 역할을 한다. 상기 리드 프레임(110)은 크게 다수의 변과 모서리를 갖는 다이 패드(111)와, 다이 패드(111)의 사방에 인접하게 위치하는 다수의 리드들(112, 113, 114, 115, 116)을 포함한다. The lead frame 110 is manufactured by mechanical stamping or chemical etching of a metal strip. The lead frame 110 serves as a lead connecting the semiconductor die 120 and an external circuit, and serves as a brace for fixing the semiconductor device 100 to an external device. The lead frame 110 includes a die pad 111 having a large number of sides and corners, and a plurality of leads 112, 113, 114, 115, and 116 positioned adjacent to all sides of the die pad 111. Include.

구체적으로 상기 다이 패드(111)는 대략 사각 판 형태로서, 네개의 변과 네개의 모서리를 갖는다. 이러한 다이 패드(111)는 인터포저(120)와 반도체 다이(130)가 배치되는 공간을 제공한다. 또한, 상기 다이 패드(111)는 가장 자리를 따라 형성되는 다수의 홀(111a)을 가진다. 이러한 다수의 홀(111a)은 인캡슐런트(140)의 형성시 수지가 채워지는 공간을 제공하여 리드 프레임(110)과 인캡슐런트(140)의 결합력을 향상시킨다. Specifically, the die pad 111 has a substantially rectangular plate shape and has four sides and four corners. The die pad 111 provides a space in which the interposer 120 and the semiconductor die 130 are disposed. In addition, the die pad 111 has a plurality of holes 111a formed along edges. The plurality of holes 111a may provide a space in which the resin is filled when the encapsulant 140 is formed to improve the coupling force between the lead frame 110 and the encapsulant 140.

상기 다수의 리드들(112, 113, 114, 115, 116)은 다수의 타이바(112), 다수의 파워 링(113), 다수의 지지바(114), 다수의 내부 리드(115) 및 다수의 외부 리드(116)로 구분된다. The plurality of leads 112, 113, 114, 115, and 116 include a plurality of tie bars 112, a plurality of power rings 113, a plurality of support bars 114, a plurality of internal leads 115, and a plurality of leads. Of the external leads 116.

구체적으로, 상기 타이바(112)는 다이 패드(111)의 각 모서리로부터 외부 방향으로 연장된다. 즉, 상기 타이바(112)는 다이 패드(111)의 각 모서리로부터 외부 방향인 동시에 가상의 대각선 방향으로 연장된다. 이러한 타이바(112)는 리드 프레임(110)의 편평도를 유지하는 역할을 한다. 도시하진 않았지만, 상기 타이바(112)의 하면 일부는 하프-에칭되어 인캡슐런트(140)의 형성시 수지가 채워지는 공간을 제공함으로써 리드 프레임(110)과 인캡슐런트(140)의 결합력을 향상시킨다. Specifically, the tie bar 112 extends outward from each corner of the die pad 111. That is, the tie bars 112 extend outward from each corner of the die pad 111 and in a virtual diagonal direction. The tie bar 112 serves to maintain the flatness of the lead frame 110. Although not shown, a portion of the bottom surface of the tie bar 112 is half-etched to provide a space where the resin is filled when the encapsulant 140 is formed, thereby improving the coupling force between the lead frame 110 and the encapsulant 140. Improve.

상기 다수의 파워 링(113)은 다이 패드(111)의 각 변으로부터 외측 방향으로 이격되고, 다이 패드(111)의 각 변과 나란하게 배치된다. 이러한 다수의 파워링(113)은 반도체 다이(130)의 전원 패드와 전기적으로 연결되어, 외부 장치로부터 반도체 다이(130)로 전원을 공급하는 경로를 제공한다. 한편, 상기 다수의 파워 링(113)의 하면 일부도 하프-에칭되어 인캡슐런트(140)의 형성시 수지가 채워지는 공간을 제공하여 리드 프레임(110)과 인캡슐런트(140)의 결합력을 향상시킨다. The plurality of power rings 113 are spaced apart from each side of the die pad 111 in an outward direction, and are arranged in parallel with each side of the die pad 111. The plurality of power rings 113 are electrically connected to the power pads of the semiconductor die 130 to provide a path for supplying power from the external device to the semiconductor die 130. On the other hand, a portion of the lower surface of the plurality of power ring 113 is also half-etched to provide a space where the resin is filled when the encapsulant 140 is formed to improve the coupling force between the lead frame 110 and the encapsulant 140. Improve.

상기 다수의 지지바(114)는 다이 패드(111)와 다수의 파워 링(113)을 상호간 연결한다. 그러나, 이러한 다수의 지지바(114)는 반도체 디바이스(100)의 제조 공정 중 다이 패드(110)와 다수의 파워 링(113) 사이의 전기적 분리를 위해 제거된다. The plurality of support bars 114 connect the die pad 111 and the plurality of power rings 113 to each other. However, these multiple support bars 114 are removed for electrical separation between the die pad 110 and the plurality of power rings 113 during the manufacturing process of the semiconductor device 100.

상기 다수의 내부 리드(115)는 다수의 파워 링(113)으로부터 외부 방향으로 이격되고, 다수의 파워 링(113)과 수직한 방향으로 배열되도록 배치된다. 여기서, 상기 다수의 내부 리드(115)중 다수의 외부 리드(116)와 인접한 부분은 다른 부분보다 작은 폭을 가질 수 있다. 이러한 다수의 내부 리드(115)는 반도체 디바이스(100) 중 인캡슐런트(140)의 하부로 노출되며, 외부 장치에 솔더 등을 통해 실장되어 외부 장치와 전기적으로 연결된다.The plurality of inner leads 115 are spaced apart from the plurality of power rings 113 in an outward direction and arranged to be perpendicular to the plurality of power rings 113. Here, a portion of the plurality of inner leads 115 adjacent to the plurality of outer leads 116 may have a smaller width than other portions. The plurality of internal leads 115 are exposed to the lower portion of the encapsulant 140 of the semiconductor device 100, and are mounted on the external device through solder or the like to be electrically connected to the external device.

상기 다수의 외부 리드(116)는 다수의 내부 리드(115)로부터 외부 방향으로 이격되고, 다수의 내부 리드(115)와 교대로 배열되도록 배치된다. 여기서, 상기 다수의 외부 리드(116)중 다수의 내부 리드(115)와 인접한 부분은 다른 부분보다 작은 폭을 가질 수 있다. 이는 다수의 외부 리드(116)와 다수의 내부 리드(115)의 접촉될 가능성을 줄이고, 다수의 외부 리드(116)와 다수의 내부 리드(115)의 접촉을 방지하기 위해 필요한 공간의 크기를 줄이기 위해서이다. 이러한 다수의 외부 리드(116)는 반도체 디바이스(100) 중 인캡슐런트(140)의 하부로 노출되며, 외부 장치에 솔더 등을 통해 실장되어 외부 장치와 전기적으로 연결된다. 여기서, 상기 다수의 외부 리드(116)와 다수의 내부 리드(115)는 교대로 배열되기 때문에, 외부 장치와 반도체 다이(130) 사이에 입출력 단자 수가 증가될 수 있다.
The plurality of outer leads 116 are spaced apart from the plurality of inner leads 115 in an outward direction, and are arranged to alternate with the plurality of inner leads 115. Here, a portion of the plurality of outer leads 116 adjacent to the plurality of inner leads 115 may have a smaller width than other portions. This reduces the possibility of contacting the plurality of outer leads 116 and the plurality of inner leads 115 and reduces the amount of space required to prevent the contact of the plurality of outer leads 116 and the plurality of inner leads 115. For that. The plurality of external leads 116 are exposed to the lower part of the encapsulant 140 of the semiconductor device 100, and are mounted on the external device through solder or the like and electrically connected to the external device. Here, since the plurality of outer leads 116 and the plurality of inner leads 115 are alternately arranged, the number of input / output terminals may increase between the external device and the semiconductor die 130.

상기 인터포저(120)는 접착 부재(미도시)에 의해 리드 프레임(110)의 상부에 부착된다. 이러한 인터포저(120)는 하부에 형성된 제 1 패턴(121)을 포함하며, 제 1 패턴(121)을 통해 리드 프레임(110)과 전기적으로 연결된다. 또한, 상기 인터포저(120)는 상부에 형성된 제 2 패턴(122)을 포함하며, 제 2 패턴(122)을 통해 반도체 다이(130)와 전기적으로 연결된다. 상기 인터포저(120)는 인쇄 회로 기판, 회로 테이프, 회로 필름 또는 그 등가물로 이루어짐이 가능하며, 여기서 그 종류를 한정하는 것은 아니다. 여기서, 상기 인터포저(120)는 반도체 다이(130) 보다 큰 크기를 가진다. 또한, 상기 인터포저(120)는 리드 프레임(110)의 다이 패드(111), 다수의 타이바(112), 다수의 파워 링(113), 다수의 내부 리드(115) 및 다수의 외부 리드(116)를 덮는 크기를 가진다. 이에 따라, 상기 인터포저(120)는 리드 프레임(110)의 상부에 배치되는 반도체 다이(130)의 크기를 크게 제한하지 않으면서 리드 프레임(110)과 반도체 다이(130)의 전기적 연결을 용이하게 할 수 있으며, 방열 성능을 향상시킬 수 있다.
The interposer 120 is attached to the upper portion of the lead frame 110 by an adhesive member (not shown). The interposer 120 includes a first pattern 121 formed at a lower portion thereof and is electrically connected to the lead frame 110 through the first pattern 121. In addition, the interposer 120 includes a second pattern 122 formed thereon, and is electrically connected to the semiconductor die 130 through the second pattern 122. The interposer 120 may be formed of a printed circuit board, a circuit tape, a circuit film, or an equivalent thereof, and the type of the interposer 120 is not limited thereto. Here, the interposer 120 has a larger size than the semiconductor die 130. In addition, the interposer 120 may include a die pad 111, a plurality of tie bars 112, a plurality of power rings 113, a plurality of inner leads 115, and a plurality of outer leads of the lead frame 110. 116). Accordingly, the interposer 120 facilitates electrical connection between the lead frame 110 and the semiconductor die 130 without greatly limiting the size of the semiconductor die 130 disposed on the lead frame 110. Can improve heat dissipation performance.

상기 반도체 다이(130)는 접착 부재(미도시)에 의해 인터포저(120)의 상부에 부착된다. 이러한 반도체 다이(130)는, 하부에 형성되고 인터포저(120)의 제 2 패턴(122)에 접촉하는 도전성 범프(135)를 포함하며, 도전성 범프(135)를 통해 인터포저(120)와 전기적으로 연결된다. 상기 반도체 다이(130)는 실리콘 기판상에 다수의 트랜지스터, 저항, 캐패시터 등이 집적되어 있는 회로를 말한다. 이러한 반도체 다이(130)는 기계를 제어하거나 정보를 기억하는 일 등을 수행한다. 여기서, 상기 반도체 다이(130)는 반도체 다이 자체를 관통하여 형성된 비아를 통해 인터포저(120)와 전기적으로 연결되는 TSV(Through Silicon Via) 형의 반도체 다이일 수 있으나, 도전성 와이어에 의해 인터포저(120)와 전기적으로 연결되는 일반적인 반도체 다이일 수도 있다.
The semiconductor die 130 is attached to the upper portion of the interposer 120 by an adhesive member (not shown). The semiconductor die 130 includes a conductive bump 135 formed at a lower portion thereof and in contact with the second pattern 122 of the interposer 120, and electrically connected to the interposer 120 through the conductive bump 135. Is connected. The semiconductor die 130 refers to a circuit in which a plurality of transistors, resistors, capacitors, and the like are integrated on a silicon substrate. The semiconductor die 130 controls a machine or stores information. Here, the semiconductor die 130 may be a through silicon via (TSV) type semiconductor die electrically connected to the interposer 120 through vias formed through the semiconductor die itself. It may also be a general semiconductor die in electrical connection with 120.

상기 인캡슐런트(140)는 인터포저(120)와 반도체 다이(130)를 감싸도록 리드 프레임(110)의 상부에 형성된다. 이러한 인캡슐런트(140)는 반도체 디바이스(100)의 외형을 유지하며, 반도체 다이(130) 등을 보호한다. 여기서, 상기 인캡슐런트(140)는 반도체 다이(130)의 상부를 노출시키도록 노출홈(140a)을 가지며, 노출홈(140a)을 통해 반도체 다이(130)의 동작에 의해 발생하는 열을 방출시킨다. 상기 인캡슐런트(140)는 수지, 예를 들어 에폭시 수지, 실리콘 수지 또는 그 등가물 중 선택된 어느 하나를 이용한 몰딩 공정에 의해 형성될 수 있다.
The encapsulant 140 is formed on the lead frame 110 to surround the interposer 120 and the semiconductor die 130. The encapsulant 140 maintains the appearance of the semiconductor device 100 and protects the semiconductor die 130 and the like. Here, the encapsulant 140 has an exposed groove 140a to expose the upper portion of the semiconductor die 130, and emits heat generated by the operation of the semiconductor die 130 through the exposed groove 140a. Let's do it. The encapsulant 140 may be formed by a molding process using any one selected from a resin, for example, an epoxy resin, a silicone resin, or an equivalent thereof.

상기 산화 방지층(150)은 리드 프레임(110)의 하부에 형성된다. 이러한 산화 방지층(150)은 인캡슐런트(140)의 하부로 노출되는 리드 프레임(110)이 산화되는 것을 방지한다. 이를 위해, 상기 산화 방지층(150)은 니켈(Ni), 금(Au) 및 유기 화합물 중 선택된 적어도 어느 하나로 형성될 수 있다.
The antioxidant layer 150 is formed under the lead frame 110. The anti-oxidation layer 150 prevents the lead frame 110 exposed under the encapsulant 140 from being oxidized. To this end, the antioxidant layer 150 may be formed of at least one selected from nickel (Ni), gold (Au), and an organic compound.

상기와 같이, 본 발명의 일 실시예에 따른 반도체 디바이스(100)은 서로 교대로 배치되는 다수의 내부 리드(115)와 다수의 외부 리드(116)를 가지는 리드 프레임(110)과, 리드 프레임(110)과 반도체 다이(130) 사이에 배치되는 인터포저(120)를 구비함으로써, 반도체 다이(130)의 크기를 크게 제한하지 않으면서 리드 프레임(110)과 반도체 다이(130) 사이의 전기적 연결을 용이하게 하면서 리드 프레임(110)과 반도체 다이(130) 사이의 입출력 단자 수를 증가시킬 수 있다.
As described above, the semiconductor device 100 according to an embodiment of the present invention includes a lead frame 110 having a plurality of internal leads 115 and a plurality of external leads 116 alternately arranged with each other, and a lead frame ( By having an interposer 120 disposed between the 110 and the semiconductor die 130, electrical connection between the lead frame 110 and the semiconductor die 130 can be achieved without greatly limiting the size of the semiconductor die 130. While making it easy, the number of input / output terminals between the lead frame 110 and the semiconductor die 130 can be increased.

다음은 본 발명의 다른 실시예에 따른 반도체 디바이스에 대해 설명하기로 한다. Next, a semiconductor device according to another exemplary embodiment of the present invention will be described.

도 3은 본 발명의 다른 실시예에 따른 반도체 디바이스의 단면도이다. 3 is a cross-sectional view of a semiconductor device according to another embodiment of the present invention.

본 발명의 다른 실시예에 따른 반도체 디바이스(200)는 본 발명의 일 실시예에 따른 반도체 디바이스(100)와 비교하여 리드 프레임(110)과 인터포저(220)의 연결 구조만 다를 뿐 동일한 구성을 가지면 동일한 역할을 한다. 이에 따라, 본 발명의 다른 실시예에 따른 반도체 디바이스(200)에 대해서는 리드 프레임(110)과 인터포저(220)의 연결 구조가 달라짐에 따라 달라진 구성들에 대해서 중점적으로 설명하기로 한다. The semiconductor device 200 according to another exemplary embodiment of the present invention has the same configuration except that only the connection structure of the lead frame 110 and the interposer 220 is different from that of the semiconductor device 100 according to the exemplary embodiment of the present invention. Having the same role. Accordingly, the configuration of the semiconductor device 200 according to another exemplary embodiment of the present disclosure will be described in detail as the connection structure between the lead frame 110 and the interposer 220 is changed.

도 3을 참조하면, 본 발명의 다른 실시예에 따른 반도체 디바이스(200)는 리드 프레임(110), 도금층(213), 접착층(217), 인터포저(220), 도전성 와이어(225), 반도체 다이(230) 및 인캡슐런트(240)를 포함한다. Referring to FIG. 3, a semiconductor device 200 according to another embodiment of the present invention may include a lead frame 110, a plating layer 213, an adhesive layer 217, an interposer 220, a conductive wire 225, and a semiconductor die. 230 and encapsulant 240.

상기 도금층(213)은 리드 프레임(110)의 상부에 도금 방법에 의해 형성된다. 이러한 도금층(213)은 리드 프레임(110)과 인터포저(220)를 전기적으로 연결하는 도전성 와이어(225)의 접속을 용이하게 한다. The plating layer 213 is formed on the lead frame 110 by a plating method. The plating layer 213 facilitates the connection of the conductive wire 225 electrically connecting the lead frame 110 and the interposer 220.

상기 접착층(217)은 리드 프레임(110)과 인터포저(220) 사이에 개재되어, 인터포저(220)를 리드 프레임(110)에 부착시키는 역할을 한다. The adhesive layer 217 is interposed between the lead frame 110 and the interposer 220 to attach the interposer 220 to the lead frame 110.

상기 인터포저(220)는 도 1의 인터포저(120)의 하부에 형성된 제 1 패턴(121) 대신 상부 가장 자리에 형성된 본딩 패드(220a)를 가진다. 이에 따라, 상기 인터포저(220)는 본딩 패드(220a)와 도금층(213)에 접속하는 도전성 와이어(225)에 의해 리드 프레임(110)과 전기적으로 연결된다. 그리고, 상기 인터포저(220)는 상부에서 본딩 패드(220a)의 내측에 형성된 제 2 패턴(222)을 포함하며, 제 2 패턴(222)을 통해 반도체 다이(230)와 전기적으로 연결된다. 여기서, 상기 인터포저(220)는 도전성 와이어(225)의 용이한 배치를 위해 다이 패드(111)와 대략 동일하고 반도체 다이(230) 보다 큰 크기를 가진다. The interposer 220 has a bonding pad 220a formed at an upper edge instead of the first pattern 121 formed at the lower portion of the interposer 120 of FIG. 1. Accordingly, the interposer 220 is electrically connected to the lead frame 110 by a conductive wire 225 connected to the bonding pad 220a and the plating layer 213. The interposer 220 includes a second pattern 222 formed inside the bonding pad 220a at an upper portion thereof, and is electrically connected to the semiconductor die 230 through the second pattern 222. Here, the interposer 220 is about the same as the die pad 111 and has a larger size than the semiconductor die 230 for easy placement of the conductive wire 225.

상기 도전성 와이어(225)는 본딩 패드(220a)와 도금층(213)에 접속되어 리드 프레임(110)과 인터포저(220)를 전기적으로 연결한다. The conductive wire 225 is connected to the bonding pad 220a and the plating layer 213 to electrically connect the lead frame 110 and the interposer 220.

상기 반도체 다이(230)는 하부에 형성된 도전성 범프(235)를 포함하고 인터포저(220) 보다 작은 크기를 가지며, 도 1의 반도체 다이(130)와 유사하다. The semiconductor die 230 includes a conductive bump 235 formed at a lower portion thereof, has a size smaller than that of the interposer 220, and is similar to the semiconductor die 130 of FIG. 1.

상기 인캡슐런트(240)는 노출홈(240a)을 포함하며, 도 1의 인슐런트(140)와 유사하다. The encapsulant 240 includes an exposed groove 240a and is similar to the insulator 140 of FIG. 1.

상기와 같이 본 발명의 다른 실시예에 따른 반도체 디바이스(200)는 서로 교대로 배치되는 다수의 내부 리드(115)와 다수의 외부 리드(116)를 가지는 리드 프레임(110)과, 리드 프레임(110)과 반도체 다이(230) 사이에 배치되는 인터포저(220)와, 리드 프레임(110)과 인터포저(220)를 전기적으로 연결하는 도전성 와이어(225)를 구비함으로써, 리드 프레임(110)과 반도체 다이(230) 사이의 전기적 연결을 용이하게 하면서 리드 프레임(110)과 반도체 다이(230)의 사이의 입출력 단자 수를 증가시킬 수 있고 방열 성능을 향상시키며, 리드 프레임(110)과 인터포저(220)의 전기적 연결을 단순화시킬 수 있다.
As described above, the semiconductor device 200 according to another exemplary embodiment of the present invention may include a lead frame 110 having a plurality of internal leads 115 and a plurality of external leads 116 disposed alternately with each other, and a lead frame 110. ) And an interposer 220 disposed between the semiconductor die 230 and a conductive wire 225 electrically connecting the lead frame 110 and the interposer 220, thereby providing the lead frame 110 and the semiconductor. It is possible to increase the number of input and output terminals between the lead frame 110 and the semiconductor die 230 while facilitating electrical connection between the die 230 and improve heat dissipation performance, the lead frame 110 and the interposer 220 Can simplify the electrical connection.

다음은 본 발명의 또다른 실시예에 따른 반도체 디바이스에 대해 설명하기로 한다. Next, a semiconductor device according to another embodiment of the present invention will be described.

도 4는 본 발명의 또다른 실시예에 따른 반도체 디바이스의 단면도이고, 도 5는 4의 반도체 디바이스 중 반도체 다이의 패드 배열을 보여주는 평면도이다. 4 is a cross-sectional view of a semiconductor device according to another exemplary embodiment of the present invention, and FIG. 5 is a plan view illustrating a pad arrangement of a semiconductor die among four semiconductor devices.

본 발명의 또다른 실시예에 따른 반도체 디바이스(300)는 본 발명의 일 실시예에 따른 반도체 디바이스(100)와 비교하여 리드 프레임(110)이 반도체 다이(330)와 직접 연결되는 구조만 다를 뿐 동일한 구성을 가지며 동일한 역할을 한다. 이에 따라, 본 발명의 또다른 실시예에 따른 반도체 디바이스(300)에 대해서는 리드 프레임(110)이 반도체 다이(330)와 직접 연결되는 구조에 따라 달라진 구성들에 대해서 중점적으로 설명하기로 한다. The semiconductor device 300 according to another embodiment of the present invention differs only from the structure in which the lead frame 110 is directly connected to the semiconductor die 330 as compared with the semiconductor device 100 according to the embodiment of the present invention. It has the same configuration and plays the same role. Accordingly, the semiconductor device 300 according to another exemplary embodiment of the present invention will be mainly described with respect to configurations changed according to a structure in which the lead frame 110 is directly connected to the semiconductor die 330.

도 4 및 도 5를 참조하면, 본 발명의 또다른 실시예에 따른 반도체 디바이스(300)는 리드 프레임(110), 반도체 다이(330) 및 인캡슐런트(340)를 포함한다. 4 and 5, a semiconductor device 300 according to another embodiment of the present invention includes a lead frame 110, a semiconductor die 330, and an encapsulant 340.

상기 반도체 다이(330)는 하부에 형성된 도전성 범프(335)를 포함하며, 도 1의 반도체 다이(130)와 유사하다. 다만, 상기 반도체 다이(330)는 리드 프레임(110)의 상부에 직접 배치되며, 도전성 범프(335)를 통해 리드 프레임(110)과 전기적으로 연결된다. 여기서, 반도체 다이(330)는 도전성 범프(335)를 통해 리드 프레임(110)에 직접 연결되기 때문에, 리드 프레임(110)의 다이 패드(111), 다수의 파워 링(113), 다수의 내부 리드(115) 및 다수의 외부 리드(116)를 덮는 크기를 가질 수 있다. The semiconductor die 330 includes a conductive bump 335 formed at a lower portion thereof, and is similar to the semiconductor die 130 of FIG. 1. However, the semiconductor die 330 is directly disposed on the lead frame 110, and is electrically connected to the lead frame 110 through the conductive bumps 335. Here, since the semiconductor die 330 is directly connected to the lead frame 110 through the conductive bump 335, the die pad 111, the plurality of power rings 113, and the plurality of internal leads of the lead frame 110. It may have a size to cover the 115 and the plurality of external leads 116.

또한, 반도체 다이(330)는, 도 5에 도시된 바와 같이 리드 프레임(110)의 다수의 내부 리드(115)와 다수의 외부 리드(116)과 대응되는 패턴으로 형성되는 다수의 내부 패드(332)와 다수의 외부 패드(334)를 포함하도록 형성될 수 있다. 즉, 다수의 내부 패드(332)는 다수의 내부 리드(332)와 접촉하며, 다수의 외부 패드(334)는 다수의 외부 리드(116)와 접촉하고 다수의 내부 패드(332)와 교대로 배열되도록 배치될 수 있다. 이에 따라, 미세한 피치를 가지는 패드를 포함하는 반도체 다이의 사용이 가능하게 될 수 있다. In addition, as illustrated in FIG. 5, the semiconductor die 330 may include a plurality of inner pads 332 formed in a pattern corresponding to the plurality of inner leads 115 and the plurality of outer leads 116 of the lead frame 110. ) And a plurality of outer pads 334. That is, the plurality of inner pads 332 are in contact with the plurality of inner leads 332, and the plurality of outer pads 334 are in contact with the plurality of outer leads 116 and alternately arranged with the plurality of inner pads 332. It may be arranged to. Thus, the use of a semiconductor die including pads with fine pitch can be enabled.

상기 인캡슐런트(340)는 노출홈(340a)을 가지며, 도 1의 인캡슐런트(140)와 유사하다. The encapsulant 340 has an exposed groove 340a and is similar to the encapsulant 140 of FIG. 1.

상기와 같이 본 발명의 또다른 실시예에 따른 반도체 디바이스(300)는 서로 교대로 배치되는 다수의 내부 리드(115)와 다수의 외부 리드(116)를 가지는 리드 프레임(110)과, 다수의 내부 패드(332)와 다수의 외부 패드(334)를 가지는 반도체 다이(330)를 구비함으로써, 간단한 구조로 리드 프레임(110)과 반도체 다이(330) 사이의 전기적 연결을 용이하게 하면서 리드 프레임(110)과 반도체 다이(330) 사이의 입출력 단자 수를 증가시킬 수 있고 미세한 피치를 가지는 패드를 포함하는 반도체 다이의 사용을 가능하게 할 수 있다.
As described above, the semiconductor device 300 according to another exemplary embodiment includes a lead frame 110 having a plurality of internal leads 115 and a plurality of external leads 116 disposed alternately with each other, and a plurality of internal devices. By providing a semiconductor die 330 having a pad 332 and a plurality of external pads 334, the lead frame 110 with a simple structure to facilitate the electrical connection between the lead frame 110 and the semiconductor die 330 The number of input / output terminals between the semiconductor die 330 and the semiconductor die 330 may be increased, and the use of the semiconductor die may include a pad having a fine pitch.

본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형의 실시가 가능한 것은 물론이고, 그와 같은 변경은 특허청구범위 기재의 범위 내에 있게 된다.
The present invention is not limited to the above-described specific preferred embodiments, and any person skilled in the art to which the present invention pertains may make various modifications without departing from the gist of the present invention as claimed in the claims. Of course, such changes are within the scope of the claims.

100, 200, 300: 반도체 디바이스 110: 리드 프레임
111: 다이 패드 112: 다수의 타이바
113: 다수의 파워 링 115: 다수의 내부 리드
116: 다수의 외부 리드 120, 220: 인터포저
130, 230, 330: 반도체 다이 140, 240, 340: 인캡슐런트100, 200, 300: semiconductor device 110: lead frame
111: die pad 112: multiple tie bars
113: multiple power rings 115: multiple internal leads
116: a plurality of external leads 120, 220: interposer
130, 230, 330: semiconductor die 140, 240, 340: encapsulant

Claims (13)

다이 패드와, 상기 다이 패드의 사방에 인접하게 위치하는 다수의 리드를 포함하는 리드 프레임;
상기 리드 프레임의 상부에 부착되고 상기 리드 프레임과 전기적으로 연결되는 인터포저;
상기 인터포저의 상부에 부착되고 상기 인터포저와 전기적으로 연결되는 반도체 다이; 및
상기 반도체 다이와 상기 인터포저를 감싸되 상기 반도체 다이의 상부를 노출시키도록 상기 리드 프레임의 상부에 형성되는 인캡슐런트를 포함하며,
상기 인터포저는 상기 반도체 다이보다 큰 크기를 가지는 것을 특징으로 하는 반도체 디바이스.A lead frame including a die pad and a plurality of leads positioned adjacent to all sides of the die pad;
An interposer attached to an upper portion of the lead frame and electrically connected to the lead frame;
A semiconductor die attached to the top of the interposer and electrically connected to the interposer; And
An encapsulant formed on an upper portion of the lead frame to surround the semiconductor die and the interposer to expose an upper portion of the semiconductor die,
And the interposer has a larger size than the semiconductor die. 제 1 항에 있어서,
상기 인터포저는 하부에 형성된 제 1 패턴을 더 포함하며, 상기 제 1 패턴을 통해 상기 리드 프레임과 전기적으로 연결되는 것을 특징으로 하는 반도체 디바이스.The method of claim 1,
And the interposer further comprises a first pattern formed at a lower portion thereof, wherein the interposer is electrically connected to the lead frame through the first pattern. 제 1 항에 있어서,
상기 인터포저는 상부에 형성된 제 2 패턴을 더 포함하며, 상기 제 2 패턴을 통해 상기 반도체 다이와 전기적으로 연결되는 것을 특징으로 하는 반도체 디바이스.The method of claim 1,
And the interposer further includes a second pattern formed thereon, the interposer being electrically connected to the semiconductor die through the second pattern. 제 3 항에 있어서,
상기 반도체 다이의 하부에 형성되는 도전성 범프를 더 포함하며,
상기 도전성 범프는 상기 제 2 패턴에 접촉하는 것을 특징으로 하는 반도체 디바이스.The method of claim 3, wherein
Further comprising a conductive bump formed on the lower portion of the semiconductor die,
And the conductive bumps are in contact with the second pattern. 제 1 항에 있어서,
상기 인터포저는 상부에 형성된 본딩 패드를 더 포함하며,
상기 본딩 패드와 상기 리드 프레임을 전기적으로 연결하는 도전성 와이어를 더 포함하는 것을 특징으로 하는 반도체 디바이스.The method of claim 1,
The interposer further includes a bonding pad formed thereon,
And a conductive wire electrically connecting the bonding pad and the lead frame. 제 5 항에 있어서,
상기 인터포저와 상기 리드 프레임 사이에 개재되는 접착층을 더 포함하는 것을 특징으로 하는 반도체 디바이스.The method of claim 5, wherein
And an adhesive layer interposed between the interposer and the lead frame. 제 1 항에 있어서,
상기 리드 프레임의 하부에 형성되는 산화 방지층을 더 포함하는 것을 특징으로 하는 반도체 디바이스.The method of claim 1,
And an anti-oxidation layer formed under the lead frame. 제 1 항에 있어서,
상기 리드 프레임은
다수의 변과 모서리를 갖는 다이 패드;
상기 다이 패드의 각 모서리로부터 외부 방향으로 연장된 다수의 타이바;
상기 다이 패드의 각 변으로부터 외측 방향으로 이격되고, 상기 다이 패드의 각 변과 나란한 다수의 파워링;
상기 다수의 파워링으로부터 외부 방향으로 이격되고, 상기 다수의 파워링과 수직한 방향으로 배열되도록 배치되는 다수의 내부 리드;및
상기 다수의 내부 리드로부터 외부 방향으로 이격되고, 상기 다수의 내부 리드와 교대로 배열되도록 배치되는 다수의 외부 리드를 포함하는 것을 특징으로 하는 반도체 디바이스.The method of claim 1,
The lead frame
A die pad having a plurality of sides and edges;
A plurality of tie bars extending outwardly from each corner of the die pad;
A plurality of power rings spaced outwardly from each side of the die pad and parallel to each side of the die pad;
A plurality of internal leads spaced apart from the plurality of power rings in an outward direction and arranged to be arranged in a direction perpendicular to the plurality of power rings; and
And a plurality of outer leads spaced outwardly from the plurality of inner leads and arranged to alternate with the plurality of inner leads. 제 8 항에 있어서,
상기 인터포저는 상기 다이패드, 상기 다수의 타이바, 상기 다수의 파워링, 상기 다수의 내부 리드 및 상기 다수의 외부 리드를 덮는 크기를 가지는 것을 특징으로 하는 반도체 디바이스.The method of claim 8,
And the interposer has a size covering the die pad, the plurality of tie bars, the plurality of power rings, the plurality of inner leads and the plurality of outer leads. 제 8 항에 있어서,
상기 인터포저는 상기 다이 패드를 덮는 크기를 가지는 것을 특징으로 하는 반도체 디바이스.The method of claim 8,
And the interposer has a size covering the die pad. 다수의 변과 모서리를 갖는 다이 패드; 상기 다이 패드의 각 모서리로부터 외부 방향으로 연장된 다수의 타이바; 상기 다이 패드의 각 변으로부터 외측 방향으로 이격되고, 상기 다이 패드의 각 변과 나란한 다수의 파워링; 상기 다수의 파워링으로부터 외부 방향으로 이격되고, 상기 다수의 파워링과 수직한 방향으로 배열되도록 배치되는 다수의 내부 리드; 및 상기 다수의 내부 리드로부터 외부 방향으로 이격되고, 상기 다수의 내부 리드와 교대로 배열되도록 배치되는 다수의 외부 리드를 포함하는 리드 프레임;
상기 리드 프레임의 상부에 배치되며, 상기 리드 프레임과 전기적으로 연결되는 반도체 다이; 및
상기 반도체 다이를 감싸되 상기 반도체 다이의 상부를 노출시키도록 상기 리드 프레임의 상부에 형성되는 인캡슐런트를 포함하는 것을 특징으로 하는 반도체 디바이스.A die pad having a plurality of sides and edges; A plurality of tie bars extending outwardly from each corner of the die pad; A plurality of power rings spaced outwardly from each side of the die pad and parallel to each side of the die pad; A plurality of internal leads spaced apart from the plurality of power rings in an outward direction and arranged to be arranged in a direction perpendicular to the plurality of power rings; And a plurality of outer leads spaced apart from the plurality of inner leads in an outward direction and arranged to be alternately arranged with the plurality of inner leads;
A semiconductor die disposed on the lead frame and electrically connected to the lead frame; And
And an encapsulant formed over the lead frame to surround the semiconductor die and expose the top of the semiconductor die. 제 11 항에 있어서,
상기 반도체 다이는 상기 다이 패드, 상기 파워링 패드, 상기 내부 리드 및 상기 외부 리드를 덮는 크기를 가지는 것을 특징으로 하는 반도체 디바이스.The method of claim 11,
And the semiconductor die has a size covering the die pad, the powering pad, the inner lead and the outer lead. 제 11 항에 있어서,
상기 반도체 다이는
상기 다수의 내부 리드와 접촉하는 다수의 내부 패드;
상기 다수의 외부 리드와 접촉하며 상기 다수의 내부 패드와 교대로 배열되도록 배치되는 다수의 외부 패드를 포함하는 것을 특징으로 하는 반도체 디바이스.The method of claim 11,
The semiconductor die is
A plurality of inner pads in contact with the plurality of inner leads;
And a plurality of outer pads disposed in contact with the plurality of outer leads and arranged alternately with the plurality of inner pads.
KR1020110014657A 2011-02-18 2011-02-18 Semiconductor device KR101217434B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110014657A KR101217434B1 (en) 2011-02-18 2011-02-18 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110014657A KR101217434B1 (en) 2011-02-18 2011-02-18 Semiconductor device

Publications (2)

Publication Number Publication Date
KR20120095157A true KR20120095157A (en) 2012-08-28
KR101217434B1 KR101217434B1 (en) 2013-01-02

Family

ID=46885787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110014657A KR101217434B1 (en) 2011-02-18 2011-02-18 Semiconductor device

Country Status (1)

Country Link
KR (1) KR101217434B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101411813B1 (en) * 2012-11-09 2014-06-27 앰코 테크놀로지 코리아 주식회사 Semiconductor device and manufacturing method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1602130A4 (en) * 2003-02-21 2008-11-05 Advanced Interconnect Tech Ltd Lead frame with included passive devices
KR100568225B1 (en) * 2003-11-06 2006-04-07 삼성전자주식회사 Lead Frame and method for fabricating semiconductor package using the same
KR20050071825A (en) * 2004-01-03 2005-07-08 삼성전자주식회사 Semiconductor device package including sub-packages therein

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101411813B1 (en) * 2012-11-09 2014-06-27 앰코 테크놀로지 코리아 주식회사 Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
KR101217434B1 (en) 2013-01-02

Similar Documents

Publication Publication Date Title
JP4474431B2 (en) Semiconductor package and manufacturing method thereof
US9911715B2 (en) Three-dimensional package structure and the method to fabricate thereof
JP2011146489A (en) Semiconductor device
US8890329B2 (en) Semiconductor device
JP2014515187A5 (en)
JP2012253190A (en) Semiconductor package and assembling method of the same
JP2017147272A (en) Semiconductor device and manufacturing method thereof, and lead frame intermediate body used to manufacture semiconductor device
KR20140007659A (en) Multi-chip package and method of manufacturing the same
KR20150065544A (en) Electrical connecting structure and method of semiconductor chip
JP4020795B2 (en) Semiconductor device
KR101217434B1 (en) Semiconductor device
KR20030045950A (en) Multi chip package comprising heat sinks
KR101450761B1 (en) A semiconductor package, stacked semiconductor package and manufacturing method thereof
TWI464852B (en) Qfn semiconductor package and circuit board structure adapted for the same
JP2006190834A (en) Semiconductor package and flexible circuit board
KR20120126365A (en) Unit package and stack package having the same
TW201533884A (en) Semiconductor package with embedded decoupling capacitors
CN116153873A (en) Electronic package and method for manufacturing the same
JP2013004912A (en) Semiconductor module
JP2012080145A (en) Semiconductor device
KR20080067891A (en) Multi chip package
JP4030363B2 (en) Semiconductor device
KR101168413B1 (en) Leadframe and method of manufacturig same
JP2007234683A (en) Semiconductor device, and its manufacturing method
US9293399B2 (en) Semiconductor device and electronic unit provided with the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161208

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171208

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 8