KR20120090329A - 스위치 제어 장치 및 이를 포함하는 컨버터 - Google Patents

스위치 제어 장치 및 이를 포함하는 컨버터 Download PDF

Info

Publication number
KR20120090329A
KR20120090329A KR1020110010698A KR20110010698A KR20120090329A KR 20120090329 A KR20120090329 A KR 20120090329A KR 1020110010698 A KR1020110010698 A KR 1020110010698A KR 20110010698 A KR20110010698 A KR 20110010698A KR 20120090329 A KR20120090329 A KR 20120090329A
Authority
KR
South Korea
Prior art keywords
switch
signal
voltage
shutdown
logic
Prior art date
Application number
KR1020110010698A
Other languages
English (en)
Other versions
KR101828585B1 (ko
Inventor
엄현철
김진태
박경수
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1020110010698A priority Critical patent/KR101828585B1/ko
Priority to US13/364,026 priority patent/US8824182B2/en
Publication of KR20120090329A publication Critical patent/KR20120090329A/ko
Application granted granted Critical
Publication of KR101828585B1 publication Critical patent/KR101828585B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 스위치 제어 장치 및 이를 포함하는 컨버터에 관한 것이다.
스위치 제어 장치는, 상측 스위치 및 하측 스위치 각각을 교대로 스위칭 동작시키는 스위칭 주파수를 결정하는 오실레이터 전압을 생성하고, 전원전압을 감지하며, 오실레이터 전압에 따라 상측스위치 및 하측스위치 중 어느 하나가 턴 오프 된 이후 전원전압의 변화가 발생하지 않는 경우, 상측스위치 및 하측스위치를 턴 오프 상태로 유지시킨다.

Description

스위치 제어 장치 및 이를 포함하는 컨버터{SWITCH CONTROLLER AND CONVERTER COMPRISING THE SAME}
본 발명은 스위치 제어 장치 및 이를 포함하는 컨버터에 관한 것이다.
컨버터의 입력 전압은 트랜스포머와 같은 전력 변환 수단을 통해 출력 전압이 변환된다. 트랜스포머의 1차측에는 상측 스위치 및 하측 스위치가 연결되어, 1차측에 공급되는 전력을 제어한다. 그러면 트랜스포머의 2차측으로 전달되는 전력이 제어되고, 출력 전압이 제어된다. 즉, 상측 스위치 및 하측 스위치 각각의 스위칭 동작에 따라 컨버터의 출력 전압이 제어된다.
트랜스포머의 인덕터와 트랜스포머의 1차측으로 직류 성분을 차단하는 블록킹 커패시터사이의 공진에 따라 1차측에 흐르는 전류가 발생한다. 1차측 전류의 위상에 따라 상측 스위치 및 하측 스위치 각각는 영전압 스위칭(zero voltage switching) 또는 영전류 스위칭(zero current switching)이 이루어진다.
상측 스위치 및 하측 스위치 각각의 스위칭 동작이 영전압 스위칭에 실패하고, 영전류 스위칭인 경우 하드 스위칭이 발생한다. 또한, 역복원(reverse recovery)에 의한 슛-쓰루 전류(shoot-through current)가 발생할 수 있다. 슛-쓰루 전류는 역복원에 의해 상측 스위치 및 하측 스위치가 모두 턴 온 되어 두 스위치를 통해 흐르는 전류이다.
영전압 스위칭의 실패로 인해 하드 스위칭 및 슛-쓰로 전류가 발생하여 급격한 전류 상승 및 소음이 발생된다. 급격한 전류 상승은 전력 스위치인금속 산화막 반도체 전계 효과 트랜지스터(metal-oxide semiconductor field-effect transistor, MOSFET)와 같은 컨버터의 부품을 파손시키는 원인이 된다.
본 발명은 영전압 스위칭 실패에 의한 컨버터의 손상을 방지할 수 있는 스위치 제어 장치 및 이를 포함하는 컨버터를 제공하는 것이다.
본 발명의 한 특징에 따른 입력 전압을 변환하여 출력 전압을 생성하는 컨버터의 동작을 제어하는 상측스위치 및 하측 스위치 각각의 스위칭 동작을 제어하는 스위치 제어 장치는, 상기 상측 스위치 및 하측 스위치 각각을 교대로 스위칭 동작시키는 스위칭 주파수를 결정하는 오실레이터 전압을 생성하는 오실레이터; 및 상기 스위치 제어 장치에 공급되는 전원전압을 감지하고, 상기 오실레이터 전압에 따라 상기 상측스위치 및 상기 하측스위치 중 어느 하나가 턴 오프된 이후 상기 전원전압의 변화가 발생하지 않는 경우, 상기 상측스위치 및 상기 하측스위치를 턴 오프 상태로 유지시키는 영전류 예측부를 포함한다.
상기 영전류 예측부는, 상기 전원 전압의 변화를 검출하고, 상기 전원 전압의 변화에 대응하는 감지 전압을 생성하는 변화 검출부; 상기 감지 전압과 하이 기준 전압 및 로우 기준 전압을 비교하여 상기 전원 전압의 변화를 감지하고 비교 신호를 생성하는 전압 비교부; 및 상기 오실레이터 전압의 엣지를 검출하고, 엣지가 발생한 시점에 동기되는 펄스 신호를 생성하는 엣지 검출부를 포함하고, 상기 펄스 신호와 상기 비교 신호를 논리 연산하여 상기 상측스위치 및 상기 하측스위치 중 어느 하나가 턴 오프된 이후 상기 전원전압의 변화가 발생하는지 판단한다.
상기 영전류 예측부는, 상기 펄스 신호가 셋단에 입력되고, 상기 비교 신호가 리셋단에 입력되며, 상기 펄스 신호 및 상기 비교 신호 각각의 엣지에 따라 셧다운신호를 가변시켜 출력하는 SR 래치를 더 포함한다.
상기 스위치 제어 장치는, 상기 상측 스위치 및 상기 하측 스위치를 턴 오프 상태로 유지시키는 데드타임 기간 이후, 상기 오실레이터 전압이 반전된 반전 오실레이터 전압과 상기 셧다운 신호를 논리 연산하여 상기 상측 스위치의 스위칭 동작을 제어하는 상측논리연산부; 및 상기 데드타임 기간 이후, 상기 오실레이터 전압과 상기 셧다운신호를 논리 연산하여 상기 하측 스위치의 스위칭 동작을 제어하는 하측논리연산부를 더 포함한다.
상기 검출신호가 발생하여 상기 셧다운신호가 변화되면, 상기 상측논리연산부의 출력은 상기 반전 오실레이터 전압에 따라 결정되고 상기 하측논리연산부의 출력은 상기 오실레이터 전압에 따라 결정된다.
상기 펄스 신호가 발생한 후 상기 비교 신호가 발생하기 전의 기간 동안, 상기 셧다운신호에 의해 상기 상측논리연산부의 출력 및 상기 하측논리연산부의 출력 각각은 상기 상측스위치 및 상기 하측스위치를 오프 상태로 유지시킨다.
또한, 상기 영전류 예측부는, 상기 펄스 신호가 입력되는 셋단 및 상기 비교 신호가 입력되는 리셋단에 입력되며, 상기 펄스 신호 및 상기 비교 신호 각각의 엣지에 따라 셧다운제어신호를 가변시켜 출력하는 SR 래치; 및 상기 상측스위치와 상기 하측스위치 각각의 스위칭 동작을 제어하는 상측논리신호 및 하측논리신호의 논리 합 및 상기 셧다운제어신호를 논리 연산하여 셧다운신호를 생성하는 셧다운논리부를 더 포함한다.
상기 스위치 제어 장치는, 상기 오실레이터 전압이 반전된 반전 오실레이터 전압의 제1 에지에 반응하여 상기 제1 에지 시점으로부터 상기 상측 스위치 및 상기 하측 스위치를 턴 오프 상태로 유지시키는 데드타임만큼 지연된 시점에 상기 상측논리신호를 변화시키고, 상기 반전 오실레이터 전압의 제2 에지에 반응하여 상기 상측논리신호를 변화시키는 상측 데드 타임부; 및 상기 오실레이터 전압의 제1 에지에 반응하여 상기 데드타임만큼 지연된 시점에 상기 하측논리신호를 변화시키고, 상기 오실레이터 전압의 제2 에지에 반응하여 상기 하측논리신호를 변화시키는 하측 데드 타임부를 더 포함한다.
상기 스위치 제어 장치는, 상기 상측논리신호를 소정의 논리 지연만큼 지연시켜 상기 상측스위치의 동작을 제어하는 제1 게이트제어신호를 생성하는 상측 지연부; 상기 하측논리신호를 상기 논리 지연만큼 지연시켜 상기 하측스위치의 동작을 제어하는 제2 게이트제어신호를 생성하는 하측지연부; 상기 제1 게이트제어신호에 따라 상기 상측스위치를 스위칭시키는 게이트 신호를 생성하는 상측게이트구동부; 상기 제2 게이트제어신호에 따라 상기 하측스위치를 스위칭시키는 게이트 신호를 생성하는 하측게이트구동부; 상기 셧다운신호에 따라 동작하고, 상기 상측 지연부와 상기 상측게이트구동부 사이에 연결되어 있는 제1 셧다운스위치; 및 상기 셧다운신호에 따라 동작하고, 상기 하측지연부와 상기 하측게이트구동부 사이에 연결되어 있는 제2 셧다운스위치를 더 포함한다.
상기 검출신호가 발생하여 상기 셧다운제어신호가 변화되면, 상기 상측논리연산부의 출력은 상기 반전 오실레이터 전압에 따라 결정되고 상기 하측논리연산부의 출력은 상기 오실레이터 전압에 따라 결정된다.
상기 펄스 신호가 발생하고 상기 비교 신호가 발생하기 전의 기간 중 상기 데드타임을 제외한 기간 동안 상기 셧다운신호에 의해 상기 제1 셧다운스위치 및 상기 제2 셧다운스위치는 턴 오프 상태로 유지된다.
상기 변화 검출부는, 상기 전원 전압이 일단에 입력되는 커패시터; 및 상기 커패시터의 타단과 접지단 사이에 연결되어 있는 저항을 포함한다. 이때, 상기 감지 전압은 상기 커패시터의 타단 및 상기 저항이 연결된 접점의 전압이다.
상기 전압 비교부는, 상기 감지 전압이 입력되는 비반전단자 및 상기 하이 기준 전압이 입력되는 반전 단자를 포함하고, 상기 감지 전압이 상기 하이 기준전압 이상이면 상기 비교 신호를 생성하는 제1 비교기; 및 상기 감지 전압이 입력되는 반전 단자 및 상기 로우 기준 전압이 입력되는 비반전 단자를 포함하고, 상기 감지 전압이 상기 로우 기준 전압 이하면 상기 비교 신호를 생성하는 제2 비교기를 포함한다.
본 발명의 다른 특징에 따른 컨버터는, 입력 전압이 전달되는 일단을 포함하는 상측 스위치; 상기 상측 스위치의 타단에 연결되어 있는 일단을 포함하고 타단은 접지되어 있는 하측 스위치; 및 상기 상측 스위치를 스위칭 시키는 제1 게이트 신호 및 상기 하측 스위치를 스위칭 동작시키는 제2 게이트 신호를 생성하는 스위치 제어부를 포함한다. 상기 스위치 제어부는, 상기 상측 스위치 및 하측 스위치 각각을 교대로 스위칭 동작시키는 스위칭 주파수를 결정하는 오실레이터 전압을 생성하고, 상기 스위치 제어 장치에 공급되는 전원전압을 감지하고, 상기 오실레이터 전압에 따라 상기 상측스위치 및 상기 하측스위치 중 어느 하나가 턴 오프 된 이후 상기 전원전압의 변화가 발생하지 않는 경우, 상기 상측스위치 및 상기 하측스위치를 턴 오프 상태로 유지시킨다.
상기 스위치 제어부는, 상기 전원 전압의 변화에 대응하는 감지 전압을 하이 기준 전압 및 로우 기준 전압과 비교하여 상기 전원 전압의 변화에 대응하는 비교 신호를 생성하고, 상기 오실레이터 전압의 엣지가 발생한 시점에 동기되는 펄스 신호를 생성하며, 상기 펄스 신호와 상기 비교 신호를 논리 연산하여 상기 상측스위치 및 상기 하측스위치 중 어느 하나가 턴 오프된 이후 상기 전원전압의 변화가 발생하는지 판단한다.
상기 검출신호가 발생하면, 상기 제1 게이트 신호는 상기 오실레이터 전압이 반전된 반전 오실레이터 전압에 따라 결정되고 상기 제2 게이트 신호는 상기 오실레이터 전압에 따라 결정된다.
상기 펄스 신호가 발생한 후 상기 비교 신호가 발생하기 전의 기간 동안, 상기 제1 게이트 신호 및 상기 제2 게이트 신호는 상기 상측스위치 및 상기 하측스위치를 오프시킨다.
또한, 상기 스위치 제어부는, 상기 오실레이터 전압이 반전된 반전 오실레이터 전압의 제1 에지에 반응하여 상기 제1 에지 시점으로부터 상기 상측 스위치 및 상기 하측 스위치를 턴 오프 상태로 유지시키는 데드타임만큼 지연된 시점에 변화되고 상기 반전 오실레이터 전압의 제2 에지에 반응하여 변화되는 상측논리신호, 및 상기 오실레이터 전압의 제1 에지에 반응하여 상기 제1 시점으로부터 상기 데드타임만큼 지연된 시점에 변화되고, 상기 오실레이터 전압의 제2 에지에 반응하여 변화되는 하측논리신호를 생성한다.
상기 스위치 제어부는, 상기 상측논리신호를 소정의 논리 지연만큼 지연시켜 제1 게이트제어신호를 생성하고, 상기 하측논리신호를 상기 논리 지연만큼 지연시켜 제2 게이트제어신호를 생성한다. 이 때, 상기 스위치 제어부는, 상기 제1 게이트제어신호에 따라 상기 제1 게이트 신호를 생성하는 상측게이트구동부; 상기 제2 게이트제어신호에 따라 상기 제2 게이트 신호를 생성하는 하측게이트구동부; 상기 상측게이트구동부에 상기 제1 게이트 제어신호를 전달하는 제1 셧다운스위치; 및 상기 하측게이트구동부에 상기 제2 게이트 제어신호를 전달하는 제2 셧다운스위치를 더 포함한다.
상기 스위치 제어부는, 상기 전원 전압의 변화가 발생하면, 상기 제1 셧다운스위치 및 상기 제2 셧다운스위치를 턴 온 시킨다.
상기 스위치 제어부는, 상기 오실레이터 전압의 에지가 발생한 후, 상기 전원 전압의 변화가 발생하기 전까지의 기간 중 상기 데드타임을 제외한 기간 동안 상기 제1 셧다운스위치 및 상기 제2 셧다운스위치를 턴 오프 시킨다.
본 발명의 실시 예에 따르면, 영전압 스위칭 실패를 예측하여, 슛-쓰로 전류및 하드 스위칭이 발생하기 전에 스위칭 동작을 차단시키는 바, 슛-쓰로에 의한 컨버터의 손상을 방지할 수 있다.
도 1은 본 발명의 실시 예에 따른 컨버터를 나타낸 도면이다.
도 2는 영전압 스위칭의 경우 스위치 제어부 신호들의 파형을 나타낸 도면이다.
도 3은 영전압 스위칭에 실패한 경우에, 본 발명의 실시 예에 따른 스위치 제어부의 신호들을 나타낸 도면이다.
도 4는 본 발명의 다른 실시 예에 따른 스위치 제어부를 나타낸 도면이다.
도 5는 영전압 스위칭인 경우 본 발명의 다른 실시 예에 따른 스위치 제어부(20)에서 발생하는 신호들을 나타낸 도면이다.
도 6은 영전압 스위칭에 실패한 경우에, 본 발명의 실시 예에 따른 스위치 제어부의 신호들을 나타낸 도면이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 실시 예를 첨부된 도면을 참조로 하여 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 컨버터를 나타낸 도면이다.
도 1은 컨버터(1)의 1차 측을 등가적으로 간단히 나타낸 도면이다. 컨버터(1)의 트랜스포머(도시하지 않음), 출력단의 정류 회로(도시하지 않음), 및 피드백 루프(도시하지 않음)등이 도 1에 생략되어 있다.
스위치 제어부(10)의 오실레이터(200)는 컨버터(1)의 출력 전압에 대응하는 피드백 신호를 이용하여 상측스위치 및 하측스위치의 스위칭 동작을 제어하는 오실레이터 전압(Vosc)를 생성한다. 오실레이터(200)는 출력 전압이 감소하면 상측 스위치(M1) 및 하측스위치(M2)의 스위칭 주파수를 증가시키기 위해 오실레이터 전압(Vosc)의 주파수를 증가시키고, 출력 전압이 증가하면 상측스위치(M1) 및 하측스위치(M2)의 스위칭 주파수를 감소시키기 위해 오실레이터 전압(Vosc)의 주파수를 감소시킨다.
스위치 제어부(10)는 LVcc 단자로 입력되는 전압을 부스트 저항(BR) 및 부스트 다이오드(BD)를 통해 부스트 커패시터(BC)로 전달하여 전원전압(HVcc)을 생성한다. 부스트 커패시터(BC)는 HVcc 단자와 CTR 단자 사이에 연결되어 있다. 전원전압(HVcc)은 스위치 제어부(10)의 HVcc 단자를 통해 스위치 제어부(10)에 공급된다. 전원전압(HVcc)은 스위치 제어부(10)의 동작에 필요한 전압이다.
컨버터(1)의 1차 측에는 공진 커패시터(CR), 트랜스포머의 자화 인덕터(LM), 및 공진 인덕터(LR)가 위치한다. 공진 인덕터(LR)는 트랜스포머의 누설 인덕터(도시하지 않음)를 포함할 수 있다. 공진 커패시터(CR), 자화 인덕터(LM), 및 공진 인덕터(LR)는 CTR 단자와 그라운드(GND) 단자 사이에 직렬로 연결되어 있다.
상측스위치(M1) 및 하측스위치(M2)는 n 채널 타입의 트랜지스터로 형성된다. 상측스위치(M1)는 입력전압(VIN)이 입력되는 드레인 전극, 게이트 신호(VGS1)이 입력되는 게이트 전극, 및 CTR 단자에 연결되어 있는 소스 전극을 포함한다. 하측스위치(M2)는 CTR 단자에 연결되어 있는 드레인 전극, 게이트 신호(VGS2)가 입력되는 게이트 전극, 및 GND에 연결되어 있는 소스 단자를 포함한다.
상측스위치(M1)가 턴 온 되어 있는 기간 동안 입력 전압(VIN)에 의해 1차 측에는 전력이 저장된다. 즉, 자화 인덕터(LM), 공진 인덕터(LR), 및 공진 커패시터(CR)를 통해 흐르는 1차 측 전류(IP)에 의해 자화 인덕터(LM), 공진 인덕터(LR), 및 공진 커패시터(CR) 각각에 전력이 저장된다.
하측스위치(M2)가 턴 온 되어 있는 기간 동안 1차측에 저장된 전력은 2차측 으로 전달된다. 상측스위치(M1) 및 하측스위치(M2)가 모두 턴 오프 상태인 데드타임 기간 동안, 자화 인덕터(LM), 공진 인덕터(LR), 및 공진 커패시터(CR)간의 공진이 발생한다.
스위치 제어부(10)는 영전류 예측부(100), 오실레이터(200), 인버터(210), 상측 데드타임부(310), 상측논리연산부(320), 상측게이트구동부(330), 하측 데드 타임부(410), 하측논리연산부(420), 및 하측게이트구동부(430)를 포함한다.
영전류 예측부(100)는 전원전압(HVcc)을 감지하여 전원전압(HVcc)이 변하는 시점을 감지하여 영전류 스위칭을 예측한다. 영전압 스위칭인 경우, 전원전압(HVcc)이 감소하기 시작하는 시점 이후에 하측스위치(M2)가 턴 온 된다. 반대로 전원전압(HVcc)이 증가하기 시작하는 시점 이후에 상측스위치(M1)가 턴 온 된다.
영전압 스위칭인 경우, 상측스위치(M1)가 턴 오프 된 시점부터,CTR 단자의 전압(이하, 센터 전압이라 함.)이 감소한다. CTR 단자에 부스트 커패시터(BC)를 통해 커플링되어 있는 HVcc 단자의 전압 즉, 전원전압(HVcc)도 감소한다. 따라서 하측스위치(M2)가 영전압 스위칭하기 위해서, 전원 전압이 감소하기 시작한 시점 이후에 하측 스위치(M2)가 턴 온 되어야 한다.
또한, 영전압 스위칭인 경우, 하측스위치(M2)가 턴 오프 된 시점부터, 센터 전압이 증가하고, 전원 전압도 증가한다. 따라서 상측스위치(M1)가 영전압 스위칭하기 위해서, 전원 전압이 증가하기 시작한 시점 이후에 상측스위치(M1)가 턴 온 되어야 한다.
영전압 스위칭이 아니면 영전류 스위칭이 발생하므로, 영전류 예측부(100)는 전원전압(HVcc)의 변화 시점을 감지하여, 상측스위치(M1) 및 하측스위치(M2) 중 어느 하나의 턴 오프 이후 전원전압(HVcc)의 변화가 발생하지 않는 경우, 상측스위치(M1) 및 하측스위치(M2)를 턴 오프 상태로 유지되게 한다.
영전류 예측부(100)은 엣지 검출부(110), SR 래치(120), 전압비교부(130), 및 변화 검출부(140)을 포함한다.
엣지 검출부(110)는 오실레이터 전압(Vosc)의 엣지(edge)를 검출하고, 엣지가 발생한 시점에 동기되는 펄스 신호(S1)를 생성한다.
SR 래치(120)는 펄스 신호(S1)가 입력되는 셋단(S), 비교 신호(S2)가 입력되는 리셋단(R), 및 셧다운신호(SS1)를 출력하는 반전 출력단(/Q)을 포함한다. SR 래치(120)는 펄스 신호(S1)의 상승 엣지에 동기되어 하이 레벨의 셧다운신호(SS1)를 생성하고, 비교 신호(S2)의 상승 엣지에 동기되어 로우 레벨의 셧다운신호(SS1)를 생성한다.
변화 검출부(140)는 전원전압(HVcc)의 변화를 검출한다. 변화 검출부(140)는 전원전압(HVcc)의 변화에 대응하는 감지 전압(Vsense)을 생성한다. 변화 검출부(140)는 미분 회로로 구현될 수 있으며, 전원전압(HVcc)의 변화에 따라 레벨이 변하는 감지 전압(Vsense)을 생성한다. 변화 검출부(140)는 커패시터(141), 및 저항(142)을 포함한다. 커패시터(141) 및 저항(142)는 전원전압(HVcc)과 GND 단자 사이에 직렬 연결되어 있다.
전원전압(HVcc)이 일정하게 유지되면, 커패시터(141) 및 저항(142)에 전류는 흐르지 않는다. 따라서 감지 전압(Vsense)은 GND 단자의 전압 0전압으로 유지된다.
전원전압(HVcc)이 감소하기 시작하면, GND 단자로부터 저항(142) 및 커패시터(141)로 전류가 흘러 감지 전압(Vsense)은 GND 단자의 전압보다 낮은 전압으로 감소한다. 이 때, 낮은 전압은 전원전압(HVcc)의 변화 정도 즉, 감소 기울기에 따라 결정된다. 감지 전압(Vsense)은 전원전압(HVcc)이 감소하는 동안 낮은 전압으로 유지된다. 그리고 전원전압(HVcc)이 감소한 전압으로 유지되면 감지 전압(Vsense)은 다시 0전압으로 유지된다.
전원전압(HVcc)이 증가하기 시작하면, 커패시터(141) 및 저항(142)로부터 GND 단자로 전류가 흘러 감지 전압(Vsense)은 GND 단자의 전압보다 높은 전압으로 증가한다. 이 때, 높은 전압은 전원전압(HVcc)의 변화 정도 즉, 증가 기울기에 따라 결정된다. 감지 전압(Vsense)은 전원전압(HVcc)이 증가하는 동안 높은 전압으로 유지된다. 그리고 전원전압(HVcc)이 증가한 전압으로 유지되면 감지 전압(Vsense)은 다시 0전압으로 유지된다.
전압비교부(130)는 감지 전압(Vsense)과 하이 기준 전압(VR1) 및 로우 기준 전압(VR2)을 비교하여, 전원전압(HVcc)의 변화를 감지하고 비교 신호(S2)를 생성한다. 전압비교부(130)는 상측 비교기(131) 및 하측 비교기(132)를 포함한다.
상측 비교기(131)는 하이 기준 전압(VR1)이 입력되는 반전 단자(-) 및 감지 전압(Vsense)이 입력되는 비반전 단자(+)를 포함한다. 하측 비교기(132)는 로우 기준 전압(VR2)이 입력되는 비반전 단자(+) 및 감지 전압(Vsense)이 입력되는 반전 단자(-)를 포함한다.
상측 비교기(131) 및 하측 비교기(132)는 비반전 단자(+)의 입력이 반전 단자(-)의 입력 이상이면 하이 레벨을 출력하고, 그렇지 않으면 로우 레벨을 출력한다.
따라서, 감지 전압(Vsense)이 하이 기준 전압(VR1)이상이면, 상측 비교기(131)는 하이 레벨의 비교 신호(S2)를 출력하고, 감지 전압(Vsense)이 로우 기준 전압(VR2)이상이면, 하측 비교기(132)는 하이 레벨의 비교 신호(S2)를 출력한다. 비교 신호(S2)가 하이 레벨이 되면, SR 래치(120)는 하이 레벨의 셧다운신호(SS1)를 생성하여 출력한다.
본 발명의 실시 예에 따른 하이 기준 전압(VR1)은 0전압보다 큰 전압으로 전원전압(HVcc)의 상승에 따라 결정되는 감지 전압(Vsense)보다 낮은 전압으로 설정될 수 있다. 또한, 로우 기준 전압(VR2)은 0전압 보다 낮은 전압으로 전원전압(HVcc)의 감소에 따라 결정되는 감지 전압(Vsense)보다 높은 전압을 설정될 수 있다.
인버터(210)는 오실레이터 전압(Vosc)을 반전시켜 반전 오실레이터 전압(/Vosc)을 생성한다.
상측 데드타임부(310)는 반전 오실레이터 전압(/Vosc)를 입력받고, 반전 오실레이터 전압(/Vosc)의 상승 엣지가 감지되면 소정의 데드타임 만큼 반전 오실레이터 전압(/Vosc)을 지연시켜 출력한다. 반전 오실레이터 전압(/Vosc)의 상승 엣지가 아닌 경우 상측 데드타임부(310)는 지연 없이 반전 오실레이터 전압(/Vosc)를 출력한다.
상측논리연산부(320)는 셧다운신호(SS1) 및 상측 데드타임부(310)의 출력 신호를 논리 연산하여 상측 게이트제어신호(VGC1)를 생성한다. 본 발명의 실시 예에 따른 상측논리연산부(320)는 AND 게이트로 구현되며, 논리 곱 연산을 수행한다.
상측게이트구동부(330)는 상측 게이트제어신호(VGC1)에 따라 상측스위치(M1)의 스위칭 동작을 제어하는 상측 게이트 신호(VGS1)를 생성한다. 상측스위치(M1)는 n 채널 타입이므로, 상측 게이트 신호(VGS1)가 하이 레벨이면 상측스위치(M1)는 턴 온 되고, 상측 게이트 신호(VGS1)가 로우 레벨이면 상측스위치(M1)는 턴 오프된다. 상측게이트구동부(330)는 하이 레벨의 상측 게이트제어신호(VGC1)에 따라 하이 레벨의 상측 게이트 신호(VGS1)를 생성하고, 로우 레벨의 상측 게이트제어신호(VGC1)에 따라 로우 레벨의 상측 게이트 신호(VGS1)를 생성한다.
하측 데드 타임부(410)는 오실레이터 전압(Vosc)을 입력받고, 오실레이터 전압(Vosc)의 상승 엣지가 감지되면 소정의 데드타임 만큼 오실레이터 전압(Vosc)을 지연시켜 출력한다. 오실레이터 전압(Vosc)의 상승 엣지가 아닌 경우 하측 데드 타임부(410)는 지연 없이 오실레이터 전압(Vosc)을 출력한다.
하측논리연산부(420)는 셧다운신호(SS1) 및 하측 데드 타임부(410)의 출력 신호를 논리 연산하여 하측 게이트제어신호(VGC2)를 생성한다. 본 발명의 실시 예에 따른 하측논리연산부(420)는 AND 게이트로 구현되며, 논리 곱 연산을 수행한다.
하측게이트구동부(430)는 하측 게이트제어신호(VGC2)에 따라 하측스위치(M2)의 스위칭 동작을 제어하는 하측 게이트 신호(VGS2)를 생성한다. 하측스위치(M2)는 n 채널 타입이므로, 하측 게이트 신호(VGS2)가 하이 레벨이면 하측스위치(M2)는 턴 온 되고, 하측 게이트 신호(VGS2)가 로우 레벨이면 하측스위치(M2)는 턴 오프된다. 하측게이트구동부(430)는 하이 레벨의 하측 게이트제어신호(VGC2)에 따라 하이 레벨의 하측 게이트 신호(VGS2)를 생성하고, 로우 레벨의 하측 게이트제어신호(VGC2)에 따라 로우 레벨의 하측 게이트 신호(VGS2)를 생성한다.
이하 도 2 및 3을 참조하여 본 발명의 실시 예에 따른 스위치 제어부(10)의 동작을 설명한다.
도 2는 영전압 스위칭의 경우 스위치 제어부 신호들의 파형을 나타낸 도면이다.
도 2에 도시된 바와 같이, 시점 T1에 오실레이터 전압(Vosc)이 상승하면, 엣지 검출부(110)가 오실레이터 전압(Vosc)의 엣지를 검출하여 펄스 신호(S1)를 생성한다. 펄스 신호(S1)의 상승 엣지에 의해 SR 래치(120)는 로우 레벨의 셧다운신호(SS1)를 생성한다. 시점 T1에 반전 오실레이터 전압(Vosc)이 로우 레벨이 되어 게이트제어신호(VGC1)가 로우 레벨이 된다. 상측게이트구동부(330)는 시점 T1에 로우 레벨의 게이트 신호(VGS1)를 생성한다. 다만, 게이트 신호(VGS1)가 하이 레벨에서 로우 레벨로 감소되기 위해서는 소정의 기간이 필요하다. 게이트 신호(VGS1)는 시점 T1부터 감소하기 시작하여 시점 T2에 0전압이 된다. 상측 스위치(M1)는 기간 T2에 턴 오프 되고, 상측 스위치(M1)가 턴 오프 되면, 전원전압(HVcc)은 시점 T2부터 감소하기 시작한다.
시점 T2에 전원전압(HVcc)이 감소하기 시작하면, 감지 전압(Vsense)은 로우 레벨이 된다. 전원전압(HVcc)이 감소하는 기간 T2-T3 동안 감지 전압(Vsense)은 로우 레벨로 유지된다.시점 T2에 감지 전압(Vsense)이 로우 레벨이 되어 로우 기준 전압(VR2)보다 낮아지면, 비교 신호(S2)가 하이 레벨이 되어 시점 T2에 SR 래치(120)는 하이 레벨의 셧다운신호(SS1)를 생성하여 출력한다.
시점 T1에 오실레이터 전압(Vosc)의 상승 엣지를 감지한 하측 데드 타임부(410)는 도 2에 도시된 데드타임(DT) 후인 시점 T4에 오실레이터 전압(Vosc)을 하측논리연산부(420)에 전달한다. 시점 T4에 하측논리연산부(420)의 입력 신호는 모두 하이 레벨이므로, 하측논리연산부(420)는 하이 레벨의 게이트제어신호(VGC2)를 하측게이트구동부(430)로 출력한다. 하측게이트구동부(430)는 시점 T4에 하이 레벨의 게이트 신호(VGS2)를 생성한다.
이와 같이, 영전압 스위칭에서는, 전원전압(HVcc)의 감소가 하측스위치(M2)의 턴온 시점보다 먼저 발생하여, 하측스위치(M2)를 시점 T4에 턴 온 시킬 수 있다. 만약 전원전압(HVcc)의 감소가 발생하지 않아 셧다운신호(SS1)가 로우 레벨로 유지되고 있다면, 시점 T4에 하측논리연산부(420)의 출력은 로우 레벨이므로 게이트 신호(VGS2)는 상승하지 않는다.
도 2에서는 상측스위치(M1)가 턴 오프 되고 하측스위치(M2)가 턴 온 되는 경우를 예로 들어 설명하였으나, 하측스위치(M2)가 턴 오프 되고 상측스위치(M1)가 턴 온 되는 경우에도 이와 동일하다. 즉, 영전압 스위칭에서는, 하측스위치(M2)가 턴 오프 되고 전원전압(HVcc)이 증가하기 시작하는 시점이 상측스위치(M1)의 턴 온 시점보다 앞서게 된다.
이하 도 3을 참조하여 영전압 스위칭에 실패하는 경우, 영전류 스위칭을 차단하는 스위치 제어부(10)의 동작을 설명한다.
도 3은 영전압 스위칭에 실패한 경우에, 본 발명의 실시 예에 따른 스위치 제어부의 신호들을 나타낸 도면이다.
도 3에 도시된 바와 같이, 오실레이터 전압(Vosc)이 상승한 시점 T11에 펄스 신호(S1)가 발생하여SR 래치(120)가 로우 레벨의 셧다운신호(SS1)를 출력한다. 시점 T11이후에, 전원전압(HVcc)이 감소하지 않고 일정하게 유지된다.
그러면 감지 전압(Vsense)이 로우 레벨로 감소하지 않아 비교 신호(S2)가 로우 레벨로 유지되고, 셧다운신호(SS1)는 시점 T11이후 로우 레벨로 유지된다. 로우 레벨의 셧다운신호(SS1)에 의해 상측 연산부(320) 및 하측논리연산부(420) 모두 로우 레벨의 게이트제어신호(VGC1, VGC2)를 생성한다. 따라서 상측게이트구동부(330) 및 하측게이트구동부(430)는 로우 레벨의 게이트 신호(VGS1, VGS2)를 생성한다.
그러면 상측스위치(M1) 및 하측스위치(M2) 모두 턴 오프 상태이므로 스위칭 동작은 발생하지 않는다. 따라서 영전류 스위칭의 발생을 차단할 수 있다.
만약 셧다운신호(SS1)이 존재하지 않는 종래 기술의 경우 도 3의 점선으로 도시된 바와 같이, 시점 T12에 하측게이트구동부(430)는 게이트 신호(VGS2)를 상승시켜 하측 스위치(M2)를 턴 온 시키고, 전원전압(HVcc)이 감소하기 시작한다. 즉, 시점 T12에서 하측 스위치(M2)의 하드 스위칭이 발생한다. 본 발명에서는 셧다운 신호(SS1)에 의해 하측 스위치(M2)가 턴 온 되지 않으므로 영전류 스위칭은 일어나지 않는다.
도 4는 본 발명의 다른 실시 예에 따른 스위치 제어부를 나타낸 도면이다. 도 1에 도시된 본 발명의 실시 예에 비해 스위치 제어부(20)는 상측 지연부(360) 및 하측지연부(460)를 더 포함한다.
SR 래치(150)는 출력단(Q)을 통해 셧다운제어신호(SC)를 출력한다. 따라서 셧다운제어신호(SC)는 셋단(S)의 입력 신호의 상승 엣지에 동기되어 하이 레벨이 되고, 리셋단(R)의 입력 신호의 상승 엣지에 동기되어 로우 레벨이 된다. 또한 영전류 예측부(500)는 셧다운제어신호(SC)를 두 개의 입력 중 하나로 받는 셧다운논리부(160)를 더 포함한다.
상측 데드 타임부(350)는 반전 오실레이터 전압(/Vosc)이 상승하면, 상승 시점으로부터 데드타임(DT)만큼 지연된 시점에 논리 값 1을 가지는 하이 레벨의 상측논리신호(HL)를 생성하고, 반전 오실레이터 전압(/Vosc)이 하강하면, 하강시점에 논리 값 0을 가지는 로우 레벨의 상측논리신호(HL)를 생성한다.
하측 데드 타임부(450)는 오실레이터 전압(Vosc)이 상승하면, 상승 시점으로부터 데드타임(DT)만큼 지연된 시점에 논리 값 1을 가지는 하이 레벨의 하측논리신호(LL)를 생성하고, 오실레이터 전압(Vosc)이 하강하면, 하강시점에 논리 값 0을 가지는 로우 레벨의 하측논리신호(LL)를 생성한다.
상측 지연부(360)는 상측논리신호(HL)를 소정의 논리지연만큼 지연시켜 게이트제어신호(VGC1)로 출력한다. 하측지연부(460)는 하측논리신호(LL)를 소정의 논리지연만큼 지연시켜 게이트제어신호(VGC2)로 출력한다. 따라서 게이트제어신호(VGC1) 및 게이트제어신호(VGC2)는 하이 또는 로우 레벨을 가지는 논리 신호이다.
게이트제어신호(VGC1)가 논리 값 1을 나타내는 하이 레벨인 기간 동안 상측스위치(M1)는 온 상태이고, 게이트제어신호(VGC1)가 논리 값 0을 나타내는 로우 레벨인 기간 동안 상측스위치(M1)는 오프 상태이다. 게이트제어신호(VGC2)가 논리 값 1을 나타내는 하이 레벨인 기간 동안 하측스위치(M2)는 온 상태이고, 게이트제어신호(VGC2)가 논리 값 0을 나타내는 로우 레벨인 기간 동안 하측스위치(M2)는 오프 상태이다.
상측 지연부(360)와 상측게이트구동부(330) 사이에는 셧다운 스위치(SW1)가 연결되어 있고, 하측지연부(460)와 하측게이트구동부(430) 사이에는 셧단운 스위치(SW2)가 연결되어 있다. 셧다운 스위치(SW1) 및 셧다운 스위치(SW2)는 셧다운신호(SS2)에 의해 스위칭 동작한다.
본 발명의 다른 실시 예에서는, 로우 레벨의 셧다운신호(SS2)에 의해 셧다운 스위치(SW1) 및 셧다운 스위치(SW2)가 턴 온 되고, 하이 레벨의 셧다운신호(SS2)에 의해 셧다운 스위치(SW1) 및 셧다운 스위치(SW2)가 턴 오프 되는 것으로 설정한다.
셧다운논리부(160)는 상측논리신호(HL) 및 하측논리신호(LL)의 논리 합(HL+LL) 및 셧다운제어신호(SC)를 논리 연산하여 셧다운신호(SS2)를 생성한다. 본 발명의 실시 예에 따른 셧다운논리부(160)는 AND 게이트로 구현된다. 따라서 셧다운제어신호(SC) 및 논리 합(HL+LL) 모두가 하이 레벨일 때 셧다운신호(SS2)가 하이 레벨이 되어 셧다운스위치(SW1, SW2)가 오프 된다.
이하, 도 5를 참조하여 영전압 스위칭인 경우 스위치 제어부(20)의 동작을 설명하고, 도 6을 참조하여 영전압 스위칭에 실패한 경우 스위치 제어부(20)의 동작을 설명한다.
도 5는 영전압 스위칭인 경우 본 발명의 다른 실시 예에 따른 스위치 제어부(20)에서 발생하는 신호들을 나타낸 도면이다.
도 5에 도시된 바와 같이, 시점 T21에 오실레이터 전압(Vosc)이 상승하면, 엣지 검출부(110)가 오실레이터 전압(Vosc)의 엣지를 검출하여 펄스 신호(S1)를 생성한다. 펄스 신호(S1)의 상승 엣지에 의해 SR 래치(120)는 하이 레벨의 셧다운제어신호(SC)를 생성한다. 시점 T21에 반전 오실레이터 전압(Vosc)이 로우 레벨이 되어 상측논리신호(HL)가 로우 레벨이 된다. 하측논리신호(LL)도 로우 레벨이므로 논리 합(HL+LL)은 시점 T21에 로우 레벨이 된다.
상측논리신호(HL)는 상측 지연부(360)에서 논리지연(LD) 만큼 지연된 시점 T22에 게이트제어신호(VGC1)로서 상측게이트구동부(330)로 전달된다. 상측게이트구동부(330)는 시점 T22에 로우 레벨의 게이트 신호(VGS1)를 생성한다. 다만, 게이트 신호(VGS1)가 하이 레벨에서 로우 레벨로 감소되기 위해서는 소정의 기간이 필요하다. 게이트 신호(VGS1)는 시점 T22부터 감소하기 시작하여 시점 T23에 0전압이 된다. 상측 스위치(M1)는 시점 T23에 턴 오프 되고, 상측 스위치(M1)가 턴 오프 되면, 전원전압(HVcc)은 시점 T23부터 감소하기 시작한다.
시점 T23에 전원전압(HVcc)이 감소하기 시작하면, 감지 전압(Vsense)은 로우 레벨이 된다. 전원전압(HVcc)이 감소하는 기간 T23-T24 동안 감지 전압(Vsense)은 로우 레벨로 유지된다. 시점 T23에 감지 전압(Vsense)이 로우 레벨이 되어 로우 기준 전압(VR2)보다 낮아지면, 비교 신호(S2)가 하이 레벨이 되어 시점 T23에 SR 래치(150)는 로우 레벨의 셧다운제어신호(SC)를 생성하여 출력한다.
시점 T21에 오실레이터 전압(Vosc)의 상승 엣지를 감지한 하측 데드 타임부(410)는 도 5에 도시된 데드타임(DT) 후인 시점 T25에 하이 레벨의 하측논리신호(LL)를 하측지연부(460)에 전달한다. 시점 T25에 논리 합(HL+LL)은 하이 레벨이 된다.
하측지연부(460)는 하이 레벨의 하측논리신호(LL)를 논리지연(LD)만큼 지연된 시점 T26에 게이트제어신호(VGC2)를 출력한다. 셧다운신호(SS2)는 로우 레벨로 유지되어 있으므로, 셧다운스위치(SW2)는 모두 턴 온 상태므로, 게이트제어신호(VGC2)는 하측게이트구동부(460)로 전달된다.
하측게이트구동부(430)는 시점 T26에 하이 레벨의 게이트 신호(VGS2)를 생성한다.
도 5에서는 상측스위치(M1)가 턴 오프 되고 하측스위치(M2)가 턴 온 되는 경우를 예로 들어 설명하였으나, 하측스위치(M2)가 턴 오프 되고 상측스위치(M1)가 턴 온 되는 경우에도 이와 동일하다. 즉, 영전압 스위칭에서는, 하측스위치(M2)가 턴 오프 되고 전원전압(HVcc)이 증가하기 시작하는 시점이 상측스위치(M1)의 턴 온 시점보다 앞서게 된다.
이하 도 6을 참조하여 영전압 스위칭에 실패하는 경우, 영전류 스위칭을 차단하는 스위치 제어부(20)의 동작을 설명한다.
도 6은 영전압 스위칭에 실패한 경우에, 본 발명의 실시 예에 따른 스위치 제어부의 신호들을 나타낸 도면이다.
도 6에 도시된 바와 같이, 오실레이터 전압(Vosc)이 상승한 시점 T31에 펄스 신호(S1)가 발생하여 SR 래치(150)가 하이 레벨의 셧다운제어신호(SC)를 출력한다. 시점 T31이후에, 전원전압(HVcc)은 감소하지 않고 일정하게 유지된다.
그러면 감지 전압(Vsense)이 로우 레벨로 감소하지 않아 비교 신호(S2)가 로우 레벨로 유지되고, 셧다운제어신호(SC)는 시점 T31 이후 하이 레벨로 유지된다.
시점 T32에 논리 합(HL+LL)이 하이 레벨로 상승하면, 셧다운논리부(160)는 하이 레벨의 셧다운신호(SS2)를 생성한다. 셧다운신호(SS2)가 셧다운스위치(SW1, SW2)에 전달되는데 걸리는 셧다운 지연이 있는 경우, 시점 T33에 셧다운스위치(SW1, SW2)는 턴 오프된다.
시점 T32에 논리지연(LD) 후, 시점 T34에 하측지연부(460)가 하이 레벨의 게이트제어신호(VGC2)를 출력하더라도 셧다운스위치(SW2)가 턴 오프이므로, 하측게이트구동부(430)는 로우 레벨의 게이트 신호(VGS2)를 유지한다.
만약 셧다운신호(SS2)가 존재하지 않는 종래 기술의 경우 도 6에 점선으로 도시된 바와 같이, 시점 T34에 하측게이트구동부(430)는 게이트 시호(VGS2)를 상승시켜 하측 스위치(M2)를 턴 온 시키고, 전원전압(HVcc)이 감소하기 시작한다. 즉, 시점 T34에 하측 스위치(M2)의 하드 스위칭이 발생한다. 본 발명에서는 셧다운 신호(SS2)에 의해 하측 스위치(M2)가 턴 온 되지 않으므로 영전류 스위칭은 일어나지 않는다.
이와 같이, 전원전압(HVcc)이 감소하기 시작한 시점 이후에 하측스위치(M2)를 턴 온 시키므로, 영전류 스위칭을 발생하지 않는다.
또한, 도 3 및 도 6을 참조하여 하측스위치(M2)의 영전류 스위칭을 방지하는 경우만을 설명하였으나 본 발명이 이에 한정되는 것은 아니다. 즉, 상측스위치(M1)의 영전압 스위칭이 실패하는 경우에도 동일하게 상측스위치(M1)를 턴 온 시키지 않는다.
구체적으로, 전원전압(HVcc)이 증가하지 않는 경우, 감지 전압(Vsense)이 상승하지 않고 하이 기준 전압(VR1)보다 작으면, 비교 신호(S2)가 로우 레벨로 유지된다.
그러면, 앞선 실시 예에서 셧다운신호(SS1)는 로우 레벨로 유지되고 상측논리연산부(320)는 로우 레벨의 게이트제어신호(VGC1)를 생성한다. 다른 실시 예에서는 셧다운제어신호(SC)가 하이 레벨로 유지되고, 논리 합(HL+LL)이 하이 레벨이 되는 시점에 셧다운신호(SS2)가 하이 레벨이 되어 셧다운스위치(SW1, SW2)가 턴 오프 된다.
이와 같이 본 발명의 실시 예들에 따른 스위치 제어부는 영전압 스위칭에 실패한 경우, 영전류 스위칭 발생을 예측하여 상측스위치(M1) 및 하측스위치(M2)를 턴 오프 상태로 유지한다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
컨버터(1), 스위치 제어부(10, 20), 오실레이터(200), 공진 커패시터(CR)
부스트 저항(BR), 부스트 다이오드(BD), 부스트 커패시터(BC)
자화 인덕터(LM), 공진 인덕터(LR), 상측스위치(M1), 하측스위치(M2)
영전류 예측부(100), 오실레이터(200), 인버터(210)
상측 데드타임부(310, 350), 상측 지연부(360), 하측지연부(460)
셧다운논리부(160), 상측논리연산부(320), 상측게이트구동부(330)
하측 데드 타임부(410, 450), 하측논리연산부(420), 하측게이트구동부(430)
엣지 검출부(110), SR 래치(120, 150), 전압비교부(130), 변화 검출부(140)
커패시터(141), 저항(142), 상측 비교기(131), 하측 비교기(132)

Claims (21)

  1. 입력 전압을 변환하여 출력 전압을 생성하는 컨버터의 동작을 제어하는 상측스위치 및 하측 스위치 각각의 스위칭 동작을 제어하는 스위치 제어 장치에 있어서,
    상기 상측 스위치 및 하측 스위치 각각을 교대로 스위칭 동작시키는 스위칭 주파수를 결정하는 오실레이터 전압을 생성하는 오실레이터; 및
    상기 스위치 제어 장치에 공급되는 전원전압을 감지하고, 상기 오실레이터 전압에 따라 상기 상측스위치 및 상기 하측스위치 중 어느 하나가 턴 오프된 이후 상기 전원전압의 변화가 발생하지 않는 경우, 상기 상측스위치 및 상기 하측스위치를 턴 오프 상태로 유지시키는 영전류 예측부를 포함하는 스위치 제어 장치.
  2. 제1항에 있어서,
    상기 영전류 예측부는,
    상기 전원 전압의 변화를 검출하고, 상기 전원 전압의 변화에 대응하는 감지 전압을 생성하는 변화 검출부;
    상기 감지 전압과 하이 기준 전압 및 로우 기준 전압을 비교하여 상기 전원 전압의 변화를 감지하고 비교 신호를 생성하는 전압 비교부; 및
    상기 오실레이터 전압의 엣지를 검출하고, 엣지가 발생한 시점에 동기되는 펄스 신호를 생성하는 엣지 검출부를 포함하고,
    상기 펄스 신호와 상기 비교 신호를 논리 연산하여 상기 상측스위치 및 상기 하측스위치 중 어느 하나가 턴 오프된 이후 상기 전원전압의 변화가 발생하는지 판단하는 스위치 제어 장치.
  3. 제2항에 있어서,
    상기 영전류 예측부는,
    상기 펄스 신호가 셋단에 입력되고, 상기 비교 신호가 리셋단에 입력되며, 상기 펄스 신호 및 상기 비교 신호 각각의 엣지에 따라 셧다운신호를 가변시켜 출력하는 SR 래치를 더 포함하는 스위치 제어 장치.
  4. 제3항에 있어서,
    상기 스위치 제어 장치는,
    상기 상측 스위치 및 상기 하측 스위치를 턴 오프 상태로 유지시키는 데드타임 기간 이후, 상기 오실레이터 전압이 반전된 반전 오실레이터 전압과 상기 셧다운 신호를 논리 연산하여 상기 상측 스위치의 스위칭 동작을 제어하는 상측논리연산부; 및
    상기 데드타임 기간 이후, 상기 오실레이터 전압과 상기 셧다운신호를 논리 연산하여 상기 하측 스위치의 스위칭 동작을 제어하는 하측논리연산부를 더 포함하는 스위치 제어 장치.
  5. 제4항에 있어서,
    상기 검출신호가 발생하여 상기 셧다운신호가 변화되면, 상기 상측논리연산부의 출력은 상기 반전 오실레이터 전압에 따라 결정되고 상기 하측논리연산부의 출력은 상기 오실레이터 전압에 따라 결정되는 스위치 제어 장치.
  6. 제4항에 있어서,
    상기 펄스 신호가 발생한 후 상기 비교 신호가 발생하기 전의 기간 동안, 상기 셧다운신호에 의해 상기 상측논리연산부의 출력 및 상기 하측논리연산부의 출력 각각은 상기 상측스위치 및 상기 하측스위치를 오프 상태로 유지시키는 스위치 제어 장치.
  7. 제2항에 있어서,
    상기 영전류 예측부는,
    상기 펄스 신호가 입력되는 셋단 및 상기 비교 신호가 입력되는 리셋단에 입력되며, 상기 펄스 신호 및 상기 비교 신호 각각의 엣지에 따라 셧다운제어신호를 가변시켜 출력하는 SR 래치; 및
    상기 상측스위치와 상기 하측스위치 각각의 스위칭 동작을 제어하는 상측논리신호 및 하측논리신호의 논리 합 및 상기 셧다운제어신호를 논리 연산하여 셧다운신호를 생성하는 셧다운논리부를 더 포함하는 스위치 제어 장치.
  8. 제7항에 있어서,
    상기 스위치 제어 장치는,
    상기 오실레이터 전압이 반전된 반전 오실레이터 전압의 제1 에지에 반응하여 상기 제1 에지 시점으로부터 상기 상측 스위치 및 상기 하측 스위치를 턴 오프 상태로 유지시키는 데드타임만큼 지연된 시점에 상기 상측논리신호를 변화시키고, 상기 반전 오실레이터 전압의 제2 에지에 반응하여 상기 상측논리신호를 변화시키는 상측 데드 타임부; 및
    상기 오실레이터 전압의 제1 에지에 반응하여 상기 데드타임만큼 지연된 시점에 상기 하측논리신호를 변화시키고, 상기 오실레이터 전압의 제2 에지에 반응하여 상기 하측논리신호를 변화시키는 하측 데드 타임부를 더 포함하는 스위치 제어 장치.
  9. 제8항에 있어서,
    상기 스위치 제어 장치는,
    상기 상측논리신호를 소정의 논리 지연만큼 지연시켜 상기 상측스위치의 동작을 제어하는 제1 게이트제어신호를 생성하는 상측 지연부;
    상기 하측논리신호를 상기 논리 지연만큼 지연시켜 상기 하측스위치의 동작을 제어하는 제2 게이트제어신호를 생성하는 하측지연부;
    상기 제1 게이트제어신호에 따라 상기 상측스위치를 스위칭시키는 게이트 신호를 생성하는 상측게이트구동부;
    상기 제2 게이트제어신호에 따라 상기 하측스위치를 스위칭시키는 게이트 신호를 생성하는 하측게이트구동부;
    상기 셧다운신호에 따라 동작하고, 상기 상측 지연부와 상기 상측게이트구동부 사이에 연결되어 있는 제1 셧다운스위치; 및
    상기 셧다운신호에 따라 동작하고, 상기 하측지연부와 상기 하측게이트구동부 사이에 연결되어 있는 제2 셧다운스위치를 더 포함하는 스위치 제어 장치.
  10. 제9항에 있어서,
    상기 검출신호가 발생하여 상기 셧다운제어신호가 변화되면, 상기 상측논리연산부의 출력은 상기 반전 오실레이터 전압에 따라 결정되고 상기 하측논리연산부의 출력은 상기 오실레이터 전압에 따라 결정되는 스위치 제어 장치.
  11. 제9항에 있어서,
    상기 펄스 신호가 발생하고 상기 비교 신호가 발생하기 전의 기간 중 상기 데드타임을 제외한 기간 동안 상기 셧다운신호에 의해 상기 제1 셧다운스위치 및 상기 제2 셧다운스위치는 턴 오프 상태로 유지되는 스위치 제어 장치.
  12. 제2항에 있어서,
    상기 변화 검출부는,
    상기 전원 전압이 일단에 입력되는 커패시터; 및
    상기 커패시터의 타단과 접지단 사이에 연결되어 있는 저항을 포함하고,
    상기 감지 전압은 상기 커패시터의 타단 및 상기 저항이 연결된 접점의 전압인 스위치 제어 장치.
  13. 제2항에 있어서,
    상기 전압 비교부는,
    상기 감지 전압이 입력되는 비반전단자 및 상기 하이 기준 전압이 입력되는 반전 단자를 포함하고, 상기 감지 전압이 상기 하이 기준전압 이상이면 상기 비교 신호를 생성하는 제1 비교기; 및
    상기 감지 전압이 입력되는 반전 단자 및 상기 로우 기준 전압이 입력되는 비반전 단자를 포함하고, 상기 감지 전압이 상기 로우 기준 전압 이하면 상기 비교 신호를 생성하는 제2 비교기를 포함하는 스위치 제어 장치.
  14. 입력 전압이 전달되는 일단을 포함하는 상측 스위치;
    상기 상측 스위치의 타단에 연결되어 있는 일단을 포함하고 타단은 접지되어 있는 하측 스위치; 및
    상기 상측 스위치를 스위칭 시키는 제1 게이트 신호 및 상기 하측 스위치를 스위칭 동작시키는 제2 게이트 신호를 생성하는 스위치 제어부를 포함하고,
    상기 스위치 제어부는,
    상기 상측 스위치 및 하측 스위치 각각을 교대로 스위칭 동작시키는 스위칭 주파수를 결정하는 오실레이터 전압을 생성하고, 상기 스위치 제어 장치에 공급되는 전원전압을 감지하고, 상기 오실레이터 전압에 따라 상기 상측스위치 및 상기 하측스위치 중 어느 하나가 턴 오프 된 이후 상기 전원전압의 변화가 발생하지 않는 경우, 상기 상측스위치 및 상기 하측스위치를 턴 오프 상태로 유지시키는 컨버터.
  15. 제14항에 있어서,
    상기 스위치 제어부는,
    상기 전원 전압의 변화에 대응하는 감지 전압을 하이 기준 전압 및 로우 기준 전압과 비교하여 상기 전원 전압의 변화에 대응하는 비교 신호를 생성하고, 상기 오실레이터 전압의 엣지가 발생한 시점에 동기되는 펄스 신호를 생성하며, 상기 펄스 신호와 상기 비교 신호를 논리 연산하여 상기 상측스위치 및 상기 하측스위치 중 어느 하나가 턴 오프된 이후 상기 전원전압의 변화가 발생하는지 판단하는 컨버터.
  16. 제15항에 있어서,
    상기 검출신호가 발생하면, 상기 제1 게이트 신호는 상기 오실레이터 전압이 반전된 반전 오실레이터 전압에 따라 결정되고 상기 제2 게이트 신호는 상기 오실레이터 전압에 따라 결정되는 컨버터.
  17. 제15항에 있어서,
    상기 펄스 신호가 발생한 후 상기 비교 신호가 발생하기 전의 기간 동안, 상기 제1 게이트 신호 및 상기 제2 게이트 신호는 상기 상측스위치 및 상기 하측스위치를 오프시키는 컨버터.
  18. 제15항에 있어서,
    상기 스위치 제어부는,
    상기 오실레이터 전압이 반전된 반전 오실레이터 전압의 제1 에지에 반응하여 상기 제1 에지 시점으로부터 상기 상측 스위치 및 상기 하측 스위치를 턴 오프 상태로 유지시키는 데드타임만큼 지연된 시점에 변화되고 상기 반전 오실레이터 전압의 제2 에지에 반응하여 변화되는 상측논리신호, 및 상기 오실레이터 전압의 제1 에지에 반응하여 상기 제1 시점으로부터 상기 데드타임만큼 지연된 시점에 변화되고, 상기 오실레이터 전압의 제2 에지에 반응하여 변화되는 하측논리신호를 생성하는 컨버터.
  19. 제18항에 있어서,
    상기 스위치 제어부는,
    상기 상측논리신호를 소정의 논리 지연만큼 지연시켜 제1 게이트제어신호를 생성하고, 상기 하측논리신호를 상기 논리 지연만큼 지연시켜 제2 게이트제어신호를 생성하며,
    상기 스위치 제어부는,
    상기 제1 게이트제어신호에 따라 상기 제1 게이트 신호를 생성하는 상측게이트구동부;
    상기 제2 게이트제어신호에 따라 상기 제2 게이트 신호를 생성하는 하측게이트구동부;
    상기 상측게이트구동부에 상기 제1 게이트 제어신호를 전달하는 제1 셧다운스위치; 및
    상기 하측게이트구동부에 상기 제2 게이트 제어신호를 전달하는 제2 셧다운스위치를 더 포함하는 컨버터.
  20. 제19항에 있어서,
    상기 스위치 제어부는,
    상기 전원 전압의 변화가 발생하면, 상기 제1 셧다운스위치 및 상기 제2 셧다운스위치를 턴 온 시키는 컨버터.
  21. 제19항에 있어서,
    상기 스위치 제어부는,
    상기 오실레이터 전압의 에지가 발생한 후, 상기 전원 전압의 변화가 발생하기 전까지의 기간 중 상기 데드타임을 제외한 기간 동안 상기 제1 셧다운스위치 및 상기 제2 셧다운스위치를 턴 오프 시키는 컨버터.
KR1020110010698A 2011-02-07 2011-02-07 스위치 제어 장치 및 이를 포함하는 컨버터 KR101828585B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110010698A KR101828585B1 (ko) 2011-02-07 2011-02-07 스위치 제어 장치 및 이를 포함하는 컨버터
US13/364,026 US8824182B2 (en) 2011-02-07 2012-02-01 Switch controller and converter including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110010698A KR101828585B1 (ko) 2011-02-07 2011-02-07 스위치 제어 장치 및 이를 포함하는 컨버터

Publications (2)

Publication Number Publication Date
KR20120090329A true KR20120090329A (ko) 2012-08-17
KR101828585B1 KR101828585B1 (ko) 2018-02-13

Family

ID=46600217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110010698A KR101828585B1 (ko) 2011-02-07 2011-02-07 스위치 제어 장치 및 이를 포함하는 컨버터

Country Status (2)

Country Link
US (1) US8824182B2 (ko)
KR (1) KR101828585B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170002329A (ko) * 2015-06-29 2017-01-06 페어차일드코리아반도체 주식회사 스위치 제어 회로 및 이를 포함하는 벅 컨버터

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITMI20110388A1 (it) 2011-03-11 2012-09-12 St Microelectronics Srl Dispositivo per evitare l'hard-switching nei convertitori risonanti e relativo metodo.
EP2858222A4 (en) * 2012-05-31 2017-03-29 Nagasaki University, National University Corporation Control device for power conversion circuit
WO2014120111A1 (en) * 2013-01-29 2014-08-07 Whei-Chyou Wu An inductor
US8933737B1 (en) * 2013-06-28 2015-01-13 Stmicroelectronics International N.V. System and method for variable frequency clock generation
WO2015062950A1 (en) 2013-10-30 2015-05-07 Koninklijke Philips N.V. Prediction of zero-crossing for a load current of a resonant converter
KR102280573B1 (ko) * 2014-06-09 2021-07-22 삼성전자주식회사 적응적 데드 타임 제어 기능을 갖는 구동 회로, 전압 컨버터 및 데드 타임 제어 방법
US9780639B2 (en) 2015-01-19 2017-10-03 Infineon Technologies Austria Ag Protection from hard commutation events at power switches
US9780636B2 (en) 2015-01-19 2017-10-03 Infineon Technologies Austria Ag Protection from hard commutation events at power switches
US11381157B1 (en) * 2020-12-10 2022-07-05 Industrial Technology Research Institute Motor drive and method for reducing dead band of motor drive

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7436160B2 (en) 2004-02-19 2008-10-14 International Rectifier Corporation Half bridge adaptive dead time circuit and method
KR101197512B1 (ko) 2005-12-02 2012-11-09 페어차일드코리아반도체 주식회사 안정기 집적회로
TWI448055B (zh) 2010-06-07 2014-08-01 Richtek Technology Corp 切換式電源供應器之控制電路及其控制方法以及用於其中之電晶體元件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170002329A (ko) * 2015-06-29 2017-01-06 페어차일드코리아반도체 주식회사 스위치 제어 회로 및 이를 포함하는 벅 컨버터

Also Published As

Publication number Publication date
KR101828585B1 (ko) 2018-02-13
US8824182B2 (en) 2014-09-02
US20120200273A1 (en) 2012-08-09

Similar Documents

Publication Publication Date Title
KR101828585B1 (ko) 스위치 제어 장치 및 이를 포함하는 컨버터
JP6915115B2 (ja) 同期フライバック変換器における使用のための二次コントローラ、電力変換器、および同期フライバック変換器を制御する方法
TWI599160B (zh) 返馳式電源供應器及其控制器與驅動器
US9130460B2 (en) Master-slave interleaved BCM PFC controller and control method thereof
US10199819B2 (en) Resonant converter and driving method thereof
US7940596B2 (en) Adaptive zero current sense apparatus and method for a switching regulator
CN105939098B (zh) 具有接近波谷开关的电源、电路和方法
US20160013788A1 (en) Multi-stage gate turn-off with dynamic timing
KR20140116338A (ko) 스위치 제어 회로, 이를 포함하는 전력 공급 장치 및 그 구동 방법
CN111835216A (zh) 防止开关变换器的整流器中电流反向的控制方法与系统
US9647528B2 (en) Switch control circuit and resonant converter including the same
US9780670B2 (en) Method for driving a resonant converter, and corresponding device and computer program product
KR101751114B1 (ko) 동기 정류기 및 이의 제어 회로
TW201832455A (zh) 一種具有對於同步整流控制器的定時控制的系統和方法
KR100680047B1 (ko) 스위칭 모드 전원과 회로 장치
US10797582B1 (en) Cross conduction protection in a voltage converter
JP2015139258A (ja) スイッチング電源装置
US7397290B2 (en) Method and relative circuit for generating a control voltage of a synchronous rectifier
KR20170123275A (ko) Dcdc 컨버터
US20180234016A1 (en) Adaptive Control Method for Generating Non Overlapping Time in Output Devices
JP5353406B2 (ja) スイッチング電源装置
US11108327B2 (en) Selected-parameter adaptive switching for power converters
JP2007129853A (ja) 電源装置
US10199948B2 (en) Standby power control for a flyback USB device using primary side frequency and data port sensing
US7633277B1 (en) System and method for testing worst case transients in a switching-mode power supply

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant