TWI448055B - 切換式電源供應器之控制電路及其控制方法以及用於其中之電晶體元件 - Google Patents

Description

切換式電源供應器之控制電路及其控制方法以及用於其中之電晶體元件

本發明係有關一種切換式電源供應器之控制電路，其取樣上橋相關訊號，來確認上橋開關關閉，以安全地操作下橋開關，避短路貫穿問題發生。本發明也有關於一種切換式電源供應器之控制方法以及用於其中之電晶體元件。

第1圖顯示先前技術之切換式電源供應器控制電路示意圖，其中，切換式電源供應器之上橋開關UG與LG下橋開關分別如圖中所示，分別由上橋驅動電路13與下橋驅動電路14來驅動。其中，上橋驅動電路13包括一閂鎖電路131以及一驅動電路132；下橋驅動電路14包括一閂鎖電路141以及一驅動電路142。上橋驅動電路13由位準轉移電路12控制；而下橋驅動電路則由控制邏輯電路11控制。當輸入電壓Vin為相當高的電壓，例如為400伏特時，為適切驅動上橋開關UG，必須使用位準轉移電路12，以提供上橋驅動電路13正確的操作電壓。由於輸入電壓Vin相當高，位準轉移電路12中必須使用高壓屏蔽元件(shielding device)，例如為橫向擴散金屬氧化物半導體(LDMOS,Lateral Diffused Metal-Oxide-Semiconductor Device)元件，作為圖中第一電晶體Q1及第二電晶體Q2，該兩電晶體Q1及Q2所佔的面積相對整體電路來說相當大。此種切換式電源供應器之一例可見於美國專利第5,446,300號。

在第1圖所示的習知技術中，必須注意短路貫穿(shoot through)的問題，所謂短路貫穿係指上下橋開關UG與LG同時導通導致輸入電壓Vin短路接地。短路貫穿問題的原因在於，當控制邏輯電路11送出使上橋開關UG關閉的控制訊號(重置訊號RESET)時，由於位準轉移電路12和上橋驅動電路13的操作延遲，上橋開關UG的實際關閉時間會略有延遲，因此若控制邏輯電路11在送出重置訊號RESET的同時就使下橋開關LG導通，就有可能發生短路貫穿。對此，前述美國專利第5,446,300號案並未提及任何短路貫穿的保護機制。目前有一種習知技術是在控制邏輯電路11送出重置訊號RESET後，延遲一段固定的滯定時間(dead time)，例如為500~1000奈秒(ns)後，才導通下橋開關LG，以避免短路貫穿問題發生。這種以開放迴路(open loop)來避免短路貫穿的控制方式並不理想，因滯定時間係由人為設定而經常不為最佳，如設定太長則影響效率，設定太短又無法確實避免短路貫穿的風險。

有鑑於此，本發明即針對上述先前技術之不足，提出一種切換式電源供應器之控制電路，其取樣上橋開關UG相關訊號，來確認上橋開關UG已關閉，以安全地操作下橋開關LG，在最佳效率下避免短路貫穿問題發生，且相較於先前技術並不會大幅增加元件或電路面積。本發明也提出一種切換式電源供應器之控制方法與用於其中之電晶體元件。

本發明目的之一在提供一種切換式電源供應器之控制電路。

本發明的另一目的在提供一種切換式電源供應器之控制方法。

本發明的再一目的在提供一種用於切換式電源供應器之控制電路中之電晶體元件。

為達上述之目的，就其中一個觀點言，本發明提供了一種切換式電源供應器之控制電路，包含：一控制邏輯電路，其接收一脈寬調變訊號與一確認訊號，並產生一設定訊號、一重置訊號、與一下橋控制訊號；一位準轉移電路，與該控制邏輯電路耦接，其接收該設定訊號與該重置訊號，轉移成適當位準的上橋操作訊號；一上橋驅動電路，與該位準轉移電路耦接，根據該上橋操作訊號，產生上橋驅動訊號，以操作一上橋開關；一取樣偵測電路，接收該重置訊號，並取得一第一上橋取樣訊號，以產生前述確認訊號，用以輸入該控制邏輯電路；以及一下橋驅動電路，與該控制邏輯電路耦接，其接收前述下橋控制訊號，以操作一下橋開關。

上述切換式電源供應器之控制電路中，該位準轉移電路包含一第一電晶體與一第二電晶體，分別受控於該設定訊號與重置訊號，且該上橋驅動電路耦接於一升高電壓與一節點電壓之間，其中該第一上橋取樣訊號可取自該第一電晶體之電流流入端、第二電晶體之電流流入端、該升高電壓、或該節點電壓。

上述切換式電源供應器之控制電路中，該取樣偵側電路宜包含：一取樣電晶體，其具有：一電流流入端，用以取得該第一上橋取樣訊號；一電流流出端；及一控制端，受控於該重置訊號；一擷取元件，與該擷取元件耦接，以接收該第二上橋取樣訊號，並根據該第二上橋取樣訊號，以產生上述之確認訊號。

在其中一種實施型態中，該取樣電晶體與該第二電晶體分別為同一電晶體元件的一部分，但其電流流出端不相連。

在其中一種實施型態中，該取樣電晶體係一橫向擴散金屬氧化物半導體元件、一接面場效電晶體(junction field effect transistor,JFET)、或一雙載子接面電晶體(bipolar junction transistor,BJT)。

在其中一種實施型態中，該偵測元件包含：一延遲電路，包含一電阻以及一電容，該延遲電路接收該第二上橋取樣訊號，並產生一延遲訊號；以及一比較器，其比較該第二上橋取樣訊號與該偏壓延遲訊號，以產生該確認訊號。該偵測元件可更包含一偏移電壓電路，耦接於該延遲電路與該比較器之間，以偏壓該延遲訊號。

就另一個觀點言，本發明提供了一種切換式電源供應器之控制方法，包含：接收一脈寬調變訊號與一確認訊號，並產生一設定訊號、一重置訊號、與一下橋控制訊號；接收該設定訊號與該重置訊號，轉移成適當位準的上橋操作訊號，其中該上橋操作訊號操作在升高電壓與一相位電壓之間；根據該上橋操作訊號，產生一上橋驅動訊號，以操作一上橋開關；接收該重置訊號，並取得一第一上橋取樣訊號，以產生一確認訊號，其中該確認訊號用以確認該上橋開關為關閉狀態；根據該確認訊號以產生一下橋控制訊號；以及根據該下橋控制訊號，產生一下橋驅動訊號，以操作一下橋開關。

上述切換式電源供應器之控制方法中，該第一上橋取樣訊號可取自該上橋操作訊號、該升高電壓、或該相位電壓。

就再另一個觀點言，本發明提供了一種用於切換式電源供應器之控制電路中之電晶體元件，包含：一電流流入端，位於該電晶體元件之內部；一控制端，位於該電流流入端之外側；以及第一與第二電流流出端，位於該控制端之外側且彼此不相連接，其中該第一電流流出端之面積較第二電流流出端為小，使該電流流入端、控制端、與第一電流流出端構成一取樣電晶體。

底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。

本發明中的圖式均屬示意，主要意在表示各元件功能與各元件間之訊號關係，至於尺寸、距離等則並未依照比例繪製。

本發明的第一重點在於：利用取樣上橋開關相關訊號產生一確認訊號，確認上橋開關之關閉動作，以避免短路貫穿問題發生，且相較於先前技術不大幅增加元件或電路面積。

請參閱第2圖，顯示本發明的一實施例，本實施例係以取樣第二電晶體Q2汲極電壓訊號為例，說明如何利用上橋開關相關的取樣訊號，來控制下橋開關。如第2圖所示，控制邏輯電路11接收一脈寬調變(pulse width modulation,PWM)訊號，並輸出設定訊號SET與重置訊號RESET予位準轉移電路12，用以轉換為上橋開關UG的導通與關閉操作訊號。與先前技術第1圖不同的是，本實施例中包含一個取樣偵測電路15，此取樣偵測電路15在確認上橋開關UG關閉後，產生一個確認訊號OPOUT。控制邏輯電路11根據此確認訊號OPOUT以及PWM訊號，產生下橋控制訊號予下橋驅動電路14，而下橋驅動電路14根據該下橋控制訊號產生下橋驅動訊號，來操作下橋開關UG。如此，便可在真正確認上橋開關UG關閉後，才導通下橋開關LG，避免短路貫穿的發生。

本實施例中，取樣偵測電路15產生確認訊號OPOUT的方式如下。取樣偵測電路15中包括取樣電晶體151、電阻152、偵測元件153。取樣電晶體151的電流流入端耦接於第二電晶體Q2之電流流入端D2，控制端耦接於第二電晶體Q2之控制端，以接收重置訊號RESET，電流流出端與電阻152之一端耦接，電阻152之另一端則耦接於地。(在NMOS的情況下，電流流入端為汲極、控制端為閘極、電流流出端為源極；在PMOS或雙載子接面電晶體時則為對應的端子，此為業界所知。)第二電晶體Q2之汲極D2可視為第一上橋取樣訊號，此訊號的變化表示上橋開關的狀態，此點容後參考第3圖再予詳細說明。電阻152可視為擷取元件，其目的是取得取樣電晶體151的源極電壓訊號(可視為第二上橋取樣訊號)，以輸入偵測元件153，根據之產生確認訊號OPOUT。

偵測元件153與電阻152的一端耦接，以取得電阻152上的跨壓。藉由偵測此跨壓的位準變化之轉態時間點(level switching point)，可確認上橋開關UG已經關閉。偵測轉態時間點的方式例如可以如下：根據電阻152上的跨壓產生延遲訊號，並比較延遲與不延遲的訊號，根據兩者的交越點，即可獲知位準變化之轉態時間點。本實施例中，偵測元件153包含：由電阻1531以及電容1532組成之延遲電路；偏移電壓電路1533，與該延遲電路串接，以對延遲電路的輸出提供偏壓；以及比較器1534，其正輸入端OP+接收未延遲的第二上橋取樣訊號，其負輸入端OP-則接收延遲的第二上橋取樣訊號，根據兩者比較結果產生確認訊號OPOUT，輸出予控制邏輯電路11。其中，電阻1531的電阻值、電容1532的電容值、與偏移電壓電路1533的電壓值可調整，以決定在確認上橋開關UG已關閉後，延遲多少時間送出確認訊號OPOUT，換言之可藉由調整以上數值來設定上橋開關關閉、下橋開關導通之間的滯定時間。需說明的是，與先前技術不同，本發明中並不需為了確保上橋開關關閉而設定此滯定時間，設定滯定時間可用於其他目的。

第3圖顯示第2圖實施例中各點訊號波形，當重置訊號RESET由低電位轉為高電位，即電路供應電壓VCC時，第二電晶體Q2導通，位準轉移電路12將重置訊號RESET轉移位準而產生成適當位準的上橋操作訊號，上橋驅動電路13根據該上橋操作訊號關閉上橋開關UG，如上橋開關閘極UG Gate與相位節點PHASE間的電壓差波形(UG Gate-PHASE)所示。因上橋開關UG關閉，相位節點PHASE的電壓由電壓Vin逐漸下降，而升高電壓BOOT為相位節點PHASE的電壓加上靴帶電容的電壓，故也由電壓Vin+VCC逐漸下降。

請繼續參閱第3圖，在第二電晶體Q2導通後，由於圖中所示齊納二極體的箝位作用，第二電晶體Q2之汲極D2訊號(即第一上橋取樣訊號)與升高電壓BOOT的電位差距將保持為齊納電壓Vzd，亦即汲極D2訊號將先由Vin+VCC降一齊納電壓Vzd，即Vin+VCC-Vzd，然後再隨著升高電壓BOOT而逐漸下降。當D2訊號持續下降，取樣電晶體151由飽和區進入線性區(linear region)，取樣電晶體151的源極電壓訊號(即電阻152上的跨壓、第二上橋取樣訊號)開始下降，如圖中之OP-訊號波形所示。另一方面，該第二上橋取樣訊號經過延遲產生的OP+訊號波形則如圖所示有所延遲，其中Vos為偏移電壓電路1533的電壓值，比較器153比較OP-訊號與OP+訊號，並根據兩者的交越點產生確認訊號OPOUT，如圖中之OPOUT訊號波形所示。根據此確認訊號OPOUT，下橋開關LG才導通，如最下方LG Gate訊號波形所示。

根據本發明，取樣電晶體151可以與第二電晶體Q2分為兩個單獨的電晶體，而在較佳實施例中，取樣電晶體151與第二電晶體Q2可以分別為同一電晶體元件的一部分，但其電流流出端不相連。第4A與5A圖顯示先前技術之高壓電晶體元件，此電晶體元件係應用作為第1圖位準轉移電路12中之第一電晶體Q1及第二電晶體Q2。如圖所示，該電晶體從上視圖視之，其主體為一圓形，以NMOS為例，其包含：汲極22、閘極24、及源極26。該高壓電晶體元件所佔面積相當大，以供高壓操作所需。

第4B與5B圖顯示本發明的電晶體元件，其中將取樣電晶體151與第二電晶體Q2整合在同一元件中，以便應用於切換式電源供應器之控制電路中。與第4A、5A圖比較，可以看出本發明將源極26分隔為兩部分，較小的部份作為取樣電晶體151之源極27，而取樣電晶體之閘極24與汲極22則與第二電晶體Q2共用。如此，即可達成如第2圖中之取樣電晶體151之功能，且不需另外設置一個面積與第二電晶體Q2相當之元件。

以上所述中，取樣電晶體151與第二電晶體Q2可以但並不限於為一橫向擴散金屬氧化物半導體元件LDMOS，亦可以為一接面場效電晶體(junction field effect transistor,JEET)、或一雙載子接面電晶體(bipolar junction transistor,BJT)。

回到第3圖，對照圖中BOOT訊號波形、PHASE節點訊號波形、D2訊號波形可知，這些訊號有極強的關聯性，因此第一上橋取樣訊號並不限於取自第二電晶體Q2的汲極，如第6、7圖所示，第一上橋取樣訊號亦可取樣自相位節點PHASE或升高電壓BOOT；而由於第一電晶體Q1之汲極訊號亦與升高電壓BOOT有極強的關聯性，因此第一上橋取樣訊號亦可係取樣自第一電晶體Q1之汲極。

以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。在本發明之相同精神下，熟悉本技術者可以思及各種等效變化。例如，本發明之取樣電晶體不限於分割自同一電晶體，亦當然可以利用另一外加的電晶體作為取樣電晶體；再如，各實施例中圖示直接連接的兩電路或元件間，可插置不影響主要功能的其他電路或元件；又如，取樣電晶體151與第二電晶體Q2的分隔形狀與比例並不限於第4B、5B圖所示，而可為任意的圖形或是分隔比例；再如，在比較器1534中，其正負輸入端OP+與OP-可以互換，只要相關電路相應修改即可；又如，擷取元件不限於為一電阻，亦可以為其他可取得第二上橋取樣訊號的元件；延遲電路亦不限於由電阻與電容組成，當然亦可以為其他可延遲訊號之電路；另外，偏移電壓電路1533當然亦可等效改連接至比較器負輸入端OP-。因此，本發明的範圍應涵蓋上述及其他所有等效變化。

10．．．控制電路

11．．．控制邏輯電路

12．．．位準轉移電路

13．．．上橋驅動電路

14．．．下橋驅動電路

15．．．取樣偵測電路

131,141．．．閂鎖電路

132,142．．．驅動電路

151．．．取樣電晶體

152．．．電阻

153．．．偵測元件

1531．．．電阻

1532．．．電容

1533．．．偏移電壓電路

1534．．．比較器

22．．．汲極

24．．．閘極

26．．．源極

27．．．取樣電晶體源極

BOOT．．．升高電壓

GND．．．接地電壓

LG．．．下橋開關

UG．．．上橋開關

OP+．．．正輸入端

OP-．．．負輸入端

OPOUT．．．確認訊號

PHASE．．．相位節點

Q1．．．第一電晶體

Q2．．．第二電晶體

Vin．．．輸入電壓

Vos．．．偏移電壓

Vth．．．臨界電壓

SET．．．設定訊號

RESET．．．重置訊號

VCC．．．電路供應電壓

Vzd．．．齊納電壓

第1圖示出先前技術之切換式電源供應器控制電路示意圖。

第2圖示出本發明的一實施例，其利用取樣第二電晶體Q2之汲極訊號D2，來達成確認上橋開關UG關閉。

第3圖示出本發明第2圖實施例之各點訊號波形。

第4A與5A圖示出先前技術之高壓電晶體元件的上視示意圖。

第4B與5B圖示出本發明之用於切換式電源供應器之控制電路中之電晶體元件的上視示意圖。

第6圖示出本發明的另一實施例，利用取樣相位節點訊號PHASE，來達成確認上橋開關UG關閉。

第7圖示出本發明的再一實施例，利用取樣升高電壓訊號BOOT，來達成確認上橋開關UG關閉。

第8圖示出本發明的又一實施例，利用取樣第一電晶體Q1之汲極訊號，來達成確認上橋開關UG關閉。

10．．．控制電路

11．．．控制邏輯電路

12．．．位準轉移電路

13．．．上橋驅動電路

14．．．下橋驅動電路

15．．．取樣偵測電路

131,141．．．閂鎖電路

132,142．．．驅動電路

151．．．取樣電晶體

152．．．第一電阻

153．．．偵測元件

1531．．．第二電阻

1532．．．電容

1533．．．偏移電壓電路

1534．．．比較器

BOOT．．．升高電壓

D2．．．第二電晶體汲極

LG．．．下橋開關

UG．．．上橋開關

OP+．．．正輸入端

OP-．．．負輸入端

OPOUT．．．確認訊號

PHASE．．．相位節點

Q1．．．第一電晶體

Q2．．．第二電晶體

RESET．．．重置訊號

SET．．．設定訊號

VCC．．．電路供應電壓

Vin．．．輸入電壓

Claims (14)

1. 一種切換式電源供應器之控制電路，該切換式電源供應器具有互相耦接於一節點的上下橋開關，以將輸入電壓轉換為輸出電壓，該控制電路包含：一控制邏輯電路，其接收一脈寬調變(PWM)訊號與一確認訊號，並產生一設定訊號、一重置訊號、與一下橋控制訊號；一位準轉移電路，與該控制邏輯電路耦接，其接收該設定訊號與該重置訊號，轉移成適當位準的上橋操作訊號，其中該位準轉移電路包含一第一電晶體與一第二電晶體，分別受控於該設定訊號與重置訊號；一上橋驅動電路，與該位準轉移電路耦接，根據該上橋操作訊號，產生一上橋驅動訊號，以操作一上橋開關，其中該上橋驅動電路耦接於一升高電壓與該上下橋開關互相耦接節點的電壓之間；一取樣偵測電路，接收該重置訊號，並取得一第一上橋取樣訊號，以產生前述確認訊號，用以輸入該控制邏輯電路，其中該第一上橋取樣訊號取自該第一電晶體之電流流入端、第二電晶體之電流流入端、該升高電壓、或該上下橋開關互相耦接節點的電壓；以及一下橋驅動電路，與該控制邏輯電路耦接，其接收前述下橋控制訊號，產生一下橋驅動訊號，以操作一下橋開關。
2. 一種切換式電源供應器之控制電路，該切換式電源供應器具有上下橋開關，以將輸入電壓轉換為輸出電壓，該控制電路包含：一控制邏輯電路，其接收一脈寬調變(PWM)訊號與一確認訊號，並產生一設定訊號、一重置訊號、與一下橋控制訊號； 一位準轉移電路，與該控制邏輯電路耦接，其接收該設定訊號與該重置訊號，轉移成適當位準的上橋操作訊號；一上橋驅動電路，與該位準轉移電路耦接，根據該上橋操作訊號，產生一上橋驅動訊號，以操作一上橋開關；一取樣偵測電路，接收該重置訊號，並取得一第一上橋取樣訊號，以產生前述確認訊號，用以輸入該控制邏輯電路，該取樣偵側電路包含：一取樣電晶體，其具有：一電流流入端，用以取得該第一上橋取樣訊號；一電流流出端；以及一控制端，受控於該重置訊號；一擷取元件，與該電流流出端耦接，以自電流流出端擷取產生第二上橋取樣訊號；以及一偵測元件，與該擷取元件耦接，以接收該第二上橋取樣訊號，並根據該第二上橋取樣訊號，以產生上述之確認訊號；以及一下橋驅動電路，與該控制邏輯電路耦接，其接收前述下橋控制訊號，產生一下橋驅動訊號，以操作一下橋開關。
3. 如申請專利範圍第2項所述之切換式電源供應器之控制電路，其中該取樣電晶體與該第二電晶體分別為同一電晶體元件的一部分，但其電流流出端不相連。
4. 如申請專利範圍第2項所述之切換式電源供應器之控制電路，其中該取樣電晶體係一橫向擴散金屬氧化物半導體(laterally diffused metal oxide semiconductor,LDMOS)元件、一接面場效電晶體(junction field effect transistor,JFET)、或一雙載子接面電晶體(bipolar junction transistor,BJT)。
5. 如申請專利範圍第2項所述之切換式電源供應器之控制電路，其中該擷取元件係一電阻。
6. 如申請專利範圍第2項所述之切換式電源供應器之控制電路，其中該偵測元件藉由偵測該第二上橋取樣訊號之轉態時間點而產生上述之確認訊號。
7. 如申請專利範圍第2項所述之切換式電源供應器之控制電路，其中該偵測元件包含：一延遲電路，包含一電阻以及一電容，該延遲電路接收該第二上橋取樣訊號，並產生一延遲訊號；以及一比較器，其比較該第二上橋取樣訊號與該延遲訊號，以產生該確認訊號。
8. 如申請專利範圍第2項所述之切換式電源供應器之控制電路，其中該偵測元件更包含一偏移電壓電路，耦接於該延遲電路和該比較器之間。
9. 一種切換式電源供應器之控制方法，該切換式電源供應器具有互相耦接於一相位節點的上下橋開關，以將輸入電壓轉換為輸出電壓，該控制方法包含：接收一脈寬調變(PWM)訊號與一確認訊號，並產生一設定訊號、一重置訊號、與一下橋控制訊號；接收該設定訊號與該重置訊號，轉移成適當位準的上橋操作訊號，其中該上橋操作訊號操作在升高電壓與該上下橋開關互相耦接相位節點的電壓之間；根據該上橋操作訊號，產生一上橋驅動訊號，以操作一上橋開關；接收該重置訊號，並取得一第一上橋取樣訊號，以產生一確認訊號，其中該確認訊號用以確認該上橋開關為關閉狀態； 根據該確認訊號以產生一下橋控制訊號；以及根據該下橋控制訊號，產生一下橋驅動訊號，以操作一下橋開關，其中該第一上橋取樣訊號係取自該上橋操作訊號、該升高電壓、或該上下橋開關互相耦接相位節點的電壓。
10. 一種切換式電源供應器之控制方法，該切換式電源供應器具有上下橋開關，以將輸入電壓轉換為輸出電壓，該控制方法包含：接收一脈寬調變(PWM)訊號與一確認訊號，並產生一設定訊號、一重置訊號、與一下橋控制訊號；接收該設定訊號與該重置訊號，轉移成適當位準的上橋操作訊號，其中該上橋操作訊號操作在升高電壓與一相位電壓之間；根據該上橋操作訊號，產生一上橋驅動訊號，以操作一上橋開關；接收該重置訊號，並取得一第一上橋取樣訊號，以產生一確認訊號，其中該確認訊號用以確認該上橋開關為關閉狀態；根據該確認訊號以產生一下橋控制訊號；以及根據該下橋控制訊號，產生一下橋驅動訊號，以操作一下橋開關，其中該接收該重置訊號，並取得一第一上橋取樣訊號，以產生確認訊號之步驟包含：提供一取樣電晶體，該取樣電晶體具有：一電流流入端，用以取得該第一上橋取樣訊號：一電流流出端；以及一控制端，受控於該重置訊號； 自該電流流出端取得第二上橋訊號，並偵測其轉態時間點；以及根據該轉態時間點，產生上述之確認訊號。
11. 如申請專利範圍第10項所述之切換式電源供應器之控制方法，其中該根據轉態時間點產生確認訊號之步驟包含：延遲該第二上橋訊號；以及比較延遲與未延遲之第二上橋訊號，以產生確認訊號。
12. 一種用於切換式電源供應器之控制電路中之電晶體元件，包含：一電流流入端，位於該電晶體元件之內部；一控制端，位於該電流流入端之外側；以及第一與第二電流流出端，位於該控制端之外側且彼此不相連接，其中該第一電流流出端之面積較第二電流流出端為小，使該電流流入端、控制端、與第一電流流出端構成一取樣電晶體。
13. 如申請專利範圍第12項所述之用於切換式電源供應器之控制電路中之電晶體元件，其中該電晶體元件以上視圖視之，其主體為一圓形。
14. 如申請專利範圍第12項所述之用於切換式電源供應器之控制電路中之電晶體元件，其係一橫向擴散金屬氧化物半導體元件、一接面場效電晶體、或一雙載子接面電晶體。