KR20120086712A

KR20120086712A - 다수의 디지털 신호 송수신기를 병렬로 시험하는 시스템 및 방법

Info

Publication number: KR20120086712A
Application number: KR1020127012796A
Authority: KR
Inventors: 와심 엘-하싼; 크리스티안 볼프 올가르드; 드릭 왈비스
Original assignee: 라이트포인트 코포레이션
Priority date: 2009-10-19
Filing date: 2010-10-12
Publication date: 2012-08-03
Also published as: CN102577484B; MX2012004533A; TWI483630B; IL218993A0; US20110090799A1; US8116208B2; WO2011049780A3; JP5823402B2; KR101637625B1; TW201136352A; JP2013509027A; WO2011049780A2; CN102577484A

Abstract

시험 측정을 사전 구성하고 시험 대상 장치(DUT)들로부터의 데이터 패킷들의 부분들을 멀티플렉싱 및 인터리빙함으로써, 동기화된 데이터 패킷들의 소정의 UL 시험 시퀀스를 사용하여 다수의 디지털 데이터 패킷 송수신기를 동시에 시험하는 방법이 제공된다.

Description

다수의 디지털 신호 송수신기를 병렬로 시험하는 시스템 및 방법{SYSTEM AND METHOD FOR TESTING MULTIPLE DIGITAL SIGNAL TRANSCEIVERS IN PARALLEL}

관련 출원에 대한 상호참조

본 출원은 전체적으로 참고로 포함된, 2009년 10월 19일자로 출원된 미국 가출원 제61/252,893호의 우선권의 이익을 주장한다.

본 발명은 소정의 상향링크(uplink, UL) 시험 시퀀스를 이용하여 다수의 디지털 신호 송수신기(transceiver)를 병렬로 시험하고, UL 시험 시퀀스의 상이한 세그먼트들에 대한 시험 장비 측정을 구성하고, 이에 의해 전체 시험 시간을 감소시키는 시스템 및 방법에 관한 것이다.

오늘날의 핸드헬드(handheld) 장치들 중 다수는 전화, 디지털 데이터 전송, 지리적 위치 확인 등을 위해 무선 "연결"을 사용한다. 주파수 스펙트럼, 변조 방법, 및 스펙트럼 전력 밀도의 차이에도 불구하고, 무선 연결 표준은 데이터를 전송 및 수신하기 위해 동기화된 데이터 패킷을 사용한다.

일반적으로, 이들 무선 연결 기능(예컨대, 와이파이(WiFi), 와이맥스(WiMAX), 블루투스(Bluetooth) 등) 모두는 그 연결 능력을 갖는 장치가 준수해야만 하는 파라미터 및 한계를 지정하는 산업 인증 표준(예컨대, IEEE 802.11 및 IEEE 802.16)에 의해 정의되어 있다.

연속적인 장치 개발의 임의의 시점에서, 장치가 그의 표준 규격 내에서 동작하는지를 시험 및 검증하는 것이 필요할 수 있다. 시험은 시간이 걸리며, 특수 기기를 필요로 하며, 이러한 장치의 생산 비용을 증가시킨다. 따라서, 요구되는 완전성을 손상시키지 않고서 전체 시험 시간을 감소시킬 수 있는 발명이 매우 바람직하다.

장치들이 동시에(즉, 병렬로) 시험될 때, 유닛당 시험 시간이 장치의 수만큼 감소된다. 예를 들어, 단일 장치의 시험이 100초가 걸리고 본질적으로 동일한 측정 장비를 사용하여 장치들 중 4개를 동시에 시험하는 것이 120초에 행해질 수 있는 경우, 장치당 시험 시간이 이제 30초이다.

본 발명에 따르면, 시험 측정을 사전 구성하고 시험 대상 장치(device under test, DUT)들로부터의 데이터 패킷들의 부분들을 멀티플렉싱(multiplexing) 및 인터리빙(interleaving)함으로써, 동기화된 데이터 패킷들의 소정의 UL 시험 시퀀스를 사용하여 다수의 디지털 데이터 패킷 송수신기가 동시에 시험될 수 있다.

현재 청구된 발명의 일 실시예에 따르면, 데이터 신호 분석기를 사용하여 복수의 데이터 신호 송신기를 시험하는 방법은

복수의(N개의) 패킷 데이터 신호를 대응하는 복수의(N개의) 데이터 신호 송신기로부터 동시에 수신하는 단계 - 복수의(N개의) 패킷 데이터 신호 각각은 각자의 복수의 순차 신호 구간을 가지고, 복수의 순차 신호 구간 각각은 신호 구간 지속기간(I)을 가지며, 복수의(N개의) 패킷 데이터 신호 각각은 각자의 복수의 순차 신호 구간 각각 동안에 각자의 패킷 데이터 신호 특성을 가짐 - ,

각자의 복수의 순차 신호 구간의 각자의 부분을 복수의(N개의) 패킷 데이터 신호 각각으로부터 캡처하여 각자의 복수의 순차 신호 구간의 복수의(N개의) 캡처된 부분을 제공하는 단계 - 각자의 복수의 순차 신호 구간의 복수의(N개의) 캡처된 부분 각각은 캡처된 신호 지속기간(C)을 가짐 - , 및

복수의 순차 신호 구간의 복수의(N개의) 캡처된 부분 각각을 이와 연관된 시험 지속기간(T)을 갖는 신호 시험에 따라 처리하는 단계를 포함하고,

캡처된 신호 지속기간(C)은,

시험 지속기간(T)이 신호 구간 지속기간(I)의 부분(I/N)보다 클 때, 시험 지속기간(T)보다 크거나 같고,

시험 지속기간(T)이 신호 구간 지속기간(I)의 부분(I/N)보다 작거나 같을 때, 신호 구간 지속기간(I)의 부분(I/N)보다 작거나 같다.

현재 청구된 발명의 다른 실시예에 따르면, 데이터 신호 분석기를 사용하여 복수의 데이터 신호 송신기를 시험하는 방법은

캡처된 신호 지속기간(C)은, 시험 지속기간(T)이 신호 구간 지속기간(I)의 부분(I/N)보다 클 때, 시험 지속기간(T)보다 크거나 같다.

캡처된 신호 지속기간(C)은, 시험 지속기간(T)이 신호 구간 지속기간(I)의 부분(I/N)보다 작거나 같을 때, 신호 구간 지속기간(I)의 부분(I/N)보다 작거나 같다.

<도 1>
도 1은 전송 시퀀스가 분석을 위해 벡터 신호 분석기(vector signal analyzer, VSA)로 전송되는, WCDMA와 같은 무선 표준을 채용하는 시험 대상 장치(DUT)의 송신(TX) 기능을 시험하는 종래의 방법을 나타낸 도면.
<도 2>
도 2는 5개 시간 슬롯 동안 최대 전력이 전송되고, 5개 시간 슬롯 동안 중간 범위 전력이 전송되며, 5개 시간 슬롯 동안 저전력이 전송되는 소정의 시험 시퀀스를 나타낸 도면. 이때 다음 75개의 단일 슬롯 기간 동안, 신호의 전력이 고전력에서 저전력 한계까지 동일한 증분으로 단계적으로 감소된다.
<도 3>
도 3은 UL 패킷에서의 상이한 소정의 시퀀스를 나타낸 도면. 여기서, 5개 슬롯 동안 최대 전력이 전송되고, 5개 슬롯 동안 중간 전력이 전송되며, 단일 슬롯 전력 레벨의 시퀀스가 2개의 지정된 전력 한계들 사이에서 처음에 감소하다가 이어서 증가하면서 전송된다.
<도 4>
도 4는 분석을 위해 VSA로 전송되는 전송 시퀀스를 시작하는 벡터 신호 발생기(vector signal generator, VSG)로부터의 트리거 신호를 전송하는 하나의 방법을 나타낸 도면.
<도 5>
도 5는 동일한 소정의 TX 시퀀스를 전송하는 다수의 DUT를 나타낸 도면.
<도 6>
도 6은 다수의 DUT를 나타낸 도면으로서, 여기서 VSG는 소정의 TX 시퀀스를 동기화시키는 트리거 신호를 각각의 DUT로 동시에 전송한다.
<도 7>
도 7은 도 6의 구성에서 사용되는 시분할 다중화(time-division multiplexing)를 나타낸 도면.
<도 8>
도 8은 다수의 DUT의 병렬 시험을 가능하게 하는 소정의 TX 시퀀스를 나타낸 도면.
<도 9a 내지 도 9c>
도 9a 내지 도 9c는 주파수 분할 듀플렉스(frequency-division duplex, FDD) 캡처에 대한 신호의 주파수 분할 다중화를 나타낸 도면.
<도 10a 내지 도 10c>
도 10a 내지 도 10c는 다수의 DUT를 시험하기 위해 FDD 캡처와 조합되는 시분할 듀플렉스(time-division duplex, TDD)를 나타낸 도면.

이하의 상세한 설명은 첨부 도면을 참조한, 현재 청구된 발명의 예시적인 실시예의 것이다. 이러한 설명은 본 발명의 범주에 대한 제한이 아니라 예시인 것으로 의도된다. 당업자가 본 발명을 실시할 수 있게 하기 위해 이러한 실시예가 충분히 상세히 기술되어 있고, 다른 실시예가 본 발명의 사상 또는 범주를 벗어나지 않고 약간 변형되어 실시될 수 있다는 것이 이해될 것이다.

본 개시 내용 전체에 걸쳐, 문맥에 반대인 명확한 표시가 없다면, 기술된 개개의 회로 요소는 그 수가 단수이거나 복수일 수 있다는 것이 이해될 것이다. 예를 들어, "회로" 및 "회로부"라는 용어는 능동 및/또는 수동이고 기술된 기능을 제공하기 위해 (예컨대, 하나 이상의 집적 회로 칩으로서) 서로 연결되거나 달리 결합되는 복수의 구성요소 또는 단일 구성요소를 포함할 수 있다. 부가적으로, "신호"라는 용어는 하나 이상의 전류, 하나 이상의 전압, 또는 데이터 신호를 말할 수 있다. 도면 내에서, 유사하거나 관련된 요소는 유사하거나 관련된 알파벳, 숫자 또는 영숫자 표시자를 가질 것이다. 또한, 본 발명이 이산된 전자 회로부(바람직하게는 하나 이상의 집적 회로 칩의 형태임)를 사용하는 구현예와 관련하여 논의되어 있지만, 이러한 회로부의 임의의 부분의 기능이 대안적으로는, 처리될 신호 주파수 또는 데이터 레이트(data rate)에 따라, 하나 이상의 적절히 프로그래밍된 프로세서를 사용하여 구현될 수 있다.

도 1을 참조하면, WCDMA와 같은 무선 표준을 시험하는 종래의 시험 시스템은 분석을 위해 신호를 VSA로 전송함으로써 DUT(101)의 전송 시퀀스를 시험할 것이다. 전형적인 시나리오에서, DUT(101)는 하나 이상의 제어 신호(도시되지 않음)를 통해 VSA(102)에 의해 제어될 것이다. 대안적으로, DUT(101) 및 VSA(102)는 하나 이상의 각자의 제어 신호(도시되지 않음)를 통해 제어기(도시되지 않음), 예컨대 개인용 컴퓨터(PC)에 의해 제어될 수 있다.

도 2를 참조하면, 이전 단락에서 기술된 바와 같은, DUT(101)에 의해 VSA(102)에 제공되는 TX 패킷은 어떤 산업 표준(예컨대, WCDMA)에 따른 특정의 파라미터 시험을 가능하게 해주도록 사전 구성될 수 있다. UL 시퀀스(201)의 제1 부분은 특정의 지속기간 동안 신호를 최대 전력으로 전송할 것이다. 이 경우에, 예시를 위해 WCDMA를 사용하면, UL은 시간 슬롯들로 세분될 수 있는데, 여기서 10 밀리초 지속기간에서, 15개의 동일한 슬롯은 슬롯당 0.67 밀리초를 나타낸다. 예를 들어, 5 슬롯 지속기간은 5*0.67 밀리초일 것이고, 전력 스펙트럼 밀도(power spectral density, PSD) 마스크 평가를 지원하기에 충분히 길 것이다. 유사하게, 다음의 5개 슬롯의 세트에서, 중간 전력 신호(202)가 전송되고, 다음의 5-슬롯 지속기간(203)에서 저전력 신호 부분이 전송될 것이다. 이어서, 내부 루프 전력 제어(Inner Loop Power Control, ILPC)에 대한 시험에 따라, 단일 슬롯 전력 레벨의 시퀀스가 +25dBm부터 -50dBm까지 1dBm 단계로 전송된다. 소정의 UL 시퀀스가 없는 경우, 이들 1dBm 전력 레벨의 지속기간이 보통 1 슬롯 시간보다 길고 시험 장비(예컨대, VSG 또는 VSA)와 DUT 사이의 통신이 각각의 단계에 선행되어 전체 시험 시간에 지연 시간을 부가할 것임이 언급되어야 한다.

용이하게 인식되는 바와 같이, 각각의 시간 슬롯은 그 자신의 각자의 패킷 데이터 신호 특성(예컨대, 피크 전력, 평균 전력, 전력 스펙트럼 밀도, 변조 등)을 가질 것이고, 이들 각각은, 무엇이 시험될 것이 요구되는지에 따라, 시간 슬롯마다 상이하거나 유사할 수 있고, 또는 임의의 다른 이전의 또는 후속하는 시간 슬롯의 특성과 상이하거나 유사할 수 있다. 임의의 시간 슬롯 동안 임의의 DUT에 의해 전송되는 신호에 대해서도 또한 그러할 수 있다.

도 3을 참조하면, 순차 5-슬롯 신호 지속기간(301, 302)에 걸쳐 단지 2개의 전력 레벨(높은 레벨 및 중간 레벨)만이 전송되고 이어서 +25 dBm부터 -50 dBm까지 단계적으로 내려가고, 이어서 -50 dBm부터 +25 dBm까지 단계적으로 올라가는 단일-슬롯 신호 전력 레벨의 시퀀스가 전송되는 상이한 소정의 TX 시퀀스가 도시되어 있다. 전력의 단계적 감소 및 이에 이은 단계적 증가의 측정은 전자 대 후자에 대해 상이한 결과를 생성하는 장치를 식별하는 방법이다. 이러한 장치에서, 감소하는 전력 단계의 시험이 규격을 충족시킬 수 있는 반면 상승하는 전력 단계에 대한 시험이 그렇지 않을 수 있는 경우가 있다. 따라서, 이 시퀀스는, 예를 들어, 표준의 ILPC 규격의 준수를 시험하는 데 사용될 수 있다. 역시, 전체 시퀀스(301, 302, 303)를 지원하기 위해 시험 장비와 DUT 사이의 중간 통신이 필요하지 않다는 것에 주목하여야 한다. 필요한 모든 것은 UL 시퀀스가 적절한 시험 측정 구성에 부합하도록 시험 장비 및 DUT가 동기화되어야 한다는 것이다.

도 4를 참조하면, 이는 트리거 신호를 DUT(403)로 전송하고 소정의 TX 시퀀스(404)를 도출하기 위해 VSA(401) 및 VSG(402)의 조합을 사용하는 시험 시스템이 어떻게 사용될 수 있는지를 보여준다.

도 5를 참조하면, 예컨대 VSA(도시되지 않음) 또는 PC(도시되지 않음)로부터, 예컨대 DUT(501) 각각에 제공되는 하나 이상의 각자의 제어 신호(도시되지 않음)를 통해 적합하게 제어되지 않는다면, DUT에 의해 전송되는 각자의 TX 시퀀스가 동기적이지 않을 것이고 심지어 실질적으로 동시적이지 않을 수 있다. 현재 청구된 발명에 따르면, 다수의 TX 시퀀스는 바람직하게는 시간상 대응하도록 동기화된다.

도 6을 참조하면, 본 도면에서 다수의 DUT들의 세트가 시험 시스템에 연결되어 있고, 여기서 VSG는 신호 라우팅 회로부(602)(예컨대, 신호 스위칭 또는 조합 회로부)를 통해 트리거 신호를 모든 DUT로 동시에 전송하고, 이에 의해 그들의 소정의 TX 시퀀스를 동기화한다. 이들 시퀀스가 상이한 주파수로 전송되는 경우, 디지털 신호 처리를 사용하여 결과를 합산(602)하여 신뢰성있는 시험 결과를 획득하는 것이 가능하다(예컨대, 신호를 다수의 개별 신호들로 분리시키고 이들을 개별적으로 분석할 수 있거나 다른 잘 알려진 기술을 사용할 수 있다). 시분할 다중화 또는 시분할 듀플렉스(TDD)에 대해 잘 알려진 기술을 사용하여 시퀀스들이 동일한 주파수에서 전송되는 경우, 각각의 DUT로부터의 신호의 부분이 캡처되고, 예컨대 (이하에서 더 상세히 논의되는) 시간-인터리빙된(time-interleaved) 신호 부분들을 분석을 위해 VSA(601)에 입력함으로써, 모든 DUT가 병렬로 시험될 수 있다.

도 7을 참조하면, 도 6의 DUT(604)를 사용하여 생성되는 동시적인 TX 패킷(707a-d; UL3a, UL3b, UL3c, UL3d)은 4개의 TX 패킷 각각의 일부분만이, 단일 패킷의 총 지속기간 시간 내에서 순차적으로 실제로 스위칭되도록 제어기(도시되지 않음), 예컨대 VSA 또는 PC에 의해 제공되는 하나 이상의 제어 신호(도시되지 않음)를 통해 제어되는 스위칭 회로(708)에 의해 멀티플렉싱될 수 있다. 따라서, 예를 들어, 스위칭된 샘플링 구간이 100 마이크로초인 경우, 각각의 TX 패킷의 부분들이 스위치(708)에 의해 순차적으로 전송되어, 원래의 TX 패킷(707a-d)의 100 마이크로초 부분(t1, t2, t3, t4)의 시퀀스로 신호가 이루어진 인터리빙된 패킷(709)을 생성할 것이다. 여기서, 역시, 이 스위칭 방법은 배타적이라기보다는 예시적인 것이다. 예를 들어, 1:4 스위치가 사용될 수 있거나, 1:2 스위치의 쌍이 사용될 수 있거나, 프로그래밍가능한 감쇠기가 동일한 결과를 달성하도록 프로그래밍될 수 있다. VSA(710)는 시간-인터리빙된 패킷(709)을 수신하고, 어느 TX 패킷(707a-d)이 수신된 패킷의 어느 부분에 기여했는지를, 예컨대 제어기(도시되지 않음), 예컨대 VSA 또는 PC에 의해 제공되는 하나 이상의 제어 신호(도시되지 않음)에 따라, 동기화를 통해 구별할 수 있다. 전력의 측정을 위해, 예를 들어 패킷의 작은 부분만이 측정될 필요가 있다. 4개의 TX 패킷(707a-d)의 작은 부분들을 인터리빙함으로써, VSA는 하나의 0.67 밀리초 구간 내에서 4개의 DUT 모두의 전력 출력을 시험할 수 있다. 전력 측정은 DUT 교정의 주요 성분이고, 종종 보다 긴 시험 절차들 중 하나이다. 시간-인터리빙된 캡처와 조합된 병렬 시험을 통해 교정 시험의 주요 구성요소를 줄이는 것은 시험 시간 효율성에 상당한 영향을 미칠 수 있다.

도 8을 참조하면, 본 도면은, 도 7의 설명에 기술되어 있는 바와 같이, 4개의 DUT를 동시에 시험하는 것을 가능하게 해주기 위해 TX 패킷이 사전 정의될 수 있는 하나의 방식을 나타낸다. 구간(801)에 대한 지속기간은 20개의 슬롯 시간이며, 이는 긴 PSD 시험에 대한 요건을 만족시키기 위해 각각의 DUT에 대한 신호 부분을 캡처 및 처리하는 데 충분한 시간을 허용한다. 구간(802)에서, 지속기간은 다시 동일한 이유로 20개의 시간 슬롯이다. 그러나, 20개의 시간 슬롯이 필요하지 않을 수 있다. 예를 들어, 스펙트럼 특성이 4.25개 시간 슬롯 내에 측정될 수 있는 경우, 17개(즉, 4*4.25개)의 시간 슬롯만 필요로 할 것이다. 유사하게, 수행될 시험이 하나의 시간 슬롯 전부보다 작지만 그의 절반보다 큰 것(예컨대, 0.75)을 필요로 하는 경우, 보다 적지만 여전히 다수의 시간 슬롯(예컨대, 4*0.75 = 3개의 시간 슬롯)이 필요할 것이다. 구간(803)에서, ILPC가 검증되는 경우, 단일 슬롯 시간은 4개의 DUT 모두가 그 단일 슬롯 기간 동안 시험되게 하기에 충분하다. 통상적으로 단일 DUT 시험에서 시간 슬롯을 세분할 수 없기 때문에, PSD 측정을 위해 5개의 시간 슬롯을 할당할 필요가 있을 것이며, 따라서 정보가 최소 시간 슬롯을 초과하는 경우에도, 전송 시간이 병렬로 시험되는 장치의 수에 따라 선형적으로 증가될 필요는 없다. 주파수 분할 다중화 또는 시분할 다중화와 소정의 TX 시퀀스의 이러한 조합은 시험 시간의 감소를 달성할 것이다.

따라서, 완료하는 데 시간(T)을 필요로 하는 시험(예컨대, PSD)을 수행하기 위해 I의 시간 슬롯 지속기간을 갖는 신호를 전송하는 N개의 DUT를 시분할 다중화 또는 시분할 듀플렉스(TDD) 방식으로 시험하기 위해, 캡처된 신호 지속기간(C)의 지속기간(C)은 시험 시간(T)이 시간 슬롯 지속기간(I)의 부분(I/N)보다 클 때, 시험 시간(T)보다 크거나 같고, 시험 시간(T)이 시간 슬롯 지속기간(I)의 이러한 부분(I/N)보다 작거나 같을 때, 시간 슬롯 지속기간(I)의 이러한 부분(I/N)보다 작거나 같다.

또한, 현재 청구된 발명에 따르면, 앞서 논의된 TDD 또는 순서화된 캡처 기술은 다수의 DUT가 병렬로 그러나 상이한 주파수에서 동작되는 FDD 캡처와 조합될 수 있다.

도 9a를 참조하면, FDD 동작에서 스펙트럼 측정을 실행할 때, (주파수에서) 인접한 DUT들로부터의 신호들이 시험을 위해 측정이 취해져야 하는 주파수 범위와 종종 중복될 것이다. 그러나, 도 9b 및 도 9c를 참조하면, 수신된 신호에 필터 기능을 적용함으로써(도 9b), 예컨대 하드웨어 필터로 신호를 필터링하거나 디지털 필터로 신호를 처리함으로써, 대역내 신호 특성, 예컨대 오차 벡터 크기(error vector magnitude, EVM) 등을 평가하기 위해 필터링된 신호(도 9c)가 생성될 수 있다. 이하에서 더 상세히 논의되는 바와 같이, 이는 시험 시간을 추가로 감소시키기 위해 사용될 수 있다.

앞서 논의된 바와 같이, 전력 측정이 단일 시간 슬롯 내에서 TDD를 사용하여 이미 수행되었을 수 있다. 또한 신호를 필터링함으로써 FDD를 사용하여 개개의 DUT의 신호 전력를 측정하는 것이 가능하지만, TDD를 사용하는 것보다 유리하지 않을 수 있는데, 그 이유는 신호를 필터링하는 데 필요한 분석이 종종 간단한 전력 측정보다 더 복잡할 것이고 시험 지속기간이 불변(하나의 시간 슬롯)이기 때문이다.

그러나, 전형적인 신호 품질로 인해, 필요한 측정을 수행하는 데 일반적으로 전체 시간 슬롯 또는 그 이상이 필요한 EVM 시험의 경우, 이러한 측정은 DUT들을 상이한 주파수들에서 병렬로 동작시킴으로써 FDD를 사용하여 수행될 수 있다. (그러나, 다른 측정, 예컨대 마스크는 일반적으로, 위에서 논의된 바와 같이, TDD의 사용을 필요로 할 것이며, 이는 다수의 시간 슬롯에 걸쳐 동작하는 잠재적인 이점을 제공한다.)

도 10a를 참조하면, 예를 들어 각각 3.5 시간 슬롯을 필요로 하는 주파수 f1 및 f2에서의 2회의 마스크 측정, 및 각각 하나의 전체 시간 슬롯을 필요로 하는 주파수 f1, f2, f3, 및 f4에서의 4회의 EVM 측정이 나타내어져 있다. 이하의 예를 위해, 4개의 DUT(DUT1, DUT2, DUT3, DUT4)(도시되지 않음)가 동작하고 있으며, 제1 예에서는 순차적으로 동작하고 있다. 위에서 논의된 바와 같이, 마스크 측정은 4개의 시간 슬롯을 필요로 할 것이다.

도 10b를 참조하면, 위에서 논의된 바와 같이 TDD 기술을 사용하는 것은 각각의 마스크 측정을 14개(4*3.5)의 시간 슬롯으로 감소시킬 수 있지만, 각각의 EVM 측정은 완전히 순차적인 측정과 동일한 시간을 필요로 할 것이다. 그러나, 그럼에도 불구하고 위에서 논의된 바와 같이, 이제 다운스트림에서 병렬 분석을 수행하는 능력으로부터 몇몇 이점이 실현될 수 있다.

도 10c를 참조하면, 위에서 논의된 TDD 및 FDD 기술이 조합될 수 있다. 마스크가 TDD 기술을 사용하여 측정되고, 따라서 14개(4*3.5개)의 시간 슬롯을 차지한다. EVM이 주파수 순환(f1, f2, f3, f4, f1, f2, f3, f4, ....)을 가지고 FDD 기술을 사용하여 측정된다. 예를 들어, DUT1은 먼저 f1에서, 이어서 f2에서, 이어서 f3에서 그리고 이어서 f4에서 EVM을 측정할 것이다. 한편, DUT2는 먼저 f2에서, 이어서 f3에서, 이어서 f4에서 그리고 이어서 f1에서 EVM을 측정할 것이다. 유사하게, DUT3는 먼저 f3에서, 이어서 f4에서, 이어서 f1에서 그리고 이어서 f2에서 EVM을 측정할 것이고, DUT4는 먼저 f4에서, 이어서 f1에서, 이어서 f2에서 그리고 이어서 f3에서 EVM을 측정할 것이다. 각각의 DUT가 동일한 주파수에서 동시에 전송하지 않는 한, 이들 주파수 시퀀스가 상이하게 구현될 수 있다는 것이 용이하게 이해될 것이다.

이들 예는 요청된 EVM 측정의 횟수가 DUT의 수와 같은 바람직한 시나리오를 기술한다. 요청된 EVM 측정의 횟수가 DUT의 수보다 작은 경우, (모든 DUT들에 대해 동일한 주파수에서 EVM이 측정되는 것으로 가정하면) 더 적은 수의 주파수에 대해 EVM을 검색하기 위하여 더 많은 횟수(즉, DUT의 수와 같음)의 EVM 측정이 요구될 것이다. 예를 들어, 4개의 DUT를 시험하는 동안, 예컨대 주파수 f1, f2 및 f3에서 3회의 EVM 측정이 요청되는 경우, 이는 여전히 3개의 주파수에 대해 EVM을 검색하기 위하여 4회의 EVM 측정을 취할 것이다.

실행하는 동안, 위에서 논의된 FDD 기술은 DUT 하드웨어에 더 많은 부담을 줄 수 있다. 예를 들어, 4개의 하이-포트(high-port) 주파수를 기기로 전송하는 것은 종종 전력 레벨을 대략 6dB만큼 증가시킬 것이고, 높은 기기 선형성이 유지될 수 없다면 상호 변조 성분(inter-modulation product)이 발생될 경우가 있을 것이다. 그러나, 주파수 계획에서의 최악의 상호 변조 성분은 EVM 측정을 위한 가장 적합한 주파수를 선택함으로써 취급될 수 있다. 대안적으로, 측정될 동시적인 송신기의 수가 감소될 수 있다. 따라서, 위에서 논의된 FDD 및 TDD 기술의 조합은 훨씬 더 낮은 시험 시간을 달성할 수 있지만(제공된 필터링은, 예컨대 하드웨어 필터링을 사용함으로써 달리 얻어진 시간 이득보다 더 오래 걸리지 않음), 보다 복잡한 시험 시퀀스가 필요할 수 있고(각각의 DUT가 상이한 시퀀스를 실행함), 측정된 전송 품질에 영향을 미치는 상호 변조 성분 또는 다른 어려운 측정을 피하기 위해 주파수 계획이 행해져야 한다.

본 발명의 동작 방법 및 구성에서의 다양한 수정 및 변경이 본 발명의 범주 및 사상을 벗어나지 않고 당업자에게 명백하게 될 것이다. 본 발명이 특정의 바람직한 실시예와 관련하여 기술되었지만, 청구된 발명이 이러한 특정의 실시예로 부당하게 제한되어서는 안된다는 것이 이해되어야 한다. 이하의 특허청구범위가 본 발명의 범주를 한정하고 이들 청구항 및 그의 등가물의 범위 내의 구성 및 방법이 이에 의해 포괄되는 것이 의도된다.

Claims

데이터 신호 분석기를 사용하여 복수의 데이터 신호 송신기를 시험하는 방법으로서,
복수의(N개의) 패킷 데이터 신호를 대응하는 복수의(N개의) 데이터 신호 송신기로부터 동시에 수신하는 단계 - 상기 복수의(N개의) 패킷 데이터 신호 각각은 각자의 복수의 순차 신호 구간을 가지고, 상기 복수의 순차 신호 구간 각각은 신호 구간 지속기간(I)을 가지며, 상기 복수의(N개의) 패킷 데이터 신호 각각은 상기 각자의 복수의 순차 신호 구간 각각 동안에 각자의 패킷 데이터 신호 특성을 가짐 - ,
상기 각자의 복수의 순차 신호 구간의 각자의 부분을 상기 복수의(N개의) 패킷 데이터 신호 각각으로부터 캡처하여 상기 각자의 복수의 순차 신호 구간의 복수의(N개의) 캡처된 부분을 제공하는 단계 - 상기 각자의 복수의 순차 신호 구간의 상기 복수의(N개의) 캡처된 부분 각각은 캡처된 신호 지속기간(C)을 가짐 - , 및
상기 복수의 순차 신호 구간의 상기 복수의(N개의) 캡처된 부분 각각을 이와 연관된 시험 지속기간(T)을 갖는 신호 시험에 따라 처리하는 단계를 포함하고,
상기 캡처된 신호 지속기간(C)은,
상기 시험 지속기간(T)이 상기 신호 구간 지속기간(I)의 부분(I/N)보다 클 때, 상기 시험 지속기간(T)보다 크거나 같고,
상기 시험 지속기간(T)이 상기 신호 구간 지속기간(I)의 상기 부분(I/N)보다 작거나 같을 때, 상기 신호 구간 지속기간(I)의 상기 부분(I/N)보다 작거나 같은 방법.
제1항에 있어서, 상기 각자의 복수의 순차 신호 구간은 각자의 복수의 순차 신호 시간 슬롯을 포함하는 방법.
제1항에 있어서, 상기 복수의 데이터 신호 송신기에 의한 상기 대응하는 복수의 패킷 데이터 신호의 동시 전송을 시작하는 단계를 추가로 포함하는 방법.
제1항에 있어서, 상기 복수의 데이터 신호 송신기에 의한 상기 대응하는 복수의 패킷 데이터 신호의 동기 전송을 시작하는 단계를 추가로 포함하는 방법.
제1항에 있어서, 트리거 신호를 상기 복수의 데이터 신호 송신기 각각으로 동시에 전송하는 것에 의해 상기 복수의 데이터 신호 송신기에 의한 상기 대응하는 복수의 패킷 데이터 신호의 전송을 시작하는 단계를 추가로 포함하는 방법.
제1항에 있어서, 상기 각자의 복수의 순차 신호 구간의 상기 복수의(N개의) 캡처된 부분은 상기 각자의 복수의 순차 신호 구간의 복수의(N개의) 시간-인터리빙된(time-interleaved) 부분을 포함하는 방법.
데이터 신호 분석기를 사용하여 복수의 데이터 신호 송신기를 시험하는 방법으로서,
복수의(N개의) 패킷 데이터 신호를 대응하는 복수의(N개의) 데이터 신호 송신기로부터 동시에 수신하는 단계 - 상기 복수의(N개의) 패킷 데이터 신호 각각은 각자의 복수의 순차 신호 구간을 가지고, 상기 복수의 순차 신호 구간 각각은 신호 구간 지속기간(I)을 가지며, 상기 복수의(N개의) 패킷 데이터 신호 각각은 상기 각자의 복수의 순차 신호 구간 각각 동안에 각자의 패킷 데이터 신호 특성을 가짐 - ,
상기 각자의 복수의 순차 신호 구간의 각자의 부분을 상기 복수의(N개의) 패킷 데이터 신호 각각으로부터 캡처하여 상기 각자의 복수의 순차 신호 구간의 복수의(N개의) 캡처된 부분을 제공하는 단계 - 상기 각자의 복수의 순차 신호 구간의 상기 복수의(N개의) 캡처된 부분 각각은 캡처된 신호 지속기간(C)을 가짐 - , 및
상기 복수의 순차 신호 구간의 상기 복수의(N개의) 캡처된 부분 각각을 이와 연관된 시험 지속기간(T)을 갖는 신호 시험에 따라 처리하는 단계를 포함하고,
상기 캡처된 신호 지속기간(C)은, 상기 시험 지속기간(T)이 상기 신호 구간 지속기간(I)의 부분(I/N)보다 클 때, 상기 시험 지속기간(T)보다 크거나 같은 방법.
제7항에 있어서, 상기 각자의 복수의 순차 신호 구간은 각자의 복수의 순차 신호 시간 슬롯을 포함하는 방법.
제7항에 있어서, 상기 복수의 데이터 신호 송신기에 의한 상기 대응하는 복수의 패킷 데이터 신호의 동시 전송을 시작하는 단계를 추가로 포함하는 방법.
제7항에 있어서, 상기 복수의 데이터 신호 송신기에 의한 상기 대응하는 복수의 패킷 데이터 신호의 동기 전송을 시작하는 단계를 추가로 포함하는 방법.
제7항에 있어서, 트리거 신호를 상기 복수의 데이터 신호 송신기 각각으로 동시에 전송하는 것에 의해 상기 복수의 데이터 신호 송신기에 의한 상기 대응하는 복수의 패킷 데이터 신호의 전송을 시작하는 단계를 추가로 포함하는 방법.
제7항에 있어서, 상기 각자의 복수의 순차 신호 구간의 상기 복수의(N개의) 캡처된 부분은 상기 각자의 복수의 순차 신호 구간의 복수의(N개의) 시간-인터리빙된 부분을 포함하는 방법.
데이터 신호 분석기를 사용하여 복수의 데이터 신호 송신기를 시험하는 방법으로서,
복수의(N개의) 패킷 데이터 신호를 대응하는 복수의(N개의) 데이터 신호 송신기로부터 동시에 수신하는 단계 - 상기 복수의(N개의) 패킷 데이터 신호 각각은 각자의 복수의 순차 신호 구간을 가지고, 상기 복수의 순차 신호 구간 각각은 신호 구간 지속기간(I)을 가지며, 상기 복수의(N개의) 패킷 데이터 신호 각각은 상기 각자의 복수의 순차 신호 구간 각각 동안에 각자의 패킷 데이터 신호 특성을 가짐 - ,
상기 각자의 복수의 순차 신호 구간의 각자의 부분을 상기 복수의(N개의) 패킷 데이터 신호 각각으로부터 캡처하여 상기 각자의 복수의 순차 신호 구간의 복수의(N개의) 캡처된 부분을 제공하는 단계 - 상기 각자의 복수의 순차 신호 구간의 상기 복수의(N개의) 캡처된 부분 각각은 캡처된 신호 지속기간(C)을 가짐 - , 및
상기 복수의 순차 신호 구간의 상기 복수의(N개의) 캡처된 부분 각각을 이와 연관된 시험 지속기간(T)을 갖는 신호 시험에 따라 처리하는 단계를 포함하고,
상기 캡처된 신호 지속기간(C)은, 상기 시험 지속기간(T)이 상기 신호 구간 지속기간(I)의 부분(I/N)보다 작거나 같을 때, 상기 신호 구간 지속기간(I)의 상기 부분(I/N)보다 작거나 같은 방법.
제13항에 있어서, 상기 각자의 복수의 순차 신호 구간은 각자의 복수의 순차 신호 시간 슬롯을 포함하는 방법.
제13항에 있어서, 상기 복수의 데이터 신호 송신기에 의한 상기 대응하는 복수의 패킷 데이터 신호의 동시 전송을 시작하는 단계를 추가로 포함하는 방법.
제13항에 있어서, 상기 복수의 데이터 신호 송신기에 의한 상기 대응하는 복수의 패킷 데이터 신호의 동기 전송을 시작하는 단계를 추가로 포함하는 방법.
제13항에 있어서, 트리거 신호를 상기 복수의 데이터 신호 송신기 각각으로 동시에 전송하는 것에 의해 상기 복수의 데이터 신호 송신기에 의한 상기 대응하는 복수의 패킷 데이터 신호의 전송을 시작하는 단계를 추가로 포함하는 방법.
제13항에 있어서, 상기 각자의 복수의 순차 신호 구간의 상기 복수의(N개의) 캡처된 부분이 상기 각자의 복수의 순차 신호 구간의 복수의(N개의) 시간-인터리빙된 부분을 포함하는 방법.