KR20160051848A

KR20160051848A - 인터리빙 장치 설정 및 테스트를 이용한 데이터 패킷 신호 트랜시버 테스트 방법

Info

Publication number: KR20160051848A
Application number: KR1020167008695A
Authority: KR
Inventors: 크리스티안 볼프 올가아드; 자오 헤
Original assignee: 라이트포인트 코포레이션
Priority date: 2013-09-03
Filing date: 2014-08-08
Publication date: 2016-05-11
Also published as: JP2016529843A; TW201511482A; CN105492916B; TWI666884B; US9544787B2; US20150063133A1; CN105492916A; WO2015034624A1; JP6450764B2; WO2015034624A8

Abstract

다중 데이터 패킷 신호 트랜시버 피시험장치(DUT) 테스트를 위해 테스터 데이터 패킷 신호와 제어 명령어를 이용하는 방법. 상호 교차하는 시간간격 동안 실질적으로 동시에 발생하는 다중 테스터 데이터 패킷 신호 및 DUT 제어 명령어 중 선택된 것이 다중 DUT의 동시 테스트를 위해 사용된다.

Description

인터리빙 장치 설정 및 테스트를 이용한 데이터 패킷 신호 트랜시버 테스트 방법{METHOD FOR TESTING DATA PACKET SIGNAL TRANSCEIVERS USING INTERLEAVED DEVICE SETUP AND TESTING}

본 발명은 데이터 패킷 신호 트랜시버의 테스트에 관한 것으로, 특히 인터리빙 장치 설정 및 테스트를 이용하여 더 고속의 테스트 시간을 달성하는 것에 관한 것이다.

오늘날의 전자 장치의 다수는 접속 및 통신 목적 모두를 위해 무선 기술을 사용한다. 무선 장치가 전자기 에너지를 송수신하고, 두 개 이상의 무선 장치가 자신의 신호 주파수 및 파워 스펙트럼 밀도에 의해 서로의 동작에 간섭할 가능성이 있기 때문에 이들 장치들과 그 장치들의 무선 기술은 다양한 무선 기술 표준 규격을 준수해야 한다.

이러한 장치들을 설계할 때, 엔지니어들은 장치들에 포함된 무선 기술의 상술한 표준 기반 규격 각각을 이러한 장치들이 만족시키거나 또는 그것을 능가할 것을 보장하도록 특별히 유의한다. 추가로, 이들 장치가 추후에 대량으로 제조될 때, 이들 장치는, 장치들에 포함된 무선 기술 표준 기반 규격에 대해 상기 장치들이 따르는 것을 포함하면서, 제조 결함이 부적절한 동작을 일으키지 않는 것을 보장하도록 테스트된다.

이들 장치의 제조 및 조립에 후속하는 이들 장치의 테스트에 대해, 현재 무선 장치 테스트 시스템(또한, "테스터"라고도 함)은 각각의 장치로부터 수신된 신호를 분석하는 서브시스템을 채용한다. 이러한 서브시스템은 일반적으로 적어도 피시험 장치에 전송될 소스 신호를 제공하는 벡터 신호 생성기(VSG) 및 피시험 장치에 의해 산출된 신호를 분석하기 위한 벡터 신호 분석기(VSA)를 포함한다. VSG에 의한 테스트 신호의 생성과 VSA에 의해 수행되는 신호 분석은 일반적으로 주파수 범위, 대역폭 및 신호 변조 특성을 변하게 하면서 다양한 무선 기술 표준에 따라 다양한 장치를 테스트하는 데에 각각 이용될 수 있도록 프로그래밍가능하다.

용이하게 이해되는 바와 같이, 피시험 장치(DUT)라고도 하는 데이터 패킷 신호 트랜시버의 테스트는 정해진 크기의 시간을 필요로 한다. DUT가 테스트되는 무선 기술 또는 표준(및 때때로 DUT가 테스트되는 다수의 무선 기술 및 표준)에 따라, DUT가 자신의 적절한 기능 및 동작을 확인하기 위해 완전히 테스트되는 데에는 다소 시간이 걸릴 것이다. 추가적인 기술 변화가 중요하지 않게 되어 보답이 줄어든다고 할지라도, 이들 테스트에 필요한 시간은 다양한 테스트 기술을 적용함으로써 시간이 감소되었다. 그 결과, 장치 당 실제 테스트 시간이 현저하게 감소될 수 는 없을지라도, 그 시간 간격에 테스트되는 DUT의 수가 증가하여, 전체 DUT 당 테스트 시간을 감소시키는 전체 효과를 가져오고, 그에 따라 각 DUT에 대한 테스트 비용을 감소시키도록 동시에 다수의 DUT를 테스트하는 것에 테스트 기술의 초점이 맞춰진다.

그러나, 또한 테스터라고도 하는, 단일 테스트 신호 소스(예를 들면, 단일 VSG) 및 단일 테스트 신호 분석기(예를 들면, 단일 VSA)를 구비하는 테스트 시스템을 이용하여 다중 DUT가 동시에 테스트 될 때, 모든 DUT에 대해 동시에 송신 신호 테스트를 수행하는 것은 일반적으로 불가능하다. 이는 테스트 신호 분석기가 한 번에 하나의 DUT로부터의 송신 신호만을 수신, 캡처 및 분석할 수 있다는 사실에 기인한다. 단일한 테스트 신호 소스가 단일한 테스트 신호를 제공하는 수신 신호 테스트에 대해, 파워 분배기를 이용하여 테스트 신호를 복제하고, 그에 의해 다중 DUT에 대한 동시 테스트 신호를 제공하는 것이 가능하다. 그러나, 각각의 DUT가 다중 수신기를 가지는(예를 들면, MIMO라고도 하는 다중 입력, 다중 출력) 경우에, 모든 DUT 수신 포트로 동일한 신호를 소싱하는 것은 DUT 수신기 회로 중에서의 불량한 개별 수신기의 검출을 허용하지 않을 것이기 때문에, 각각의 DUT는 여전히 개별적으로 테스트하는 것을 요구할 것이다. 따라서, 각각의 DUT는 각각의 테스트 시퀀스 사이에서 제어되어야만 한다. 대안으로, 다중 테스트 신호 소스는 다중-스트림 테스트 신호를 생성하기 위해 사용될 수 있지만, 이러한 테스트 신호 소스는 다수의 DUT의 제조 테스트 동안 요구되는 스케일로 복제하기에는 매우 고가가 되는 경항이 있다.

특히, DUT 테스트 동안 수행하는 데에 필수적인 2개의 태스크는 자신의 후속하는 테스트를 위해 DUT를 제어(예를 들면, 준비 또는 설정)하는 태스크이고, DUT 송신기 회로가 자신의 안정적인 상태의 동작으로 안정화되어 지속적인 송신 신호 파워를 제공하도록 하는 시간을 허용하는 것이다. 이들 태스크 모두는 일반적으로 송신 신호 테스트의 시작시 수행되어야만 하고, 테스터와 DUT 사이에서의 테스트 데이터 패킷 교환의 듀레이션보다 더 길 수 있다(대개는 현저하게).

따라서, 후속하는 테스트 시퀀스를 위한 DUT의 최초 셋업을 대기하고 그의 전송된 데이터 패킷 신호의 파워 안정화를 하는 동안 손실된 시간은 대신에 수행될 테스트의 일부이거나 또는 그렇지 않으면 그에 연관된 유용한 태스크를 수행하는 데에 이용될 수 있는 데이터 패킷 신호 트랜시버 테스트를 위한 기술을 가지는 것이 바람직할 것이다. 추가로, 이러한 테스트 방법은 동시 테스트를 위해 다중 DUT에 대해 적용될 수 있다면, 추가적인 시간 절감이 달성될 수 있다.

본 발명에 따르면, 다중 데이터 패킷 신호 트랜시버 피시험장치(DUT)를 테스트하기 위해 테스터 데이터 패킷 신호와 제어 명령을 이용하는 방법이 제공된다. 상호 교차하여 배치된 시간 간격 동안, 실질적으로 동시에 발생하는 다중 테스터 데이터 패킷 신호 및 DUT 제어 명령 중 선택된 것이 다중 DUT의 동시 테스트를 위해 이용된다.

본 발명의 하나의 실시예에 따르면, 다중 데이터 패킷 신호 트랜시버 피시험 장치(DUT) 테스트를 위해 테스터 데이터 패킷 신호와 제어 명령을 이용하는 방법은: 제1 복수의 테스터 신호 시간간격 중 하나의 시간간격 동안 복수의 DUT 중 제1의 하나 이상의 DUT 각각을 가지고 복수의 테스터 데이터 패킷 신호 중 각각의 신호를 수신하는 단계; 제2 복수의 테스터 신호 시간간격 중 하나의 시간간격 동안 상기 복수의 DUT 중 제2의 하나 이상의 DUT 각각을 가지고 상기 복수의 테스터 데이터 패킷 신호 중 각각의 신호를 수신하는 단계; 제1 복수의 명령 시간간격 중 하나의 시간간격 동안 상기 복수의 DUT 중 상기 제1의 하나 이상의 DUT의 각각을 상기 복수의 테스터 데이터 패킷 신호 중 각각의 신호를 수신하도록 설정하기 위해 상기 복수의 DUT 중 상기 제1의 하나 이상의 DUT 각각을 가지고 복수의 DUT 제어 명령을 실행하는 단계; 및 제2 복수의 명령 시간간격 중 하나의 시간간격 동안 상기 복수의 DUT 중 상기 제2의 하나 이상의 DUT의 각각을 상기 복수의 테스터 데이터 패킷 신호 중 각각의 신호를 수신하도록 설정하기 위해 상기 복수의 DUT 중 상기 제2의 하나 이상의 DUT 각각을 가지고 복수의 DUT 제어 명령을 실행하는 단계;를 포함한다. 상기 제1 복수의 테스터 신호 시간간격 및 상기 제1 복수의 명령 시간간격 중 각각의 시간간격은 상호 교차하여 배치되고, 상기 제2 복수의 테스터 신호 시간간격 및 상기 제2 복수의 명령 시간간격 중 각각의 시간간격은 상호 교차하여 배치되고, 상기 제1 복수의 테스터 신호 시간간격의 각각의 시간간격은 상기 제2 복수의 명령 시간간격의 각각의 시간간격과 실질적으로 동시에 발생하고, 상기 제2 복수의 테스터 신호 시간간격의 각각의 시간간격은 상기 제1 복수의 명령 시간간격의 각각의 시간간격과 실질적으로 동시에 발생한다.

본 발명의 또다른 실시예에 따르면, 다중 데이터 패킷 신호 트랜시버 피시험 장치(DUT) 테스트를 위해 테스터 데이터 패킷 신호와 제어 명령어를 제공하는 방법은: 제1 복수의 테스터 신호 시간간격 중 하나의 시간간격 동안 복수의 DUT 중 제1의 하나 이상의 DUT 각각에 대해 복수의 테스터 데이터 패킷 신호 중 각각의 신호를 제공하는 단계; 제2 복수의 테스터 신호 시간간격 중 하나의 시간간격 동안 상기 복수의 DUT 중 제2의 하나 이상의 DUT 각각에 대해 복수의 테스터 데이터 패킷 신호 중 각각의 신호를 제공하는 단계; 제1 복수의 명령 시간간격 중 하나의 시간간격 동안 상기 복수의 DUT 중 제1의 하나 이상의 DUT 각각에 의해 실행하기 위해 상기 복수의 DUT 중 상기 제1 하나 이상의 DUT의 각각을 상기 복수의 테스터 데이터 패킷 신호 중 각각의 신호를 수신하도록 설정하기 위한 복수의 DUT 제어 명령을 제공하는 단계; 및 제2 복수의 명령 시간간격 중 하나의 시간간격 동안 상기 복수의 DUT 중 제2의 하나 이상의 DUT 각각에 의해 실행하기 위해 상기 복수의 DUT 중 상기 제2 하나 이상의 DUT의 각각을 상기 복수의 테스터 데이터 패킷 신호 중 각각의 신호를 수신하도록 설정하기 위한 복수의 DUT 제어 명령을 제공하는 단계;를 포함한다. 상기 제1 복수의 테스터 신호 시간간격 및 상기 제1 복수의 명령 시간간격 중 각각의 시간간격은 상호 교차하여 배치되고, 상기 제2 복수의 테스터 신호 시간간격 및 상기 제2 복수의 명령 시간간격 중 각각의 시간간격은 상호 교차하여 배치되고, 상기 제1 복수의 테스터 신호 시간간격의 각각의 시간간격은 상기 제2 복수의 명령 시간간격 중 각각의 시간간격과 실질적으로 동시에 발생하고, 상기 제2 복수의 테스터 신호 시간간격의 각각의 시간간격은 상기 제1 복수의 명령 시간간격의 각각의 시간간격과 실질적으로 동시에 발생한다.

도 1은 DUT 송신 및 수신 신호 테스트가 후속하는 DUT 테스트에 대해 DUT 제어와 개재되는 예시적인 실시예에 대한 테스트 환경 및 신호 다이어그램을 도시한다.
도 2 및 도 3은 DUT 송신 및 수신 신호 테스트가 후속하는 DUT 테스트에 대해 DUT 제어와 개재되는 추가적인 예시적 실시예를 위한 신호 다이어그램을 도시한다.
도 4 및 5는 DUT 송신 및 수신 신호 테스트가 후속하는 DUT 테스트에 대해 DUT 제어와 개재되는 대안의 테스트 환경 및 연관된 신호 다이어그램을 도시한다.

하기의 상세한 설명은 첨부 도면을 참조한 본 발명의 예시적인 실시예이다. 이러한 설명은 본 발명의 범위에 대한 예시이고 그에 대해 한정하는 것을 의도하지 않는다. 이러한 실시예들은 당업자로 하여금 본 발명을 실시할 수 있도록 충분히 상세히 기술되고, 다른 실시예들이 본 발명의 범위 또는 취지를 벗어나지 않고서 일부 변형을 하여 실시될 수 있다는 것이 이해될 것이다.

문맥으로부터 명시적으로 반대로 지시하지 않는다면 본 명세서 전체에서, 기술된 바와 같은 개별 회로 엘리먼트는 단수이거나 복수일 수 있다는 것이 이해될 것이다. 예를 들면, "circuit" 및 "circuitry"와 같은 용어들은 단일한 컴포넌트 또는 복수의 컴포넌트 중 어느 하나를 포함할 수 있으며, 이는 능동 및/또는 수동이고, 연결되거나 또는 그렇지 않으면 함께 결합되어(예를 들면 하나 이상의 집적회로 칩으로서) 기술된 기능을 제공한다. 추가로, "신호"라는 용어는 하나 이상의 전류, 하나 이상의 전압 또는 데이터 신호를 가리킨다. 도면 내에서, 유사하거나 연관된 엘리먼트들은 유사하거나 연관된 문자, 숫자 또는 문자숫자 지시어를 가질 것이다. 추가로, 본 발명은 이산 전자 회로(바람직하게는 하나 이상의 집적회로 칩의 형태로 된)를 이용하는 실시의 측면에서 개시되었지만, 신호 주파수 또는 처리될 데이터 속도에 따라 이러한 회로의 임의의 부분의 기능은 대안적으로 하나 이상의 적절하게 프로그래밍된 프로세서를 이용하여 구현될 수 있다. 추가로, 도면이 다양한 실시예의 기능 블록도의 다이어그램을 예시하는 정도로, 기능 블록은 필수적으로 하드웨어 회로 사이의 분할을 지시하지는 않는다.

휴대폰, 스마트폰, 태블릿, 등과 같은 무선 장치는 모두 IEEE 802.11a, b, g, n, ac; 3GPP LTE; 및 블루투스와 같은 표준 기반 무선 신호 기술을 이용한다. 이들 기술에 내재한 표준은 신뢰할 수 있는 무선 접속 또는 통신을 제공하기 위해 설계된 것이며, 일반적으로 고 에너지 효율적이고, 무선 스펙트럼에 인접하거나 또는 무선 스펙트럼을 공유하는 동일하거나 다른 기술을 이용하는 장치들 사이에서의 간섭을 최소화하도록 선택된 물리적 및 고 레벨 규격을 규정한다.

이들 표준에 규정된 테스트는 이러한 장치들이 표준 규정 규격을 따르도록 설계된 것이고 제조된 장치들이 이들 규정된 규격을 계속 따를 것임을 보장하는 것을 의미한다. 대부분의 장치들은 적어도 하나 이상의 (각각) 수신기 및 송신기를 포함하는 트랜시버이다. 따라서, 테스트는 피시험 장치(DUT)의 수신기와 송신기 모두가 따르는지 여부를 판정한다. DUT 수신기 또는 수신기들의 테스트는 RX 테스트이고, 일반적으로 테스트 시스템 또는 테스터에 의한 수신기(들) 및 DUT 수신기(들)가 이들 테스트 패킷에 어떻게 응답하는지를 판정하는 일부 수단으로 테스트 패킷을 전송하는 단계를 포함한다. DUT 송신기는 그것들이 패킷을 테스트 시스템으로 전송하도록 함으로써 테스트되고, 이는 그런다음 장치들에 의해 전송된 신호들의 물리적 특성을 평가한다.

RX 테스트 패킷은 테스트 시스템(예를 들면, VSG)에 의해 생성되고, TX 테스트 패킷은 DUT에 의해 생성되고 테스트 시스템의 분석 서브시스템(예를 들면, VSA)에 의해 평가된다.

RX 테스트의 경우에, IEEE 802.11a, b, g, n 및 ac와 같은 일부 표준은 양호한 패킷을 수신한 장치가 다시 테스트 시스템이 테스트 환경 내에 있는 송신 장치로 수신확인(예를 들면, ACK) 패킷을 전송함으로써 자신의 수신을 확인하는 것을 요구한다. 따라서, 규정된 주파수, 파워 및 변조 특성 내에 있고 그의 테이터가 첨부된 체크섬과 일치하는 테스트 패킷을 전송하는 테스트 시스템은 전송될 때마다 수신확인 패킷을 수신할 것으로 예측될 것이다. 표준은 여전히 액세스가능한 한계 내에 있는 손실된 패킷의 일부 최악의 경우의 수를 규정할 것이다. 따라서, 테스터가 X 테스트 패킷을 전송하고 Y 수신확인 패킷을 수신하는 경우, 일부 최소 수의 패킷이 교환된다면, 예를 들면 패킷 오류율(PER)이 연산될 수 있다. 일반적으로, 수신되는 가능성을 최적화 하기 위해 수신확인 패킷이 전송된 데이터 속도가 선택된다. 수신확인 패킷의 파워 레벨이 또한 선택될 수 있다.

TX 테스트 동안, 장치는 그런다음 주파수, 파워, 변조와 같은 다양한 물리적 특성, 및 오류 벡터 크기(EVM)와 같은 정성적 측정치에 대해 수신된 테스트 패킷을 분석하는 테스트 시스템으로 테스트 패킷을 전송한다. 장치의 송신기가 켜질때, 또는 주파수 또는 송신 파워 레벨이 변하고 전송이 시작한 후에, 송신기 파워 출력이 일정한 범위의 값에서 변하여, 패킷이 정상적인 신호 동작을 나타내지 못할 때 송신기 파워 출력을 분석을 위해 사용하는 것을 수용하지 못하도록 하는 시간간격이 있다. 따라서, 대부분의 테스트 프로그램은 송신기가 안정되었다고 할 때까지 이들 패킷을 무시하는 최초의 테스트 패킷 송신 기간을 허용한다. 이 안정화 대기 시간은 실제 테스트 시간보다 더 길 수 있고, 그에 의해 테스트 시간을 늘리고 테스트 효율을 감소시킬 수 있다.

하기에 더 상술된 바와 같이, 자신의 후속 테스트를 위해 그리고 DUT 송신기를 자신의 안정적 상태의 동작으로 안정화시키기 위해 DUT를 제어하는 데에 필요한 시간과 테스트를 수행하는 데에 필요한 시간간격 사이의 시간 비대칭은 이롭게도 전체 테스트 시간을 단축시키고, 그에 의해 테스트 비용을 감소시키기 위해 이용된다. 이는 DUT 제어 및 테스트에 필요한 시간간격을 개재시킴으로써 달성될 수 있다.

예를 들면, 다중 DUT가 제어되고 테스터가 미리 규정된 파워 레벨, 데이터 속도 및 신호 변조 유형을 가진 테스트 데이터 패킷을 전송하는 수신 신호 테스트 동안, DUT 제어 이벤트(예를 들면, 후속 테스트를 위해 DUT를 설정하기 위한)가 테스터와 다중 DUT 사이에서의 테스트 데이터 패킷 교환의 오버랩을 방지하면서 인터리빙될 수 있다. 추가로, DUT 제어 또는 설정을 위해 필요한 시간이 후속하는 실제 테스트에 필요한 시간 간격과 같거나 또는 그보다 더 긴 경우에, DUT 제어 시간간격의 인터리빙은 전체 필요한 테스트 시간(즉, DUT를 제어하고 실제 테스트 시퀀스를 수행하는 데에 필요한 시간)을 현저하게 감축시킬 수 있다. 예를 들면, DUT 제어 시간간격의 듀레이션이 대개 실제 DUT PER 테스트 시간보다 현저하게 더 긴 수신 신호 패킷 오류율(PER) 테스트에서, DUT 테스트를 위한 전체 시간은 단일한 DUT 테스트를 위한 시간 보다 오직 하나의 DUT PER 테스트 증분 만큼 더 길다. 이러한 이로운 시간 감소는 DUT 제어 시간과 DUT PER 테스트 시간 사이의 비율이 증가하는 경우 더 개선된다.

도 1을 참조하면, 예시적인 실시예에 따라 인터리빙된 DUT 제어를 이용하고 테스트하는 다중 DUT 테스트를 위한 테스트 환경(10a)은 테스터(12), 신호 라우팅 회로(14) 및 다중 DUT(20) 테스트를 위한 제어 시스템 또는 회로(16)(이는 테스터(12)에 대해 외부 또는 원격에 있을 수 있거나, 또는 테스터 내부에 있거나 또는 테스터의 일부일 수 있음)을 포함한다. 공지된 원리에 따라, 테스터(12)는, 신호 소스(12t)와 신호 분석기(12r)로부터의 그리고 그것들로의 신호 경로들 중에서 선택하기 위한 스위칭 회로(18t)와 입/출력(I/O) 포트(12a, 12b) 사이에서 선택하는 스위칭 회로(18d)를 포함하는 신호 스위칭 서브시스템(18)과 함께 테스트 신호 소스(12t)(예를 들면 VSG) 및 테스트 신호 분석기(12r)(예를 들면, VSA)를 포함한다.

테스터(12)로부터의 그리고 테스터(12)로의 테스트 신호는 신호 경로(13a, 13b)(일반적으로, 동축 무선 주파수(RF) 케이블 및 커넥터의 형태로 된 도전성 신호 경로)를 통해 신호 라우팅 회로(14)로 전달되고 또 신호 라우팅 회로(14)로부터 전달된다. 본 실시예에서, 신호 라우팅 회로(14)는 수신 방향(테스터-투-DUT)으로는 신호 복제기로서 그리고 송신 방향(DUT-투-테스터)으로는 신호 결합기로서 기능하는 파워 분배기(14pa, 14pb)를 포함한다.

신호 라우팅 회로(14)는 추가적인 신호 경로(15)(또한 일반적으로 동축 RF 케이블 및 커넥터의 형태로 된 도전성 신호 경로)를 통해 DUT(20a, 20b)와 통신한다. 제어 시스템(16)은 제어 신호(예를 들면, 명령어 및 데이터)를 제공하고, 별개이거나 공유될 수 있는(예를 들면, 네트워크를 통해) 제어 신호 인터페이스(17t, 17da, 17db)를 통해 테스터(12) 및 DUT(20a, 20b)로부터의 데이터를 수신한다. DUT(20a, 20b)는 원하는 경우 추후의 실행 및 사용을 위해 명령어와 데이터를 저장하기 위한 각각의 메모리 회로(20am, 20bm)를 포함할 수 있다.(본 예시적 실시예에서, DUT(20)는 모든 입/출력 포트를 통해 송수신을 할 수 있는 MIMO 장치이다)

본 테스트 환경(10a)에서, 테스터(12)는 병렬은 아닐지라도 데이터 패킷 신호 수신으로부터 데이터 패킷 신호 전송으로 스위칭하기 위한 내부 스위칭 회로(18t) 및 포트 스위칭 회로(18d)를 통해 스위칭하는 포트를 이용하여 DUT(20a, 20b)모두를 테스트할 수 있다. 예를 들면, 이 구성은 복합 오류 벡터 크기(EVM) 테스트 방법을 이용하여 MIMO DUT(20)를 테스트 하기 위해 이용될 수 있다.(이러한 방법의 예시는 그 내용이 참조에 의해 본 명세서에 통합된 미국특허 제7,706,250 및 7,822,130에서 볼 수 있다) 이러한 테스트 환경(10a)은 또한 DUT에 하나의 I/O 신호 포트를 통해, 그런다음 또다른 I/O 포트 등을 통해 전송하도록 지시함으로써 한 번에 하나의 DUT 포트를 테스트하는 데에 이용될 수 있다. 송신 신호 다이어그램에 도시된 바와 같이, 이러한 송신 신호 테스트 동안, DUT(20a, 20b)는 데이터 패킷 신호 전송을 위해 각각의 DUT 송신기 회로를 설정하는 각각의 DUT 제어 명령어(21ac, 21bc)를 실행한다.(이들 실행된 DUR 제어 명령(21ac, 21bc)은 메모리 회로(20am, 20bm)에 미리 저장되어 있던 명령어일 수 있고, 또는 제어 시스템(16)으로부터 실시간으로 수신되는 대로 실행되는 명령어일 수 있다) 일반적으로, 이들 DUT 제어 명령어(21ac, 21bc)의 실행 동안, DUT(20a, 20b) 및 테스터(12) 사이에 데이터 패킷 신호 상호작용이 거의 없거나 없다.

송신 신호 테스트의 시작에 후속하여, DUT(20)는 자신들 각각의 제어 명령(21ac, 21bc)에 따라서 미리규정된 파워 레벨, 데이터 속도 및 신호 변조 유형으로 데이터 패킷 신호 전송을 시작한다. 공지된 바와 같이, 송신기 회로가 안정된 상태의 동작을 안정화할 때까지(예를 들면, 전압 레벨, 전류 크기 및 동작 온도와 같은 실질적으로 일정한 물리적 회로 특성의 세트를 가지고 동작하면서), 테스터(12)(예를 들면, 제어 시스템(16)으로부터의 명령어에 따라)는 신호가 불안정한(예를 들면, 미리규정된 표준에 의해 허용된 것 보다 더 큰 파워 레벨에서의 변화)이들 시간 간격(21as, 21bs) 동안의 이들 최초 데이터 패킷을 무시하거나 스킵할 것이다.

이들 시간 간격(21as, 21bs) 동안의 미리 규정된 수의 데이터 패킷을 전송한 이후에, 테스터(12)는 교차 방식(alternating manner)으로 DUT(20a, 20b)에 의해 전송된 테스트 데이터 패킷을 캡처하고 분석하는 것을 시작하여, 제1 DUT(20a)로부터의 데이터 패킷이 미리 규정된 시간간격 동안 캡처 및 분석되고, 그에 후속하여 제2 DUT(20b)로부터의 데이터 패킷이 그런다음 캡처 및 분석(테스터 스위칭 회로(18)의 적절한 제어에 따라)되도록 한다. 이 프로세스는, 2개의 DUT(20a, 20b) 사이에서 전방 및 후방으로 스위칭하고, 파워 레벨, 데이터 속도 및 신호 변조 유형과 같은 데이터 패킷 신호 특성을 변화시키고 DUT I/O 신호 포트 사이에서 선택하기 위해 DUT 제어 시간간격(21ac, 21bc)을 이용하면서 반복된다.

수신 신호 테스트, 즉, 테스터(12)가 DUT(20)로 테스트 데이터 패킷 신호를 전송하는 동안, 한번에 다중 DUT 수신기를 선택 또는 이네이블하고, DUT를 수신 모드로 놓기 위해 DUT 제어 시퀀스가 사용될 수 있다. 이는 대개 모두 병렬로 테스트되는 것이 아닌 DUT 수신기가 순차적으로 개별적으로 테스트되는 MIMO-가능 수신기의 간단한 테스트를 위해 수행된다. 이는 병렬로 모든 수신기를 테스트하는 것이, 예를 들면 다중 테스트 신호 소스(12t)를 필요로 하는 것과 같이 개별 입력 신호를 필요로 할 것이기 때문에, 설비 비용을 감소시킨다. 송신 신호 다이어그램에 도시된 바와 같이, 이 테스트 환경(10a)은 이롭게도 테스트 스위칭 회로(18)를 이용하여 DUT 송신 신호 시퀀스(21at, 21bt)를 교차하는 것이 분석을 위해 캡처될 수 있는 단일한 테스트 시퀀스로 모든 DUT 송신기가 테스트되도록 한다.

반면, 수신 신호 테스트는 DUT 상호작용을 필요로 한다. 하나의 테스트 신호 소스(12t)만을 가지고, 테스터(12)는 DUT(20a, 20b) 모두에 대해 동시에 개별(예를 들면, 상이한) 테스트 신호를 제공할 수 없다. 추가로, DUT 상호작용이 각각의 수신기 회로의 테스트 사이에서(예를 들면, 각각의 수신기 회로를 디세이블 및 이네이블 하도록) 요구되기 때문에, 그 동안 DUT(20a, 20b)의 수신 회로 동작이 업데이터 되거나 또는 재설정되어야만 하는 시간간격이 있을 것이다. 이러한 시간간격은 자신의 DUT 제어 명령어(예를 들면, 최초 자신의 수신기 회로를 설정하거나 또는 나중에 재설정하기 위해)를 실행하는 대신에 테스터(12)로부터의 테스트 신호를 DUT가 현재 수신하지 않음으로써 DUT 설정 동작 및 테스트를 개재하도록 사용될 수 있다.

예를 들면, 수신 신호 다이어그램에 도시된 바와 같이, 시간간격(11) 동안, DUT(20a, 20b) 모두는 자신들 각각의 제어 명령어(21ac, 21bc)(예를 들면, 메모리(20am, 20bm)에 미리 저장된 명령어를 이용하거나 또는 제어 시스템(16)으로부터 실시간으로 수신된 명령어를 실행하면서)를 실행한다. 후속하여, 시간간격(R1) 동안, 제1 DUT(20a)는 자신의 수신 신호 테스트(13ar)를 수행한다. 이는, 그런다음 오버랩핑 시간간격(R2, I2, I3, R3)에 의해 후속되면서, 그 동안 제2 DUT(20b)가 자신의 수신 신호 테스트(13br)를 수행하고 자신의 제어 명령어(21ac)를 실행하는 것을 시작하면서 제1 DUT(20a)가 자신의 제어 명령어(21ac)를 실행하고, 그런 다음 제2 DUT(20b)가 자신의 제어 명령어(21ac) 실행을 계속하고 제1 DUT(20a)가 자신의 수신 신호 동작(13ar)을 수행하는 것이 더 후속된다. 이러한 동작의 시퀀스는 원하는 경우, 예를 들면 제2 DUT(20b)가 도시된 바와 같이 자신의 다음 수신 신호 테스트(13br)를 수행하면서 반복될 수 있다.

따라서, 2개의 테스트 연관 동작은 동시에 수행될 수 있는데, 즉, DUT 수신 신호 테스트는 테스터(12)로부터 하나의 DUT로의 테스트 데이터 패킷의 전달을 포함하는 반면, DUT 제어 시퀀스는 제2 DUT에서 또는 제2 DUT에 의해 실행된다. DUT 제어 시퀀스가 테스터 데이터 패킷 신호의 전달을 포함하지 않기 때문에, 그것은 다른 DUT 내에서의 후속 DUT 수신 신호 테스트와 동시에 발생할 수 있다. 이러한 테스트 연관 활동의 동시 발생은 전체 테스트 시간을 단축시키고, 따라서, 유효 테스트 시간과 각 DUT에 대한 테스트 비용을 감축시킨다. 이러한 동시 활동의 일부로서, DUT는 또한 테스터(12)로 다시 수신확인(ACK) 신호와 같은 응답 신호를 전송하고, 테스트 사이에 DUT 통계가 필요한 경우, 이는 DUT 제어 시퀀스의 일부로서 수행될 수 있다.

도 2를 참조하면, 송신 신호 테스트 다이어그램으로 도시된 바와 같이, 송신 신호 테스트 동안, 인터리빙이 사용되지 않은 경과 테스트 시간(test2)이 인터리빙이 사용된 경과 테스트 시간(test1)보다 더 길다. 유사하게, 수신 신호 테스트 동안, 인터리빙이 사용되지 않은 경과 테스트 시간(test4)은 인터리빙이 사용된 경과 테스트 시간(test3) 보다 더 길다. 도시된 바와 같이, 이러한 인터리빙은 효익이 일반적으로 수신 테스트에 대해 더 클지라도 송신 및 수신 테스트 동안 효익을 제공한다.

도 3을 참조하면, 유사한 테스트 시간 감소가 DUT(20) 사이에 송신 및 수신 신호 테스트를 개재시킴으로써 달성될 수 있다. 예를 들면, 하나의 DUT는 적어도 실질적으로 다른 DUT가 송신 테스트에 대해 설정되는 또다른 시간간격(I2)과 동시인 시간간격(I1, R1) 동안의 수신 신호 테스트에 대해 설정되고 그를 수행할 수 있다.

도 4를 참조하면, 또다른 예시적 실시예에 따라 또다른 테스트 환경(10b)이 하나의 테스터(12)를 가지고 4개의 2x2 MIMO DUT(20a, 20b, 20c, 20d)를 테스트할 수 있다.(대안으로, DUT(20)는 도시된 바와 같이 파워 합성기(14pa, 14pb)에 연결된 MIMO DUT를 테스트할 때 더 큰 효익이 달성될 수 있을 지라도 단일 입력, 단일 출력(SISO) DUT가 될 수 있다. 또한, 2개의 3x3 MIMO DUT가 대신 테스트될 경우, 6:1 파워 합성기/분배기가 신호 라우팅 회로(14)로서 사용될 것이다.) 이전과 같이, DUT 제어 시퀀스(21ac, 21bc, 21cc, 21dc)가 테스터(12)와 DUT(20) 사이의 테스트 신호의 전달을 포함하는 신호 테스트(예를 들면, 송신 및 수신)와 함께 동시에 수행되는 것을 보장함으로써, 인터리빙 동작, 및 그에 따른 테스트 시간과 비용 감소가 발생하여, DUT당 기반의 테스트 시간 감소에서의 테스트 효율을 증가시킬 것이다. 추가로, 도시된 바와 같이 송신 테스트 동안, 시작 명령(21s)이 다른 2개의 DUT(20a, 20c)의 설정 동안 2개의 DUT(20b, 20d)에 대한 송신 신호 테스트 시퀀스를 시작하기 위해 사용될 수 있다. 다시 상술한 바와 같이, DUT 신호 수신 통계가 수신 신호 테스트 시퀀스에 대해 DUT 제어 시퀀스(21ac, 21bc, 21cc, 21dc) 동안 추적될 수 있다.

도 5를 참조하면, 또 다른 실시예에 따른 또다른 테스트 환경(10c)은 신호 라우팅 회로(14)로서 신호 스위치(14sa, 14sb)를 이용할 수 있다. 이들 스위칭 회로(14sa, 14sb)는 추가적인 제어 신호 인터페이스(17sa, 17sb)를 통해 제어 시스템(16)에 의해 제어될 수 있다. 다른 실시예에 대해, 동시 DUT 설정 및 테스트와 함께 인터리빙이 발생한다. 이 경우, 수신 신호 테스트 효율이 다중 DUT에 테스터 소스 신호를 동시에 제공하지 못하는 것에 기인하여 더 적을지라도 송신 신호 테스트 효율은 동시 "스킵" 신호간격(21as, 21bs, 21cs, 21ds)(DUT 송신기가 상술한 바와 같이 안정적인 상태의 동작을 달성하도록 허용되는 동안)에 기인하여 증가한다. 이 테스트 환경(10c)에서, DUT 제어 및 수신 테스트의 인터리빙이 테스트 시간간격(I2a/R2c, I3c/R3b, I4b/R4d, I5b/R5a, I6a/R6c) 동안 볼 수 있는 것처럼 DUT(20a, 20b, 20c, 20d) 사이에서 회전 기준으로 발생한다.

본 발명의 동작의 구조 및 방법에서의 다양한 기타 변형 및 변경은 본 발명의 범위 및 취지를 벗어나지 않고 당업자에게 명확할 것이다. 본 발명이 특정한 바람직한 실시예와 관련하여 설명되었지만, 본 발명은 이러한 특정한 실시예에 과도하게 한정되지 않는다는 것이 이해되어야 한다. 하기의 청구 범위는 본 발명의 범위를 정의하고, 이들 청구범위 및 그 등가물의 범위 내에서의 구조 및 방법이 그에 의해 커버되는 것으로 의도된다.

Claims

다중 데이터 패킷 신호 트랜시버 피시험 장치(DUT) 테스트를 위해 테스터 데이터 패킷 신호와 제어 명령어를 이용하는 방법으로서:
제1 복수의 테스터 신호 시간간격 중 하나의 시간간격 동안 복수의 DUT 중 제1의 하나 이상의 DUT 각각을 가지고 복수의 테스터 데이터 패킷 신호 중 각각의 신호를 수신하는 단계;
제2 복수의 테스터 신호 시간간격 중 하나의 시간간격 동안 상기 복수의 DUT 중 제2의 하나 이상의 DUT 각각을 가지고 상기 복수의 테스터 데이터 패킷 신호 중 각각의 신호를 수신하는 단계;
제1 복수의 명령 시간간격 중 하나의 시간간격 동안 상기 복수의 DUT 중 상기 제1의 하나 이상의 DUT 각각을 상기 복수의 테스터 데이터 패킷 신호 중 각각의 신호를 수신하도록 설정하기 위해 상기 복수의 DUT 중 상기 제1의 하나 이상의 DUT 각각을 가지고 복수의 DUT 제어 명령을 실행하는 단계; 및
제2 복수의 명령 시간간격 중 하나의 시간간격 동안 상기 복수의 DUT 중 상기 제2의 하나 이상의 DUT 각각을 상기 복수의 테스터 데이터 패킷 신호 중 각각의 신호를 수신하도록 설정하기 위해 상기 복수의 DUT 중 상기 제2의 하나 이상의 DUT 각각을 가지고 복수의 DUT 제어 명령을 실행하는 단계;
를 포함하고
상기 제1 복수의 테스터 신호 시간간격 및 상기 제1 복수의 명령 시간간격의 각각의 시간간격은 상호 교차하여 배치되고,
상기 제2 복수의 테스터 신호 시간간격 및 상기 제2 복수의 명령 시간간격의 각각의 시간간격은 상호 교차하여 배치되고,
상기 제1 복수의 테스터 신호 시간간격의 각각의 시간간격은 상기 제2 복수의 명령 시간간격의 각각의 시간간격과 실질적으로 동시에 발생하고,
상기 제2 복수의 테스터 신호 시간간격의 각각의 시간간격은 상기 제1 복수의 명령 시간간격의 각각의 시간간격과 실질적으로 동시에 발생하는 것을 특징으로 하는 테스터 데이터 패킷 신호와 제어 명령어를 이용하는 방법.
제1 항에 있어서,
상기 제1 복수의 테스터 신호 시간간격 및 상기 제2의 복수의 테스터 신호 시간간격 중 각각의 시간간격은 상호 교차하여 배치되고,
상기 제1 복수의 명령 시간간격 및 상기 제2 복수의 명령 시간간격 중 각각의 시간간격은 상호 교차하여 배치되는 것을 특징으로 하는 테스터 데이터 패킷 신호와 제어 명령어를 이용하는 방법.
제1 항에 있어서, 상기 제1 복수의 테스터 신호 시간간격과 상기 제2 복수의 테스터 신호 시간간격 중 상기 각각의 시간간격은 상호 배타적인 것을 특징으로 하는 테스터 데이터 패킷 신호와 제어 명령어를 이용하는 방법.
제1 항에 있어서, 상기 제1 복수의 명령 시간간격과 상기 제2 복수의 명령 시간간격 중 상기 각각의 시간간격은 상호 배타적인 것을 특징으로 하는 테스터 데이터 패킷 신호와 제어 명령어를 이용하는 방법.
제1 항에 있어서, 상기 제1 복수의 명령 시간간격 및 상기 제2 복수의 명령 시간간격 중 상기 각각의 시간간격은 부분적으로 동시에 발생하는 것을 특징으로 하는 테스터 데이터 패킷 신호와 제어 명령어를 이용하는 방법.
제1 항에 있어서,
상기 제1 복수의 테스터 신호 시간간격 및 상기 제2 복수의 테스터 신호 시간간격 중 각각의 시간간격은 각각 테스터 신호 시간간격의 시퀀스 중 홀수번 시간간격과 짝수번 시간간격을 구비하고,
상기 제1 복수의 명령 시간간격 및 상기 제2 복수의 명령 시간간격 중 각각의 시간간격은 각각 명령 시간간격의 시퀀스 중 홀수번 시간간격과 짝수번 시간간격을 구비하고,
상기 테스터 신호 시간간격의 시퀀스 중 각각의 홀수번 시간간격은 상기 명령 시간간격의 시퀀스 중 각각의 짝수번 시간간격과 실질적으로 동시에 발생하고,
상기 테스터 신호 시간간격의 시퀀스 중 각각의 짝수번 시간간격은 상기 명령 시간간격의 시퀀스 중 각각의 홀수번 시간간격과 실질적으로 동시에 발생하는 것을 특징으로 하는 테스터 데이터 패킷 신호와 제어 명령어를 이용하는 방법.
다중 데이터 패킷 신호 트랜시버 피시험 장치(DUT) 테스트를 위해 테스터 데이터 패킷 신호와 제어 명령어를 제공하는 방법으로서:
제1 복수의 테스터 신호 시간간격 중 하나의 시간간격 동안 복수의 DUT 중 제1의 하나 이상의 DUT 각각에 대해 복수의 테스터 데이터 패킷 신호 중 각각의 신호를 제공하는 단계;
제2 복수의 테스터 신호 시간간격 중 하나의 시간간격 동안 상기 복수의 DUT 중 제2의 하나 이상의 DUT 각각에 대해 상기 복수의 테스터 데이터 패킷 신호 중 각각의 신호를 제공하는 단계;
제1 복수의 명령 시간간격 중 하나의 시간간격 동안, 상기 복수의 DUT 중 상기 제1의 하나 이상의 DUT 각각에 의해 실행하기 위해, 상기 복수의 DUT 중 상기 제1의 하나 이상의 DUT 각각을 상기 복수의 테스터 데이터 패킷 신호 중 각각의 신호를 수신하도록 설정하기 위한 복수의 DUT 제어 명령을 제공하는 단계; 및
제2 복수의 명령 시간간격 중 하나의 시간간격 동안, 상기 복수의 DUT 중 상기 제2의 하나 이상의 DUT 각각에 의해 실행하기 위해, 상기 복수의 DUT 중 상기 제2의 하나 이상의 DUT 각각을 상기 복수의 테스터 데이터 패킷 신호 중 각각의 신호를 수신하도록 설정하기 위한 복수의 DUT 제어 명령을 제공하는 단계;
를 포함하고
상기 제1 복수의 테스터 신호 시간간격 및 상기 제1 복수의 명령 시간간격의 각각의 시간간격은 상호 교차하여 배치되고,
상기 제2 복수의 테스터 신호 시간간격 및 상기 제2 복수의 명령 시간간격의 각각의 시간간격은 상호 교차하여 배치되고,
상기 제1 복수의 테스터 신호 시간간격의 각각의 시간간격은 상기 제2 복수의 명령 시간간격의 각각의 시간간격과 실질적으로 동시에 발생하고,
상기 제2 복수의 테스터 신호 시간간격의 각각의 시간간격은 상기 제1 복수의 명령 시간간격의 각각의 시간간격과 실질적으로 동시에 발생하는 것을 특징으로 하는 테스터 데이터 패킷 신호와 제어 명령어를 제공하는 방법.
제7 항에 있어서,
상기 제1 복수의 테스터 신호 시간간격 및 상기 제2 복수의 테스터 신호 시간간격 중 각각의 시간간격은 상호 교차하여 배치되고,
상기 제1 복수의 명령 시간간격 및 상기 제2 복수의 명령 시간간격 중 각각의 시간간격은 상호 교차하여 배치되는 것을 특징으로 하는 테스터 데이터 패킷 신호와 제어 명령어를 제공하는 방법.
제7 항에 있어서, 상기 제1 복수의 테스터 신호 시간간격과 상기 제2 복수의 테스터 신호 시간간격 중 상기 각각의 시간간격은 상호 배타적인 것을 특징으로 하는 테스터 데이터 패킷 신호와 제어 명령어를 제공하는 방법.
제7 항에 있어서, 상기 제1 복수의 명령 시간간격과 상기 제2 복수의 명령 시간간격 중 상기 각각의 시간간격은 상호 배타적인 것을 특징으로 하는 테스터 데이터 패킷 신호와 제어 명령어를 제공하는 방법.
제7 항에 있어서, 상기 제1 복수의 명령 시간간격 및 상기 제2 복수의 명령 시간간격 중 상기 각각의 시간간격은 부분적으로 동시에 발생하는 것을 특징으로 하는 테스터 데이터 패킷 신호와 제어 명령어를 제공하는 방법.
제7 항에 있어서,
상기 제1 복수의 테스터 신호 시간간격 및 상기 제2 복수의 테스터 신호 시간간격 중 각각의 시간간격은 각각 테스터 신호 시간간격의 시퀀스 중 홀수번 시간간격과 짝수번 시간간격을 구비하고,
상기 제1 복수의 명령 시간간격 및 상기 제2 복수의 명령 시간간격 중 각각의 시간간격은 각각 명령 시간간격의 시퀀스 중 홀수번 시간간격과 짝수번 시간간격을 구비하고,
상기 테스터 신호 시간간격의 시퀀스 중 각각의 홀수번 시간간격은 상기 명령 시간간격의 시퀀스 중 각각의 짝수번 시간간격과 실질적으로 동시에 발생하고,
상기 테스터 신호 시간간격의 시퀀스 중 각각의 짝수번 시간간격은 상기 명령 시간간격의 시퀀스 중 각각의 홀수번 시간간격과 실질적으로 동시에 발생하는 것을 특징으로 하는 테스터 데이터 패킷 신호와 제어 명령어를 제공하는 방법.