KR20120084555A - 다채널 펄스 폭 변조(ｐｗｍ) 신호 생성 장치 및 방법, 이를 구비하는 ｌｅｄ 시스템 - Google Patents

다채널 펄스 폭 변조(ｐｗｍ) 신호 생성 장치 및 방법, 이를 구비하는 ｌｅｄ 시스템 Download PDF

Info

Publication number
KR20120084555A
KR20120084555A KR1020110005986A KR20110005986A KR20120084555A KR 20120084555 A KR20120084555 A KR 20120084555A KR 1020110005986 A KR1020110005986 A KR 1020110005986A KR 20110005986 A KR20110005986 A KR 20110005986A KR 20120084555 A KR20120084555 A KR 20120084555A
Authority
KR
South Korea
Prior art keywords
pulse width
pwm
time point
reference time
output
Prior art date
Application number
KR1020110005986A
Other languages
English (en)
Inventor
김완중
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110005986A priority Critical patent/KR20120084555A/ko
Priority to DE201110055528 priority patent/DE102011055528A1/de
Priority to US13/311,643 priority patent/US20120187762A1/en
Priority to TW100145450A priority patent/TW201233065A/zh
Priority to JP2011281049A priority patent/JP2012151830A/ja
Priority to CN2011104619214A priority patent/CN102610195A/zh
Publication of KR20120084555A publication Critical patent/KR20120084555A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/32—Pulse-control circuits
    • H05B45/325—Pulse-width modulation [PWM]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H05B45/44—Details of LED load circuits with an active control inside an LED matrix
    • H05B45/46—Details of LED load circuits with an active control inside an LED matrix having LEDs disposed in parallel lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H05B45/44—Details of LED load circuits with an active control inside an LED matrix
    • H05B45/48—Details of LED load circuits with an active control inside an LED matrix having LEDs organised in strings and incorporating parallel shunting devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/36—Circuits for reducing or suppressing harmonics, ripples or electromagnetic interferences [EMI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • H05B45/3725—Switched mode power supply [SMPS]

Abstract

본 발명은 복수의 부하(Load)들을 구동하는 기술에 관한 것으로, 구체적으로는 LED(Light Emitting Diode)와 같이 펄스 폭 변조(PWM: Pulse Width Modulation) 방식으로 구동되는 복수의 부하들의 온-타이밍을 분산시킴으로써 안정적인 동작을 실현할 수 있는 복수의 펄스 폭 변조 신호들을 생성하는 다채널 펄스 폭 변조 신호 생성 장치 및 방법, 이를 구비하는 LED 시스템에 관한 것이다. 본 발명에 따른 다채널 펄스 폭 변조 신호 생성 방법은 주기 및 펄스 폭 중 적어도 하나를 설정하는 단계, 및 상기 주기 및 상기 펄스 폭을 가지는 복수의 펄스 폭 변조 신호들을 출력하는 단계를 포함하고, 상기 출력하는 단계는 상기 주기와 상기 펄스 폭의 차이에 대응하는 위상차를 가지는 적어도 한 쌍의 펄스 폭 변조 신호들을 출력하는 단계를 포함하는 것을 특징으로 한다. 본 발명에 따른 다채널 펄스 폭 변조 신호 생성 방법 및 장치는 복수의 부하들의 온-타이밍을 분산시켜 안정적인 동작을 실현할 수 있는 복수의 펄스 폭 변조 신호들을 제공할 수 있다.

Description

다채널 펄스 폭 변조(ＰＷＭ) 신호 생성 장치 및 방법, 이를 구비하는 ＬＥＤ 시스템{MULTI-CHANNEL PULSE WIDTH MODULATION SIGNAL GENERATOR AND METHOD THEREOF, LED SYSTEM WITH THE SAME}
본 발명은 복수의 부하(Load)들을 구동하는 기술에 관한 것으로, 구체적으로는 복수의 부하들을 펄스 폭 변조(PWM: Pulse Width Modulation) 방식으로 구동함에 있어, 상기 부하들의 턴-온 타이밍을 분산시켜 구동하기 위한 복수의 펄스 폭 변조 신호들을 생성하는 다채널 신호 생성 장치 및 방법, 이를 구비하는 LED 시스템에 관한 것이다.
복수의 부하들을 펄스 폭 변조 방식으로 구동하는 경우에, 상기 복수의 부하들의 턴-온 타이밍을 일치시키는 동시 구동의 경우에는 턴-온 시점 및 턴-오프 시점에서 상기 복수의 부하들에 공급되는 전류의 순간적인 변화량이 비교적 크다. 이는 결국, 상기 복수의 부하들에 공급되는 전압의 레벨이 출렁이게 되어 상기 복수의 부하들에 공급되는 전압이 일정하게 유지되지 않는다. 이는 결국, 상기 부하들이 필요로 하는 정전압이 안정적으로 공급되지 않아 정상적인 동작에 장애를 초래한다. 상기 복수의 부하들에 공급되는 전류의 순간적인 변화량을 최소화하여, 부하에 정전압을 안정적으로 공급할 수 있는 방안이 요청된다.
복수의 부하들을 펄스 폭 변조(PWM: Pulse Width Modulation) 방식으로 구동함에 있어, 상기 부하들의 턴-온 타이밍을 분산시켜 구동하기 위한 복수의 펄스 폭 변조 신호들을 생성하는 다채널 신호 생성 장치 및 방법, 이를 구비하는 LED 시스템을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명의 일실시예에 따른 다채널 펄스 폭 변조 신호 생성 방법은 펄스 폭에 관한 정보를 수신하는 단계, 및 상기 수신된 펄스 폭에 관한 정보에 기초하여 복수의 펄스 폭 변조 신호들을 출력하는 단계를 포함하고, 상기 출력하는 단계는 출력 주기와 상기 펄스 폭의 차이에 대응하는 위상차를 갖는 적어도 한 쌍의 펄스 폭 변조 신호들을 출력하는 단계를 포함하는 것을 특징으로 한다.
상기 출력하는 단계는 상기 한 쌍의 펄스 폭 변조 신호들 및 다른 한 쌍의 펄스 폭 변조 신호들을 각각 서로 다른 기준 시점에서 출력하는 단계를 포함할 수 있다.
상기 출력하는 단계는 제 1 기준 시점부터 상기 펄스 폭에 대응하는 구간 동안 인에이블 되는 제 1 펄스 폭 변조 신호를 출력하는 단계, 및 상기 제 1 펄스 폭 변조 신호와 상기 위상차를 가지는 제 2 펄스 폭 변조 신호를 출력하는 단계를 포함할 수 있다.
상기 출력하는 단계는 상기 제 1 기준 시점과 상이한 제 2 기준 시점부터 상기 펄스 폭에 대응하는 구간 동안 인에이블 되는 제 3 펄스 폭 변조 신호를 출력하는 단계를 포함할 수 있다.
상기 출력하는 단계는 상기 복수의 펄스 폭 변조 신호들의 개수에 기초하여 상기 제 2 기준 시점을 결정하는 단계를 더 포함할 수 있다.
상기 출력하는 단계는 상기 펄스 폭에 기초하여 상기 제 2 기준 시점을 결정하는 단계를 더 포함할 수 있다.
상기 제 1 기준 시점과 상기 제 2 기준 시점의 차이는 상기 펄스 폭이 임계치보다 작거나 같을 경우에는 상기 펄스 폭의 두 배에 대응하고, 상기 펄스 폭이 상기 임계치보다 클 경우에는 상기 펄스 폭에 대응할 수 있다.
상기 임계치는 상기 출력 주기를 상기 복수의 펄스 폭 변조 신호들의 개수로 나눈 값일 수 있다.
상기 출력하는 단계는 상기 제 3 펄스 폭 변조 신호와 상기 위상차를 가지는 제 4 펄스 폭 변조 신호를 출력하는 단계를 포함할 수 있다.
상기 다채널 펄스 폭 변조 신호 생성 방법은 상기 출력 주기에 관한 정보를 수신하는 단계를 더 포함할 수 있다.
상기 목적을 달성하기 위하여, 본 발명의 다른 실시예에 다채널 펄스 폭 변조 신호 생성 장치는 펄스 폭에 관한 정보를 수신하는 셋팅부, 및 상기 수신된 펄스 폭에 관한 정보에 기초하여 복수의 펄스 폭 변조 신호들을 출력하는 신호 생성부를 포함하고, 상기 신호 생성부는 출력 주기와 상기 펄스 폭의 차이에 대응하는 위상차를 갖는 적어도 한 쌍의 펄스 폭 변조 신호들을 출력하는 것을 특징으로 한다.
상기 신호 생성부는 상기 한 쌍의 펄스 폭 변조 신호들 및 다른 한 쌍의 펄스 폭 변조 신호들을 각각 서로 다른 기준 시점에서 출력할 수 있다.
상기 신호 생성부는 적어도 하나의 기준 시점을 결정하는 인에이블 신호 생성부, 및 제 1 기준 시점에서 상기 펄스 폭에 대응하는 구간 동안 인에이블 되는 제 1 펄스 폭 변조 신호 및 상기 제 1 펄스 폭 변조 신호와 상기 위상차를 가지는 제 2 펄스 폭 변조 신호를 출력하는 채널 구동부를 포함할 수 있다.
상기 채널 구동부는 상기 제 1 기준 시점과 상이한 제 2 기준 시점에서부터 상기 펄스 폭에 대응하는 구간 동안 인에이블 되는 제 3 펄스 폭 변조 신호를 출력할 수 있다.
상기 인에이블 신호 생성부는 상기 복수의 펄스 폭 변조 신호들의 개수에 기초하여 상기 제 2 기준 시점을 결정할 수 있다.
상기 인에이블 신호 생성부는 상기 펄스 폭에 기초하여 상기 제 2 기준 시점을 결정할 수 있다.
상기 제 1 기준 시점과 상기 제 2 기준 시점간의 차이는 상기 펄스 폭이 임계치보다 작거나 같은 경우에는 상기 펄스 폭의 두 배에 대응하고, 상기 펄스 폭이 상기 임계치보다 큰 경우에는 상기 펄스 폭에 대응할 수 있다.
상기 임계치는 상기 출력 주기를 상기 복수의 펄스 폭 변조 신호들의 개수로 나눈 값일 수 있다.
상기 채널 구동부는 상기 제 3 펄스 폭 변조 신호와 상기 위상차를 가지는 제 4 펄스 폭 변조 신호를 출력할 수 있다.
상기 목적을 달성하기 위하여, 본 발명의 일실시예에 따른 LED 시스템은 복수의 LED가 직렬 연결되어 구성되는 복수의 LED 스트링들, 상기 복수의 LED 스트링들로 전력을 공급하는 전원부, 및 상기 복수의 LED 스트링들에 전류가 흐르는 것을 제어하는 LED 구동부를 포함한다. 상기 LED 구동부는 상기 전원부의 출력 전압을 제어하는 스위칭 제어부, 상기 복수의 LED 스트링들에 전류를 흐르게 하거나 차단하는 복수의 스위치들, 및 상기 복수의 스위치들의 온-오프를 제어하기 위한 복수의 펄스 폭 변조 신호들을 출력하는 PWM 신호 변조부를 포함한다. 상기 PWM 신호 변조부는 펄스 폭에 관한 정보를 수신하는 셋팅부, 및 상기 수신된 펄스 폭에 관한 정보에 기초하여 복수의 펄스 폭 변조 신호들을 출력하는 신호 생성부를 포함하고, 상기 신호 생성부는 주기와 상기 펄스 폭의 차이에 대응하는 위상차를 갖는 적어도 한 쌍의 펄스 폭 변조 신호들을 출력하는 것을 특징으로 한다.
본 발명에 따른 다채널 펄스 폭 변조 신호 생성 장치 및 방법은 복수의 부하들의 온-타이밍을 분산시키는 복수의 펄스 폭 변조 신호들을 제공할 수 있다. 상기 복수의 펄스 폭 변조 신호들에 의해 복수의 부하들에 인가되는 전압 레벨이 보다 안정화될 수 있다.
또한, 본 발명에 따른 LED 시스템은 펄스 폭 변조 방식으로 구동되는 복수의 LED들의 온-타이밍을 분산시킬 수 있는 다채널 펄스 폭 변조 신호 생성 장치를 구비한다. 따라서, 부하의 변동이 최소화되어 전원부의 출력 전압이 안정화되고, 균일한 휘도를 제공할 수 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 복수의 부하(Load)들을 펄스 폭 변조(PWM) 방식으로 구동하는 시스템을 나타내는 블록도이다.
도 2는 2개의 부하를 1/5의 듀티비(W1/T)를 갖는 펄스 폭 변조 신호로 구동하는 경우의 파형도이다.
도 3은 2개의 부하를 3/5의 듀티비(W2/T)를 갖는 펄스 폭 변조 신호로 구동하는 경우의 파형도이다.
도 4는 4개의 부하를 1/5의 듀티비(W1/T)를 갖는 펄스 폭 변조 신호로 구동하는 경우의 파형도이다.
도 5는 4개의 부하를 3/5의 듀티비(W2/T)를 갖는 펄스 폭 변조 신호로 구동하는 경우의 파형도이다.
도 6은 4개의 부하를 1/5의 듀티비(W1/T)를 갖는 펄스 폭 변조 신호로 구동하는 경우의 파형도이다.
도 7은 4개의 부하를 3/5의 듀티비(W2/T)를 갖는 펄스 폭 변조 신호로 구동하는 경우의 파형도이다.
도 8은 2개의 부하를 구동하기 위한 펄스 폭 변조 신호들의 듀티비가 1/5에서 3/5으로 바뀌는 경우의 파형도이다.
도 9는 4개의 부하를 구동하기 위한 펄스 폭 변조 신호들의 듀티비가 1/5에서 3/5으로 바뀌는 경우의 파형도이다.
도 10은 본 발명의 일실시예에 따른 다채널 펄스 폭 변조 신호 생성 방법을 나타내는 순서도이다.
도 11은 본 발명의 일실시예에 따른 다채널 펄스 폭 변조 신호 생성 방법을 나타내는 순서도이다.
도 12는 본 발명의 일실시예에 따른 다채널 펄스 폭 변조 신호 생성 방법의 구체적 실시예를 나타내는 순서도이다.
도 13은 본 발명의 일실시예에 따른 다채널 펄스 폭 변조 신호 생성 방법의 구체적 실시예를 나타내는 순서도이다.
도 14는 도 13의 제 2 기준 시점 결정 단계(S1322)의 일실시예를 나타내는 순서도이다.
도 15는 도 13의 제 2 기준 시점 결정 단계(S1322)의 다른 실시예를 나타내는 순서도이다.
도 16은 본 발명의 일실시예에 따른 다채널 펄스 폭 변조 신호 생성 장치를 나타내는 블록도이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 본 발명이 속하는 기술분야의 통상의 지식을 가진 자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 “포함한다(comprise)” 및/또는 “포함하는(comprising)”은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다. 본 명세서에서 사용된 바와 같이, 용어 “및/또는”은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역, 층들, 부위 및/또는 구성요소들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들, 부위 및/또는 구성요소들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열의 의미하지 않으며, 하나의 부재, 영역, 부위, 또는 구성요소를 다른 부재, 영역, 부위 또는 구성요소와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역, 부위 또는 구성요소는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역, 부위 또는 구성요소를 지칭할 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 흐름도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 설명함으로써, 본 발명을 상세히 설명하기로 한다.
도 1은 복수의 부하(Load)들을 펄스 폭 변조(PWM) 방식으로 구동하는 시스템을 나타내는 블록도이다. 도 1을 참조하면, 시스템(100)은 전원부(110), 제어부(120), 복수의 부하들(Load1 내지 LoadK)및 복수의 스위치들(SW1 내지 SWK)을 포함할 수 있다.
상기 전원부(110)는 출력 전압(Vout)을 상기 복수의 부하들(Load1 내지 LoadK)로 공급할 수 있다. 상기 출력 전압(Vout)은 DC 전압일 수 있다. 상기 복수의 부하들(Load1 내지 LoadK)은 서로 병렬 연결되어 있어, 상기 전원부(110)의 출력 전압(Vout)이 상기 각 부하에 동일하게 인가될 수 있다. 또한, 상기 전원부(110)의 출력 전류(Iout)는 각 부하에 공급되는 전류들(I1 내지 IK)의 총 합일 수 있다. 상기 복수의 부하들(Load1 내지 LoadK)은 LED(Light Emitting Diode) 또는 모터 등일 수 있다. 상기 복수의 스위치들(SW1 내지 SWK)은 복수의 펄스 폭 변조 신호들(PWM1 내지 PWMK)에 응답하여 주기적으로 온-오프 될 수 있다. 상기 각 스위치는 대응하는 상기 부하의 일단을 접지에 연결하여, 전류 경로를 형성할 수 있다. 대응하는 스위치가 턴-온 되면, 대응하는 부하는 턴-온(또는 활성화)되어 전력을 소비할 수 있다. 상기 제어부(120)는 상기 복수의 부하들(Load1 내지 LoadK)의 전류 경로를 형성하거나 차단하는 스위치들(SW1 내지 SWK)을 제어하기 위한 복수의 펄스 폭 변조 신호들(또는 PWM 신호들)을 생성하여 출력할 수 있다. 상기 복수의 펄스 폭 변조 신호들(PWM1 내지 PWMK)은 상기 복수의 스위치들(SW1 내지 SWK)의 온-오프 타이밍을 제어할 수 있다.
상기 복수의 부하들(Load1 내지 LoadK)을 구동하는 방법 중 하나가 상기 복수의 부하들(Load1 내지 LoadK)을 동일한 타이밍에서 활성화시키는 것이다. 이러한 동시 구동의 경우에는 각 부하가 동시에 턴-온 되어 전력을 소비하므로, 전원부(110)는 순간적으로 대용량의 전류(Iout)를 공급해야 한다. 전류의 순간적인 변화량이 클수록, 상기 각 부하에 공급되는 DC 전압(VOut)이 안정적으로 유지 되기 힘들다. 따라서, 동시 구동의 경우에는 일정한 레벨의 정전압을 공급받아 동작하는 상기 시스템(100)의 불안정성을 증대시키게 된다. 상기 복수의 부하들(Load1 내지 LoadK)을 구동하는 방법 중 다른 하나는 상기 복수의 부하들(Load1 내지 LoadK)의 턴-온 타이밍 또는 활성화 타이밍을 분산시켜 구동하는 것이다. 이와 같은 시차 구동에 의하면, 앞서 살펴본 동시 구동의 경우에 비하여 가급적 각 부하의 활성화 시점 또는 턴-온 시점을 달리함으로써, 순간적으로 대용량의 전류를 공급해야 하는 전원부(110)의 부담을 줄일 수 있다. 본원 발명은 상기 복수의 부하들(Load1 내지 LoadK)을 시차를 두고 활성화 시키는 구동 방법을 제안한다.
이하, 도 2 내지 도 9를 참조하여, 도 1의 시스템에 동시 구동 방법을 적용한 경우와 본 발명에 따른 구동 방법을 적용한 경우를 비교하여 설명한다.
도 2는 2개의 부하를 1/5의 듀티비(W1/T)를 갖는 펄스 폭 변조 신호로 구동하는 경우의 파형도이다. 도 2의 (a)는 동시 구동 방법을 적용한 경우이고, 도 2의 (b)는 본 발명에 따른 구동 방법을 적용한 경우이다. 이하, 설명의 편의상 제 1 및 제 2 부하(Load1 및 Load2)가 턴-온(또는 활성화)될 때 흐르는 전류(I1 및 I2)를 각각 10mA라 가정한다. 도 2의 (a)를 참조하면, 제어부(110)에서 출력되는 제 1 및 제 2 PWM신호들(PWM1 및 PWM2)은 출력 주기(T) 및 펄스 폭(W1)을 갖는다. 또한 상기 제 1 및 제 2 PWM신호들(PWM1 및 PWM2)간에는 위상차가 없다. 제 1 및 제 2 부하(Load1 및 Load2)를 각각 턴-온 시키는 제어 신호(PWM1 및 PWM2)의 파형이 서로 동일하므로, 제 1 및 제 2 부하에 흐르는 전류(I1 및 I2)의 파형 역시 서로 동일하다. 구체적으로 제 1 및 제 2 부하에 흐르는 전류(I1 및 I2)는 각각 t1-t2 구간에서 10mA이고, t2-t4 구간에서 0mA이다. 따라서, 전원부(110)의 출력 전류(Iout)는 t1-t2 구간에서 20mA이고, t2-t4 구간에서 0mA이다. 하나의 출력 주기(T) 동안, 상기 출력 전류(Iout)의 변화량은 t1에서 +20mA이고, t2에서 -20mA이다. 결국, 하나의 출력 주기(T) 동안 상기 출력 전류(Iout)의 변화량의 최대 크기는 20mA이다.
도 2의 (b)를 참조하면, 제어부(110)에서 출력되는 제 1 및 제 2 PWM신호들(PWM1 및 PWM2)은 출력 주기(T) 및 펄스 폭(W1)을 갖는다. 상기 제 1 및 제 2 PWM신호들(PWM1 및 PWM2)은 서로 (T-W1) 즉, 출력 주기(T)와 펄스 폭(W1)의 차이에 대응하는 위상차를 갖는다. 제 1 및 제 2 부하(Load1 및 Load2)를 각각 턴-온 시키는 제어 신호(PWM1 및 PWM2)의 파형이 (T-W1)에 대응하는 시간차를 가지므로, 제 1 및 제 2 부하에 흐르는 전류(I1 및 I2)의 파형 역시 (T-W1)에 대응하는 시간차를 갖는다. 구체적으로 제 1 부하에 흐르는 전류(I1)는 t1-t2 구간에서 10mA이고, t2-t4 구간에서 0mA이다. 제 2 부하에 흐르는 전류(I2)는 t1-t3 구간에서 0mA이고, t3-t4 구간에서 10mA이다. 상기 t1-t2 구간 및 상기 t3-t4 구간은 각각 상기 펄스 폭(W1)에 대응한다. 전원부(110)의 출력 전류(Iout)는 t1-t2 구간에서 10mA, t2-t3 구간에서 0mA, t3-t4 구간에서 10mA이다. 따라서, 하나의 출력 주기(T)동안 전원부(110)의 출력 전류(Iout)의 변화량은 t1 및 t3에서 +10mA이고, t2 및 t4에서 -10mA이다. 결국, 하나의 출력 주기(T)동안 전원부(110)의 출력 전류(Iout)의 최대 변화량은 10mA이다. 이는 도 2의 (a)의 동시 구동 방법을 적용한 경우에 비해 출력 전류(Iout)의 최대 변화량이 50% 감소된 것이다. 상기 t1은 제 1 기준 시점으로서, 제 1 및 제 2 PWM신호들(PWM1 및 PWM2)을 생성하는 기준 시점 또는 스타트 시점이 될 수 있다. 즉, 상기 제 1 PWM 신호(PWM1)는 상기 제 1 기준 시점(t1)에서 인에이블되고, 상기 제 2 PWM 신호(PWM2)는 상기 제 1 기준 시점(t1)에서 (T-W1)만큼 지연되어 인에이블될 수 있다.
도 3은 2개의 부하를 3/5의 듀티비(W2/T)를 갖는 펄스 폭 변조 신호로 구동하는 경우의 파형도이다. 도 3의 (a)는 동시 구동 방법을 적용한 경우이고, 도 3의 (b)는 본 발명에 따른 구동 방법을 적용한 경우이다. 이하, 설명의 편의상 제 1 및 제 2 부하(Load1 및 Load2)가 턴-온(또는 활성화)될 때 흐르는 전류(I1 및 I2)를 각각 10mA라 가정한다. 도 3의 (a)를 참조하면, 제어부(110)에서 출력되는 제 1 및 제 2 PWM신호들(PWM1 및 PWM2)은 출력 주기(T) 및 펄스 폭(W2)을 갖는다. 또한 상기 제 1 및 제 2 PWM신호들(PWM1 및 PWM2)간에는 위상차가 없다. 제 1 및 제 2 부하(Load1 및 Load2)를 각각 턴-온 시키는 제어 신호들(PWM1 및 PWM2)의 파형이 서로 동일하므로, 제 1 및 제 2 부하에 흐르는 전류(I1 및 I2)의 파형 역시 서로 동일하다. 구체적으로 제 1 및 제 2 부하에 흐르는 전류(I1 및 I2)는 각각 t1-t3 구간에서 10mA이고, t3-t4 구간에서 0mA이다. 따라서, 전원부(110)의 출력 전류(Iout)는 t1-t3 구간에서 20mA, t3-t4 구간에서 0mA가 된다. 하나의 출력 주기(T)동안, 상기 출력 전류(Iout)의 변화량은 t1에서 +20mA이고, t2에서 -20mA이다. 결국, 하나의 출력 주기(T)동안 상기 출력 전류(Iout)의 변화량의 최대 크기는 20mA이다.
도 3의 (b)를 참조하면, 제어부(110)에서 출력되는 제 1 및 제 2 PWM신호들(PWM1 및 PWM2)은 출력 주기(T) 및 펄스 폭(W2)을 갖는다. 상기 제 1 및 제 2 PWM신호들(PWM1 및 PWM2)은 서로 (T-W2) 즉, 출력 주기(T)와 펄스 폭(W2)의 차이에 대응하는 위상차를 갖는다. 제 1 및 제 2 부하(Load1 및 Load2)를 각각 턴-온 시키는 제어 신호(PWM1 및 PWM2)의 파형이 (T-W2)에 대응하는 시간차를 가지므로, 제 1 및 제 2 부하에 흐르는 전류(I1 및 I2)의 파형 역시 (T-W2)에 대응하는 시간차를 갖는다. 구체적으로 제 1 부하에 흐르는 전류(I1)는 t1-t3 구간에서 10mA이고, t3-t4 구간에서 0mA이다. 제 2 부하에 흐르는 전류(I2)는 t1-t2 구간에서 0mA이고, t2-t4 구간에서 10mA이다. 상기 t1-t3 구간 및 상기 t2-t4 구간은 각각 상기 펄스 폭(W2)에 대응한다. 전원부(110)의 출력 전류(Iout)는 t1-t2 구간에서 10mA, t2-t3 구간에서 20mA, t3-t4 구간에서 10mA이다. 따라서, 하나의 출력 주기(T)동안 전원부(110)의 출력 전류(Iout)의 변화량은 t1 및 t2에서 +10mA이고, t3 및 t4에서 -10mA이다. 결국, 하나의 출력 주기(T)동안 전원부(110)의 출력 전류(Iout)의 변화량의 최대 크기는 10mA이다. 이는 도 3의 (a)의 동시 구동 방법을 적용한 경우에 비해 출력 전류(Iout)의 최대 변화량이 50% 감소된 것이다. 상기 t1은 제 1 기준 시점으로서, 제 1 및 제 2 PWM신호들(PWM1 및 PWM2)을 생성하는 기준 시점 또는 스타트 시점이 될 수 있다. 즉, 상기 제 1 PWM 신호(PWM1)는 상기 제 1 기준 시점(t1)에서 인에이블되고, 상기 제 2 PWM 신호(PWM2)는 상기 제 1 기준 시점(t1)에서 (T-W2)만큼 지연되어 인에이블될 수 있다.
도 4는 4개의 부하를 1/5의 듀티비(W1/T)를 갖는 펄스 폭 변조 신호로 구동하는 경우의 파형도이다. 도 4의 (a)는 동시 구동 방법을 적용한 경우이고, 도 4의 (b)는 본 발명에 따른 일 구동 방법을 적용한 경우이다. 이하, 설명의 편의상 제 1 내지 제 4 부하(Load1 내지 Load4)가 턴-온(또는 활성화)될 때 흐르는 전류(I1 내지 I4)를 각각 10mA라 가정한다. 도 4의 (a)를 참조하면, 제어부(110)에서 출력되는 제 1 내지 제 4 PWM신호들(PWM1 내지 PWM4)은 출력 주기(T) 및 펄스 폭(W1)을 갖는다. 또한 상기 제 1 내지 제 4 PWM신호들(PWM1 내지 PWM4)간에는 위상차가 없다. 제 1 내지 제 4 부하(Load1 내지 Load4)를 각각 턴-온 시키는 제어 신호(PWM1 내지 PWM4)의 파형이 서로 동일하므로, 제 1 내지 제 4 부하에 흐르는 전류(I1 내지 I4)의 파형 역시 서로 동일하다. 구체적으로 제 1 내지 제 4 부하(Load1 내지 Load4)에 흐르는 전류(I1 내지 I4)는 각각 t1-t2 구간에서 10mA이고, t2-t6 구간에서 0mA이다. 전원부(110)의 출력 전류(Iout)는 t1-t2 구간에서 40mA, t2-t6 구간에서 0mA이다. 따라서, 하나의 출력 주기(T)동안 상기 출력 전류(Iout)의 변화량은 t1에서 +40mA이고, t2에서 -40mA이다. 결국, 하나의 출력 주기(T)동안 상기 출력 전류(Iout)의 변화량의 최대 크기는 40mA이다.
도 4의 (b)를 참조하면, 제어부(110)에서 출력되는 제 1 내지 제 4 PWM신호들(PWM1 내지 PWM4)은 출력 주기(T) 및 펄스 폭(W1)을 갖는다. 상기 제 1 내지 제 4 PWM신호들(PWM1 내지 PWM4)은 서로 다른 시점에서 인에이블 된다. 따라서, 상기 제 1 내지 제 4 PWM신호들(PWM1 내지 PWM4)은 위상이 서로 다르다. 먼저, 상기 제 1 및 제 2 PWM신호들(PWM1 및 PWM2)은 서로 출력 주기(T)와 펄스 폭(W1)의 차이에 대응하는 위상차를 갖는다. 제 1 및 제 2 부하(Load1 및 Load2)를 각각 턴-온 시키는 제어 신호(PWM1 및 PWM2)의 파형이 서로 (T-W1)의 위상차를 가지므로, 제 1 및 제 2 부하에 흐르는 전류(I1 및 I2)의 파형 역시 서로 (T-W1)의 위상차를 갖는다. 구체적으로 제 1 부하에 흐르는 전류(I1)는 t1-t2 구간에서 10mA이고, t2-t6 구간에서 0mA이다. 또한, 제 2 부하에 흐르는 전류(I2)는 t1-t5 구간에서 0mA이고, t5-t6 구간에서 10mA이다. 상기 t1-t2 구간 및 상기 t5-t6 구간은 각각 상기 펄스 폭(W1)에 대응한다. 한편, 제 3 및 제 4 PWM 신호들(PWM3 및 PWM4)간에도 출력 주기(T)와 펄스 폭(W1)의 차이에 대응하는 위상차를 갖는다. 제 3 및 제 4 부하(Load3 및 Load4)를 각각 턴-온 시키는 제어 신호(PWM3 및 PWM4)의 파형이 서로 (T-W1)의 위상차를 가지므로, 제 3 및 제 4 부하에 흐르는 전류(I3 및 I4)의 파형 역시 서로 (T-W1)의 위상차를 갖는다. 구체적으로 제 3 부하에 흐르는 전류(I3)는 t3-t4 구간에서 10mA이고, t4-t9 구간에서 0mA이다. 또한, 제 4 부하에 흐르는 전류(I4)는 t3-t8 구간에서 0mA이고, t8-t9 구간에서 10mA이다. 상기 t3-t4 구간 및 상기 t8-t9 구간은 각각 상기 펄스 폭(W1)에 대응한다. 전원부(110)의 출력 전류(Iout)는 t1-t2 구간에서 10mA, t2-t3 구간에서 0mA, t3-t4 구간에서 10mA, t4-t5 구간에서 0mA, t5-t7 구간에서 10mA, t7-t8 구간에서 0mA, 및 t8-t9 구간에서 10mA가 된다. 따라서, 하나의 출력 주기(T) 즉, t3-t9 구간 동안 전원부(110)의 출력 전류(Iout)의 변화량은 t3, t5, 및 t8에서 +10mA이고, t4, 및 t7에서 -10mA이다. 결국, 하나의 출력 주기(T)동안 전원부(110)의 출력 전류(Iout)의 변화량의 최대 크기는 10mA이다. 이는 도 4의 (a)의 동시 구동 방법을 적용한 경우에 비해 출력 전류(Iout)의 최대 변화량이 75% 감소된 것이다. 상기 t1은 제 1 기준 시점으로서, 제 1 및 제 2 PWM신호들(PWM1 및 PWM2)을 생성하는 기준 시점 또는 스타트 시점이 될 수 있다. 즉, 상기 제 1 PWM 신호(PWM1)는 상기 제 1 기준 시점(t1)에서 인에이블되고, 상기 제 2 PWM 신호(PWM2)는 상기 제 1 기준 시점(t1)에서 (T-W1)만큼 지연되어 인에이블될 수 있다. 또한, 상기 t3은 제 2 기준 시점으로서, 제 3 및 제 4 PWM신호들(PWM3 및 PWM4)을 생성하는 기준 시점 또는 스타트 시점이 될 수 있다. 즉, 상기 제 3 PWM 신호(PWM3)는 상기 제 2 기준 시점(t3)에서 인에이블되고, 상기 제 4 PWM 신호(PWM4)는 상기 제 2 기준 시점(t1)에서 (T-W1)만큼 지연되어 인에이블될 수 있다. 상기 제 1 기준 기점(t1)과 상기 제 2 기준 시점(t3)의 차이는 임의로 결정될 수 있다. 도 4의 (b)는 상기 제 1 기준 기점(t1)과 상기 제 2 기준 시점(t3)의 차이가 반 주기(T/2)인 경우를 나타낸다. 즉, 상기 제 2 기준 시점(t3)은 상기 제 1 기준 시점(t1)보다 T/2만큼 지연된 시점이다.
도 5는 4개의 부하를 3/5의 듀티비(W2/T)를 갖는 펄스 폭 변조 신호로 구동하는 경우의 파형도이다. 도 5의 (a)는 동시 구동 방법을 적용한 경우이고, 도 5의 (b)는 본 발명에 따른 일 구동 방법을 적용한 경우이다. 이하, 설명의 편의상 제 1 내지 제 4 부하(Load1 내지 Load4)가 턴-온(또는 활성화)될 때 흐르는 전류(I1 내지 I4)를 각각 10mA라 가정한다. 도 5의 (a)를 참조하면, 제어부(110)에서 출력되는 제 1 내지 제 4 PWM신호들(PWM1 내지 PWM4)은 출력 주기(T) 및 펄스 폭(W2)을 갖는다. 또한 상기 제 1 내지 제 4 PWM신호들(PWM1 내지 PWM4)간에는 위상차가 없다. 제 1 내지 제 4 부하(Load1 내지 Load4)를 각각 턴-온 시키는 제어 신호(PWM1 내지 PWM4)의 파형이 서로 동일하므로, 제 1 내지 제 4 부하에 흐르는 전류(I1 내지 I4)의 파형 역시 서로 동일하다. 구체적으로 제 1 내지 제 4 부하에 흐르는 전류(I1 내지 I4)는 각각 t1-t4 구간에서 10mA이고, t4-t6 구간에서 0mA이다. 전원부(110)의 출력 전류(Iout)는 t1-t4 구간에서 40mA이고, t4-t6 구간에서 0mA이다. 따라서, 하나의 출력 주기(T) 동안 상기 출력 전류(Iout)의 변화량은 t1에서 +40mA이고, t4에서 -40mA이다. 결국, 하나의 출력 주기(T) 동안 상기 출력 전류(Iout)의 변화량의 최대 크기는 40mA이다.
도 5의 (b)를 참조하면, 제어부(110)에서 출력되는 제 1 내지 제 4 PWM신호들(PWM1 내지 PWM4)은 출력 주기(T) 및 펄스 폭(W2)을 갖는다. 상기 제 1 내지 제 4 PWM신호들(PWM1 내지 PWM4)은 서로 다른 시점에서 인에이블 된다. 따라서, 상기 제 1 내지 제 4 PWM신호들(PWM1 내지 PWM4)은 위상이 서로 다르다. 먼저, 상기 제 1 및 제 2 PWM신호들(PWM1 및 PWM2)은 서로 (T-W2) 즉, 출력 주기(T)와 펄스 폭(W2)의 차이에 대응하는 위상차를 갖는다. 제 1 및 제 2 부하(Load1 및 Load2)를 각각 턴-온 시키는 제어 신호(PWM1 및 PWM2)의 파형이 서로 (T-W2)에 대응하는 위상차를 가지므로, 제 1 및 제 2 부하에 흐르는 전류(I1 및 I2)의 파형 역시 서로 (T-W2)에 대응하는 위상차를 갖는다. 구체적으로 제 1 부하에 흐르는 전류(I1)는 t1-t4 구간에서 10mA이고, t4-t6 구간에서 0mA이다. 또한, 제 2 부하에 흐르는 전류(I2)는 t1-t2 구간에서 0mA이고, t2-t6 구간에서 10mA이다. 상기 t1-t4 구간 및 상기 t2-t6 구간은 각각 상기 펄스 폭(W2)에 대응한다. 한편, 제 3 및 제 4 PWM 신호들(PWM3 및 PWM4)간에도 (T-W2) 즉, 출력 주기(T)와 펄스 폭(W2)의 차이에 대응하는 위상차를 갖는다. 제 3 및 제 4 부하(Load3 및 Load4)를 각각 턴-온 시키는 제어 신호(PWM3 및 PWM4)의 파형이 서로 (T-W2)에 대응하는 위상차를 가지므로, 제 3 및 제 4 부하에 흐르는 전류(I3 및 I4)의 파형 역시 서로 (T-W2)에 대응하는 위상차를 갖는다. 구체적으로 제 3 부하에 흐르는 전류(I3)는 t3-t7 구간에서 10mA이고, t7-t9 구간에서 0mA이다. 또한, 제 4 부하에 흐르는 전류(I4)는 t3-t5 구간에서 0mA이고, t5-t9 구간에서 10mA이다. 상기 t3-t7 구간 및 상기 t5-t9 구간은 각각 상기 펄스 폭(W2)에 대응한다. 전원부(110)의 출력 전류(Iout)는 t1-t2 구간에서 10mA, t2-t3 구간에서 20mA, t3-t4 구간에서 30mA, t4-t5 구간에서 20mA, t5-t7 구간에서 30mA, t7-t8 구간에서 20mA, t8-t10 구간에서 30mA, 및 t10-t11 구간에서 20mA가 된다. 따라서, t1-t11 구간에서 전원부(110)의 출력 전류(Iout)의 변화량은 t1, t2, t3, t5, 및 t8에서 +10mA이고, t4, t7, 및 t10에서 -10mA이다. 결국, 하나의 출력 주기(T) 동안 전원부(110)의 출력 전류(Iout)의 변화량의 최대 크기는 10mA이다. 이는 도 4의 (a)의 동시 구동 방법을 적용한 경우에 비해 출력 전류(Iout)의 최대 변화량이 75% 감소된 것이다. 상기 t1은 제 1 기준 시점으로서, 제 1 및 제 2 PWM신호들(PWM1 및 PWM2)을 생성하는 기준 시점 또는 스타트 시점이 될 수 있다. 즉, 상기 제 1 PWM 신호(PWM1)는 상기 제 1 기준 시점(t1)에서 인에이블되고, 상기 제 2 PWM 신호(PWM2)는 상기 제 1 기준 시점(t1)에서 (T-W2)만큼 지연되어 인에이블될 수 있다. 또한, 상기 t3은 제 2 기준 시점으로서, 제 3 및 제 4 PWM신호들(PWM3 및 PWM4)을 생성하는 기준 시점 또는 스타트 시점이 될 수 있다. 즉, 상기 제 3 PWM 신호(PWM3)는 상기 제 2 기준 시점(t3)에서 인에이블되고, 상기 제 4 PWM 신호(PWM4)는 상기 제 2 기준 시점(t1)에서 (T-W2)만큼 지연되어 인에이블될 수 있다. 상기 제 1 기준 기점(t1)과 상기 제 2 기준 시점(t3)의 차이는 임의로 결정될 수 있다. 구체적으로 상기 제 1 기준 기점(t1)과 상기 제 2 기준 시점(t3)의 차이는 상기 복수 개의 펄스 폭 변조 신호들의 개수(K)에 기초하여 결정할 수 있다. 더욱 상세하게는 상기 복수 개의 펄스 폭 변조 신호들의 개수(K)가 짝수인 경우에 상기 제 1 기준 기점(t1)과 상기 제 2 기준 시점(t3)의 차이는 출력 주기(T)의 두 배를 상기 개수(K)로 나눈 값으로 결정될 수 있다. 한편, 상기 복수 개의 펄스 폭 변조 신호들의 개수(K)가 홀수인 경우에 상기 제 1 기준 기점(t1)과 상기 제 2 기준 시점(t3)의 차이는 출력 주기(T)의 두 배를 상기 개수에 1을 더한 값(K+1)으로 나눈 값으로 결정될 수 있다. 도 4의 (b)는 출력하는 펄스 폭 변조 신호들의 개수(K)가 4이므로, 상기 제 1 기준 기점(t1)과 상기 제 2 기준 시점(t3)의 차이가 반 주기(T/2)인 경우를 나타낸다. 즉, 상기 제 2 기준 시점(t3)은 상기 제 1 기준 시점(t1)보다 T/2만큼 지연된 시점이다.
도 6은 4개의 부하를 1/5의 듀티비(W1/T)를 갖는 펄스 폭 변조 신호로 구동하는 경우의 파형도이다. 도 6의 (a)는 동시 구동 방법을 적용한 경우이고, 도 6의 (b)는 본 발명에 따른 다른 구동 방법을 적용한 경우이다. 이하, 설명의 편의상 제 1 내지 제 4 부하(Load1 내지 Load4)가 턴-온(또는 활성화)될 때 흐르는 전류(I1 내지 I4)를 각각 10mA라 가정한다. 도 6의 (a)를 참조하면, 제어부(110)에서 출력되는 제 1 내지 제 4 PWM신호들(PWM1 내지 PWM4)은 출력 주기(T) 및 펄스 폭(W1)을 갖는다. 또한 상기 제 1 내지 제 4 PWM신호들(PWM1 내지 PWM4)간에는 위상차가 없다. 제 1 내지 제 4 부하(Load1 내지 Load4)를 각각 턴-온 시키는 제어 신호(PWM1 내지 PWM4)의 파형이 서로 동일하므로, 제 1 내지 제 4 부하에 흐르는 전류(I1 내지 I4)의 파형 역시 서로 동일하다. 구체적으로 제 1 내지 제 4 부하에 흐르는 전류(I1 내지 I4)는 각각 t1-t2 구간에서 10mA가 되고, t2-t6 구간에서 0mA가 된다. 전원부(110)의 출력 전류(Iout)는 t1-t2 구간에서 40mA, t2-t6 구간에서 0mA가 된다. 따라서, 하나의 출력 주기(T) 동안 상기 출력 전류(Iout)의 변화량은 t1에서 +40mA이고, t2에서 -40mA이다. 결국, 하나의 출력 주기(T) 동안 상기 출력 전류(Iout)의 변화량의 최대 크기는 40mA이다.
도 6의 (b)를 참조하면, 제어부(110)에서 출력되는 제 1 내지 제 4 PWM신호들(PWM1 내지 PWM4)은 출력 주기(T) 및 펄스 폭(W1)을 갖는다. 상기 제 1 내지 제 4 PWM신호들(PWM1 내지 PWM4)은 서로 다른 시점에서 인에이블 된다. 따라서, 상기 제 1 내지 제 4 PWM신호들(PWM1 내지 PWM4)은 위상이 서로 다르다. 먼저, 상기 제 1 및 제 2 PWM신호들(PWM1 및 PWM2)은 서로 출력 주기(T)와 펄스 폭(W1)의 차이에 대응하는 위상차를 갖는다. 제 1 및 제 2 부하(Load1 및 Load2)를 각각 턴-온 시키는 제어 신호(PWM1 및 PWM2)의 파형이 서로 (T-W1)의 위상차를 가지므로, 제 1 및 제 2 부하에 흐르는 전류(I1 및 I2)의 파형 역시 서로 (T-W1)의 위상차를 갖는다. 구체적으로 제 1 부하에 흐르는 전류(I1)는 t1-t2 구간에서 10mA이고, t2-t6 구간에서 0mA이다. 제 2 부하에 흐르는 전류(I2)는 t1-t5 구간에서 0mA이고, t5-t6 구간에서 10mA이다. 상기 t1-t2 구간 및 상기 t5-t6 구간은 각각 상기 펄스 폭(W1)에 대응한다. 한편, 제 3 및 제 4 PWM 신호들(PWM3 및 PWM4)간에도 출력 주기(T)와 펄스 폭(W1)의 차이에 대응하는 위상차를 갖는다. 제 3 및 제 4 부하(Load3 및 Load4)를 각각 턴-온 시키는 제어 신호(PWM3 및 PWM4)의 파형이 서로 (T-W1)의 위상차를 가지므로, 제 3 및 제 4 부하에 흐르는 전류(I3 및 I4)의 파형 역시 서로 (T-W1)의 위상차를 갖는다. 구체적으로 제 3 부하에 흐르는 전류(I3)는 t3-t4 구간에서 10mA이고, t4-t8 구간에서 0mA이다. 제 4 부하에 흐르는 전류(I4)는 t3-t7 구간에서 0mA이고, t7-t8 구간에서 10mA이다. 상기 t3-t4 구간 및 상기 t7-t8 구간은 각각 상기 펄스 폭(W1)에 대응한다. 전원부(110)의 출력 전류(Iout)는 t1-t2 구간에서 10mA, t2-t3 구간에서 0mA, t3-t4 구간에서 10mA, t4-t5 구간에서 0mA, t5-t9 구간에서 10mA가 된다. 따라서, 전원부(110)의 출력 전류(Iout)의 변화량은 t1, t3, 및 t5에서 +10mA이고, t2, t4, 및 t9에서 -10mA이다. 결국, 하나의 출력 주기(T) 동안 전원부(110)의 출력 전류(Iout)의 변화량의 최대 크기는 10mA이다. 이는 도 6의 (a)의 동시 구동 방법을 적용한 경우에 비해 출력 전류(Iout)의 최대 변화량이 75% 감소된 것이다. 상기 t1은 제 1 기준 시점으로서, 제 1 및 제 2 PWM신호들(PWM1 및 PWM2)을 생성하는 기준 시점 또는 스타트 시점이 될 수 있다. 즉, 상기 제 1 PWM 신호(PWM1)는 상기 제 1 기준 시점(t1)에서 인에이블되고, 상기 제 2 PWM 신호(PWM2)는 상기 제 1 기준 시점(t1)에서 (T- 1)만큼 지연되어 인에이블될 수 있다. 또한, 상기 t3은 제 2 기준 시점으로서, 제 3 및 제 4 PWM신호들(PWM3 및 PWM4)을 생성하는 기준 시점 또는 스타트 시점이 될 수 있다. 즉, 상기 제 3 PWM 신호(PWM3)는 상기 제 2 기준 시점(t3)에서 인에이블되고, 상기 제 4 PWM 신호(PWM4)는 상기 제 2 기준 시점(t1)에서 (T-W1)만큼 지연되어 인에이블될 수 있다. 상기 제 1 기준 기점(t1)과 상기 제 2 기준 시점(t3)의 차이는 상기 펄스 폭(W1)에 기초하여 결정될 수 있다. 구체적으로 상기 제 1 기준 기점(t1)과 상기 제 2 기준 시점(t3)의 차이는 상기 펄스 폭(W1)과 임계치(A)를 비교하여 결정할 수 있다. 상기 펄스 폭(W1)이 상기 임계치(A)보다 작거나 같으면, 상기 제 1 기준 기점(t1)과 상기 제 2 기준 시점(t3)의 차이는 상기 펄스 폭(W1)의 두 배에 대응할 수 있다. 즉, 상기 제 2 기준 시점(t3)은 상기 제 1 기준 시점(t1)보다 2W1만큼 지연된 시점으로 결정될 수 있다. 상기 펄스 폭(W1)이 상기 임계치(A)보다 크면, 상기 제 1 기준 기점(t1)과 상기 제 2 기준 시점(t3)의 차이는 상기 펄스 폭(W1)에 대응할 수 있다. 즉, 상기 제 2 기준 시점(t3)은 상기 제 1 기준 시점(t1)보다 상기 W1만큼 지연된 시점으로 결정될 수 있다. 상기 임계치(A)는 출력 주기(T)와 채널 개수(K)에 따라 결정될 수 있다. 구체적으로, 상기 임계치(A)는 출력 주기(T)의 두 배를 채널 개수(K)로 나눈 값(2T/K)으로 설정될 수 있다. 도 7의 (b)의 경우, 채널 개수 K는 4이므로, 상기 임계치(A)는 T/2 가 된다. 또한 듀티비(W1/T)가 1/5이므로, 펄스 폭(W1)은 T/5가 된다. 따라서, 펄스 폭(W1)이 상기 임계치(A)보다 작으므로, 상기 제 1 기준 기점(t1)과 상기 제 2 기준 시점(t3)의 차이는 상기 펄스 폭(W1)의 두 배로 결정될 수 있다. 즉, 상기 제 2 기준 시점(t3)은 상기 제 1 기준 시점(t1)보다 펄스 폭(W1)의 두 배에 해당하는 2T/5 만큼 지연된 시점으로 결정될 수 있다. 달리 표현하면, 상기 제 3 PWM 신호(PWM3)는 상기 제 1 PWM 신호(PWM1)보다 펄스 폭 2T/5 만큼 지연된 신호일 수 있다.
요약하면, 제 1 내지 제 4 PWM 신호(PWM1 내지 PWM4)들은 출력 주기(T) 및 펄스 폭(W1)은 동일하나, 위상차를 가지고 서로 다른 시점에서 활성화된다. 구체적으로 제 1 및 제 2 PWM 신호들(PWM1 및 PWM2)은 서로 상기 출력 주기(T)와 상기 펄스 폭(W1)의 차이(T-W1)에 대응하는 위상차를 가질 수 있다. 마찬가지로, 제 1 및 제 2 PWM 신호들(PWM1 및 PWM2)은 서로 상기 출력 주기(T)와 상기 펄스 폭(W1)의 차이(T-W1)에 대응하는 위상차를 가질 수 있다. 제 1 및 제 3 PWM 신호들(PWM1 및 PWM3)은 펄스 폭(W1)에 따라 가변적인 위상차를 가질 수 있다.
도 7은 4개의 부하를 3/5의 듀티비(W2/T)를 갖는 펄스 폭 변조 신호로 구동하는 경우의 파형도이다. 도 7의 (a)는 동시 구동 방법을 적용한 경우이고, 도 7의 (b)는 본 발명에 따른 다른 구동 방법을 적용한 경우이다. 이하, 설명의 편의상, 제 1 내지 제 4 부하(Load1 내지 Load4)가 턴-온 또는(활성화)될 때 흐르는 전류(I1 내지 I4)를 각각 10mA라 가정한다. 도 7의 (a)를 참조하면, 제어부(110)에서 출력되는 제 1 내지 제 4 PWM신호들(PWM1 내지 PWM4)은 출력 주기(T) 및 펄스 폭(W2)을 갖는다. 또한 상기 제 1 내지 제 4 PWM신호들(PWM1 내지 PWM4)간에는 위상차가 없다. 제 1 내지 제 4 부하(Load1 내지 Load4)를 각각 턴-온 시키는 제어 신호(PWM1 내지 PWM4)의 파형이 서로 동일하므로, 제 1 내지 제 4 부하에 흐르는 전류(I1 내지 I4)의 파형 역시 서로 동일하다. 구체적으로 제 1 내지 제 4 부하에 흐르는 전류(I1 내지 I4)는 각각 t1-t3 구간에서 10mA가 되고, t3-t4 구간에서 0mA가 된다. 전원부(110)의 출력 전류(Iout)는 t1-t3 구간에서 40mA, t3-t4 구간에서 0mA가 된다. 따라서, 상기 출력 전류(Iout)의 변화량은 t1에서 +40mA이고, t3에서 -40mA이다. 결국, 하나의 출력 주기(T) 동안 상기 출력 전류(Iout)의 변화량의 최대 크기는 40mA이다.
도 7의 (b)를 참조하면, 제어부(110)에서 출력되는 제 1 내지 제 4 PWM신호들(PWM1 내지 PWM4)은 출력 주기(T) 및 펄스 폭(W2)을 갖는다. 상기 제 1 내지 제 4 PWM신호들(PWM1 내지 PWM4)은 서로 다른 시점에서 인에이블 된다. 따라서, 상기 제 1 내지 제 4 PWM신호들(PWM1 내지 PWM4)은 위상이 서로 다르다. 먼저, 상기 제 1 및 제 2 PWM신호들(PWM1 및 PWM2)은 서로 (T-W2) 즉, 출력 주기(T)와 펄스 폭(W2)의 차이에 대응하는 위상차를 갖는다. 제 1 및 제 2 부하(Load1 및 Load2)를 각각 턴-온 시키는 제어 신호(PWM1 및 PWM2)의 파형이 (T-W2)에 대응하는 위상차를 가지므로, 제 1 및 제 2 부하에 흐르는 전류(I1 및 I2)의 파형 역시 (T-W2)에 대응하는 위상차를 갖는다. 구체적으로 제 1 부하에 흐르는 전류(I1)는 t1-t3 구간에서 10mA이고, t3-t4 구간에서 0mA이다. 제 2 부하에 흐르는 전류(I2)는 t1-t2 구간에서 0mA이고, t2-t4 구간에서 10mA이다. 상기 t1-t3 구간 및 상기 t2-t4 구간은 각각 상기 펄스 폭(W2)에 대응한다. 한편, 제 3 및 제 4 PWM 신호들(PWM3 및 PWM4)간에도 (T- W2) 즉, 출력 주기(T)와 펄스 폭(W2)의 차이에 대응하는 위상차를 갖는다. 제 3 및 제 4 부하(Load3 및 Load4)를 각각 턴-온 시키는 제어 신호(PWM3 및 PWM4)의 파형이 (T-W2)에 대응하는 위상차를 가지므로, 제 3 및 제 4 부하에 흐르는 전류(I3 및 I4)의 파형 역시 (T-W2)에 대응하는 위상차를 갖는다. 구체적으로 제 3 부하에 흐르는 전류(I3)는 t3-t5 구간에서 10mA이고, t5-t7 구간에서 0mA이다. 제 4 부하에 흐르는 전류(I4)는 t3-t4 구간에서 0mA이고, t4-t7 구간에서 10mA이다. 상기 t3-t5 구간 및 상기 t4-t7 구간은 각각 상기 펄스 폭(W2)에 대응한다. 전원부(110)의 출력 전류(Iout)는 t1-t2 구간에서 10mA, t2-t4 구간에서 20mA, t4-t5 구간에서 30mA, t5-t6 구간에서 20mA, t6-t7 구간에서 30mA, t7-t8 구간에서 20mA가 된다. 따라서, t1-t8 구간에서 전원부(110)의 출력 전류(Iout)의 변화량은 t1, t2, t4, t6 및 t8에서 +10mA이고, t5, 및 t7에서 -10mA이다. 결국, 하나의 출력 주기(T)동안 전원부(110)의 출력 전류(Iout)의 변화량의 최대 크기는 10mA이다. 이는 도 7의 (a)의 동시 구동 방법을 적용한 경우에 비해 출력 전류(Iout)의 최대 변화량이 75% 감소된 것이다. 상기 t1은 제 1 기준 시점으로서, 제 1 및 제 2 PWM신호들(PWM1 및 PWM2)을 생성하기 위한 기준 시점 또는 스타트 시점이 될 수 있다. 즉, 상기 제 1 PWM 신호(PWM1)는 상기 제 1 기준 시점(t1)에서 인에이블되고, 상기 제 2 PWM 신호(PWM2)는 상기 제 1 기준 시점(t1)에서 (T-W2)만큼 지연되어 인에이블될 수 있다. 또한, 상기 t3은 제 2 기준 시점으로서, 제 3 및 제 4 PWM신호들(PWM3 및 PWM4)을 생성하기 위한 기준 시점 또는 스타트 시점이 될 수 있다. 즉, 상기 제 3 PWM 신호(PWM3)는 상기 제 2 기준 시점(t3)에서 인에이블되고, 상기 제 4 PWM 신호(PWM4)는 상기 제 2 기준 시점(t1)에서 (T-W2)만큼 지연되어 인에이블될 수 있다. 상기 제 1 기준 기점(t1)과 상기 제 2 기준 시점(t3)의 차이는 상기 펄스 폭(W2)에 기초하여 결정될 수 있다. 구체적으로 상기 제 1 기준 기점(t1)과 상기 제 2 기준 시점(t3)의 차이는 상기 펄스 폭(W2)과 임계치(A)를 비교하여 결정할 수 있다. 상기 펄스 폭(W2)이 상기 임계치(A)보다 작거나 같으면, 상기 제 1 기준 기점(t1)과 상기 제 2 기준 시점(t3)의 차이는 상기 펄스 폭(W2)의 두 배에 대응할 수 있다. 즉, 상기 제 2 기준 시점(t3)은 상기 제 1 기준 시점(t1)보다 2W2만큼 지연된 시점으로 결정될 수 있다. 상기 펄스 폭(W2)이 상기 임계치(A)보다 크면, 상기 제 1 기준 기점(t1)과 상기 제 2 기준 시점(t3)의 차이는 상기 펄스 폭(W2)에 대응할 수 있다. 즉, 상기 제 2 기준 시점(t3)은 상기 제 1 기준 시점(t1)보다 상기 W2만큼 지연된 시점으로 결정될 수 있다. 상기 임계치(A)는 출력 주기(T)와 채널 개수(K)에 기초하여 결정될 수 있다. 구체적으로, 상기 임계치(A)는 출력 주기(T)의 두 배를 채널 개수(K)로 나눈 값(2T/K)으로 설정될 수 있다. 도 7의 (b)의 경우, 채널 개수 K는 4이므로, 상기 임계치(A)는 T/2 가 된다. 또한 듀티비(W2/T)가 3/5이므로, 펄스 폭(W2)은 3T/5가 된다. 따라서, 펄스 폭(W2)이 상기 임계치(A)보다 크므로, 상기 제 1 기준 기점(t1)과 상기 제 2 기준 시점(t3)의 차이는 상기 펄스 폭(W2)에 대응하는 값으로 결정될 수 있다. 즉, 상기 제 2 기준 시점(t3)은 상기 제 1 기준 시점(t1)보다 펄스 폭(W2)에 해당하는 3T/5 만큼 지연된 시점으로 결정될 수 있다. 달리 표현하면, 상기 제 3 PWM 신호(PWM3)는 상기 제 1 PWM 신호(PWM1)보다 펄스 폭 3T/5 만큼 지연된 신호일 수 있다.
요약하면, 제 1 내지 제 4 채널 출력 신호(CH1 내지 CH4)들은 출력 주기(T) 및 펄스 폭(W2)은 동일하나, 위상차를 가지고 서로 다른 시점에서 인에이블된다. 구체적으로 제 1 및 제 2 출력 신호들(CH1 및 CH2)은 서로 상기 출력 주기(T)와 상기 펄스 폭(W2)의 차이(T-W2)에 대응하는 위상차를 가진다. 마찬가지로, 제 3 및 제 4 출력 신호들(CH3 및 CH4) 역시 서로 상기 출력 주기(T)와 상기 펄스 폭(W2)의 차이(T-W2)에 대응하는 위상차를 가진다. 제 1 및 제 3 채널 출력 신호들(CH1 및 CH3)은 펄스 폭(W2)에 따라 가변적인 위상차를 가진다.
도 8은 2개의 부하를 구동하기 위한 펄스 폭 변조 신호들의 듀티비가 1/5에서 3/5으로 바뀌는 경우의 파형도이다. 도 8의 (a)는 동시 구동 방법을 적용한 경우이고, 도 8의 (b)는 본 발명에 따른 구동 방법을 적용한 경우이다. 이하, 설명의 편의상, 제 1 및 제 2 부하(Load1 및 Load2)가 턴-온 또는(활성화)될 때 흐르는 전류(I1 및 I2)를 각각 10mA라 가정한다. 먼저, 도 8의 (a)를 참조하면, 제어부(110)에서 출력되는 제 1 및 제 2 PWM신호들(PWM1 및 PWM2)은 t1-t4 구간에서는 출력 주기(T) 및 펄스 폭(W1)을 갖고, t4-t7 구간에서는 출력 주기(T) 및 펄스 폭(W2)을 갖는다. 구체적으로 t1-t4 구간에서는 펄스 폭이 T/5이고, t4-t7 구간에서는 펄스 폭이 3T/5이다. 출력 주기(T)는 변하지 않으나, 펄스 폭(W)은 t4에서 변하는 경우이다. 제 1 및 제 2 PWM신호들(PWM1 및 PWM2)간에는 위상차가 없다. 제 1 및 제 2 부하(Load1 및 Load2)를 각각 턴-온 시키는 제어 신호(PWM1 및 PWM2)의 파형과 제 1 및 제 2 부하에 흐르는 전류(I1 및 I2)의 파형은 서로 동일하다. 한편, 펄스 폭이 T/5인 t1-t4 구간은 도 2의 (a)의 파형과 유사하고, 펄스 폭이 3T/5인 t4-t7 구간은 도 3의 (a)의 파형과 유사하다. 따라서, 도 8(a)의 파형에 관한 구체적인 설명은 도 2의 (a) 및 도 3의 (a)에 관한 설명으로 충분하다 할 것이므로, 되풀이하여 설명하지 않는다. 다음 도 8의 (b)를 참조하면, 제어부(110)에서 출력되는 제 1 및 제 2 PWM신호들(PWM1 및 PWM2)은 t1-t4 구간에서는 출력 주기(T) 및 펄스 폭(W1)을 갖고, t4-t7 구간에서는 출력 주기(T) 및 펄스 폭(W2)을 갖는다. 구체적으로 t1-t4 구간에서는 펄스 폭(W1)이 T/5이고, t4-t7 구간에서는 펄스 폭(W2)이 3T/5이다. 출력 주기(T)는 변하지 않으나, 펄스 폭(W)은 t4에서 변하는 경우이다. 상기 제 1 및 제 2 PWM신호들(PWM1 및 PWM2)은 t1-t4 구간에서 서로 (T-W1) 즉, 출력 주기(T)와 펄스 폭(W1)의 차이에 대응하는 위상차를 갖고, t4-t7 구간에서 서로 (T-W2) 즉, 출력 주기(T)와 펄스 폭(W2)의 차이에 대응하는 위상차를 갖는다. 결과적으로, 펄스 폭이 T/5인 t1-t4 구간의 파형은 도 2의 (b)의 파형과 유사하고, 펄스 폭이 3T/5인 t4-t7 구간의 파형은 도 3의 (b)의 파형과 유사하다. 따라서, 도 8(b)의 파형에 관한 구체거인 설명은 도 2의 (b) 및 도 3의 (b)에 관한 설명으로 충분하다 할 것이므로, 되풀이 하여 설명하지 않는다.
도 9는 4개의 부하를 구동하기 위한 펄스 폭 변조 신호들의 듀티비가 1/5에서 3/5으로 바뀌는 경우의 파형도이다. 도 9의 (a)는 동시 구동 방법을 적용한 경우이고, 도 9의 (b)는 본 발명에 따른 구동 방법을 적용한 경우이다. 제 1 내지 제 4 부하에 흐르는 전류들(I1 내지 I4)의 파형과 제 1 내지 제 4 PWM 신호들의 파형들(PWM1 내지 PWM4)은 동일하다. 이하, 설명의 편의상, 제 1 내지 제 4 부하(Load1 내지 Load4)가 턴-온 또는(활성화)될 때 흐르는 전류(I1 내지 I4)를 각각 10mA라 가정한다. 먼저, 도 9의 (a)를 참조하면, 제어부(110)에서 출력되는 제 1 내지 제 4 PWM신호들(PWM1 내지 PWM4)은 t1-t6 구간에서는 출력 주기(T) 및 펄스 폭(W1)을 갖고, t6-t10 구간에서는 출력 주기(T) 및 펄스 폭(W2)을 갖는다. 구체적으로 t1-t6 구간에서는 펄스 폭이 T/5이고, t6-t10 구간에서는 펄스 폭이 3T/5이다. 출력 주기(T)는 변하지 않으나, 펄스 폭(W)은 t6에서 변하는 경우이다. 제 1 내지 제 4 PWM신호들(PWM1 내지 PWM4)간에는 위상차가 없다. 결과적으로, 펄스 폭이 T/5인 t1-t6 구간의 파형은 도 6의 (a)의 파형과 유사하고, 펄스 폭이 3T/5인 t6-t10 구간의 파형은 도 7의 (a)의 파형과 유사하다. 따라서, 도 9(a)의 파형에 관한 구체적인 설명은 도 6의 (a) 및 도 7의 (a)에 관한 설명으로 충분하다 할 것이므로, 반복하여 설명하지 않는다. 다음 도 9의 (b)를 참조하면, 제어부(110)에서 출력되는 제 1 내지 제 4 PWM신호들(PWM1 내지 PWM4)은 t1-t6 구간에서는 출력 주기(T) 및 펄스 폭(W1)을 갖고, t6-t10 구간에서는 출력 주기(T) 및 펄스 폭(W2)을 갖는다. 구체적으로 t1-t6 구간에서는 펄스 폭(W1)이 T/5이고, t6-t10 구간에서는 펄스 폭(W2)이 3T/5이다. 출력 주기(T)는 변하지 않으나, 펄스 폭(W)은 t6에서 변하는 경우이다. 제 1 및 제 2 PWM신호들(PWM1 및 PWM2)은 펄스 폭(W1)이 T/5인 t1-t6 구간에서는 서로 (T-W1) 즉, 출력 주기(T)와 펄스 폭(W1)의 차이에 대응하는 위상차를 갖고, 펄스 폭(W2)이 3T/5인 t6-t10 구간에서는 서로 (T-W2) 즉, 출력 주기(T)와 펄스 폭(W2)의 차이에 대응하는 위상차를 갖는다. 마찬가지로, 제 3 및 제 4 PWM신호들(PWM3 및 PWM4) 역시 펄스 폭(W1)이 T/5인 t1-t6 구간에서는 서로 (T-W1) 즉, 출력 주기(T)와 펄스 폭(W1)의 차이에 대응하는 위상차를 갖고, 펄스 폭(W2)이 3T/5인 t6-t10 구간에서는 서로 (T-W2) 즉, 출력 주기(T)와 펄스 폭(W2)의 차이에 대응하는 위상차를 갖는다. 제 1 및 제 3 PWM 신호들(PWM1 및 PWM3)은 펄스 폭(W1)이 T/5인 t1-t6 구간에서는 서로 2W1 즉, 펄스 폭(W1)의 두 배에 대응하는 위상차를 갖고, 펄스 폭(W2)이 3T/5인 t6-t10 구간에서는 서로 W2 즉, 펄스 폭(W2)에 대응하는 위상차를 갖는다. 결과적으로, 펄스 폭이 T/5인 t1-t6 구간은 도 6의 (b)의 파형과 유사하고, 펄스 폭이 3T/5인 t6-t10 구간은 도 7의 (b)의 파형과 유사하다. 다만, 제 4 PWM 신호(PWM4)의 경우는 도 7의 (b)에서의 파형과 달리 t7-t8 구간에서 펄스 폭(W1)에 대응하는 하이 펄스가 나타난다. 이는 도 7의 (b)에서는 고려되지 않은 제 3 PWM 신호(PWM3)의 t3-t4 구간에서의 펄스 폭(W1)에 대응하는 하이 펄스에 기인하는 것이다. 이를 제외한 나머지 부분은 도 9(b)의 파형에 관한 구체적인 설명은 도 6의 (b) 및 도 7의 (b)에 관한 설명으로 충분하다 할 것이므로, 되풀이하여 설명하지 않는다.
도 10은 본 발명의 일실시예에 따른 다채널 펄스 폭 변조 신호 생성 방법을 나타내는 순서도이다. 도 10을 참조하면, 본 발명의 일실시예에 따른 다채널 펄스 폭 변조 신호 생성 방법은 펄스 폭(W)에 관한 정보를 수신하는 단계(S1010), 및 상기 수신된 펄스 폭(W)에 관한 정보에 기초하여 복수의 펄스 폭 변조(PWM) 신호들을 출력하는 단계(S1020)를 포함할 수 있다. 상기 복수의 펄스 폭 변조(PWM) 신호들을 출력하는 단계(S1020)는 출력 주기(T)와 상기 펄스 폭(W)의 차이에 대응하는 위상차를 가지는 적어도 한 쌍의 펄스 폭 변조(PWM) 신호들을 출력하는 단계를 포함할 수 있다. 예를 들어, 출력 주기(T) 및 펄스 폭(W)를 갖는 2개의 펄스 폭 변조(PWM) 신호들을 생성하는 경우에, 제 1 및 제 2 채널의 출력 신호는 서로 (T-W)의 위상차를 가질 수 있다. 출력 주기(T) 및 펄스 폭(W)를 갖는 4개의 펄스 폭 변조(PWM) 신호들을 생성하는 경우에는 제 1 및 제 2 채널의 출력 신호이외에 추가적으로, 제 3 및 제 4 채널의 출력 신호들도 서로 (T-W)의 위상차를 가질 수 있다.
도 11은 본 발명의 일실시예에 따른 다채널 펄스 폭 변조 신호 생성 방법을 나타내는 순서도이다. 도 11을 참조하면, 본 발명의 일실시예에 따른 다채널 펄스 폭 변조 신호 생성 방법은 출력 주기(T)에 관한 정보를 수신하는 단계(S1110), 펄스 폭(W)에 관한 정보를 수신하는 단계(S1120), 및 상기 수신된 출력 주기(T) 및 펄스 폭(W)에 관한 정보에 기초하여 복수의 펄스 폭 변조(PWM) 신호들을 출력하는 단계(S1130)를 포함할 수 있다. 상기 복수의 펄스 폭 변조(PWM) 신호들을 출력하는 단계(S1130)는 상기 출력 주기(T)와 상기 펄스 폭(W)의 차이에 대응하는 위상차를 가지는 적어도 한 쌍의 펄스 폭 변조(PWM) 신호들을 출력하는 단계를 포함할 수 있다. 예를 들어, 출력 주기(T) 및 펄스 폭(W)를 갖는 2개의 펄스 폭 변조(PWM) 신호들을 생성하는 경우에, 제 1 및 제 2 채널의 출력 신호는 서로 (T-W)의 위상차를 가질 수 있다. 출력 주기(T) 및 펄스 폭(W)를 갖는 4개의 펄스 폭 변조(PWM) 신호들을 생성하는 경우에는 제 1 및 제 2 채널의 출력 신호이외에 추가적으로, 제 3 및 제 4 채널의 출력 신호들도 서로 (T-W)의 위상차를 가질 수 있다. 도 11의 실시예와 달리 상기 출력 주기(T)에 관한 정보를 수신하는 단계를 더 구비한다. 따라서, 상기 출력 주기(T)는 사용자에 의해 변경될 수 있다.
도 12는 본 발명의 일실시예에 따른 다채널 펄스 폭 변조 신호 생성 방법의 구체적 실시예를 나타내는 순서도이다. 도 12를 참조하면, 본 발명의 일실시예에 따른 다채널 펄스 폭 변조 신호 생성 방법은 펄스 폭(W)에 관한 정보를 수신하는 단계(S1210), 및 상기 수신된 펄스 폭(W)에 관한 정보에 기초하여 복수의 펄스 폭 변조 신호들을 출력하는 단계(S1220)를 포함할 수 있다. 상기 복수의 펄스 폭 변조 신호들을 출력하는 단계(S1220)는 출력 주기(T)와 펄스 폭(W)의 차이 (T-W)를 계산하는 단계(S1221); 제 1 기준 시점에서 제 1 펄스 폭 변조 신호(제 1 PWM 신호)를 출력하는 단계(S1222), 및 제 2 펄스 폭 변조 신호(제 2 PWM 신호)를 출력하는 단계(S1223)를 포함할 수 있다. 상기 제 1 펄스 폭 변조 신호(제 1 PWM 신호)는 상기 제 1 기준 시점(t1)부터 상기 펄스 폭(W)에 대응하는 구간 동안 인에이블 될 수 있다. 상기 제 2 펄스 폭 변조 신호(제 2 PWM 신호)는 상기 제 1 펄스 폭 변조 신호(제 1 PWM 신호)와 (T-W)의 위상차를 가질 수 있다. 구체적으로 상기 제 2 펄스 폭 변조 신호(제 2 PWM 신호)는 상기 제 1 펄스 폭 변조 신호(제 1 PWM 신호)보다 (T-W)만큼 지연된 신호일 수 있다.
도 13은 본 발명의 일실시예에 따른 다채널 펄스 폭 변조 신호 생성 방법의 구체적 실시예를 나타내는 순서도이다. 도 13을 참조하면, 본 발명의 일실시예에 따른 다채널 펄스 폭 변조 신호 생성 방법은 펄스 폭(W)에 관한 정보를 수신하는 단계(S1310), 및 상기 수신된 펄스 폭(W)에 관한 정보에 기초하여 복수의 펄스 폭 변조 신호들을 출력하는 단계(S1320)를 포함할 수 있다. 상기 복수의 펄스 폭 변조 신호들을 출력하는 단계(S1320)는 출력 주기(T)와 상기 펄스 폭(W)의 차이 (T-W)를 계산하는 단계(S1321), 제 1 기준 시점(t1)보다 지연된 제 2 기준 시점(t3)을 결정하는 단계(S1322), 상기 제 1 기준 시점(t1)에서 제 1 펄스 폭 변조 신호(제 1 PWM 신호)를 출력하는 단계(S1323), 제 2 펄스 폭 변조 신호(제 2 PWM 신호)를 출력하는 단계(S1324), 상기 제 2 기준 시점(t3)에서 제 3 펄스 폭 변조 신호(제 3 PWM 신호)를 출력하는 단계(S1325), 및 제 4 펄스 폭 변조 신호(제 4 PWM 신호)를 출력하는 단계(S1326)를 포함할 수 있다. 상기 제 1 기준 시점(t1)은 상기 제 1 및 상기 제 2 펄스 폭 변조 신호(제 1 및 제 2 PWM 신호)를 생성하기 위한 기준 시점이 될 수 있다. 상기 제 1 기준 시점(t1)은 설계 스펙에 따라 미리 정해질 수 있다. 상기 제 1 펄스 폭 변조 신호(제 1 PWM 신호)는 상기 제 1 기준 시점(t1)부터 상기 펄스 폭(W)에 대응하는 구간 동안 인에이블 될 수 있다. 상기 제 2 펄스 폭 변조 신호(제 2 PWM 신호)는 상기 제 1 펄스 폭 변조 신호(제 1 PWM 신호)와 (T-W)의 위상차를 가질 수 있다. 상기 제 2 기준 시점(t3)은 상기 제 3 및 상기 제 4 펄스 폭 변조 신호(제 3 및 제 4 PWM 신호)를 생성하기 위한 기준 시점이 될 수 있다. 상기 제 2 기준 시점(t3)은 상기 제 1 기준 시점(t1)보다 지연된 시점일 수 있다. 상기 제 3 펄스 폭 변조 신호(제 3 PWM 신호)는 상기 제 2 기준 시점(t3)부터 상기 펄스 폭(W)에 대응하는 구간 동안 인에이블 될 수 있다. 상기 제 4 펄스 폭 변조 신호(제 4 PWM 신호)는 상기 제 3 펄스 폭 변조 신호(제 3 PWM 신호)와 (T-W)의 위상차를 가질 수 있다.
도 14는 도 13의 제 2 기준 시점 결정 단계(S1322)의 일실시예를 나타내는 순서도이다. 구체적으로 도 14는 상기 제 2 기준 시점(t3)을 채널의 개수(K)에 따라 결정하는 방법을 나타낸다. 따라서, 제 1 및 제 3 펄스 폭 변조 신호들(또는 제 1 및 제 3 PWM 신호들)은 펄스 폭(W)과 상관 없이 출력하고자 하는 펄스 폭 변조 신호들의 개수(K)에 따라 결정되는 위상차를 가질 수 있다. 도 14를 참조하면, 도 13의 제 2 기준 시점(t3)을 결정하는 단계(S1322)는 채널의 개수(K)가 짝수 인지를 체크 하는 단계(S1410), 상기 채널의 개수(K)가 짝수인 경우 상기 제 2 기준 시점(t3)을 결정하는 단계(S1420) 및 상기 채널의 개수(K)가 홀수인 경우 상기 제 2 기준 시점(t3)을 결정하는 단계(S1430)를 포함할 수 있다. 상기 제 2 기준 시점(t3)을 결정하는 단계(S1420)는 상기 제 2 기준 시점(t3)을 상기 제 1 기준 시점보다 2T/K 만큼 지연된 시점으로 결정할 수 있다. 예를 들어, 채널의 개수(K)가 4인 경우, 제 1 기준 시점보다 T/2만큼 지연된 시점으로 결정될 수 있다. 채널의 개수(K)가 6인 경우, 제 1 기준 시점보다 T/3만큼 지연된 시점으로 결정될 수 있다. 한편, 상기 제 2 기준 시점(t3)을 결정하는 단계(S1430)는 상기 제 2 기준 시점(t3)을 상기 제 1 기준 시점보다 2T/(K+1) 만큼 지연된 시점으로 결정할 수 있다. 예를 들어, 채널의 개수(K)가 3인 경우, 제 1 기준 시점(t1)보다 T/2만큼 지연된 시점으로 결정될 수 있다. 채널의 개수(K)가 5인 경우, 제 1 기준 시점(t1)보다 T/3만큼 지연된 시점으로 결정될 수 있다.
도 15는 도 13의 제 2 기준 시점 결정 단계(S1322)의 다른 실시예를 나타내는 순서도이다. 구체적으로 도 15는 제 2 기준 시점(t3)을 펄스 폭(또는 듀티비)에 따라 결정하는 방법을 나타낸다. 따라서, 제 1 및 제 3 펄스 폭 변조 신호들(또는 제 1 및 제 3 PWM 신호들)은 펄스 폭(또는 듀티비)에 따라 가변적인 위상차를 가질 수 있다. 도 15를 참조하면, 도 13의 제 2 기준 시점(t3)을 결정하는 단계(S1322)는 펄스 폭(W)과 임계치(A)를 비교하는 단계(S1510), 상기 펄스 폭(W)이 상기 임계치(A)보다 작거나 같은 경우에 상기 제 2 기준 시점(t3)을 결정하는 단계(S1520), 및 상기 펄스 폭(W)이 상기 임계치(A)보다 큰 경우에 상기 제 2 기준 시점(t3)을 결정하는 단계(S1530)를 포함할 수 있다. 상기 임계치(A)는 채널의 개수(K)에 따라 결정될 수 있다. 구체적으로 상기 임계치(A)는 주기(T)를 채널의 개수(K)로 나눈 값일 수 있다. 예를 들어, 채널의 개수(K)가 4이면, 상기 임계치(A)는 T/4이고, 채널의 개수(K)가 6이면, 상기 임계치(A)는 T/6일 수 있다. 상기 제 2 기준 시점(t3)을 결정하는 단계(S1520)는 상기 펄스 폭(W)이 상기 임계치(A)보다 작거나 같은 경우에 상기 제 2 기준 시점(t3)을 상기 제 1 기준 시점에서부터 상기 펄스 폭(W)의 두 배만큼 지연된 시점으로 결정할 수 있다. 예를 들어, 채널의 개수(K)가 4이고, 상기 펄스 폭(W)이 T/5인 경우, 상기 펄스 폭(W)은 상기 임계치(A) 보다 작다. 따라서, 상기 제 2 기준 시점(t3)을 결정하는 단계(S1520)는 상기 제 2 기준 시점(t3)을 상기 제 1 기준 시점에서 2T/5만큼 지연된 시점으로 결정할 수 있다. 상기 제 2 기준 시점(t3)을 결정하는 단계(S1530)는 상기 펄스 폭(W)이 상기 임계치(A)보다 큰 경우에 상기 제 2 기준 시점(t3)을 상기 제 1 기준 시점에서부터 상기 펄스 폭(W)만큼 지연된 시점으로 결정할 수 있다. 예를 들어, 채널의 개수(K)가 4이고, 상기 펄스 폭(W)이 3T/5인 경우, 상기 펄스 폭(W)은 상기 임계치(A) 보다 크다. 따라서, 상기 제 2 기준 시점을 결정하는 단계(S1530)는 상기 제 2 기준 시점(t3)을 상기 제 1 기준 시점에서 T/5만큼 지연된 시점으로 결정할 수 있다.
상기와 같이, 본 발명에 따른 다채널 펄스 폭 변조 신호 생성 방법은 다수의 부하들을 구동하는 경우에 상기 부하들을 짝을 지어 다수의 그룹으로 나누고, 각 그룹 내에서의 시차 구동과 함께 그룹간 시차 구동을 통해 전원부의 출력 전압 및 전류의 리플을 줄일 수 있다. 그 결과, 소자의 수명을 단축시키고 이상 동작을 유발시킬 수 있는 상기 전원부의 출력 전압 및 전류의 불안정성을 제거하여 안정적이 동작이 가능하다.
도 16은 본 발명의 일실시예에 따른 다채널 펄스 폭 변조 신호 생성 장치를 나타내는 블록도이다. 도 16을 참조하면, 다채널 펄스 폭 변조 신호 생성 장치(1600)는 셋팅부(1610) 및 신호 생성부(1620)를 포함할 수 있다. 상기 셋팅부(1610)는 기준 클럭(CLK) 및 인터페이스 신호(INFO)를 수신할 수 있다. 상기 인터페이스 신호(INFO)는 펄스 폭(W)에 관한 정보를 포함할 수 있다. 상기 셋팅부(1610)는 인터페이스 신호(INFO)에 포함된 상기 펄스 폭(W)에 관한 정보를 추출하고, 이를 저장할 수 있다. 상기 셋팅부(1610)는 상기 수신된 펄스 폭(W)에 관한 정보를 상기 신호 생성부(1620)로 제공할 수 있다. 상기 펄스 폭(W)에 관한 정보는 매 출력 주기(T)마다 갱신될 수 있다. 상기 셋팅부(1610)는 출력 주기(T)에 관한 정보를 더 수신할 수 있다. 예를 들어, 상기 인터페이스 신호(INFO)는 출력 주기(T)에 관한 정보를 더 포함할 수 있다. 상기 셋팅부(1610)는 상기 인터페이스 신호(INFO)에 포함된 상기 출력 주기(W)에 관한 정보를 추출하고, 이를 저장할 수 있다. 상기 셋팅부(1610)는 상기 출력 주기(T)와 상기 펄스 폭(W)의 차이값 (T-W)을 계산하여 저장할 수 있다. 상기 셋팅부(1610)는 상기 출력 주기(T), 상기 펄스 폭(W), 상기 차이값(T-W)을 상기 신호 생성부(1620)로 제공할 수 있다. 상기 신호 생성부(1620)는 상기 주기(T), 상기 펄스 폭(W), 상기 차이값 (T-W)을 제공받아 복수의 펄스 폭 변조 신호들(CH1 내지 CHK)을 생성하여 출력할 수 있다.
신호 생성부(1620)는 상기 셋팅부(1610)로부터 펄스 폭(W)에 관한 정보를 수신하여 복수의 펄스 폭 변조 신호들(CH1 내지 CHK)을 생성 및 출력할 수 있다. 상기 신호 생성부(1620)는 상기 셋팅부(1610)로부터 출력 주기(T)에 관한 정보를 수신할 수도 있다. 또한, 상기 신호 생성부(1620)는 상기 출력 주기(T)와 상기 펄스 폭(W)의 차이에 관한 정보 (T-W)를 상기 셋팅부(1610)로부터 제공받을 수도 있다. 상기 신호 생성부(1620)가 출력하는 복수의 펄스 폭 변조 신호들(CH1 내지 CHK) 중 적어도 한 쌍은 상기 출력 주기(T)와 상기 펄스 폭(W)의 차이에 대응하는 위상차를 가질 수 있다. 상기 위상차는 (T-W)일 수 있다.
한편, 상기 셋팅부(1610)는 상기 출력 주기(T)와 상기 펄스 폭(W)만을 상기 신호 생성부(1620)로 제공할 수 있다. 이 경우, 상기 신호 생성부(1620)는 상기 셋팅부(1610)로부터 수신된 출력 주기(T) 및 펄스 폭(W)에 관한 정보를 이용하여, 출력 주기(T)와 상기 펄스 폭(W)의 차이에 관한 정보 (T-W)를 직접 계산할 수도 있다. 즉, 상기 출력 주기(T)와 상기 펄스 폭(W)의 차이에 관한 정보 (T-W)는 셋팅부(1610)에서 계산될 수도 있고, 상기 신호 생성부(1620)에서 계산될 수도 있다.
도 17은 도 16의 신호 생성부의 일실시예를 나타내는 블록도이다. 도 17을 참조하면, 상기 신호 생성부(1620)는 인에이블 신호 생성부(1622) 및 채널 구동부(1624)를 포함할 수 있다. 상기 인에이블 신호 생성부(1622)는 도 16의 셋팅부(1610)로부터 상기 펄스 폭(W)에 관한 정보를 제공받아 상기 출력 주기(T)와 상기 펄스 폭(W)의 차이에 관한 정보 (T-W)를 계산하고, 복수의 펄스 폭 변조 신호들(CH2 내지 CHK)을 생성하기 위한 복수의 기준 시점들을 결정하고, 각 기준 시점에서 대응하는 채널 그룹을 활성화시키기 위한 인에이블 신호들을 출력할 수 있다. 이 경우, 상기 출력 주기(T)는 설계 스펙에 따라 미리 정해질 수 있다.
이와 다르게, 상기 인에이블 신호 생성부(1620)는 도 16의 셋팅부(1610)로부터 상기 출력 주기(T)에 관한 정보 및 상기 펄스 폭(W)에 관한 정보를 제공받아 상기 출력 주기(T)와 상기 펄스 폭(W)의 차이에 관한 정보 (T-W)를 계산하고, 복수의 펄스 폭 변조 신호들(CH1 내지 CHK)을 생성하기 위한 복수의 기준 시점들을 결정하고, 각 기준 시점에서 대응하는 채널 그룹을 활성화시키기 위한 인에이블 신호들을 출력할 수 있다. 이 경우, 상기 출력 주기(T)는 임의로 변경될 수 있다.
복수의 펄스 폭 변조 신호들(CH1 내지 CHK) 중 하나의 펄스 폭 변조 신호와 다른 하나의 펄스 폭 변조 신호는 서로 짝을 이루어 동일한 기준 시점에서 생성 및 출력될 수 있다. 예를 들어 4개의 펄스 폭 변조 신호들을 출력하고자 하는 경우에는 두 개씩 짝지어 두 개의 채널 그룹(GK -1)을 형성할 수 있고, 상기 2개의 채널 그룹을 위해 2개의 기준 시점을 생성할 수 있다. 5개의 펄스 폭 변조 신호들을 출력하고자 하는 경우에는 두 개씩 짝지어 형성되는 2 개의 채널 그룹(제 1 내지 제 4 펄스 폭 변조 신호들)과 하나의 신호(제 5 펄스 폭 변조 신호)만을 구비하는 1개의 채널 그룹, 총 3개의 채널 그룹으로 구분할 수 있고, 상기 3개의 채널 그룹을 위해 3 개의 기준 시점을 생성하고, 각 기준 시점에서 대응하는 채널 그룹을 활성화시키기 위한 인에이블 신호들을 출력할 수 있다. 상기 인에이블 신호 생성부(1622)는 복수의 기준 시점들간의 위상차, 예를 들어 상기 제 1 기준 기점과 상기 제 2 기준 시점의 차이를 상기 펄스 폭(W)에 무관하게 일정하도록 결정할 수 있다. 구체적으로 상기 인에이블 신호 생성부(1622)는 상기 복수의 기준 시점들의 차이는 출력 채널의 개수 K에 기초하여 결정할 수 있다. 상기 인에이블 신호 생성부(1622)는 상기 출력 채널의 개수 K가 짝수인 경우, 상기 제 2 기준 시점을 제 1 기준 시점과의 차이가 2T/K가 되도록 결정할 수 있다. 또한, 상기 인에이블 신호 생성부(1622)는 상기 출력 채널의 개수 K가 홀수인 경우, 상기 제 2 기준 시점을 제 1 기준 시점과의 차이가 2T/(K+1)가 되도록 결정할 수 있다. 상기 인에이블 신호 생성부(1622)는 복수의 기준 시점들간의 위상차, 예를 들어 상기 제 1 기준 기점과 상기 제 2 기준 시점의 차이를 상기 펄스 폭(W)에 따라 가변되도록 결정할 수 있다. 구체적으로 상기 제 1 기준 기점과 상기 제 2 기준 시점의 차이는 상기 펄스 폭(W)과 임계치(A)를 비교하여 결정할 수 있다. 상기 펄스 폭(W)이 상기 임계치(A)보다 작거나 같으면, 상기 제 1 기준 기점과 상기 제 2 기준 시점의 차이는 상기 펄스 폭(W)의 두 배가 될 수 있다. 즉, 상기 인에이블 신호 생성부(1622)는 상기 제 2 기준 시점을 상기 제 1 기준 시점보다 2W 만큼 지연된 시점으로 결정될 수 있다. 상기 펄스 폭(W)이 상기 임계치(A)보다 크면, 상기 제 1 기준 기점과 상기 제 2 기준 시점의 차이는 상기 펄스 폭(W)과 동일해질 수 있다. 즉, 상기 인에이블 신호 생성부(1622)는 상기 제 2 기준 시점을 상기 제 1 기준 시점보다 상기 펄스 폭(W)만큼 지연된 시점으로 결정될 수 있다. 상기 인에이블 신호 생성부(1622)는 상기 임계치(A)를 주기(T)와 채널 개수(K)에 기초하여 결정할 수 있다. 구체적으로, 상기 임계치(A)는 주기(T)를 채널 개수(K)으로 나눈 값(T/K)으로 설정될 수 있다. 예를 들어, 채널 개수 K가 4인 경우, 상기 임계치(A)는 T/4 가 된다. 또한 듀티비(W/T)가 3/5 인 경우, 펄스 폭(W)은 3T/5가 된다. 따라서, 상기 인에이블 신호 생성부(1622)는 펄스 폭(W)이 상기 임계치(A)보다 크므로, 상기 제 1 기준 기점과 상기 제 2 기준 시점의 차이를 상기 펄스 폭(W)과 동일하게 결정할 수 있다. 즉, 상기 인에이블 신호 생성부(1622)는 상기 제 2 기준 시점을 상기 제 1 기준 시점보다 펄스 폭(W2)에 해당하는 3T/5 만큼 지연된 시점으로 결정할 수 있다. 또한, 채널 개수 K가 4인 경우, 상기 임계치(A)는 T/4 가 된다. 또한 듀티비(W/T)가 1/5 인 경우, 펄스 폭(W)은 T/5가 된다. 따라서, 상기 인에이블 신호 생성부(1622)는 펄스 폭(W)이 상기 임계치(A)보다 작으므로, 상기 제 1 기준 기점과 상기 제 2 기준 시점의 차이를 상기 펄스 폭(W)의 두 배로 결정할 수 있다. 즉, 상기 인에이블 신호 생성부(1622)는 상기 제 2 기준 시점을 상기 제 1 기준 시점보다 펄스 폭(W)의 두 배에 해당하는 2T/5 만큼 지연된 시점으로 결정할 수 있다. 상기 채널 구동부(1622)는 복수의 그룹 출력부(G1 내지 GK)를 구비할 수 있다. 각 그룹의 출력부는 한 쌍의 펄스 폭 변조 신호들(CHK -1 및 CHK)을 생성하여 출력할 수 있다. 이하, 상기 신호 생성부(1622)가 4개의 펄스 폭 변조 신호들(CH1 내지 CH4)을 생성 및 출력하는 경우를 예로 들어 설명한다. 상기 채널 구동부 (1622)는 제 1 그룹 출력부(G1) 및 제 2 그룹 출력부(G3)를 포함할 수 있다. 제 1 그룹 출력부(G1)는 제 1 및 제 2 채널 출력 신호(CH1 및 CH2)를 생성하여 출력할 수 있다. 상기 제 1 채널의 출력 신호(CH1)는 상기 제 1 기준 시점에서 인에이블(또는 활성화)되고, 상기 제 2 채널의 출력 신호(CH2)는 상기 제 1 기준 시점에서 (T-W1)만큼 지연되어 인에이블(또는 활성화)될 수 있다. 또한, 제 2 그룹 출력부(G2)는 제 3 및 제 4 채널 출력 신호(CH3 및 CH4)를 생성하여 출력할 수 있다. 상기 제 3 채널의 출력 신호(CH3)는 상기 제 2 기준 시점에서 인에이블(또는 활성화)되고, 상기 제 4 채널의 출력 신호(CH4)는 상기 제 2 기준 시점에서 (T-W1)만큼 지연되어 인에이블(또는 활성화)될 수 있다.
결론적으로, 상기 신호 생성부(1622)에서 생성 및 출력되는 제 1 내지 제 4 채널 출력 신호(CH1 내지 CH4)들은 출력 주기(T) 및 펄스 폭(W1)은 동일하나, 위상차를 가지고 서로 다른 시점에서 활성화될 수 있다. 구체적으로 제 1 및 제 2 출력 신호들(CH1 및 CH2)은 서로 상기 출력 주기(T)와 상기 펄스 폭(W1)의 차이 (T-W1)에 대응하는 위상차를 가질 수 있다. 마찬가지로, 제 3 및 제 4 출력 신호들(CH3 및 CH4) 역시 서로 상기 출력 주기(T)와 상기 펄스 폭(W1)의 차이 (T-W1)에 대응하는 위상차를 가질 수 있다. 제 1 및 제 3 채널 출력 신호들(CH1 및 CH3)은 채널 개수(K)에 기초하여 결정되는 고정 위상차를 가지거나, 또는 펄스 폭(W1)에 기초하여 결정되는 가변 위상차를 가질 수 있다.
상기 신호 생성부(1622)는 4개의 채널로 4 개의 펄스 폭 변조 신호들을 생성 및 출력하는 경우를 예로 들어 설명하였으나, 채널 수는 상기 예에 한정되는 것은 아니고, 임의의 채널 수에 대하여 적용 가능하다.
도 18은 본 발명의 일실시예에 따른 LED 시스템을 나타내는 블록도이다. 도 18을 참조하면, LED 시스템(1800)은 전원부(1810), LED 구동부(1820) 및 복수의 LED 채널들(LED1 내지 LEDK)을 포함할 수 있다. 상기 전원부(1810)는 트랜지스터(1812), 스위칭 제어부(1814), 입력 캐패시터(C1), 인덕터(L), 다이오드(SBD: Schottky Barrier Diode), 저항들(R1 및 R2), 및 출력 커패시터(C2)를 구비할 수 있다. 상기 전원부(1810)는 상기 복수의 LED 채널들(LED1 내지 LEDK)로 DC 전압(Vout)을 공급할 수 있다. 상기 전원부(1810)는 입력 전압 VDD를 출력 전압 Vout으로 변환하는 DC-DC 컨버터일 수 있다. 출력 전압(Vout)은 입력 전압(VDD) 보다 높은 레벨을 가질 수 있다. 상기 복수의 LED채널들(LED1 내지 LEDK)은 서로 병렬 연결되어 상기 전원부(1810)의 출력 단자에 연결될 수 있다. 따라서, 상기 전원부(1810)의 출력 전류(Iout)는 상기 복수의 LED채널들(LED1 내지 LEDK)에 흐르는 전류들(I1 내지 IK)의 총 합일 수 있다. 각 LED채널의 휘도는 상기 각 LED채널에 흐르는 전류에 따라 달라지고, 상기 전류는 상기 출력 전압(Vout)에 따라 달라질 수 있다. 상기 스위칭 제어부(1814)는 상기 트랜지스터(1812)의 온-오프를 제어할 수 있다. 상기 스위칭 제어부(1814)에서 출력되는 신호는 펄스 폭 변조 신호(또는 PWM 신호)일 수 있다. 상기 복수의 LED 채널들(LED1 내지 LEDK)은 각각 복수 개의 직렬 또는 직-병렬 혼합 연결된 LED를 포함할 수 있는데, 상기 각 LED 채널에 흐르는 전류의 균일도를 높이기 위해서는 동일 특성을 갖는 LED를 동일 개수 포함하여 동일 구성을 갖도록 하는 것이 바람직하다. 상기 LED는 백색의 LED이거나, 적색(R), 녹색(G) 및 청색(B)의 각 LED가 패키징된 것일 수 있다. 백색의 LED만을 사용하는 경우와는 달리 RGB 삼색의 LED를 이용하는 경우에는 각 LED 간에 휘도 특성이 다르므로 색상 별로 LED 구동부도 별개로 구비하여 동작시킬 필요가 있다. 상기 복수의 스위치들(SW1 내지 SWK)은 복수의 PWM 신호들(PWM1 내지 PWMK)에 응답하여 주기적으로 온-오프 될 수 있다. 상기 복수의 LED 채널들(LED1 내지 LEDK) 각각의 휘도는 대응하는 스위치의 턴-온 시간에 비례할 수 있다. 상기 복수의 스위치들(SW1 내지 SWK)은 고전력 스위치로서 예를 들어 LDMOS(Lateral Double-diffused Metal Oxide Semiconductor) 트랜지스터 일 수 있다. 상기 LED 구동부(1820)는 상기 복수의 LED 채널들(LED1 내지 LEDK)을 펄스 폭 변조(PWM) 방식으로 구동할 수 있다. 상기 LED 구동부(1820)의 펄스 폭 변조 방식은 구형파의 펄스 폭 또는 듀티비를 조절하여 각 LED채널의 휘도를 조절하는 것이다. LED채널에 흐르는 전류 펄스의 듀티비, 즉 전류 펄스의 폭에 따라 평균 전류량이 달라질 수 있다. 상기 전류 펄스의 폭은 결국 상기 LED채널에 전류가 흐르는 시간을 가리킨다. 상기 LED 구동부(1820)는 LED채널의 휘도를 조절하기 위해 복수의 펄스 폭 변조 신호들의 펄스 폭 또는 듀티비를 변화시킬 수 있다. 펄스 폭 변조 신호들의 듀티비는 펄스 폭 변조 신호들의 출력 주기(T)에 대한 턴-온 시간 즉, 펄스 폭(W)의 비율로 정의된다. LED는 다른 광 소자들보다 빠르게 온-오프 스위칭 동작을 할 수 있기 때문에 LED의 휘도 제어를 펄스 폭(또는 듀티비)를 조절하는 방식으로 할 수 있다. LED의 휘도는 LED에 흐르는 전류와 직접적인 관련이 있으므로, PWM 휘도 제어는 LED에 흐르는 평균 전류를 조절함으로써 이루어진다. 즉, 펄스 폭 변조 신호의 펄스 폭 또는 듀티비가 클수록 LED에 전류가 흐르는 시간이 길어지고, 결국 평균 전류가 증가하여 LED의 휘도가 높아진다. 반대로 펄스 폭 변조 신호의 펄스 폭 또는 듀티비가 작을 수록 LED에 전류가 흐르는 시간이 짧아지고 결국 LED의 평균전류가 감소되어 LED의 휘도가 낮아진다. 상기 LED 구동부(1820)는 PWM 신호 변조부(1822) 및 복수의 스위치들(SW1 내지 SWK)을 포함할 수 있다. 상기 PWM 신호 변조부 (1822)는 복수의 채널들(CH1 내지 CHK)로 복수의 펄스 폭 변조 신호들(또는 PWM 신호들)을 생성하여 출력할 수 있다. 상기 복수의 스위치들(SW1 내지 SWK)은 상기 PWM 신호 변조부(1822)에서 출력되는 상기 복수의 펄스 폭 변조 신호들(또는 PWM 신호들)에 응답하여 온-오프 될 수 있다. 상기 PWM 신호 변조부(1822)는 휘도 정보를 전달 받아 상기 복수의 PWM 신호들(PWM1 내지 PWMK)을 생성하여 출력할 수 있다. 상기 휘도 정보는 출력 PWM 신호들의 펄스 폭에 관한 정보를 포함할 수 있다. 또한, 상기 휘도 정보는 출력 PWM 신호들의 출력 주기에 관한 정보를 포함할 수 있다. 상기 휘도 정보는 PWMI(Pulse Width Modulation Interface)를 통하여 수신할 수 있다. 이 경우, 상기 PWM 신호 변조부(1822)는 기준 클럭을 이용하여 입력 PWM 신호의 출력 주기(T) 및 펄스 폭(W)을 검출하여 저장할 수 있다. 상기 PWM 신호 변조부(1822)는 상기 스위치들(SW1 내지 SWK)의 턴-온 타이밍을 적절히 분산시켜 상기 전원부(1810)의 출력 전류(Iout)의 급격한 변화를 방지할 수 있다. 상기 PWM 신호 변조부(1822)는 도 16의 실시예일 수 있다. 출력 주기(T) 및 펄스 폭(W)를 갖는 복수의 펄스 폭 변조 신호들(PWM1 내지 PWMK)에 응답하여 상기 복수의 스위치들(SW1 내지 SWK)이 주기적으로 온-오프 됨에 따라 상기 LED 채널들(LED1 내지 LEDK)은 빛을 출력할 수 있다. 상기 LED 채널들(LED1 내지 LEDK)의 휘도는 평균 전류에 따라 결정되고, 상기 평균 전류는 상기 복수의 펄스 폭 변조 신호들(PWM1 내지 PWMK)의 펄스 폭(또는 듀티비)에 따라 조절될 수 있다. 도 18에는 스위칭 제어부(1814)가 전원부(1810)에 포함되는 것으로 도시되어 있으나, 상기 LED 구동부(1820)가 상기 스위칭 제어부(1814)를 포함하여 하나의 반도체 칩으로 구현될 수 있다.
본 발명에 따른 LED 시스템(1800)은 복수의 LED 채널들(LED1 내지 LEDK)에 흐르는 전류의 균일도가 높아 균일한 광량을 얻을 수 있다. 또한, PWMI 인터페이스를 적용하는 경우, 휘도 정보를 하나의 라인(PWMI)을 통해 수신하므로 배선이 간단해지고 EMI 등의 영향을 최소화할 수 있다. 구형파 형태의 PWM 신호를 이용해 휘도 정보를 전달 받으므로 회로 구성이 간단해지고 제조 공정이 용이하며 부피가 작고 제조 코스트가 감소될 수 있다.
본 발명의 일실시예에 따른 다채널 시차 구동의 경우를 편의상 일부 채널 및 듀티비에 관해 설명했지만, 적용 가능한 채널 수 및 듀티비는 상기 예에 한정되는 것은 아니고, 임의의 채널 수 및 듀티비에 대하여 모두 적용될 수 있다. 또한, 본 발명의 일실시예에 따른 다채널 시차 구동의 경우, 채널간 위상차는 채널 수에 관계없이 수신된 휘도 정보에 따라 매 주기마다 달라질 수 있다. 각 채널의 출력은 수신된 휘도 정보를 참조하여 결정된다. 상기 휘도 정보는 PWMI 인터페이스로 전달될 수 있다. 이 경우 상기 입력 PWM 신호는 매 주기마다 펄스 폭 또는 듀티비가 달라질 수 있으므로 채널간 위상차 역시 매 주기마다 달라질 수 있다.
도 19는 본 발명의 일실시예 따른 액정 표시 장치를 나타내는 블록도이다. 도 19를 참조하면, 본 발명의 일실시예에 따른 액정 표시 장치(1900)는 액정 패널(1910), 데이터 라인 구동부(1920), 스캔 라인 구동부 (1930), 타이밍 컨트롤러(1940) 및 LED 백라이트 유닛(1950)을 구비할 수 있다. 상기 데이터 라인 구동부(1920)는 복수의 데이터 드라이버 IC들(미도시)를 포함할 수 있다. 상기 스캔 라인 구동부(1930)는 복수의 스캔 드라이버 IC들(미도시)을 포함할 수 있다. 액정 표시 장치(1900)는 스스로 빛을 내지 못하고 단지 빛의 투과율을 조절하여 화상을 표시하는 것으로서 별도의 광원을 필요로 한다. 상기 액정 표시 장치(1900)는 광원으로서 LED 백라이트 유닛(1950)을 구비할 수 있다. 따라서, 상기 액정 표시 장치(1900)는 액정 패널(1910) 뒷면에 LED 백라이트 유닛(1950)을 배치하고, LED 백라이트 유닛(1950)으로부터 나오는 빛을 액정 패널(1910)에 입사시켜, 액정의 배열에 따라 투과되는 빛의 양을 조절함으로써 화상을 표시할 수 있다. LED 백라이트 유닛(1950)은 친환경적이며, 응답속도가 수 나노 초로 고속 응답이 가능하고, 임펄시브(Implusive) 구동이 가능하다. 상기 LED 백라이트 유닛(1950)은 도 18에 도시된 LED 시스템일 수 있다. 액정 패널(1910)은 일 방향으로 연장된 복수의 스캔 라인(SL1 내지 SLN) 및 이와 직교하는 방향으로 연장된 복수의 데이터 라인(DL1 내지 DLM)을 포함하고, 스캔 라인(SL)과 데이터 라인(DL)의 교차 영역에 마련된 화소 영역(1912)을 포함할 수 있다. 화소 영역(1912)에는 박막 트랜지스터(TFT), 액정 캐패시터(CLC) 및 스토리지 캐패시터(Cst) 등을 포함하는 단위 화소가 마련될 수 있다. 이를 통해 박막 트랜지스터(TFT)는 스캔 라인(SL)에 인가되는 구동 신호에 따라 온-오프 되고, 데이터 라인(DL)을 통해 공급되는 아날로그 계조 신호를 화소 전극에 공급하여 액정 캐패시터(CLC) 양단의 전계를 변화시킬 수 있다. 이를 통해 액정(미도시)의 배열을 변화시켜 상기 LED 백라이트 유닛(1950)으로부터 공급된 광의 투과율을 조정할 수 있다. 타이밍 콘트롤러(1940)는 외부의 그래픽 제어기(미도시)로부터 입력되는 화상 신호, 즉 화소 데이터 및 제어 신호, 예를 들면 수평 동기 신호(Hsync)와 수직 동기 신호(Vsync), 메인 클럭(CLK), 데이터 인에이블 신호(DE) 등을 제공받을 수 있다. 또한, 타이밍 콘트롤러(1940)는 화소 데이터(R, G, B)를 액정 패널(1910)의 동작 조건에 맞게 처리하고, 스캔 라인 구동부(1930)용 제어 신호 및 데이터 라인 구동부(1920)용 제어 신호를 생성하여, 각각 스캔 라인 구동부(1930) 및 데이터 라인 구동부(1920)에 전송할 수 있다. 여기서, 스캔 라인 구동부(1930)용 제어 신호는 게이트 턴-온 전압(Von)의 출력 시작을 지시하는 수직 시작 신호(STV), 게이트 클럭 신호(GCLK) 및 게이트 턴온 전압(Von)의 지속 시간을 제어하는 출력 인에이블 신호(OE)등을 포함할 수 있다. 또한, 데이터 라인 구동부(1920)용 제어 신호는 화소 데이터(DATA)의 전송 시작을 알리는 수평 시작 신호(DIO), 해당 데이터 라인(DL)에 아날로그 계조 신호를 인가하라는 출력 제어 신호(CLK1) 및 클럭 신호(HCLK)등을 포함할 수 있다. 구동 전압 생성부(미도시)는 외부 전원 장치로부터 입력되는 외부 전원을 이용하여 액정 패널(1910) 구동에 필요한 다양한 구동 전압들을 생성한다. 구동 전압 생성부(미도시)는 외부에서 제 1 전원을 입력 받고, 데이터 라인 구동부(1920)에 제공되는 제 2 전원, 스캔 라인 구동부(1930)에 제공되는 게이트 턴-온 전압(Gon) 및 게이트 턴-오프 전압(Goff), 액정 패널(1910)에 제공되는 공통 전압(Vcom) 등을 생성할 수 있다. 스캔 라인 구동부(1930)는 타이밍 콘트롤러(1940)로부터의 수직 스타트 신호(STV), 게이트 클럭 신호(VCLK) 및 출력 인에이블 신호(OE)에 응답하여 구동 전압 생성부(미도시)의 게이트 온/오프 전압(GON/GOFF)을 대응하는 스캔 라인(SL)에 인가할 수 있다. 이를 통해 데이터 라인 구동부(1920)에서 출력되는 아날로그 계조 전압이 해당 화소에 인가되도록 해당 박막 트랜지스터(TFT)를 턴-온 시킬 수 있다. 데이터 라인 구동부(1920)는 타이밍 콘트롤러(1940)로부터의 데이터 라인 구동부용 제어 신호에 응답하여 디지털 화상 데이터에 상응하는 아날로그 계조 신호를 생성하여 액정 패널(1910)의 데이터 라인(DL)에 인가할 수 있다.
본 발명의 일실시예 따른 액정 표시 장치(1900)는 LED 백라이트 유닛(1950)을 구비함으로써 색 재현성이 높고, 경박단소화가 가능하다. 또한, 기존 광원에 비해 에너지 절감 효과가 뛰어나고 거의 반영구적으로 사용할 수 있는 장점이 있다.
이상에서와 같이 도면과 명세서에서 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (10)

  1. 펄스 폭에 관한 정보를 수신하는 단계; 및
    상기 수신된 펄스 폭에 관한 정보에 기초하여 복수의 펄스 폭 변조 신호들을 출력하는 단계를 포함하고,
    상기 출력하는 단계는,
    출력 주기와 상기 펄스 폭의 차이에 대응하는 위상차를 갖는 적어도 한 쌍의 펄스 폭 변조 신호들을 출력하는 단계를 포함하는 것을 특징으로 하는 다채널 펄스 폭 변조 신호 생성 방법.
  2. 제 1 항에 있어서, 상기 출력하는 단계는,
    상기 한 쌍의 펄스 폭 변조 신호들 및 다른 한 쌍의 펄스 폭 변조 신호들을 각각 서로 다른 기준 시점에서 출력하는 단계를 포함하는 것을 특징으로 하는 다채널 펄스 폭 변조 신호 생성 방법.
  3. 제 1 항에 있어서, 상기 출력하는 단계는,
    제 1 기준 시점부터 상기 펄스 폭에 대응하는 구간 동안 인에이블 되는 제 1 펄스 폭 변조 신호를 출력하는 단계; 및
    상기 제 1 펄스 폭 변조 신호와 상기 위상차를 가지는 제 2 펄스 폭 변조 신호를 출력하는 단계를 포함하는 것을 특징으로 하는 다채널 펄스 폭 변조 신호 생성 방법.
  4. 제 3 항에 있어서, 상기 출력하는 단계는,
    상기 제 1 기준 시점과 상이한 제 2 기준 시점부터 상기 펄스 폭에 대응하는 구간 동안 인에이블 되는 제 3 펄스 폭 변조 신호를 출력하는 단계를 포함하는 것을 특징으로 하는 다채널 펄스 폭 변조 신호 생성 방법.
  5. 제 4 항에 있어서, 상기 출력하는 단계는,
    상기 복수의 펄스 폭 변조 신호들의 개수에 기초하여 상기 제 2 기준 시점을 결정하는 단계를 더 포함하는 것을 특징으로 하는 다채널 펄스 폭 변조 신호 생성 방법.
  6. 제 4 항에 있어서, 상기 출력하는 단계는,
    상기 펄스 폭에 기초하여 상기 제 2 기준 시점을 결정하는 단계를 더 포함하는 것을 특징으로 하는 다채널 펄스 폭 변조 신호 생성 방법.
  7. 제 6 항에 있어서, 상기 제 1 기준 시점과 상기 제 2 기준 시점의 차이는,
    상기 펄스 폭이 임계치보다 작거나 같을 경우에는 상기 펄스 폭의 두 배에 대응하고, 상기 펄스 폭이 상기 임계치보다 클 경우에는 상기 펄스 폭에 대응하고,
    상기 임계치는 상기 출력 주기를 상기 복수의 펄스 폭 변조 신호들의 개수로 나눈 값인 것을 특징으로 하는 다채널 펄스 폭 변조 신호 생성 방법.
  8. 제 6 항에 있어서, 상기 출력하는 단계는,
    상기 제 3 펄스 폭 변조 신호와 상기 위상차를 가지는 제 4 펄스 폭 변조 신호를 출력하는 단계를 포함하는 것을 특징으로 하는 다채널 펄스 폭 변조 신호 생성 방법.
  9. 펄스 폭에 관한 정보를 수신하는 셋팅부; 및
    상기 수신된 펄스 폭에 관한 정보에 기초하여 복수의 펄스 폭 변조 신호들을 출력하는 신호 생성부를 포함하고,
    상기 신호 생성부는,
    출력 주기와 상기 펄스 폭의 차이에 대응하는 위상차를 갖는 적어도 한 쌍의 펄스 폭 변조 신호들을 출력하는 것을 특징으로 하는 다채널 펄스 폭 변조 신호 생성 장치.
  10. 복수의 LED가 직렬 연결되어 구성되는 복수의 LED 스트링들;
    상기 복수의 LED 스트링들로 전력을 공급하는 전원부; 및
    상기 복수의 LED 스트링들에 전류가 흐르는 것을 제어하는 LED 구동부를 포함하고,
    상기 LED 구동부는,
    상기 전원부의 출력 전압을 제어하는 스위칭 제어부;
    상기 복수의 LED 스트링들에 전류를 흐르게 하거나 차단하는 복수의 스위치들;
    상기 복수의 스위치들의 온-오프를 제어하기 위한 복수의 펄스 폭 변조 신호들을 생성하는 PWM 신호 변조부를 포함하고,
    상기 PWM 신호 변조부는,
    펄스 폭에 관한 정보를 수신하는 셋팅부; 및
    상기 수신된 펄스 폭에 관한 정보에 기초하여 복수의 펄스 폭 변조 신호들을 출력하는 신호 생성부를 포함하고,
    상기 신호 생성부는,
    출력 주기와 상기 펄스 폭의 차이에 대응하는 위상차를 갖는 적어도 한 쌍의 펄스 폭 변조 신호들을 출력하는 것을 특징으로 하는 LED 시스템.
KR1020110005986A 2011-01-20 2011-01-20 다채널 펄스 폭 변조(ｐｗｍ) 신호 생성 장치 및 방법, 이를 구비하는 ｌｅｄ 시스템 KR20120084555A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020110005986A KR20120084555A (ko) 2011-01-20 2011-01-20 다채널 펄스 폭 변조(ｐｗｍ) 신호 생성 장치 및 방법, 이를 구비하는 ｌｅｄ 시스템
DE201110055528 DE102011055528A1 (de) 2011-01-20 2011-11-18 Vorrichtung und Verfahren zur Erzeugung von Mehrkanal-Pulsweitenmodulationssignalen sowie lichtemittierendes Diodensystem, das dieselben aufweist
US13/311,643 US20120187762A1 (en) 2011-01-20 2011-12-06 Multi-channel pulse width modulation signal generating apparatus and method, and light-emitting diode system including the same
TW100145450A TW201233065A (en) 2011-01-20 2011-12-09 Multi-channel pulse width modulation signal generating apparatus and method thereof
JP2011281049A JP2012151830A (ja) 2011-01-20 2011-12-22 マルチチャネル・パルス幅変調信号生成装置及び方法、並びにこれを具備するｌｅｄシステム
CN2011104619214A CN102610195A (zh) 2011-01-20 2011-12-31 多信道pwm信号产生设备和方法及包括其的led系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110005986A KR20120084555A (ko) 2011-01-20 2011-01-20 다채널 펄스 폭 변조(ｐｗｍ) 신호 생성 장치 및 방법, 이를 구비하는 ｌｅｄ 시스템

Publications (1)

Publication Number Publication Date
KR20120084555A true KR20120084555A (ko) 2012-07-30

Family

ID=46510890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110005986A KR20120084555A (ko) 2011-01-20 2011-01-20 다채널 펄스 폭 변조(ｐｗｍ) 신호 생성 장치 및 방법, 이를 구비하는 ｌｅｄ 시스템

Country Status (6)

Country Link
US (1) US20120187762A1 (ko)
JP (1) JP2012151830A (ko)
KR (1) KR20120084555A (ko)
CN (1) CN102610195A (ko)
DE (1) DE102011055528A1 (ko)
TW (1) TW201233065A (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8890435B2 (en) * 2011-03-11 2014-11-18 Ilumi Solutions, Inc. Wireless lighting control system
US20130200817A1 (en) * 2012-02-06 2013-08-08 Richard Landry Gray Method for Minimizing Stroboscopic Effects in PWM Driven Lighting
US9022602B2 (en) * 2012-08-28 2015-05-05 Osram Sylvania Inc. Modular multichannel connector system and method
JP5862538B2 (ja) * 2012-10-09 2016-02-16 株式会社デンソー Ｐｗｍ制御装置
EP2802192B1 (en) * 2013-05-10 2019-07-03 Goodrich Lighting Systems GmbH LED light unit and method of operating an LED light unit
AU2014329396B2 (en) * 2013-10-06 2019-05-16 Abominable Labs, Llc Battery compensation system using PWM
DE102013220397A1 (de) * 2013-10-10 2015-04-16 Ruling Technologies Sdn. Bhd. Verfahren und Steuergerät zum Betreiben zumindest einer Lichtquelle
US10327295B2 (en) 2015-12-10 2019-06-18 Osram Sylvania Inc. Multi string controller with independent current setting for each string
CN107507557B (zh) * 2016-06-14 2019-10-11 深圳市富满电子集团股份有限公司 一种led驱动脉冲宽度分割方法及系统
US10230236B2 (en) 2017-05-04 2019-03-12 Thermo King Corporation Method and system for feedback-based load control of a climate control system in transport
US20200119838A1 (en) * 2018-10-12 2020-04-16 Micron Technology, Inc. Adapting channel current
DE102019105953A1 (de) * 2019-03-08 2020-09-10 HELLA GmbH & Co. KGaA Steuer- und/oder Regelungsmittel, Schaltungsanordnung und Verfahren zur Ansteuerung von Leuchtdioden in einem Leuchtdiodenfeld
DE102019105954A1 (de) * 2019-03-08 2020-09-10 HELLA GmbH & Co. KGaA Steuer- und/oder Regelungsmittel, Schaltungsanordnung und Verfahren zur Reduzierung des Strommaximums in einem Leuchtdiodenfeld
US11232742B2 (en) * 2020-03-16 2022-01-25 Sct Ltd. Method and apparatus for reducing LED panel inter-channel interference
CN111431601B (zh) * 2020-05-12 2021-04-06 南京邮电大学 一种提高系统信道利用率的方法
TWI745185B (zh) * 2020-06-10 2021-11-01 友達光電股份有限公司 畫素電路
CN113905486A (zh) * 2020-06-22 2022-01-07 Oppo广东移动通信有限公司 闪光灯控制方法和装置、电子设备、计算机可读存储介质

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2144744C3 (de) * 1971-09-07 1974-07-11 Robert Bosch Fernsehanlagen Gmbh, 6100 Darmstadt Verfahren und Schaltungsanordnung zur selbsttätigen Korrektur von Rasterdeckungsfehlern bei Farbfernsehkameras
US8134253B2 (en) * 2007-02-21 2012-03-13 Sharp Kabushiki Kaisha Load driving circuit, integrated circuit, DC-DC converter, and load driving method
DE102007055837B4 (de) * 2007-03-07 2011-04-28 Denso Corporation, Kariya-City Last-Ansteuerverfahren
KR20110005986A (ko) 2009-07-13 2011-01-20 (주)칩앤라이트 2방향 정전류기를 이용한 엘이디 전원의 구동 장치

Also Published As

Publication number Publication date
CN102610195A (zh) 2012-07-25
JP2012151830A (ja) 2012-08-09
US20120187762A1 (en) 2012-07-26
DE102011055528A1 (de) 2012-07-26
TW201233065A (en) 2012-08-01

Similar Documents

Publication Publication Date Title
KR20120084555A (ko) 다채널 펄스 폭 변조(ｐｗｍ) 신호 생성 장치 및 방법, 이를 구비하는 ｌｅｄ 시스템
US7265681B2 (en) Light emitted diode driving apparatus
US9271369B2 (en) LED driver apparatus
KR100765268B1 (ko) 디스플레이장치 및 그 제어방법
US8284133B2 (en) Light emitting apparatus and control method thereof
US10178732B2 (en) Backlight unit, method of driving the same, and display device including the same
US9788376B2 (en) LED backlight driving circuit, liquid crystal display device, and method of driving a driving circuit
CN106797694B (zh) 发光二极管的组合混合调光控制和局部调光控制的方法、装置及液晶显示器系统
US7285923B2 (en) Display apparatus and driving pulse control method thereof
JP5952630B2 (ja) バックライト用ｌｅｄストリングの駆動回路および駆動方法、ならびにそれを用いたバックライト装置および電子機器
JP2005136157A (ja) 発光素子駆動装置、発光素子駆動装置を有する表示モジュール及び、表示モジュールを備えた電子機器
KR20110114075A (ko) 백라이트 유닛 및 이를 포함한 디스플레이 장치
KR102258239B1 (ko) 백라이트 유닛 및 이를 포함하는 표시장치
KR102130396B1 (ko) 백라이트 유닛 및 그것을 포함하는 표시 장치
KR20140042310A (ko) Ｄｃ-ｄｃ 변환기 제어 회로와 이를 이용한 영상 표시장치 및 그 구동방법
CN100480798C (zh) 显示设备及其控制方法
US9374861B2 (en) Backlight unit
EP3213602B1 (en) Dual control led driver
Zhao et al. An energy conservation based high-efficiency dimmable multi-channel LED driver
Hasan et al. A RGB-driver for LED display panels
KR102597701B1 (ko) 표시 장치 및 이의 구동 방법
JP6115751B2 (ja) 発光素子駆動回路及び表示装置
KR101352123B1 (ko) 백라이트 유닛 및 그 구동방법
KR102396468B1 (ko) 부스트 컨버터 및 그를 이용한 디스플레이 장치
KR20130045056A (ko) 엘이디 구동회로와 그 구동방법 및 이를 이용한 엘이디 조명 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid