KR20120079669A - 발광 다이오드 제조방법 - Google Patents

Abstract

본 발명은 발광 다이오드 제조방법에 관한 것으로서, 본 발명의 일 실시 형태는, 제1 반응 챔버에서, 기판 상에 제1 도전형 반도체층 및 활성층을 성장시키는 단계와, 상기 제1 도전형 반도체층 및 활성층이 성장된 상태의 상기 기판을 제2 반응 챔버로 이송하는 단계와, 상기 제2 반응 챔버에서, 상기 활성층의 일부를 제거하여 상기 활성층에 피트를 형성하는 단계 및 상기 피트의 적어도 일부를 메우도록 상기 활성층 상에 제2 도전형 반도체층을 성장시키는 단계를 포함하는 발광 다이오드 제조방법을 제공한다.
본 발명에 따른 발광 다이오드 제조방법을 이용할 경우, 발광 다이오드를 제조함에 있어서 공정 시스템의 운용 능력과 생산성을 향상되며, 나아가, 이에 의하여 얻어진 발광 다이오드 구조의 캐리어 주입 효율, 결정 품질 등이 향상될 수 있다.

Description

발광 다이오드 제조방법 {Manufacturing Method of Light Emitting Diode}

본 발명은 발광 다이오드 제조방법에 관한 것이다.

반도체 발광소자의 일종인 발광다이오드(LED)는 전류가 가해지면 p, n형 반도체의 접합 부분에서 전자와 정공의 재결합에 기하여, 다양한 색상의 빛을 발생시킬 수 있는 반도체 장치이다. 이러한 발광 다이오드는 필라멘트에 기초한 발광 장치에 비해 긴 수명, 낮은 전원, 우수한 초기 구동 특성, 높은 진동 저항 등의 여러 장점을 갖기 때문에 그 수요가 지속적으로 증가하고 있다. 특히, 최근에는, 청색 계열의 단파장 영역의 빛을 발광할 수 있는 3족 질화물 반도체가 각광을 받고 있다.

이러한 3족 질화물 반도체를 이용한 발광소자를 구성하는 질화물 반도체 단결정은 사파이어나 SiC 기판 등을 이용하여 그 위에 성장되며, 이러한 반도체 단결정을 성장시키기 위하여 일반적으로 가스 상태인 다수의 소스를 기판 상에 증착시키는 기상 증착 공정을 이용한다. 반도체 발광소자의 발광 성능이나 신뢰성은 이를 구성하는 반도체층의 품질(결정성, 도핑 균일성 등)에 큰 영향을 받으며, 이 경우, 반도체층의 품질은 반도체 박막을 성장시키는 데에 사용되는 기상 증착 장치의 구조, 내부 환경, 사용 조건 등에 의하여 좌우될 수 있다. 따라서, 당 기술 분야에서는 기상 증착 공정을 최적화하여 반도체층의 품질을 개선 시킬 수 있는 방안이 요구된다.

본 발명의 일 목적은 발광 다이오드를 제조함에 있어서 공정 시스템의 운용 능력과 생산성을 향상시키며, 나아가, 이에 의하여 얻어진 발광 다이오드 구조의 캐리어 주입 효율, 결정 품질 등이 향상되도록 하는 것에 있다.

상기한 목적을 달성하기 위해서, 본 발명의 일 실시 형태는,

제1 반응 챔버에서, 기판 상에 제1 도전형 반도체층 및 활성층을 성장시키는 단계와, 상기 제1 도전형 반도체층 및 활성층이 성장된 상태의 상기 기판을 제2 반응 챔버로 이송하는 단계와, 상기 제2 반응 챔버에서, 상기 활성층의 일부를 제거하여 상기 활성층에 피트를 형성하는 단계 및 상기 피트의 적어도 일부를 메우도록 상기 활성층 상에 제2 도전형 반도체층을 성장시키는 단계를 포함하는 발광 다이오드 제조방법을 제공한다.

본 발명의 일 실시 예에서, 상기 제2 도전형 반도체층을 성장시키는 단계는 상기 기판을 상기 제1 반응 챔버로 이송한 후, 상기 제1 반응 챔버에서 실행될 수 있다.

이 경우, 상기 기판을 상기 제1 반응 챔버로 이송하는 단계는 진공 상태에서 실행될 수 있다.

본 발명의 일 실시 예에서, 상기 제2 도전형 반도체층을 성장시키는 단계는 상기 기판을 제3 반응 챔버로 이송한 후, 상기 제3 반응 챔버에서 실행될 수 있다.

이 경우, 상기 기판이 상기 제3 반응 챔버로 이송되기 전에 상기 제3 반응 챔버의 내부는 상기 제2 도전형 반도체층의 성장 온도 및 성장 가스 분위기로 조성될 수 있다.

또한, 상기 기판을 상기 제3 반응 챔버로 이송하는 단계는 진공 상태에서 실행될 수 있다.

본 발명의 일 실시 예에서, 상기 활성층에 피트를 형성하는 단계는 상기 활성층을 이루는 물질에 대한 부식성 가스를 이용하여 실행될 수 있다.

이 경우, 상기 부식성 가스는 Cl₂ 및 HCl 중 적어도 하나일 수 있다.

본 발명의 일 실시 예에서, 상기 활성층은 양자장벽층 및 양자우물층을 포함하며, 상기 제2 도전형 반도체층은 상기 피트 영역에서 상기 양자우물층과 접촉할 수 있다.

본 발명의 일 실시 예에서, 상기 기판을 상기 제2 반응 챔버로 이송하는 단계는 진공 상태에서 실행될 수 있다.

본 발명에 따른 발광 다이오드 제조방법을 이용할 경우, 발광 다이오드를 제조함에 있어서 공정 시스템의 운용 능력과 생산성을 향상되며, 나아가, 이에 의하여 얻어진 발광 다이오드 구조의 캐리어 주입 효율, 결정 품질 등이 향상될 수 있다.

도 1 내지 5는 본 발명의 일 실시 형태에 따른 발광 다이오드 제조방법을 개략적으로 나타내는 공정별 단면도이다.
도 6은 본 발명의 다른 실시 형태에 따른 발광 다이오드 제조방법을 개략적으로 나타낸 공정별 단면도이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.

그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

도 1 내지 4는 본 발명의 일 실시 형태에 따른 발광 다이오드 제조방법을 개략적으로 나타내는 공정별 단면도이다. 이 중에서, 도 3은 활성층에 형성된 피트의 주면 영역을 확대하여 개략적으로 나타낸 것이다. 본 실시 형태에 따른 발광 다이오드 제조방법의 경우, 우선, 도 1에 도시된 것과 같이, 기판(101) 상에 제1 도전형 반도체층(102) 및 활성층(103)을 성장시킨다. 본 단계의 경우, 제1 반응 챔버(201)에서 수행된다. 이 경우, 구체적으로 도시하지는 않았으나, 제1 반응 챔버(201)는 기판(101)이 배치되는 서셉터나 소스 가스를 도입시키기 위한 가스 유로 등을 구비하는 구조로 이해될 수 있을 것이다. 또한, 제1 도전형 반도체층(102)은 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD), 수소화 기상 에피택시(Hydride Vapor Phase Epitaxy, HVPE), 분자선 에피탁시(Molecular Beam Epitaxy, MBE), 원자층 증착(Atomic Layer Deposition, ALD) 등의 공정을 이용하여 성장될 수 있다.

기판(101)은 반도체 성장용 기판으로 제공되며, 예컨대, 사파이어, SiC, MgAl₂O₄, MgO, LiAlO₂, LiGaO₂, GaN, Si 등의 물질로 이루어진 기판을 사용할 수 있다. 이 경우, 사파이어는 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 C면은 질화물 박막의 성장이 비교적 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다.

제1 도전형 반도체층(102)은 질화물 반도체, 즉, Al_xIn_yGa_(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 반도체로 이루어질 수 있으며, 이에 국한되는 것은 아니지만, Si 등과 같은 n형 불순물이 도핑될 수 있다. 다만, 제1 도전형 반도체층(102)은 질화물 반도체가 아닌 AlGaInP계열 반도체나 AlGaAs계열 반도체로 이루어질 수도 있을 것이다. 한편, 따로 도시하지는 않았으나, 제1 도전형 반도체층(102)의 성장 전에 언도프 반도체층 등으로 이루어진 버퍼층을 성장시켜 제1 도전형 반도체층(102)의 결정성 저하를 최소화할 수 있을 것이다.

제1 도전형 반도체층(102) 상에 성장되는 활성층(103)은 n형 및 p형 반도체층 사이에 배치되어 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조로 이루어질 수 있다. 다중 양자우물 구조의 경우, Al_xIn_yGa_(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)으로 이루어진 다층 구조, 예컨대, InGaN/GaN 구조가 사용될 수 있다. 이 경우, 활성층(103) 역시, 제1 도전형 반도체층(102)과 같은 방식으로 MOCVD 공정 등을 이용하여 성장될 수 있을 것이다. 또한, 활성층(103)은 질화물 반도체가 아닌 AlGaInP계열 반도체나 AlGaAs계열 반도체 등으로 이루어질 수도 있을 것이다.

다음으로, 도 2에 도시된 것과 같이, 제1 도전형 반도체층(102) 및 활성층(103)이 형성된 상태에서 기판(101)을 제2 반응 챔버(202)로 이송한다. 이송 과정에서, 제1 도전형 반도체층(102)이나 활성층(103)이 대기에 노출된다면 의도하지 않은 산화물이 생성되는 문제 등이 발생할 수 있으므로, 로드락 장치(미 도시)를 이용하여 진공을 유지한 상태에서 기판(101)을 이송하는 것이 바람직하다. 기판(101)이 제2 반응 챔버(202)로 이송된 후, 활성층(103)을 일부 제거하여 활성층(103)에 피트(P)를 형성한다. 본 실시 형태의 경우, 피트(P)를 형성하기 위하여 활성층(103)을 이루는 물질에 대하여 부식성 가스, 예컨대, Cl₂, HCl 등의 가스로 제2 반응 챔버(202) 내부의 분위기를 조성한다. 이러한 부식성 가스에 의하여 활성층(103)에서 에너지가 상대적으로 높은 전위 주변 영역 등에 피트(P)가 형성된다.

이와 같이, 본 실시 형태에서는 반도체층의 성장하기 위한 반응 챔버(즉, 제1 반응 챔버)와 피트 형성을 위한 에칭용 챔버(즉, 제2 반응 챔버)를 분리하였으며, 부식성 가스를 이용한 에칭 방법으로서 종래의 인 시튜(in-situ) 에칭 방법 중 하나인 H₂ 혹은 NH₃를 이용한 열 에칭 방법보다 우수한 효과를 제공한다. 구체적으로, 열 에칭 방법의 경우, 에칭 성능이 상대적으로 낮아 피트 형성에 시간이 오래 소요되며, 반응 에너지를 높이기 위하여 고온 조건이 필요하므로, 이러한 고온 조건에서 활성층 등에 피해가 발생하는 문제가 있다. 본 실시 형태와 같이, 부식성 가스를 이용할 경우, 신속한 에칭이 가능하여 공정 효율성이 향상되며, 상대적으로 저온 조건에서 실행될 수 있으므로, 활성층에 미치는 피해도 줄일 수 있다. 또한, 부식성 가스에 의하여 반응 챔버 내부가 오염될 경우, 반도체층의 결정성이 저하될 수 있으나, 본 실시 형태에서는 제2 반응 챔버(202)를 피트(P) 형성을 위한 전용 챔버로 이용하며, 발광 다이오드를 형성하는 반도체층은 다른 반응 챔버에서 성장되므로, 챔버 오염에 의한 문제도 방지할 수 있다.

한편, 도 3을 참조하여, 활성층에 형성된 피트(P)의 기능을 설명하면, 앞서 설명한 바와 같이, 피트(P)에 의하여 노출된 활성층(103)의 사면에서 캐리어의 주입 효율이 향상될 수 있다. 예를 들어, 활성층(103)이 양자장벽층(103a)과 양자우물층(103b)이 서로 교대로 적층된 구조를 갖는다고 할 경우, 피트(P)가 형성된 영역에서는 양자우물층(103b)이 제2 도전형 반도체층(104)과 직접 접촉될 수 있으며, 이러한 접촉 영역에서 제2 도전형 반도체층(104)으로부터 캐리어, 예컨대, 정공(hole)의 주입 효율이 향상되어 제1 도전형 반도체층(102)에 가까운 양자우물층(103b)까지 정공의 주입이 원활하게 이루어질 수 있을 것이다. 이에 따라, 활성층(103)에서 전자와 정공의 재결합 효율이 증가되어 발광 효율이 향상을 가져올 수 있다.

활성층(103)에 피트(P)를 형성한 다음 단계로서, 도 4에 도시된 것과 같이, 제1 반응 챔버(201)로 기판(101)을 다시 이송한 후 피트(P)의 적어도 일부를 메우도록 활성층(103) 상에 제2 도전형 반도체층(104)을 성장한다. 제1 반응 챔버(201)로 이송하는 단계 역시 로드락 챔버 등을 이용하여 진공 상태로 실행되는 것이 바람직할 것이다. 제2 도전형 반도체층(104)은 p형 질화물 반도체, 예컨대, Mg나 Zn 등으로 도핑된 Al_xIn_yGa_(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 반도체로 이루어질 수 있으며, 이와 달리 AlGaInP계열 반도체나 AlGaAs계열 반도체 등으로 이루어질 수도 있을 것이다. 앞서 설명한 바와 같이, 제2 도전형 반도체층(104)은 활성층(103)의 피트(P)를 메우도록 형성되어 활성층(103) 중 특히 양자우물층(103b)과 피트(P) 영역에서 접촉될 수 있으므로, 캐리어의 주입 효율이 향상될 수 있다.

다음으로, 도 5에 도시된 것과 같이, 제2 도전형 반도체층(104) 성장이 완료된 후에는 발광구조물, 즉, 제1 도전형 반도체층(102), 활성층(103) 및 제2 도전형 반도체층(104)을 포함하는 구조물을 일부 제거하여 노출된 제1 도전형 반도체층(102)의 일면과 제2 도전형 반도체층(104) 상에 제1 및 제2 전극(105, 106)을 적절한 증착이나 스퍼터링 등의 공정을 이용하여 형성한다. 다만, 이러한 전극(105, 106) 형성 방식은 일 예일 뿐이며, 제1 도전형 반도체층(102), 활성층(103) 및 제2 도전형 반도체층(104)을 구비하는 발광구조물의 다양한 위치에 전극이 형성될 수 있을 것이다. 예를 들어, 발광구조물의 식각을 따로 하지 않고, 기판(101)을 제거한 후 이에 의해 노출된 제1 도전형 반도체층(102) 표면에 전극을 형성할 수도 있을 것이다.

상술한 바와 같이, 본 실시 형태에서 제안하는 발광 다이오드 제조방법에서는 캐리어 주입 효율 향상을 위한 피트(P) 구조를 형성함에 있어서, 부식성 가스를 이용하여 상대적으로 저온에서 빠른 시간 내에 에칭 공정을 수행할 수 있으며, 반도체층 성장용 챔버와 에칭용 챔버를 분리함으로써 부식성 가스에 의한 오염을 최소화하였다.

도 6은 본 발명의 다른 실시 형태에 따른 발광 다이오드 제조방법을 개략적으로 나타낸 공정별 단면도이다. 본 실시 형태의 경우, 제2 반응 챔버(202)에서 활성층(103)에 피트(P)를 형성하는 과정까지는 이전 실시 형태와 같지만, 이후, 제3 반응 챔버(203)로 기판(101)을 이송한 후 제3 반응 챔버(203)에서 제2 도전형 반도체층(104)을 성장시키는 점에서 차이가 있다. 즉, 본 실시 형태의 경우, 발광구조물을 이루는 반도체층을 성장함에 있어서 복수의 반응 챔버를 이용하며, 이로부터 성장 과정에서 불량 발생 시의 공정상 발생하는 비용과 시간의 부담이 줄어들 수 있다.

이를 구체적으로 설명하면, 발광구조물을 구성하는 제1 및 도전형 제2 반도체층(101, 104)과 활성층(103)을 하나의 반응 챔버에서 성장시킬 경우, 상대적으로 긴 시간 동안 각 반응 챔버가 작동되며, 불량 발생 시 소요된 공정 시간과 소스 가스 등의 부담이 본 실시 형태와 같은 분할 성장 방식보다 상대적으로 높다. 또한, 하나의 증착 설비에서 상대적으로 짧은 시간 안에 1회의 성장 공정이 종료될 수 있으므로, 후속 성장 공정 전까지 적용될 수 있는 설비의 유지 보수 단계가 보다 탄력적으로 실행될 수 있다. 이 경우, 제1 및 제3 반응 챔버(201, 203)는 서로 동일한 증착 공정을 이용할 수도 있으나, 서로 다른 증착 공정 장치일 수 있다. 즉, 제1 및 제2 반응 챔버(201, 203)가 모두 MOCVD 장비일 수도 있으나, 제1 반응 챔버(201)는 HVPE 장비이고, 제3 반응 챔버(203)는 MOCVD 장비일 수 있다. 또한, 같은 MOCVD 장비라도 그 구조를 달리할 수도 있으며, 예를 들어, 제1 반응 챔버(201)는 반응 가스가 서셉터의 수직 상방으로부터 주입되는 장비이고, 제3 반응 챔버(203)가 서셉터에 평행한 방향으로 주입되는 장비일 수도 있을 것이다.

이러한 공정상의 장점과 더불어, 발광구조물을 구성하는 각 반도체층은 성장 온도와 소스 가스 분위기 등의 조건에 서로 차이가 있으므로, 복수의 반응 챔버(201, 203)를 각 반도체층의 성장 조건에 맞도록 유지함으로써 설비 관리가 용이하게 되며, 장치의 열화가 감소될 수 있다. 또한, 성장 조건이 일정하게 유지된 반응 챔버(201, 203)에서 발광구조물을 나누어 성장시킬 경우, 각 반도체층의 결정 품질이나 도핑 특성 등도 우수해질 수 있다. 즉, 제1 도전형 반도체층(102)이 예컨대, n형 GaN을 포함하여 이루어진다고 했을 경우, 약 1000 ~ 1300℃의 온도에서 성장되며, 제2 도전형 반도체층(104)이 p형 GaN을 포함하여 이루어진다고 했을 경우, 상대적으로 낮은 성장 온도, 약 700 ~ 1100℃의 온도에서 성장되므로, 성장 온도와 소스 가스 분위기가 제2 도전형 반도체층(104)에 적합한 제3 공정 챔버(203)를 이용함으로써 제2 도전형 반도체층(104)의 품질이 향상될 수 있다. 이와 유사한 방식으로, 후술할 다른 실시 예와 같이, 활성층(103)도 성장 온도와 소스 가스 등이 유지된 전용 챔버에서 따로 성장될 수 있으며, 이에 따라, 활성층(103)을 이루는 반도체층의 품질이 향상될 수 있다.

본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

101: 기판 102: 제1 도전형 반도체층
103: 활성층 104: 제2 도전형 반도체층
105, 106: 제1 및 제2 전극 201: 제1 반응 챔버
202: 제2 반응 챔버 203: 제3 반응 챔버
P: 피트

Claims (10)

1. 제1 반응 챔버에서, 기판 상에 제1 도전형 반도체층 및 활성층을 성장시키는 단계;
   상기 제1 도전형 반도체층 및 활성층이 성장된 상태의 상기 기판을 제2 반응 챔버로 이송하는 단계; 및
   상기 제2 반응 챔버에서, 상기 활성층의 일부를 제거하여 상기 활성층에 피트를 형성하는 단계; 및
   상기 피트의 적어도 일부를 메우도록 상기 활성층 상에 제2 도전형 반도체층을 성장시키는 단계;
   를 포함하는 발광 다이오드 제조방법.
   
2. 제1항에 있어서,
   상기 제2 도전형 반도체층을 성장시키는 단계는 상기 기판을 상기 제1 반응 챔버로 이송한 후, 상기 제1 반응 챔버에서 실행되는 것을 특징으로 하는 발광 다이오드 제조방법.
   
3. 제2항에 있어서,
   상기 기판을 상기 제1 반응 챔버로 이송하는 단계는 진공 상태에서 실행되는 것을 특징으로 하는 발광 다이오드 제조방법.
   
4. 제1항에 있어서,
   상기 제2 도전형 반도체층을 성장시키는 단계는 상기 기판을 제3 반응 챔버로 이송한 후, 상기 제3 반응 챔버에서 실행되는 것을 특징으로 하는 발광 다이오드 제조방법.
   
5. 제4항에 있어서,
   상기 기판이 상기 제3 반응 챔버로 이송되기 전에 상기 제3 반응 챔버의 내부는 상기 제2 도전형 반도체층의 성장 온도 및 성장 가스 분위기로 조성되는 것을 특징으로 하는 발광 다이오드 제조방법.
   
6. 제4항에 있어서,
   상기 기판을 상기 제3 반응 챔버로 이송하는 단계는 진공 상태에서 실행되는 것을 특징으로 하는 발광 다이오드 제조방법.
   
7. 제1항에 있어서,
   상기 활성층에 피트를 형성하는 단계는 상기 활성층을 이루는 물질에 대한 부식성 가스를 이용하여 실행되는 것을 특징으로 하는 발광 다이오드 제조방법.
   
8. 제7항에 있어서,
   상기 부식성 가스는 Cl₂ 및 HCl 중 적어도 하나인 것을 특징으로 하는 발광 다이오드 제조방법.
   
9. 제1항에 있어서,
   상기 활성층은 양자장벽층 및 양자우물층을 포함하며, 상기 제2 도전형 반도체층은 상기 피트 영역에서 상기 양자우물층과 접촉하는 것을 특징으로 하는 발광 다이오드 제조방법.
   
10. 제1항에 있어서,
    상기 기판을 상기 제2 반응 챔버로 이송하는 단계는 진공 상태에서 실행되는 것을 특징으로 하는 발광 다이오드 제조방법.

Images