KR20120078115A - Wire bonding apparatus - Google Patents

Wire bonding apparatus Download PDF

Info

Publication number
KR20120078115A
KR20120078115A KR1020100140312A KR20100140312A KR20120078115A KR 20120078115 A KR20120078115 A KR 20120078115A KR 1020100140312 A KR1020100140312 A KR 1020100140312A KR 20100140312 A KR20100140312 A KR 20100140312A KR 20120078115 A KR20120078115 A KR 20120078115A
Authority
KR
South Korea
Prior art keywords
wire bonding
bonding apparatus
electrostatic chuck
layer
base
Prior art date
Application number
KR1020100140312A
Other languages
Korean (ko)
Inventor
김종제
박승범
Original Assignee
(주)아폴로테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)아폴로테크 filed Critical (주)아폴로테크
Priority to KR1020100140312A priority Critical patent/KR20120078115A/en
Publication of KR20120078115A publication Critical patent/KR20120078115A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/78251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/787—Means for aligning
    • H01L2224/78743—Suction holding means
    • H01L2224/78744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

PURPOSE: A wire bonding apparatus is provided to prevent damage to a silicon chip by preventing force from being directly applied to the chip or a printed circuit board. CONSTITUTION: A wire bonding apparatus comprises a heating block(100). The heating block is composed of an electrostatic chuck(120) and a base(140). The electrostatic chuck sucks an object using electrostatic force. The base supports the electrostatic chuck and comprises a heating unit. The heating unit generates heat inside the base and heats the electrostatic chuck and a silicon chip or PCB substrate(20) suck on the electrostatic chuck.

Description

와이어 본딩장치{WIRE BONDING APPARATUS}Wire Bonding Device {WIRE BONDING APPARATUS}

본 발명은 와이어 본딩장치에 관한 것으로서, 정전기력을 이용하여 PCB 기판 또는 상기 PCB 기판에 부착된 상태의 실리콘 칩을 흡착 고정하여 다양한 구조의 반도체 디바이스 구조에 대하여 범용적으로 대응가능한 와이어 본딩장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wire bonding apparatus, and more particularly, to a wire bonding apparatus which is universally compatible with various semiconductor device structures by adsorbing and fixing a PCB substrate or a silicon chip attached to the PCB substrate using electrostatic force. .

반도체 패키지의 고용량, 고집적, 높은 응답속도, 소형화 등에 대한 기술 수요의 속도가 점점 빨라지고 있어, 이것을 해결할 수 있는 방법이 요구되고 있는 가운데, 이를 보완해줄 방법 중의 하나가 스택 패키지 방법이다. As the demand for technology for high capacity, high integration, high response speed, and miniaturization of semiconductor packages is getting faster and faster, there is a demand for a solution to this problem.

스택 패키지를 프로세스별로 구분하면 반도체 칩을 리드프레임의 다이패드에 부착한 후, 리드프레임의 인너리드(inner lead)들과 반도체 칩 상의 본딩패드(bonding pad)들 사이를 전기적으로 연결하는 와이어 본딩을 수행하게 된다. When the stack package is classified by process, the semiconductor chip is attached to the die pad of the lead frame, and then wire bonding is electrically connected between the inner leads of the lead frame and the bonding pads on the semiconductor chip. Will be performed.

이러한 종래의 와이어 본딩 공정을 간략하게 설명하면 다음과 같다. 먼저, 다이패드에 반도체 칩이 부착된 상태로 리드프레임이 가이드 레일을 따라 이송되어 윈도우 클램프(window clamp)와 히터 블럭(heater block) 사이에 위치하게 되면, 히터 블럭이 위로 상승하여 리드프레임을 히터 블럭에 실장시키면서 윈도우 클램프가 아래로 하강하면서 리드프레임을 가압하여 히터 블럭 상에 고정시킨다. 이때, 리드프레임이 히터 블럭에 실장된 상태에서 리드프레임의 다이패드는 히터 블럭의 진공구에 의한 진공 흡착에 의해 히터 블럭 상에 고정된다. The conventional wire bonding process will be briefly described as follows. First, when the lead frame is transferred along the guide rail with the semiconductor chip attached to the die pad and positioned between the window clamp and the heater block, the heater block is raised upward to heat the lead frame. While mounting on the block, the window clamp is pushed down to press the lead frame to fix it on the heater block. At this time, in the state where the lead frame is mounted on the heater block, the die pad of the lead frame is fixed on the heater block by vacuum suction by the vacuum port of the heater block.

다음에 히터 블럭을 통하여 리드프레임과 그에 부착되는 반도체 칩에 어느 정도의 열을 가한 후, 본딩 기계의 캐필러리(capillary)가 윈도우 클램프를 통하여 반도체 칩 상의 본딩패드와 리드프레임의 인너리드를 본딩 와이어로 연결하게 된다. After applying some heat to the leadframe and the semiconductor chip attached thereto through the heater block, the capillary of the bonding machine bonds the bonding pad on the semiconductor chip and the inner lead of the leadframe through the window clamp. It is connected by wire.

한편 다이패드의 상면과 하면에 칩을 부착한 스택제품의 경우, 전기 회로가 형성되어 있는 칩의 표면이 복사열을 전달하는 히터 블럭의 표면과 맞닿는 상태로 공정이 진행되기 때문에 제품을 고정시켜주는 윈도우 클램프의 누르는 힘과 히터 블럭의 진공흡착력 하중에 의해 칩 표면의 회로가 절단 또는 파괴되는 문제가 발생되고 있다. On the other hand, in the case of a stack product in which chips are attached to the upper and lower surfaces of the die pad, a process is performed in which the surface of the chip on which the electric circuit is formed is in contact with the surface of the heater block that transmits radiant heat. There is a problem that the circuit of the chip surface is cut or broken by the pressing force of the clamp and the vacuum adsorption force load of the heater block.

또한 다양한 패키징 방법에 따라서 상기 히터 블럭의 형상이 달라지기 때문에, 각 패키징 방법에 따라 와이어 본딩 장치의 히터 블럭을 다르게 구비하여야 하는 문제점도 있다. In addition, since the shape of the heater block is changed according to various packaging methods, there is a problem that the heater block of the wire bonding apparatus must be provided differently according to each packaging method.

본원발명이 해결하고자하는 기술적 과제는 정전기력을 이용하여 PCB 기판 또는 상기 PCB 기판에 부착된 상태의 실리콘 칩을 흡착 고정하여 다양한 구조의 반도체 디바이스 구조에 대하여 범용적으로 대응가능한 와이어 본딩장치를 제공하는 것이다. The technical problem to be solved by the present invention is to provide a wire bonding apparatus that can be universally compatible with the semiconductor device structure of various structures by adsorption and fixing the PCB substrate or the silicon chip attached to the PCB substrate using electrostatic force. .

전술한 기술적 과제를 달성하기 위한 본 발명에 따른 와이어 본딩장치는, 실리콘 칩을 PCB 기판에 부착하고 전기적으로 연결하는 와이어 본딩장치에 있어서, 상기 실리콘 칩 또는 PCB 기판을 정전기력으로 고정하는 정전척; 상기 정전척을 지지하는 베이스;를 구비하며, According to an aspect of the present invention, there is provided a wire bonding apparatus, including: a wire bonding apparatus for attaching and electrically connecting a silicon chip to a PCB substrate, the electrostatic chuck fixing the silicon chip or the PCB substrate with an electrostatic force; A base for supporting the electrostatic chuck;

상기 정전척은, 상기 베이스 상측에 형성되며, 외부의 전류를 공급받아 정전력을 발생시키는 전극층; 상기 베이스와 전극층 사이에 형성되며, 상기 전극층과 베이스를 전기적으로 절연하는 절연층; 상기 절연층과 상기 베이스 사이에 형성되며, 상기 절연층을 상기 베이스에 접착하는 접착층; 상기 전극층 상부에 형성되는 세라믹층;을 포함하는 것을 특징으로 한다. The electrostatic chuck may include an electrode layer formed on the base and configured to receive an external current to generate electrostatic power; An insulating layer formed between the base and the electrode layer to electrically insulate the electrode layer and the base; An adhesive layer formed between the insulating layer and the base and adhering the insulating layer to the base; And a ceramic layer formed on the electrode layer.

본 발명에서 상기 절연층은, 중간 접착층에 의하여 부착되는 2개 이상의 절연층으로 이루어지는 것이 바람직하다. In the present invention, the insulating layer is preferably made of two or more insulating layers adhered by an intermediate adhesive layer.

그리고 상기 전극층과 세라믹층 사이에는, 상부 절연층이 더 형성되는 것이 바람직하다. In addition, an upper insulating layer is preferably formed between the electrode layer and the ceramic layer.

또한 본 발명에서 상기 세라믹층은, BaTiO3 또는 TiO2로 이루어지는 것이 바람직하다. In the present invention, the ceramic layer is preferably made of BaTiO 3 or TiO 2 .

한편 상기 절연층은 PI(Poly Imide) 또는 PET(Polyehtylene terephthalate)로 이루어지는 것이 바람직하며, On the other hand, the insulating layer is preferably made of polyimide (PI) or polyethylene terephthalate (PET),

상기 접착층은, 에폭시, 아크릴 또는 실리콘 접착제 중에서 선택되는 어느 하나인 것이 바람직하다. It is preferable that the said contact bonding layer is any one chosen from an epoxy, an acryl, or a silicone adhesive.

본원발명에 의하면 다양한 반도체 패키징 구조에 대하여 하나의 히팅 블럭으로 대응할 수 있어서 와이어 본딩장치의 범용적인 사용이 가능한 장점이 있다. According to the present invention, it is possible to cope with a single heating block for a variety of semiconductor packaging structure has the advantage that the universal use of the wire bonding device.

또한 본원발명의 정전척을 포함하는 히터 블럭은 실리콘 칩이나 PCB 기판에 직접인 힘을 가하지 않으므로 손상이 발생하지 않으며, 실리콘 칩과 직접 접촉하는 패키징 방법에 대해서도 칩에 손상이 발생하지 않는 장점이 있다. In addition, the heater block including the electrostatic chuck of the present invention does not apply a direct force to the silicon chip or the PCB substrate does not cause damage, the packaging method in direct contact with the silicon chip has the advantage that does not damage the chip. .

도 1, 2는 본 발명의 일 실시예에 따른 히터 블럭의 구조와
흡착 고정한 모습을 도시하는 도면들이다.
도 3 내지 5는 본 발명의 일 실시예에 따른 정전척의 구조들을 도시한 도면들이다. 1 and 2 are the structure of the heater block according to an embodiment of the present invention and
It is a figure which shows the state which fixed by adsorption.
3 to 5 are diagrams showing the structures of the electrostatic chuck according to an embodiment of the present invention.

이하에서는 첨부된 도면들을 참조하여 본 발명의 구체적인 실시예를 상세하게 설명한다.
Hereinafter, with reference to the accompanying drawings will be described in detail a specific embodiment of the present invention.

본 실시예에 따른 와이어 본딩장치는 도 1, 2에 도시된 바와 같은 구조의 히터 블럭(100)을 가진다. 본 실시예에 따른 와이어 본딩장치에서 히터 블럭(100)을 제외한 나머지 구성요소들은 일반적인 와이어 본딩장치의 그것들과 실질적으로 동일하므로 그에 대한 설명은 생략한다. The wire bonding apparatus according to the present embodiment has a heater block 100 having a structure as shown in FIGS. 1 and 2. In the wire bonding apparatus according to the present embodiment, other components except for the heater block 100 are substantially the same as those of the general wire bonding apparatus, and thus description thereof will be omitted.

본 실시예에 따른 히터 블럭(100)은 정전척(120)과 베이스(14)로 구성된다. 먼저 정전척(120)은 정전기력으로 피흡착체를 흡착 고정하는 척으로서, 이하에서 상세하게 설명한다. The heater block 100 according to the present embodiment includes an electrostatic chuck 120 and a base 14. First, the electrostatic chuck 120 is a chuck that adsorbs and fixes an adsorbed body by electrostatic force, which will be described in detail below.

다음으로 베이스(140)는 상기 정전척(120)을 지지하는 구성요소로서 금속 소재 등 일정한 경도를 가지는 소재로 이루어지는 것이, 와이어 본딩 과정에서의 압력을 지탱할 수 있어서 바람직하다. Next, the base 140 is made of a material having a certain hardness, such as a metal material as a component for supporting the electrostatic chuck 120, it is preferable because it can support the pressure in the wire bonding process.

그리고 상기 베이스(140)에는 발열수단(도면에 미도시)이 더 구비되는 것이 바람직하다. 이 발열수단은 상기 베이스(140) 내에서 열을 발생하여 상기 정전척 및 상기 정전척(120)에 흡착되어 있는 실리콘 칩(30) 또는 PCB 기판(20)을 가열하는 역할을 한다. 와이어 본딩 과정에서는 상당한 열과 압력을 가하면서 공정이 이루어지기 때문이다. And it is preferable that the base 140 is further provided with a heating means (not shown in the figure). The heat generating means generates heat in the base 140 and serves to heat the silicon chip 30 or the PCB substrate 20 adsorbed to the electrostatic chuck and the electrostatic chuck 120. This is because the wire bonding process is performed with considerable heat and pressure.

다음으로 상기 정전척은 다양한 구조를 가질 수 있으며, 제1 실시예에 따른 정전척(120)은 도 3에 도시된 바와 같이, 접착층(122), 절연층(124), 전극층(126) 및 세라믹층(128)을 포함하여 구성될 수 있다. Next, the electrostatic chuck may have various structures, and as shown in FIG. 3, the electrostatic chuck 120 includes the adhesive layer 122, the insulating layer 124, the electrode layer 126, and the ceramic. And layer 128.

여기에서 전극층(126)은 외부의 전류를 공급받아서 정전력을 발생시키는 구성요소로서, 일정한 패턴을 가지도록 형성될 수 있다. 그리고 이 전극층(126)은 전기전도도가 우수한 금속 소재, 예를 들어 구리, 은, 금 등의 소재로 이루어질 수 있다. Here, the electrode layer 126 is a component that generates an electrostatic power by receiving an external current, and may be formed to have a predetermined pattern. The electrode layer 126 may be formed of a metal material having excellent electrical conductivity, for example, a material such as copper, silver, and gold.

다음으로 절연층(124)은 상기 전극층(126)과 베이스(140) 사이에 배치되어, 상기 전극층(126)과 베이스(140) 사이를 전기적으로 절연하는 역할을 한다. 물론 상기 절연층(124)과 전극층(126)은 서로 완전하게 접착되어 서로 이격되지 않는 상태로 결합된다. 본 실시예에서 상기 절연층(124)은 PI(Poly Imide) 또는 PET(Polyehtylene terephthalate)로 이루어지는 것이 바람직하다. Next, the insulating layer 124 is disposed between the electrode layer 126 and the base 140 to electrically insulate between the electrode layer 126 and the base 140. Of course, the insulating layer 124 and the electrode layer 126 are completely bonded to each other and are bonded to each other without being spaced apart from each other. In this embodiment, the insulating layer 124 is preferably made of polyimide (PI) or polyethylene terephthalate (PET).

다음으로 접착층(122)은 상기 절연층(124)과 베이스(140)을 부착하는 구성요소이며, 본 실시예에서 이 접착층(122)은 에폭시, 아크릴 또는 실리콘 접착제 중에서 선택되는 어느 하나인 것이 바람직하다. Next, the adhesive layer 122 is a component that attaches the insulating layer 124 and the base 140, and in this embodiment, the adhesive layer 122 is preferably any one selected from epoxy, acrylic or silicone adhesive. .

다음으로 세라믹층(128)은 상기 전극층(126) 상부에 형성되며, 상기 정전척(120)의 최상측면을 형성하며, 실리콘 칩(30)이나 PCB 기판(30) 등의 제품과 직접 접촉하는 구성요소이다. 본 실시예에 따른 와이어 본딩장치는 상기 칩(30)이나 PCB 기판(30)을 흡착한 상태에서 열과 압력을 가하여 본딩작업을 진행하므로 상기 정전척(120)이 상당한 정도의 기계적 강도를 가져야 하며, 우수한 편평도를 가지는 것이 중요하다. 따라서 본 실시예에서는 상기 정전척(120)의 최상층에 편평도와 기계적 강도가 우수한 세라믹층(128)을 형성하는 것이다. 상기 세라믹층은 두께가 50 ~ 100 ㎛인이 바람직하다. Next, the ceramic layer 128 is formed on the electrode layer 126, forms the top surface of the electrostatic chuck 120, and is in direct contact with a product such as the silicon chip 30 or the PCB substrate 30. Element. In the wire bonding apparatus according to the present embodiment, since the bonding operation is performed by applying heat and pressure in a state in which the chip 30 or the PCB substrate 30 is adsorbed, the electrostatic chuck 120 should have a considerable mechanical strength. It is important to have good flatness. Therefore, in the present embodiment, the ceramic layer 128 having excellent flatness and mechanical strength is formed on the uppermost layer of the electrostatic chuck 120. The ceramic layer is preferably 50 ~ 100 ㎛ thickness.

본 실시예에서 상기 세라믹층(128)은 다양한 소재로 이루어질 수 있으며, 예를 들어 BaTiO3 또는 TiO2로 이루어질 수 있다.
In this embodiment, the ceramic layer 128 may be made of various materials, for example, BaTiO 3 or TiO 2 .

도 4는 다른 실시예에 따른 정전척(220)의 구조를 도시하는 도면이다. 도 4에 따르면 본 실시예에 따른 정전척은 도 3의 실시예에 따른 정전척과 거의 동일한 구조를 가지며, 절연층이 2층 이상의 다층으로 구성되는 부분이 상이하다. 이는 상기 전극층(226)과 베이스(140) 사이의 전기적인 절연을 더욱 확실하게 하기 위한 것과, 상기 정전척 자체의 기계적인 강도를 보강하기 위한 목적도 있다. 구체적으로 상기 절연층(224)은, 그 사이에 중간 절연층(224b)가 삽입되어 서로를 견고하게 접착하는 2개 이상의 절연층(224a, 224c)로 이루어질 수 있다. 물론 여기에서도 상기 중간 접착층(224b)은 상기 접착층(124)과 동일한 소재로 이루어지는 것이 바람직하다.
4 is a diagram illustrating a structure of an electrostatic chuck 220 according to another embodiment. According to FIG. 4, the electrostatic chuck according to the present embodiment has a structure substantially the same as that of the electrostatic chuck according to the embodiment of FIG. 3, and a portion in which an insulating layer is formed of two or more multilayers is different. This is to further ensure electrical insulation between the electrode layer 226 and the base 140, and also to reinforce the mechanical strength of the electrostatic chuck itself. In detail, the insulating layer 224 may be formed of two or more insulating layers 224a and 224c inserted with an intermediate insulating layer 224b therebetween to firmly adhere to each other. Of course, the intermediate adhesive layer 224 b is preferably made of the same material as the adhesive layer 124.

다음으로 도 5는 또 다른 실시예에 따른 정전척(320)의 구조를 도시하는 도면이다. 도 5에 따르면 본 실시예에 따른 정전척은 도 4의 실시예에 따른 정전척과 거의 동일한 구조를 가지며, 다만 상기 전극층(326)과 세라믹층(328) 사이에 상부 절연층(329)가 더 형성되는 것이 상이하다. 이 상부 절연층(329)은 상기 전극층(326)과 상기 세라믹층(328) 사이를 전기적으로 절연하는 구성요소이다.
5 is a diagram showing the structure of an electrostatic chuck 320 according to another embodiment. According to FIG. 5, the electrostatic chuck according to the present embodiment has a structure substantially the same as that of the embodiment of FIG. 4, except that an upper insulating layer 329 is further formed between the electrode layer 326 and the ceramic layer 328. It is different. The upper insulating layer 329 is a component that electrically insulates the electrode layer 326 from the ceramic layer 328.

본 실시예에 따른 히터 블럭(100)은 도 1에 도시된 바와 같이, 일반적인 PCB 기판(20) 뿐만아니라, 도 2에 도시된 바와 같이, 실리콘 칩(30)이 PCB 기판(30) 표면에 부착된 스택 제품의 경우에도 히터 블럭(100)의 구조 변경없이 그대로 사용할 수 있는 장점이 있다. In the heater block 100 according to the present embodiment, as shown in FIG. 1, as well as a general PCB substrate 20, as shown in FIG. 2, the silicon chip 30 is attached to the PCB substrate 30 surface. Even in the case of a stacked product, there is an advantage that it can be used as it is without changing the structure of the heater block 100.

또한 다양한 패키지 형상의 변화나 반도체 칩의 위치 변화에도 불구하고 히터 블럭(100)의 형상이나 구조 변경없이 범용적으로 사용할 수 있다. In addition, in spite of various package shapes or semiconductor chip positions, the heater block 100 can be used universally without changing the shape or structure of the heater block 100.

또한 본 실시예에 따른 히터 블럭(10)은 종래와 달리 기체의 공급 및 배기를 위한 복잡한 배관이 형성 또는 설치되지 않아도 되므로, 구조가 간단해지고, 조작 방법도 용이해지는 장점이 있다.
In addition, since the heater block 10 according to the present embodiment does not need to be formed or installed a complicated pipe for supplying and exhausting gas unlike the related art, there is an advantage in that the structure is simple and the operation method is easy.

100 : 본 실시예에 따른 히터 블럭 20 : PCB 기판
30 : 반도체 칩 120 : 제1 실시예에 따른 정전척
122 : 접착층 124 : 절연층
126 : 전극층 128 : 세라믹층
140 : 베이스 220 : 제2 실시예에 따른 정전척
320 : 제3 실시예에 따른 정전척100 heater block 20 according to the embodiment 20 PCB substrate
30 semiconductor chip 120 electrostatic chuck according to the first embodiment
122: adhesive layer 124: insulating layer
126: electrode layer 128: ceramic layer
140: base 220: electrostatic chuck according to the second embodiment
320: electrostatic chuck according to the third embodiment

Claims (7)

실리콘 칩을 PCB 기판에 부착하고 전기적으로 연결하는 와이어 본딩장치에 있어서,
상기 실리콘 칩 또는 PCB 기판을 정전기력으로 고정하는 정전척;
상기 정전척을 지지하는 베이스;를 구비하며,
상기 정전척은,
상기 베이스 상측에 형성되며, 외부의 전류를 공급받아 정전력을 발생시키는 전극층;
상기 베이스와 전극층 사이에 형성되며, 상기 전극층과 베이스를 전기적으로 절연하는 절연층;
상기 절연층과 상기 베이스 사이에 형성되며, 상기 절연층을 상기 베이스에 접착하는 접착층;
상기 전극층 상부에 형성되는 세라믹층;을 포함하는 것을 특징으로 하는 와이어 본딩장치.In the wire bonding apparatus for attaching and electrically connecting the silicon chip to the PCB substrate,
An electrostatic chuck that fixes the silicon chip or PCB substrate with an electrostatic force;
A base for supporting the electrostatic chuck;
The electrostatic chuck,
An electrode layer formed on the base and configured to receive an external current to generate electrostatic power;
An insulating layer formed between the base and the electrode layer to electrically insulate the electrode layer and the base;
An adhesive layer formed between the insulating layer and the base and adhering the insulating layer to the base;
And a ceramic layer formed on the electrode layer. 제1항에 있어서, 상기 절연층은,
중간 접착층에 의하여 부착되는 2개 이상의 절연층으로 이루어지는 것을 특징으로 하는 와이어 본딩장치.The method of claim 1, wherein the insulating layer,
A wire bonding apparatus comprising two or more insulating layers attached by an intermediate adhesive layer. 제1항에 있어서, 상기 전극층과 세라믹층 사이에는,
상부 절연층이 더 형성되는 것을 특징으로 하는 와이어 본딩장치.The method of claim 1, wherein between the electrode layer and the ceramic layer,
Wire bonding apparatus, characterized in that the upper insulating layer is further formed. 제1항에 있어서, 상기 세라믹층은,
BaTiO3 또는 TiO2로 이루어지는 것을 특징으로 하는 와이어 본딩장치.The method of claim 1, wherein the ceramic layer,
Wire bonding apparatus consisting of BaTiO 3 or TiO 2 . 제1항에 있어서, 상기 절연층은,
PI(Poly Imide) 또는 PET(Polyehtylene terephthalate)로 이루어지는 것을 특징으로 하는 와이어 본딩장치.The method of claim 1, wherein the insulating layer,
Wire bonding apparatus, characterized in that made of polyimide (PI) or polyethylene terephthalate (PET). 제1항에 있어서, 상기 접착층은,
에폭시, 아크릴 또는 실리콘 접착제 중에서 선택되는 어느 하나인 것을 특징으로 하는 와이어 본딩장치.The method of claim 1, wherein the adhesive layer,
Wire bonding apparatus, characterized in that any one selected from epoxy, acrylic or silicone adhesive. 제1항에 있어서, 상기 세라믹층은,
두께가 50 ~ 100 ㎛인 것을 특징으로 하는 와이어 본딩장치.The method of claim 1, wherein the ceramic layer,
Wire bonding apparatus, characterized in that the thickness of 50 ~ 100 ㎛.
KR1020100140312A 2010-12-31 2010-12-31 Wire bonding apparatus KR20120078115A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100140312A KR20120078115A (en) 2010-12-31 2010-12-31 Wire bonding apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100140312A KR20120078115A (en) 2010-12-31 2010-12-31 Wire bonding apparatus

Publications (1)

Publication Number Publication Date
KR20120078115A true KR20120078115A (en) 2012-07-10

Family

ID=46711507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100140312A KR20120078115A (en) 2010-12-31 2010-12-31 Wire bonding apparatus

Country Status (1)

Country Link
KR (1) KR20120078115A (en)

Similar Documents

Publication Publication Date Title
US8884343B2 (en) System in package and method for manufacturing the same
JP4785917B2 (en) Multi-chip module manufacturing method
KR20030075860A (en) Structure for stacking semiconductor chip and stacking method
TWI395316B (en) Multi-chip module package
CN100380653C (en) Semiconductor device and method of manufacturing semiconductor device
JP2013080924A (en) Electric power module package and manufacturing method of the same
JP6741419B2 (en) Semiconductor package and manufacturing method thereof
TW200514220A (en) Thermal enhanced package structure and its formation method
CN107851632A (en) The method being used for producing the semiconductor devices and corresponding device
KR20120078115A (en) Wire bonding apparatus
TW201110250A (en) Package substrate structure and method of forming same
KR20150031399A (en) Method for packaging flexible device using holding wafer, and flexible device manufactured by the same
US7378616B2 (en) Heating apparatus and method for semiconductor devices
KR101220920B1 (en) Wire bonding apparatus and method
JP5233339B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2013165157A (en) Manufacturing method of semiconductor device
JP2007134618A5 (en)
JP2020202241A (en) Flip chip package, flip chip package substrate and method of manufacturing flip chip package
JP3630043B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP5516225B2 (en) Electronic device and manufacturing method thereof
KR20110098510A (en) Mounting method for the semiconductor chip
JP2011054725A (en) Semiconductor device and method of manufacturing the same
JP5233338B2 (en) Semiconductor device and manufacturing method of semiconductor device
KR20000007325A (en) Semiconductor package having chip-on-chip structure and fabricating method of the same
JP2005286246A (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application