KR20120076213A - 간접 열 결정화 박막 트랜지스터 기판 - Google Patents
간접 열 결정화 박막 트랜지스터 기판 Download PDFInfo
- Publication number
- KR20120076213A KR20120076213A KR1020100138260A KR20100138260A KR20120076213A KR 20120076213 A KR20120076213 A KR 20120076213A KR 1020100138260 A KR1020100138260 A KR 1020100138260A KR 20100138260 A KR20100138260 A KR 20100138260A KR 20120076213 A KR20120076213 A KR 20120076213A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- thin film
- film transistor
- crystallization
- gate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 41
- 239000010409 thin film Substances 0.000 title claims abstract description 37
- 238000002425 crystallisation Methods 0.000 claims abstract description 35
- 230000008025 crystallization Effects 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims description 20
- 239000004020 conductor Substances 0.000 claims description 7
- 239000007769 metal material Substances 0.000 claims description 7
- 239000011651 chromium Substances 0.000 claims description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 abstract description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 12
- 239000012535 impurity Substances 0.000 description 8
- 239000010408 film Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000010512 thermal transition Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 탑 게이트 구조의 박막 트랜지스터를 구비한 간접 열 결정화 박막 트랜지스터 기판에 관한 것이다. 본 발명에 의한 간접 열 결정화 박막 트랜지스터 기판은, 기판; 상기 기판 위에 형성된 채널층; 상기 채널층의 일측 부에 연결된 소스 전극; 상기 소스 전극과 일정거리 이격되어 대향하며 상기 채널층의 타측 부에 연결된 드레인 전극; 상기 채널층에서 상기 소스 전극과 상기 드레인 전극 사이의 영역에 대응하는 채널층에 형성된 결정화 채널부; 상기 소스 전극, 상기 드레인 전극 및 상기 결정화 채널부 위에 형성된 게이트 절연막; 그리고 상기 게이트 절연막 위에서 상기 결정화 채널부와 중첩하는 게이트 전극을 포함한다. 본 발명은, 간접 열 결정화 공정시 게이트 전극의 아래 부분에만 선택적으로 열 결정화를 이룩함으로써, OFF 전류가 낮아진 스위칭 소자를 갖는 박막 트랜지스터 기판을 얻을 수 있다.
Description
본 발명은 간접 열 결정화(Indirect Thermal Crystalization: ITC) 방식을 이용한 박막 트랜지스터 (Thin Film Transistor: TFT) 기판에 관한 것이다. 특히, 본 발명은 탑 게이트(Top Gate) 구조의 박막 트랜지스터를 구비한 간접 열 결정화 박막 트랜지스터 기판에 관한 것이다.
액정표시장치 (Liquid Crystal Display Device: LCD) 혹은 유기발광 표시장치(Organic Light Emitting Diode Display: OLED)와 같은 평판 표시장치들은 능동 표시장치로서 활용하기 위해 다수의 박막 트랜지스터를 구비한 박막 트랜지스터 기판을 포함한다. 이와 같은 평판 표시 장치들에 사용하는 박막 트랜지스터의 채널을 구성하는 활성층은 통상 기판 상에 화학 증기 증착(Chemical Vapor Deposition: CVD) 방법을 사용하여 형성한다. 이러한 방법으로 형성된 활성층은 비정질 실리콘으로서 ~ 1㎠/Vs 이하의 낮은 전자 이동도 (Electron Mobility)를 갖는다. 평판 표시장치들, 특히 유기발과 표시장치들이 점점 대형화가 요구되고, 개구율 및 휘도 향상이 요구됨에 따라서, 전자 이동도가 5㎠/Vs 이상인 (경우에 따라서는 10㎠/Vs 이상) 다결정 박막 트랜지스터의 필요성이 커지고 있다. 이를 위해, 비정질 실리콘을 열처리하여 다결정 실리콘층으로 결정화하는 기술이 사용되고 있다.
간접 열 결정화 기술은 기존의 UV 엑시머 레이저에 비해 안정적인 적외선 다이오드 레이저를 이용하여 열 전이층(Heat Transition Layer: HTL)에 레이저 광을 조사하여 열로 변환하고, 이 때 발생하는 순간적인 고온의 열을 이용하여 비정질 실리콘을 결정화 실리콘으로 형성하는 기술이다. 다이오드 레이저를 이용하여 열 전이층을 통해 간접적으로 비정질 실리콘 층을 결정화함으로써 균일한 소자 특성을 얻을 수 있다는 장점이 있다.
아몰퍼스 실리콘(a-Si)을 결정화 시키는 경우, 누설전류가 증가하는 경향이 나타날 수 있다. 박막 트랜지스터 전체 영역에 걸쳐서 채널층을 결정화하여 박막 트랜지스터 기판을 제조하는데, 이는 스위칭 소자인 박막 트랜지스터의 OFF 전류가 큰 값을 가져 누설 전류가 증가하는 문제가 있을 수 있다.
본 발명의 목적은 종래 기술의 문제점을 극복하기 위해 고안된 것으로, 소스 전극과 드레인 전극 사이의 채널부분만 선택적으로 결정화된 스위칭 소자를 구비한 박막 트랜지스터 기판을 제공하는 데 있다. 본 발명의 다른 목적은, 소스-드레인 전극이 하부층의 동일한 평면상에 위치하고, 게이트 전극이 상부에 위치한 탑 게이트 코플라나 구조의 박막 트랜지스터에서, 소스-드레인 전극 사이의 채널부분만을 게이트 전극을 이용하여 선택적으로 결정화한 박막 트랜지스터 기판을 제공하는 데 있다.
본 발명에 의한 간접 열 결정화 박막 트랜지스터 기판은, 기판; 상기 기판 위에 형성된 채널층; 상기 채널층의 일측 부에 연결된 소스 전극; 상기 소스 전극과 일정거리 이격되어 대향하며 상기 채널층의 타측 부에 연결된 드레인 전극; 상기 채널층에서 상기 소스 전극과 상기 드레인 전극 사이의 영역에 대응하는 채널층에 형성된 결정화 채널부; 상기 소스 전극, 상기 드레인 전극 및 상기 결정화 채널부 위에 형성된 게이트 절연막; 그리고 상기 게이트 절연막 위에서 상기 결정화 채널부와 중첩하는 게이트 전극을 포함한다.
상기 게이트 전극은, 빛을 흡수하는 금속 물질을 포함하는 것을 특징으로 한다.
상기 빛을 흡수하는 금속 물질은, 몰리브덴(Mo), 크롬(Cr) 및 탄탈(Ta) 중 적어도 어느 하나를 포함하는 것을 특징으로 한다.
상기 소스 전극 및 상기 드레인 전극은, 투명 도전 물질을 포함하는 것을 특징으로 한다.
상기 투명 도전 물질은, ITO(Indium Tin Oxide) 및 IZO(Indium Zinc Oxide) 중 적어도 어느 하나를 포함하는 것을 특징으로 한다.
상기 게이트 전극과 상기 결정화 채널부는 동일한 크기를 갖고, 동일한 위치에서 중첩되는 것을 특징으로 한다.
상기 소스 전극에 연결되고, 상기 기판에서 세로 방향으로 진행하는 데이터 배선; 상기 게이트 전극에 연결되고, 상기 기판에서 가로 방향으로 진행하는 게이트 배선; 그리고 상기 드레인 전극에 연결되고, 상기 데이터 배선과 상기 게이트 배선으로 둘러싸인 영역 내에 형성되는 화소 전극을 더 포함하는 것을 특징으로 한다.
본 발명에 의한 간접 열 결정화 박막 트랜지스터 기판은, 게이트 전극이 소스-드레인 전극보다 상부에 위치하는 탑 게이트 구조를 갖는다. 특히, 게이트 전극은 소스-드레인 전극 사이의 채널부와 동일한 크기를 갖고 중첩된 구조를 갖는다. 따라서, 게이트 전극을 마스크로 하여 다이오드 레이저를 채널층에 조사함으로써, 게이트 전극에 의해 채널부만 선택적으로 결정화된 스위칭 소자를 구비한 박막 트랜지스터 기판을 얻을 수 있다. 또한, 게이트 전극은 빛을 흡수하는 금속 물질을, 그리고 소스-드레인 전극은 투명 도전물질을 포함하여, 간접 열 결정화 공정시 게이트 전극의 아래 부분에만 선택적으로 열 결정화를 이룩할 수 있다. 이로써, OFF 전류가 낮아진 스위칭 소자를 갖는 박막 트랜지스터 기판을 얻을 수 있다.
도 1은 종래 기술에 의한 액정표시장치에 포함된 간접 열 결정화 기술을 이용한 다결정 박막 트랜지스터 기판 구조를 나타내는 평면도.
도 2a 내지 2e는 본 발명의 제1 실시 예에 의한 다결정 박막 트랜지스터 기판을 제조하는 공정을 나타내는 단면도들.
도 3은 본 발명의 제2 실시 예에 의한 다결정 박막 트랜지스터 기판의 구조를 나타내는 단면도.
도 4는 본 발명에 의해 OFF-전류가 감소한 다결정 박막 트랜지스터의 특성을 나타낸 그래프.
도 2a 내지 2e는 본 발명의 제1 실시 예에 의한 다결정 박막 트랜지스터 기판을 제조하는 공정을 나타내는 단면도들.
도 3은 본 발명의 제2 실시 예에 의한 다결정 박막 트랜지스터 기판의 구조를 나타내는 단면도.
도 4는 본 발명에 의해 OFF-전류가 감소한 다결정 박막 트랜지스터의 특성을 나타낸 그래프.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다. 도 1은 종래 기술에 의한 액정표시장치에 포함된 간접 열 결정화 기술을 이용한 다결정 박막 트랜지스터 기판 구조를 나타내는 평면도이다. 도 2a 내지 2e는 본 발명의 제1 실시 예에 의한 다결정 박막 트랜지스터 기판을 제조하는 공정을 나타내는 단면도들이다.
기판(SUB) 위에 비정질 실리콘 물질과 불순물이 포함된 비정질 실리콘 층을 연속으로 증착한다. 제1 마스크 공정으로 비정질 실리콘 물질과 불순물이 포함된 비정질 실리콘 물질을 동시에 패턴하여, 비정질 채널층(Si)과 비정질 불순물 층(PSi)을 형성한다. (도 2a)
비정질 채널층(Si)과 비정질 불순물 층(PSi)이 형성된 기판(SUB) 전면에 ITO(Indium Tin Oxide) 혹은 IZO(Indium Zinc Oxide)와 같은 투명 도전물질을 증착하고 제2 마스크 공정으로 패턴하여 비정질 불순물 층(PSi)의 일측 변과 접촉하는 소스 전극(S), 그리고 소스 전극(S)과 일정 거리 이격하여 비정질 불순물 층(PSi)의 타측 변과 접촉하는 드레인 전극(D)을 형성한다. 또한, 소스 전극(S)은 기판(SUB) 위에서 세로 방향으로 진행하는 데이터 배선(DL)으로 연장 및 확장될 수 있다. 그리고, 드레인 전극(D)은 화소 전극(PXL)로 연장 및 확장될 수 있다. 소스 전극(D) 및 드레인 전극(D)을 마스크로 하여 비정질 불순물 층(PSi)을 패턴하여 오믹 접촉층(n)을 형성한다. 이로써, 오믹 접촉층(n)을 매개로 하여 소스 전극(S)과 드레인 전극(D)이 접촉하는 채널층(A)이 완성된다. (도 2b)
소스 전극(S), 드레인 전극(D) 그리고 채널층(A)이 완성된 기판(SUB) 전면에 게이트 절연막(GI)를 도포한다. 게이트 절연막(GI) 위에 몰리브덴(Mo), 크롬(Cr), 탄탈(Ta) 등과 같은 빛을 흡수하는 금속 물질을 증착하고 제3 마스크 공정으로 패턴하여 게이트 전극(G)을 형성한다. 특히, 게이트 전극(G)은 소스 전극(S)과 드레인 전극(D)의 이격 공간인 채널층(A)의 채널 부분과 동일한 크기를 갖고 중첩되도록 형성하는 것이 바람직하다. 게이트 전극(G)은 기판(SUB) 위에서 가로 방향으로 진행하는 게이트 배선(GL)로 연장 및 확장될 수 있다. (도 2c)
게이트 전극(G)이 형성된 기판(SUB) 위에서 다이오드 레이저를 기판(SUB) 전면에 걸쳐 스캔하면서 레이저 빔(LA)를 조사한다. 그러면, 빛을 흡수하는 금속 물질을 포함하는 게이트 전극(G)은 레이저 빔을 흡수하여 가열된다. 이 가열된 열로 인해 게이트 전극(G) 아래에 위치하는 채널층(A)이 결정화가 이루어진다. 특히, 소스 전극(S)과 드레인 전극(D)은 빛을 투과하는 투명 도전물질로 이루어져 있으므로, 게이트 전극(G)의 크기와 동일한 채널부분만이 선택적으로 결정화된다. 즉, 채널층(A)에서 소스 전극(S) 및 드레인 전극(D)과 중첩된 부분은 비정질 실리콘 상태를 유지하지만, 채널 부분만 선택적으로 결정화 채널부(PA)가 된다. 또한, 소스 전극(S) 및 드레인 전극(D)의 하부에 위치한 오믹 접촉층(n)도 불순물이 포함된 비정질 실리콘 상태를 유지한다. (도 1d)
간접 열 결정화 방법으로 결정화 채널부(PA)를 형성한 후, 기판(SUB) 전면에 보호막(PAS)을 도포하여, 박막 트랜지스터 기판을 완성한다. (도 1e)
경우에 따라서는, 데이터 배선(DL)과 게이트 배선(GL)을 보호막(PAS) 위에서 저저항 물질인 알루미늄(Al) 혹은 구리(Cu)와 같은 물질로 형성하고, 각각 소스 전극(S) 및 게이트 전극(G)과 콘택홀을 통해 연결하도록 구성할 수도 있다. 이에 대한 내용은 당해 기술자들에게 있어 자명한 내용이므로 상세한 설명은 생략한다.
제1 실시 예에서는 게이트 전극(G)을 이용하여 채널층(A)의 채널 부분만을 선택적으로 결정화한 결정화 채널부(PA)를 갖는 간접 열 결정화 박막 트랜지스터 기판의 제조 방법 및 그 구조를 설명하였다. 제1 실시 예에서 알 수 있듯이, 결정화 채널부(PA)의 크기는 빛을 흡수하는 게이트 전극(G)의 크기에 의해 결정된다. 따라서, 게이트 전극(G)의 크기를 이용하여 결정화 채널부(PA) 영역을 선택적으로 조절할 수 있다.
이와 같이 선택적으로 채널 부분만을 결정화한 박막 트랜지스터의 특성은 도 4에 도시한 그래프와 같이 OFF-전류가 감소하는 것을 알 수 있었다. 도 4는 본 발명에 의해 OFF-전류가 감소한 결정화 채널부(PA)를 갖는 다결정 박막 트랜지스터의 특성을 나타낸 그래프이다. 도 4에서 점선은 채널층 전체가 결정화되어 OFF-전류가 큰 값을 갖는 경우를 나타낸다. 본 발명에 의해 선택적으로 결정화 채널부(PA)를 갖는 경우, 실선과 같이 OFF-전류가 감소하는 결과를 얻을 수 있었다.
도 3을 참조하여 제2 실시 예에서는 게이트 전극(G)의 크기를 다르게 형성하고 간접 열 결정화를 수행한 경우의 박막 트랜지스터 기판을 설명한다. 도 3은 본 발명의 제2 실시 예에 의한 다결정 박막 트랜지스터 기판의 구조를 나타내는 단면도이다.
필요에 따라서는, 채널층(A) 전체를 결정화 시킬 경우가 있을 수 있다. 또는 채널층(A)의 채널부분만 아니라 오믹 접촉층(n)의 일부도 결정화하여 스위칭 소자의 특성을 개선할 필요가 있을 수 있다. 이런 경우에는 게이트 전극(G)의 크기를 좀더 크게 형성하여 오믹 접촉층(n)의 일부도 결정화한 결정화 오믹 접촉층(Pn)을 형성할 수 있다. 또는 게이트 전극(G)을 채널층(A) 및 오믹 접촉층(n) 전체 영역을 포함하도록 크게 형성하여 결정화 채널층(A) 및 결정화 오믹 접촉층(Pn)을 형성할 수도 있다.
또한, 상기 실시 예들에 알 수 있듯이, 본 발명에 의한 간접 열 결정화 박막 트랜지스터 기판은 결정화 공정에서 별도의 마스크를 필요로 하지 않는다. 따라서, 제조 공정이 단순하고, 비용이 저렴한 공정으로 우수한 특성을 갖는 결정화 박막 트랜지스터 기판을 얻을 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정해져야만 할 것이다.
T: 박막 트랜지스터 GL: 게이트 배선
DL: 데이터 배선 G: 게이트 전극
A: 반도체 채널층 n: 오믹 접촉층
S: 소스 전극 D: 드레인 전극
DH: 드레인 콘택홀 GI: 게이트 절연막
PAS: 보호막 PXL: 화소 전극
LA: 레이저 빔 PA: 결정화 채널층
Pn: 결정화 오믹 접촉층
DL: 데이터 배선 G: 게이트 전극
A: 반도체 채널층 n: 오믹 접촉층
S: 소스 전극 D: 드레인 전극
DH: 드레인 콘택홀 GI: 게이트 절연막
PAS: 보호막 PXL: 화소 전극
LA: 레이저 빔 PA: 결정화 채널층
Pn: 결정화 오믹 접촉층
Claims (7)
- 기판;
상기 기판 위에 형성된 채널층;
상기 채널층의 일측 부에 연결된 소스 전극;
상기 소스 전극과 일정거리 이격되어 대향하며 상기 채널층의 타측 부에 연결된 드레인 전극;
상기 채널층에서 상기 소스 전극과 상기 드레인 전극 사이의 영역에 대응하는 채널층에 형성된 결정화 채널부;
상기 소스 전극, 상기 드레인 전극 및 상기 결정화 채널부 위에 형성된 게이트 절연막; 그리고
상기 게이트 절연막 위에서 상기 결정화 채널부와 중첩하는 게이트 전극을 포함하는 것을 특징으로 하는 간접 열 결정화 박막 트랜지스터 기판.
- 제 1 항에 있어서,
상기 게이트 전극은, 빛을 흡수하는 금속 물질을 포함하는 것을 특징으로 하는 간접 열 결정화 박막 트랜지스터 기판.
- 제 2 항에 있어서,
상기 빛을 흡수하는 금속 물질은, 몰리브덴(Mo), 크롬(Cr) 및 탄탈(Ta) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 간접 열 결정화 박막 트랜지스터 기판.
- 제 1 항에 있어서,
상기 소스 전극 및 상기 드레인 전극은, 투명 도전 물질을 포함하는 것을 특징으로 하는 간접 열 결정화 박막 트랜지스터 기판.
- 제 4 항에 있어서,
상기 투명 도전 물질은, ITO(Indium Tin Oxide) 및 IZO(Indium Zinc Oxide) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 간접 열 결정화 박막 트랜지스터 기판.
- 제 1 항에 있어서,
상기 게이트 전극과 상기 결정화 채널부는 동일한 크기를 갖고, 동일한 위치에서 중첩되는 것을 특징으로 하는 간접 열 결정화 박막 트랜지스터 기판.
- 제 1 항에 있어서,
상기 소스 전극에 연결되고, 상기 기판에서 세로 방향으로 진행하는 데이터 배선;
상기 게이트 전극에 연결되고, 상기 기판에서 가로 방향으로 진행하는 게이트 배선; 그리고
상기 드레인 전극에 연결되고, 상기 데이터 배선과 상기 게이트 배선으로 둘러싸인 영역 내에 형성되는 화소 전극을 더 포함하는 것을 특징으로 하는 간접 열 결정화 박막 트랜지스터 기판.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100138260A KR20120076213A (ko) | 2010-12-29 | 2010-12-29 | 간접 열 결정화 박막 트랜지스터 기판 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100138260A KR20120076213A (ko) | 2010-12-29 | 2010-12-29 | 간접 열 결정화 박막 트랜지스터 기판 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20120076213A true KR20120076213A (ko) | 2012-07-09 |
Family
ID=46709966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100138260A KR20120076213A (ko) | 2010-12-29 | 2010-12-29 | 간접 열 결정화 박막 트랜지스터 기판 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20120076213A (ko) |
-
2010
- 2010-12-29 KR KR1020100138260A patent/KR20120076213A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5059703B2 (ja) | 薄膜トランジスタ、その製造方法、これを含む有機電界発光表示装置、及びその製造方法 | |
| US9799677B2 (en) | Structure of dual gate oxide semiconductor TFT substrate | |
| US20160163746A1 (en) | Display device and method of fabricating the same | |
| KR101827848B1 (ko) | 박막 트랜지스터 및 이를 구비한 표시 장치 | |
| WO2016101719A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| KR20060081152A (ko) | 박막 트랜지스터 표시판 | |
| US9698177B1 (en) | Method for manufacturing N-type TFT | |
| US10121883B2 (en) | Manufacturing method of top gate thin-film transistor | |
| US7923726B2 (en) | TFT substrate for display device with a semiconductor layer that extends beyond the gate electrode structure and manufacturing method of the same | |
| US9887213B2 (en) | Method for manufacturing thin film transistor and related active layer for thin film transistor, thin film transistor, array substrate, and display apparatus | |
| US10090401B2 (en) | Thin film transistor, manufacturing method thereof, and display device including the same | |
| US7834397B2 (en) | Thin film transistor, method of fabricating the same, and a display device including the thin film transistor | |
| US8603869B2 (en) | Method of fabricating thin film transistor having amorphous and polycrystalline silicon | |
| JP5475250B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US8704236B2 (en) | Thin film transistor and flat panel display device including the same | |
| KR20120076213A (ko) | 간접 열 결정화 박막 트랜지스터 기판 | |
| US20200105796A1 (en) | Array substrate, method for fabricating array substrate and display | |
| US8476636B2 (en) | Poly-Si thin film transistor and method of manufacturing the same | |
| WO2018223434A1 (zh) | 一种阵列基板及显示装置 | |
| KR20120000254A (ko) | 간접 열 결정화 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20070095043A (ko) | 표시 장치의 제조 방법 | |
| KR101671524B1 (ko) | 간접 열 결정화 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20110138840A (ko) | 간접 열 결정화 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101695024B1 (ko) | 간접 열 결정화 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101771251B1 (ko) | 간접 열 결정화 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |