KR20120076174A - Liquid crystal display device having column spacer and manufacturing method thereof - Google Patents

Liquid crystal display device having column spacer and manufacturing method thereof Download PDF

Info

Publication number
KR20120076174A
KR20120076174A KR1020100138205A KR20100138205A KR20120076174A KR 20120076174 A KR20120076174 A KR 20120076174A KR 1020100138205 A KR1020100138205 A KR 1020100138205A KR 20100138205 A KR20100138205 A KR 20100138205A KR 20120076174 A KR20120076174 A KR 20120076174A
Authority
KR
South Korea
Prior art keywords
layer
column spacer
liquid crystal
protrusion
crystal display
Prior art date
Application number
KR1020100138205A
Other languages
Korean (ko)
Other versions
KR101816926B1 (en
Inventor
윤재호
강문수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100138205A priority Critical patent/KR101816926B1/en
Publication of KR20120076174A publication Critical patent/KR20120076174A/en
Application granted granted Critical
Publication of KR101816926B1 publication Critical patent/KR101816926B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • G02F1/13394Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133512Light shielding layers, e.g. black matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136277Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

PURPOSE: A liquid crystal display device with a column spacer and a manufacturing method thereof are provided to prevent the mismatch between a column spacer and a protrusion. CONSTITUTION: A first substrate includes at least one column spacer. The column spacer is formed on a color filter. Gate lines(122) and data lines(172) define a plurality of pixel areas. Thin film transistors are formed at every pixel area. A protrusion part of a second substrate(100) supports the column spacer. A depression part is formed on the central portion of the column spacer wherein the protrusion part is inserted into the depression part.

Description

컬럼 스페이서를 갖는 액정표시장치 및 이의 제조방법{LIQUID CRYSTAL DISPLAY DEVICE HAVING COLUMN SPACER AND MANUFACTURING METHOD THEREOF}Liquid crystal display having a column spacer and a method of manufacturing the same {LIQUID CRYSTAL DISPLAY DEVICE HAVING COLUMN SPACER AND MANUFACTURING METHOD THEREOF}

본 발명은 액정표시장치에 관한 것으로, 특히 눌림에 의한 얼룩방지와 셀갭의 유지를 위한 하나이상의 컬럼 스페이서(Column Spacer)를 갖는 액정표시장치 및 이의 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device having at least one column spacer for preventing staining by pressing and maintaining a cell gap, and a manufacturing method thereof.

액정표시장치는 소정거리 이격되어 합착된 두 기판사이에 개재된 액정의 광학적 이방성과 복굴절 특성을 이용하여 영상을 구현하는 전자정보 디스플레이 장치이다.A liquid crystal display device is an electronic information display device that realizes an image by using optical anisotropy and birefringence characteristics of a liquid crystal interposed between two substrates bonded to each other by a predetermined distance.

도 1은 종래의 액정표시장치의 기판 일부를 도시한 도면이다. 이하의 설명에서는 전계가 수평방향으로 인가되는 횡전계 방식 액정표시장치의 일 예로서 설명한다. 1 is a view showing a portion of a substrate of a conventional liquid crystal display device. In the following description, an example of a transverse electric field type liquid crystal display device in which an electric field is applied in a horizontal direction will be described.

도시한 바와 같이, 통상의 액정표시장치의 기판은 종래에 따른 횡전계 방식 액정표시장치의 기판은, 기판(10)상에 일 방향으로 연장된 게이트 배선(22)과, 이와 평행하게 이격된 제 1 및 제 2 공통 배선(54a,54b)이 구성된다.As illustrated, a substrate of a conventional liquid crystal display device may include a substrate of a conventional transverse electric field type liquid crystal display device having a gate space 22 extending in one direction on the substrate 10 and spaced apart in parallel thereto. The first and second common wirings 54a and 54b are formed.

또한, 게이트 배선(22) 및 제1, 제2 공통 배선(54a,54b)과 교차하는 방향으로 데이터 배선(72)이 구성되며, 제 1 및 제 2 공통 배선(54a,54b)과 데이터 배선(72)이 교차하여 화소 영역(P)을 정의한다.In addition, the data wiring 72 is formed in a direction crossing the gate wiring 22 and the first and second common wirings 54a and 54b, and the first and second common wirings 54a and 54b and the data wiring ( 72 intersect to define the pixel region P. FIG.

게이트 배선(22)과 데이터 배선(72)의 교차부에는 게이트 배선(22)의 일부인 게이트 전극(24)과, 상기 게이트 전극(24)의 상부에 위치하는 액티브층(40)과, 상기 액티브층(40)의 상부에 위치하여 서로 이격된 소스 전극(42)과 드레인 전극(44)으로 구성된 박막트랜지스터(TFT)가 위치한다.At the intersection of the gate wiring 22 and the data wiring 72, the gate electrode 24 which is a part of the gate wiring 22, the active layer 40 positioned on the gate electrode 24, and the active layer A thin film transistor TFT formed of a source electrode 42 and a drain electrode 44 spaced apart from each other and positioned above the 40 is positioned.

화소 영역(P)의 양측에는 전술한 제1 및 제2 공통 배선(54a,54b)과 동일층 동일물질로 형성되고, 화소 영역(P)의 양측에서 제1 및 제2 공통 배선(54a,54b)과 수직하게 각각 연결된 제1 공통 전극(81)이 구성되고, 화소 영역(P)의 중심 영역에는 제2 공통 배선(54b)과 접촉하면서 수직하게 연장된 막대 형상의 투명한 제2 공통 전극(82)이 구성된다.Both sides of the pixel region P are formed of the same material as the first and second common lines 54a and 54b described above, and the first and second common lines 54a and 54b are formed on both sides of the pixel region P. The first common electrode 81 is vertically connected to each other, and the rod-shaped transparent second common electrode 82 extends vertically in contact with the second common wire 54b in the center area of the pixel area P. ) Is configured.

또한, 제2 공통 전극(82) 사이에 화소 전극(80)이 구성되며, 화소 전극(80)은 드레인 전극(44)과 접촉하는 인출부(68)에서 연장된 투명한 막대 형상이다.In addition, the pixel electrode 80 is formed between the second common electrode 82, and the pixel electrode 80 has a transparent bar shape extending from the lead portion 68 contacting the drain electrode 44.

여기서, 제1 공통 배선(54a)과 상부의 인출부(68)는 두 구성사이에 개재된 절연막과 함께, 보조 용량부(Cst)를 형성한다.Here, the first common wiring 54 a and the lead portion 68 at the upper portion together with the insulating film interposed between the two components form the storage capacitor portion Cst.

전술한 구조의 횡전계 방식 기판(10)의 상부로 합착되는 컬러필터 기판(미도시)에는 이격된 갭(gap)을 유지하기 위한 갭 스페이서(91)와, 눌림을 방지하기 위한 눌림 스페이서(92)가 배치된다.The color filter substrate (not shown) bonded to the upper portion of the transverse electric field-type substrate 10 having the above-described structure has a gap spacer 91 for maintaining a spaced gap, and a pressing spacer 92 for preventing the pressing. ) Is placed.

눌림 스페이서(92)는 액정패널에 외부로부터 가해지는 눌림에 의한 빛샘 불량을 방지하는 역할을 한다.The pressing spacer 92 serves to prevent light leakage defects caused by pressing applied to the liquid crystal panel from the outside.

상세하게는, 액정패널은 외부로부터 눌림과 같은 외력이 가해질 경우, 빛샘 불량이 발생하게 되며, 이러한 빛샘불량은 외력에 의해 전술한 기판(10)과 컬러필터 기판간에 미끄러짐이 발생하여 액정패널의 휨이 발생하게 되는데 기인한다.In detail, when an external force such as pressing from the outside is applied to the liquid crystal panel, light leakage defects are generated, and such light leakage is caused by slippage between the substrate 10 and the color filter substrate due to the external force and thus the liquid crystal panel is warped. This is due to the occurrence.

즉, 액정패널의 휨 방향으로 기판(10)과 컬러필터 기판의 러빙 방향이 평행이 되지 않게 되고, 기판 표면에 인접한 액정이 휜 방향으로 평행하게 배열하게 되어 전체적으로 초기상태와 다른 배열을 하게 된다.That is, the rubbing directions of the substrate 10 and the color filter substrate are not parallel to each other in the bending direction of the liquid crystal panel, and the liquid crystals adjacent to the substrate surface are arranged in parallel in the X direction, thereby making a totally different arrangement from the initial state.

이와 같은 경우에는, 액정의 배열이 초기 블랙상태(black state)를 유지하지 못하게 되어 액정층을 통과한 빛이 정상부위와 다른 위상차(retardation)를 겪으며 회전하게 되어 빛샘이 나타나게 된다.In such a case, the arrangement of the liquid crystals does not maintain an initial black state, and the light passing through the liquid crystal layer rotates while undergoing a retardation different from that of the normal portion, resulting in light leakage.

또한, 갭 스페이서(91)는 두 기판의 이격된 갭을 유지하기 위한 기능을 하기 때문에, 두 기판과 맞닿도록 구성되어야 하고, 눌림 스페이서(92)는 두 기판 중 어느 하나와는 이격된 거리를 두어야 한다.In addition, since the gap spacer 91 functions to maintain the spaced gap between the two substrates, the gap spacer 91 should be configured to contact the two substrates, and the pressing spacer 92 should be spaced apart from any one of the two substrates. do.

이러한 갭 스페이서(91)와 눌림 스페이서(92)는 별도의 공정으로 제작하는 것 보다, 전술한 기판의 단차를 이용하는 편이 공정상 유리하며, 또한 화소 영역이 아닌 타 영역에 위치하도록 하는 것이 화질면에서 유리하다.The gap spacer 91 and the pressing spacer 92 are advantageous in terms of process rather than being manufactured in a separate process, and it is advantageous to position the gap spacer 91 and the pressed spacer 92 in another region instead of the pixel region. It is advantageous.

따라서, 박막트랜지스터(TFT)가 위치한 영역과 게이트 배선(22)또는 공통 배선(54a, 54b)이 위치한 영역의 단차를 이용하며 특히, 박막트랜지스터(TFT)에 대응하여 갭 스페이서(91)가 위치하도록 하고, 게이트 배선 또는 공통 배선(22,54a,54b)에 대응하여 눌림 스페이서(92)가 위치하도록 하는 것이 바람직하다.Therefore, the step difference between the region where the thin film transistor TFT is positioned and the region where the gate wiring 22 or the common wiring 54a and 54b are located is used. In particular, the gap spacer 91 is positioned so as to correspond to the thin film transistor TFT. In addition, it is preferable that the pressing spacers 92 are positioned corresponding to the gate wirings or the common wirings 22, 54a, and 54b.

이하, 단면도를 참조하여, 전술한 갭 스페이서 및 눌림 스페이서의 구성에 대해 좀 더 상세히 설명한다.Hereinafter, with reference to the cross-sectional view, the configuration of the above-described gap spacer and the pressing spacer will be described in more detail.

도 2는 도 1의 액정표시장치에서 II-II, III-III 부분을 따라 절단한 단면을 도시한 도면이다.FIG. 2 is a cross-sectional view taken along lines II-II and III-III of the liquid crystal display of FIG. 1.

도시한 바와 같이, 액정표시장치(30)는 전술한 기판구조를 갖는 어레이기판(10)과, 이의 상부로 위치하는 컬러필터기판(90)이 액정(미도시)을 사이에 두고 합착된다.As shown, the liquid crystal display device 30 is bonded to the array substrate 10 having the above-described substrate structure and the color filter substrate 90 positioned above the liquid crystal (not shown).

여기서, 컬러필터기판(90)은 컬러필터(94a,94b,94c)와, 블랙매트릭스(96)와 평탄화막 및 갭 스페이서(91)와 눌림 스페이서(92)가 구성된다.Here, the color filter substrate 90 includes color filters 94a, 94b, 94c, a black matrix 96, a planarization film, a gap spacer 91, and a depression spacer 92.

이때, 박막트랜지스터(TFT)가 형성된 영역과 게이트 배선(22)이 위치한 영역 사이에 단차가 발생하게 되며, 이러한 단차를 이용하기 위해 박막트랜지스터(TFT)의 액티브층(40a)과 소스 및 드레인 전극(42,44)을 형성하는 공정 중 같은 물질로 게이트 배선(22)의 일부 상부에 반도체 패턴(40b) 및 소스/드레인 금속패턴(47)이 적층된 돌기를 형성해 준다. In this case, a step is generated between the region where the thin film transistor TFT is formed and the region where the gate wiring 22 is located. In order to use the step, the active layer 40a of the thin film transistor TFT and the source and drain electrodes ( During the process of forming the 42 and 44, a protrusion in which the semiconductor pattern 40b and the source / drain metal pattern 47 are stacked is formed on a portion of the gate wiring 22.

또한, 눌림 스페이서(92)는 공통 배선(54a) 또는 게이트 배선(22)에 대응하여 구성될 수 있다.In addition, the pressing spacer 92 may be configured to correspond to the common wiring 54a or the gate wiring 22.

이러한 구조에 따라, 갭 스페이서(91)는 돌기에 견고하게 고정될 수 있어 갭 스페이서(91)와 돌기간의 마찰이 발생하기 않게 된다.According to this structure, the gap spacer 91 can be firmly fixed to the projection so that friction between the gap spacer 91 and the projection period does not occur.

그러나, 액정표시장치에 보다 큰 외력이 인가되는 경우, 전술한 구조만으로는 기판의 흔들림에 따른 갭 스페이서와 돌기간의 얼라인 이탈을 방지할 수 없으며, 외력에 따른 갭 스페이서와 돌기간의 어긋남이 계속적으로 발생하게 되어, 종래의 액정표시장치 구조로는 화면상에 나타나는 얼룩불량을 완전히 개선하기는 어렵다는 문제점이 있다. However, when a larger external force is applied to the liquid crystal display device, the above-described structure alone cannot prevent misalignment of the gap spacer and the projection due to the shaking of the substrate, and the gap between the gap spacer and the projection due to the external force is continuously maintained. As a result, it is difficult to completely improve a stain defect appearing on the screen in the conventional liquid crystal display device structure.

본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로, 컬럼 스페이서를 갖는 액정표시장치에서 컬럼 스페이서와 돌기를 보다 견고하게 고정할 수 있는 구조의 액정표시장치 및 이의 제조방법을 제공하는 데 그 목적이 있다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a liquid crystal display device having a structure capable of fixing the column spacer and the protrusions more firmly in the liquid crystal display device having the column spacer, and a method of manufacturing the same. have.

또한, 본 발명은 외부로부터 인가되는 강한 진동 및 충격에도 강한 지지력을 갖는 컬럼 스페이서를 갖는 액정표시장치 및 이의 제조방법을 제공하는 데 다른 목적이 있다.In addition, another object of the present invention is to provide a liquid crystal display device having a column spacer having a strong supporting force against strong vibrations and impacts applied from the outside, and a method of manufacturing the same.

전술한 목적을 달성하기 위해, 본 발명의 바람직한 실시예예 따른 컬럼 스페이서를 갖는 액정표시장치는, 복수의 화소영역에 대응하도록 형성된 컬러필터; 및, 상기 컬러필터의 상부에 구성된 적어도 하나의 컬럼 스페이서를 포함하는 제1 기판; 서로 직교하는 지점에 상기 복수의 화소영역을 정의하는 복수의 게이트 배선 및 데이터 배선; 상기 복수의 화소영역 마다 형성되는 박막트랜지스터; 및, 상기 게이트 배선의 일 영역에 상기 컬럼 스페이서와 대응하는 위치에 형성되며, 접촉면이 적어도 두 부분으로 분할되어 상기 컬럼 스페이서를 지지하는 돌기부를 포함하는 제2 기판으로 구성되는 것을 특징으로 한다.In order to achieve the above object, a liquid crystal display device having a column spacer according to a preferred embodiment of the present invention, the color filter formed to correspond to a plurality of pixel areas; And a first substrate including at least one column spacer configured on the color filter. A plurality of gate lines and data lines defining the plurality of pixel areas at points perpendicular to each other; A thin film transistor formed in each of the plurality of pixel regions; And a second substrate formed at a position corresponding to the column spacer in one region of the gate wiring, and having a contact surface divided into at least two parts to support the column spacer.

상기 컬럼 스페이서는, 중앙부분이 상기 돌기부가 삽입되는 일 깊이의 함몰부가 형성되는 것을 특징으로 한다.The column spacer is characterized in that the center portion is formed with a depression of one depth in which the projection is inserted.

상기 돌기부는, 상기 데이터배선과 동일층 및 동일물질인 것을 특징으로 한다.The protrusion is characterized in that the same layer and the same material as the data wiring.

전술한 목적을 달성하기 위해 본 발명의 바람직한 실시예에 따른 액정표시장치는, 영상을 표시하는 복수의 화소영역이 정의되고, 외측의 제1 영역 및 중앙의 제2 영역으로 구분되는 표시영역; 상기 표시영역의 테두리부분에 위치하는 비표시영역; 및, 상기 비표시영역의 일측단에 위치하고 상기 화소영역에 신호를 제공하는 구동부가 본딩되는 데이터 패드영역을 포함하고, 상기 제1 영역상에 형성된 컬럼 스페이서 및 돌기부는, 적어도 상기 제2 영역상에 형성된 컬럼 스페이서 및 돌기부 보다 단위면적당 개수가 큰 것을 특징으로 한다.In order to achieve the above object, a liquid crystal display device according to a preferred embodiment of the present invention, a plurality of pixel areas for displaying an image is defined, the display area divided into a first area of the outside and a second area of the center; A non-display area positioned at an edge of the display area; And a data pad area disposed at one end of the non-display area and bonded to a driving unit for providing a signal to the pixel area, wherein the column spacer and the protrusion formed on the first area are formed on at least the second area. The number per unit area is greater than that of the formed column spacer and the protrusion.

상기 제1 영역상에 형성된 컬럼 스페이스 및 돌기부는, 적어도 상하로 2개의 화소마다 하나씩 형성되고, 좌우로 3개의 화소마다 하나씩 형성되는 것을 특징으로 한다.The column spaces and the protrusions formed on the first region are formed at least one in every two pixels at least up and down, and one in every three pixels from side to side.

상기 제2 영역상에 형성된 컬럼 스페이스 및 돌기부는, 적어도 상하로 4개의 화소마다 하나씩 형성되고, 좌우로 18개의 화소마다 하나씩 형성되는 것을 특징으로 한다.The column spaces and the protrusions formed on the second region are formed at least one in every four pixels, and one in every eighteen pixels left and right.

전술한 목적을 달성하기 위해, 본 발명의 바람직한 실시예에 따른 액정표시장치의 제조방법은, 기판을 준비하는 단계; 상기 기판상에 게이트 금속을 형성하고, 제1 마스크 공정을 통해 게이트 전극 및 게이트 배선을 형성하는 단계; 상기 게이트 전극 및 게이트 배선상에 제2 마스크를 공정을 통해 절연막층, 액티브층, 소스 및 드레인층 및 돌기층을 형성하는 단계; 제3 마스크 공정을 통해 콘텍홀을 형성하는 단계; 및, 제4 마스크 공정을 통해 화소전극 및 상부가 적어도 두 부분으로 분할된 돌기부를 형성하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, a method of manufacturing a liquid crystal display device according to an embodiment of the present invention, preparing a substrate; Forming a gate metal on the substrate and forming a gate electrode and a gate wiring through a first mask process; Forming an insulating layer, an active layer, a source and a drain layer, and a projection layer on the gate electrode and the gate wiring by performing a second mask; Forming a contact hole through a third mask process; And forming a protrusion in which the pixel electrode and the upper portion are divided into at least two parts through a fourth mask process.

제2 마스크를 공정을 통해 절연막층, 액티브층, 소스 및 드레인층 및 돌기층을 형성하는 단계는, 상기 게이트 전극 및 게이트 배선의 상부로 절연막층, 비정질 실리콘층, 금속층 및 감광막층을 순차적으로 형성하는 단계; 하프톤 마스크를 이용하여 박막트랜지스터에 대응하는 위치의 상기 절연막층, 비정질 실리콘층, 금속층의 상부로 제1 감광막패턴을 형성하고, 돌기부에 대응하는 위치의 상기 절연막층, 비정질 실리콘층, 금속층의 상부로 제2 감광막패턴을 형성하는 단계; 및, 상기 제1 및 제2 감광막 패턴을 마스크로 하여 상기 절연막층, 액티브층, 소스 및 드레인층 및 돌기층을 형성하는 단계를 포함하는 것을 특징으로 한다.The forming of the insulating layer, the active layer, the source and drain layers, and the protrusion layer through the process of the second mask may include sequentially forming the insulating layer, the amorphous silicon layer, the metal layer, and the photoresist layer on the gate electrode and the gate wiring. Making; A first photosensitive film pattern is formed on the insulating layer, the amorphous silicon layer, and the metal layer at a position corresponding to the thin film transistor by using a halftone mask, and the upper portion of the insulating layer, the amorphous silicon layer, and the metal layer at a position corresponding to the protrusion. Forming a second photoresist pattern; And forming the insulating layer, the active layer, the source and drain layers, and the projection layer using the first and second photoresist patterns as masks.

상기 제4 마스크 공정을 통해 화소전극 및 상부가 적어도 두 부분으로 분할된 돌기부를 형성하는 단계는, 상기 콘텍홀의 상부로 투명전극층을 형성하는 단계; 및, 하프톤 마스크를 이용하여 상가 투명전극층을 패터닝하여 화소전극을 형성하고, 상기 돌기층을 일 깊이까지 패터닝하여 상기 두 부분으로 분할된 돌기부를 형성하는 단계를 포함하는 것을 특징으로 한다.The forming of the protrusion having the pixel electrode and the upper portion divided into at least two portions through the fourth mask process may include forming a transparent electrode layer on the contact hole; And forming a pixel electrode by patterning the transparent transparent electrode layer using a halftone mask, and forming the protrusion divided into the two parts by patterning the protrusion layer to one depth.

본 발명의 바람직한 실시예에 따르면, 액정표시장치의 셀 갭을 유지하는 컬럼 스페이서를 지지하는 돌기를 둘 이상으로 형성함으로서 컬럼 스페이서에 대한 지지력을 보강하여 외력으로 인한 컬럼 스페이서와 돌기간의 어긋남을 방지함으로서, 액정표시장치의 얼룩불량을 방지할 수 있는 효과가 있다.According to a preferred embodiment of the present invention, by forming two or more projections for supporting the column spacer for maintaining the cell gap of the liquid crystal display device to reinforce the support force for the column spacer to prevent the deviation of the column spacer and the projection period due to external force By doing so, there is an effect that can prevent the unevenness of the liquid crystal display device.

또한, 액정표시장치를 소정의 제1 및 제2 영역으로 나누고 이에 형성되는 컬럼 스페이서의 밀도를 각 영역마다 다르게 형성함으로서 외부로부터 인가되는 진동 및 충격에 보다 강한 지지력을 갖는 액정표시장치를 제공할 수 있는 효과가 있다.In addition, by dividing the liquid crystal display device into predetermined first and second regions and differently forming the density of the column spacer formed therein for each region, the liquid crystal display device having a stronger bearing force against vibration and impact applied from the outside can be provided. It has an effect.

도 1은 종래의 액정표시장치의 기판 일부를 도시한 도면이다.
도 2는 도 1의 액정표시장치에서 II-II, III-III 부분을 따라 절단한 단면을 도시한 도면이다.
도 3은 본 발명의 바람직한 실시예에 따른 액정표시장치의 일 기판의 구조를 평면도로 나타낸 도면이다.
도 4는 도 3의 Ⅳ-Ⅳ,Ⅴ-Ⅴ을 따라 절단한 단면을 도시한 도면이다.
도 5a 내지 도 5h는 본 발명의 컬럼 스페이서를 갖는 액정표시장치의 제조방법을 도시한 도면이다.
도 6은 본 발명의 다른 실시예에 따른 컬럼 스페이서를 갖는 액정표시장치의 화면구성을 개략적으로 도시한 도면이다.
도 7a는 본 발명의 다른 형태의 실시예에 따른 액정표시장치의 제1 영역상에 형성된 화소의 구조를 나타낸 도면이고, 도 7b는 제2 영역상에 형성된 화소의 구조를 나타낸 도면이다.
1 is a view showing a portion of a substrate of a conventional liquid crystal display device.
FIG. 2 is a cross-sectional view taken along lines II-II and III-III of the liquid crystal display of FIG. 1.
3 is a plan view illustrating a structure of one substrate of a liquid crystal display according to an exemplary embodiment of the present invention.
4 is a cross-sectional view taken along lines IV-IV and V-V of FIG. 3.
5A to 5H illustrate a method of manufacturing a liquid crystal display device having a column spacer of the present invention.
6 is a diagram schematically illustrating a screen configuration of a liquid crystal display device having a column spacer according to another embodiment of the present invention.
FIG. 7A illustrates a structure of a pixel formed on a first area of a liquid crystal display according to another exemplary embodiment of the present invention, and FIG. 7B illustrates a structure of a pixel formed on a second area.

이하, 도면을 참조하여 본 발명의 바람직한 실시예에 따른 컬럼 스페이서를 갖는 액정표시장치 및 이의 제조방법을 설명한다.Hereinafter, a liquid crystal display and a manufacturing method thereof having a column spacer according to an exemplary embodiment of the present invention will be described with reference to the drawings.

이하의 설명에서, 본 명세서의 실시예들에 대해 참조된 도면은 구성요소의 형상 및 위치가 도시된 형태로 한정하도록 의도된 것이 아니며, 특히 도면에서는 본 발명의 기술적 특징인 구조 및 형상의 이해를 돕기 위해 일부 구성요소의 스케일을 과장하거나 축소하여 표현하였다. In the following description, the drawings referred to for the embodiments herein are not intended to limit the shapes and positions of the components to the forms shown, and in particular the drawings are intended to provide an understanding of the structures and shapes that are technical features of the invention. To help, some components have been exaggerated or scaled down.

도 3은 본 발명의 바람직한 실시예에 따른 액정표시장치의 일 기판의 구조를 평면도로 나타낸 도면이다.3 is a plan view illustrating a structure of one substrate of a liquid crystal display according to an exemplary embodiment of the present invention.

도시한 바와 같이, 본 발명의 액정표시장치의 일 기판은, 기판(100)상에 다수의 화소(P)를 정의하고 화소(P)의 일 측에 게이트 배선(122)과, 이와 이격된 제1 및 제2 공통배선(154a, 154b)이 구성되고, 게이트 배선(122) 및 공통 배선(154a, 154b)과 교차하는 데이터 배선(172)이 구성된다.As illustrated, one substrate of the liquid crystal display device of the present invention defines a plurality of pixels P on the substrate 100, and the gate wiring 122 is spaced apart from the gate wiring 122 on one side of the pixel P. The first and second common wirings 154a and 154b are formed, and the data wiring 172 which intersects the gate wiring 122 and the common wirings 154a and 154b is formed.

또한, 제1 및 제2 공통 배선(154a, 154b)과 데이터 배선(172)이 교차하는 지점에는 화소영역(P)이 정의된다.In addition, the pixel region P is defined at a point where the first and second common lines 154a and 154b intersect with the data line 172.

전술한 게이트 배선(122)의 상부에는, 게이트 배선(122)의 일부를 게이트 전극(124)으로 하고, 게이트 전극(124)의 상부에는 액티브층(140)이 위치한다. 액티브층(140)의 상부에는 이격된 소스 전극(142)과 드레인 전극(144)으로 구성된 박막트랜지스터(TFT)가 구성된다.A portion of the gate wiring 122 is used as the gate electrode 124 on the gate wiring 122 described above, and the active layer 140 is positioned on the gate electrode 124. A thin film transistor TFT formed of a spaced apart source electrode 142 and a drain electrode 144 is formed on the active layer 140.

화소 영역(P)에는, 화소 영역(P)의 양측에 위치하고 제1 및 제2 공통 배선(154a, 154b)과 동일층 동일물질로 구성되며, 공통 배선(154a,154b)과 화소 영역(P)의 양측에 위치하여 각각 수직하게 연결된 제1 공통 전극(181)과, 상기 제2 공통 배선(154b)과 연결되어 화소 영역(P)으로 수직하게 연장된 막대 형상의 투명한 제2 공통 전극(182)이 구성된다.The pixel region P is located on both sides of the pixel region P, and is made of the same material as the first and second common wirings 154a and 154b, and the common wirings 154a and 154b and the pixel region P. First common electrodes 181 positioned on both sides of the second vertical electrodes 181, and second rod-shaped transparent common electrodes 182 connected to the second common wires 154b and vertically extending to the pixel region P, respectively. This is made up.

또한, 투명한 제 2 공통 전극(182) 사이에 위치하고 이와는 이격되며, 드레인 전극(144)과 접촉하는 인출부(168)에서 연장된 투명한 화소 전극(180)이 구성된다.In addition, the transparent pixel electrode 180 is disposed between the transparent second common electrode 182 and spaced apart from each other, and extends from the lead portion 168 in contact with the drain electrode 144.

게이트 배선(122) 또는 공통 배선(154a)의 상부에는 돌기(147)를 형성하되, 전술한 돌기는 적어도 두 부분으로 분할되어 있다.The protrusion 147 is formed on the gate wiring 122 or the common wiring 154a, but the protrusion is divided into at least two parts.

이때, 제1 공통 배선(154a)과 상부의 인출부(168)는 두 구성사이에 절연막이 개재되어 있어, 보조 용량부(Cst)가 형성된다.At this time, the first common wiring 154a and the upper lead-out portion 168 have an insulating film interposed between the two components, and the storage capacitor portion Cst is formed.

전술한 바와 같이 구성된 어레이기판(100)과 합착되는 상부 컬러필터 기판에 두 기판(100)의 이격된 갭(gap)을 유지하기 위한 갭 스페이서(191)와, 눌림을 방지하기 위한 눌림 스페이서(192)가 구성된다.A gap spacer 191 for maintaining spaced gaps between the two substrates 100 on the upper color filter substrate bonded to the array substrate 100 configured as described above, and a pressing spacer 192 for preventing pressing ) Is configured.

이때, 갭 스페이서(191)는 전술한 돌기(147)와 대응하도록 구성하고, 돌기(147)에 대응하는 부분에 홈이 형성되어, 홈의 내부로 돌기(147)가 삽입되며, 분할된 돌기(147a, 147b)에 의해 접촉면이 나뉘어 지지된다. At this time, the gap spacer 191 is configured to correspond to the above-described projection 147, a groove is formed in a portion corresponding to the projection 147, the projection 147 is inserted into the groove, the divided projection ( The contact surfaces are divided and supported by 147a and 147b.

이하, 단면도를 참조하여 도 3에 도시한 본 발명의 액정표시장치의 구성을 보다 상세히 설명한다.Hereinafter, the configuration of the liquid crystal display device of the present invention shown in FIG. 3 will be described in more detail with reference to the cross-sectional view.

도 4는 도 3의 Ⅳ-Ⅳ,Ⅴ-Ⅴ을 따라 절단한 단면을 도시한 도면이다. 4 is a cross-sectional view taken along lines IV-IV and V-V of FIG. 3.

도시한 바와 같이, 본 발명의 실시예에 따른 횡전계 방식 액정표시장치는 전술한 구조의 어레이 기판(100)과, RGB 컬러필터(204a,204b,204c), 블랙매트릭스(BM)(206), 갭 스페이서(191)와 눌림 스페이서(192)를 포함하는 컬러필터 기판(200)을 액정층(미도시)을 사이에 두고 소정거리 이격하여 합착된다.As shown, the transverse electric field type liquid crystal display device according to the embodiment of the present invention, the array substrate 100, the RGB color filters 204a, 204b, 204c, the black matrix (BM) 206, The color filter substrate 200 including the gap spacer 191 and the pressing spacer 192 is bonded to each other by a predetermined distance with a liquid crystal layer interposed therebetween.

이때, 어레이 기판(100)은 화소영역(P)마다 이를 구동하기 위한 스위칭 소자(TFT)가 위치하고, 화소 영역(P)에는 화소 전극(180)과 공통 전극이 이격되여 구성된 형태이다.In this case, the array substrate 100 has a switching element TFT for driving the pixel region P, and the pixel electrode 180 is spaced apart from the common electrode in the pixel region P.

또한, 화소 영역(P)의 일 측과 타 측에는 스위칭 소자(TFT)에 신호를 전달하는 게이트 배선(122)과 데이터 배선이 위치한다. 이때, 게이트 배선(122)의 상부에는 박막트랜지스터(TFT)와 배선을 형성하는 공정과 동일한 공정에서 돌기(147)를 구성하며, 돌기(147)에 대응하여 갭 스페이서(191)가 위치하고, 화소 영역(P)의 일 측 개구영역으로 사용하지 않는 부분에 대응하여 눌림 스페이서(192)가 위치한다.In addition, the gate line 122 and the data line, which transmit a signal to the switching element TFT, are positioned at one side and the other side of the pixel area P. In this case, the protrusion 147 is formed on the gate wiring 122 in the same process as the process of forming the thin film transistor TFT and the wiring, and the gap spacer 191 is positioned to correspond to the protrusion 147 and the pixel region is formed. The pressing spacer 192 is positioned to correspond to a portion not used as one side opening area of (P).

전술한 돌기(147)와 접촉하는 갭 스페이서(191)의 맞닿는 면은 소정깊이까지 함몰되는 형태로 구성되며, 함몰부의 내부로 돌기(147)가 삽입되는 형태를 가지도록 하고, 또한 돌기(147)는 적어도 두 부분으로 분할(147a, 147b)되어 갭 스페이서(191)의 내부를 양 측에서 지지하는 형태를 가지도록 한다.The abutting surface of the gap spacer 191 in contact with the above-described protrusion 147 is configured to be recessed to a predetermined depth, and the protrusion 147 is inserted into the recess, and the protrusion 147 is also provided. Is divided into at least two parts (147a, 147b) to have a form that supports the inside of the gap spacer 191 from both sides.

여기서, 전술한 구조를 가지도록 돌기(147)를 분할하기 위해, 하프톤 노광기술(half tone 노광기술)을 이용하여, 분할전 소스/드레인 전극패턴(147)을 패터닝하게 된다. Here, in order to divide the protrusion 147 to have the above-described structure, the source / drain electrode pattern 147 before dividing is patterned by using a half tone exposure technique.

이러한 구조에 따라, 본 발명의 실시예에 따른 컬럼 스페이서를 갖는 액정표시장치는 외부로부터 인가되는 충격에도 돌기가 컬럼 스페이서를 두 부분으로 지지함으로서 어긋남이 최소화 된다.According to this structure, in the liquid crystal display device having the column spacer according to the embodiment of the present invention, the projections are minimized by supporting the column spacer in two parts even when the impact is applied from the outside.

이하, 도면을 참조하여 본 발명의 실시예에 따른 컬럼 스페이서를 갖는 액정표시장치의 제조방법을 설명한다.Hereinafter, a method of manufacturing a liquid crystal display device having a column spacer according to an embodiment of the present invention will be described with reference to the drawings.

도 5a 내지 도 5h는 본 발명의 컬럼 스페이서를 갖는 액정표시장치의 제조방법을 도시한 도면이다. 5A to 5H illustrate a method of manufacturing a liquid crystal display device having a column spacer of the present invention.

먼저, 도 5a를 참조하면 기판(100)에 화소영역(P)과 박막트랜지스터 영역(TFT) 및 돌기영역(D)을 정의하고, 이러한 기판(100)상에 도전성 금속을 증착하여 제 1 마스크공정으로 패터닝함으로서, 일 방향으로 연장되고 서로 평행하게 이격된 다수의 게이트 배선(122)과 게이트 배선(122)일부 또는 이에 돌출된 형상의 게이트 전극(124)을 형성한다. 동시에, 상기 게이트 배선(122)과 평행하게 이격된 공통 배선(154a)을 형성한다.First, referring to FIG. 5A, a pixel region P, a thin film transistor region TFT, and a protrusion region D are defined on a substrate 100, and a conductive metal is deposited on the substrate 100 to form a first mask process. By patterning, the plurality of gate wires 122 and the gate wires 122 extending in one direction and spaced apart from each other in parallel to each other or forming a gate electrode 124 protruding thereto are formed. At the same time, the common wiring 154a spaced apart from and parallel to the gate wiring 122 is formed.

전술한 도전성 금속으로는 알루미늄(Al), 알루미늄합금(AlNd), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo),티타늄(Ti) 등을 사용할 수 있다.As the aforementioned conductive metal, aluminum (Al), aluminum alloy (AlNd), chromium (Cr), tungsten (W), molybdenum (Mo), titanium (Ti), or the like may be used.

공통 배선(154a)은 다양하게 패턴 될 수 있으며, 본 실시예에서는 화소영역(P)의 상/하부에 제1 공통 배선(154a)을 형성하고, 제1 공통 배선(154a)을 수직하게 연결하며 화소영역(P)의 양측에 위치한 제1 공통전극(도3 3의 181)을 형성한다.The common wiring 154a may be patterned in various ways. In this embodiment, the first common wiring 154a is formed on the upper and lower portions of the pixel region P, and the first common wiring 154a is vertically connected. First common electrodes 181 of FIG. 3 are formed on both sides of the pixel region P. Referring to FIG.

제1 공통 배선(154a)은 보조 용량부(Cst)를 형성하기 위한 구성이고, 상기 제2 공통 배선(도 3의 154b)은 이후 공정에서 형성하는 투명한 제2 공통전극(도 3의 182)과 접촉하여 공통신호를 전달하기 위한 구성이다.The first common wiring 154a is configured to form the storage capacitor Cst, and the second common wiring 154b of FIG. 3 is formed of a transparent second common electrode 182 of FIG. It is a configuration for transmitting a common signal by contact.

다음으로, 도 5b를 참조하면 게이트 배선(122) 및 게이트 전극(124)과, 공통 배선(154a)이 형성된 기판(100)의 전면에, 게이트 절연막(110)과 순수 비정질 실리콘층(112)과 불순물 비정질 실리콘층(114)과 도전성 금속층(116)을 적층하고, 상기 도전성 금속층(116)의 상부에 포토레지스트(photo-resist)를 도포하여 감광층(118)을 형성한다.Next, referring to FIG. 5B, the gate insulating layer 110, the pure amorphous silicon layer 112, and the gate wiring 122 and the gate electrode 124 and the common wiring 154a are formed on the entire surface of the substrate 100. The impurity amorphous silicon layer 114 and the conductive metal layer 116 are stacked, and a photoresist is applied on the conductive metal layer 116 to form a photosensitive layer 118.

게이트 절연막(110)은 산화 실리콘(SiO2), 질화 실리콘(SiNX)등의 무기 절연물질그룹 중 선택된 하나 또는 하나 이상을 증착하여 형성할 수 있다. 또한, 도전성 금속층은 전술한 도전성 금속 그룹 중 선택하여 형성할 수 있고, 비정질 실리콘층(112)과 불순물 비정질 실리콘층(114)은 각각 순수 비정질 실리콘(a-Si:H)과 불순물 비정질 실리콘(n+ a-Si:H)을 증착하여 형성할 수 있다.The gate insulating layer 110 may be formed by depositing one or more selected from inorganic insulating material groups such as silicon oxide (SiO 2) and silicon nitride (SiNX). In addition, the conductive metal layer may be formed by selecting from the above-described conductive metal group, and the amorphous silicon layer 112 and the impurity amorphous silicon layer 114 are pure amorphous silicon (a-Si: H) and impurity amorphous silicon (n +), respectively. a-Si: H) may be formed by depositing.

다음으로, 상기 감광층(118)의 이격된 상부에 투과부(M1)와 차단부(M2)와 반투과부(M3)로 구성된 마스크(M)를 위치시킨다.Next, a mask M including the transmissive part M1, the blocking part M2, and the transflective part M3 is positioned on the spaced upper portion of the photosensitive layer 118.

이러한 마스크(M)의 반투과부(M3)에 해당하는 마스크(M)영역은 반투명막 이거나, 슬릿패턴(slit pattern)을 형성함으로써 구성할 수 있으며 특히, 박막트랜지스터 영역(TFT)에 대응하는 부분은 반투과부(M3)와 이를 중심으로 양측에 차단부(M1)가 위치하도록 하고, 각 화소 영역(P)의 일 측 마다에 일정폭을 갖는 차단부(M1)가 위치하도록 한다. 또한, 게이트 배선(122) 및 공통 배선(154a) 중, 선택되는 어느 하나에 돌기 영역(D)에 대응하여 차단부(M1)가 위치하도록 한다.The mask M region corresponding to the transflective portion M3 of the mask M may be a translucent film or may be formed by forming a slit pattern. Particularly, a portion corresponding to the thin film transistor region TFT may be formed. The transflective portion M3 and the blocking portion M1 are positioned at both sides of the transflective portion M3, and the blocking portion M1 having a predetermined width is positioned at one side of each pixel area P. In addition, the blocking unit M1 is positioned in one of the gate wiring 122 and the common wiring 154a corresponding to the protruding region D. FIG.

다음으로, 마스크(M)의 상부로 빛을 조사하여 하부의 감광층(118)을 노광하는 공정을 진행한다. 이러한 공정에 따라, 도 5c에 도시한 바와 같이 박막트랜지스터 영역(TFT)에 대응하여 단차진 형상의 제1 감광패턴(130a)과, 돌기영역(D)에 대응하여 형성된 제2 감광패턴(130b)이 형성된다.Next, the process of exposing the lower photosensitive layer 118 by irradiating light to the upper portion of the mask (M). According to this process, as shown in FIG. 5C, the first photosensitive pattern 130a having a stepped shape corresponding to the thin film transistor region TFT and the second photosensitive pattern 130b formed corresponding to the protrusion region D are formed. Is formed.

또한, 제1 및 제2 감광패턴(130a,b)의 주변으로 도전성 금속층(116)이 노출된 상태가 된다. In addition, the conductive metal layer 116 is exposed to the peripheries of the first and second photosensitive patterns 130a and b.

이후, 제1 및 제2 감광패턴(130a,b)의 주변으로 노출된 도전성 금속층(116)과 그 하부의 불순물 비정질 실리콘층(114)과 순수 비정질 실리콘층(112)을 제거하는 식각공정을 진행한다.Subsequently, an etching process is performed to remove the conductive metal layer 116 and the impurity amorphous silicon layer 114 and the pure amorphous silicon layer 112 below the exposed conductive metal layer 116 around the first and second photosensitive patterns 130a and b. do.

전술한 식각공정이 완료되면, 도 5d에 도시한 바와 같이 제1 및 제2 감광패턴(120a,b)의 주변으로 게이트 절연막(110)이 노출된 상태가 된다. 또한, 제1 감광패턴(120a)의 하부에는 제1 금속패턴(126)과 그 하부에 패턴된 불순물 비정질 실리콘층과 순수 비정질 실리콘층이 적층된 제 1 반도체 패턴(127)이 형성된다. 동시에, 제2 감광패턴(120b)의 하부인 돌기 영역(D)에 제2 반도체 패턴(128)과 제2 금속패턴(129)이 적층된 돌기가 형성된다.When the above-described etching process is completed, as shown in FIG. 5D, the gate insulating layer 110 is exposed to the periphery of the first and second photosensitive patterns 120a and b. In addition, a first semiconductor pattern 127 is formed below the first photosensitive pattern 120a in which the first metal pattern 126 and the impurity amorphous silicon layer and the pure amorphous silicon layer are patterned. At the same time, protrusions in which the second semiconductor pattern 128 and the second metal pattern 129 are stacked are formed in the protrusion region D under the second photosensitive pattern 120b.

다음으로, 제1 및 제2 감광패턴(120a,b)을 표면으로부터 일부만 식각하는 애싱공정을 진행한다. 이와 같은 애싱공정은 단차진 제1 감광패턴(120a)중, 게이트 전극(124)에 대응하여 높이가 낮은 부분을 제거하여 하부의 제1 금속패턴(도 5e의 131)의 일부를 노출하기 위한 것이다.Next, an ashing process of etching a portion of the first and second photosensitive patterns 120a and b from the surface thereof is performed. The ashing process is for exposing a portion of the lower first metal pattern 131 of FIG. 5E by removing a portion having a low height corresponding to the gate electrode 124 of the stepped first photosensitive pattern 120a. .

도 5e에 도시한 바와 같이, 애싱공정을 진행하면, 게이트 전극(124)에 대응하는 부분의 제1 감광패턴(120a)이 완전히 제거되어 하부의 제1 금속패턴(131)의 중심영역이 노출된다. 본 공정에서, 제1 및 제2 감광패턴(120a,b)은 주변으로 경사진 상태가 되기 때문에, 제 1 감광패턴(120a)의 다른 영역 및 제2 감광패턴(120b)이 애싱공정을 통해 표면으로 일정 두께만큼 제거되는 동시에 두께가 낮은 주변부에 대응하는 부분의 제1 및 제2 금속패턴(131,129)이 노출된다.As shown in FIG. 5E, when the ashing process is performed, the first photosensitive pattern 120a of the portion corresponding to the gate electrode 124 is completely removed to expose the center area of the lower first metal pattern 131. . In this process, since the first and second photosensitive patterns 120a and b are inclined to the periphery, other regions of the first photosensitive pattern 120a and the second photosensitive pattern 120b are surfaced through an ashing process. As a result, the first and second metal patterns 131 and 129 of the portion corresponding to the peripheral portion having the low thickness and are removed by the predetermined thickness are exposed.

노출된 제 1 금속패턴(131)을 제거하는 공정을 진행하고, 그 하부의 제 1 반도체 패턴중 불순물 비정질 실리콘층(114)을 제거하여 하부의 순수 비정질 실리콘층(112)을 노출하는 공정을 진행한다.A process of removing the exposed first metal pattern 131 is performed, and a process of exposing the lower pure amorphous silicon layer 112 is performed by removing the impurity amorphous silicon layer 114 in the lower first semiconductor pattern. do.

전술한 공정에 따라, 도 5f에 도시한 바와 같이, 박막트랜지스터 영역(TFT)에 대응하여 이격된 소스 전극(140)과 드레인 전극(142)을 형성할 수 있고, 두 전극(140,142)의 하부에 패턴된 불순물 비정질 실리콘층(114)은 저항성 접촉기능을 하는 오믹 콘택층(138)이 형성되고, 그 하부의 순수 비정질 실리콘층(112)은 상기 두 전극(140,142) 사이에 채널(channel)의 역할을 하는 액티브층(136)으로 형성된다.According to the above-described process, as shown in FIG. 5F, the source electrode 140 and the drain electrode 142 may be formed to correspond to the thin film transistor region TFT, and may be formed under the two electrodes 140 and 142. The patterned impurity amorphous silicon layer 114 is formed with an ohmic contact layer 138 having an ohmic contact function, and the pure amorphous silicon layer 112 thereunder serves as a channel between the two electrodes 140 and 142. The active layer 136 is formed.

다음으로, 제1 및 제2 감광패턴(120a,b)을 제거하는 공정을 진행하고, 제3 마스크를 이용하여 도 5g에 도시한 바와 같이, 소스 및 드레인 전극(140,142)과 돌기(128, 129)가 형성된 기판(100)의 전면에 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 보호막(150)을 형성하고 패턴하여, 드레인 전극(142)의 일부를 노출하는 드레인 콘택홀(145)을 형성한다.Next, a process of removing the first and second photosensitive patterns 120a and b is performed, and as shown in FIG. 5G using the third mask, the source and drain electrodes 140 and 142 and the protrusions 128 and 129. ) Is formed on the entire surface of the substrate 100 is formed of a group of inorganic insulating materials including silicon nitride (SiNx) and silicon oxide (SiO2) to form a protective film 150 to form a pattern, the pattern of the drain electrode 142 A drain contact hole 145 exposing a portion is formed.

다음으로, 도 5h에 도시한 바와 같이, 제4 마스크를 이용하여 보호막(150)이 형성된 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여, 드레인 전극(142)과 접촉하면서 제1 공통 배선(154a)과 평면적으로 겹쳐지는 형상으로 연장된 인출배선과, 인출배선에서 화소 영역으로 연장된 막대 형상의 화소전극(180)을 형성한다. Next, as shown in FIG. 5H, indium tin oxide (ITO) and indium zinc oxide (IZO) are formed on the entire surface of the substrate 100 on which the passivation layer 150 is formed using the fourth mask. A lead wire extending from the lead wire to the pixel region by depositing and patterning one selected from the group of transparent conductive metals and extending into a shape overlapping the first common wire 154a while being in contact with the drain electrode 142; A pixel electrode 180 having a shape is formed.

여기서, 전술한 제4 마스크는 돌기 영역(D)의 상부가 전술한 반투명막 이거나, 슬릿패턴(slit pattern)이 형성된 하프톤 마스크로서, 화소전극(180)의 형성과 동시에, 돌기(128, 129)의 상부를 패터닝함으로서, 소스 및 드레인 금속패턴(도 5g의 129)의 일부 및 절연막(150)의 일부를 제거하여 두 부분으로 분할된 돌기(147a,b)를 형성한다.Here, the fourth mask described above is a semi-transparent film having the upper portion of the protruding region D or a halftone mask in which a slit pattern is formed, and the protrusions 128 and 129 are formed at the same time as the pixel electrode 180 is formed. By patterning the upper part of the top surface), a part of the source and drain metal patterns (129 of FIG. 5G) and a part of the insulating layer 150 are removed to form protrusions 147a and b divided into two parts.

이상과 같이, 전술한 4 마스크 공정에 따라, 안정적으로 컬럼 스페이서를 지지하는 돌기를 구비하는 액정표시장치를 제작할 수 있다.As described above, according to the four mask process described above, a liquid crystal display device having projections stably supporting the column spacer can be manufactured.

한편, 액정패널이 경박화 및 대형화 되어 갈수록 액정표시장치의 휨이 증가하게 되며, 외부에서 인가되는 진동 및 충격에 따라 컬럼 스페이서와 돌기 간의 어긋남이 커지게 되고 이에 따른 얼룩불량 발생 빈도가 증가하는 추세이다. 이하, 도면을 참조하여 전술한 문제점을 해결하기 위한 본 발명의 다른 형태의 실시예에 따른 컬럼 스페이서를 포함하는 액정표시장치의 구조를 설명한다.On the other hand, as the liquid crystal panel becomes thin and large, the warpage of the liquid crystal display device increases, and the gap between the column spacer and the projection increases according to the vibration and shock applied from the outside, and thus the frequency of the occurrence of stain defects increases. to be. Hereinafter, a structure of a liquid crystal display including a column spacer according to another embodiment of the present invention for solving the above-described problem will be described with reference to the drawings.

도 6은 본 발명의 다른 실시예에 따른 컬럼 스페이서를 갖는 액정표시장치의 화면구성을 개략적으로 도시한 도면이다.6 is a diagram schematically illustrating a screen configuration of a liquid crystal display device having a column spacer according to another embodiment of the present invention.

도시한 바와 같이, 본 발명의 액정표시장치(300)는 영상이 표시되지 않은 액정패널의 테두리 부분인 비표시영역(310)과, 다수의 박막트랜지스터 및 화소 영역이 정의되어 있어 이를 통해 영상을 표시하는 표시영역(320) 및 화소 영역을 구동하기 위한 데이터 신호 및 제어신호를 제공하는 소스 구동부 등이 본딩되는 데이터 패드영역(330)으로 구분된다.As shown in the drawing, the liquid crystal display device 300 of the present invention defines a non-display area 310, which is an edge of a liquid crystal panel in which an image is not displayed, and a plurality of thin film transistors and pixel areas, thereby displaying an image. The display area 320 is divided into a data pad area 330 to which a data signal for driving the pixel area and a source driver for providing a control signal are bonded.

비표시영역(310)은 액정패널의 최외각 부분으로 기타 배선만이 형성되고, 화소영역이 정의되지 않는 영역이며, 표시영역(320)은 박막트랜지스터가 구비되고, 화소영역이 정의되어 이를 통해 영상을 표시하는 영역이다. 이러한 표시영역(321)내의 복수의 게이트 배선상에는 소정개의 돌기부가 형성되며, 돌기부와 대향하는 위치에는 컬럼 스페이서 중 갭 스페이서가 형성되어 서로 맞닿는 형태로 구성된다.The non-display area 310 is an outermost part of the liquid crystal panel, in which only other wires are formed, and a pixel area is not defined, and the display area 320 is provided with a thin film transistor, and a pixel area is defined, thereby making an image. This area displays. Predetermined protrusions are formed on the plurality of gate wires in the display area 321, and gap spacers of column spacers are formed to be in contact with each other at positions facing the protrusions.

또한, 표시영역(321)은 외측의 제1 영역(321) 및 내측 중앙의 제2 영역(322)으로 구분되며, 제1 영역(321)의 컬럼 스페이서 및 돌기부는 제2 영역(322)보다 높은 밀도로 촘촘하게 형성되는 것을 특징으로 한다.In addition, the display area 321 is divided into an outer first area 321 and an inner center second area 322, and the column spacer and the protrusion of the first area 321 are higher than the second area 322. It is characterized in that the density is formed densely.

데이터 패드영역(330)은 표시영역(321)에 구비된 박막트랜지스터를 제어하는 신호와, 화소 영역에 영상관련 데이터를 제공하는 소스 구동부가 본딩되는 영역이다. The data pad area 330 is an area in which a signal for controlling the thin film transistor provided in the display area 321 and a source driver for providing image related data in the pixel area are bonded.

이러한 구조에서, 전술한 제1 영역(321)의 컬럼 스페이서 및 돌기부는 제2 영역(322)의 그것보다 단위면적당 개수가 더 많이 형성되어 있으며, 이에 따라 외부진동 및 충격에도 강성이 유지되고 보다 서로간의 접촉면의 유동이 방지된다.In this structure, the number of column spacers and protrusions of the first region 321 described above is greater than that of the second region 322, so that the stiffness is maintained and the stiffness is maintained even with external vibration and impact. The flow of the contact surface of the liver is prevented.

도 7a는 본 발명의 다른 형태의 실시예에 따른 액정표시장치의 제1 영역상에 형성된 화소의 구조를 나타낸 도면이고, 도 7b는 제2 영역상에 형성된 화소의 구조를 나타낸 도면이다.FIG. 7A illustrates a structure of a pixel formed on a first area of a liquid crystal display according to another exemplary embodiment of the present invention, and FIG. 7B illustrates a structure of a pixel formed on a second area.

도시한 바와 같이, 본 발명의 액정표시장치의 제1 영역(321)은, 박막트랜지스터를 포함하는 다수의 화소(P)가 형성되며, 이러한 화소는 각각 하나의 R,G,B 색상에 대응한다. 본 발명에서 제1 영역에 형성된 제1 돌기부(D1)는 상/하 2개, 좌/우 3개의 화소마다 하나씩 형성되며, 또한 제2 영역(322)의 제2 돌기부(D2)는 상/하 4개, 좌/우 18개의 화소마다 하나씩 형성된다.As illustrated, in the first region 321 of the liquid crystal display of the present invention, a plurality of pixels P including thin film transistors are formed, and each pixel corresponds to one R, G, and B color. . In the present invention, the first protrusions D1 formed in the first area are formed one by two up / down, three left / right pixels, and the second protrusions D2 of the second area 322 are up / down. One pixel is formed for every four pixels of the left and right 18 pixels.

여기서, 전술한 제1 및 제2 돌기부(D1,D2)간의 간격은 액정표시장치의 크기에 따라 상이할 수 있으며, 제1 돌기부(D1)가 적어도 제2 돌기부(D2)보다 촘촘히 형성되어 컬럼 스페이서를 지지하게 된다.Here, the distance between the above-described first and second protrusions D1 and D2 may be different according to the size of the liquid crystal display, and the first protrusion D1 is formed at least closely than the second protrusion D2 so that the column spacer Will be supported.

이러한 구조에 따라, 본 발명의 다른 실시예에 따른 액정표시장치는 외곽부분으로 갈수록 컬럼 스페이서 및 돌기부의 밀도가 중앙부분보다 조밀하게 형성되어, 외부로부터 인가되는 진동 및 충격에 높은 지지력을 확보하게 된다.According to this structure, the liquid crystal display according to another embodiment of the present invention is denser than the center portion of the density of the column spacer and the projection portion toward the outer portion, thereby securing a high supporting force to the vibration and impact applied from the outside .

이에 따라, 컬럼 스페이서 및 돌기부의 어긋남을 방지함으로서, 화면상에 나타나는 얼룩불량 문제를 개선할 수 있다.Accordingly, by preventing the gap between the column spacer and the projection, it is possible to improve the problem of unevenness appearing on the screen.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments.

TFT : 스위칭소자 P : 화소부
100 : 어레이기판 122 : 게이트 배선
147,147a, 147b : 돌기부 154a : 제1 공통배선
180 : 화소전극 191 : 갭 스페이서
192 : 눌림 스페이서 200 : 컬러필터기판
204a,204b,204c : 컬러필터 206 : 블랙매트릭스
TFT: switching element P: pixel portion
100: array substrate 122: gate wiring
147,147a, 147b: protrusion 154a: first common wiring
180 pixel electrode 191 gap spacer
192: pressed spacer 200: color filter substrate
204a, 204b, 204c: color filter 206: black matrix

Claims (9)

복수의 화소영역에 대응하도록 형성된 컬러필터; 및,
상기 컬러필터의 상부에 구성된 적어도 하나의 컬럼 스페이서를 포함하는 제1 기판;
서로 직교하는 지점에 상기 복수의 화소영역을 정의하는 복수의 게이트 배선 및 데이터 배선;
상기 복수의 화소영역 마다 형성되는 박막트랜지스터; 및,
상기 게이트 배선의 일 영역에 상기 컬럼 스페이서와 대응하는 위치에 형성되며, 접촉면이 적어도 두 부분으로 분할되어 상기 컬럼 스페이서를 지지하는 돌기부를 포함하는 제2 기판
으로 구성되는 것을 특징으로 하는 컬럼 스페이서를 갖는 액정표시장치.
A color filter formed to correspond to the plurality of pixel areas; And,
A first substrate including at least one column spacer formed on the color filter;
A plurality of gate lines and data lines defining the plurality of pixel areas at points perpendicular to each other;
A thin film transistor formed in each of the plurality of pixel regions; And,
A second substrate formed at a position corresponding to the column spacer in one region of the gate wiring, and having a contact portion divided into at least two parts to support the column spacer;
Liquid crystal display device having a column spacer, characterized in that consisting of.
제 1 항에 있어서,
상기 컬럼 스페이서는,
중앙부분이 상기 돌기부가 삽입되는 일 깊이의 함몰부가 형성되는 것을 특징으로 하는 컬럼 스페이서를 갖는 액정표시장치.
The method of claim 1,
The column spacer,
And a depression having a depth in which a central portion is inserted into the protrusion.
제 1 항에 있어서,
상기 돌기부는,
상기 데이터배선과 동일층 및 동일물질인 것을 특징으로 하는 컬럼 스페이서를 갖는 액정표시장치.
The method of claim 1,
The protrusion is,
And a column spacer, the same layer and the same material as the data line.
영상을 표시하는 복수의 화소영역이 정의되고, 외측의 제1 영역 및 중앙의 제2 영역으로 구분되는 표시영역;
상기 표시영역의 테두리부분에 위치하는 비표시영역; 및,
상기 비표시영역의 일측단에 위치하고 상기 화소영역에 신호를 제공하는 구동부가 본딩되는 데이터 패드영역을 포함하고,
상기 제1 영역상에 형성된 컬럼 스페이서 및 돌기부는, 적어도 상기 제2 영역상에 형성된 컬럼 스페이서 및 돌기부 보다 단위면적당 개수가 큰 것을 특징으로 하는 컬럼 스페이서를 갖는 액정표시장치.
A display area defining a plurality of pixel areas for displaying an image, the display area being divided into an outer first area and a central second area;
A non-display area positioned at an edge of the display area; And,
A data pad area disposed at one end of the non-display area and bonded to a driving part providing a signal to the pixel area,
And a plurality of column spacers and protrusions formed on the first area, wherein the number of column spacers and protrusions on the second area is larger than at least one of the column spacers and the protrusions formed on the second area.
제 4 항에 있어서,
상기 제1 영역상에 형성된 컬럼 스페이스 및 돌기부는,
적어도 상하로 2개의 화소마다 하나씩 형성되고, 좌우로 3개의 화소마다 하나씩 형성되는 것을 특징으로 하는 컬럼 스페이서를 갖는 액정표시장치.
The method of claim 4, wherein
The column space and the protrusion formed on the first region,
A liquid crystal display device having a column spacer, which is formed at least one for every two pixels at least up and down, and one for every three pixels from side to side.
제 5 항에 있어서,
상기 제2 영역상에 형성된 컬럼 스페이스 및 돌기부는,
적어도 상하로 4개의 화소마다 하나씩 형성되고, 좌우로 18개의 화소마다 하나씩 형성되는 것을 특징으로 하는 컬럼 스페이서를 갖는 액정표시장치.
The method of claim 5, wherein
The column space and the protrusion formed on the second region,
And at least one pixel every four pixels, and one pixel every eighteen pixels left and right.
기판을 준비하는 단계;
상기 기판상에 게이트 금속을 형성하고, 제1 마스크 공정을 통해 게이트 전극 및 게이트 배선을 형성하는 단계;
상기 게이트 전극 및 게이트 배선상에 제2 마스크를 공정을 통해 절연막층, 액티브층, 소스 및 드레인층 및 돌기층을 형성하는 단계;
제3 마스크 공정을 통해 콘텍홀을 형성하는 단계; 및,
제4 마스크 공정을 통해 화소전극 및 상부가 적어도 두 부분으로 분할된 돌기부를 형성하는 단계
를 포함하는 것을 특징으로 하는 컬럼 스페이서를 갖는 액정표시장치의 제조방법.
Preparing a substrate;
Forming a gate metal on the substrate and forming a gate electrode and a gate wiring through a first mask process;
Forming an insulating layer, an active layer, a source and a drain layer, and a projection layer on the gate electrode and the gate wiring by performing a second mask;
Forming a contact hole through a third mask process; And,
Forming a protrusion in which the pixel electrode and the upper portion are divided into at least two parts through a fourth mask process;
Method of manufacturing a liquid crystal display device having a column spacer comprising a.
제 7 항에 있어서,
상기 제2 마스크를 공정을 통해 절연막층, 액티브층, 소스 및 드레인층 및 돌기층을 형성하는 단계는,
상기 게이트 전극 및 게이트 배선의 상부로 절연막층, 비정질 실리콘층, 금속층 및 감광막층을 순차적으로 형성하는 단계;
하프톤 마스크를 이용하여 박막트랜지스터에 대응하는 위치의 상기 절연막층, 비정질 실리콘층, 금속층의 상부로 제1 감광막패턴을 형성하고, 돌기부에 대응하는 위치의 상기 절연막층, 비정질 실리콘층, 금속층의 상부로 제2 감광막패턴을 형성하는 단계; 및,
상기 제1 및 제2 감광막 패턴을 마스크로 하여 상기 절연막층, 액티브층, 소스 및 드레인층 및 돌기층을 형성하는 단계
를 포함하는 것을 특징으로 하는 컬럼 스페이서를 갖는 액정표시장치의 제조방법.
The method of claim 7, wherein
The forming of the insulating layer, the active layer, the source and drain layers, and the protrusion layer through the process of the second mask,
Sequentially forming an insulating layer, an amorphous silicon layer, a metal layer, and a photoresist layer on the gate electrode and the gate wiring;
A first photosensitive film pattern is formed on the insulating layer, the amorphous silicon layer, and the metal layer at a position corresponding to the thin film transistor by using a halftone mask, and the upper portion of the insulating layer, the amorphous silicon layer, and the metal layer at a position corresponding to the protrusion. Forming a second photoresist pattern; And,
Forming the insulating layer, the active layer, the source and drain layers, and the protrusion layer using the first and second photoresist patterns as masks.
Method of manufacturing a liquid crystal display device having a column spacer comprising a.
제 7 항에 있어서,
상기 제4 마스크 공정을 통해 화소전극 및 상부가 적어도 두 부분으로 분할된 돌기부를 형성하는 단계는,
상기 콘텍홀의 상부로 투명전극층을 형성하는 단계; 및,
하프톤 마스크를 이용하여 상가 투명전극층을 패터닝하여 화소전극을 형성하고, 상기 돌기층을 일 깊이까지 패터닝하여 상기 두 부분으로 분할된 돌기부를 형성하는 단계
를 포함하는 것을 특징으로 하는 컬럼 스페이서를 갖는 액정표시장치의 제조방법.
The method of claim 7, wherein
Forming the protrusions in which the pixel electrode and the upper portion are divided into at least two parts through the fourth mask process may include:
Forming a transparent electrode layer on the contact hole; And,
Patterning the transparent electrode layer using a halftone mask to form a pixel electrode, and patterning the protrusion layer to a depth to form a protrusion divided into the two parts.
Method of manufacturing a liquid crystal display device having a column spacer comprising a.
KR1020100138205A 2010-12-29 2010-12-29 Liquid crystal display device and manufacturing method thereof KR101816926B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100138205A KR101816926B1 (en) 2010-12-29 2010-12-29 Liquid crystal display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100138205A KR101816926B1 (en) 2010-12-29 2010-12-29 Liquid crystal display device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20120076174A true KR20120076174A (en) 2012-07-09
KR101816926B1 KR101816926B1 (en) 2018-01-12

Family

ID=46709935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100138205A KR101816926B1 (en) 2010-12-29 2010-12-29 Liquid crystal display device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101816926B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150079212A (en) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 Liquid crystal display device
JP2019526815A (en) * 2016-09-13 2019-09-19 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. Liquid crystal display panel, manufacturing method thereof, and display device including liquid crystal display panel

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006330470A (en) * 2005-05-27 2006-12-07 Sharp Corp Liquid crystal display device and its manufacturing method
JP5464638B2 (en) * 2008-08-05 2014-04-09 株式会社ジャパンディスプレイ Display element

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150079212A (en) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 Liquid crystal display device
JP2019526815A (en) * 2016-09-13 2019-09-19 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. Liquid crystal display panel, manufacturing method thereof, and display device including liquid crystal display panel

Also Published As

Publication number Publication date
KR101816926B1 (en) 2018-01-12

Similar Documents

Publication Publication Date Title
US7864281B2 (en) Active matrix substrate and display unit provided with it
JP4473235B2 (en) Liquid crystal display element for reducing leakage current and manufacturing method thereof
JP4634995B2 (en) Method of manufacturing array substrate for IPS liquid crystal display device
JP5144055B2 (en) Display substrate and display device having the same
JP4442684B2 (en) Liquid crystal display device and manufacturing method thereof
JP4395130B2 (en) Liquid crystal display device and manufacturing method thereof
JP2016148807A (en) Liquid crystal display device
JP6596048B2 (en) Manufacturing method of substrate with alignment mark
US9235091B2 (en) Liquid crystal display device and manufacturing method thereof
KR101937771B1 (en) Liquid crystal display and method for fabricating the same
KR101758834B1 (en) In-plane switching mode liquid crystal display device and the method of fabricating the same
US10168581B2 (en) Display device
KR101889440B1 (en) Thin film transistor liquid crystal display device and method for fabricating the same
KR20130034744A (en) Liquid crystal display device and method for fabricating the same
KR101172048B1 (en) Liquid Crystal Display And Method For Fabricating The Same
KR20120076174A (en) Liquid crystal display device having column spacer and manufacturing method thereof
JP2001092378A (en) Active matrix substrate
KR20060105222A (en) An array substrate for fringe field switching mode lcd and method of fabricating of the same
JP5100418B2 (en) Liquid crystal display
KR20060114918A (en) Display substrate and display panel having the same
KR100614322B1 (en) Liquid crystal display device and manufacturing for using the same
JP2017156701A (en) Liquid crystal display device and manufacturing method for liquid crystal display device
KR20120003771A (en) Thin film transistor array substrate and method for fabricating the same
JP2009103864A (en) Liquid crystal device and electronic apparatus with the same
JP2009217096A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant