KR20120073042A - Array substrate for organic electro luminescent device and method of fabricating the same - Google Patents

Array substrate for organic electro luminescent device and method of fabricating the same Download PDF

Info

Publication number
KR20120073042A
KR20120073042A KR1020100135020A KR20100135020A KR20120073042A KR 20120073042 A KR20120073042 A KR 20120073042A KR 1020100135020 A KR1020100135020 A KR 1020100135020A KR 20100135020 A KR20100135020 A KR 20100135020A KR 20120073042 A KR20120073042 A KR 20120073042A
Authority
KR
South Korea
Prior art keywords
layer
electrode
forming
gate
semiconductor layer
Prior art date
Application number
KR1020100135020A
Other languages
Korean (ko)
Other versions
KR101731970B1 (en
Inventor
노상순
김현호
이상진
신희선
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100135020A priority Critical patent/KR101731970B1/en
Publication of KR20120073042A publication Critical patent/KR20120073042A/en
Application granted granted Critical
Publication of KR101731970B1 publication Critical patent/KR101731970B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features

Abstract

PURPOSE: A substrate for an organic light emitting device and a manufacturing method thereof are provided to reduce manufacturing costs by reducing the number of mask processes. CONSTITUTION: A polysilicon substrate layer(113) is formed on a device area of a substrate(101). A polysilicon dummy pattern is formed on a storage area of the substrate. A gate insulation layer(116) is formed on the polysilicon dummy pattern. A gate electrode(120) is formed in the device area to correspond to the center of the polysilicon semiconductor layer. A first storage electrode(121) is formed in the storage area to correspond to the polysilicon dummy pattern.

Description

유기전계 발광소자용 기판 및 그 제조 방법{Array substrate for organic electro luminescent device and method of fabricating the same}Array substrate for organic electroluminescent device and method of fabricating the same}

본 발명은 유기전계 발광소자용 기판에 관한 것으로, 특히 폴리실리콘을 반도체층으로 하는 박막트랜지스터를 구비하며, 제조 공정이 단순화된 유기전계 발광소자용 어레이 기판의 제조방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a substrate for an organic light emitting device, and more particularly, to a method for manufacturing an array substrate for an organic light emitting device having a thin film transistor including polysilicon as a semiconductor layer and having a simplified manufacturing process.

근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 평판표시장치가 제안되고 있다.In recent years, as the society enters the information age, the display field that processes and displays a large amount of information has been rapidly developed, and recently, a flat panel display device having excellent performance of thinning, light weight, and low power consumption has recently been developed. It is proposed.

이 중 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 가지며, 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현에 안정적이다. Among them, organic light emitting diodes have high brightness and low operating voltage characteristics, and because they emit light by themselves, they have a high contrast ratio, enable ultra-thin displays, and have a response time of several microseconds ( ㎲) It is stable for moving picture.

또한, 유기전계 발광소자는 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하며, 증착(Deposition) 및 인캡슐레이션(encapsulation) 장비가 전부라고 할 수 있기 때문에 제조 공정이 매우 단순하다. In addition, the organic light emitting diode is not limited in viewing angle and stable at low temperatures, and is driven at a low voltage of DC 5 to 15V, thus facilitating the fabrication and design of a driving circuit, and the deposition and encapsulation equipment. It can be said that the manufacturing process is very simple.

이와 같은 장점으로 인해 유기전계 발광소자는 차세대 평판표시장치로서 가장 주목받고 있다. Due to these advantages, organic light emitting diodes are attracting the most attention as next generation flat panel display devices.

이러한 유기전계 발광소자에 있어서 화소영역 각각을 온(on)/오프(off) 제거하기 위해서 필수적으로 박막트랜지스터를 구비한 어레이 기판이 구비되고 있다. In such an organic light emitting device, an array substrate including a thin film transistor is essentially provided to turn off / on each pixel area.

이때, 유기전계 발광소자용 어레이 기판의 경우, 소자적 안정성을 위해 이동도 특성이 뛰어난 폴리실리콘을 반도체층으로 하는 박막트랜지스터가 구비되고 있다. In this case, in the case of an array substrate for an organic light emitting device, a thin film transistor including polysilicon having excellent mobility characteristics as a semiconductor layer is provided for device stability.

이러한 종래의 폴리실리콘을 반도체층으로 하는 박막트랜지스터를 구비한 유기전계 발광소자용 어레이 기판의 제조에는 통상 9회의 마스크 공정을 진행되고 있다.In order to manufacture an array substrate for an organic light emitting device having a thin film transistor including a conventional polysilicon as a semiconductor layer, nine mask processes are generally performed.

즉, 종래의 폴리실리콘을 반도체층으로 하는 박막트랜지스터를 구비한 유기전계 발광소자용 어레이 기판은 유기 발광층을 형성하기 이전까지, 폴리실리콘의 반도체층 형성/제 1 스토리지 전극 형성/게이트 전극 형성/반도체층 콘택홀을 갖는 층간절연막 형성/소스 및 드레인 전극 형성/보호층 형성/애노드 전극 형성/뱅크 형성/스페이서 형성의 총 9회의 마스크 공정을 진행하고 있는 실정이다. That is, in the conventional array substrate for an organic light emitting device having a thin film transistor having polysilicon as a semiconductor layer, the semiconductor layer formation / first storage electrode formation / gate electrode formation / semiconductor of polysilicon until the organic light emitting layer is formed In this case, a total of nine mask processes are performed: forming an interlayer insulating film having a layer contact hole, forming a source and drain electrode, forming a protective layer, forming an anode electrode, forming a bank, and forming a spacer.

마스크 공정이라 함을 포토리소그래피 공정을 의미하며 패터닝하기 위한 물질층을 기판 상에 형성한 후, 그 상부에 감광성 특성을 갖는 포토레지스트층의 형성, 빛의 투과영역과 차단영역을 갖는 노광 마스크를 이용한 노광, 노광된 포토레지스트층의 현상, 현상되고 남은 포토레지스트 패턴을 이용한 상기 물질층의 식각, 포토레지스트 패턴의 스트립 등 일련의 복잡한 단위공정을 포함한다.A mask process means a photolithography process, and after forming a material layer for patterning on a substrate, forming a photoresist layer having photosensitive characteristics thereon, and using an exposure mask having a light transmitting region and a blocking region. A series of complex unit processes, such as exposure, development of the exposed photoresist layer, etching of the material layer using the developed photoresist pattern, stripping of the photoresist pattern, and the like.

전술한 바 1회의 마스크 공정을 진행하기 위해서는 각 단위 공정 진행을 위한 단위 공정 장비와 각 단위 공정 진행을 위한 재료를 필요로 하며 나아가 각 단위 공정 장비를 통한 각 공정 진행 시간이 필요로 되고 있다. As described above, in order to perform one mask process, a unit process equipment for each unit process and a material for each unit process are required, and further, each process process time through each unit process equipment is required.

따라서, 유기전계 발광소자용 어레이 기판의 제조의 제조에 있어서 공정을 단순화하는 것이 필요로 되고 있는 실정이다.
Therefore, there is a need to simplify the process in the manufacture of the array substrate for an organic light emitting device.

본 발명은 전술한 문제를 해결하기 위하 안출된 것으로, 본 발명은 폴리실리콘의 반도체층을 구비한 박막트랜지스터를 형성하면서도 마스크 공정 수를 저감시킬 수 있는 유기전계 발광소자용 어레이 기판의 제조 방법을 제공하는 것을 그 목적으로 한다.
The present invention has been made to solve the above-described problem, the present invention provides a method of manufacturing an array substrate for an organic light emitting device that can reduce the number of mask process while forming a thin film transistor having a polysilicon semiconductor layer. It is for that purpose.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 유기전계 발광소자용 어레이 기판의 제조 방법은, 게이트 배선과 데이터 배선이 교차하여 화소영역이 정의되고, 상기 화소영역 내에 박막트랜지스터가 형성되는 소자영역과, 스토리지 커패시터가 형성되는 스토리지 영역이 정의된 기판 상의 상기 소자영역에 폴리실리콘의 반도체층을 형성하는 단계와; 상기 반도체층 위로 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로, 상기 반도체층의 중앙부에 대응하여 게이트 전극을 형성하고 상기 스토리지 영역에 제 1 스토리지 전극을 형성하는 단계와; 상기 게이트 전극을 블록킹 마스크로 하여 불순물 도핑을 실시함으로써 상기 반도체층 중 상기 게이트 전극 외측으로 노출된 부분이 오믹콘택층을 이루도록 하는 단계와; 상기 게이트 전극 및 제 1 스토리지 전극 위로 상기 기판 전면에 층간절연막을 형성하는 단계와; 상기 층간절연막 위로 상기 화소영역에 제 1 전극을 형성하고 동시에 상기 스토리지 영역에 제 2 스토리지 전극을 형성하는 단계와; 상기 층간절연막을 패터닝하여 상기 오믹콘택층을 노출시키는 반도체층 콘택홀을 형성하는 단계와; 상기 층간절연막 위로 상기 반도체층 콘택홀을 통해 상기 오믹콘택층과 각각 접촉하며 서로 이격하는 소스 전극 및 드레인 전극을 형성하는 단계와; 상기 제 1 전극 위로 각 화소영역에 경계에 제 1 높이를 갖는 뱅크를 형성하고, 동시에 상기 각 화소영역의 경계에 선택적으로 상기 제 1 높이보다 높은 제 2 높이를 갖는 스페이서를 형성하는 단계를 포함한다. In order to achieve the above object, in the method of manufacturing an array substrate for an organic light emitting device according to an embodiment of the present invention, a pixel region is defined by crossing a gate line and a data line, and a thin film transistor is formed in the pixel region. Forming a semiconductor layer of polysilicon in said device region on a substrate on which a region and a storage region in which a storage capacitor is formed are defined; Forming a gate insulating film over the semiconductor layer; Forming a gate electrode on the gate insulating layer, the gate electrode corresponding to a central portion of the semiconductor layer, and forming a first storage electrode in the storage area; Performing impurity doping using the gate electrode as a blocking mask so that a portion of the semiconductor layer exposed outside the gate electrode forms an ohmic contact layer; Forming an interlayer insulating film over the substrate over the gate electrode and the first storage electrode; Forming a first electrode in the pixel region over the interlayer insulating layer and simultaneously forming a second storage electrode in the storage region; Patterning the interlayer insulating film to form a semiconductor layer contact hole exposing the ohmic contact layer; Forming a source electrode and a drain electrode on the interlayer insulating layer, the source and drain electrodes being in contact with the ohmic contact layer and spaced apart from each other through the semiconductor layer contact hole; Forming a bank having a first height at a boundary at each pixel region over the first electrode, and simultaneously forming a spacer having a second height higher than the first height at a boundary of each pixel region; .

이때, 상기 소자영역에 폴리실리콘의 반도체층을 형성하는 단계는 상기 스토리지 영역에 폴리실리콘의 더미패턴을 형성하는 단계를 포함한다.In this case, forming the semiconductor layer of polysilicon in the device region includes forming a dummy pattern of polysilicon in the storage region.

또한, 상기 폴리실리콘의 반도체층 및 더미패턴을 형성하는 단계는, 상기 기판 상에 비정질 실리콘층을 형성하는 단계와; 상기 비정질 실리콘층을 폴리실리콘층으로 결정화하는 단계와; 상기 폴리실리콘층을 패터닝하는 단계를 포함한다. The forming of the semiconductor layer and the dummy pattern of polysilicon may include forming an amorphous silicon layer on the substrate; Crystallizing the amorphous silicon layer with a polysilicon layer; Patterning the polysilicon layer.

또한, 상기 드레인 전극은 상기 제 1 전극과 접촉하며, 상기 소스 전극은 상기 제 2 스토리지 전극과 접촉하도록 형성하는 것이 특징이다. The drain electrode may be in contact with the first electrode, and the source electrode may be in contact with the second storage electrode.

또한, 상기 게이트 전극을 형성하는 단계는 상기 화소영역의 경계에 일방향으로 연장하는 게이트 배선을 형성하는 단계를 포함하며, 상기 소스 및 드레인 전극을 형성하는 단계는 상기 화소영역의 경계에 상기 게이트 배선과 교차하여 연장하는 데이터 배선과, 상기 데이터 배선과 이격하여 나란히 연장하는 전원배선을 형성하는 단계를 포함한다. The forming of the gate electrode may include forming a gate wiring extending in one direction at the boundary of the pixel region, and the forming of the source and drain electrodes may include forming the gate wiring at the boundary of the pixel region. And forming a data line extending crosswise and a power line extending side by side apart from the data line.

또한, 상기 제 1 전극 위로 상기 각 화소영역에 경계에 제 1 높이를 갖는 뱅크를 형성하고, 동시에 상기 각 화소영역의 경계에 선택적으로 상기 제 1 높이보다 높은 제 2 높이를 갖는 스페이서를 형성하는 단계는, 상기 제 1 전극 위로 감광성 유기절연물질을 도포하여 절연물질층을 형성하는 단계와; 상기 절연물질층에 대해 투과영역과 차단영역 및 반투과영역을 갖는 노광 마스크를 이용하여 회절노광 또는 하프톤 노광을 실시하는 단계와; 상기 회절노광 또는 하프톤 노광된 상기 절연물질층을 현상함으로써 각 화소영역의 경계에 상기 제 1 높이를 갖는 상기 뱅크를 형성하고, 동시에 상기 각 화소영역의 경계에 선택적으로 상기 제 2 높이를 갖는 상기 스페이서를 형성하는 단계를 포함한다. The method may further include forming a bank having a first height at a boundary at each pixel area over the first electrode, and simultaneously forming a spacer having a second height higher than the first height at a boundary of each pixel area. Forming an insulating material layer by coating a photosensitive organic insulating material on the first electrode; Performing diffraction exposure or halftone exposure on the insulating material layer using an exposure mask having a transmission region, a blocking region, and a semi-transmissive region; The bank having the first height is formed at the boundary of each pixel region by developing the insulating material layer exposed to the diffraction exposure or the halftone, and at the same time the selectively having the second height at the boundary of each pixel region. Forming a spacer.

또한, 상기 기판 상에 상기 폴리실리콘의 반도체층을 형성하기 전에 상기 기판 전면에 버퍼층을 형성하는 단계를 포함한다.The method may further include forming a buffer layer on the entire surface of the substrate before forming the semiconductor layer of the polysilicon on the substrate.

그리고, 상기 제 1 전극을 형성하는 단계는, 상기 보호층 위로 반사효율이 우수한 금속물질을 증착하여 하부 금속층을 형성하는 단계와; 상기 하부 금속층 위로 투명 도전성 물질을 증착하여 상부 도전층을 형성하는 단계와; 상기 상부 도전층 및 하부 금속층을 연속적으로 패터닝함으로써 이중층 구조를 갖는 상기 제 1 전극을 형성하는 단계를 포함하거나, 또는 상기 보호층 위로 투명 도전성 물질층을 형성하고 이를 패터닝함으로써 단일층 구조를 갖는 상기 제 1 전극을 형성하는 단계를 포함한다. The forming of the first electrode may include forming a lower metal layer by depositing a metal material having excellent reflection efficiency on the protective layer; Depositing a transparent conductive material over the lower metal layer to form an upper conductive layer; Forming the first electrode having a double layer structure by successively patterning the upper conductive layer and the lower metal layer, or forming the transparent conductive material layer over the protective layer and patterning the first electrode having a single layer structure. Forming an electrode.

본 발명의 실시예에 따른 유기전계 발광소자용 어레이 기판은, 게이트 배선과 데이터 배선이 교차하여 화소영역이 정의되고, 상기 화소영역 내에 박막트랜지스터가 형성되는 소자영역과, 스토리지 커패시터가 형성되는 스토리지 영역이 정의된 기판 상의 상기 소자영역에 형성된 폴리실리콘의 반도체층과; 상기 반도체층 위로 형성된 게이트 절연막과; 상기 게이트 절연막 위로, 상기 반도체층의 중앙부에 대응하여 형성된 게이트 전극 및 상기 스토리지 영역에 형성된 제 1 스토리지 전극과; 상기 게이트 전극 및 제 1 스토리지 전극 위로 상기 게이트 전극 양측으로 노출된 반도체층을 노출시키는 반도체층 콘택홀을 가지며 형성된 층간절연막과; 상기 층간절연막 위로, 상기 화소영역에 형성된 제 1 전극과 상기 스토리지 영역에 형성된 제 2 스토리지 전극과; 상기 층간절연막 위로 상기 반도체층 콘택홀을 통해 각각 상기 폴리실리콘의 반도체층과 접촉하며 서로 이격하며 형성된 소스 전극 및 드레인 전극과; 상기 각 화소영역의 경계에 상기 층간절연막 위로 상기 제 1 전극을 둘러싸는 형태로 형성된 뱅크와; 상기 뱅크 위로 형성된 스페이서를 포함한다. In an array substrate for an organic light emitting diode according to an embodiment of the present invention, a pixel region is defined by crossing gate lines and data lines, a device region in which a thin film transistor is formed in the pixel region, and a storage region in which a storage capacitor is formed. A semiconductor layer of polysilicon formed in the device region on the defined substrate; A gate insulating film formed over the semiconductor layer; A gate electrode formed on the gate insulating layer and corresponding to a central portion of the semiconductor layer, and a first storage electrode formed in the storage area; An interlayer insulating layer formed on the gate electrode and the first storage electrode and having a semiconductor layer contact hole exposing exposed semiconductor layers on both sides of the gate electrode; A first electrode formed in the pixel region and a second storage electrode formed in the storage region over the interlayer insulating layer; A source electrode and a drain electrode formed on the interlayer insulating layer to be in contact with the semiconductor layer of the polysilicon and spaced apart from each other through the semiconductor layer contact hole; A bank formed on a boundary of each pixel region to surround the first electrode on the interlayer insulating film; And a spacer formed over the bank.

이때, 상기 드레인 전극은 그 끝단이 상기 제 1 전극과 접촉하며, 상기 소스 전극은 그 끝단이 상기 제 2 스토리지 전극과 접촉하도록 형성된 것이 특징이다. In this case, the end of the drain electrode is in contact with the first electrode, the source electrode is characterized in that the end is formed in contact with the second storage electrode.

또한, 상기 기판 상에는 상기 스토리지 영역에 폴리실리콘으로 이루어진 더미패턴이 형성된 것이 특징이다. In addition, a dummy pattern made of polysilicon is formed in the storage area on the substrate.

또한, 상기 반도체층은 상기 게이트 전극에 대응하는 부분은 순수 폴리실리콘의 액티브층을 이루며, 상기 게이트 전극 외측으로 노출된 상기 액티브층 양측 부분은 불순물이 도핑된 오믹콘택층을 이루는 것이 특징이다. In the semiconductor layer, a portion corresponding to the gate electrode forms an active layer of pure polysilicon, and portions of both sides of the active layer exposed to the outside of the gate electrode form an ohmic contact layer doped with impurities.

또한, 상기 게이트 전극이 형성된 동일한 층에 각 화소영역의 경계에 형성된 상기 게이트 배선과; 상기 소스 및 드레인 전극이 형성된 동일한 층에 각 화소영역의 경계에 상기 게이트 배선과 교차하며 형성된 데이터 배선과; 상기 데이터 배선과 나란하게 이격하며 형성된 전원배선을 포함한다. The gate wiring formed at the boundary of each pixel region on the same layer where the gate electrode is formed; A data line formed on the same layer where the source and drain electrodes are formed to cross the gate line at a boundary of each pixel region; And a power supply wiring formed to be spaced apart from the data wiring.

또한, 상기 반도체층 하부로 상기 기판 전면에 버퍼층이 형성될 수 있다.
In addition, a buffer layer may be formed on the entire surface of the substrate under the semiconductor layer.

이와 같이, 본 발명의 실시예에 따른 폴리실리콘의 반도체층을 갖는 박막트랜지스터를 구비한 유기전계 발광소자용 어레이 기판은 유기 발광층을 형성하기 이전까지 총 6회의 마스크 공정을 진행함을 특징으로 함으로써 종래대비 3회의 마스크 공정을 단축시키며 나아가 제조 비용을 저감시키는 효과가 있다.
As described above, an array substrate for an organic light emitting device having a thin film transistor having a semiconductor layer of polysilicon according to an embodiment of the present invention is characterized in that the mask process is performed six times before forming the organic light emitting layer. Compared to three times the mask process is shortened and further reduces the manufacturing cost.

도 1은 유기전계 발광소자의 하나의 화소에 대한 회로도.
도 2a 내지 도 2k는 본 발명의 실시예에 따른 폴리실리콘의 반도체층을 갖는 박막트랜지스터를 구비한 유기전계 발광소자용 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도.1 is a circuit diagram of one pixel of an organic light emitting diode.
2A through 2K are cross-sectional views illustrating manufacturing steps of one pixel region of an array substrate for an organic light emitting diode having a thin film transistor having a semiconductor layer of polysilicon according to an exemplary embodiment of the present invention.

우선, 유기전계 발광소자의 구성 및 동작에 대해서 유기전계 발광소자의 하나의 화소에 대한 회로도인 도 1을 참조하여 간단히 설명한다. First, the configuration and operation of the organic light emitting diode will be briefly described with reference to FIG. 1, which is a circuit diagram of one pixel of the organic light emitting diode.

도시한 바와 같이 유기전계 발광소자의 하나의 화소에는 스위칭(switching) 박막트랜지스터(STr)와 구동(driving) 박막트랜지스터(DTr), 스토리지 캐패시터(StgC), 그리고 유기전계발광 다이오드(E)가 구비되고 있다. As illustrated, one pixel of the organic light emitting diode device includes a switching thin film transistor STr, a driving thin film transistor DTr, a storage capacitor StgC, and an organic light emitting diode E. have.

즉, 제 1 방향으로 게이트 배선(GL)이 형성되어 있고, 상기 제 1 방향과 교차되는 제 2 방향으로 화소영역(P)을 정의하며 데이터 배선(DL)이 형성되어 있다. 또한, 상기 데이터 배선(DL)과 이격하며 전원전압을 인가하기 위한 전원배선(PL)이 형성되어 있다. That is, the gate line GL is formed in the first direction, the pixel region P is defined in the second direction crossing the first direction, and the data line DL is formed. In addition, a power line PL is formed to be spaced apart from the data line DL to apply a power voltage.

그리고, 상기 데이터 배선(DL)과 게이트 배선(GL)이 교차하는 부분에는 스위칭 박막트랜지스터(STr)가 형성되어 있으며, 상기 스위칭 박막트랜지스터(STr)와 전기적으로 연결된 구동 박막트랜지스터(DTr)가 형성되어 있다. A switching thin film transistor STr is formed at a portion where the data line DL and the gate wiring GL cross, and a driving thin film transistor DTr electrically connected to the switching thin film transistor STr is formed. have.

한편, 상기 유기전계 발광 다이오드(E)의 일측 단자인 제 1 전극은 상기 구동 박막트랜지스터(DTr)의 드레인 전극과 연결되고 있으며, 타측 단자인 제 2 전극은 접지되고 있다. 이때, 상기 전원배선(PL)은 전원전압을 상기 유기전계 발광 다이오드(E)로 전달하게 된다. Meanwhile, the first electrode, which is one terminal of the organic light emitting diode E, is connected to the drain electrode of the driving thin film transistor DTr, and the second electrode, which is the other terminal, is grounded. In this case, the power line PL transfers a power supply voltage to the organic light emitting diode E.

또한, 상기 구동 박막트랜지스터(DTr)의 게이트 전극과 소스 전극 사이에는 스토리지 커패시터(StgC)가 형성되고 있다. In addition, a storage capacitor StgC is formed between the gate electrode and the source electrode of the driving thin film transistor DTr.

따라서, 상기 게이트 배선(GL)을 통해 신호가 인가되면 스위칭 박막트랜지스터(STr)가 온(on) 되고, 상기 데이터 배선(DL)의 신호가 구동 박막트랜지스터(DTr)의 게이트 전극에 전달되어 상기 구동 박막트랜지스터(DTr)가 온(on) 되므로 유기전계발광 다이오드(E)를 통해 빛이 출력된다. 이때, 상기 구동 박막트랜지스터(DTr)가 온(on) 상태가 되면, 전원배선(PL)으로부터 유기전계발광 다이오드(E)에 흐르는 전류의 레벨이 정해진다. 이로 인해 상기 유기전계 발광 다이오드(E)는 그레이 스케일(gray scale)을 구현할 수 있게 된다. Therefore, when a signal is applied through the gate line GL, the switching thin film transistor STr is turned on, and the signal of the data line DL is transferred to the gate electrode of the driving thin film transistor DTr to drive the driving signal. Since the thin film transistor DTr is turned on, light is output through the organic light emitting diode E. At this time, when the driving thin film transistor DTr is turned on, the level of the current flowing from the power supply line PL to the organic light emitting diode E is determined. As a result, the organic light emitting diode E may implement a gray scale.

한편, 상기 스토리지 커패시터(StgC)는 스위칭 박막트랜지스터(STr)가 오프(off) 되었을 때, 상기 구동 박막트랜지스터(DTr)의 게이트 전압을 일정하게 유지시키는 역할을 함으로써 상기 스위칭 박막트랜지스터(STr)가 오프(off) 상태가 되더라도 다음 프레임(frame)까지 상기 유기전계발광 다이오드(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.Meanwhile, when the switching thin film transistor STr is turned off, the storage capacitor StgC serves to maintain a constant gate voltage of the driving thin film transistor DTr, so that the switching thin film transistor STr is turned off. Even in the off state, the level of the current flowing through the organic light emitting diode E can be kept constant until the next frame.

이후에는 이러한 구동을 하는 유기전계 발광소자에 이용되는 본 발명의 실시예에 따른 폴리실리콘을 이용한 박막트랜지스터를 구비하는 유기전계 발광소자용 어레이 기판의 제조 방법에 대해 도면을 참조하여 설명한다.Hereinafter, a method of manufacturing an array substrate for an organic light emitting diode device including a thin film transistor using polysilicon according to an embodiment of the present invention, which is used for the organic light emitting diode that drives such driving, will be described with reference to the accompanying drawings.

도 2a 내지 도 2o는 본 발명의 실시예에 따른 폴리실리콘의 반도체층을 갖는 박막트랜지스터를 구비한 유기전계 발광소자용 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도이다. 2A through 2O are cross-sectional views illustrating manufacturing steps of one pixel region of an array substrate for an organic light emitting diode device having a thin film transistor having a semiconductor layer of polysilicon according to an exemplary embodiment of the present invention.

설명의 편의를 위해 각 화소영역 내에서 박막트랜지스터가 형성되는 영역을 소자영역(DA), 스토리지 커패시터가 형성되는 영역을 스토리지 영역(StgA)이라 정의하며, 상기 소자영역(DA)에 형성되는 박막트랜지스터(Tr)는 유기전계 발광 다이오드와 연결되는 구동 박막트랜지스터가 되며, 게이트 및 데이터 배선과 연결되는 스위칭 박막트랜지스터는 상기 구동 박막트랜지스터와 동일한 구조를 가지므로 도시하지 않았다. 또한, 설명에 있어서 스위칭 및 구동 박막트랜지스터를 구분하지 않고 박막트랜지스터라 명명하였다. For convenience of description, an area where a thin film transistor is formed in each pixel area is defined as a device area DA and a area where a storage capacitor is formed as a storage area StgA, and a thin film transistor is formed in the device area DA. Tr is a driving thin film transistor connected to the organic light emitting diode, and the switching thin film transistor connected to the gate and data lines has the same structure as that of the driving thin film transistor, and thus is not illustrated. In the description, the switching and driving thin film transistors are referred to as thin film transistors.

우선, 도 2a에 도시한 바와 같이, 절연 기판(101) 예를들면 유리기판 또는 플라스틱 기판 상의 전면에 무기절연물질인 질화실리콘(SiNx) 또는 산화실리콘(SiO2)을 증착하여 버퍼층(104)을 형성한다. First, as shown in FIG. 2A, an insulating layer of silicon nitride (SiNx) or silicon oxide (SiO 2 ), which is an inorganic insulating material, is deposited on an entire surface of an insulating substrate 101, for example, a glass substrate or a plastic substrate. Form.

상기 버퍼층(104)은 비정질 실리콘층(도 1b의 108)을 폴리실리콘층(1b의 109)으로 재결정화 할 경우, 레이저 조사 또는 열처리 시에 의해 발생하는 열로 인해 기판(101) 내부에 존재하는 알칼리 이온, 예를 들면 칼륨 이온(K+), 나트륨 이온(Na+) 등이 발생할 수 있는데, 이러한 알칼리 이온에 의해 폴리실리콘으로 이루어진 반도체층의 막특성이 저하되는 것을 방지하기 위함이다. When the amorphous silicon layer (108 of FIG. 1B) is recrystallized from the polysilicon layer 1109 of the polysilicon layer 1b, the buffer layer 104 is an alkali present in the substrate 101 due to heat generated by laser irradiation or heat treatment. Ions such as potassium ions (K +), sodium ions (Na +), and the like may be generated to prevent degradation of the film properties of the semiconductor layer made of polysilicon by such alkali ions.

이때, 상기 버퍼층(104)은 상기 기판(101)이 어떠한 재질로 이루어지느냐에 따라 생략할 수도 있다. 즉, 고온의 분위기에서 알카리 이온이 발생되지 않는 기판의 경우 상기 버퍼층은 생략해도 무방하다.In this case, the buffer layer 104 may be omitted depending on the material of the substrate 101. That is, in the case of a substrate in which alkali ions are not generated in a high temperature atmosphere, the buffer layer may be omitted.

이후, 상기 버퍼층(104) 위로 비정질 실리콘을 증착하여 비정질 실리콘층(미도시)을 전면에 형성한다. Thereafter, amorphous silicon is deposited on the buffer layer 104 to form an amorphous silicon layer (not shown) on the entire surface.

다음, 상기 순수 비정질 실리콘층(미도시)의 이동도 특성 등을 향상시키기 위해 결정화 공정을 진행함으로써 상기 순수 비정질 실리콘층(미도시)을 결정화함으로써 순수 폴리실리콘층(109)을 이루도록 한다. 이때, 상기 결정화 공정은 고상 결정화(Solid Phase Crystallization : SPC) 또는 레이저를 이용한 결정화 공정인 것이 바람직하다. Next, a pure polysilicon layer 109 is formed by crystallizing the pure amorphous silicon layer (not shown) by performing a crystallization process to improve mobility characteristics of the pure amorphous silicon layer (not shown). In this case, it is preferable that the crystallization process is a crystallization process using solid phase crystallization (SPC) or a laser.

상기 고상 결정화(SPC) 공정은 일례로 600℃ 내지 800℃의 분위기에서 열처리를 통한 써말 결정화(Thermal Crystallization) 또는 교번자장 결정화 장치를 이용한 600℃ 내지 700℃의 온도 분위기에서의 교번자장 결정화(Alternating Magnetic Field Crystallization) 공정인 것이 바람직하며, 상기 레이저를 이용하는 결정화는 엑시머 레이저를 이용한 ELA(Excimer Laser Annealing) 결정화 또는 고상측면결정화(Sequential lateral Solidification)인 것이 바람직하다. The solid phase crystallization (SPC) process, for example, thermal crystallization (Thermal Crystallization) through heat treatment in an atmosphere of 600 ℃ to 800 ℃ or alternating magnetic field crystallization (Alternating Magnetic in a temperature atmosphere of 600 ℃ to 700 ℃ using an alternating magnetic field crystallization device It is preferable that the field crystallization process, and the crystallization using the laser is preferably Excimer Laser Annealing (ELA) crystallization or sequential lateral solidification using an excimer laser.

다음, 도 2b에 도시한 바와 같이, 상기 폴리실리콘층(도 2a의 109)을 포토레지스트 도포, 노광 마스크를 이용한 노광, 노광된 포토레지스트의 현상, 식각 및 스트립 의 단위 공정을 포함하는 마스크 공정을 진행하여 패터닝함으로써 상기 소자영역(DA)에 폴리실리콘의 반도체층(113)을 형성하고, 상기 스토리지 영역(StgA)에는 폴리실리콘의 더미패턴(114)을 형성한다. Next, as shown in FIG. 2B, a mask process including applying the polysilicon layer (109 of FIG. 2A) to photoresist, exposing using an exposure mask, developing exposed photoresist, etching, and stripping is performed. By proceeding and patterning, a polysilicon semiconductor layer 113 is formed in the device region DA, and a dummy pattern 114 of polysilicon is formed in the storage region StgA.

상기 더미패턴(114)은 추후 이와 중첩하며 형성되는 제 1 스토리지 전극(121)의 단차 보상을 위해 형성하는 것으로 반드시 형성할 필요는 없으며 생략될 수도 있다. The dummy pattern 114 is formed to compensate for the step difference of the first storage electrode 121 overlapping with the dummy pattern 114 and may not be necessarily formed.

다음, 도 2c에 도시한 바와 같이, 상기 반도체 패턴(114)과 폴리실리콘의 반도체층 위로 전면에 무기절연물질 예를들면 질화실리콘(SiNx) 또는 산화실리콘(SiO2)을 증착하여 1000Å 내지 1400Å정도의 두께를 갖는 게이트 절연막(116)을 형성한다. Next, as shown in FIG. 2C, an inorganic insulating material such as silicon nitride (SiNx) or silicon oxide (SiO 2 ) is deposited on the entire surface of the semiconductor pattern 114 and the polysilicon semiconductor layer to about 1000 to 1400 Å. A gate insulating film 116 having a thickness of is formed.

다음, 도 2d에 도시한 바와같이, 상기 게이트 절연막(116) 위로 전면에 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질을 증착하여 단일층 또는 이중층 이상의 다중층 구조를 갖는 게이트 금속층(미도시)을 형성한다. 이때, 도면에서는 단일층 구조를 갖는 게이트 금속층(미도시)을 형성한 것을 도시하였다.Next, as shown in FIG. 2D, a low-resistance metal material, for example, aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), is formed on the entire surface of the gate insulating layer 116. One or two or more materials of molybdenum (MoTi) and titanium (Ti) are deposited to form a gate metal layer (not shown) having a multilayer structure of a single layer or a double layer or more. In this case, the drawing shows a gate metal layer (not shown) having a single layer structure.

다음, 상기 게이트 금속층(미도시)에 대해 마스크 공정을 진행하여 패터닝함으로써 각 화소영역(P)의 경계에 일방향으로 연장하는 게이트 배선(미도시)을 형성한다. Next, a gate process (not shown) extending in one direction is formed on the boundary of each pixel region P by performing patterning on the gate metal layer (not shown).

동시에 상기 소자영역(DA)에는 상기 폴리실리콘의 반도체층(113) 중앙부에 대응하여 게이트 전극(120)을 형성하고, 상기 스토리지 영역(StgA)에는 상기 폴리실리콘의 더미패턴(114)에 대응하여 제 1 스토리지 전극(121)을 형성한다. At the same time, the gate electrode 120 is formed in the device area DA to correspond to the central portion of the semiconductor layer 113 of the polysilicon, and the storage area StgA corresponds to the dummy pattern 114 of the polysilicon. 1 The storage electrode 121 is formed.

이때, 도면에 나타나지 않았지만, 상기 게이트 배선(미도시)은 스위칭 박막트랜지스터(미도시)의 게이트 전극(미도시)과 연결되도록 하며, 상기 제 1 스토리지 전극(121)은 상기 게이트 배선(미도시)과 이격하여 스토리지 배선(미도시)을 형성함으로써 상기 스토리지 배선(미도시)과 연결되도록 형성하거나 또는 아일랜드 형태로 형성한다.In this case, although not shown in the drawing, the gate wiring (not shown) is connected to the gate electrode (not shown) of the switching thin film transistor (not shown), and the first storage electrode 121 is the gate wiring (not shown). The storage wiring (not shown) is formed to be spaced apart from the storage wiring (not shown) or formed in an island shape.

한편, 도면에 있어서는 상기 게이트 배선(미도시)과 게이트 전극(120) 및 제 1 스토리지 전극(121)은 상기 게이트 금속층(미도시)을 단일층으로 형성함으로써 저저항 금속물질의 단일층 구조를 이루는 것을 보이고 있지만, 알루미늄 합금(Al)층/몰리브덴(Mo)층, 구리(Cu)층/몰리티타늄(MoTi)층 등의 이중층 구조를 이룰 수도 있으며, 또는 티타늄(Ti)층/알루미늄 합금(AlNd)층/티타늄(Ti)층, 몰리브덴(Mo)층/알루미늄(Al)/몰리브덴(Mo)층 등의 삼중층 구조를 이룰수도 있다.In the drawing, the gate wiring (not shown), the gate electrode 120 and the first storage electrode 121 form a single layer structure of a low resistance metal material by forming the gate metal layer (not shown) as a single layer. Although it can be seen that a bilayer structure such as an aluminum alloy (Al) layer / molybdenum (Mo) layer, a copper (Cu) layer / molybdenum (MoTi) layer may be formed, or a titanium (Ti) layer / aluminum alloy (AlNd) A triple layer structure such as a layer / titanium (Ti) layer, a molybdenum (Mo) layer, an aluminum (Al) / molybdenum (Mo) layer may be formed.

다음, 도 2e에 도시한 바와 같이, 상기 게이트 전극(120)과 게이트 배선(미도시) 및 제 1 스토리지 전극(121)이 형성된 상태에서 상기 게이트 전극(120)을 도핑 블록킹 마스크로 하여 p형 불순물 예를들면 붕소(B), 인듐(In), 갈륨(Ga) 또는 n형 불순물 예를들면 인(P), 비소(As), 안티몬(Sb) 중 어느 하나의 물질의 도핑을 실시한다. Next, as illustrated in FIG. 2E, the p-type impurity is formed using the gate electrode 120 as a doping blocking mask while the gate electrode 120, the gate wiring (not shown), and the first storage electrode 121 are formed. For example, doping of any one of boron (B), indium (In), gallium (Ga) or n-type impurities such as phosphorus (P), arsenic (As) and antimony (Sb) is performed.

이때, 이러한 불순물의 도핑에 의해 상기 소자영역(DA)에 있어서는 상기 게이트 전극(120)의 외측으로 노출된 부분의 폴리실리콘의 반도체층(113)에는 불순물의 도핑이 이루어지게 되며, 상기 반도체층(113)의 중앙부에 대해서는 금속물질로 이루어진 상기 게이트 전극(120)이 도핑을 블록킹 함으로써 여전히 순수한 폴리실리콘 상태를 이루게 된다. In this case, the doping of the impurity is performed in the semiconductor layer 113 of the polysilicon of the portion exposed to the outside of the gate electrode 120 by the doping of the impurity. For the central portion of 113, the gate electrode 120 made of a metal material is still in a pure polysilicon state by blocking doping.

따라서, 불순물의 도핑이 완료된 시점에서는 상기 소자영역(DA)에 형성된 폴리실리콘의 반도체층(113)은 중앙부의 불순물이 도핑되지 않은 순수 폴리실리콘으로 이루어진 액티브층(113a)과 이의 양측으로 불순물의 도핑이 이루어진 오믹콘택층(113b)으로 구성되게 된다.Therefore, when the doping of the impurity is completed, the semiconductor layer 113 of polysilicon formed in the device region DA has an active layer 113a made of pure polysilicon which is not doped with an impurity in the center and doping the impurity to both sides thereof. The ohmic contact layer 113b is formed.

다음, 도 2f에 도시한 바와 같이, 불순물의 도핑이 완료된 기판(101)에 대해 상기 게이트 전극(120)과 게이트 배선(미도시) 및 제 1 스토리지 전극(121) 위로 전면에 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하거나, 또는 유기절연물질인 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)을 도포하여 층간절연막(123)을 형성한다. Next, as shown in FIG. 2F, an inorganic insulating material is oxidized on the entire surface of the gate electrode 120, the gate wiring (not shown), and the first storage electrode 121 for the doped substrate 101. Silicon (SiO 2 ) or silicon nitride (SiNx) is deposited or an benzocyclobutene (BCB) or photo acryl, which is an organic insulating material, is coated to form an interlayer insulating film 123.

다음, 도 2g에 도시한 바와같이, 상기 층간절연막(123) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하여 전면에 투명도전성 물질층(미도시)을 형성한다.Next, as shown in FIG. 2G, a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO) is deposited on the interlayer insulating layer 123 to form a transparent conductive material layer on the entire surface thereof. Not shown).

이후, 상기 투명 도전성 물질층(미도시)에 대해 마스크 공정을 실시하여 패터닝함으로써 각 화소영역(P) 중 소자영역(DA)과 스토리지 영역(StgA)을 제외한 부분 대응하여 제 1 전극(140)을 형성하고, 상기 스토리지 영역(StgA)에 있어서는 제 2 스토리지 전극(141)을 형성한다. Subsequently, a mask process is performed on the transparent conductive material layer (not shown), thereby patterning the first electrode 140 to correspond to a portion of the pixel area P except for the device area DA and the storage area StgA. The second storage electrode 141 is formed in the storage area StgA.

이때, 본 발명에 있어서는 상기 제 1 전극(140)이 일함수 값이 비교적 높은 값을 갖는 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어짐으로써 애노드 전극의 역할을 하는 것을 일례로 보이고 있다. At this time, in the present invention, the first electrode 140 is formed of indium tin oxide (ITO) or indium zinc oxide (IZO), which is a transparent conductive material having a relatively high work function value. To play a role is shown as an example.

이 경우, 유기전계 발광 다이오드(미도시)의 발광 효율을 높이고자 상기 층간절연막(123) 위로 상기 투명 도전성 물질을 증착하기 전에 반사성이 우수한 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 은(Ag) 중 어느 하나를 우선 증착하고, 이후 상기 투명 도전성 물질을 증착하고 이들 두 물질층을 패터닝함으로서 반사성이 우수한 금속물질로 이루어진 하부층(미도시)과 일함수 값이 높은 도전성 물질로 이루어진 상부층의 이중층 구조를 갖도록 상기 제 1 전극을 형성할 수도 있다. In this case, in order to increase the luminous efficiency of the organic light emitting diode (not shown), a metal material having excellent reflectivity, for example, aluminum (Al) or aluminum alloy (AlNd), before the transparent conductive material is deposited on the interlayer insulating film 123. , By depositing any one of silver (Ag) first, and then depositing the transparent conductive material and patterning the two layers of material to form a lower layer (not shown) made of a metallic material with excellent reflectivity and a conductive material having a high work function value The first electrode may be formed to have a double layer structure of an upper layer.

이렇게 반사성이 우수한 물질의 하부층을 갖는 제 1 전극을 형성하는 경우, 상부발광 방식의 유기전계 발광소자용 어레이 기판(101)을 이루게 된다.When the first electrode having the lower layer of the material having excellent reflectivity is formed, the organic light emitting diode array substrate 101 is formed.

도면에 있어서는 상기 제 1 전극(140)이 일함수 값이 큰 투명 도전성 물질의 단일층 구조를 갖는 것을 일례로 도시하였다. 이렇게 상기 제 1 전극(140)이 투명 도전성 물질의 단일층 구조를 갖는 경우, 하부발광 방식의 유기전계 발광소자용 어레이 기판(101)을 이루게 된다.In the drawing, the first electrode 140 has an example of a single layer structure of a transparent conductive material having a large work function value. As such, when the first electrode 140 has a single layer structure of a transparent conductive material, the organic light emitting diode array substrate 101 may be formed.

다음, 도 2h에 도시한 바와같이, 상기 제 1 전극(140)과 제 2 스토리지 전극(141) 외측으로 노출된 상기 층간절연막(123)에 대해 상기 게이트 전극(120) 양측에 위치하는 상기 폴리실리콘의 반도체층(113)의 오믹콘택층(113b)을 각각 노출시키는 반도체층 콘택홀(125)을 형성한다.Next, as shown in FIG. 2H, the polysilicon disposed on both sides of the gate electrode 120 with respect to the interlayer insulating layer 123 exposed to the outside of the first electrode 140 and the second storage electrode 141. The semiconductor layer contact holes 125 exposing the ohmic contact layer 113b of the semiconductor layer 113 are formed.

다음, 도 2i에 도시한 바와같이, 상기 반도체층 콘택홀(125)을 구비된 층간절연막(123)과 상기 제 1 전극(140) 및 제 2 스토리지 전극(141) 위로 전면에 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질을 증착하여 단일층 또는 이중층 이상의 다중층 구조를 갖는 데이터 금속층(미도시)을 형성한다.Next, as shown in FIG. 2I, a low-resistance metal material example is formed on the entire surface of the interlayer insulating layer 123 including the semiconductor layer contact hole 125 and the first electrode 140 and the second storage electrode 141. For example, aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), molybdenum (MoTi), titanium (Ti) material by depositing one or two or more materials of a single layer or a double layer A data metal layer (not shown) having the above multilayer structure is formed.

이후 상기 데이터 금속층(미도시)을 마스크 공정을 진행하여 패터닝함으로써 상기 층간절연막(123) 위로 각 화소영역(P)의 경계에 상기 게이트 배선(미도시)과 교차하는 데이터 배선(미도시)과, 상기 데이터 배선(미도시)과 이격하는 전원배선(미도시)을 형성한다.Afterwards, the data metal layer (not shown) is patterned by a mask process, so that the data line (not shown) intersects with the gate wiring (not shown) at the boundary of each pixel region P on the interlayer insulating layer 123, A power line (not shown) spaced apart from the data line (not shown) is formed.

동시에 각 소자영역(DA)에 있어서는 상기 반도체층 콘택홀(125)을 통해 상기 오믹콘택층(113b)과 각각 접촉하며 서로 이격하는 소스 및 드레인 전극(133, 136)을 형성한다. At the same time, source and drain electrodes 133 and 136 are formed in the device area DA to contact the ohmic contact layer 113b and to be spaced apart from each other through the semiconductor layer contact hole 125.

이때, 상기 소스 전극(133)은 스토리지 영역(StgA) 일부까지 연장되도록 하여 상기 제 2 스토리지 전극(141)과 접촉하도록 한다. 이러한 구성에 의해 스토리지 영역(StgA)에 순차 적층된 상기 제 1 스토리지 전극(121)과 층간절연막(123)과 제 2 스토리지 전극(141)은 스토리지 커패시터(StgC)를 이루게 된다.In this case, the source electrode 133 may extend to a part of the storage region StgA to be in contact with the second storage electrode 141. In this configuration, the first storage electrode 121, the interlayer insulating layer 123, and the second storage electrode 141 sequentially stacked in the storage region StgA form a storage capacitor StgC.

한편, 상기 드레인 전극(136) 더욱 정확히는 구동 박막트랜지스터(DTr)의 드레인 전극(136)은 그 끝단이 상기 제 1 전극(140)과 접촉하도록 형성한다. On the other hand, the drain electrode 136 more precisely, the drain electrode 136 of the driving thin film transistor DTr is formed so that the end thereof is in contact with the first electrode 140.

이때, 상기 소자영역(DA)에 순차 적층된 상기 폴리실리콘의 반도체층(113)과 게이트 절연막(116)과 게이트 전극(120)과 층간절연막(123)과 서로 이격하는 소스 전극 및 드레인 전극(133, 136)은 박막트랜지스터(DTr)를 이룬다.In this case, the source and drain electrodes 133 spaced apart from the semiconductor layer 113, the gate insulating layer 116, the gate electrode 120, and the interlayer insulating layer 123 of the polysilicon sequentially stacked on the device region DA. , 136 forms a thin film transistor DTr.

도면에 있어서는 구동 박막트랜지스터(DTr)가 형성되는 소자영역(DA)을 도시한 것이므로 구동 박막트랜지스터(DTr)를 이룬 것을 보이고 있지만, 스위칭 박막트랜지스터(미도시)가 형성되는 소자영역에서도 전술한 구동 박막트랜지스터(DTr)와 동일한 구성을 갖는 스위칭 박막트랜지스터(미도시)가 형성된다.In the drawing, the device region DA in which the driving thin film transistor DTr is formed is shown, and thus the driving thin film transistor DTr is formed. However, the above-described driving thin film transistor is also formed in the device region in which the switching thin film transistor DTr is formed. A switching thin film transistor (not shown) having the same configuration as the transistor DTr is formed.

이때, 상기 스위칭 박막트랜지스터(미도시)의 게이트 전극(미도시)은 상기 게이트 배선(미도시)과 연결되며, 상기 스위칭 박막트랜지스터(미도시)의 소스 전극(미도시)은 상기 데이터 배선(미도시)과 연결되도록 형성되는 것이 특징이다.In this case, a gate electrode (not shown) of the switching thin film transistor (not shown) is connected to the gate line (not shown), and a source electrode (not shown) of the switching thin film transistor (not shown) is the data line (not shown). It is characterized in that it is formed to connect with.

또한, 도면에 나타나지 않았지만, 상기 구동 박막트랜지스터(DTr)와 스위칭 박막트랜지스터(미도시) 또한 전기적으로 연결된 상태가 되는 것이 특징이다. In addition, although not shown, the driving thin film transistor DTr and the switching thin film transistor (not shown) are also electrically connected.

다음, 도 2j에 도시한 바와 같이, 상기 소스 및 드레인 전극(133, 136)과 데이터 배선(미도시)과 전원배선(미도시)과 제 2 스토리지 전극(141) 위로 전면에 감광성 특성을 갖는 유기절연물질 예를들면 포토아크릴, 벤조사이클로부텐, 폴리이미드 중 어느 하나를 도포하여 유기 절연층(153)을 형성한다.Next, as shown in FIG. 2J, the organic light having photosensitive characteristics on the entire surface of the source and drain electrodes 133 and 136, the data line (not shown), the power line (not shown), and the second storage electrode 141. An insulating material, for example, photoacryl, benzocyclobutene, or polyimide is coated to form the organic insulating layer 153.

이후, 상기 유기 절연층(153) 위로 투과영역(TA)과 차단영역(BA) 및 반투과영역(HTA)을 갖는 노광 마스크(197)를 위치시키고, 이를 통한 회절노광 또는 하프톤 노광을 실시한다. Subsequently, an exposure mask 197 having a transmission area TA, a blocking area BA, and a transflective area HTA is positioned on the organic insulating layer 153, and diffraction exposure or halftone exposure is performed through the exposure mask 197. .

다음, 도 2k에 도시한 바와같이, 회절노광 또는 하프톤 노광된 상기 유기 절연층(도 2j의 153)을 현상하면, 상기 노광 마스크(도 2j의 197)의 투과영역(도 2j의 TA)에 대응된 각 화소영역(P)의 경계 중 일부에는 제 1 높이를 갖는 스페이서(160)가 형성되고, 상기 노광 마스크(도 2j의 197)의 반투과영역(도 2j의 HTA)에 대응된 각 화소영역(P)의 경계에는 상기 스페이서(160) 하부로 상기 제 1 전극(147)의 가장자리와 중첩하는 뱅크(155)가 형성된다. Next, as shown in FIG. 2K, when the organic insulating layer (153 in FIG. 2J) subjected to diffraction exposure or halftone exposure is developed, it is applied to the transmission region (TA in FIG. 2J) of the exposure mask (197 in FIG. 2J). A spacer 160 having a first height is formed at a part of the boundary of each corresponding pixel region P, and each pixel corresponding to the transflective region (HTA of FIG. 2J) of the exposure mask 197 of FIG. 2J is formed. A bank 155 is formed at the boundary of the region P to overlap the edge of the first electrode 147 below the spacer 160.

이때, 상기 노광 마스크(도 2j의 197)의 차단영역(도 2j의 BA)에 대응된 유기 절연층(도 2j의 153) 부분은 상기 현상 공정 진행시 모두 제거되어 상기 각 화소영역(P) 내에서 상기 제 1 전극(147)을 노출시킴으로서 본 발명의 실시예에 따른 유기전계 발광소자용 어레이 기판(101)을 완성한다.In this case, portions of the organic insulating layer (153 of FIG. 2J) corresponding to the blocking region (BA of FIG. 2J) of the exposure mask (197 of FIG. 2J) are all removed during the development process, and thus, each pixel region P may be removed. By exposing the first electrode 147 in the organic light emitting device array substrate 101 according to an embodiment of the present invention is completed.

이 경우, 본 발명의 실시예에 따른 유기전계 발광소자용 어레이 기판(101)은 상기 뱅크(155) 및 스페이서(160)를 형성하는 단계까지 총 6회의 마스크 공정을 진행함으로써 총 9회의 마스크 공정을 진행하는 종래대비 3회의 마스크 공정을 단축함으로써 제조 시간 및 제조 비용을 저감하는 효과를 갖는다.In this case, the organic light emitting diode array substrate 101 according to the exemplary embodiment of the present invention performs a total of nine mask processes until the bank 155 and the spacer 160 are formed in a total of nine mask processes. By shortening three times the mask process compared with the conventional one, it has the effect of reducing manufacturing time and manufacturing cost.

한편, 도면에 나타나지 않았지만, 전술한 바와같은 구성을 갖는 유기전계 발광소자용 어레이 기판(101)에 대응하여 선택된 각 화소영역(P)에 대응하여 개구를 갖는 쉐도우 마스크(미도시)를 상기 스페이서(160) 상부에 접촉하도록 위치시킨 후 유기 발광 물질의 진공 열 증착을 실시함으로써 상기 뱅크(155)로 둘러싸인 영역의 상기 제 1 전극(147) 상에 유기 발광층(미도시)을 형성한다. Meanwhile, although not shown in the drawings, a shadow mask (not shown) having an opening corresponding to each pixel region P selected in accordance with the array substrate 101 for an organic light emitting device having the above-described configuration may include the spacer ( The organic light emitting layer (not shown) may be formed on the first electrode 147 in the region surrounded by the bank 155 by performing vacuum thermal deposition on the organic light emitting material after being placed in contact with the upper portion.

이후, 연속하여 상기 유기 발광층(미도시) 상부로 표시영역 전면에 일함수 값이 낮은 금속물질 예를들면 알루미늄(Al), 알루미늄 네오디뮴 합금(AlNd), 알루미늄 마그네슘 합금(AlMg), 마그네슘 은 합금(MgAg), 은(Ag) 중 어느 하나를 증착하여 표시영역 전면에 제 2 전극(미도시)을 형성한다. 이때, 상기 제 1 전극(140)과 유기 발광층(미도시)과 제 2 전극(미도시)은 유기전계 발광 다이오드(미도시)를 이룬다.Subsequently, a metal material having a low work function value over the organic light emitting layer (not shown) in front of the display area, for example, aluminum (Al), aluminum neodymium alloy (AlNd), aluminum magnesium alloy (AlMg), and magnesium silver alloy ( MgAg) and silver (Ag) are deposited to form a second electrode (not shown) in front of the display area. In this case, the first electrode 140, the organic emission layer (not shown), and the second electrode (not shown) form an organic light emitting diode (not shown).

이후, 전술한 구성을 갖는 유기전계 발광소자용 어레이 기판(101)에 대응하여 대향기판(미도시)을 위치시킨 후, 진공의 분위기 또는 불활성 가스 분위기에서 상기 유기전계 발광소자용 어레이 기판(101)과 대향기판(미도시)의 테두리를 따라 씰패턴 또는 프릿패턴을 형성하고 합착하거나, 또는 상기 어레이 기판(101)과 대향기판(미도시) 사이에 페이스 씰을 개재하여 합착함으로써 유기전계 발광소자(미도시)를 완성할 수 있다. Subsequently, the counter substrate (not shown) is positioned corresponding to the organic light emitting diode array substrate 101 having the above-described configuration, and then the organic light emitting diode array substrate 101 is disposed in a vacuum atmosphere or an inert gas atmosphere. The organic light emitting device by forming a seal pattern or a frit pattern along an edge of the counter substrate and an opposing substrate and bonding or bonding the seal pattern or frit through the face seal between the array substrate 101 and the opposing substrate (not shown). Not shown) can be completed.

이때, 상기 대향기판(미도시)을 대신하여 유기물질 또는 무기물질로 상기 제 2 전극(미도시) 위로 도포 또는 증착하거나, 또는 인캡슐레이션용 필름(미도시)을 부착하여 외부로부터 수분 및 산소의 침투를 방지하는 캡핑막을 형성함으로써 유기전계 발광소자를 완성할 수도 있다.
In this case, moisture or oxygen from the outside may be applied or deposited on the second electrode (not shown) with an organic material or an inorganic material instead of the counter substrate (not shown), or by attaching an encapsulation film (not shown). An organic EL device may be completed by forming a capping film that prevents penetration of light.

101 : 기판 104 : 버퍼층
113 : 폴리실리콘의 반도체층 113a : 액티브층
113b : 오믹콘택층 114 : 폴리실리콘의 더미패턴
116 : 게이트 절연막 120 : 게이트 전극
121 : 제 1 스토리지 전극 123 : 층간절연막
125 : 반도체층 콘택홀 133 : 소스 전극
136 : 드레인 전극 140 : 제 1 전극
155 : 뱅크 160 : 스페이서
DA : 소자영역 DTr : (구동)박막트랜지스터
StgA : 스토리지 영역 StgC : 스토리지 커패시터 101 substrate 104 buffer layer
113: polysilicon semiconductor layer 113a: active layer
113b: ohmic contact layer 114: dummy pattern of polysilicon
116: gate insulating film 120: gate electrode
121: first storage electrode 123: interlayer insulating film
125: semiconductor layer contact hole 133: source electrode
136: drain electrode 140: first electrode
155: Bank 160: spacer
DA: Device area DTr: (Drive) Thin Film Transistor
StgA: Storage Area StgC: Storage Capacitor

Claims (14)

게이트 배선과 데이터 배선이 교차하여 화소영역이 정의되고, 상기 화소영역 내에 박막트랜지스터가 형성되는 소자영역과, 스토리지 커패시터가 형성되는 스토리지 영역이 정의된 기판 상의 상기 소자영역에 폴리실리콘의 반도체층을 형성하는 단계와;
상기 반도체층 위로 게이트 절연막을 형성하는 단계와;
상기 게이트 절연막 위로, 상기 반도체층의 중앙부에 대응하여 게이트 전극을 형성하고 상기 스토리지 영역에 제 1 스토리지 전극을 형성하는 단계와;
상기 게이트 전극을 블록킹 마스크로 하여 불순물 도핑을 실시함으로써 상기 반도체층 중 상기 게이트 전극 외측으로 노출된 부분이 오믹콘택층을 이루도록 하는 단계와;
상기 게이트 전극 및 제 1 스토리지 전극 위로 상기 기판 전면에 층간절연막을 형성하는 단계와;
상기 층간절연막 위로 상기 화소영역에 제 1 전극을 형성하고 동시에 상기 스토리지 영역에 제 2 스토리지 전극을 형성하는 단계와;
상기 층간절연막을 패터닝하여 상기 오믹콘택층을 노출시키는 반도체층 콘택홀을 형성하는 단계와;
상기 층간절연막 위로 상기 반도체층 콘택홀을 통해 상기 오믹콘택층과 각각 접촉하며 서로 이격하는 소스 전극 및 드레인 전극을 형성하는 단계와;
상기 제 1 전극 위로 각 화소영역에 경계에 제 1 높이를 갖는 뱅크를 형성하고, 동시에 상기 각 화소영역의 경계에 선택적으로 상기 제 1 높이보다 높은 제 2 높이를 갖는 스페이서를 형성하는 단계
를 포함하는 유기전계 발광소자용 어레이 기판의 제조 방법.
A semiconductor layer of polysilicon is formed in the device region on the substrate where a gate region and a data line cross each other to define a pixel region, a device region in which a thin film transistor is formed, and a storage region in which a storage capacitor is formed. Making a step;
Forming a gate insulating film over the semiconductor layer;
Forming a gate electrode on the gate insulating layer, the gate electrode corresponding to a central portion of the semiconductor layer, and forming a first storage electrode in the storage area;
Performing impurity doping using the gate electrode as a blocking mask so that a portion of the semiconductor layer exposed outside the gate electrode forms an ohmic contact layer;
Forming an interlayer insulating film over the substrate over the gate electrode and the first storage electrode;
Forming a first electrode in the pixel region over the interlayer insulating layer and simultaneously forming a second storage electrode in the storage region;
Patterning the interlayer insulating film to form a semiconductor layer contact hole exposing the ohmic contact layer;
Forming a source electrode and a drain electrode on the interlayer insulating layer, the source and drain electrodes being in contact with the ohmic contact layer and spaced apart from each other through the semiconductor layer contact hole;
Forming a bank having a first height at a boundary at each pixel region over the first electrode, and simultaneously forming a spacer having a second height higher than the first height at a boundary of each pixel region;
Method for manufacturing an array substrate for an organic light emitting device comprising a.
제 1 항에 있어서,
상기 소자영역에 폴리실리콘의 반도체층을 형성하는 단계는 상기 스토리지 영역에 폴리실리콘의 더미패턴을 형성하는 단계를 포함하는 유기전계 발광소자용 어레이 기판의 제조 방법.
The method of claim 1,
The forming of the semiconductor layer of polysilicon in the device region comprises forming a dummy pattern of polysilicon in the storage region.
제 2 항에 있어서,
상기 폴리실리콘의 반도체층 및 더미패턴을 형성하는 단계는,
상기 기판 상에 비정질 실리콘층을 형성하는 단계와;
상기 비정질 실리콘층을 폴리실리콘층으로 결정화하는 단계와;
상기 폴리실리콘층을 패터닝하는 단계
를 포함하는 유기전계 발광소자용 어레이 기판의 제조 방법.
The method of claim 2,
Forming the semiconductor layer and the dummy pattern of the polysilicon,
Forming an amorphous silicon layer on the substrate;
Crystallizing the amorphous silicon layer with a polysilicon layer;
Patterning the polysilicon layer
Method for manufacturing an array substrate for an organic light emitting device comprising a.
제 1 항에 있어서,
상기 드레인 전극은 상기 제 1 전극과 접촉하며, 상기 소스 전극은 상기 제 2 스토리지 전극과 접촉하도록 형성하는 것이 특징인 유기전계 발광소자용 어레이 기판의 제조 방법.
The method of claim 1,
And the drain electrode is in contact with the first electrode and the source electrode is in contact with the second storage electrode.
제 1 항에 있어서,
상기 게이트 전극을 형성하는 단계는 상기 화소영역의 경계에 일방향으로 연장하는 게이트 배선을 형성하는 단계를 포함하며,
상기 소스 및 드레인 전극을 형성하는 단계는 상기 화소영역의 경계에 상기 게이트 배선과 교차하여 연장하는 데이터 배선과, 상기 데이터 배선과 이격하여 나란히 연장하는 전원배선을 형성하는 단계를 포함하는 것이 특징인 유기전계 발광소자용 어레이 기판의 제조 방법.
The method of claim 1,
The forming of the gate electrode includes forming a gate line extending in one direction at a boundary of the pixel region,
The forming of the source and drain electrodes may include forming a data line extending across the gate line and a power line extending side by side apart from the data line at the boundary of the pixel region. A method of manufacturing an array substrate for an electroluminescent element.
제 1 항에 있어서,
상기 제 1 전극 위로 상기 각 화소영역에 경계에 제 1 높이를 갖는 뱅크를 형성하고, 동시에 상기 각 화소영역의 경계에 선택적으로 상기 제 1 높이보다 높은 제 2 높이를 갖는 스페이서를 형성하는 단계는,
상기 제 1 전극 위로 감광성 유기절연물질을 도포하여 절연물질층을 형성하는 단계와;
상기 절연물질층에 대해 투과영역과 차단영역 및 반투과영역을 갖는 노광 마스크를 이용하여 회절노광 또는 하프톤 노광을 실시하는 단계와;
상기 회절노광 또는 하프톤 노광된 상기 절연물질층을 현상함으로써 각 화소영역의 경계에 상기 제 1 높이를 갖는 상기 뱅크를 형성하고, 동시에 상기 각 화소영역의 경계에 선택적으로 상기 제 2 높이를 갖는 상기 스페이서를 형성하는 단계
를 포함하는 유기전계 발광소자용 어레이 기판의 제조 방법.
The method of claim 1,
Forming a bank having a first height at a boundary at each pixel region over the first electrode, and simultaneously forming a spacer having a second height higher than the first height at a boundary of each pixel region;
Forming an insulating material layer by applying a photosensitive organic insulating material on the first electrode;
Performing diffraction exposure or halftone exposure on the insulating material layer using an exposure mask having a transmission region, a blocking region, and a semi-transmissive region;
The bank having the first height is formed at the boundary of each pixel region by developing the insulating material layer exposed to the diffraction exposure or the halftone, and at the same time the selectively having the second height at the boundary of each pixel region. Forming spacers
Method for manufacturing an array substrate for an organic light emitting device comprising a.
제 1 항에 있어서,
상기 기판 상에 상기 폴리실리콘의 반도체층을 형성하기 전에 상기 기판 전면에 버퍼층을 형성하는 단계를 포함하는 유기전계 발광소자용 어레이 기판의 제조 방법.
The method of claim 1,
Forming a buffer layer on the entire surface of the substrate before forming the semiconductor layer of polysilicon on the substrate.
제 1 항에 있어서,
상기 제 1 전극을 형성하는 단계는,
상기 보호층 위로 반사효율이 우수한 금속물질을 증착하여 하부 금속층을 형성하는 단계와;
상기 하부 금속층 위로 투명 도전성 물질을 증착하여 상부 도전층을 형성하는 단계와;
상기 상부 도전층 및 하부 금속층을 연속적으로 패터닝함으로써 이중층 구조를 갖는 상기 제 1 전극을 형성하는 단계를 포함하거나,
또는 상기 보호층 위로 투명 도전성 물질층을 형성하고 이를 패터닝함으로써 단일층 구조를 갖는 상기 제 1 전극을 형성하는 단계
를 포함하는 유기전계 발광소자용 어레이 기판의 제조 방법.
The method of claim 1,
Forming the first electrode,
Depositing a metal material having excellent reflection efficiency on the protective layer to form a lower metal layer;
Depositing a transparent conductive material over the lower metal layer to form an upper conductive layer;
Forming the first electrode having a double layer structure by continuously patterning the upper conductive layer and the lower metal layer;
Or forming the first electrode having a single layer structure by forming and patterning a transparent conductive material layer over the protective layer.
Method for manufacturing an array substrate for an organic light emitting device comprising a.
게이트 배선과 데이터 배선이 교차하여 화소영역이 정의되고, 상기 화소영역 내에 박막트랜지스터가 형성되는 소자영역과, 스토리지 커패시터가 형성되는 스토리지 영역이 정의된 기판 상의 상기 소자영역에 형성된 폴리실리콘의 반도체층과;
상기 반도체층 위로 형성된 게이트 절연막과;
상기 게이트 절연막 위로, 상기 반도체층의 중앙부에 대응하여 형성된 게이트 전극 및 상기 스토리지 영역에 형성된 제 1 스토리지 전극과;
상기 게이트 전극 및 제 1 스토리지 전극 위로 상기 게이트 전극 양측으로 노출된 반도체층을 노출시키는 반도체층 콘택홀을 가지며 형성된 층간절연막과;
상기 층간절연막 위로, 상기 화소영역에 형성된 제 1 전극과 상기 스토리지 영역에 형성된 제 2 스토리지 전극과;
상기 층간절연막 위로 상기 반도체층 콘택홀을 통해 각각 상기 폴리실리콘의 반도체층과 접촉하며 서로 이격하며 형성된 소스 전극 및 드레인 전극과;
상기 각 화소영역의 경계에 상기 층간절연막 위로 상기 제 1 전극을 둘러싸는 형태로 형성된 뱅크와;
상기 뱅크 위로 형성된 스페이서
를 포함하는 유기전계 발광소자용 어레이 기판.
A semiconductor layer of polysilicon formed in the device region on the substrate on which a pixel region is defined by crossing a gate wiring and a data wiring, and a thin film transistor is formed in the pixel region, and a storage region in which a storage capacitor is formed; ;
A gate insulating film formed over the semiconductor layer;
A gate electrode formed on the gate insulating layer and corresponding to a central portion of the semiconductor layer, and a first storage electrode formed in the storage area;
An interlayer insulating layer formed on the gate electrode and the first storage electrode and having a semiconductor layer contact hole exposing exposed semiconductor layers on both sides of the gate electrode;
A first electrode formed in the pixel region and a second storage electrode formed in the storage region over the interlayer insulating layer;
A source electrode and a drain electrode formed on the interlayer insulating layer to be in contact with the semiconductor layer of the polysilicon and spaced apart from each other through the semiconductor layer contact hole;
A bank formed on a boundary of each pixel region to surround the first electrode over the interlayer insulating film;
Spacer formed over the bank
Array substrate for an organic light emitting device comprising a.
제 9 항에 있어서,
상기 드레인 전극은 그 끝단이 상기 제 1 전극과 접촉하며, 상기 소스 전극은 그 끝단이 상기 제 2 스토리지 전극과 접촉하도록 형성된 것이 특징인 유기전계 발광소자용 어레이 기판.
The method of claim 9,
And the drain electrode is in contact with the first electrode and the source electrode is in contact with the second storage electrode.
제 9 항에 있어서,
상기 기판 상에는 상기 스토리지 영역에 폴리실리콘으로 이루어진 더미패턴이 형성된 것이 특징인 유기전계 발광소자용 어레이 기판.
The method of claim 9,
And an dummy pattern made of polysilicon formed in the storage area on the substrate.
제 9 항에 있어서,
상기 반도체층은 상기 게이트 전극에 대응하는 부분은 순수 폴리실리콘의 액티브층을 이루며, 상기 게이트 전극 외측으로 노출된 상기 액티브층 양측 부분은 불순물이 도핑된 오믹콘택층을 이루는 것이 특징인 유기전계 발광소자용 어레이 기판.
The method of claim 9,
The organic layer of the semiconductor layer may have a portion corresponding to the gate electrode forming an active layer of pure polysilicon, and portions of both sides of the active layer exposed outside the gate electrode may form an ohmic contact layer doped with impurities. Array substrate for.
제 9 항에 있어서,
상기 게이트 전극이 형성된 동일한 층에 각 화소영역의 경계에 형성된 상기 게이트 배선과;
상기 소스 및 드레인 전극이 형성된 동일한 층에 각 화소영역의 경계에 상기 게이트 배선과 교차하며 형성된 데이터 배선과;
상기 데이터 배선과 나란하게 이격하며 형성된 전원배선
을 포함하는 유기전계 발광소자용 어레이 기판.
The method of claim 9,
The gate wiring formed at the boundary of each pixel region on the same layer where the gate electrode is formed;
A data line formed on the same layer where the source and drain electrodes are formed to cross the gate line at a boundary of each pixel region;
Power wiring formed to be spaced apart from the data wiring
Array substrate for an organic light emitting device comprising a.
제 9 항에 있어서,
상기 반도체층 하부로 상기 기판 전면에 버퍼층이 형성된 것이 특징인 유기전계 발광소자용 어레이 기판.The method of claim 9,
An array substrate for an organic light emitting device, characterized in that a buffer layer is formed on the entire surface of the substrate under the semiconductor layer.
KR1020100135020A 2010-12-24 2010-12-24 Array substrate for organic electro luminescent device and method of fabricating the same KR101731970B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100135020A KR101731970B1 (en) 2010-12-24 2010-12-24 Array substrate for organic electro luminescent device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100135020A KR101731970B1 (en) 2010-12-24 2010-12-24 Array substrate for organic electro luminescent device and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20120073042A true KR20120073042A (en) 2012-07-04
KR101731970B1 KR101731970B1 (en) 2017-05-04

Family

ID=46707614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100135020A KR101731970B1 (en) 2010-12-24 2010-12-24 Array substrate for organic electro luminescent device and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR101731970B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140017854A (en) * 2012-08-01 2014-02-12 엘지디스플레이 주식회사 Array substrate for organic electroluminescent display device and method of fabricating the same
KR20140090472A (en) * 2013-01-09 2014-07-17 엘지디스플레이 주식회사 Array substrate and method of fabricating the same
KR20150044451A (en) * 2013-10-16 2015-04-27 엘지디스플레이 주식회사 Organic electro-luminescent device and method of fabricating the same
KR20190071336A (en) * 2017-12-14 2019-06-24 엘지디스플레이 주식회사 Electroluminescent display device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140017854A (en) * 2012-08-01 2014-02-12 엘지디스플레이 주식회사 Array substrate for organic electroluminescent display device and method of fabricating the same
KR20140090472A (en) * 2013-01-09 2014-07-17 엘지디스플레이 주식회사 Array substrate and method of fabricating the same
KR20150044451A (en) * 2013-10-16 2015-04-27 엘지디스플레이 주식회사 Organic electro-luminescent device and method of fabricating the same
KR20190071336A (en) * 2017-12-14 2019-06-24 엘지디스플레이 주식회사 Electroluminescent display device

Also Published As

Publication number Publication date
KR101731970B1 (en) 2017-05-04

Similar Documents

Publication Publication Date Title
KR101415684B1 (en) Substrate for organic electro luminescent device and method of fabricating the same
KR101776044B1 (en) Array substrate for organic electro luminescent device and method of fabricating the same
KR101747341B1 (en) Array substrate for organic electro luminescent device and method of fabricating the same
KR101015850B1 (en) Method for manufacturing organic light emitting diode display
JP5378584B2 (en) Manufacturing method of organic light emitting display device
KR101799034B1 (en) Substrate for organic electro luminescent device and method of fabricating the same
KR101155903B1 (en) Organic light emitting diode display and method for manufacturing the same
KR101786801B1 (en) Substrate for organic electro luminescent device and method of fabricating the same
JP2011258912A (en) Organic light-emitting diode display and method for manufacturing the same
US8946008B2 (en) Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same
KR20100076603A (en) Organic electro luminescent device and method of fabricating the same
KR102078022B1 (en) Dual sided emission type Organic electro luminescent device
KR101939768B1 (en) array substrate for organic electroluminescent display device and method of fabricating the same
KR101731970B1 (en) Array substrate for organic electro luminescent device and method of fabricating the same
KR101397125B1 (en) array substrate for organic electro luminescent device and method of fabricating the same
KR101920225B1 (en) organic electro luminescent device and method of fabricating array substrate for the same
KR101843191B1 (en) Organic light emitting diode display and method for manufacturing the same
KR101760946B1 (en) Method for fabricating Array substrate having Thin Film Transistor
KR20140083150A (en) Organic electro luminescent device and method of fabricating the same
KR20110063022A (en) Array substrate and methode of fabricating the same
KR20140064550A (en) Method of manufacturing thin film transistor array panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant